JP3395735B2 - DC power supply - Google Patents

DC power supply

Info

Publication number
JP3395735B2
JP3395735B2 JP29741899A JP29741899A JP3395735B2 JP 3395735 B2 JP3395735 B2 JP 3395735B2 JP 29741899 A JP29741899 A JP 29741899A JP 29741899 A JP29741899 A JP 29741899A JP 3395735 B2 JP3395735 B2 JP 3395735B2
Authority
JP
Japan
Prior art keywords
power supply
terminal
field effect
effect transistor
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29741899A
Other languages
Japanese (ja)
Other versions
JP2001119950A (en
Inventor
真司 麻生
健悟 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP29741899A priority Critical patent/JP3395735B2/en
Publication of JP2001119950A publication Critical patent/JP2001119950A/en
Application granted granted Critical
Publication of JP3395735B2 publication Critical patent/JP3395735B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、複数の直流電源回
路を並列に接続して大容量の直流電源を供給する直流電
源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC power supply device for supplying a large capacity DC power supply by connecting a plurality of DC power supply circuits in parallel.

【0002】[0002]

【従来の技術】近年、電子機器等の電源容量の大型化に
対応するため、複数の直流電源回路(以下、「DC/D
Cコンバータ」という)を並列に接続して直流電源装置
を構成することが主流となりつつある。
2. Description of the Related Art In recent years, a plurality of DC power supply circuits (hereinafter referred to as "DC / D
It is becoming mainstream to configure a DC power supply device by connecting C converters) in parallel.

【0003】図5は、従来の直流電源装置の構成の一例
を示す図である。同図の直流電源装置は、DC/DCコ
ンバータ1の正極性端子とダイオード5のアノード端子
とが正側の電源線を介して接続され、DC/DCコンバ
ータ2の正極性端子とダイオード6のアノード端子とが
正側の電源線を介して接続されており、このダイオード
5,6のそれぞれのカソード端子を接続する電源線と負
荷9の一方の端子とが共通出力端子7を介して接続され
ている。また、負荷9の他方の端子は、共通出力端子8
を介してDC/DCコンバータ1および2の負極性端子
に負側の電源線でそれぞれ接続されている。制御回路
3,4は、DC/DCコンバータ1,2の正極性端子か
ら出力された電圧レベルをそれぞれ検出し、この電圧レ
ベルを制御するための制御信号をDC/DCコンバータ
1,2にそれぞれ伝送するようになっている。
FIG. 5 is a diagram showing an example of the configuration of a conventional DC power supply device. In the direct-current power supply device shown in the figure, the positive terminal of the DC / DC converter 1 and the anode terminal of the diode 5 are connected via a positive power supply line, and the positive terminal of the DC / DC converter 2 and the anode of the diode 6 are connected. The terminals are connected to each other via the positive power supply line, and the power supply lines connecting the cathode terminals of the diodes 5 and 6 and one terminal of the load 9 are connected to each other via the common output terminal 7. There is. The other terminal of the load 9 is the common output terminal 8
Via the negative side power supply line to the negative terminals of the DC / DC converters 1 and 2, respectively. The control circuits 3 and 4 detect the voltage levels output from the positive terminals of the DC / DC converters 1 and 2, respectively, and transmit control signals for controlling the voltage levels to the DC / DC converters 1 and 2, respectively. It is supposed to do.

【0004】このような直流電源装置においては、DC
/DCコンバータ1,2は、同一レベルの直流電源を供
給するようになっており、それぞれの直流電源は、ダイ
オード5,6を介して重畳され、負荷9へ供給されるよ
うになっている。
In such a DC power supply device, DC
The / DC converters 1 and 2 are adapted to supply DC power supplies of the same level, and the respective DC power supplies are superimposed via the diodes 5 and 6 and supplied to the load 9.

【0005】このようにダイオード5,6が設けられて
いるのは、いずれかのDC/DCコンバータの内部にお
いて、例えば一部の部品が損失することによって短絡等
が発生した場合に、このDC/DCコンバータの正極端
子に対して、正常に動作しているDC/DCコンバータ
が出力した直流電流が逆流することを防ぎ、逆流によっ
て負極性端子から直流電流が出力されてしまう還流電流
が発生することを防止するためである。
The diodes 5 and 6 are provided in this way when, for example, when a short circuit or the like occurs due to loss of some of the components inside the DC / DC converter, the DC / DC converter is A DC current output from a normally operating DC / DC converter is prevented from flowing backward to the positive terminal of the DC converter, and a reverse current that causes a DC current to be output from the negative terminal is generated due to the reverse current. This is to prevent

【0006】[0006]

【発明が解決しようとする課題】ところで、ダイオード
5,6においては、電流が流れることによって電力損失
が発生する。このため、直流電源の供給の効率が低下す
ることとなる。
By the way, in the diodes 5 and 6, a power loss occurs due to the flow of a current. For this reason, the efficiency of the DC power supply is reduced.

【0007】そこで、ダイオードの代わりに、入力イン
ピーダンスが大きく電力損失がほとんど生じない電界効
果トランジスタを用いることが考えられるが、電流の逆
流が生じた場合には、この電界効果トランジスタが破損
するおそれがあった。
Therefore, it is conceivable to use a field effect transistor having a large input impedance and almost no power loss, instead of the diode. However, when a reverse current flows, the field effect transistor may be damaged. there were.

【0008】本発明は、上記に鑑みてなされたものであ
り、その目的とするところは、電流の逆流を防ぐととも
に電界効果トランジスタの破損を防止し得る直流電源装
置を提供することにある。
The present invention has been made in view of the above, and an object thereof is to provide a DC power supply device capable of preventing backflow of current and damage of a field effect transistor.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る直流電源装置は、複数の直流電源回路
の正側の電源線をそれぞれ接続し、負側の電源線もそれ
ぞれ接続して直流電源を並列に供給する直流電源装置に
おいて、それぞれの直流電源回路の正側あるいは負側の
いずれかの電源線に挿入してソース端子およびドレイン
端子が接続され、他方の電源線にゲート端子が接続され
た電界効果トランジスタと、前記電源線を流れる電流の
逆流を検出する逆流検出手段と、電流の逆流が検出され
ているときに、前記ゲート端子に供給されるゲート電圧
を遮断するゲート電圧遮断手段と、を有することを要旨
とする。
In order to achieve the above object, a direct-current power supply device according to the present invention connects positive power supply lines of a plurality of direct-current power supply circuits, and also connects negative power supply lines. In a DC power supply device that supplies DC power in parallel, the source terminal and drain terminal are connected by inserting into the positive or negative power supply line of each DC power supply circuit, and the gate terminal is connected to the other power supply line. A field effect transistor connected to the power supply line, a backflow detection unit that detects a backflow of a current flowing through the power supply line, and a gate voltage that shuts off the gate voltage supplied to the gate terminal when the backflow of the current is detected. The gist is to have a blocking means.

【0010】本発明にあっては、前記逆流検出手段によ
り電流の逆流が検出されているときに、前記ゲート電圧
遮断手段で、正側あるいは負側のいずれかの電源線に挿
入してソース端子およびドレイン端子が接続された電界
効果トランジスタに供給するゲート電圧を遮断するよう
にしたことで、当該電界効果トランジスタを非導通状態
にして、電源線を流れる電流の逆流を防ぐとともに電界
効果トランジスタの破損を防止するようにしている。
According to the present invention, when the reverse current is detected by the reverse current detecting means, the gate voltage interruption means inserts it into either the positive side or the negative side of the power source line and the source terminal. By blocking the gate voltage supplied to the field effect transistor to which the drain terminal and the drain terminal are connected, the field effect transistor is made non-conductive to prevent backflow of the current flowing through the power supply line and damage the field effect transistor. I try to prevent it.

【0011】ここで、前記逆流検出手段は、前記ソース
端子とドレイン端子間の電位差により逆流を検出するよ
うにしてもよいし、正側あるいは負側の少なくてもいず
れか一方の電源線に抵抗を設け、この抵抗に流れる電流
の方向により逆流を検出するようにしてもよい。
Here, the backflow detecting means may detect the backflow by the potential difference between the source terminal and the drain terminal, or the resistance may be applied to at least one of the positive and negative power supply lines. May be provided, and the backflow may be detected based on the direction of the current flowing through the resistor.

【0012】また、前記ゲート電圧遮断手段は、ゲート
端子とソース端子間を短絡することにより、ゲート電圧
を遮断するようにしてもよいし、ゲート端子と電源線と
を接続する接続線を開閉するスイッチ手段を設け、当該
接続線を開状態とすることによりゲート電圧を遮断する
ようにしてもよい。
The gate voltage cutoff means may cut off the gate voltage by short-circuiting the gate terminal and the source terminal, or may open and close the connection line connecting the gate terminal and the power supply line. The gate voltage may be cut off by providing a switch means and opening the connection line.

【0013】[0013]

【発明の実施の形態】以下、本発明を適用した実施の形
態について図面を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments to which the present invention is applied will be described below with reference to the drawings.

【0014】[第1の実施の形態]図1は、第1の実施
の形態に係る直流電源装置の構成を示す図である。その
特徴としては、図5に示したダイオード5,6を逆流阻
止回路11,12に置換え、逆流阻止回路11,12に
よりDC/DCコンバータ1あるいは2に逆流しようと
する電流を阻止するようにしたことにある。図1におい
て、バッテリ10は、DC/DCコンバータ1あるいは
2が停止したときのための非常用の電源として設けられ
たものであり、その正極性端子は共通出力端子7に接続
され、負極性端子は共通出力端子8に接続されている。
なお、その他、図5と同一物には同一の符号を付す。
[First Embodiment] FIG. 1 is a diagram showing a configuration of a DC power supply device according to a first embodiment. As a feature thereof, the diodes 5 and 6 shown in FIG. 5 are replaced with the reverse current blocking circuits 11 and 12, and the reverse current blocking circuits 11 and 12 prevent the current from flowing back to the DC / DC converter 1 or 2. Especially. In FIG. 1, a battery 10 is provided as an emergency power source when the DC / DC converter 1 or 2 is stopped, and its positive terminal is connected to a common output terminal 7 and its negative terminal. Are connected to the common output terminal 8.
In addition, in addition, the same components as those in FIG. 5 are denoted by the same reference numerals.

【0015】逆流阻止回路11は、正側の電源線に抵抗
R1と抵抗R2の一方の端子がそれぞれ接続されてお
り、電界効果トランジスタQ1のドレイン端子はDC/
DCコンバータ1の負極性端子に、ソース端子は共通出
力端子8に、ゲート端子は抵抗R1の他方の端子にそれ
ぞれ接続されている。また、ダイオードD1のアノード
端子は電界効果トランジスタQ1のソース端子に、カソ
ード端子はドレイン端子に接続されている。バイポーラ
トランジスタQ2のコレクタ端子は電界効果トランジス
タQ1のゲート端子に、エミッタ端子は電界効果トラン
ジスタQ1のソース端子に、ゲート端子は抵抗R2の他
方の端子に接続されている。バイポーラトランジスタQ
3のベース端子とコレクタ端子はバイポーラトランジス
タQ2のベース端子と抵抗R2を接続する接続線に、エ
ミッタ端子は電界効果トランジスタQ1のドレイン端子
に接続されている。ここで、バイポーラトランジスタQ
2,Q3には、npn型のトランジスタが用いられるも
のとする。なお、逆流阻止回路12の構成は、逆流阻止
回路11と同様であるので、ここでは説明を省略する。
In the reverse current blocking circuit 11, one terminal of the resistor R1 and the resistor R2 is connected to the positive power supply line, and the drain terminal of the field effect transistor Q1 is DC /.
The negative terminal of the DC converter 1, the source terminal thereof are connected to the common output terminal 8, and the gate terminal thereof is connected to the other terminal of the resistor R1. The anode terminal of the diode D1 is connected to the source terminal of the field effect transistor Q1, and the cathode terminal is connected to the drain terminal. The collector terminal of the bipolar transistor Q2 is connected to the gate terminal of the field effect transistor Q1, the emitter terminal is connected to the source terminal of the field effect transistor Q1, and the gate terminal is connected to the other terminal of the resistor R2. Bipolar transistor Q
The base terminal and collector terminal of 3 are connected to a connecting line connecting the base terminal of the bipolar transistor Q2 and the resistor R2, and the emitter terminal is connected to the drain terminal of the field effect transistor Q1. Here, the bipolar transistor Q
An npn type transistor is used for 2 and Q3. The configuration of the backflow blocking circuit 12 is the same as that of the backflow blocking circuit 11, and therefore the description thereof is omitted here.

【0016】次に、このような直流電源装置の動作につ
いて説明する。DC/DCコンバータ2と逆流阻止回路
12の動作は、DC/DCコンバータ1と逆流阻止回路
11の動作と同様であるので、ここでは、DC/DCコ
ンバータ1と逆流阻止回路11の動作を中心に説明す
る。
Next, the operation of such a DC power supply device will be described. The operations of the DC / DC converter 2 and the reverse current blocking circuit 12 are similar to the operations of the DC / DC converter 1 and the reverse current blocking circuit 11, so here, the operations of the DC / DC converter 1 and the reverse current blocking circuit 11 are mainly described. explain.

【0017】電流が正常な方向に流れている通常時で
は、DC/DCコンバータ1の正極性端子から出力され
た直流電流が、負荷9および電池10に流れ、ダイオー
ドD1を介してDC/DCコンバータ1の負極性端子に
入力され、負荷9および電池10に直流電源が供給され
るようになっている。
During normal time when the current is flowing in the normal direction, the direct current output from the positive terminal of the DC / DC converter 1 flows to the load 9 and the battery 10 and passes through the diode D1 to the DC / DC converter. 1 is input to the negative terminal of No. 1 and DC power is supplied to the load 9 and the battery 10.

【0018】このような状態においては、電界効果トラ
ンジスタQ1のドレイン端子の電位の方がソース端子の
電位よりも低くなり、バイポーラトランジスタQ2のベ
ース・エミッタ間に印加される電圧は、バイポーラトラ
ンジスタQ3のベース・エミッタ間に印加される電圧よ
りも電界効果トランジスタQ1のドレイン・ソース間の
電圧の分だけ小さくなる。このため、正側の電源線に接
続された抵抗R2を介してバイポーラトランジスタQ3
に電流が供給され、バイポーラトランジスタQ3が導通
状態となり、バイポーラトランジスタQ2は非導通状態
となる。バイポーラトランジスタQ2が非導通状態のと
きには、正側の電源線に接続された抵抗R1を介して電
界効果トランジスタQ1のゲート端子にゲート電圧が供
給される。これによって、電界効果トランジスタQ1が
導通し、負荷9からの電流がダイオードD1と電界効果
トランジスタQ1とに分かれて流れるようになり、電力
損失は小さくなる。
In such a state, the potential of the drain terminal of the field effect transistor Q1 becomes lower than the potential of the source terminal thereof, and the voltage applied between the base and emitter of the bipolar transistor Q2 becomes equal to that of the bipolar transistor Q3. It is smaller than the voltage applied between the base and emitter by the voltage between the drain and source of the field effect transistor Q1. Therefore, the bipolar transistor Q3 is connected via the resistor R2 connected to the positive power supply line.
Current is supplied to the bipolar transistor Q3 so that the bipolar transistor Q3 becomes conductive and the bipolar transistor Q2 becomes non-conductive. When the bipolar transistor Q2 is off, a gate voltage is supplied to the gate terminal of the field effect transistor Q1 via the resistor R1 connected to the positive power supply line. As a result, the field effect transistor Q1 becomes conductive, and the current from the load 9 is divided into the diode D1 and the field effect transistor Q1 to flow, and the power loss is reduced.

【0019】一方、DC/DCコンバータ1の内部にお
いて破損等が発生したために、DC/DCコンバータ1
と2の出力電圧に差異が生じ、DC/DCコンバータ2
の正極性端子からの出力電流が正側の電源線を介してD
C/DCコンバータ1の正極性端子へ流れ込むような逆
流が生じた場合には、電界効果トランジスタQ1のドレ
イン端子の電位の方がソース端子の電位よりも高くな
る。このとき、バイポーラトランジスタQ2のベース・
エミッタ間に印加される電圧は、バイポーラトランジス
タQ3のベース・エミッタ間に印加される電圧よりも大
きくなり、その結果、バイポーラトランジスタQ2にベ
ース電流が供給されて、バイポーラトランジスタQ2は
導通状態となり、逆にバイポーラトランジスタQ3は非
導通状態となる。これによって、電界効果トランジスタ
Q1のゲート端子とソース端子間が短絡されてゲート電
圧が遮断され、電界効果トランジスタQ1が非導通状態
となる。このようにして、電界効果トランジスタQ1に
流れる逆電流は阻止されることとなる。
On the other hand, since damage etc. occurs inside the DC / DC converter 1, the DC / DC converter 1
2 and the output voltage of 2 is different, DC / DC converter 2
The output current from the positive terminal of the
When a backflow that flows into the positive terminal of the C / DC converter 1 occurs, the potential of the drain terminal of the field effect transistor Q1 becomes higher than the potential of the source terminal. At this time, the base of the bipolar transistor Q2
The voltage applied between the emitters becomes larger than the voltage applied between the base and the emitter of the bipolar transistor Q3, and as a result, the base current is supplied to the bipolar transistor Q2 so that the bipolar transistor Q2 becomes conductive and the reverse. Moreover, the bipolar transistor Q3 becomes non-conductive. As a result, the gate terminal and the source terminal of the field effect transistor Q1 are short-circuited, the gate voltage is cut off, and the field effect transistor Q1 becomes non-conductive. In this way, the reverse current flowing through the field effect transistor Q1 is blocked.

【0020】したがって、本実施の形態によれば、負側
の電源線に挿入して接続した電界効果トランジスタQ1
のドレイン端子とソース端子間の電位差に基づいて、バ
イポーラトランジスタQ3が電流の逆流を検出して非導
通状態となっているときには、バイポーラトランジスタ
Q2によりゲート電圧を遮断するようにしたことで、電
界効果トランジスタQ1が非導通状態となるので、電流
の逆流を防ぐとともに電界効果トランジスタQ1の破損
を防止することができる。
Therefore, according to the present embodiment, the field effect transistor Q1 inserted and connected to the negative power supply line is connected.
Based on the potential difference between the drain terminal and the source terminal of the bipolar transistor Q3, when the reverse current of the current is detected and the bipolar transistor Q3 is in the non-conducting state, the bipolar transistor Q2 cuts off the gate voltage. Since the transistor Q1 becomes non-conductive, it is possible to prevent backflow of current and prevent damage to the field effect transistor Q1.

【0021】なお、本実施の形態においては、DC/D
Cコンバータ1の内部において破損等が生じた場合につ
いて説明したが、DC/DCコンバータ2の内部におい
て破損等が生じた場合には、逆流阻止手段12が前述し
た逆流阻止手段11と同様の動作をするので、DC/D
Cコンバータ1からの電流の逆流を阻止することができ
る。
In this embodiment, DC / D
Although the case where breakage or the like occurs inside the C converter 1 has been described, when the breakage or the like occurs inside the DC / DC converter 2, the backflow blocking means 12 performs the same operation as the above-described backflow blocking means 11. So DC / D
It is possible to prevent the reverse flow of current from the C converter 1.

【0022】また、本実施の形態においては、2台のD
C/DCコンバータを並列に接続することとしたが、さ
らに多数のDC/DCコンバータを並列に接続するよう
にしてもよい。
Further, in this embodiment, two D
Although the C / DC converters are connected in parallel, a larger number of DC / DC converters may be connected in parallel.

【0023】[第2の実施の形態]図2は、第2の実施
の形態に係る逆流阻止回路の構成を示す図である。同図
の逆流阻止回路は、図1に示した逆流阻止回路11,1
2の別の構成例を示しており、その特徴としては、ダイ
オードD3のアノード端子をバイポーラトランジスタQ
3のエミッタ端子に、カソード端子を電界効果トランジ
スタQ1のドレイン端子に接続し、ダイオードD3の順
方向電圧分だけバイポーラトランジスタQ3のエミッタ
電位を引き上げ、逆にバイポーラトランジスタQ2のエ
ミッタ電位を引き下げることとして、ダイオードD3が
ないときに比べ、小さな逆電流値でバイポーラトランジ
スタQ3を非導通状態となし、バイポーラトランジスタ
Q2を導通状態となして、電界効果トランジスタQ1が
非導通状態となるようにしたことにある。なお、その
他、逆流阻止回路11と同一物には同一の符号を付す。
[Second Embodiment] FIG. 2 is a diagram showing a configuration of a backflow prevention circuit according to a second embodiment. The backflow prevention circuit shown in FIG. 1 is the backflow prevention circuit 11, 1 shown in FIG.
2 shows another example of the configuration, which is characterized in that the anode terminal of the diode D3 is connected to the bipolar transistor Q.
3, the cathode terminal is connected to the drain terminal of the field effect transistor Q1, the emitter potential of the bipolar transistor Q3 is raised by the forward voltage of the diode D3, and conversely, the emitter potential of the bipolar transistor Q2 is lowered. Compared to the case without the diode D3, the bipolar transistor Q3 is made non-conductive and the bipolar transistor Q2 is made conductive with a small reverse current value so that the field effect transistor Q1 is made non-conductive. In addition, the same components as those of the backflow prevention circuit 11 are denoted by the same reference numerals.

【0024】したがって、本実施の形態によれば、ダイ
オードD3のカソード端子の電位がバイポーラトランジ
スタQ2のエミッタ端子の電位よりも高くなった場合
に、ダイオードD3の順方向電圧の分だけバイポーラト
ランジスタQ3のベース電位が(エミッタ電位ととも
に)高くなり、バイポーラトランジスタQ2が導通し易
くなるようにしたことで、図1に示した逆流阻止回路1
1,12に比較して、電界効果トランジスタQ1に流れ
る逆電流が小さくなるので、電界効果トランジスタの破
損を確実に防止することができる。
Therefore, according to the present embodiment, when the potential of the cathode terminal of the diode D3 becomes higher than the potential of the emitter terminal of the bipolar transistor Q2, the forward voltage of the diode D3 corresponds to the forward voltage of the bipolar transistor Q3. Since the base potential becomes high (along with the emitter potential) and the bipolar transistor Q2 is made easy to conduct, the reverse current blocking circuit 1 shown in FIG.
Since the reverse current flowing through the field effect transistor Q1 is smaller than those of the field effect transistors 1 and 12, damage to the field effect transistor can be reliably prevented.

【0025】なお、ダイオードD3には、電圧降下の少
ないショットキーダイオードを用いることが望ましい。
Incidentally, it is desirable to use a Schottky diode having a small voltage drop as the diode D3.

【0026】[第3の実施の形態]図3は、第3の実施
の形態に係る逆流阻止回路の構成を示す図である。同図
の逆流阻止回路は、図1に示した逆流阻止回路11,1
2の別の構成例を示していいる。電界効果トランジスタ
Q7のドレイン端子は正極性端子に、ソース端子は共通
出力端子7にそれぞれ正側の電源線を介して接続されて
いる。また、バイポーラトランジスタQ8のエミッタ端
子は電界効果トランジスタQ7のソース端子と共通出力
端子7とを接続する正側の電源線に、コレクタ端子は電
界効果トランジスタQ7のゲート端子に、ベース端子は
バイポーラトランジスタQ9のベース端子に接続されて
いる。バイポーラトランジスタQ9のエミッタ端子は、
電界効果トランジスタQ7のドレイン端子に、コレクタ
端子は、抵抗R6の一方の端子に接続されている。抵抗
R6のこの端子は、バイポーラトランジスタQ8のベー
ス端子とバイポーラトランジスタQ9のベース端子とを
接続する接続線に接続されており、抵抗R6の他方の端
子は、負側の電源線に接続されている。抵抗R5の一方
の端子は、電界効果トランジスタQ7のゲート端子に接
続され、他方の端子は、負側の電源線に接続されてい
る。また、ダイオードD4のアノード端子は、電界効果
トランジスタQ7のドレイン端子に接続され、カソード
端子は電界効果トランジスタQ7のソース端子に接続さ
れている。ここで、バイポーラトランジスタQ8,Q9
としては、pnp形トランジスタが用いられるものとす
る。
[Third Embodiment] FIG. 3 is a diagram showing a configuration of a backflow prevention circuit according to a third embodiment. The backflow prevention circuit shown in FIG. 1 is the backflow prevention circuit 11, 1 shown in FIG.
2 shows another configuration example of No. 2. The drain terminal of the field effect transistor Q7 is connected to the positive terminal and the source terminal thereof is connected to the common output terminal 7 through the positive power supply line, respectively. Further, the emitter terminal of the bipolar transistor Q8 is the positive power supply line connecting the source terminal of the field effect transistor Q7 and the common output terminal 7, the collector terminal is the gate terminal of the field effect transistor Q7, and the base terminal is the bipolar transistor Q9. It is connected to the base terminal of. The emitter terminal of the bipolar transistor Q9 is
The drain terminal and the collector terminal of the field effect transistor Q7 are connected to one terminal of the resistor R6. This terminal of the resistor R6 is connected to a connection line connecting the base terminal of the bipolar transistor Q8 and the base terminal of the bipolar transistor Q9, and the other terminal of the resistor R6 is connected to the negative power supply line. . One terminal of the resistor R5 is connected to the gate terminal of the field effect transistor Q7, and the other terminal is connected to the negative power supply line. The anode terminal of the diode D4 is connected to the drain terminal of the field effect transistor Q7, and the cathode terminal is connected to the source terminal of the field effect transistor Q7. Here, the bipolar transistors Q8 and Q9
For this, a pnp type transistor is used.

【0027】このような逆流阻止回路においては、電流
が正常な方向に流れている場合には、電界効果トランジ
スタQ7のドレイン端子の電位の方がソース端子の電位
よりも高くなり、バイポーラトランジスタQ8のベース
・エミッタ間に印加される電圧は、バイポーラトランジ
スタQ9のベース・エミッタ間に印加される電圧よりも
電界効果トランジスタQ7のドレイン・ソース間電圧の
分だけ小さくなる。
In such a reverse current blocking circuit, when the current flows in the normal direction, the potential of the drain terminal of the field effect transistor Q7 becomes higher than that of the source terminal thereof, and the potential of the bipolar transistor Q8 is increased. The voltage applied between the base and the emitter becomes smaller than the voltage applied between the base and the emitter of the bipolar transistor Q9 by the drain-source voltage of the field effect transistor Q7.

【0028】このため、負側の電源線に接続された抵抗
R6を介してバイポーラトランジスタQ9にベース電流
が供給され、バイポーラトランジスタQ9は導通状態と
なり、バイポーラトランジスタQ8は非導通状態とな
る。バイポーラトランジスタQ8が非導通状態のとき
は、抵抗R5を介して電界効果トランジスタQ7のゲー
ト端子にゲート電圧が供給される。これによって、電界
効果トランジスタQ7が導通し、電流がダイオードD4
と電界効果トランジスタQ7とに分かれて流れるように
なり、電力損失は小さくなる。
Therefore, the base current is supplied to the bipolar transistor Q9 through the resistor R6 connected to the negative power supply line, the bipolar transistor Q9 is rendered conductive and the bipolar transistor Q8 is rendered non-conductive. When the bipolar transistor Q8 is off, the gate voltage is supplied to the gate terminal of the field effect transistor Q7 through the resistor R5. As a result, the field effect transistor Q7 becomes conductive, and the current is transferred to the diode D4.
And the field-effect transistor Q7, and the power loss is reduced.

【0029】一方、電流の逆流が生じた場合には、電界
効果トランジスタQ7のドレイン端子の電位の方がソー
ス端子の電位よりも低くなる。このとき、バイポーラト
ランジスタQ8のベース・エミッタ間に印加される電圧
は、バイポーラトランジスタQ9のベース・エミッタ間
に印加される電圧よりも大きくなり、その結果、バイポ
ーラトランジスタQ8にベース電流が供給され、バイポ
ーラトランジスタQ8は導通状態となり、逆にバイポー
ラトランジスタQ9は非導通状態となる。これによっ
て、電界効果トランジスタQ7のゲート端子とソース端
子間が短絡されてゲート電圧が遮断され、電界効果トラ
ンジスタQ7が非導通状態となる。このようにして、電
界効果トランジスタQ7に流れる逆電流は阻止されるこ
ととなる。
On the other hand, when a reverse current flows, the potential of the drain terminal of the field effect transistor Q7 becomes lower than that of the source terminal. At this time, the voltage applied between the base and the emitter of the bipolar transistor Q8 becomes larger than the voltage applied between the base and the emitter of the bipolar transistor Q9, and as a result, the base current is supplied to the bipolar transistor Q8 and the bipolar transistor Q8 is supplied. The transistor Q8 becomes conductive, and conversely, the bipolar transistor Q9 becomes non-conductive. As a result, the gate terminal and the source terminal of the field effect transistor Q7 are short-circuited, the gate voltage is cut off, and the field effect transistor Q7 becomes non-conductive. In this way, the reverse current flowing through the field effect transistor Q7 is blocked.

【0030】したがって、本実施の形態によれば、正側
の電源線に挿入して接続した電界効果トランジスタQ7
のドレイン端子とソース端子間の電位差に基づいて、電
流の逆流を検出した場合には、バイポーラトランジスタ
Q9が導通状態になり、バイポーラトランジスタQ8が
非導通状態になるようにして、電界効果トランジスタQ
7へ供給していたゲート電圧を遮断するようにしたこと
で、電界効果トランジスタQ7が非導通状態となるの
で、電流の逆流を防ぐとともに電界効果トランジスタQ
7の破損を防止することができる。
Therefore, according to the present embodiment, the field effect transistor Q7 inserted and connected to the positive power supply line is connected.
When a reverse current is detected based on the potential difference between the drain terminal and the source terminal of the bipolar transistor Q9, the bipolar transistor Q9 is turned on and the bipolar transistor Q8 is turned off, so that the field effect transistor Q8 is turned off.
By cutting off the gate voltage supplied to the field effect transistor 7, the field effect transistor Q7 becomes non-conductive, so that the backflow of the current is prevented and the field effect transistor Q7 is prevented.
It is possible to prevent breakage of 7.

【0031】[第4の実施の形態]図4は、第4の実施
の形態に係る逆流阻止回路の構成を示す図である。同図
の逆流阻止回路は、図1に示した逆流阻止回路11,1
2のさらに別の構成例を示しており、図2に示した電界
効果トランジスタQ1のドレイン端子と負極性端子とを
接続する負側の電源線に挿入して抵抗R9とこの抵抗R
9に流れる電流の方向を検出する電流方向検出回路13
とを並列に接続し、抵抗R9に流れる電流の方向によっ
て発光状態と非発光状態とが切り替わる発光ダイオード
Dpcを電流方向検出回路13に設置するとともに、抵
抗R1と正側の電源線とを接続する接続線にフォトトラ
ンジスタQpcを挿入して接続した構成となっている。
なお、その他、図2と同一物には同一の符号を付す。
[Fourth Embodiment] FIG. 4 is a diagram showing a configuration of a backflow prevention circuit according to a fourth embodiment. The backflow prevention circuit shown in FIG. 1 is the backflow prevention circuit 11, 1 shown in FIG.
2 shows another example of the configuration of the resistor R9 and the resistor R9 by inserting the resistor R9 into the negative power supply line connecting the drain terminal and the negative terminal of the field effect transistor Q1 shown in FIG.
Current direction detection circuit 13 for detecting the direction of the current flowing in 9
Is connected in parallel, a light emitting diode Dpc that switches between a light emitting state and a non-light emitting state depending on the direction of the current flowing through the resistor R9 is installed in the current direction detection circuit 13, and the resistor R1 is connected to the positive power supply line. The phototransistor Qpc is inserted and connected to the connection line.
In addition, in addition, the same components as those in FIG. 2 are denoted by the same reference numerals.

【0032】このような構成の逆流阻止回路の特徴は、
電流が正常な方向に流れている場合にはこの発光ダイオ
ードDpcを発光させ、電流の逆流が生じている場合に
は発光を停止させるとともに、フォトトランジスタQp
cが発光ダイオードDpcからの光を受光しなくなった
場合には、フォトトランジスタQpcが非導通状態とな
るようにして、電界効果トランジスタQ1のゲート端子
へ供給されているゲート電圧を遮断するようにしたこと
にある。
The characteristics of the backflow prevention circuit having such a configuration are as follows.
When the current is flowing in the normal direction, the light emitting diode Dpc is caused to emit light, and when the reverse current flows, the light emission is stopped and the phototransistor Qp
When c does not receive the light from the light emitting diode Dpc, the phototransistor Qpc is made non-conductive to cut off the gate voltage supplied to the gate terminal of the field effect transistor Q1. Especially.

【0033】したがって、本実施の形態によれば、電流
方向検出回路13により電流の逆流を検出するととも
に、電流の逆流が発生した場合には、発光ダイオードD
pcの発光を停止させ、フォトトランジスタQpcを非
導通状態にしてゲート電圧を遮断するようにしたこと
で、電界効果トランジスタQ1が非導通状態になるの
で、電流の逆流を防ぐとともに電界効果トランジスタQ
1の破損を確実に防止することができる。
Therefore, according to the present embodiment, the current direction detection circuit 13 detects the backflow of the current, and when the backflow of the current occurs, the light emitting diode D
Since the light emission of pc is stopped and the phototransistor Qpc is made non-conductive to cut off the gate voltage, the field effect transistor Q1 becomes non-conductive, so that the backflow of the current is prevented and the field effect transistor Q1.
It is possible to reliably prevent breakage of No. 1.

【0034】[0034]

【発明の効果】以上、説明したように、本発明に係る直
流電源装置によれば、前記逆流検出手段により電流の逆
流が検出されているときに、前記ゲート電圧遮断手段
で、正側あるいは負側のいずれかの電源線に挿入してソ
ース端子およびドレイン端子が接続された電界効果トラ
ンジスタに供給するゲート電圧を遮断するようにしたこ
とにより、当該電界効果トランジスタが非導通状態にな
るので、電源線を流れる電流の逆流を防ぐとともに電界
効果トランジスタの破損を防止することができる。
As described above, according to the DC power supply device of the present invention, when the reverse current of the current is detected by the reverse current detecting means, the gate voltage cut-off means makes the positive side or the negative side. Since the gate voltage supplied to the field effect transistor connected to the source terminal and the drain terminal is cut off by inserting it into one of the power supply lines on the side, the field effect transistor becomes non-conducting. It is possible to prevent the backflow of the current flowing through the wire and prevent the field effect transistor from being damaged.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施の形態に係る直流電源装置の構成を
示す図である。
FIG. 1 is a diagram showing a configuration of a DC power supply device according to a first embodiment.

【図2】第2の実施の形態に係る逆流阻止回路の構成を
示す図である。
FIG. 2 is a diagram showing a configuration of a backflow prevention circuit according to a second embodiment.

【図3】第3の実施の形態に係る逆流阻止回路の構成を
示す図である。
FIG. 3 is a diagram showing a configuration of a backflow prevention circuit according to a third embodiment.

【図4】第4の実施の形態に係る逆流阻止回路の構成を
示す図である。
FIG. 4 is a diagram showing a configuration of a backflow prevention circuit according to a fourth embodiment.

【図5】従来の直流電源装置の構成の一例を示す図であ
る。
FIG. 5 is a diagram showing an example of a configuration of a conventional DC power supply device.

【符号の説明】[Explanation of symbols]

1,2…DC/DCコンバータ 3,4…制御回路 5,6…ダイオード 7,8…共通出力端子 9…負荷 10…バッテリ 11,12…逆流阻止回路 13…電流方向検出回路 Q1,Q4,Q7…電界効果トランジスタ Q2,Q3,Q5,Q6…npn形バイポーラトランジ
スタ Q8,Q9…pnp形バイポーラトランジスタ R1,R2,R3,R4,R5,R6…抵抗 D1,D2,D3,D4…ダイオード Qpc…フォトトランジスタ Dpc…発光ダイオード
1, 2 ... DC / DC converters 3, 4 ... Control circuits 5, 6 ... Diodes 7, 8 ... Common output terminal 9 ... Load 10 ... Battery 11, 12 ... Reverse current blocking circuit 13 ... Current direction detection circuits Q1, Q4, Q7 ... field effect transistors Q2, Q3, Q5, Q6 ... npn type bipolar transistors Q8, Q9 ... pnp type bipolar transistors R1, R2, R3, R4, R5, R6 ... resistors D1, D2, D3, D4 ... diode Qpc ... phototransistor Dpc ... Light emitting diode

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H02M 3/28

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の直流電源回路の正側の電源線をそ
れぞれ接続し、負側の電源線もそれぞれ接続して直流電
源を並列に供給する直流電源装置において、 それぞれの直流電源回路の正側あるいは負側のいずれか
の電源線にソース端子およびドレイン端子が接続され、
他方の電源線にゲート端子が接続された電界効果トラン
ジスタと、 前記電源線を流れる電流の逆流を当該電源線の2点間の
電位差の極性により検出する逆流検出手段と、 電流の逆流が検出されているときに、前記ゲート端子に
供給されるゲート電圧を遮断するゲート電圧遮断手段
と、 を有することを特徴とする直流電源装置。
1. A direct current power supply device for supplying direct current power supply in parallel by connecting positive power supply lines of a plurality of direct current power supply circuits respectively, and also connecting negative power supply lines thereof respectively. Source terminal and drain terminal are connected to either the negative side or the negative side power line,
A field effect transistor having a gate terminal connected to the other power supply line, and a backflow of a current flowing through the power supply line between two points of the power supply line.
A direct current power supply device comprising: a reverse current detection means for detecting the polarity of a potential difference; and a gate voltage interruption means for interrupting a gate voltage supplied to the gate terminal when a reverse current is detected. .
【請求項2】 前記逆流検出手段は、前記電界効果トラ
ンジスタのソース端子とドレイン端子間の電位差の極性
を、お互いのベース端子が接続された2つのトランジス
タのそれぞれのエミッタ端子を通じて検出することを特
徴とする請求項1記載の直流電源装置。
2. The backflow detection means is configured to detect the field effect transistor.
Polarity of the potential difference between the source and drain terminals of the transistor
, Two transistors whose base terminals are connected to each other
The DC power supply device according to claim 1, wherein the DC power supply device is detected through the respective emitter terminals of the power supply.
【請求項3】 前記逆流検出手段は、正側あるいは負側
の少なくてもいずれか一方の電源線に設けられた抵抗を
有し、 この抵抗に流れる電流の方向により逆流を検出すること
を特徴とする請求項1又は2記載の直流電源装置。
3. The backflow detection means has a resistance provided on at least one of the positive side and the negative side of the power supply line, and detects the backflow by the direction of the current flowing through the resistance. The DC power supply device according to claim 1 or 2.
【請求項4】 前記ゲート電圧遮断手段は、ゲート端子
とソース端子間を短絡することにより、ゲート電圧を遮
断することを特徴とする請求項1乃至3のいずれかに記
載の直流電源装置。
4. The DC power supply device according to claim 1, wherein the gate voltage cutoff unit cuts off the gate voltage by short-circuiting the gate terminal and the source terminal.
【請求項5】 前記ゲート電圧遮断手段は、ゲート端子
と電源線とを接続する接続線を開閉するスイッチ手段を
有し、 当該接続線を開状態とすることによりゲート電圧を遮断
することを特徴とする請求項1乃至4のいずれかに記載
の直流電源装置。
5. The gate voltage cutoff means has switch means for opening and closing a connection line connecting the gate terminal and the power supply line, and cuts off the gate voltage by opening the connection line. The DC power supply device according to any one of claims 1 to 4.
JP29741899A 1999-10-19 1999-10-19 DC power supply Expired - Lifetime JP3395735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29741899A JP3395735B2 (en) 1999-10-19 1999-10-19 DC power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29741899A JP3395735B2 (en) 1999-10-19 1999-10-19 DC power supply

Publications (2)

Publication Number Publication Date
JP2001119950A JP2001119950A (en) 2001-04-27
JP3395735B2 true JP3395735B2 (en) 2003-04-14

Family

ID=17846261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29741899A Expired - Lifetime JP3395735B2 (en) 1999-10-19 1999-10-19 DC power supply

Country Status (1)

Country Link
JP (1) JP3395735B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5928259B2 (en) * 2012-09-04 2016-06-01 株式会社デンソー Power conversion system
JP6133580B2 (en) * 2012-11-28 2017-05-24 Necプラットフォームズ株式会社 Transistor drive control circuit, transistor drive control system, and transistor drive control method

Also Published As

Publication number Publication date
JP2001119950A (en) 2001-04-27

Similar Documents

Publication Publication Date Title
US6816348B2 (en) Input protection circuit of a handheld electric device
EP0206505B1 (en) An overcurrent protective circuit for modulated-conductivity type mosfet
US9762053B2 (en) Load driving device
US5757600A (en) Reverse battery protection circuit
US20070075684A1 (en) Battery charge/discharge control circuit
US5852538A (en) Power element driving circuit
JP3006845B2 (en) Bridge circuit having polarity reversal protection means with small voltage drop
JP3395735B2 (en) DC power supply
JP2002525018A (en) Misconnection protection circuit for electronic power output stage
CA1276993C (en) Transistor fault tolerance method and apparatus
KR100807547B1 (en) A drive circuit of a semiconductor switch for an inverter
US6680641B1 (en) Bidirectional bipolar transistor switch arrangement
US4485311A (en) Drive circuit for at least one light-emitting diode
JP2001177387A (en) Load driver
US20200366278A1 (en) Load drive circuit
JP4231447B2 (en) Discharge protection circuit
CN219247704U (en) DCDC circuit system with input reverse connection protection
US6847175B2 (en) Lighting ballast with reverse current flow protection
JP3864526B2 (en) Semiconductor device and electronic equipment
US11051384B1 (en) Circuits with short circuit protection for light emitting diodes
JPS6192032A (en) Transistor switching circuit
JP3657676B2 (en) Switching switching means and bidirectional switching switching means
EP1410506B1 (en) A bidirectional bipolar transistor switch arrangement
JP2554589B2 (en) Power supply circuit
JP2021175302A (en) Inductive load drive circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3395735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140207

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term