JP3388705B2 - Semiconductor device and solid state relay for ignition - Google Patents

Semiconductor device and solid state relay for ignition

Info

Publication number
JP3388705B2
JP3388705B2 JP15650398A JP15650398A JP3388705B2 JP 3388705 B2 JP3388705 B2 JP 3388705B2 JP 15650398 A JP15650398 A JP 15650398A JP 15650398 A JP15650398 A JP 15650398A JP 3388705 B2 JP3388705 B2 JP 3388705B2
Authority
JP
Japan
Prior art keywords
diffusion region
gate
semiconductor device
semiconductor substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15650398A
Other languages
Japanese (ja)
Other versions
JPH11354774A (en
Inventor
満 鞠山
秀行 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15650398A priority Critical patent/JP3388705B2/en
Publication of JPH11354774A publication Critical patent/JPH11354774A/en
Application granted granted Critical
Publication of JP3388705B2 publication Critical patent/JP3388705B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に関
し、特に商用周波数ラインなどで使用されるサイリスタ
素子や、双方向サイリスタ素子、及び該半導体装置を用
いた点弧用ソリッドステートリレーに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a thyristor element used in a commercial frequency line or the like, a bidirectional thyristor element, and a solid state relay for ignition using the semiconductor device.

【0002】[0002]

【従来の技術】周知の様に、双方向サイリスタは、例え
ばN型シリコン基板上に形成され、光照射あるいは、電
流によってゲート・トリガー信号を与えられて、オンオ
フ動作する。この種の双方向サイリスタは、いわゆる点
弧用SSR(ソリッド・ステート・リレー)として広く
用いられている。
2. Description of the Related Art As is well known, a bidirectional thyristor is formed on, for example, an N-type silicon substrate, and is turned on / off by a gate trigger signal given by light irradiation or current. This type of bidirectional thyristor is widely used as a so-called ignition SSR (solid state relay).

【0003】図11は、従来の双方向フォトトライアッ
クを概略的に示す平面断図である。図12は、図11に
おけるD−D’に沿う断面図である。
FIG. 11 is a plan sectional view schematically showing a conventional bidirectional phototriac. FIG. 12 is a sectional view taken along the line DD ′ in FIG.

【0004】図11及び図12において、N型シリコン
基板101の表面には、各P型アノード拡散領域102
と、これらのP型アノード拡散領域102に対向する各
Pゲート拡散領域103とが設けられている。
11 and 12, each P-type anode diffusion region 102 is formed on the surface of an N-type silicon substrate 101.
And each P gate diffusion region 103 facing these P type anode diffusion regions 102 are provided.

【0005】各Pゲート拡散領域103内には、それぞ
れのN型カソード拡散領域104が形成されている。
In each P gate diffusion region 103, each N type cathode diffusion region 104 is formed.

【0006】各Pゲート拡散領域103と各P型アノー
ド拡散領域102は、それぞれのゲート抵抗105を介
して接続されている。
Each P gate diffusion region 103 and each P type anode diffusion region 102 are connected via each gate resistor 105.

【0007】各P型アノード領域102、N型シリコン
基板101、各Pゲート拡散領域103、及び各N型カ
ソード拡散領域104は、ラテラル型のPNPN構造を
形成し、ゲート抵抗領域を有する2つの逆阻止フォトサ
イリスタ(双方向フォトサイリスタ121)を形成す
る。
Each P-type anode region 102, N-type silicon substrate 101, each P-gate diffusion region 103, and each N-type cathode diffusion region 104 form a lateral PNPN structure and have two reverse gate resistance regions. A blocking photothyristor (bidirectional photothyristor 121) is formed.

【0008】N型シリコン基板101は、一般に不純物
濃度が1013〜1015atoms/cm3である。双方向フォト
サイリスタ121が形成される部分の周辺には、チャン
ネルストッパー領域106が設けられる。N型シリコン
基板101の裏面には、N型拡散層107が設けられて
いる。チャンネルストッパー領域106及び裏面のN型
拡散層107は、高濃度のN型拡散層となっている。
The N-type silicon substrate 101 generally has an impurity concentration of 10 13 to 10 15 atoms / cm 3 . A channel stopper region 106 is provided around the portion where the bidirectional photothyristor 121 is formed. An N-type diffusion layer 107 is provided on the back surface of the N-type silicon substrate 101. The channel stopper region 106 and the N-type diffusion layer 107 on the back surface are high-concentration N-type diffusion layers.

【0009】N型シリコン基板101の表面には、電気
的な接続のためにAl配線112が形成され、電気的な
絶縁が必要な部分には、SiO2膜109及び酸素ドー
プ半絶線膜110のパシベーション膜を形成している。
An Al wiring 112 is formed on the surface of the N-type silicon substrate 101 for electrical connection, and a SiO 2 film 109 and an oxygen-doped semi-absorptive film 110 are formed on a portion where electrical insulation is required. Forming a passivation film.

【0010】双方向フォトサイリスタ121には、光信
号を入カするための各Pゲート受光部111が形成され
ている。これらのPゲート受光部111では、Al配線
112を除去し開口されている。
In the bidirectional photothyristor 121, each P gate light receiving portion 111 for receiving an optical signal is formed. In these P gate light receiving portions 111, the Al wiring 112 is removed and opened.

【0011】図13は、図11及び図12に示す双方向
フォトサイリスタ121の等価回路を示している。
FIG. 13 shows an equivalent circuit of the bidirectional photothyristor 121 shown in FIGS. 11 and 12.

【0012】図13において、2つのフォトサイリスタ
CH1,CH2が相互に並列接続されて形成される。こ
の双方向フォトサイリスタ121は、その表面(各Pゲ
ート受光部111)に発光ダイオード123からの光を
入射して、光制御型双方向サイリスタとして動作し、い
わゆる点弧用ソリッドステートリレー(点弧用SSR)
として用いられる。
In FIG. 13, two photothyristors CH1 and CH2 are formed in parallel with each other. The bidirectional photothyristor 121 operates as a light control type bidirectional thyristor by injecting the light from the light emitting diode 123 into the surface (each P gate light receiving portion 111) of the bidirectional photothyristor 121. For SSR)
Used as.

【0013】図14は、光制御型の双方向フォトサイリ
スタ121を点弧用SSRに適用した基本的な回路構成
を示している。この点弧用SSR122は、双方向フォ
トサイリスタ121及び発光ダイオード123からな
る。点弧用SSR122の出力側には、メイントライア
ック124とスナバ回路125が接続されており、この
スナバ回路125には、負荷126、交流電源127及
びスイッチ128が接続されている。
FIG. 14 shows a basic circuit configuration in which the light control type bidirectional photothyristor 121 is applied to a firing SSR. The ignition SSR 122 includes a bidirectional photothyristor 121 and a light emitting diode 123. A main triac 124 and a snubber circuit 125 are connected to the output side of the ignition SSR 122, and a load 126, an AC power supply 127 and a switch 128 are connected to the snubber circuit 125.

【0014】交流電源127の出力電圧の波形は、図1
5(a)の実線131で示される。スイッチ128をオ
ンにした状態で、発光ダイオード123を適宜の周期で
発光させて、発光ダイオード123の発光の度に、双方
向フォトサイリスタ121をオンにすると、これに伴っ
てメイントライアック124もオンになり、負荷126
には、図15(a)の点線132に示す電流iが流れ、
この負荷126においては斜線で示す電力が消費され
る。このとき、発光ダイオード123には、図15
(b)に示す20mA程度の入力制御電流IFが流れ
る。
The waveform of the output voltage of the AC power supply 127 is shown in FIG.
It is shown by a solid line 131 in 5 (a). When the switch 128 is turned on, the light emitting diode 123 is caused to emit light at an appropriate cycle, and the bidirectional photothyristor 121 is turned on each time the light emitting diode 123 emits light, and accordingly, the main triac 124 is also turned on. Become, load 126
, A current i indicated by a dotted line 132 in FIG.
The load 126 consumes electric power indicated by diagonal lines. At this time, the light emitting diode 123 has a structure shown in FIG.
An input control current I F of about 20 mA shown in (b) flows.

【0015】[0015]

【発明が解決しようとする課題】上記従来の点弧用SS
Rにおいては、双方向フォトサイリスタ121をトリガ
ーするために発光ダイオード123を用いている。ま
た、従来の他の種類の点弧用SSRにおいても、双方向
フォトサイリスタをトリガーするために信号電流を必要
とする。このため、光もしくはトリガー電流を制御する
回路を何らかの方法で常時動作させておく必要があり、
待機時間でもエネルギーの消費があった。
[Problems to be Solved by the Invention] The above conventional SS for ignition.
In R, a light emitting diode 123 is used to trigger the bidirectional photothyristor 121. In addition, other types of conventional SSRs for ignition also require a signal current to trigger the bidirectional photothyristor. Therefore, it is necessary to always operate the circuit that controls the light or the trigger current by some method.
Energy was consumed even during the standby time.

【0016】例えば、図14に示す回路においては、動
作時に、20mA程度の入力制御電流IFが周期的に必
要であった。近年の環境問題において、メーカの低消費
電力化は重要な取り組み課題である。
For example, in the circuit shown in FIG. 14, an input control current I F of about 20 mA is periodically required during operation. In recent years environmental issues, reducing the power consumption of manufacturers is an important task.

【0017】そこで、本発明は、上記従来の課題に鑑み
なされたものであり、低消費電力化を可能にする半導体
装置及び点弧用ソリッドステートリレーを提供すること
にある。
Therefore, the present invention has been made in view of the above conventional problems, and an object of the present invention is to provide a semiconductor device and a solid state relay for ignition, which can reduce power consumption.

【0018】[0018]

【課題を解決するための手段】上記従来の課題を解決す
るために、本発明の半導体装置は、第1導電型の半導体
基板と、該半導体基板表面に設けられた第2導電型の第
1アノード拡散領域および第2アノード拡散領域と、該
第1アノード拡散領域に対向する該半導体基板表面に設
けられた第2導電型の第1ゲート拡散領域と、第2アノ
ード拡散領域に対向する該半導体基板表面に設けられた
第2導電型の第2ゲート拡散領域と、該第1ゲート拡散
領城内に形成された第1導電型の第1カソード拡散領域
と、該第2ゲート拡散領域内に形成された第1導電型の
第2カソード拡散領域と、該第1アノード拡散領域と第
1ゲート拡散領域とを接続する第1ゲート抵抗と、該第
2アノード拡散領域と第2ゲート拡散領域とを接続する
第2ゲート抵抗とを有し、該半導体基板、アノード拡散
領域、カソード拡散領域およびゲート拡散領域により双
方向サイリスタを形成する半導体装置において、該半導
体基板表面上に、第1の配線により一端が該半導体基板
に接続され他端が第2導電型の該第1ゲート拡散領域に
接続されたサイリスタ端子間電圧変更用の第3の抵抗
と、第2の配線により一端が該半導体基板に接続され他
端が第2導電型の該第2ゲート拡散領域に接続されたサ
イリスタ端子間電圧変更用の第4の抵抗とを設けてい
る。
In order to solve the above-mentioned conventional problems, the semiconductor device of the present invention is a semiconductor of the first conductivity type.
A substrate and a second conductivity type first substrate provided on the surface of the semiconductor substrate.
A first anode diffusion region and a second anode diffusion region;
It is provided on the surface of the semiconductor substrate facing the first anode diffusion region.
The first gate diffusion region of the second conductivity type, and the second anode
Provided on the surface of the semiconductor substrate facing the battery diffusion region
A second gate diffusion region of a second conductivity type and the first gate diffusion region
First conductivity type first cathode diffusion region formed in the castle
Of the first conductivity type formed in the second gate diffusion region
A second cathode diffusion region, a first anode diffusion region and a first anode diffusion region;
A first gate resistor connecting the first gate diffusion region and the first gate resistor;
2 Connect the anode diffusion region and the second gate diffusion region
Having a second gate resistance, the semiconductor substrate, and anode diffusion
Area, cathode diffusion area and gate diffusion area
In a semiconductor device forming a directional thyristor, the semiconductor
On the surface of the body substrate, one end of the semiconductor substrate is formed by the first wiring.
To the first gate diffusion region of the second conductivity type, the other end of which is connected to
Third resistor for changing voltage between connected thyristor terminals
And one end is connected to the semiconductor substrate by the second wiring.
A terminal whose end is connected to the second gate diffusion region of the second conductivity type.
And a fourth resistor for changing the voltage between the iris terminals .

【0019】1実施形態では、前記第3および第4の
抗の抵抗値は、0.5〜100MΩである。
In one embodiment, the resistance value of the third and fourth resistors is 0.5-100 MΩ.

【0020】1実施形態では、前記第3および第4の
抗の抵抗値は、1〜30MΩである。
In one embodiment, the resistance value of the third and fourth resistors is 1 to 30 MΩ.

【0021】 1実施形態では、第3および第4の抵抗
は、前記半導体基板上に形成されたドープドシリコン膜
である。
[0021] In one embodiment,Third and fourthresistance
Is a doped silicon film formed on the semiconductor substrate.
Is.

【0022】1実施形態では、前記第3および第4の
抗は、外付けの固定抵抗である。
In one embodiment, the third and fourth resistors are external fixed resistors.

【0023】1実施形態では、前記双方向サイリスタ
は、該双方向サイリスタの各ゲートに印加されるゲート
電流に応答動作する。
In one embodiment, the bidirectional thyristor is responsive to a gate current applied to each gate of the bidirectional thyristor.

【0024】1実施形態では、前記双方向サイリスタ
は、該双方向サイリスタの各ゲートに照射される光に応
答動作する。
In one embodiment, the bidirectional thyristor is responsive to light applied to each gate of the bidirectional thyristor.

【0025】また、本発明の点弧用ソリッドステートリ
レーは、上記の様な半導体装置を交流電源に接続して、
前記半導体装置をオンオフ動作させ、これに応答して前
記電源の電力を負荷に供給する。
The solid-state relay for ignition according to the present invention has the above semiconductor device connected to an AC power source,
The semiconductor device is turned on and off, and in response thereto, the power of the power supply is supplied to the load.

【0026】更に、本発明の半導体装置は、複数のPN
接合を含む単方向負サイリスタを半導体基板上に形成し
た半導体装置であって、前記単方向負サイリスタのゲー
トを抵抗を介して前記半導体基板に接続している。
ち、本発明の半導体装置は、第1導電型の半導体基板
と、該半導体基板表面に設けられた第2導電型のアノー
ド拡散領域と、該アノード拡散領域に対向する該半導体
基板表面に設けられた第2導電型のゲート拡散領域と、
該ゲート拡散領域内に形成されたカソード拡散領域と、
該アノード拡散領域とゲート拡散領域とを接続するゲー
ト抵抗とを有し、該半導体基板、アノード拡散領域、カ
ソード拡散領域およびゲート拡散領域によりサイリスタ
を形成する半導体装置において、該半導体基板表面上
に、配線により一端が該半導体基板に接続され他端が第
2導電型のゲート拡散領域に接続されたサイリスタ端子
間電圧変更用の抵抗を設けている。
Further, the semiconductor device of the present invention has a plurality of PNs.
A semiconductor device having a unidirectional negative thyristor including a junction formed on a semiconductor substrate, wherein a gate of the unidirectional negative thyristor is connected to the semiconductor substrate via a resistor. Immediately
The semiconductor device of the present invention is a semiconductor substrate of the first conductivity type.
And a second conductivity type anod provided on the surface of the semiconductor substrate.
And a semiconductor facing the anode diffusion region.
A second conductivity type gate diffusion region provided on the substrate surface;
A cathode diffusion region formed in the gate diffusion region,
A gate connecting the anode diffusion region and the gate diffusion region.
Resistance of the semiconductor substrate, the anode diffusion region,
Thyristor with sword diffusion region and gate diffusion region
Forming a semiconductor device on the surface of the semiconductor substrate
, One end is connected to the semiconductor substrate by wiring and the other end is
Thyristor terminal connected to the two conductivity type gate diffusion region
A resistor is provided for changing the voltage.

【0027】[0027]

【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0028】図1は、本発明の半導体装置の一実施形態
を示す平面図である。図2は、図1におけるA−A’に
沿う断面図であり、図3は、図1におけるB−B’に沿
う断面図であり、図4は、図1におけるC−C’に沿う
断面図である。
FIG. 1 is a plan view showing an embodiment of the semiconductor device of the present invention. 2 is a sectional view taken along the line AA ′ in FIG. 1, FIG. 3 is a sectional view taken along the line BB ′ in FIG. 1, and FIG. 4 is a sectional view taken along the line CC ′ in FIG. It is a figure.

【0029】本実施形態の半導体装置は、図11及び図
12に示す従来の半導体装置と同様に、PNPN構造の
ラテラル型双方向サイリスタである。
The semiconductor device of this embodiment is a lateral bidirectional thyristor with a PNPN structure, like the conventional semiconductor device shown in FIGS.

【0030】本実施形態の半導体装置においては、各ド
ープドポリシリコン膜15,15からなる約20MΩの
抵抗を新たに設け、各ドープドポリシリコン膜15,1
5によって、N型シリコン基板1と各Pゲート拡散領域
3,3間を接続している。
In the semiconductor device of this embodiment, the doped polysilicon films 15 and 15 are newly provided with a resistance of about 20 MΩ, and the doped polysilicon films 15 and 1 are provided.
5, the N-type silicon substrate 1 and the P gate diffusion regions 3 and 3 are connected to each other.

【0031】図1乃至図4において、N型シリコン基板
1の表面には、各P型アノード拡散領域と、これらの
アノード拡散領域2に対向する各Pゲート拡散領域3と
が設けられている。
1 to 4, each P-type anode diffusion region 2 and each P-gate diffusion region 3 facing each anode diffusion region 2 are provided on the surface of the N-type silicon substrate 1. .

【0032】各Pゲート拡散領域3内には、それぞれの
N型カソード拡散領域4が形成されている。
In each P gate diffusion region 3, each N type cathode diffusion region 4 is formed.

【0033】各Pゲート拡散領域3と各P型アノード拡
散領域2は、それぞれのゲート抵抗5を介して接続され
ている。
Each P gate diffusion region 3 and each P type anode diffusion region 2 are connected via a respective gate resistor 5.

【0034】各P型アノード領域2、N型シリコン基板
1、各Pゲート拡散領域3、及び各N型カソード拡散領
域4は、ラテラル型のPNPN構造を形成し、ゲート抵
抗領域を有する2つの逆阻止サイリスタ(双方向サイリ
スタ21)を形成する。
Each P-type anode region 2, N-type silicon substrate 1, each P-gate diffusion region 3, and each N-type cathode diffusion region 4 form a lateral PNPN structure and have two reverse gate resistance regions. A blocking thyristor (bidirectional thyristor 21) is formed.

【0035】N型シリコン基板1は、一般に不純物濃度
が1013〜1015atoms/cm3である。双方向サイリスタ
が形成される部分の周辺には、チャンネルストッパー領
域6が設けられる。チャンネルストッパー領域6は、高
濃度のN型拡散となっている。
The N-type silicon substrate 1 generally has an impurity concentration of 10 13 to 10 15 atoms / cm 3 . A channel stopper region 6 is provided around the portion where the bidirectional thyristor is formed. The channel stopper region 6 has a high concentration of N-type diffusion.

【0036】N型シリコン基板1の表面には、電気的な
接続にAl配線12が形成され、電気的な絶縁が必要な
部分には、SiO2膜9及び酸素ドープ半絶線膜10の
パシベーション膜を形成している。
An Al wiring 12 is formed on the surface of the N-type silicon substrate 1 for electrical connection, and the SiO 2 film 9 and the oxygen-doped semi-absorptive film 10 are passivated in a portion where electrical insulation is required. Forming a film.

【0037】ドープドポリシリコン膜15は、Al蒸着
工程前に気相成長法により形成し、その後ボロンを原子
としたイオン注入法により、所望の抵抗値Rxに制御さ
れる。
The doped polysilicon film 15 is formed by a vapor phase epitaxy method before the Al vapor deposition step, and then is controlled to a desired resistance value Rx by an ion implantation method using boron as an atom.

【0038】図3から明らかな様に、ドープドポリシリ
コン膜15の上端15aは、Al配線12に接続され、
このAl配線12を通じてN型シリコン基板1に接続さ
れている。また、図4から明らかな様に、ドープドポリ
シリコン膜15の下端15bは、Al配線12によって
覆われ、SiO2膜9のコンタクトホール9aを介して
Pゲート拡散領域3に接続されている。
As is apparent from FIG. 3, the upper end 15a of the doped polysilicon film 15 is connected to the Al wiring 12,
It is connected to the N-type silicon substrate 1 through this Al wiring 12. Further, as is apparent from FIG. 4, the lower end 15b of the doped polysilicon film 15 is covered with the Al wiring 12 and is connected to the P gate diffusion region 3 through the contact hole 9a of the SiO 2 film 9.

【0039】図5は、本実施形態の半導体装置である双
方向サイリスタ21の等価回路を示している。
FIG. 5 shows an equivalent circuit of the bidirectional thyristor 21 which is the semiconductor device of this embodiment.

【0040】図5において、2つのサイリスタCH1,
CH2が相互に並列接続されて形成される。各端子21
a,21b間に交流電圧を印加すると、各サイリスタC
Hl,CH2が交互にオンとなる。つまり、サイリスタ
CH1においては、端子21aとN型シリコン基板1間
に、ゲート抵抗とドーブドポリシリコン膜15を介し
て電流が流れ、トランジスタT2のゲート電流がトリガ
ー電流値を越えると、各トランジスタT2,T3がオン
となり、該サイリスタCH1がオンになる。同様に、サ
イリスタCH2においても、トランジスタT4のゲート
電流がトリガー電流値を越えると、各トランジスタT
1,T4がオンとなり、該サイリスタCH2がオンにな
る。
In FIG. 5, two thyristors CH1,
CH2 is formed by connecting in parallel with each other. Each terminal 21
When an AC voltage is applied between a and 21b, each thyristor C
Hl and CH2 are alternately turned on. That is, in the thyristor CH1, a current flows between the terminal 21a and the N-type silicon substrate 1 through the gate resistor 5 and the doped polysilicon film 15, and when the gate current of the transistor T2 exceeds the trigger current value, each transistor is turned on. T2 and T3 are turned on, and the thyristor CH1 is turned on. Similarly, also in the thyristor CH2, when the gate current of the transistor T4 exceeds the trigger current value, each transistor T4
1, T4 is turned on, and the thyristor CH2 is turned on.

【0041】従って、本実施形態の双方向サイリスタ2
1は、外部からのトリガー電流を必要とせず、トリガー
電流を内部で形成する自己トリガー型のものである。
Therefore, the bidirectional thyristor 2 of this embodiment is used.
1 is a self-trigger type that does not require a trigger current from the outside and forms the trigger current internally.

【0042】各サイリスタCH1,CH2のいずれにお
いても、ドープドポリシリコン膜15の抵抗値RXを変
更することによって、各サイリスタCH1,CH2がオ
ンとなるときの各端子21a,21b間の電圧値を変更
することができる。
In each of the thyristors CH1 and CH2, by changing the resistance value R X of the doped polysilicon film 15, the voltage value between the terminals 21a and 21b when the thyristors CH1 and CH2 are turned on. Can be changed.

【0043】本実施形態の半導体装置においては、従来
の半導体装置と比較して、N型シリコン基板1の裏面に
N型拡散層を持たない。これによって、バルク内のキャ
リアのライフタイムを減少させ、各サイリスタCH1,
CH2が交互に切り替わる際のいわゆる転流特性を向上
させている。
The semiconductor device of this embodiment does not have an N-type diffusion layer on the back surface of the N-type silicon substrate 1 as compared with the conventional semiconductor device. As a result, the carrier lifetime in the bulk is reduced, and each thyristor CH1,
The so-called commutation characteristic when CH2 is switched alternately is improved.

【0044】図6は、本実施形態の双方向サイリスタ2
1を点弧用SSRとして適用した自己動作型SSR回路
を示している。この自己動作型SSR回路では、点弧用
SSRが双方向サイリスタ21のみからなる。双方向サ
イリスタ21の出力側には、メイントライアック24と
スナバ回路25が接続されており、このスナバ回路25
には、負荷26、交流電源27及びスイッチ28が接続
されている。
FIG. 6 shows the bidirectional thyristor 2 of this embodiment.
1 shows a self-operation type SSR circuit in which 1 is applied as an SSR for ignition. In this self-operating SSR circuit, the ignition SSR is composed of only the bidirectional thyristor 21. A main triac 24 and a snubber circuit 25 are connected to the output side of the bidirectional thyristor 21.
A load 26, an AC power supply 27, and a switch 28 are connected to the.

【0045】交流電源27の出力電圧の波形は、図7の
実線31で示される。スイッチ28をオンにすると、交
流電源27からの出力電圧が各端子21a,21b間に
加わり、先に述べた様に、双方向サイリスタ21の各サ
イリスタCH1,CH2が交互にオンになる。これによ
って、負荷26には、図7の点線32に示す電流iが流
れ、この負荷26においては斜線で示す電力が消費され
る。
The waveform of the output voltage of the AC power supply 27 is shown by the solid line 31 in FIG. When the switch 28 is turned on, the output voltage from the AC power source 27 is applied between the terminals 21a and 21b, and as described above, the thyristors CH1 and CH2 of the bidirectional thyristor 21 are alternately turned on. As a result, the current i shown by the dotted line 32 in FIG. 7 flows through the load 26, and the electric power shown by the diagonal lines is consumed in the load 26.

【0046】先に述べた様に、各サイリスタCH1,C
H2のいずれにおいても、ドープドポリシリコン膜15
の抵抗値RXを変更することによって、各サイリスタC
H1,CH2がオンとなる各端子21a,21b間の電
圧値を変更することができる。これに伴って、各サイリ
スタCH1,CH2のオンのタイミングが変更されるの
で、図7においては斜線の部分によって示される負荷2
6の消費電力が変更される。従って、ドープドポリシリ
コン膜15の抵抗値RXを変更すれば、負荷26の消費
電力を調整することができる。
As described above, each thyristor CH1, C
In either case of H2, the doped polysilicon film 15
By changing the resistance value R X of each thyristor C
The voltage value between the terminals 21a and 21b at which H1 and CH2 are turned on can be changed. Along with this, the timing of turning on each of the thyristors CH1 and CH2 is changed, so that the load 2 indicated by the shaded portion in FIG.
The power consumption of 6 is changed. Therefore, the power consumption of the load 26 can be adjusted by changing the resistance value R X of the doped polysilicon film 15.

【0047】図8は、双方向サイリスタ21における抵
抗値RXに対する負荷26の消費電力の比率を示すグラ
フである。このグラフから明らかな様に、抵抗値RX
応じて、負荷26の消費電力が変化する。双方向サイリ
スタ21の特性のバラツキを考慮すると、抵抗値RX
0.5〜100MΩの範囲で設定する必要があり、好ま
しい負荷26の消費電力を維持するには、抵抗値RX
1〜30MΩの範囲で設定せねばならない。
FIG. 8 is a graph showing the ratio of the power consumption of the load 26 to the resistance value R X in the bidirectional thyristor 21. As is clear from this graph, the power consumption of the load 26 changes according to the resistance value R X. Considering variations in the characteristics of the bidirectional thyristor 21, it is necessary to set the resistance value R X in the range of 0.5 to 100 MΩ, and in order to maintain the preferable power consumption of the load 26, the resistance value R X is set to 1 It must be set within the range of 30 MΩ.

【0048】ドープドポリシリコン膜15の抵抗値RX
の設定は、双方向サイリスタ21である図1乃至図4に
示す半導体装置を製造するときに設定する。この場合、
抵抗を半導体装置内に集積化することができ、コストア
ップは殆どない。
Resistance value R X of the doped polysilicon film 15
Are set when the semiconductor device shown in FIGS. 1 to 4 which is the bidirectional thyristor 21 is manufactured. in this case,
The resistance can be integrated in the semiconductor device, and there is almost no increase in cost.

【0049】あるいは、ドープドポリシリコン膜15を
用いる代わりに、ドープドポリシリコン膜15の両端が
接続される部位からそれぞれの配線を引き出しておき、
これらの配線に単体の抵抗を外付けしても構わない。こ
の場合は、外付け抵抗を適宜に交換することにより、抵
抗値RXを容易に変更することができる。また、外付け
抵抗として、可変抵抗を適用すれば、抵抗値RXを自在
に変更することができ、負荷26の消費電力の位相を制
御することができる。
Alternatively, instead of using the doped polysilicon film 15, each wiring is drawn out from a portion where both ends of the doped polysilicon film 15 are connected,
A single resistor may be externally attached to these wirings. In this case, the resistance value R X can be easily changed by appropriately replacing the external resistance. If a variable resistor is used as the external resistor, the resistance value R X can be freely changed and the phase of the power consumption of the load 26 can be controlled.

【0050】図9は、本実施形態の双方向サイリスタ2
1を点弧用SSRとして適用した自己制御型SSR回路
を示している。この自己制御型SSR回路では、スイッ
チ41をオンにすると、交流電源42から出力された図
10(a)の実線で示す交流電圧が双方向サイリスタ2
1と整流回路43に印加される。このとき、双方向サイ
リスタ21から整流回路43へと、図10(a)の点線
で示す電流iが流れ、この整流回路43から負荷44へ
と直流電力が供給される。
FIG. 9 shows the bidirectional thyristor 2 of this embodiment.
1 shows a self-controlled SSR circuit in which 1 is applied as an SSR for ignition. In this self-controlled SSR circuit, when the switch 41 is turned on, the AC voltage output from the AC power supply 42 and shown by the solid line in FIG.
1 and the rectifier circuit 43. At this time, the current i shown by the dotted line in FIG. 10A flows from the bidirectional thyristor 21 to the rectifier circuit 43, and DC power is supplied from the rectifier circuit 43 to the load 44.

【0051】スタンバイ回路45は、整流回路43の入
力電圧を検出し、必要に応じて、図10(b)に示す様
なゲート電流IGを双方向サイリスタ21のトランジス
タT2,T4のゲートに供給し、これによって各サイリス
タCH1,CH2がオンとなるタイミングを変更する。
この結果、図10(b)の斜線で示す様に、双方向サイ
リスタ21から整流回路45へと供給される電力が変更
される。
The standby circuit 45 detects the input voltage of the rectifier circuit 43 and supplies a gate current I G as shown in FIG. 10B to the gates of the transistors T2 and T4 of the bidirectional thyristor 21 as needed. Then, the timing at which the thyristors CH1 and CH2 are turned on is changed accordingly.
As a result, the electric power supplied from the bidirectional thyristor 21 to the rectifier circuit 45 is changed as shown by the hatched portion in FIG.

【0052】この自己制御型SSR回路は、まず、自己
動作型の位相制御装置として働くことができ、且つ、一
度動作した後は、スタンバイ回路からの信号を受けて、
何段かに位相(パワー)制御を行うことができる。この
ため、待機時のエネルギーの浪費がなくなり、省エネル
ギー化に大変有効である。
This self-control type SSR circuit can first act as a self-operation type phase control device, and after operating once, receives a signal from the standby circuit,
Phase (power) control can be performed in several steps. Therefore, waste of energy during standby is eliminated, which is very effective for energy saving.

【0053】なお、本実施形態では、双方向サイリスタ
21を例示しているが、図5における各サイリスタCH
1,CH2の一方のみを抽出すれば、自己トリガー型の
単方向サイリスタを提供することができる。
Although the bidirectional thyristor 21 is illustrated in this embodiment, each thyristor CH in FIG.
A self-triggered unidirectional thyristor can be provided by extracting only one of CH1 and CH2.

【0054】また、図2に示す各Pゲート受光部11を
開口しておけば、自己トリガー型であり、かつ光入力に
よってトリガーされる双方向サイリスタ21を提供する
ことができる。
Further, if each P-gate light receiving portion 11 shown in FIG. 2 is opened, it is possible to provide a bidirectional thyristor 21 which is a self-trigger type and which is triggered by an optical input.

【0055】[0055]

【発明の効果】以上説明した様に、本発明の半導体装置
は、自己トリガー型のサイリスタであって、待機時のト
リガー電流を必要としないので、消費エネルギーの低減
を果たすことができる。また、発光ダイオードが不要と
なるので、アッセンブリコストが低減され、また発光ダ
イオードの発光出力の劣化による信頼性の低下を招かず
に済み、寿命を向上することができる。
As described above, the semiconductor device of the present invention is a self-trigger type thyristor and does not require a trigger current during standby, so that energy consumption can be reduced. Further, since the light emitting diode is unnecessary, the assembly cost can be reduced, the reliability is not deteriorated due to the deterioration of the light emission output of the light emitting diode, and the life can be improved.

【0056】また、本発明の半導体装置を適用したSS
R回路においては、該半導体装置のゲート電流を調整す
ることによって、負荷の電力を容易に変更することがで
きる。
The SS to which the semiconductor device of the present invention is applied
In the R circuit, the power of the load can be easily changed by adjusting the gate current of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の一実施形態を示す平面図
である。
FIG. 1 is a plan view showing an embodiment of a semiconductor device of the present invention.

【図2】図1におけるA−A’に沿う断面図である。FIG. 2 is a cross-sectional view taken along the line A-A ′ in FIG.

【図3】図1におけるB−B’に沿う断面図である。3 is a cross-sectional view taken along the line B-B 'in FIG.

【図4】図1におけるC−C’に沿う断面図である。FIG. 4 is a cross-sectional view taken along the line C-C ′ in FIG.

【図5】本実施形態の半導体装置である双方向サイリス
タを示す等価回路図である。
FIG. 5 is an equivalent circuit diagram showing a bidirectional thyristor which is the semiconductor device of the present embodiment.

【図6】本実施形態の双方向サイリスタを点弧用SSR
として適用した自己動作型SSR回路を示すブロック図
である。
FIG. 6 is a diagram showing a bidirectional thyristor of the present embodiment, which has an SSR for ignition
It is a block diagram showing a self-operation type SSR circuit applied as.

【図7】図6における交流電源の出力波形、及び双方向
サイリスタの電流波形を示す図である。
7 is a diagram showing an output waveform of the AC power supply and a current waveform of a bidirectional thyristor in FIG.

【図8】本実施形態の双方向サイリスタにおける抵抗値
Xに対する負荷の消費電力の比率を示すグラフであ
る。
FIG. 8 is a graph showing a ratio of load power consumption to resistance value R X in the bidirectional thyristor of the present embodiment.

【図9】本実施形態の双方向サイリスタを点弧用SSR
として適用した自己制御型SSR回路を示すブロック図
である。
FIG. 9 is an SSR for ignition of the bidirectional thyristor of this embodiment.
FIG. 3 is a block diagram showing a self-controlling SSR circuit applied as above.

【図10】(a)は、図9における交流電源の出力波
形、及び双方向サイリスタの電流波形を示す図、(b)
は、双方向サイリスタのトリガー電流波形を示す図であ
る。
10A is a diagram showing the output waveform of the AC power supply and the current waveform of the bidirectional thyristor in FIG. 9, and FIG.
FIG. 6 is a diagram showing a trigger current waveform of a bidirectional thyristor.

【図11】従来の双方向フォトトライアックを概略的に
示す平面図である。
FIG. 11 is a plan view schematically showing a conventional bidirectional phototriac.

【図12】図11におけるD−D’に沿う断面図であ
る。
12 is a cross-sectional view taken along the line DD ′ in FIG.

【図13】図11及び図12に示す双方向フォトサイリ
スタを示す等価回路である。
13 is an equivalent circuit showing the bidirectional photothyristor shown in FIGS. 11 and 12. FIG.

【図14】図11及び図12に示す双方向フォトサイリ
スタを点弧用SSRに適用した基本的な回路構成を示す
ブロック図である。
FIG. 14 is a block diagram showing a basic circuit configuration in which the bidirectional photothyristor shown in FIGS. 11 and 12 is applied to a firing SSR.

【図15】(a)は、図14における交流電源の出力波
形、及び双方向サイリスタの電流波形を示す図、(b)
は、発光ダイオードの入力制御電流波形を示す図であ
る。
15A is a diagram showing the output waveform of the AC power supply and the current waveform of the bidirectional thyristor in FIG. 14, and FIG.
FIG. 4 is a diagram showing an input control current waveform of a light emitting diode.

【符号の説明】[Explanation of symbols]

1 N型シリコン基板 2 アノード拡散領域 3 Pゲート拡散領域 4 N型カソード拡散領域 5 ゲート抵抗 6 チャンネルストッパー領域 15 ドープドポリシリコン膜 21 双方向サイリスタ 1 N type silicon substrate 2 Anode diffusion area 3 P gate diffusion region 4 N-type cathode diffusion region 5 Gate resistance 6 Channel stopper area 15 Doped polysilicon film 21 Bidirectional thyristor

フロントページの続き (56)参考文献 特開 平3−155637(JP,A) 特開 平6−204464(JP,A) 特開 平5−36977(JP,A) 特開 昭64−49265(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/74 Continuation of front page (56) Reference JP-A-3-155637 (JP, A) JP-A-6-204464 (JP, A) JP-A-5-36977 (JP, A) JP-A-64-49265 (JP , A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 29/74

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1導電型の半導体基板と、該半導体基
板表面に設けられた第2導電型の第1アノード拡散領域
および第2アノード拡散領域と、 該第1アノード拡散領域に対向する該半導体基板表面に
設けられた第2導電型の第1ゲート拡散領域と、第2ア
ノード拡散領域に対向する該半導体基板表面に設けられ
た第2導電型の第2ゲート拡散領域と、 該第1ゲート拡散領城内に形成された第1導電型の第1
カソード拡散領域と、該第2ゲート拡散領域内に形成さ
れた第1導電型の第2カソード拡散領域と、 該第1アノード拡散領域と第1ゲート拡散領域とを接続
する第1ゲート抵抗と、該第2アノード拡散領域と第2
ゲート拡散領域とを接続する第2ゲート抵抗とを有し、 該半導体基板、アノード拡散領域、カソード拡散領域お
よびゲート拡散領域により双方向サイリスタを形成する
半導体装置において、 該半導体基板表面上に、第1の配線により一端が該半導
体基板に接続され他端が第2導電型の該第1ゲート拡散
領域に接続されたサイリスタ端子間電圧変更用の第3の
抵抗と、第2の配線により一端が該半導体基板に接続さ
れ他端が第2導電型の該第2ゲート拡散領域に接続され
たサイリスタ端子間電圧変更用の第4の抵抗とを設けた
半導体装置。
1. A semiconductor substrate of the first conductivity type and the semiconductor substrate.
Second conductivity type first anode diffusion region provided on the plate surface
And a second anode diffusion region and a surface of the semiconductor substrate facing the first anode diffusion region.
The second conductive type first gate diffusion region provided and the second gate diffusion region
Provided on the surface of the semiconductor substrate facing the node diffusion region
A second gate diffusion region of a second conductivity type and a first conductivity type first gate formed in the first gate diffusion region.
Formed in the cathode diffusion region and the second gate diffusion region.
A second cathode diffusion region of the first conductivity type connected to the first anode diffusion region and the first gate diffusion region.
The first gate resistance, the second anode diffusion region and the second
A second gate resistor connecting to the gate diffusion region, the semiconductor substrate, the anode diffusion region, the cathode diffusion region, and
And a gate diffusion region form a bidirectional thyristor
In the semiconductor device, one end is connected to the semiconductor substrate surface by the first wiring.
The first gate diffusion connected to the body substrate and having the other end of the second conductivity type
The third for changing the voltage between the thyristor terminals connected to the area
One end is connected to the semiconductor substrate by the resistor and the second wiring.
And the other end is connected to the second gate diffusion region of the second conductivity type.
And a fourth resistor for changing the voltage between the thyristor terminals .
【請求項2】 前記第3および第4の抵抗の抵抗値は、
0.5〜100MΩである請求項1に記載の半導体装
置。
2. The resistance values of the third and fourth resistors are:
The semiconductor device according to claim 1, wherein the semiconductor device has a resistance of 0.5 to 100 MΩ.
【請求項3】 前記第3および第4の抵抗の抵抗値は、
1〜30MΩである請求項1に記載の半導体装置。
3. The resistance values of the third and fourth resistors are:
The semiconductor device according to claim 1, wherein the semiconductor device has a resistance of 1 to 30 MΩ.
【請求項4】 前記第3および第4の抵抗は、前記半導
体基板上に形成されたドープドシリコン膜である請求項
1に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the third and fourth resistors are doped silicon films formed on the semiconductor substrate.
【請求項5】 前記第3および第4の抵抗は、外付けの
固定抵抗である請求項1に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the third and fourth resistors are external fixed resistors.
【請求項6】 前記双方向サイリスタは、該双方向サイ
リスタの各ゲートに印加されるゲート電流に応答動作す
る請求項1に記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the bidirectional thyristor operates in response to a gate current applied to each gate of the bidirectional thyristor.
【請求項7】 前記双方向サイリスタは、該双方向サイ
リスタの各ゲートに照射される光に応答動作する請求項
1に記載の半導体装置。
7. The semiconductor device according to claim 1, wherein the bidirectional thyristor operates in response to light applied to each gate of the bidirectional thyristor.
【請求項8】 請求項1乃至7のいずれかに記載の半導
体装置を交流電源に接続して、前記半導体装置をオンオ
フ動作させ、これに応答して前記電源の電力を負荷に供
給する点弧用ソリッドステートリレー。
8. connected to an AC power source of a semiconductor device according to any one of claims 1 to 7, wherein the semiconductor device is turned on and off, and supplies ignition load power of the response power thereto Solid-state relay for.
【請求項9】 第1導電型の半導体基板と、該半導体基
板表面に設けられた第2導電型のアノード拡散領域と、
該アノード拡散領域に対向する該半導体基板表面に設け
られた第2導電型のゲート拡散領域と、 該ゲート拡散領域内に形成されたカソード拡散領域と、 該アノード拡散領域とゲート拡散領域とを接続するゲー
ト抵抗とを有し、 該半導体基板、アノード拡散領域、カソード拡散領域お
よびゲート拡散領域によりサイリスタを形成する半導体
装置において、 該半導体基板表面上に、配線により一端が該半導体基板
に接続され他端が第2導電型のゲート拡散領域に接続さ
れたサイリスタ端子間電圧変更用の抵抗を設けた 半導体
装置。
9. A semiconductor substrate of the first conductivity type and the semiconductor substrate.
A second conductivity type anode diffusion region provided on the plate surface;
Provided on the surface of the semiconductor substrate facing the anode diffusion region
A gate diffusion region of the second conductivity type, a cathode diffusion region formed in the gate diffusion region, and a gate connecting the anode diffusion region and the gate diffusion region.
Of the semiconductor substrate, the anode diffusion region, and the cathode diffusion region.
And a semiconductor forming a thyristor with a gate diffusion region
In the device, one end of the semiconductor substrate is connected to the semiconductor substrate surface by wiring.
And the other end is connected to the second conductivity type gate diffusion region.
A semiconductor device with a resistor for changing the voltage between the thyristor terminals .
JP15650398A 1998-06-04 1998-06-04 Semiconductor device and solid state relay for ignition Expired - Fee Related JP3388705B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15650398A JP3388705B2 (en) 1998-06-04 1998-06-04 Semiconductor device and solid state relay for ignition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15650398A JP3388705B2 (en) 1998-06-04 1998-06-04 Semiconductor device and solid state relay for ignition

Publications (2)

Publication Number Publication Date
JPH11354774A JPH11354774A (en) 1999-12-24
JP3388705B2 true JP3388705B2 (en) 2003-03-24

Family

ID=15629194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15650398A Expired - Fee Related JP3388705B2 (en) 1998-06-04 1998-06-04 Semiconductor device and solid state relay for ignition

Country Status (1)

Country Link
JP (1) JP3388705B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855691B2 (en) * 2005-02-17 2012-01-18 シャープ株式会社 Bidirectional photothyristor chip
KR101721850B1 (en) 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device

Also Published As

Publication number Publication date
JPH11354774A (en) 1999-12-24

Similar Documents

Publication Publication Date Title
US4990975A (en) Insulated gate bipolar transistor and method of manufacturing the same
US7843017B2 (en) Start-up control device
US5932916A (en) Electrostatic discharge protection circuit
US5910664A (en) Emitter-switched transistor structures
JPH07105496B2 (en) Insulated gate bipolar transistor
EP0292972A2 (en) IC with recombination layer and guard ring separating VDMOS and CMOS or the like
KR920010314B1 (en) Semiconductor device
EP0140276B1 (en) Power mos fet and method of manufacturing the same
US20080074908A1 (en) Depletion mode transistor as a start-up control element
US6414855B1 (en) Power converter with power converter element and controller formed on different semiconductor substrates
ITMI951305A1 (en) MOS TYRISTOR CONTROLLED WITH CURRENT SATURATION CHARACTERISTICS
JP3388705B2 (en) Semiconductor device and solid state relay for ignition
US4939564A (en) Gate-controlled bidirectional semiconductor switching device with rectifier
US5612562A (en) Semiconductor component for supplying, recirculating and demagnetizing an inductive load
US5497011A (en) Semiconductor memory device and a method of using the same
CN111244087B (en) Field-effect charging type semiconductor starting device integrating polysilicon resistor and diode
US4761679A (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
JP2626198B2 (en) Field effect transistor
JPH0217940B2 (en)
JP2000228404A (en) Diode
EP0272753B1 (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
US4613767A (en) Low forward-voltage drop SCR
JPH06291320A (en) Insulated gate bipolar transistor
JPH01218066A (en) Semiconductor device
CN115295606A (en) Semiconductor device and switching power supply

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees