JP3388278B2 - Converter device - Google Patents

Converter device

Info

Publication number
JP3388278B2
JP3388278B2 JP26762897A JP26762897A JP3388278B2 JP 3388278 B2 JP3388278 B2 JP 3388278B2 JP 26762897 A JP26762897 A JP 26762897A JP 26762897 A JP26762897 A JP 26762897A JP 3388278 B2 JP3388278 B2 JP 3388278B2
Authority
JP
Japan
Prior art keywords
voltage
value
signal
controller
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26762897A
Other languages
Japanese (ja)
Other versions
JPH11113259A (en
Inventor
勝 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26762897A priority Critical patent/JP3388278B2/en
Publication of JPH11113259A publication Critical patent/JPH11113259A/en
Application granted granted Critical
Publication of JP3388278B2 publication Critical patent/JP3388278B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、直流電力を交流電
力から変換して供給するコンバータ装置の保護に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to protection of a converter device which converts DC power from AC power and supplies the converted power.

【0002】[0002]

【従来の技術】図11は、従来のコンバータ装置の構成
例を示すブロック図である。このコンバータ装置2は、
商用交流電源1から3相交流電力が、半導体からなる主
回路ブリッジ9に与えられ、主回路ブリッジ9は、与え
られた3相交流電力を直流電力に整流して出力する。主
回路ブリッジ9が出力した直流電力は、平滑コンデンサ
18をそれぞれ有するインバータ3,4,5に与えられ
る。主回路ブリッジ9の3相の入力線の内、2相の入力
線には交流電流を検出する為のCT6(Current Transf
ormer )がそれぞれ取り付けられ、この2つのCT6の
出力は電流検出器7に与えられ、主回路ブリッジ9への
入力電流が検出される。
2. Description of the Related Art FIG. 11 is a block diagram showing a configuration example of a conventional converter device. This converter device 2 is
The commercial AC power supply 1 supplies 3-phase AC power to a main circuit bridge 9 made of a semiconductor, and the main circuit bridge 9 rectifies the supplied 3-phase AC power into DC power and outputs the DC power. The DC power output from the main circuit bridge 9 is given to the inverters 3, 4 and 5 each having the smoothing capacitor 18. Among the three-phase input lines of the main circuit bridge 9, the CT6 (Current Transf
ormer) are respectively attached, the outputs of these two CT6 are given to the current detector 7, and the input current to the main circuit bridge 9 is detected.

【0003】主回路ブリッジ9の出力線間には、直流電
圧検出回路8が接続され、コンバータ装置2が出力する
直流電圧を検出する。主回路ブリッジ9、CT6及び直
流電圧検出回路8は、コンバータ主回路10を構成して
いる。直流電圧検出回路8が検出した直流電圧値は、電
圧コントローラ12と過電圧検出回路13とに与えら
れ、電圧コントローラ12は、この直流電圧値と、コン
バータ装置2が出力する直流電圧の基準値を与える基準
回路11からの基準直流電圧値との偏差を増幅して出力
する。過電圧検出回路13は、直流電圧検出回路8から
の直流電圧値が、予め設定されている過電圧に達したと
きに、停止の為の信号をインターロック回路16に与え
る。
A DC voltage detection circuit 8 is connected between the output lines of the main circuit bridge 9 and detects the DC voltage output from the converter device 2. The main circuit bridge 9, CT 6 and DC voltage detection circuit 8 constitute a converter main circuit 10. The DC voltage value detected by the DC voltage detection circuit 8 is given to the voltage controller 12 and the overvoltage detection circuit 13, and the voltage controller 12 gives this DC voltage value and the reference value of the DC voltage output by the converter device 2. The deviation from the reference DC voltage value from the reference circuit 11 is amplified and output. The overvoltage detection circuit 13 gives a signal for stopping to the interlock circuit 16 when the DC voltage value from the DC voltage detection circuit 8 reaches a preset overvoltage.

【0004】電流検出器7が検出した電流値は、電流コ
ントローラ14と過電流検出回路15とに与えられ、電
流コントローラ14は、この電流値と電圧コントローラ
12の出力との偏差を増幅し、電流制御信号として主回
路ブリッジ9に与える。過電流検出回路15は、電流検
出器7からの電流値が、予め設定されている電流値に達
したときに、停止の為の信号をインターロック回路16
に与える。インターロック回路16は、過電圧検出回路
13又は過電流検出回路15から停止の為の信号を与え
られたときに、主回路ブリッジ9を停止させ、コンバー
タ主回路10を停止させる。
The current value detected by the current detector 7 is given to the current controller 14 and the overcurrent detection circuit 15, and the current controller 14 amplifies the deviation between this current value and the output of the voltage controller 12 to obtain the current value. It is given to the main circuit bridge 9 as a control signal. The overcurrent detection circuit 15 outputs a signal for stopping when the current value from the current detector 7 reaches a preset current value.
Give to. The interlock circuit 16 stops the main circuit bridge 9 and stops the converter main circuit 10 when receiving a stop signal from the overvoltage detection circuit 13 or the overcurrent detection circuit 15.

【0005】以下に、このような構成のコンバータ装置
2の動作を説明する。コンバータ装置2は、コンデンサ
負荷18を含む電圧形インバータ3〜5に直流電力を供
給し、その負荷変動に対しては、直流電圧を一定に保つ
ように制御している。即ち、出力電圧が、基準回路11
が出力する基準直流電圧値となるように、電圧コントロ
ーラ12により制御する。
The operation of the converter device 2 having such a configuration will be described below. The converter device 2 supplies direct-current power to the voltage source inverters 3 to 5 including the capacitor load 18, and controls the direct-current voltage to be constant against variations in the load. That is, the output voltage is the reference circuit 11
Is controlled by the voltage controller 12 so that it becomes the reference DC voltage value output by.

【0006】負荷にコンデンサ18が含まれる場合、例
えば、インバータ3の負荷が増加し、電流が多く流れた
とすると、コンデンサ18の電荷が減少し、直流電圧が
瞬間的に低下する。電圧コントローラ12は、直流電圧
検出回路8の検出値と基準直流電圧値との偏差を増幅し
て電流指示信号とするので、インバータ3の負荷が急増
した場合は、直流電圧検出回路8の検出値と基準直流電
圧値との偏差が増大して、電流コントローラ14に出力
する基準電流値が増加する。その為、電流コントローラ
14が主回路ブリッジ9に与える電流指示値は増加し、
主回路ブリッジ9は、コンデンサ18に電流を多く供給
して、直流電圧検出回路8が検出する直流電圧の変動を
小さくするように作動する。
When the load includes the capacitor 18, for example, if the load of the inverter 3 increases and a large amount of current flows, the charge of the capacitor 18 decreases and the DC voltage instantaneously decreases. Since the voltage controller 12 amplifies the deviation between the detection value of the DC voltage detection circuit 8 and the reference DC voltage value and uses it as the current instruction signal, when the load of the inverter 3 suddenly increases, the detection value of the DC voltage detection circuit 8 is increased. And the reference DC voltage value increase, and the reference current value output to the current controller 14 increases. Therefore, the current instruction value that the current controller 14 gives to the main circuit bridge 9 increases,
The main circuit bridge 9 operates so as to supply a large amount of current to the capacitor 18 and reduce fluctuations in the DC voltage detected by the DC voltage detection circuit 8.

【0007】電圧コントローラ12の増幅率は、負荷と
なるコンデンサ18等の容量に基づいて算出し、直流電
圧の制御系が安定するように設定される。例えば、増幅
率が高い場合、オーバーシュートとアンダーシュートと
を繰り返すことになる。その場合、変化量が過電圧検出
回路13において設定されている電圧値に達した場合、
過電圧検出回路13から停止の為の信号がインターロッ
ク回路16に与えられ、インターロック回路16は、主
回路ブリッジ9を停止させ、コンバータ主回路10を停
止させて、構成機器の保護を行う。
The amplification factor of the voltage controller 12 is calculated based on the capacity of the capacitor 18 or the like serving as a load, and is set so that the DC voltage control system is stable. For example, when the amplification factor is high, overshoot and undershoot are repeated. In that case, when the change amount reaches the voltage value set in the overvoltage detection circuit 13,
A signal for stopping is given to the interlock circuit 16 from the overvoltage detection circuit 13, and the interlock circuit 16 stops the main circuit bridge 9 and the converter main circuit 10 to protect the constituent devices.

【0008】しかし、オーバーシュートとアンダーシュ
ートとの繰り返しであるハンチングが、過電圧検出回路
13において設定されている電圧値に達しないときは、
インターロック回路16は作動せず、そのままハンチン
グが継続した場合は、負荷であるコンデンサ18が、リ
ップル電流により温度が上昇し損傷する虞れがある。過
電流検出回路15は、電流検出器7からの電流値が、予
め設定されている電流値に達したときに、停止の為の信
号をインターロック回路16に与え、インターロック回
路16は、主回路ブリッジ9を停止させ、コンバータ主
回路10を停止させて、構成機器の保護を行う。
However, when the hunting, which is a repetition of overshoot and undershoot, does not reach the voltage value set in the overvoltage detection circuit 13,
If the interlock circuit 16 does not operate and the hunting continues as it is, the temperature of the capacitor 18, which is a load, may increase due to the ripple current and may be damaged. The overcurrent detection circuit 15 gives a signal for stopping to the interlock circuit 16 when the current value from the current detector 7 reaches a preset current value. The circuit bridge 9 is stopped and the converter main circuit 10 is stopped to protect the constituent devices.

【0009】[0009]

【発明が解決しようとする課題】上述したように、従来
のコンバータ装置2では、過電圧設定値以上の過電圧が
1回でも発生したときは、インターロック回路16を作
動させ停止するので、インバータ3〜5の通常の負荷変
動により電圧変動が発生した場合でも、過電圧設定値を
低く設定しておけば停止してしまう問題と、逆に過電圧
設定値を高く設定しておけば、インターロック回路16
が作動しない電圧範囲におけるハンチングにより、コン
デンサ18の破損が生じる問題とがあった。
As described above, in the conventional converter device 2, the interlock circuit 16 is activated and stopped when the overvoltage more than the overvoltage set value occurs even once. Even when a voltage fluctuation occurs due to the normal load fluctuation of No. 5, the problem occurs that the overvoltage set value is set low to stop the operation. Conversely, if the overvoltage set value is set high, the interlock circuit 16 is set.
There is a problem that the capacitor 18 is damaged due to hunting in the voltage range in which the capacitor does not operate.

【0010】直流電力の電圧変動対策技術としては、特
開平6−284732号公報に、負荷の変化による平滑
コンデンサの電圧変化を検出してその変化率を求め、制
御特性が不安定にならないように、その変化率値を電圧
変化率値ゲイン調整器で調整して電流制御演算器への帰
還量の一部とすることにより、出力電圧の変動を抑制す
る「電圧電源装置」が開示されている。また、特開昭6
3−052696号公報に、電圧制御器及び電流制御器
等により、コンバータ装置を制御する「直流母線方式の
交流可変速装置」が開示されている。本発明は、上述し
たような事情に鑑みてなされたものであり、低レベルの
電圧ハンチングが生じた場合に、その周波数に関係なく
検出してその電圧ハンチングを抑制し、電圧ハンチング
から保護することができるコンバータ装置を提供するこ
とを目的とする。
As a technique for coping with the voltage fluctuation of DC power, Japanese Patent Laid-Open No. 6-284732 discloses a voltage change of a smoothing capacitor due to a load change and obtains a rate of change thereof so that control characteristics are not unstable. , "Voltage power supply device" that suppresses fluctuation of output voltage by adjusting the change rate value with a voltage change rate value gain adjuster and making it a part of the feedback amount to the current control calculator is disclosed. . In addition, JP-A-6
Japanese Patent Publication No. 3-052696 discloses a "DC bus system AC variable speed device" for controlling a converter device by a voltage controller, a current controller, and the like. The present invention has been made in view of the above-described circumstances, and when low-level voltage hunting occurs, it is detected regardless of the frequency, the voltage hunting is suppressed, and the voltage hunting is protected. It is an object of the present invention to provide a converter device capable of

【0011】[0011]

【課題を解決するための手段】第1発明に係るコンバー
タ装置は、交流電力から変換した直流電力を供給するコ
ンバータ部と、該コンバータ部が出力する直流電圧を検
出する直流電圧検出回路と、該直流電圧の基準値を出力
する基準回路と、該基準回路が出力した基準値及び前記
直流電圧検出回路が検出した直流電圧値の偏差を増幅し
て出力する電圧コントローラと、前記コンバータ部への
入力電流を検出する電流検出器と、該電流検出器が検出
した電流値及び前記電圧コントローラの出力値の偏差を
増幅し、電流制御信号として前記コンバータ部に与える
電流コントローラと、前記直流電圧検出回路が検出した
電圧が振動したときに、その振動を判定する為の電圧を
設定する振動判定電圧設定器と、前記直流電圧検出回路
が検出した電圧と前記振動判定電圧設定器が設定した電
圧とを比較し、前記検出した電圧が前記設定した電圧を
超えた分に応じた電圧を出力する第1比較器と、第1比
較器が出力した電圧に基づき、前記電圧コントローラの
比例ゲインを低減させ、しかも、前記電流コントローラ
の積分時間を延長させるべきか否かを判定し、低減さ
せ、しかも、延長させるべきと判定したときに、前記比
例ゲインを所定値分低減させると共に前記積分時間を所
定値分延長させる信号を出力するゲイン判定部とを備え
ることを特徴とする。
A converter device according to a first aspect of the present invention includes a converter section for supplying DC power converted from AC power, a DC voltage detection circuit for detecting a DC voltage output by the converter section, and A reference circuit that outputs a reference value of the DC voltage, a voltage controller that amplifies and outputs a deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit, and an input to the converter unit. A current detector that detects a current, a current controller that amplifies a deviation between a current value detected by the current detector and an output value of the voltage controller, and supplies the current controller as a current control signal to the converter unit, and the DC voltage detection circuit. When the detected voltage vibrates, a vibration judgment voltage setting device that sets a voltage for judging the vibration, and a voltage detected by the DC voltage detection circuit. The first and second comparators that compare the voltage set by the vibration determination voltage setting device and output a voltage corresponding to the amount by which the detected voltage exceeds the set voltage, and the voltage output by the first comparator Based on this, it is determined whether or not the proportional gain of the voltage controller should be reduced and the integration time of the current controller should be extended. And a gain determining unit that outputs a signal that reduces the value and extends the integration time by a predetermined value.

【0012】第2発明に係るコンバータ装置は、ゲイン
判定部は、第1比較器が出力した電圧を積分する積分器
と、該積分器が出力した電圧の、電圧コントローラの比
例ゲインを低減させ、しかも、電流コントローラの積分
時間を延長させるべきレベルを設定するレベル設定器
と、該レベル設定器が設定したレベルと前記積分器が出
力した電圧とを比較し、該電圧が前記レベルに達したと
きに、前記比例ゲインを所定値分低減させると共に前記
積分時間を所定値分延長させる信号を出力し、しかも、
前記積分器をリセットする第2比較器とを備えることを
特徴とする。
In the converter device according to the second aspect of the present invention, the gain determination unit reduces the proportional gain of the voltage controller of the integrator for integrating the voltage output by the first comparator and the voltage output by the integrator, Moreover, when the level setter that sets the level for extending the integration time of the current controller is compared with the level set by the level setter and the voltage output by the integrator, when the voltage reaches the level. To output a signal that reduces the proportional gain by a predetermined value and extends the integration time by a predetermined value, and
A second comparator that resets the integrator.

【0013】第3発明に係るコンバータ装置は、ゲイン
判定部は、第1比較器の出力を矩形波に成形する波形成
形回路と、該波形成形回路が出力した矩形波を計数する
カウンタと、該カウンタの計数値の、電圧コントローラ
の比例ゲインを低減させ、しかも、電流コントローラの
積分時間を延長させるべき判定値を設定する判定値設定
器と、該判定値設定器が設定した判定値と前記カウンタ
の計数値とを比較し、該計数値が前記判定値に達したと
きに、前記比例ゲインを所定値分低減させると共に前記
積分時間を所定値分延長させる信号を出力し、しかも、
前記カウンタをリセットする第3比較器とを備えること
を特徴とする。
In the converter device according to the third aspect of the present invention, the gain determination unit includes a waveform shaping circuit for shaping the output of the first comparator into a rectangular wave, a counter for counting the rectangular wave output by the waveform shaping circuit, and A judgment value setting device for setting a judgment value for reducing the proportional gain of the voltage controller of the count value of the counter and further extending the integration time of the current controller, the judgment value set by the judgment value setting device, and the counter. And outputs a signal for reducing the proportional gain by a predetermined value and extending the integration time by a predetermined value when the count value reaches the determination value.
A third comparator for resetting the counter.

【0014】第4発明に係るコンバータ装置は、波形成
形回路が出力した矩形波が所定時間入力されないとき
に、カウンタをリセットするリセット回路を備えること
を特徴とする。
A converter device according to a fourth aspect of the present invention includes a reset circuit for resetting a counter when the rectangular wave output from the waveform shaping circuit is not input for a predetermined time.

【0015】第5発明に係るコンバータ装置は、ゲイン
判定部は、第1比較器の出力を矩形波に成形する波形成
形回路と、クロック発生器を有し、該波形成形回路が出
力した矩形波を計数し、クロック発生器が発生したクロ
ックをカウントダウンするアップダウンカウンタと、該
アップダウンカウンタの計数値の、電圧コントローラの
比例ゲインを低減させ、しかも、電流コントローラの積
分時間を延長させるべき判定値を設定する判定値設定器
と、該判定値設定器が設定した判定値と前記アップダウ
ンカウンタの計数値とを比較し、該計数値が前記判定値
に達したときに、前記比例ゲインを所定値分低減させる
と共に前記積分時間を所定値分延長させる信号を出力す
る第4比較器と、第4比較器が該信号を出力したとき及
び前記波形成形回路が出力した矩形波が所定時間入力さ
れないときに、前記アップダウンカウンタに前記クロッ
クのカウントダウンを開始させるリセット回路とを備え
ることを特徴とする。
In the converter device according to the fifth aspect of the present invention, the gain determination section has a waveform shaping circuit for shaping the output of the first comparator into a rectangular wave and a clock generator, and the rectangular wave output by the waveform shaping circuit is used. And an up / down counter for counting down the clock generated by the clock generator, and a judgment value for reducing the proportional gain of the voltage controller of the count value of the up / down counter and further extending the integration time of the current controller. Is compared with the judgment value set by the judgment value setter and the count value of the up / down counter, and when the count value reaches the judgment value, the proportional gain is set to a predetermined value. A fourth comparator that outputs a signal that reduces the value and extends the integration time by a predetermined value; and when the fourth comparator outputs the signal and the waveform shaping circuit. There when the rectangular wave output is not input a predetermined time, characterized in that it comprises a reset circuit for starting a countdown of the clock to the up-down counter.

【0016】第6発明に係るコンバータ装置は、交流電
力から変換した直流電力を供給するコンバータ部と、該
コンバータ部が出力する直流電圧を検出する直流電圧検
出回路と、該直流電圧の基準値を出力する基準回路と、
該基準回路が出力した基準値及び前記直流電圧検出回路
が検出した直流電圧値の偏差を増幅して出力する電圧コ
ントローラと、前記コンバータ部への入力電流を検出す
る電流検出器と、該電流検出器が検出した電流値及び前
記電圧コントローラの出力値の偏差を増幅し、電流制御
信号として前記コンバータ部に与える電流コントローラ
と、前記直流電圧検出回路が検出した電圧が振動したと
きに、その振動を判定する為の電圧を設定する振動判定
電圧設定器と、前記直流電圧検出回路が検出した電圧と
前記振動判定電圧設定器が設定した電圧とを比較し、前
記検出した電圧が前記設定した電圧を超えたときに、両
電圧の偏差を増幅し矩形波電圧として出力する偏差増幅
器と、該偏差増幅器が出力した矩形波電圧に基づき前記
電圧コントローラの比例ゲインを低減させ、しかも、前
記電流コントローラの積分時間を延長させるべきか否か
を判定し、低減させ、しかも、延長させるべきと判定し
たときに、前記比例ゲインを所定値分低減させると共に
前記電流コントローラの積分時間を所定値分延長させる
信号を出力するゲイン判定部とを備えることを特徴とす
る。
According to a sixth aspect of the present invention, there is provided a converter device for supplying a direct current power converted from alternating current power, a direct current voltage detection circuit for detecting a direct current voltage output by the converter part, and a reference value of the direct current voltage. Reference circuit to output,
A voltage controller that amplifies and outputs a deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit, a current detector that detects an input current to the converter unit, and the current detection When the voltage detected by the DC voltage detection circuit and the current controller that amplifies the deviation between the current value detected by the voltage controller and the output value of the voltage controller and is applied to the converter section as a current control signal vibrates, the vibration A vibration determination voltage setting device that sets a voltage for determination, compares the voltage detected by the DC voltage detection circuit and the voltage set by the vibration determination voltage setting device, and the detected voltage compares the set voltage. When exceeding, a deviation amplifier that amplifies the deviation of both voltages and outputs it as a rectangular wave voltage, and the voltage controller based on the rectangular wave voltage output by the deviation amplifier It is determined whether or not the proportional gain should be reduced and the integration time of the current controller should be extended. When it is determined that it should be extended, the proportional gain is reduced by a predetermined value and the proportional gain is reduced. And a gain determination unit that outputs a signal that extends the integration time of the current controller by a predetermined value.

【0017】第7発明に係るコンバータ装置は、ゲイン
判定部は、偏差増幅器が出力した矩形波電圧を積分する
積分器と、該積分器が出力した電圧の、電圧コントロー
ラの比例ゲインを低減させ、しかも、電流コントローラ
の積分時間を延長させるべきレベルを設定するレベル設
定器と、該レベル設定器が設定したレベルと前記積分器
が出力した電圧とを比較し、該電圧が前記レベルに達し
たときに、前記比例ゲインを所定値分低減させると共に
前記電流コントローラの積分時間を所定値分延長させる
信号を出力し、しかも、前記積分器をリセットする第5
比較器とを備えることを特徴とする。
In the converter device according to the seventh aspect of the present invention, the gain determination unit reduces the proportional gain of the voltage controller of the integrator for integrating the rectangular wave voltage output by the deviation amplifier and the voltage output by the integrator, Moreover, when the level setter that sets the level for extending the integration time of the current controller is compared with the level set by the level setter and the voltage output by the integrator, when the voltage reaches the level. And a signal for reducing the proportional gain by a predetermined value and extending the integration time of the current controller by a predetermined value, and resetting the integrator.
And a comparator.

【0018】第8発明に係るコンバータ装置は、ゲイン
判定部は、偏差増幅器が出力した矩形波電圧を計数する
カウンタと、該カウンタの計数値の、電圧コントローラ
の比例ゲインを低減させ、しかも、電流コントローラの
積分時間を延長させるべき判定値を設定する判定値設定
器と、該判定値設定器が設定した判定値と前記カウンタ
の計数値とを比較し、該計数値が前記判定値に達したと
きに、前記比例ゲインを所定値分低減させると共に前記
電流コントローラの積分時間を所定値分延長させる信号
を出力する第6比較器と、第6比較器が該信号を出力し
たとき及び前記偏差増幅器が出力した矩形波電圧が所定
時間入力されないときに、前記カウンタをリセットする
リセット回路とを備えることを特徴とする。
In the converter device according to the eighth aspect of the present invention, the gain determination unit reduces the proportional gain of the counter for counting the rectangular wave voltage output by the deviation amplifier and the count value of the counter for the voltage controller, A judgment value setter that sets a judgment value for extending the integration time of the controller, compares the judgment value set by the judgment value setter with the count value of the counter, and the count value reaches the judgment value. At this time, a sixth comparator outputs a signal for reducing the proportional gain by a predetermined value and extending the integration time of the current controller by a predetermined value, and when the sixth comparator outputs the signal and the deviation amplifier. And a reset circuit that resets the counter when the rectangular wave voltage output by the input terminal is not input for a predetermined time.

【0019】第9発明に係るコンバータ装置は、ゲイン
判定部は、偏差増幅器が出力した矩形波電圧を計数し、
また、クロック発生器を有し、該クロック発生器が発生
したクロックをカウントダウンするアップダウンカウン
タと、該アップダウンカウンタの計数値の、電圧コント
ローラの比例ゲインを低減させ、しかも、電流コントロ
ーラの積分時間を延長させるべき判定値を設定する判定
値設定器と、該判定値設定器が設定した判定値と前記ア
ップダウンカウンタの計数値とを比較し、該計数値が前
記判定値に達したときに、前記比例ゲインを所定値分低
減させると共に前記電流コントローラの積分時間を所定
値分延長させる信号を出力する第7比較器と、第7比較
器が該信号を出力したとき及び前記偏差増幅器が出力し
た矩形波電圧が所定時間入力されないときに、前記アッ
プダウンカウンタに前記クロックのカウントダウンを開
始させるリセット回路とを備えることを特徴とする。
In the converter device according to the ninth aspect of the present invention, the gain determination section counts the rectangular wave voltage output by the deviation amplifier,
Further, an up / down counter having a clock generator and counting down the clock generated by the clock generator, and a proportional gain of the voltage controller of the count value of the up / down counter are reduced, and further, an integration time of the current controller is reduced. Is compared with the judgment value setter for setting the judgment value for extending the judgment value and the judgment value set by the judgment value setter, and when the count value reaches the judgment value. A seventh comparator which outputs a signal for reducing the proportional gain by a predetermined value and extending the integration time of the current controller by a predetermined value, and when the seventh comparator outputs the signal and the deviation amplifier outputs A reset that causes the up / down counter to start counting down the clock when the rectangular wave voltage is not input for a predetermined time. Characterized in that it comprises a road.

【0020】第10発明に係るコンバータ装置は、交流
電力から変換した直流電力を供給するコンバータ部と、
該コンバータ部が出力する直流電圧を検出する直流電圧
検出回路と、該直流電圧の基準値を出力する基準回路
と、該基準回路が出力した基準値及び前記直流電圧検出
回路が検出した直流電圧値の偏差を増幅して出力する電
圧コントローラと、前記コンバータ部への入力電流を検
出する電流検出器と、該電流検出器が検出した電流値及
び前記電圧コントローラの出力値の偏差を増幅し、電流
制御信号として前記コンバータ部に与える電流コントロ
ーラと、前記直流電圧検出回路が検出した電圧が振動し
たときに、その振動を判定する為の電圧を設定する振動
判定電圧設定器と、前記直流電圧検出回路が検出した電
圧と前記振動判定電圧設定器が設定した電圧とを比較
し、前記検出した電圧が前記設定した電圧を超えている
ときにオン信号を出力する第8比較器と、第8比較器が
出力したオン信号によりオンするリレーと、該リレーが
オンしているときに、所定の電圧信号を発生させる信号
発生器と、該信号発生器が発生させた電圧信号に基づき
前記電圧コントローラの比例ゲインを低減させ、しか
も、前記電流コントローラの積分時間を延長させるべき
か否かを判定し、低減させ、しかも、延長させるべきと
判定したときに、前記比例ゲインを所定値分低減させる
と共に前記電流コントローラの積分時間を所定値分延長
させる信号を出力するゲイン判定部とを備えることを特
徴とする。
A converter device according to a tenth aspect of the present invention comprises a converter section for supplying DC power converted from AC power,
A DC voltage detection circuit for detecting a DC voltage output by the converter unit, a reference circuit for outputting a reference value of the DC voltage, a reference value output by the reference circuit and a DC voltage value detected by the DC voltage detection circuit. A voltage controller that amplifies and outputs the deviation of, a current detector that detects the input current to the converter unit, amplifies the deviation between the current value detected by the current detector and the output value of the voltage controller, and A current controller to be provided as a control signal to the converter section, a vibration determination voltage setting device that sets a voltage for determining the vibration when the voltage detected by the DC voltage detection circuit vibrates, and the DC voltage detection circuit Compares the detected voltage with the voltage set by the vibration determination voltage setting device, and outputs an ON signal when the detected voltage exceeds the set voltage. An eighth comparator, a relay that is turned on by an ON signal output from the eighth comparator, a signal generator that generates a predetermined voltage signal when the relay is on, and a signal generator that is generated by the signal generator. The proportional gain of the voltage controller is reduced based on the voltage signal, and it is determined whether or not the integration time of the current controller should be extended, and when it is determined that it should be extended, And a gain determination unit that outputs a signal that reduces the proportional gain by a predetermined value and extends the integration time of the current controller by a predetermined value.

【0021】第11発明に係るコンバータ装置は、ゲイ
ン判定部は、信号発生器が出力した電圧信号を積分する
積分器と、該積分器が出力した電圧の、電圧コントロー
ラの比例ゲインを低減させ、しかも、電流コントローラ
の積分時間を延長させるべきレベルを設定するレベル設
定器と、該レベル設定器が設定したレベルと前記積分器
が出力した電圧とを比較し、該電圧が前記レベルに達し
たときに、前記比例ゲインを所定値分低減させると共に
前記電流コントローラの積分時間を所定値分延長させる
信号を出力し、しかも、前記積分器をリセットする第9
比較器とを備えることを特徴とする。
In the converter device according to the eleventh aspect of the invention, the gain determination unit reduces the proportional gain of the voltage controller of the integrator that integrates the voltage signal output by the signal generator and the voltage output by the integrator, Moreover, when the level setter that sets the level for extending the integration time of the current controller is compared with the level set by the level setter and the voltage output by the integrator, when the voltage reaches the level. And a signal for reducing the proportional gain by a predetermined value and extending the integration time of the current controller by a predetermined value, and resetting the integrator.
And a comparator.

【0022】第12発明に係るコンバータ装置は、ゲイ
ン判定部は、信号発生器が出力した電圧信号を計数する
カウンタと、該カウンタの計数値の、電圧コントローラ
の比例ゲインを低減させ、しかも、電流コントローラの
積分時間を延長させるべき判定値を設定する判定値設定
器と、該判定値設定器が設定した判定値と前記カウンタ
の計数値とを比較し、該計数値が前記判定値に達したと
きに、前記比例ゲインを所定値分低減させると共に前記
電流コントローラの積分時間を所定値分延長させる信号
を出力し、しかも、前記カウンタをリセットする第10
比較器とを備えることを特徴とする。
In the converter device according to the twelfth aspect of the present invention, the gain determining unit reduces the proportional gain of the counter for counting the voltage signals output by the signal generator and the count value of the counter for the voltage controller, A judgment value setter that sets a judgment value for extending the integration time of the controller, compares the judgment value set by the judgment value setter with the count value of the counter, and the count value reaches the judgment value. Sometimes, a signal for reducing the proportional gain by a predetermined value and extending the integration time of the current controller by a predetermined value is output, and further, the counter is reset.
And a comparator.

【0023】第13発明に係るコンバータ装置は、ゲイ
ン判定部は、信号発生器が出力した電圧信号を計数し、
しかも、クロック発生器を有し、該クロック発生器が発
生したクロックをカウントダウンするアップダウンカウ
ンタと、該アップダウンカウンタの計数値の、電圧コン
トローラの比例ゲインを低減させ、しかも、電流コント
ローラの積分時間を延長させるべき判定値を設定する判
定値設定器と、該判定値設定器が設定した判定値と前記
アップダウンカウンタの計数値とを比較し、該計数値が
前記判定値に達したときに、前記比例ゲインを所定値分
低減させると共に前記電流コントローラの積分時間を所
定値分延長させる信号を出力する第11比較器と、第1
1比較器が該信号を出力したとき及び前記信号発生器が
出力した電圧信号が所定時間入力されないときに、前記
アップダウンカウンタに前記クロックのカウントダウン
を開始させるリセット回路とを備えることを特徴とす
る。
In the converter device according to the thirteenth invention, the gain determination section counts the voltage signal output from the signal generator,
Moreover, an up / down counter that has a clock generator and counts down the clock generated by the clock generator, and a proportional gain of the voltage controller of the count value of the up / down counter are reduced, and the integration time of the current controller is reduced. Is compared with the judgment value setter for setting the judgment value for extending the judgment value and the judgment value set by the judgment value setter, and when the count value reaches the judgment value. An eleventh comparator for outputting a signal for reducing the proportional gain by a predetermined value and extending the integration time of the current controller by a predetermined value;
A reset circuit for causing the up-down counter to start counting down the clock when the one comparator outputs the signal and when the voltage signal output by the signal generator is not input for a predetermined time. .

【0024】[0024]

【発明の実施の形態】以下に、本発明を、その実施の形
態を示す図面に基づき説明する。 実施の形態1.図1は、本発明に係るコンバータ装置の
実施の形態の構成を示すブロック図である。このコンバ
ータ装置27は、商用交流電源1から与えられた3相交
流電力を直流電力に整流して出力する、半導体からなる
主回路ブリッジ9を備え、主回路ブリッジ9が出力した
直流電力は、平滑コンデンサ18をそれぞれ有するイン
バータ3,4,5に与えられる。主回路ブリッジ9の3
相の入力線の内、2相の入力線には交流電流を検出する
為のCT6(Current Transformer )がそれぞれ取り付
けられ、この2つのCT6の出力は電流検出器7に与え
られ、主回路ブリッジ9への入力電流が検出される。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below with reference to the drawings showing the embodiments thereof. Embodiment 1. FIG. 1 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention. The converter device 27 includes a main circuit bridge 9 made of a semiconductor that rectifies the three-phase AC power supplied from the commercial AC power supply 1 into DC power and outputs the DC power. The DC power output by the main circuit bridge 9 is smoothed. It is applied to inverters 3, 4 and 5 each having a capacitor 18. Main circuit bridge 9-3
CT6 (Current Transformer) for detecting an alternating current is attached to each of the two-phase input lines of the phase input lines. The outputs of the two CT6 are given to the current detector 7 and the main circuit bridge 9 is connected. The input current to is detected.

【0025】コンバータ装置27は、また、主回路ブリ
ッジ9の出力線間に接続され、コンバータ装置27が出
力する直流電圧を検出する直流電圧検出回路8を備え、
主回路ブリッジ9、CT6及び直流電圧検出回路8は、
コンバータ主回路10を構成している。
The converter device 27 also includes a DC voltage detection circuit 8 which is connected between the output lines of the main circuit bridge 9 and detects the DC voltage output by the converter device 27.
The main circuit bridge 9, CT6 and DC voltage detection circuit 8 are
The converter main circuit 10 is configured.

【0026】コンバータ装置27は、また、直流電圧検
出回路8が検出した直流電圧値が与えられ、この直流電
圧値とコンバータ装置27が出力する直流電圧の基準値
を与える基準回路11からの基準直流電圧値との偏差を
増幅して出力する電圧コントローラ12aと、電流検出
器7が検出した電流値が与えられ、この電流値と電圧コ
ントローラ12aの出力との偏差を増幅し、電流制御信
号として主回路ブリッジ9に与える電流コントローラ1
4aと、主回路ブリッジ9(コンバータ主回路10)を
停止させるインターロック回路25と、電流検出器7が
検出した電流値が与えられ、この電流値が、予め設定さ
れている電流値に達したときに、停止の為の信号をイン
ターロック回路25に与える過電流検出回路15とを備
えている。
The converter device 27 is also provided with the DC voltage value detected by the DC voltage detection circuit 8, and the reference DC from the reference circuit 11 which gives the DC voltage value and the reference value of the DC voltage output by the converter device 27. The voltage controller 12a that amplifies and outputs the deviation from the voltage value and the current value detected by the current detector 7 are given, and the deviation between this current value and the output of the voltage controller 12a is amplified and used as the main current control signal. Current controller 1 for circuit bridge 9
4a, the interlock circuit 25 that stops the main circuit bridge 9 (converter main circuit 10), and the current value detected by the current detector 7 are given, and this current value has reached the preset current value. Sometimes, it is provided with an overcurrent detection circuit 15 which gives a signal for stopping to the interlock circuit 25.

【0027】コンバータ装置27は、また、直流電圧検
出回路8が検出した電圧値が振動(ハンチング)したと
きに、その振動を判定する為の電圧値を設定する振動
(ハンチング)判定電圧設定器19と、直流電圧検出回
路8が検出した電圧値とハンチング判定電圧設定器19
が設定した電圧値とを比較し、検出した電圧値が設定し
た電圧値を超えた分に応じた電圧を出力する比較器20
(第1比較器)とを備えている。
In the converter device 27, when the voltage value detected by the DC voltage detection circuit 8 vibrates (hunts), a vibration (hunting) determination voltage setter 19 sets a voltage value for determining the vibration. And the voltage value detected by the DC voltage detection circuit 8 and the hunting determination voltage setter 19
Comparator 20 that compares the voltage value set by the above and outputs a voltage according to the amount by which the detected voltage value exceeds the set voltage value.
(First comparator).

【0028】コンバータ装置27は、また、比較器20
が出力した電圧を積分する積分器21と、積分器21が
出力した電圧の、電圧コントローラ12aの比例ゲイン
を低減させ、電流コントローラ14aの積分時間を延長
させるべきレベルを設定するレベル設定器22と、レベ
ル設定器22が設定したレベルと積分器21が出力した
電圧とを比較し、その電圧が前記レベルに達したとき
に、電圧コントローラ12aの比例ゲインを低減させ、
電流コントローラ14aの積分時間を延長させる信号及
び積分器21をリセットさせる信号を出力する比較器2
3(第2比較器)とを備えている。
The converter device 27 also includes a comparator 20.
An integrator 21 that integrates the voltage output by the voltage controller 12 and a level setter 22 that sets a level for reducing the proportional gain of the voltage controller 12a of the voltage output by the integrator 21 and extending the integration time of the current controller 14a. , The level set by the level setter 22 is compared with the voltage output by the integrator 21, and when the voltage reaches the level, the proportional gain of the voltage controller 12a is reduced,
Comparator 2 that outputs a signal for extending the integration time of the current controller 14a and a signal for resetting the integrator 21
3 (second comparator).

【0029】また、コンバータ装置27は、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を所定値分延長させる積分時間補
正回路26とを備えている。
Further, the converter device 27 receives the signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a, and then the gain correction circuit 24 for reducing the proportional gain of the voltage controller 12a by a predetermined value. And an integration time correction circuit 26 for receiving the signal and extending the integration time of the current controller 14a by a predetermined value.

【0030】以下に、このような構成のコンバータ装置
27の動作を説明する。コンバータ装置27は、コンデ
ンサ負荷18を含む電圧形インバータ3〜5に直流電力
を供給し、その負荷変動に対しては、直流電圧を一定に
保つように制御している。即ち、出力電圧が、基準回路
11が出力する基準直流電圧値となるように、電圧コン
トローラ12aにより制御する。
The operation of the converter device 27 having such a configuration will be described below. The converter device 27 supplies direct-current power to the voltage source inverters 3 to 5 including the capacitor load 18, and controls the direct-current voltage to be constant against variations in the load. That is, the output voltage is controlled by the voltage controller 12a so that it becomes the reference DC voltage value output by the reference circuit 11.

【0031】負荷にコンデンサ18が含まれる場合、例
えば、インバータ3の負荷が増加し、電流が多く流れた
とすると、コンデンサ18の電荷が減少し、直流電圧が
瞬間的に低下する。電圧コントローラ12aは、直流電
圧検出回路8の検出値と基準直流電圧値との偏差を増幅
して電流指示信号とするので、インバータ3の負荷が急
増した場合は、直流電圧検出回路8の検出値と基準直流
電圧値との偏差が増大して、電流コントローラ14に出
力する基準電流値が増加する。その為、電流コントロー
ラ14が主回路ブリッジ9に与える電流指示値は増加
し、主回路ブリッジ9は、コンデンサ18に電流を多く
供給して、直流電圧検出回路8が検出する直流電圧の変
動を小さくするように作動する。
When the load includes the capacitor 18, for example, if the load of the inverter 3 increases and a large amount of current flows, the charge of the capacitor 18 decreases and the DC voltage instantaneously decreases. Since the voltage controller 12a amplifies the deviation between the detection value of the DC voltage detection circuit 8 and the reference DC voltage value and uses it as a current instruction signal, when the load of the inverter 3 suddenly increases, the detection value of the DC voltage detection circuit 8 is increased. And the reference DC voltage value increase, and the reference current value output to the current controller 14 increases. Therefore, the current instruction value given to the main circuit bridge 9 by the current controller 14 increases, and the main circuit bridge 9 supplies a large amount of current to the capacitor 18 to reduce the fluctuation of the DC voltage detected by the DC voltage detection circuit 8. To operate.

【0032】過電流検出回路15は、電流検出器7から
の電流値が、予め設定されている過電流値に達したとき
に、停止の為の信号をインターロック回路25に与え、
インターロック回路25は、主回路ブリッジ9を停止さ
せ、コンバータ主回路10を停止させて、構成機器の保
護を行う。
The overcurrent detection circuit 15 gives a signal for stopping to the interlock circuit 25 when the current value from the current detector 7 reaches a preset overcurrent value,
The interlock circuit 25 stops the main circuit bridge 9 and the converter main circuit 10 to protect the constituent devices.

【0033】電圧コントローラ12aの増幅率は、負荷
となるコンデンサ18等の容量に基づいて算出され、直
流電圧の制御系が安定するように設定されている。ここ
で、コンデンサ18の容量が変化した場合、特に減少し
た場合、増幅率がコンデンサ18の容量に対して相対的
に高くなり、オーバーシュートとアンダーシュートとの
ハンチングを繰り返す。
The amplification factor of the voltage controller 12a is calculated based on the capacity of the capacitor 18 or the like serving as a load, and is set so that the control system of the DC voltage is stable. Here, when the capacitance of the capacitor 18 changes, particularly when it decreases, the amplification factor becomes relatively high with respect to the capacitance of the capacitor 18, and hunting between overshoot and undershoot is repeated.

【0034】この場合、直流電圧検出回路8が検出した
電圧値が、ハンチングを継続している場合は、比較器2
0が、直流電圧検出回路8が検出した電圧値とハンチン
グ判定電圧設定器19が設定した電圧値とを比較し、検
出した電圧値が設定した電圧値を超えた分に応じた電圧
を出力する。比較器20が出力した電圧は、積分器21
により積分され出力される。積分器21が積分し出力し
た電圧は、比較器23により、レベル設定器22が設定
したレベルと比較され、そのレベルに達したときは、比
較器23が、電圧コントローラ12aの比例ゲインを低
減させ、電流コントローラ14aの積分時間を延長させ
る信号をゲイン補正回路24と積分時間補正回路26と
に、積分器21をリセットさせる為の信号を積分器21
にそれぞれ与える。
In this case, if the voltage value detected by the DC voltage detection circuit 8 continues hunting, the comparator 2
0 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19, and outputs a voltage corresponding to the amount by which the detected voltage value exceeds the set voltage value. . The voltage output from the comparator 20 is the integrator 21.
Is integrated and output by. The voltage integrated and output by the integrator 21 is compared with the level set by the level setter 22 by the comparator 23, and when the level is reached, the comparator 23 reduces the proportional gain of the voltage controller 12a. , A signal for extending the integration time of the current controller 14a is supplied to the gain correction circuit 24 and the integration time correction circuit 26, and a signal for resetting the integrator 21 is supplied to the integrator 21.
Give to each.

【0035】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。積分器21
は、積分器21をリセットさせる為の信号を受けてリセ
ットする。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14a
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. Integrator 21
Receives a signal for resetting the integrator 21 and resets it.

【0036】コンバータ装置27は、電圧コントローラ
12aの比例ゲインを所定値分低減させ、電流コントロ
ーラ14aの積分時間を所定値分延長させても、直流電
圧検出回路8が検出した電圧値が、ハンチングを継続し
ている場合は、積分器21が積分し出力した電圧が、レ
ベル設定器22が設定したレベルに達しなくなる迄、上
述した動作が繰り返し、負荷のコンデンサ18が、リッ
プル電流により温度が上昇し破損するのを防止する。
Even if the converter device 27 reduces the proportional gain of the voltage controller 12a by a predetermined value and extends the integration time of the current controller 14a by a predetermined value, the voltage value detected by the DC voltage detection circuit 8 causes hunting. If it continues, the above-described operation is repeated until the voltage integrated and output by the integrator 21 does not reach the level set by the level setter 22, and the temperature of the load capacitor 18 rises due to the ripple current. Prevents damage.

【0037】ハンチング動作の検出時間は、ハンチング
判定電圧設定器19が設定した電圧値を超えた電圧の量
とその周波数により変動する。これは、積分器21を用
いてその積分値が、レベル設定器22が設定したレベル
を超えたときに作動するようにしている為であり、リッ
プルが大であれば、検出時間は短くなり、リップルが小
であれば、検出時間は長くなる。また、ハンチング動作
の周波数の高低によっても同様に検出時間は変動する。
しかし、コンデンサ18の特性に合わせて、レベル設定
器22の設定レベルを適正に設定することにより、コン
デンサ18の保護は可能である。以上の結果、コンバー
タ装置27は、直流電圧検出回路8が検出した電圧値
が、ハンチングを継続したとき、そのハンチングを検出
して抑制することができ、構成機器を保護することがで
きる。
The detection time of the hunting operation varies depending on the amount of voltage exceeding the voltage value set by the hunting determination voltage setter 19 and its frequency. This is because the integrator 21 is used to operate when the integrated value exceeds the level set by the level setter 22, and if the ripple is large, the detection time becomes short, If the ripple is small, the detection time will be long. The detection time also varies depending on the frequency of the hunting operation.
However, the capacitor 18 can be protected by appropriately setting the set level of the level setter 22 according to the characteristics of the capacitor 18. As a result, the converter device 27 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and can protect the constituent devices.

【0038】実施の形態2.図2は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置34は、比較器20が、直流電
圧検出回路8が検出した電圧値とハンチング判定電圧設
定器19が設定した電圧値とを比較し、検出した電圧値
が設定した電圧値を超えた分に応じて出力した電圧を、
矩形波に成形する波形成形回路28と、波形成形回路2
8が出力した矩形波を計数するカウンタ29とを備えて
いる。
Embodiment 2. FIG. 2 is a block diagram showing the configuration of the embodiment of the converter device according to the present invention. In this converter device 34, the comparator 20 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setter 19, and the detected voltage value exceeds the set voltage value. The voltage output according to the minutes
Waveform shaping circuit 28 for shaping a rectangular wave and waveform shaping circuit 2
And a counter 29 for counting the rectangular waves output by

【0039】コンバータ装置34は、また、カウンタ2
9の計数値の、電圧コントローラ12aの比例ゲインを
低減させ、電流コントローラ14aの積分時間を延長さ
せるべき判定値を設定する判定値設定器30と、判定値
設定器30が設定した判定値とカウンタ29の計数値と
を比較し、計数値が判定値に達したときに、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号及びカウンタ29
をリセットさせる信号を出力する比較器31(第3比較
器)とを備えている。
The converter device 34 also includes a counter 2
The determination value setter 30 for setting the determination value for reducing the proportional gain of the voltage controller 12a of the count value of 9 and extending the integration time of the current controller 14a, and the determination value and the counter set by the determination value setting device 30. And a counter 29 for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a when the count value reaches the judgment value.
And a comparator 31 (third comparator) that outputs a signal for resetting the.

【0040】また、コンバータ装置34は、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を延長させる積分時間補正回路2
6とを備えている。その他の構成は、実施の形態1にお
いて説明したコンバータ装置27の構成と同様であるの
で、説明を省略する。
Further, the converter device 34 receives the signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a, and then the gain correction circuit 24 for reducing the proportional gain of the voltage controller 12a by a predetermined value. And an integration time correction circuit 2 for receiving the signal and extending the integration time of the current controller 14a.
6 and. Other configurations are the same as the configurations of converter device 27 described in the first embodiment, and description thereof will be omitted.

【0041】以下に、このような構成のコンバータ装置
34の動作を説明する。コンバータ装置34は、比較器
20が、直流電圧検出回路8が検出した電圧値とハンチ
ング判定電圧設定器19が設定した電圧値とを比較し、
検出した電圧値が設定した電圧値を超えた分に応じた電
圧を出力する。波形成形回路28は、比較器20が出力
したこの電圧を矩形波に成形し出力する。カウンタ29
は、波形成形回路28が出力した矩形波を計数する。
The operation of the converter device 34 having such a configuration will be described below. In the converter device 34, the comparator 20 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19,
A voltage corresponding to the detected voltage value exceeding the set voltage value is output. The waveform shaping circuit 28 shapes the voltage output from the comparator 20 into a rectangular wave and outputs the rectangular wave. Counter 29
Counts the rectangular wave output from the waveform shaping circuit 28.

【0042】比較器31は、カウンタ29の計数値と判
定値設定器30が設定した判定値とを比較し、計数値が
判定値に達したときに、電圧コントローラ12aの比例
ゲインを低減させ、電流コントローラ14aの積分時間
を延長させる信号をゲイン補正回路24と積分時間補正
回路26とに、カウンタ29をリセットさせる為の信号
をカウンタ29にそれぞれ与える。
The comparator 31 compares the count value of the counter 29 with the judgment value set by the judgment value setting device 30, and when the count value reaches the judgment value, reduces the proportional gain of the voltage controller 12a, A signal for extending the integration time of the current controller 14a is given to the gain correction circuit 24 and the integration time correction circuit 26, and a signal for resetting the counter 29 is given to the counter 29, respectively.

【0043】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。カウンタ2
9は、カウンタ29をリセットさせる為の信号を受けて
リセットする。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. Counter 2
9 receives a signal for resetting the counter 29 and resets it.

【0044】コンバータ装置34は、電圧コントローラ
12aの比例ゲインを所定値分低減させ、電流コントロ
ーラ14aの積分時間を所定値分延長させても、直流電
圧検出回路8が検出した電圧値が、ハンチングを継続し
ている場合は、カウンタ29の計数値が、判定値設定器
30が設定した計数値に達しなくなる迄、上述した動作
が繰り返し、負荷のコンデンサ18が、リップル電流に
より温度が上昇し破損するのを防止する。その他の動作
は、実施の形態1において説明したコンバータ装置27
の動作と同様であるので、説明を省略する。
Even if the converter device 34 reduces the proportional gain of the voltage controller 12a by a predetermined value and extends the integration time of the current controller 14a by a predetermined value, the voltage value detected by the DC voltage detection circuit 8 causes hunting. If it continues, the above-described operation is repeated until the count value of the counter 29 does not reach the count value set by the determination value setting unit 30, and the temperature of the load capacitor 18 is increased by the ripple current and damaged. Prevent. Other operations are performed by the converter device 27 described in the first embodiment.
Since the operation is the same as the above, the description will be omitted.

【0045】以上の結果、コンバータ装置34は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き、構成機器を保護することができる。また、比較器2
0の出力電圧の波形を波形成形回路28により矩形波に
成形し、カウンタ29により計数するので、ハンチング
の周波数が同一であれば、ハンチング動作の検出時間
は、直流電圧検出回路8が検出した電圧値に関係なく略
同一となる。
As a result, the converter device 34 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and can protect the constituent devices. . Also, the comparator 2
Since the waveform of the output voltage of 0 is shaped into a rectangular wave by the waveform shaping circuit 28 and is counted by the counter 29, if the hunting frequency is the same, the detection time of the hunting operation is the voltage detected by the DC voltage detection circuit 8. It is almost the same regardless of the value.

【0046】実施の形態3.図3は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置42は、比較器20が、直流電
圧検出回路8が検出した電圧値とハンチング判定電圧設
定器19が設定した電圧値とを比較し、検出した電圧値
が設定した電圧値を超えた分に応じて出力した電圧を、
矩形波に成形する波形成形回路35と、波形成形回路3
5が出力した矩形波を計数するカウンタ37と、波形成
形回路35が出力した矩形波が所定時間入力されないと
きに、カウンタ37をリセットするリセット回路36と
を備えている。
Embodiment 3. FIG. 3 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention. In this converter device 42, the comparator 20 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19, and the detected voltage value exceeds the set voltage value. The voltage output according to the minutes
Waveform shaping circuit 35 for shaping a rectangular wave and waveform shaping circuit 3
5 is provided with a counter 37 for counting the rectangular wave output by the waveform shaping circuit 35 and a reset circuit 36 for resetting the counter 37 when the rectangular wave output by the waveform shaping circuit 35 is not input for a predetermined time.

【0047】コンバータ装置42は、また、カウンタ3
7の計数値の、電圧コントローラ12aの比例ゲインを
低減させ、電流コントローラ14aの積分時間を延長さ
せるべき判定値を設定する判定値設定器30と、判定値
設定器30が設定した判定値とカウンタ37の計数値と
を比較し、計数値が判定値に達したときに、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号及びカウンタ37
をリセットさせる信号を出力する比較器39(第3比較
器)とを備えている。
The converter device 42 also includes a counter 3
The judgment value setter 30 for setting the judgment value for reducing the proportional gain of the voltage controller 12a of the count value of 7 and extending the integration time of the current controller 14a, and the judgment value and the counter set by the judgment value setting device 30. A signal and a counter 37 for comparing the count value of 37 and reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a when the count value reaches the judgment value.
And a comparator 39 (third comparator) that outputs a signal for resetting.

【0048】また、コンバータ装置42は、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を延長させる積分時間補正回路2
6とを備えている。その他の構成は、実施の形態1にお
いて説明したコンバータ装置27の構成と同様であるの
で、説明を省略する。
In addition, the converter device 42 receives a signal that reduces the proportional gain of the voltage controller 12a and extends the integration time of the current controller 14a, and reduces the proportional gain of the voltage controller 12a by a predetermined value. And an integration time correction circuit 2 for receiving the signal and extending the integration time of the current controller 14a.
6 and. Other configurations are the same as the configurations of converter device 27 described in the first embodiment, and description thereof will be omitted.

【0049】以下に、このような構成のコンバータ装置
42の動作を説明する。コンバータ装置42は、比較器
20が、直流電圧検出回路8が検出した電圧値とハンチ
ング判定電圧設定器19が設定した電圧値とを比較し、
検出した電圧値が設定した電圧値を超えた分に応じた電
圧を出力する。波形成形回路35は、比較器20が出力
したこの電圧を矩形波に成形し出力する。カウンタ37
は、波形成形回路35が出力した矩形波を計数する。一
方、リセット回路36は、波形成形回路35が出力した
矩形波が所定時間入力されないときは、カウンタ37を
リセットする。
The operation of the converter device 42 having such a configuration will be described below. In the converter device 42, the comparator 20 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19,
A voltage corresponding to the detected voltage value exceeding the set voltage value is output. The waveform shaping circuit 35 shapes the voltage output from the comparator 20 into a rectangular wave and outputs the rectangular wave. Counter 37
Counts the rectangular wave output from the waveform shaping circuit 35. On the other hand, the reset circuit 36 resets the counter 37 when the rectangular wave output from the waveform shaping circuit 35 is not input for a predetermined time.

【0050】比較器39は、カウンタ37の計数値と判
定値設定器30が設定した判定値とを比較し、計数値が
判定値に達したときに、電圧コントローラ12aの比例
ゲインを低減させ、電流コントローラ14aの積分時間
を延長させる信号をゲイン補正回路24と積分時間補正
回路26とに、カウンタ37をリセットさせる為の信号
をリセット回路36にそれぞれ与える。
The comparator 39 compares the count value of the counter 37 with the judgment value set by the judgment value setting device 30, and when the count value reaches the judgment value, reduces the proportional gain of the voltage controller 12a. A signal for extending the integration time of the current controller 14a is given to the gain correction circuit 24 and the integration time correction circuit 26, and a signal for resetting the counter 37 is given to the reset circuit 36, respectively.

【0051】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。リセット回
路36は、カウンタ37をリセットさせる為の信号を受
けてカウンタ37をリセットする。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. The reset circuit 36 receives the signal for resetting the counter 37 and resets the counter 37.

【0052】コンバータ装置42は、電圧コントローラ
12aの比例ゲインを所定値分低減させ、電流コントロ
ーラ14aの積分時間を所定値分延長させても、直流電
圧検出回路8が検出した電圧値が、ハンチングを継続し
ている場合は、カウンタ37の計数値が、判定値設定器
30が設定した計数値に達しなくなる迄、上述した動作
が繰り返し、負荷のコンデンサ18が、リップル電流に
より温度が上昇し破損するのを防止する。その他の動作
は、実施の形態1において説明したコンバータ装置27
の動作と同様であるので、説明を省略する。
In the converter device 42, even if the proportional gain of the voltage controller 12a is reduced by a predetermined value and the integration time of the current controller 14a is extended by a predetermined value, the voltage value detected by the DC voltage detection circuit 8 causes hunting. If it continues, the above-described operation is repeated until the count value of the counter 37 reaches the count value set by the judgment value setting unit 30, and the temperature of the load capacitor 18 is increased due to the ripple current and damaged. Prevent. Other operations are performed by the converter device 27 described in the first embodiment.
Since the operation is the same as the above, the description will be omitted.

【0053】以上の結果、コンバータ装置42は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き、構成機器を保護することができる。また、比較器2
0の出力電圧の波形を波形成形回路35により矩形波に
成形し、カウンタ37により計数するので、ハンチング
の周波数が同一であれば、ハンチング動作の検出時間
は、直流電圧検出回路8が検出した電圧値に関係なく略
同一となると共に、一定時間ハンチングが継続しないと
きは、カウンタ37がリセットされるので、インバータ
3〜5の負荷の挙動によりハンチングが一時的に発生し
ても、コンデンサ18の容量変動によるハンチングと区
別することができる。
As a result of the above, the converter device 42 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and the constituent devices can be protected. . Also, the comparator 2
Since the waveform of the output voltage of 0 is shaped into a rectangular wave by the waveform shaping circuit 35 and is counted by the counter 37, if the hunting frequency is the same, the detection time of the hunting operation is the voltage detected by the DC voltage detection circuit 8. When the hunting does not continue regardless of the value and the hunting does not continue for a certain period of time, the counter 37 is reset. It can be distinguished from hunting due to fluctuation.

【0054】実施の形態4.図4は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置48は、比較器20が、直流電
圧検出回路8が検出した電圧値とハンチング判定電圧設
定器19が設定した電圧値とを比較し、検出した電圧値
が設定した電圧値を超えた分に応じて出力した電圧を、
矩形波に成形する波形成形回路35と、クロック発生器
(図示せず)を有し、波形成形回路35が出力した矩形
波を計数し、クロック発生器が発生したクロックをカウ
ントダウンするアップダウンカウンタ43と、波形成形
回路35が出力した矩形波が所定時間入力されないとき
に、アップダウンカウンタ43にクロックのカウントダ
ウンを開始させるリセット回路36とを備えている。
Fourth Embodiment FIG. 4 is a block diagram showing a configuration of an embodiment of the converter device according to the present invention. In this converter device 48, the comparator 20 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setter 19, and the detected voltage value exceeds the set voltage value. The voltage output according to the minutes
An up / down counter 43 which has a waveform shaping circuit 35 for shaping a rectangular wave and a clock generator (not shown), counts the rectangular wave output by the waveform shaping circuit 35, and counts down the clock generated by the clock generator. And a reset circuit 36 that causes the up-down counter 43 to start clock countdown when the rectangular wave output from the waveform shaping circuit 35 is not input for a predetermined time.

【0055】コンバータ装置48は、また、アップダウ
ンカウンタ43の計数値の、電圧コントローラ12aの
比例ゲインを低減させ、電流コントローラ14aの積分
時間を延長させるべき判定値を設定する判定値設定器3
0と、判定値設定器30が設定した判定値とアップダウ
ンカウンタ43の計数値とを比較し、計数値が判定値に
達したときに、電圧コントローラ12aの比例ゲインを
低減させ、電流コントローラ14aの積分時間を延長さ
せる信号及びアップダウンカウンタ43をリセットさせ
る信号をそれぞれ出力する比較器45(第4比較器)と
を備えている。
The converter device 48 also reduces the proportional gain of the count value of the up / down counter 43 of the voltage controller 12a and sets the judgment value setter 3 for setting the judgment value for extending the integration time of the current controller 14a.
0 and the judgment value set by the judgment value setter 30 and the count value of the up / down counter 43 are compared, and when the count value reaches the judgment value, the proportional gain of the voltage controller 12a is reduced, and the current controller 14a And a comparator 45 (fourth comparator) that outputs a signal for extending the integration time of and the signal for resetting the up / down counter 43, respectively.

【0056】また、コンバータ装置48は、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を所定値分延長させる積分時間補
正回路26とを備えている。
Further, the converter device 48 receives the signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a, and then the gain correction circuit 24 for reducing the proportional gain of the voltage controller 12a by a predetermined value. And an integration time correction circuit 26 for receiving the signal and extending the integration time of the current controller 14a by a predetermined value.

【0057】リセット回路36は、アップダウンカウン
タ43をリセットさせる信号を受けて、アップダウンカ
ウンタ43にクロックのカウントダウンを開始させる。
その他の構成は、実施の形態1において説明したコンバ
ータ装置27の構成と同様であるので、説明を省略す
る。
The reset circuit 36 receives the signal for resetting the up / down counter 43, and causes the up / down counter 43 to start clock countdown.
Other configurations are the same as the configurations of converter device 27 described in the first embodiment, and description thereof will be omitted.

【0058】以下に、このような構成のコンバータ装置
48の動作を説明する。コンバータ装置48は、比較器
20が、直流電圧検出回路8が検出した電圧値とハンチ
ング判定電圧設定器19が設定した電圧値とを比較し、
検出した電圧値が設定した電圧値を超えた分に応じた電
圧を出力する。波形成形回路35は、比較器20が出力
したこの電圧を矩形波に成形し出力し、アップダウンカ
ウンタ43は、波形成形回路35が出力した矩形波を計
数する。
The operation of the converter device 48 having such a configuration will be described below. In the converter device 48, the comparator 20 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19,
A voltage corresponding to the detected voltage value exceeding the set voltage value is output. The waveform shaping circuit 35 shapes this voltage output from the comparator 20 into a rectangular wave and outputs it, and the up / down counter 43 counts the rectangular wave output from the waveform shaping circuit 35.

【0059】一方、リセット回路36は、波形成形回路
35が出力した矩形波が所定時間入力されないときは、
アップダウンカウンタ43にクロックのカウントダウン
を開始させる。アップダウンカウンタ43は、0迄カウ
ントダウンしたときは、カウントダウンを終了し、カウ
ントダウンしているときに、波形成形回路35から矩形
波が入力されたときは、カウントダウンを中止して、そ
のときの計数値から計数を開始する。
On the other hand, the reset circuit 36, when the rectangular wave output from the waveform shaping circuit 35 is not input for a predetermined time,
The up / down counter 43 starts counting down the clock. The up-down counter 43 terminates the countdown when it counts down to 0, and when the rectangular wave is input from the waveform shaping circuit 35 during the countdown, stops the countdown and returns the count value at that time. Start counting from.

【0060】比較器45は、アップダウンカウンタ43
の計数値と判定値設定器30が設定した判定値とを比較
し、計数値が判定値に達したときに、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号をゲイン補正回路24と
積分時間補正回路26とに、アップダウンカウンタ43
をリセットさせる信号をリセット回路36にそれぞれ出
力する。
The comparator 45 includes an up / down counter 43.
Of the current controller 14 is compared with the judgment value set by the judgment value setter 30, and when the count value reaches the judgment value, the proportional gain of the voltage controller 12a is reduced.
A signal for extending the integration time of a is sent to the gain correction circuit 24 and the integration time correction circuit 26 by the up / down counter 43.
The reset signal is output to the reset circuit 36.

【0061】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させる。
積分時間補正回路26は、前記信号を受けて、電流コン
トローラ14aの積分時間を所定値分延長させる。リセ
ット回路36は、アップダウンカウンタ43をリセット
させる信号を受けて、アップダウンカウンタ43にクロ
ックのカウントダウンを開始させる。その他の動作は、
実施の形態1において説明したコンバータ装置27の動
作と同様であるので、説明を省略する。
The gain correction circuit 24 receives the signal for reducing the proportional gain of the voltage controller 12a and reduces the proportional gain of the voltage controller 12a by a predetermined value.
The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. The reset circuit 36 receives the signal for resetting the up / down counter 43 and causes the up / down counter 43 to start clock countdown. Other operations are
Since the operation is the same as that of converter device 27 described in the first embodiment, description thereof will be omitted.

【0062】以上の結果、コンバータ装置48は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き、構成機器を保護することができる。また、比較器2
0の出力電圧の波形を波形成形回路35により矩形波に
成形し、アップダウンカウンタ43により計数するの
で、ハンチングの周波数が同一であれば、ハンチング動
作の検出時間は、直流電圧検出回路8が検出した電圧値
に関係なく略同一となる。
As a result, the converter device 48 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and can protect the constituent devices. . Also, the comparator 2
Since the waveform of the output voltage of 0 is shaped into a rectangular wave by the waveform shaping circuit 35 and is counted by the up / down counter 43, if the hunting frequency is the same, the DC voltage detection circuit 8 detects the hunting operation detection time. It becomes almost the same regardless of the applied voltage value.

【0063】また、一定時間ハンチングが継続しないと
きは、アップダウンカウンタ43にクロックのカウント
ダウンを開始させるので、インバータ3〜5の負荷の挙
動によりハンチングが一時的に発生しても、コンデンサ
18の容量変動によるハンチングと区別することができ
ると共に、カウントダウンが終了する前に、矩形波が入
力されたときは、カウントダウンを中止して、そのとき
の計数値から計数を開始するので、インバータ3〜5の
負荷の挙動によりハンチングが短時間に繰り返し発生し
ても、コンデンサ18の容量変動によるハンチングと区
別することができる。
When the hunting does not continue for a certain period of time, the up / down counter 43 starts counting down the clock. Therefore, even if the hunting occurs temporarily due to the load behavior of the inverters 3 to 5, the capacitance of the capacitor 18 is increased. It can be distinguished from hunting due to fluctuation, and when a rectangular wave is input before the countdown ends, the countdown is stopped and the counting is started from the count value at that time. Even if the hunting repeatedly occurs in a short time due to the behavior of the load, it can be distinguished from the hunting due to the capacitance variation of the capacitor 18.

【0064】実施の形態5.図5は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置55は、直流電圧検出回路8が
検出した直流電圧値がハンチングしたときに、そのハン
チングを判定する為の電圧値を設定するハンチング判定
電圧設定器19と、直流電圧検出回路8が検出した電圧
値とハンチング判定電圧設定器19が設定した電圧値と
を比較し、検出した電圧値が設定した電圧値を超えたと
きに、両電圧値の偏差を増幅し矩形波電圧として出力す
る偏差増幅器49とを備えている。
Embodiment 5. FIG. 5 is a block diagram showing the configuration of the embodiment of the converter device according to the present invention. When the DC voltage value detected by the DC voltage detection circuit 8 hunts, this converter device 55 is detected by the DC voltage detection circuit 8 and the hunting judgment voltage setter 19 that sets a voltage value for judging the hunting. The voltage value set by the hunting determination voltage setter 19 is compared, and when the detected voltage value exceeds the set voltage value, the deviation between both voltage values is amplified and output as a rectangular wave voltage. And an amplifier 49.

【0065】コンバータ装置55は、また、偏差増幅器
49が出力した矩形波電圧を積分する積分器50と、積
分器50が出力した電圧の、電圧コントローラ12aの
比例ゲインを低減させ、電流コントローラ14aの積分
時間を延長させるべきレベルを設定するレベル設定器2
2と、レベル設定器22が設定したレベルと積分器50
が出力した電圧とを比較し、その電圧が前記レベルに達
したときに、電圧コントローラ12aの比例ゲインを低
減させ、電流コントローラ14aの積分時間を延長させ
る信号及び積分器50をリセットさせる信号をそれぞれ
出力する比較器52(第5比較器)とを備えている。
The converter device 55 also reduces the proportional gain of the voltage controller 12a of the voltage output by the integrator 50 and the integrator 50 for integrating the rectangular wave voltage output by the deviation amplifier 49, thereby reducing the current controller 14a. Level setter 2 for setting the level for extending the integration time
2, the level set by the level setter 22 and the integrator 50
When the voltage reaches the level, a signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a and a signal for resetting the integrator 50 are respectively compared. And a comparator 52 (fifth comparator) for outputting.

【0066】また、コンバータ装置55は、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を所定値分延長させる積分時間補
正回路26とを備えている。その他の構成は、実施の形
態1において説明したコンバータ装置27の構成と同様
であるので、説明を省略する。
Further, the converter device 55 receives a signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a, and reduces the proportional gain of the voltage controller 12a by a predetermined value. And an integration time correction circuit 26 for receiving the signal and extending the integration time of the current controller 14a by a predetermined value. Other configurations are the same as the configurations of converter device 27 described in the first embodiment, and description thereof will be omitted.

【0067】以下に、このような構成のコンバータ装置
55の動作を説明する。直流電圧検出回路8が検出した
電圧値が、ハンチングを継続している場合、偏差増幅器
49が、直流電圧検出回路8が検出した電圧値とハンチ
ング判定電圧設定器19が設定した電圧値とを比較し、
検出した電圧値が設定した電圧値を超えたときは、その
両電圧値の偏差を増幅し、矩形波として出力する。
The operation of the converter device 55 having such a configuration will be described below. When the voltage value detected by the DC voltage detection circuit 8 continues hunting, the deviation amplifier 49 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setter 19. Then
When the detected voltage value exceeds the set voltage value, the deviation between the two voltage values is amplified and output as a rectangular wave.

【0068】偏差増幅器49が出力した矩形波電圧は、
積分器50により積分され出力される。積分器50が出
力した電圧は、比較器52により、レベル設定器22が
設定したレベルと比較され、そのレベルに達したとき
は、比較器52が、電圧コントローラ12aの比例ゲイ
ンを低減させ、電流コントローラ14aの積分時間を延
長させる信号をゲイン補正回路24と積分時間補正回路
26とに、積分器50をリセットさせる信号を積分器5
0にそれぞれ出力する。
The rectangular wave voltage output from the deviation amplifier 49 is
It is integrated by the integrator 50 and output. The voltage output from the integrator 50 is compared with the level set by the level setter 22 by the comparator 52, and when the level is reached, the comparator 52 reduces the proportional gain of the voltage controller 12a to reduce the current. The signal for extending the integration time of the controller 14a is sent to the gain correction circuit 24 and the integration time correction circuit 26, and the signal for resetting the integrator 50 is sent to the integrator 5.
Output to 0 respectively.

【0069】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。その他の動
作は、実施の形態1において説明したコンバータ装置2
7の動作と同様であるので、説明を省略する。以上の結
果、コンバータ装置55は、直流電圧検出回路8が検出
した電圧値が、ハンチングを継続したとき、そのハンチ
ングを検出して抑制することができ、構成機器を保護す
ることができる。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. Other operations are performed by the converter device 2 described in the first embodiment.
Since the operation is the same as that of 7, the description thereof will be omitted. As a result, the converter device 55 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and can protect the constituent devices.

【0070】実施の形態6.図6は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置63は、偏差増幅器56が出力
した矩形波電圧を計数するカウンタ58と、カウンタ5
8の計数値の、電圧コントローラ12aの比例ゲインを
低減させ、電流コントローラ14aの積分時間を延長さ
せるべき判定値を設定する判定値設定器30と、判定値
設定器30が設定した判定値とカウンタ58の計数値と
を比較し、計数値が判定値に達したときに、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号及びカウンタ58
をリセットさせる信号をそれぞれ出力する比較器60
(第6比較器)とを備えている。
Sixth Embodiment FIG. 6 is a block diagram showing the configuration of the embodiment of the converter device according to the present invention. The converter device 63 includes a counter 58 for counting the rectangular wave voltage output from the deviation amplifier 56, and a counter 5
The determination value setter 30 for setting the determination value for reducing the proportional gain of the voltage controller 12a of the count value of 8 and extending the integration time of the current controller 14a, and the determination value and the counter set by the determination value setting device 30. A signal and counter 58 that compares the count value of 58 and reduces the proportional gain of the voltage controller 12a and extends the integration time of the current controller 14a when the count value reaches the determination value.
Comparators 60 for outputting signals for resetting
(Sixth comparator).

【0071】このコンバータ装置63は、また、電圧コ
ントローラ12aの比例ゲインを低減させ、電流コント
ローラ14aの積分時間を延長させる信号を受けて、電
圧コントローラ12aの比例ゲインを所定値分低減させ
るゲイン補正回路24と、前記信号を受けて、電流コン
トローラ14aの積分時間を所定値分延長させる積分時
間補正回路26と、カウンタ58をリセットさせる信号
を受けたとき及び偏差増幅器56が出力した矩形波電圧
が所定時間入力されないときに、カウンタ58をリセッ
トするリセット回路57とを備えている。その他の構成
は、実施の形態5において説明したコンバータ装置55
の構成と同様であるので、説明を省略する。
The converter device 63 also receives a signal that reduces the proportional gain of the voltage controller 12a and extends the integration time of the current controller 14a, and reduces the proportional gain of the voltage controller 12a by a predetermined value. 24, the integration time correction circuit 26 that receives the signal and extends the integration time of the current controller 14a by a predetermined value, and the rectangular wave voltage output by the deviation amplifier 56 when the signal that resets the counter 58 is received. A reset circuit 57 is provided for resetting the counter 58 when no time is input. Other configurations are the same as the converter device 55 described in the fifth embodiment.
Since the configuration is the same as that of 1, the description thereof will be omitted.

【0072】以下に、このような構成のコンバータ装置
63の動作を説明する。コンバータ装置63は、偏差増
幅器56が、直流電圧検出回路8が検出した電圧値とハ
ンチング判定電圧設定器19が設定した電圧値とを比較
し、検出した電圧値が設定した電圧値を超えたときは、
その両電圧値の偏差を増幅し、矩形波として出力する。
カウンタ58は、偏差増幅器56が出力した矩形波電圧
を計数する。一方、リセット回路57は、偏差増幅器5
6が出力した矩形波が所定時間入力されないときは、カ
ウンタ58をリセットする。
The operation of the converter device 63 having such a configuration will be described below. When the deviation amplifier 56 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19, the converter device 63 detects that the detected voltage value exceeds the set voltage value. Is
The deviation between the two voltage values is amplified and output as a rectangular wave.
The counter 58 counts the rectangular wave voltage output by the deviation amplifier 56. On the other hand, the reset circuit 57 includes the deviation amplifier 5
When the rectangular wave output by 6 is not input for a predetermined time, the counter 58 is reset.

【0073】比較器60は、カウンタ58の計数値と判
定値設定器30が設定した判定値とを比較し、計数値が
判定値に達したときは、電圧コントローラ12aの比例
ゲインを低減させ、電流コントローラ14aの積分時間
を延長させる信号をゲイン補正回路24と積分時間補正
回路26とに、カウンタ58をリセットさせる信号をリ
セット回路57にそれぞれ出力する。
The comparator 60 compares the count value of the counter 58 with the judgment value set by the judgment value setting device 30. When the count value reaches the judgment value, the proportional gain of the voltage controller 12a is reduced, A signal for extending the integration time of the current controller 14a is output to the gain correction circuit 24 and the integration time correction circuit 26, and a signal for resetting the counter 58 is output to the reset circuit 57, respectively.

【0074】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。リセット回
路57は、カウンタ58をリセットさせる信号を受け
て、カウンタ58をリセットさせる。その他の動作は、
実施の形態5において説明したコンバータ装置55の動
作と同様であるので、説明を省略する。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14a
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. The reset circuit 57 receives the signal for resetting the counter 58 and resets the counter 58. Other operations are
Since the operation is the same as that of converter device 55 described in the fifth embodiment, description thereof will be omitted.

【0075】以上の結果、コンバータ装置63は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き、構成機器を保護することができる。また、偏差増幅
器56が出力電圧を矩形波に成形し、カウンタ58によ
り計数するので、ハンチングの周波数が同一であれば、
ハンチング動作の検出時間は、直流電圧検出回路8が検
出した電圧値に関係なく略同一となると共に、一定時間
ハンチングが継続しないときは、カウンタ58がリセッ
トされるので、インバータ3〜5の負荷の挙動によりハ
ンチングが一時的に発生しても、コンデンサ18の容量
変動によるハンチングと区別することができる。
As a result, the converter device 63 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and can protect the constituent devices. . Further, since the deviation amplifier 56 shapes the output voltage into a rectangular wave and counts it with the counter 58, if the hunting frequency is the same,
The detection time of the hunting operation becomes substantially the same regardless of the voltage value detected by the DC voltage detection circuit 8, and the counter 58 is reset when the hunting does not continue for a certain period of time. Even if hunting occurs temporarily due to the behavior, it can be distinguished from hunting due to the capacitance variation of the capacitor 18.

【0076】実施の形態7.図7は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置70はアップダウンカウンタ6
5を備えている。アップダウンカウンタ65は、偏差増
幅器56が出力した矩形波電圧を計数し、また、クロッ
ク発生器(図示せず)を有し、クロック発生器が発生し
たクロックをカウントダウンする。
Seventh Embodiment FIG. 7 is a block diagram showing the configuration of the embodiment of the converter device according to the present invention. The converter device 70 includes an up / down counter 6
It is equipped with 5. The up / down counter 65 counts the rectangular wave voltage output by the deviation amplifier 56, and has a clock generator (not shown), and counts down the clock generated by the clock generator.

【0077】コンバータ装置70は、また、アップダウ
ンカウンタ65の計数値の、電圧コントローラ12aの
比例ゲインを低減させ、電流コントローラ14aの積分
時間を延長させるべき判定値を設定する判定値設定器3
0と、判定値設定器30が設定した判定値とアップダウ
ンカウンタ65の計数値とを比較し、計数値が判定値に
達したときに、電圧コントローラ12aの比例ゲインを
低減させ、電流コントローラ14aの積分時間を延長さ
せる信号及びカウンタ58をリセットさせる信号をそれ
ぞれ出力する比較器67(第7比較器)とを備えてい
る。
The converter device 70 also reduces the proportional gain of the count value of the up / down counter 65 of the voltage controller 12a and sets the judgment value setting unit 3 for setting the judgment value for extending the integration time of the current controller 14a.
0 and the judgment value set by the judgment value setting unit 30 and the count value of the up / down counter 65 are compared, and when the count value reaches the judgment value, the proportional gain of the voltage controller 12a is reduced, and the current controller 14a And a comparator 67 (seventh comparator) that outputs a signal for extending the integration time and a signal for resetting the counter 58, respectively.

【0078】また、コンバータ装置70は、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を所定値分延長させる積分時間補
正回路26と、アップダウンカウンタ65をリセットさ
せる信号を受けたとき及び偏差増幅器56が出力した矩
形波電圧が所定時間入力されないときに、アップダウン
カウンタ65にクロックのカウントダウンを開始させる
リセット回路64とを備えている。その他の構成は、実
施の形態5において説明したコンバータ装置55の構成
と同様であるので、説明を省略する。
Further, the converter device 70 receives a signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a, and then the gain correction circuit 24 for reducing the proportional gain of the voltage controller 12a by a predetermined value. When receiving the signal, the integration time correction circuit 26 for extending the integration time of the current controller 14a by a predetermined value, and the rectangular wave voltage output by the deviation amplifier 56 when the signal for resetting the up / down counter 65 is received. A reset circuit 64 is provided which causes the up / down counter 65 to start counting down the clock when no input is made for a predetermined time. Other configurations are similar to those of converter device 55 described in the fifth embodiment, and therefore description thereof will be omitted.

【0079】以下に、このような構成のコンバータ装置
70の動作を説明する。コンバータ装置70は、偏差増
幅器56が、直流電圧検出回路8が検出した電圧値とハ
ンチング判定電圧設定器19が設定した電圧値とを比較
し、検出した電圧値が設定した電圧値を超えたときは、
その両電圧値の偏差を増幅し、矩形波として出力する。
アップダウンカウンタ65は、偏差増幅器56が出力し
た矩形波を計数する。
The operation of the converter device 70 having such a configuration will be described below. When the deviation amplifier 56 compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19, the converter device 70 detects that the detected voltage value exceeds the set voltage value. Is
The deviation between the two voltage values is amplified and output as a rectangular wave.
The up / down counter 65 counts the rectangular wave output by the deviation amplifier 56.

【0080】一方、リセット回路64は、偏差増幅器5
6が出力した矩形波が所定時間入力されないときは、ア
ップダウンカウンタ65にクロックのカウントダウンを
開始させる。アップダウンカウンタ65は、0迄カウン
トダウンしたときは、カウントダウンを終了し、カウン
トダウンしているときに、偏差増幅器56から矩形波が
入力されたときは、カウントダウンを中止して、そのと
きの計数値から計数を開始する。
On the other hand, the reset circuit 64 includes the deviation amplifier 5
When the rectangular wave output by 6 is not input for a predetermined time, the up / down counter 65 starts counting down the clock. The up-down counter 65 terminates the countdown when it counts down to 0, and when the rectangular wave is input from the deviation amplifier 56 during the countdown, stops the countdown and restarts from the count value at that time. Start counting.

【0081】比較器67は、アップダウンカウンタ65
の計数値と判定値設定器30が設定した判定値とを比較
し、計数値が判定値に達したときに、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号をゲイン補正回路24と
積分時間補正回路26とに、アップダウンカウンタ65
をリセットさせる信号をリセット回路64にそれぞれ出
力する。
The comparator 67 includes an up / down counter 65.
Of the current controller 14 is compared with the judgment value set by the judgment value setter 30, and when the count value reaches the judgment value, the proportional gain of the voltage controller 12a is reduced.
A signal for extending the integration time of a is sent to the gain correction circuit 24 and the integration time correction circuit 26 by the up / down counter 65.
The reset signal is output to the reset circuit 64.

【0082】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。リセット回
路64は、アップダウンカウンタ65をリセットさせる
信号を受けて、アップダウンカウンタ65にクロックの
カウントダウンを開始させる。その他の動作は、実施の
形態5において説明したコンバータ装置55の動作と同
様であるので、説明を省略する。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14a
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. The reset circuit 64 receives the signal for resetting the up / down counter 65 and causes the up / down counter 65 to start counting down the clock. Other operations are the same as the operations of converter device 55 described in the fifth embodiment, and therefore description thereof will be omitted.

【0083】以上の結果、コンバータ装置70は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き、構成機器を保護することができる。また、偏差増幅
器56が出力電圧を矩形波に成形し、アップダウンカウ
ンタ65により計数するので、ハンチングの周波数が同
一であれば、ハンチング動作の検出時間は、直流電圧検
出回路8が検出した電圧値に関係なく略同一となる。
As a result, the converter device 70 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and protect the constituent devices. . Further, since the deviation amplifier 56 shapes the output voltage into a rectangular wave and counts it with the up / down counter 65, if the hunting frequency is the same, the detection time of the hunting operation is the voltage value detected by the DC voltage detection circuit 8. It is almost the same regardless of.

【0084】また、一定時間ハンチングが継続しないと
きは、アップダウンカウンタ65にクロックのカウント
ダウンを開始させるので、インバータ3〜5の負荷の挙
動によりハンチングが一時的に発生しても、コンデンサ
18の容量変動によるハンチングと区別することができ
ると共に、カウントダウンが終了する前に、矩形波が入
力されたときは、カウントダウンを中止して、そのとき
の計数値から計数を開始するので、インバータ3〜5の
負荷の挙動によりハンチングが短時間に繰り返し発生し
ても、コンデンサ18の容量変動によるハンチングと区
別することができる。
When the hunting does not continue for a certain period of time, the up / down counter 65 starts counting down the clock. Therefore, even if the hunting occurs temporarily due to the load behavior of the inverters 3 to 5, the capacitance of the capacitor 18 is increased. This can be distinguished from hunting due to fluctuations, and when a rectangular wave is input before the countdown ends, the countdown is stopped and counting is started from the count value at that time. Even if the hunting repeatedly occurs in a short time due to the behavior of the load, it can be distinguished from the hunting due to the capacitance variation of the capacitor 18.

【0085】実施の形態8.図8は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置81は、直流電圧検出回路8が
検出した電圧値がハンチングしたときに、そのハンチン
グを判定する為の電圧を設定するハンチング判定電圧設
定器19と、直流電圧検出回路8が検出した電圧値とハ
ンチング判定電圧設定器19が設定した電圧値とを比較
し、検出した電圧値が設定した電圧値を超えているとき
にオン信号を出力する比較器71(第8比較器)と、比
較器71が出力したオン信号によりオンするリレー73
(リレー接点74)と、リレー73がオンしているとき
に、所定の電圧信号を発生させる信号発生器72とを備
えている。比較器71、リレー73及び信号発生器72
は絶縁比較器75を構成している。
Eighth Embodiment FIG. 8 is a block diagram showing the configuration of the embodiment of the converter device according to the present invention. The converter device 81 includes a hunting determination voltage setter 19 that sets a voltage for determining hunting when the voltage value detected by the DC voltage detection circuit 8 hunts, and a voltage detected by the DC voltage detection circuit 8. The value is compared with the voltage value set by the hunting determination voltage setter 19 and compared with a comparator 71 (eighth comparator) that outputs an ON signal when the detected voltage value exceeds the set voltage value. Relay 73 that is turned on by the ON signal output from the device 71
A (relay contact 74) and a signal generator 72 that generates a predetermined voltage signal when the relay 73 is turned on are provided. Comparator 71, relay 73 and signal generator 72
Constitutes an insulation comparator 75.

【0086】コンバータ装置81は、また、信号発生器
72が出力した電圧信号を積分する積分器76と、積分
器76が出力した電圧の、電圧コントローラ12aの比
例ゲインを低減させ、電流コントローラ14aの積分時
間を延長させるべきレベルを設定するレベル設定器22
と、レベル設定器22が設定したレベルと積分器76が
出力した電圧とを比較し、その電圧が前記レベルに達し
たときに、電圧コントローラ12aの比例ゲインを低減
させ、電流コントローラ14aの積分時間を延長させる
信号及び積分器76をリセットさせる信号をそれぞれ出
力する比較器78(第9比較器)とを備えている。
The converter device 81 also reduces the proportional gain of the voltage controller 12a for the voltage output by the integrator 76 and the integrator 76 for integrating the voltage signal output by the signal generator 72, and the current controller 14a outputs the proportional gain. Level setter 22 for setting a level for extending the integration time
And the voltage set by the level setter 22 is compared with the voltage output by the integrator 76, and when the voltage reaches the level, the proportional gain of the voltage controller 12a is reduced and the integration time of the current controller 14a is reduced. And a comparator 78 (ninth comparator) that outputs a signal for extending the signal and a signal for resetting the integrator 76, respectively.

【0087】また、コンバータ装置81は、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を所定値分延長させる積分時間補
正回路26とを備えている。その他の構成は、実施の形
態1において説明したコンバータ装置27の構成と同様
であるので、説明を省略する。
Further, the converter device 81 receives the signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a, and the gain correction circuit 24 for reducing the proportional gain of the voltage controller 12a by a predetermined value. And an integration time correction circuit 26 for receiving the signal and extending the integration time of the current controller 14a by a predetermined value. Other configurations are the same as the configurations of converter device 27 described in the first embodiment, and description thereof will be omitted.

【0088】以下に、このような構成のコンバータ装置
81の動作を説明する。直流電圧検出回路8が検出した
電圧値が、ハンチングを継続している場合、比較器71
が、直流電圧検出回路8が検出した電圧値とハンチング
判定電圧設定器19が設定した電圧値とを比較し、検出
した電圧値が設定した電圧値を超えたときは、オン信号
を出力する。リレー73は、比較器71が出力したオン
信号によりオンし、信号発生器72は、リレー73がオ
ンしているときに、所定の電圧信号を出力する。
The operation of the converter device 81 having such a configuration will be described below. When the voltage value detected by the DC voltage detection circuit 8 continues hunting, the comparator 71
Compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19, and outputs an ON signal when the detected voltage value exceeds the set voltage value. The relay 73 is turned on by the ON signal output from the comparator 71, and the signal generator 72 outputs a predetermined voltage signal when the relay 73 is turned on.

【0089】信号発生器72が出力した電圧信号は、積
分器76により積分され出力される。積分器76が出力
した電圧は、比較器78により、レベル設定器22が設
定したレベルと比較され、そのレベルに達したときは、
比較器78が、電圧コントローラ12aの比例ゲインを
低減させ、電流コントローラ14aの積分時間を延長さ
せる信号をゲイン補正回路24と積分時間補正回路26
とに、積分器76をリセットさせる信号を積分器76に
それぞれ出力する。
The voltage signal output from the signal generator 72 is integrated by the integrator 76 and output. The voltage output from the integrator 76 is compared with the level set by the level setter 22 by the comparator 78, and when the level is reached,
The comparator 78 outputs a signal for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a to the gain correction circuit 24 and the integration time correction circuit 26.
Then, a signal for resetting the integrator 76 is output to the integrator 76, respectively.

【0090】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。積分器76
は、積分器76をリセットさせる信号を受けてリセット
する。その他の動作は、実施の形態1において説明した
コンバータ装置27の動作と同様であるので、説明を省
略する。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14a
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. Integrator 76
Receives a signal for resetting the integrator 76 and resets it. Other operations are the same as the operations of converter device 27 described in the first embodiment, and therefore description thereof will be omitted.

【0091】以上の結果、コンバータ装置81は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き構成機器を保護することができる。また、比較器7
1、リレー73及び信号発生器72により、積分器76
以降の保護回路と直流電圧検出回路8とが絶縁でき、リ
レー73により信号発生器72の出力電圧を矩形波に成
形し、積分器76により積分するので、ハンチングの周
波数が同一であれば、ハンチング動作の検出時間は、直
流電圧検出回路8が検出した電圧値に関係なく略同一と
なる。
As a result of the above, when the voltage value detected by the DC voltage detection circuit 8 continues hunting, the converter device 81 can detect and suppress the hunting and protect the constituent devices. Also, the comparator 7
1, the relay 73 and the signal generator 72, the integrator 76
The subsequent protection circuit and the DC voltage detection circuit 8 can be insulated, the output voltage of the signal generator 72 is shaped into a rectangular wave by the relay 73, and integrated by the integrator 76. Therefore, if the hunting frequency is the same, hunting is performed. The operation detection time is substantially the same regardless of the voltage value detected by the DC voltage detection circuit 8.

【0092】実施の形態9.図9は、本発明に係るコン
バータ装置の実施の形態の構成を示すブロック図であ
る。このコンバータ装置87は、信号発生器72が出力
した電圧信号を計数するカウンタ82と、カウンタ82
の計数値の、電圧コントローラ12aの比例ゲインを低
減させ、電流コントローラ14aの積分時間を延長させ
るべき判定値を設定する判定値設定器30と、判定値設
定器30が設定した判定値とカウンタ82が計数した計
数値とを比較し、その計数値が前記判定値に達したとき
に、電圧コントローラ12aの比例ゲインを低減させ、
電流コントローラ14aの積分時間を延長させる信号及
びカウンタ82をリセットさせる信号をそれぞれ出力す
る比較器84(第10比較器)とを備えている。
Ninth Embodiment FIG. 9 is a block diagram showing the configuration of the embodiment of the converter device according to the present invention. The converter device 87 includes a counter 82 that counts the voltage signal output from the signal generator 72, and a counter 82.
Determination value setter 30 for setting the determination value for reducing the proportional gain of the voltage controller 12a and extending the integration time of the current controller 14a, the determination value set by the determination value setting device 30, and the counter 82 Compares the count value counted by the above, and when the count value reaches the determination value, reduces the proportional gain of the voltage controller 12a,
A comparator 84 (tenth comparator) for outputting a signal for extending the integration time of the current controller 14a and a signal for resetting the counter 82, respectively.

【0093】コンバータ装置87は、また、電圧コント
ローラ12aの比例ゲインを低減させ、電流コントロー
ラ14aの積分時間を延長させる信号を受けて、電圧コ
ントローラ12aの比例ゲインを所定値分低減させるゲ
イン補正回路24と、前記信号を受けて、電流コントロ
ーラ14aの積分時間を所定値分延長させる積分時間補
正回路26とを備えている。その他の構成は、実施の形
態8において説明したコンバータ装置81の構成と同様
であるので、説明を省略する。
The converter device 87 also receives a signal that reduces the proportional gain of the voltage controller 12a and extends the integration time of the current controller 14a, and reduces the proportional gain of the voltage controller 12a by a predetermined value. And an integration time correction circuit 26 for receiving the signal and extending the integration time of the current controller 14a by a predetermined value. Other configurations are the same as the configurations of converter device 81 described in the eighth embodiment, and description thereof will be omitted.

【0094】以下に、このような構成のコンバータ装置
87の動作を説明する。直流電圧検出回路8が検出した
電圧値が、ハンチングを継続している場合、比較器71
が、直流電圧検出回路8が検出した電圧値とハンチング
判定電圧設定器19が設定した電圧値とを比較し、検出
した電圧値が設定した電圧値を超えたときは、オン信号
を出力する。リレー73は、比較器71が出力したオン
信号によりオンし、信号発生器72は、リレー73がオ
ンしているときに、所定の電圧信号を出力する。カウン
タ82は、信号発生器72が出力した矩形波である電圧
信号を計数する。
The operation of the converter device 87 having such a configuration will be described below. When the voltage value detected by the DC voltage detection circuit 8 continues hunting, the comparator 71
Compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19, and outputs an ON signal when the detected voltage value exceeds the set voltage value. The relay 73 is turned on by the ON signal output from the comparator 71, and the signal generator 72 outputs a predetermined voltage signal when the relay 73 is turned on. The counter 82 counts the voltage signal that is a rectangular wave output from the signal generator 72.

【0095】比較器84は、カウンタ82の計数値と判
定値設定器30が設定した判定値とを比較し、計数値が
判定値に達したときに、電圧コントローラ12aの比例
ゲインを低減させ、電流コントローラ14aの積分時間
を延長させる信号をゲイン補正回路24と積分時間補正
回路26とに、カウンタ82をリセットさせる信号をカ
ウンタ82にそれぞれ出力する。
The comparator 84 compares the count value of the counter 82 with the judgment value set by the judgment value setting device 30, and when the count value reaches the judgment value, reduces the proportional gain of the voltage controller 12a, A signal for extending the integration time of the current controller 14a is output to the gain correction circuit 24 and the integration time correction circuit 26, and a signal for resetting the counter 82 is output to the counter 82, respectively.

【0096】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。カウンタ8
2は、カウンタ82をリセットさせる信号を受けてリセ
ットする。その他の動作は、実施の形態8において説明
したコンバータ装置80の動作と同様であるので、説明
を省略する。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14a
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. Counter 8
2 receives the signal for resetting the counter 82 and resets it. Other operations are the same as the operations of converter device 80 described in the eighth embodiment, and therefore description thereof will be omitted.

【0097】以上の結果、コンバータ装置87は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き、構成機器を保護することができる。また、比較器7
1、リレー73及び信号発生器72により、カウンタ8
2以降の保護回路と直流電圧検出回路8とが絶縁でき、
リレー73により信号発生器72の出力電圧を矩形波に
成形し、カウンタ82により計数するので、ハンチング
の周波数が同一であれば、ハンチング動作の検出時間
は、直流電圧検出回路8が検出した電圧値に関係なく略
同一となる。
As a result of the above, the converter device 87 can detect and suppress the hunting when the voltage value detected by the DC voltage detection circuit 8 continues the hunting, and the constituent devices can be protected. . Also, the comparator 7
1, the relay 73 and the signal generator 72, the counter 8
The protection circuit after 2 and the DC voltage detection circuit 8 can be insulated,
Since the output voltage of the signal generator 72 is shaped into a rectangular wave by the relay 73 and is counted by the counter 82, if the hunting frequency is the same, the detection time of the hunting operation is the voltage value detected by the DC voltage detection circuit 8. It is almost the same regardless of.

【0098】実施の形態10.図10は、本発明に係る
コンバータ装置の実施の形態の構成を示すブロック図で
ある。このコンバータ装置94はアップダウンカウンタ
88を備えている。アップダウンカウンタ88は、信号
発生器72が出力した電圧信号を計数し、また、クロッ
ク発生器(図示せず)を有し、クロック発生器が発生し
たクロックをカウントダウンする。
Embodiment 10. FIG. 10 is a block diagram showing the configuration of the embodiment of the converter device according to the present invention. The converter device 94 includes an up / down counter 88. The up / down counter 88 counts the voltage signal output from the signal generator 72, and has a clock generator (not shown), and counts down the clock generated by the clock generator.

【0099】コンバータ装置94は、また、アップダウ
ンカウンタ88の計数値の、電圧コントローラ12aの
比例ゲインを低減させ、電流コントローラ14aの積分
時間を延長させるべき判定値を設定する判定値設定器3
0と、判定値設定器30が設定した判定値とアップダウ
ンカウンタ88が計数した計数値とを比較し、その計数
値が前記判定値に達したときに、電圧コントローラ12
aの比例ゲインを低減させ、電流コントローラ14aの
積分時間を延長させる信号及びアップダウンカウンタ8
8をリセットさせる信号をそれぞれ出力する比較器91
(第11比較器)とを備えている。
The converter device 94 also reduces the proportional gain of the count value of the up / down counter 88 of the voltage controller 12a and sets the judgment value setter 3 for setting the judgment value for extending the integration time of the current controller 14a.
0 is compared with the judgment value set by the judgment value setter 30 and the count value counted by the up / down counter 88, and when the count value reaches the judgment value, the voltage controller 12
a signal for reducing the proportional gain of a and extending the integration time of the current controller 14a, and the up / down counter 8
Comparator 91 for outputting a signal for resetting 8 respectively
(11th comparator).

【0100】このコンバータ装置94は、また、電圧コ
ントローラ12aの比例ゲインを低減させ、電流コント
ローラ14aの積分時間を延長させる信号を受けて、電
圧コントローラ12aの比例ゲインを所定値分低減させ
るゲイン補正回路24と、前記信号を受けて、電流コン
トローラ14aの積分時間を所定値分延長させる積分時
間補正回路26と、信号発生器72が出力した電圧信号
が所定時間入力されないとき及びアップダウンカウンタ
88をリセットさせる信号を受けたときに、アップダウ
ンカウンタ88にクロックのカウントダウンを開始させ
るリセット回路88とを備えている。その他の構成は、
実施の形態8において説明したコンバータ装置81の構
成と同様であるので、説明を省略する。
The converter device 94 also receives a signal that reduces the proportional gain of the voltage controller 12a and extends the integration time of the current controller 14a, and reduces the proportional gain of the voltage controller 12a by a predetermined value. 24, an integration time correction circuit 26 that receives the signal and extends the integration time of the current controller 14a by a predetermined value, and resets the up / down counter 88 when the voltage signal output from the signal generator 72 is not input for the predetermined time. And a reset circuit 88 that causes the up / down counter 88 to start counting down the clock when receiving the signal. Other configurations are
Since the configuration is the same as that of converter device 81 described in the eighth embodiment, description thereof will be omitted.

【0101】以下に、このような構成のコンバータ装置
94の動作を説明する。直流電圧検出回路8が検出した
電圧値が、ハンチングを継続している場合、比較器71
が、直流電圧検出回路8が検出した電圧値とハンチング
判定電圧設定器19が設定した電圧値とを比較し、検出
した電圧値が設定した電圧値を超えたときは、オン信号
を出力する。リレー73は、比較器71が出力したオン
信号によりオンし、信号発生器72は、リレー73がオ
ンしているときに、所定の電圧信号を出力する。アップ
ダウンカウンタ88は、信号発生器72が出力した矩形
波である電圧信号を計数する。
The operation of the converter device 94 having such a configuration will be described below. When the voltage value detected by the DC voltage detection circuit 8 continues hunting, the comparator 71
Compares the voltage value detected by the DC voltage detection circuit 8 with the voltage value set by the hunting determination voltage setting device 19, and outputs an ON signal when the detected voltage value exceeds the set voltage value. The relay 73 is turned on by the ON signal output from the comparator 71, and the signal generator 72 outputs a predetermined voltage signal when the relay 73 is turned on. The up / down counter 88 counts the voltage signal that is a rectangular wave output from the signal generator 72.

【0102】一方、リセット回路89は、信号発生器7
2が出力した矩形波が所定時間入力されないときは、ア
ップダウンカウンタ88にクロックのカウントダウンを
開始させる。アップダウンカウンタ88は、0迄カウン
トダウンしたときは、カウントダウンを終了し、カウン
トダウンしているときに、信号発生器72から矩形波が
入力されたときは、カウントダウンを中止して、そのと
きの計数値から計数を開始する。
On the other hand, the reset circuit 89 includes the signal generator 7
When the rectangular wave output by 2 is not input for a predetermined time, the up / down counter 88 starts the clock countdown. The up-down counter 88 terminates the countdown when it counts down to 0, and when the rectangular wave is input from the signal generator 72 while it is counting down, stops the countdown and returns the count value at that time. Start counting from.

【0103】比較器91は、アップダウンカウンタ88
の計数値と判定値設定器30が設定した判定値とを比較
し、計数値が判定値に達したときに、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号をゲイン補正回路24と
積分時間補正回路26とに、アップダウンカウンタ88
をリセットさせる信号をリセット回路89にそれぞれ出
力する。
The comparator 91 has an up / down counter 88.
Of the current controller 14 is compared with the judgment value set by the judgment value setter 30, and when the count value reaches the judgment value, the proportional gain of the voltage controller 12a is reduced.
A signal for extending the integration time of a is sent to the gain correction circuit 24 and the integration time correction circuit 26, and the up / down counter 88
The reset signal is output to the reset circuit 89.

【0104】ゲイン補正回路24は、電圧コントローラ
12aの比例ゲインを低減させ、電流コントローラ14
aの積分時間を延長させる信号を受けて、電圧コントロ
ーラ12aの比例ゲインを所定値分低減させる。積分時
間補正回路26は、前記信号を受けて、電流コントロー
ラ14aの積分時間を所定値分延長させる。リセット回
路89は、アップダウンカウンタ88をリセットさせる
信号を受けて、アップダウンカウンタ88にクロックの
カウントダウンを開始させる。その他の動作は、実施の
形態8において説明したコンバータ装置81の動作と同
様であるので、説明を省略する。
The gain correction circuit 24 reduces the proportional gain of the voltage controller 12a, and the current controller 14a
The proportional gain of the voltage controller 12a is reduced by a predetermined value in response to the signal for extending the integration time of a. The integration time correction circuit 26 receives the signal and extends the integration time of the current controller 14a by a predetermined value. The reset circuit 89 receives the signal for resetting the up / down counter 88, and causes the up / down counter 88 to start clock countdown. Other operations are the same as the operations of converter device 81 described in the eighth embodiment, and therefore description thereof will be omitted.

【0105】以上の結果、コンバータ装置94は、直流
電圧検出回路8が検出した電圧値が、ハンチングを継続
したとき、そのハンチングを検出して抑制することがで
き、構成機器を保護することができる。また、コンバー
タ装置94は、比較器71、リレー72及び信号発生器
72により、アップダウンカウンタ88以降の保護回路
と直流電圧検出回路8とが絶縁でき、リレー73により
信号発生器72の出力電圧を矩形波に成形し、アップダ
ウンカウンタ88により計数するので、ハンチングの周
波数が同一であれば、ハンチング動作の検出時間は、直
流電圧検出回路8が検出した電圧値に関係なく略同一と
なる。
As a result of the above, when the voltage value detected by the DC voltage detection circuit 8 continues to hunt, the converter device 94 can detect and suppress the hunting, and protect the constituent equipment. . Further, in the converter device 94, the protection circuit after the up / down counter 88 and the DC voltage detection circuit 8 can be insulated by the comparator 71, the relay 72, and the signal generator 72, and the output voltage of the signal generator 72 is relayed by the relay 73. Since the rectangular wave is formed and counted by the up / down counter 88, if the hunting frequency is the same, the detection time of the hunting operation becomes substantially the same regardless of the voltage value detected by the DC voltage detection circuit 8.

【0106】また、コンバータ装置94は、一定時間ハ
ンチングが継続しないときは、アップダウンカウンタ8
8にクロックのカウントダウンを開始させるので、イン
バータ3〜5の負荷の挙動によりハンチングが一時的に
発生しても、コンデンサ18の容量変動によるハンチン
グと区別することができると共に、カウントダウンが終
了する前に、矩形波が入力されたときは、カウントダウ
ンを中止して、そのときの計数値から計数を開始するの
で、インバータ3〜5の負荷の挙動によりハンチングが
短時間に繰り返し発生しても、コンデンサ18の容量変
動によるハンチングと区別することができる。
When the hunting does not continue for a certain period of time, the converter device 94 uses the up / down counter 8
Since the clock countdown is started by 8, even if the hunting occurs temporarily due to the behavior of the loads of the inverters 3 to 5, it can be distinguished from the hunting due to the capacitance variation of the capacitor 18, and before the countdown ends. , When the rectangular wave is input, the countdown is stopped and the counting is started from the count value at that time. Therefore, even if hunting occurs repeatedly in a short time due to the load behavior of the inverters 3 to 5, the capacitor 18 It can be distinguished from hunting due to capacity fluctuation.

【0107】[0107]

【発明の効果】第1発明に係るコンバータ装置によれ
ば、コンバータ部が、交流電力から変換した直流電力を
供給し、直流電圧検出回路が、コンバータ部が出力する
直流電圧を検出し、基準回路が、その直流電圧の基準値
を出力する。電圧コントローラは、基準回路が出力した
基準値及び直流電圧検出回路が検出した直流電圧値の偏
差を増幅して出力する。電流検出器がコンバータ部への
入力電流を検出し、電流コントローラは、電流検出器が
検出した電流値及び電圧コントローラの出力値の偏差を
増幅し、電流制御信号としてコンバータ部に与える。振
動判定電圧設定器が、直流電圧検出回路が検出した電圧
が振動したときに、その振動を判定する為の電圧を設定
し、第1比較器は、直流電圧検出回路が検出した電圧と
振動判定電圧設定器が設定した電圧とを比較し、検出し
た電圧が設定した電圧を超えた分に応じた電圧を出力す
る。
According to the converter device of the first aspect of the invention, the converter section supplies the DC power converted from the AC power, and the DC voltage detection circuit detects the DC voltage output from the converter section, and the reference circuit. Outputs the reference value of the DC voltage. The voltage controller amplifies and outputs the deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit. The current detector detects the input current to the converter unit, and the current controller amplifies the deviation between the current value detected by the current detector and the output value of the voltage controller, and supplies it to the converter unit as a current control signal. The vibration determination voltage setter sets a voltage for determining the vibration when the voltage detected by the DC voltage detection circuit vibrates, and the first comparator sets the voltage detected by the DC voltage detection circuit and the vibration determination. It compares the voltage set by the voltage setter and outputs a voltage corresponding to the amount by which the detected voltage exceeds the set voltage.

【0108】ゲイン判定部は、第1比較器が出力した電
圧に基づき、電圧コントローラの比例ゲインを低減さ
せ、しかも、電流コントローラの積分時間を延長させる
べきか否かを判定し、低減させ、しかも、延長させるべ
きと判定したときに、電圧コントローラの比例ゲインを
所定値分低減させると共に電流コントローラの積分時間
を所定値分延長させる信号を出力する。これにより、出
力した電圧が低レベルでハンチングを継続したとき、そ
のハンチングを検出して抑制し構成機器を保護すること
ができる。
The gain judging section judges, based on the voltage output from the first comparator, whether or not the proportional gain of the voltage controller should be reduced, and further whether or not the integration time of the current controller should be extended. When it is determined that the voltage controller should be extended, a signal that reduces the proportional gain of the voltage controller by a predetermined value and extends the integration time of the current controller by a predetermined value is output. As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices.

【0109】第2発明に係るコンバータ装置によれば、
ゲイン判定部は、積分器が、第1比較器が出力した電圧
を積分し、レベル設定器が、積分器が出力した電圧の、
電圧コントローラの比例ゲインを低減させ、しかも、電
流コントローラの積分時間を延長させるべきレベルを設
定する。第2比較器は、レベル設定器が設定したレベル
と積分器が出力した電圧とを比較し、その電圧が前記レ
ベルに達したときに、電圧コントローラの比例ゲインを
低減させると共に電流コントローラの積分時間を延長さ
せる信号を出力し、しかも、積分器をリセットする。こ
れにより、出力した電圧が低レベルでハンチングを継続
したとき、そのハンチングを検出して抑制し構成機器を
保護することができる。
According to the converter device of the second invention,
In the gain determination unit, the integrator integrates the voltage output by the first comparator, and the level setting unit outputs the voltage output by the integrator.
The level is set to reduce the proportional gain of the voltage controller and extend the integration time of the current controller. The second comparator compares the level set by the level setter with the voltage output by the integrator, and when the voltage reaches the level, the proportional gain of the voltage controller is reduced and the integration time of the current controller is reduced. Outputs a signal to extend the signal and resets the integrator. As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices.

【0110】第3発明に係るコンバータ装置によれば、
ゲイン判定部は、波形成形回路が、第1比較器の出力を
矩形波に成形し、カウンタが、波形成形回路が出力した
矩形波を計数し、判定値設定器が、カウンタの計数値
の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべき判定
値を設定する。第3比較器は、判定値設定器が設定した
判定値とカウンタの計数値とを比較し、その計数値が前
記判定値に達したときに、電圧コントローラの比例ゲイ
ンを低減させると共に電流コントローラの積分時間を延
長させる信号を出力し、しかも、カウンタをリセットす
る。これにより、出力した電圧が低レベルでハンチング
を継続したとき、そのハンチングを検出して抑制し構成
機器を保護することができる。また、ハンチングの周波
数が同一であれば、ハンチング動作の検出時間は、その
電圧値に関係なく略同一となる。
According to the converter device of the third invention,
In the gain determination unit, the waveform shaping circuit shapes the output of the first comparator into a rectangular wave, the counter counts the rectangular wave output from the waveform shaping circuit, and the determination value setting unit determines the count value of the counter. The determination value is set to reduce the proportional gain of the voltage controller and extend the integration time of the current controller. The third comparator compares the judgment value set by the judgment value setter with the count value of the counter, and when the count value reaches the judgment value, reduces the proportional gain of the voltage controller and reduces the proportional gain of the current controller. It outputs a signal that extends the integration time and resets the counter. As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices. Further, if the hunting frequency is the same, the hunting operation detection time is substantially the same regardless of the voltage value.

【0111】第4発明に係るコンバータ装置によれば、
リセット回路は、波形成形回路が出力した矩形波が所定
時間入力されないときに、カウンタをリセットするの
で、インバータの負荷の挙動によりハンチングが一時的
に発生しても、負荷が有するコンデンサの容量変動によ
るハンチングと区別することができる。
According to the converter device of the fourth invention,
The reset circuit resets the counter when the rectangular wave output from the waveform shaping circuit is not input for a predetermined time.Therefore, even if hunting occurs temporarily due to the load behavior of the inverter, it may be It can be distinguished from hunting.

【0112】第5発明に係るコンバータ装置によれば、
ゲイン判定部は、波形成形回路が、第1比較器の出力を
矩形波に成形し、アップダウンカウンタが、波形成形回
路が出力した矩形波を計数し、クロック発生器が発生し
たクロックをカウントダウンする。判定値設定器が、ア
ップダウンカウンタの計数値の、電圧コントローラの比
例ゲインを低減させ、しかも、電流コントローラの積分
時間を延長させるべき判定値を設定し、第4比較器は、
その設定した判定値とアップダウンカウンタの計数値と
を比較し、その計数値が前記判定値に達したときに、電
圧コントローラの比例ゲインを低減させると共に電流コ
ントローラの積分時間を延長させる信号を出力する。リ
セット回路は、第4比較器がこの信号を出力したとき及
び波形成形回路が出力した矩形波が所定時間入力されな
いときに、アップダウンカウンタに前記クロックのカウ
ントダウンを開始させる。
According to the converter device of the fifth invention,
In the gain determination unit, the waveform shaping circuit shapes the output of the first comparator into a rectangular wave, the up / down counter counts the rectangular wave output from the waveform shaping circuit, and counts down the clock generated by the clock generator. . The judgment value setter sets a judgment value for reducing the proportional gain of the voltage controller of the count value of the up / down counter and further extending the integration time of the current controller, and the fourth comparator is
The set judgment value is compared with the count value of the up / down counter, and when the count value reaches the judgment value, a signal for reducing the proportional gain of the voltage controller and extending the integration time of the current controller is output. To do. The reset circuit causes the up / down counter to start counting down the clock when the fourth comparator outputs this signal and when the rectangular wave output from the waveform shaping circuit is not input for a predetermined time.

【0113】これにより、出力した電圧が低レベルでハ
ンチングを継続したとき、そのハンチングを検出して抑
制し構成機器を保護することができる。また、ハンチン
グの周波数が同一であれば、ハンチング動作の検出時間
は、その電圧値に関係なく略同一となる。また、インバ
ータの負荷の挙動によりハンチングが一時的に発生して
も、負荷が有するコンデンサの容量変動によるハンチン
グと区別することができると共に、インバータの負荷の
挙動によりハンチングが短時間に繰り返し発生しても、
コンデンサの容量変動によるハンチングと区別すること
ができる。
As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices. Further, if the hunting frequency is the same, the hunting operation detection time is substantially the same regardless of the voltage value. Moreover, even if hunting occurs temporarily due to the behavior of the load of the inverter, it can be distinguished from hunting due to the capacitance variation of the capacitor that the load has, and due to the behavior of the load of the inverter, hunting occurs repeatedly in a short time. Also,
It can be distinguished from hunting due to capacitance fluctuation of the capacitor.

【0114】第6発明に係るコンバータ装置によれば、
コンバータ部が、交流電力から変換した直流電力を供給
し、直流電圧検出回路が、コンバータ部が出力する直流
電圧を検出し、基準回路が、その直流電圧の基準値を出
力する。電圧コントローラは、基準回路が出力した基準
値及び直流電圧検出回路が検出した直流電圧値の偏差を
増幅して出力する。電流検出器が、コンバータ部への入
力電流を検出し、電流コントローラは、電流検出器が検
出した電流値及び電圧コントローラの出力値の偏差を増
幅し、電流制御信号としてコンバータ部に与える。振動
判定電圧設定器が、直流電圧検出回路が検出した電圧が
振動したときに、その振動を判定する為の電圧を設定
し、偏差増幅器は、直流電圧検出回路が検出した電圧と
振動判定電圧設定器が設定した電圧とを比較し、検出し
た電圧が設定した電圧を超えたときに、両電圧の偏差を
増幅し矩形波電圧として出力する。
According to the converter device of the sixth invention,
The converter unit supplies the DC power converted from the AC power, the DC voltage detection circuit detects the DC voltage output from the converter unit, and the reference circuit outputs the reference value of the DC voltage. The voltage controller amplifies and outputs the deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit. The current detector detects the input current to the converter unit, and the current controller amplifies the deviation between the current value detected by the current detector and the output value of the voltage controller, and supplies it to the converter unit as a current control signal. The vibration judgment voltage setting device sets the voltage for judging the vibration when the voltage detected by the DC voltage detection circuit vibrates, and the deviation amplifier sets the voltage detected by the DC voltage detection circuit and the vibration judgment voltage setting. When the detected voltage exceeds the set voltage, the deviation between the two voltages is amplified and output as a rectangular wave voltage.

【0115】ゲイン判定部は、偏差増幅器が出力した矩
形波電圧に基づき電圧コントローラの比例ゲインを低減
させ、しかも、電流コントローラの積分時間を延長させ
るべきか否かを判定し、低減させ、しかも、延長させる
べきと判定したときに、電圧コントローラの比例ゲイン
を所定値分低減させ、電流コントローラの積分時間を所
定値分延長させる信号を出力する。これにより、出力し
た電圧が低レベルでハンチングを継続したとき、そのハ
ンチングを検出して抑制し構成機器を保護することがで
きる。
The gain determination unit reduces the proportional gain of the voltage controller based on the rectangular wave voltage output from the deviation amplifier, and further determines and reduces whether or not to extend the integration time of the current controller. When it is determined that the voltage controller should be extended, a signal that reduces the proportional gain of the voltage controller by a predetermined value and extends the integration time of the current controller by a predetermined value is output. As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices.

【0116】第7発明に係るコンバータ装置によれば、
ゲイン判定部は、積分器が、偏差増幅器が出力した矩形
波電圧を積分し、レベル設定器が、積分器が出力した電
圧の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべきレベ
ルを設定する。第5比較器は、レベル設定器が設定した
レベルと積分器が出力した電圧とを比較し、その電圧が
前記レベルに達したときに、電圧コントローラの比例ゲ
インを低減させると共に電流コントローラの積分時間を
延長させる信号を出力し、しかも、積分器をリセットす
る。これにより、出力した電圧が低レベルでハンチング
を継続したとき、そのハンチングを検出して抑制し構成
機器を保護することができる。
According to the converter device of the seventh invention,
In the gain determination unit, the integrator integrates the rectangular wave voltage output by the deviation amplifier, the level setter reduces the proportional gain of the voltage controller of the voltage output by the integrator, and further, the integration time of the current controller. Set the level to extend. The fifth comparator compares the level set by the level setter with the voltage output by the integrator, and when the voltage reaches the level, reduces the proportional gain of the voltage controller and reduces the integration time of the current controller. Outputs a signal to extend the signal and resets the integrator. As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices.

【0117】第8発明に係るコンバータ装置によれば、
ゲイン判定部は、カウンタが、偏差増幅器が出力した矩
形波電圧を計数し、判定値設定器が、カウンタの計数値
の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべき判定
値を設定する。第6比較器は、判定値設定器が設定した
判定値とカウンタの計数値とを比較し、その計数値が前
記判定値に達したときに、電圧コントローラの比例ゲイ
ンを低減させると共に電流コントローラの積分時間を延
長させる信号を出力する。リセット回路は、第6比較器
がこの信号を出力したとき及び偏差増幅器が出力した矩
形波電圧が所定時間入力されないときに、カウンタをリ
セットする。
According to the converter device of the eighth invention,
In the gain determination unit, the counter counts the rectangular wave voltage output by the deviation amplifier, and the determination value setter reduces the proportional gain of the voltage controller of the count value of the counter, and further extends the integration time of the current controller. Set the judgment value that should be made. The sixth comparator compares the judgment value set by the judgment value setter with the count value of the counter, and when the count value reaches the judgment value, reduces the proportional gain of the voltage controller and reduces the proportional gain of the current controller. Outputs a signal that extends the integration time. The reset circuit resets the counter when the sixth comparator outputs this signal and when the rectangular wave voltage output by the deviation amplifier is not input for a predetermined time.

【0118】これにより、出力した電圧が低レベルでハ
ンチングを継続したとき、そのハンチングを検出して抑
制し構成機器を保護することができる。また、ハンチン
グの周波数が同一であれば、ハンチング動作の検出時間
は、その電圧値に関係なく略同一となると共に、インバ
ータの負荷の挙動によりハンチングが一時的に発生して
も、負荷が有するコンデンサの容量変動によるハンチン
グと区別することができる。
As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the components. If the hunting frequency is the same, the detection time of the hunting operation is substantially the same regardless of the voltage value, and even if the hunting occurs temporarily due to the load behavior of the inverter, the capacitor of the load has It can be distinguished from hunting due to capacity fluctuation.

【0119】第9発明に係るコンバータ装置によれば、
ゲイン判定部は、アップダウンカウンタが、偏差増幅器
が出力した矩形波電圧を計数し、また、クロック発生器
が発生したクロックをカウントダウンし、判定値設定器
が、アップダウンカウンタの計数値の、電圧コントロー
ラの比例ゲインを低減させ、しかも、電流コントローラ
の積分時間を延長させるべき判定値を設定する。第7比
較器は、判定値設定器が設定した判定値とアップダウン
カウンタの計数値とを比較し、その計数値が前記判定値
に達したときに、電圧コントローラの比例ゲインを低減
させると共に電流コントローラの積分時間を延長させる
信号を出力する。リセット回路は、第7比較器がこの信
号を出力したとき及び偏差増幅器が出力した矩形波電圧
が所定時間入力されないときに、アップダウンカウンタ
に前記クロックのカウントダウンを開始させる。
According to the converter device of the ninth invention,
In the gain determination unit, the up / down counter counts the rectangular wave voltage output by the deviation amplifier, and also counts down the clock generated by the clock generator. A judgment value is set to reduce the proportional gain of the controller and extend the integration time of the current controller. The seventh comparator compares the judgment value set by the judgment value setter with the count value of the up / down counter, and when the count value reaches the judgment value, reduces the proportional gain of the voltage controller and reduces the current. Outputs a signal that extends the integration time of the controller. The reset circuit causes the up / down counter to start counting down the clock when the seventh comparator outputs this signal and when the rectangular wave voltage output from the deviation amplifier is not input for a predetermined time.

【0120】これにより、出力した電圧が低レベルでハ
ンチングを継続したとき、そのハンチングを検出して抑
制し構成機器を保護することができる。また、ハンチン
グの周波数が同一であれば、ハンチング動作の検出時間
は、その電圧値に関係なく略同一となる。また、インバ
ータの負荷の挙動によりハンチングが一時的に発生して
も、負荷が有するコンデンサの容量変動によるハンチン
グと区別することができると共に、インバータの負荷の
挙動によりハンチングが短時間に繰り返し発生しても、
コンデンサの容量変動によるハンチングと区別すること
ができる。
As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the components. Further, if the hunting frequency is the same, the hunting operation detection time is substantially the same regardless of the voltage value. Moreover, even if hunting occurs temporarily due to the behavior of the load of the inverter, it can be distinguished from hunting due to the capacitance variation of the capacitor that the load has, and due to the behavior of the load of the inverter, hunting occurs repeatedly in a short time. Also,
It can be distinguished from hunting due to capacitance fluctuation of the capacitor.

【0121】第10発明に係るコンバータ装置によれ
ば、コンバータ部が、交流電力から変換した直流電力を
供給し、直流電圧検出回路が、コンバータ部が出力する
直流電圧を検出し、基準回路が、その直流電圧の基準値
を出力する。電圧コントローラは、基準回路が出力した
基準値及び直流電圧検出回路が検出した直流電圧値の偏
差を増幅して出力する。電流検出器が、コンバータ部へ
の入力電流を検出し、電流コントローラは、電流検出器
が検出した電流値及び電圧コントローラの出力値の偏差
を増幅し、電流制御信号としてコンバータ部に与える。
振動判定電圧設定器が、直流電圧検出回路が検出した電
圧が振動したときに、その振動を判定する為の電圧を設
定し、第8比較器は、直流電圧検出回路が検出した電圧
と振動判定電圧設定器が設定した電圧とを比較し、検出
した電圧が設定した電圧を超えているときにオン信号を
出力する。リレーは、第8比較器が出力したオン信号に
よりオンし、信号発生器半導体、リレーがオンしている
ときに、所定の電圧信号を発生させる。
According to the converter device of the tenth aspect of the invention, the converter section supplies the DC power converted from the AC power, the DC voltage detection circuit detects the DC voltage output from the converter section, and the reference circuit: The reference value of the DC voltage is output. The voltage controller amplifies and outputs the deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit. The current detector detects the input current to the converter unit, and the current controller amplifies the deviation between the current value detected by the current detector and the output value of the voltage controller, and supplies it to the converter unit as a current control signal.
The vibration judgment voltage setting device sets a voltage for judging the vibration when the voltage detected by the DC voltage detection circuit vibrates, and the eighth comparator sets the voltage detected by the DC voltage detection circuit and the vibration judgment. It compares the voltage set by the voltage setting device and outputs an ON signal when the detected voltage exceeds the set voltage. The relay is turned on by the ON signal output from the eighth comparator, and generates a predetermined voltage signal when the signal generator semiconductor and the relay are turned on.

【0122】ゲイン判定部は、信号発生器が発生させた
電圧信号に基づき電圧コントローラの比例ゲインを低減
させ、しかも、電流コントローラの積分時間を延長させ
るべきか否かを判定し、低減させるべきと判定したとき
に、電圧コントローラの比例ゲインを所定値分低減させ
ると共に電流コントローラの積分時間を所定値分延長さ
せる信号を出力する。これにより、出力した電圧が低レ
ベルでハンチングを継続したとき、そのハンチングを検
出して抑制し構成機器を保護することができる。また、
保護回路と直流電圧検出回路とを絶縁でき、ハンチング
の周波数が同一であれば、ハンチング動作の検出時間
は、その電圧値に関係なく略同一となる。
The gain judging section judges whether or not the proportional gain of the voltage controller should be reduced based on the voltage signal generated by the signal generator, and further, whether the integral time of the current controller should be extended or not. When the determination is made, a signal that reduces the proportional gain of the voltage controller by a predetermined value and extends the integration time of the current controller by a predetermined value is output. As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices. Also,
If the protection circuit and the DC voltage detection circuit can be insulated and the hunting frequency is the same, the detection time of the hunting operation is substantially the same regardless of the voltage value.

【0123】第11発明に係るコンバータ装置によれ
ば、ゲイン判定部は、積分器が、信号発生器が出力した
電圧信号を積分し、レベル設定器が、積分器が出力した
電圧の、電圧コントローラの比例ゲインを低減させ、し
かも、電流コントローラの積分時間を延長させるべきレ
ベルを設定する。第9比較器は、レベル設定器が設定し
たレベルと積分器が出力した電圧とを比較し、その電圧
が前記レベルに達したときに、電圧コントローラの比例
ゲインを低減させると共に電流コントローラの積分時間
を延長させる信号を出力し、しかも、積分器をリセット
する。これにより、出力した電圧が低レベルでハンチン
グを継続したとき、そのハンチングを検出して抑制し構
成機器を保護することができる。また、保護回路と直流
電圧検出回路とを絶縁でき、ハンチングの周波数が同一
であれば、ハンチング動作の検出時間は、その電圧値に
関係なく略同一となる。
According to the converter device of the eleventh aspect of the present invention, in the gain determination unit, the integrator integrates the voltage signal output by the signal generator, and the level setting unit controls the voltage controller for the voltage output by the integrator. Is set to a level at which the proportional gain of is reduced and the integration time of the current controller is extended. The ninth comparator compares the level set by the level setter with the voltage output by the integrator, and when the voltage reaches the level, reduces the proportional gain of the voltage controller and reduces the integration time of the current controller. Outputs a signal to extend the signal and resets the integrator. As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the constituent devices. Further, if the protection circuit and the DC voltage detection circuit can be insulated and the hunting frequency is the same, the detection time of the hunting operation is substantially the same regardless of the voltage value.

【0124】第12発明に係るコンバータ装置によれ
ば、ゲイン判定部は、カウンタが、信号発生器が出力し
た電圧信号を計数し、判定値設定器が、カウンタの計数
値の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべき判定
値を設定する。第10比較器は、判定値設定器が設定し
た判定値とカウンタの計数値とを比較し、その計数値が
前記判定値に達したときに、電圧コントローラの比例ゲ
インを低減させると共に電流コントローラの積分時間を
延長させる信号を出力し、しかも、カウンタをリセット
する。これにより、出力した電圧が低レベルでハンチン
グが継続したとき、そのハンチングを検出して抑制し構
成機器を保護することができる。また、保護回路と直流
電圧検出回路とを絶縁でき、ハンチングの周波数が同一
であれば、ハンチング動作の検出時間は、その電圧値に
関係なく略同一となる。
According to the converter device of the twelfth aspect of the invention, in the gain judging section, the counter counts the voltage signal output by the signal generator, and the judgment value setting unit causes the count value of the counter to be proportional to the voltage controller. A judgment value is set to reduce the gain and extend the integration time of the current controller. The tenth comparator compares the judgment value set by the judgment value setter with the count value of the counter, and when the count value reaches the judgment value, reduces the proportional gain of the voltage controller and reduces the proportional gain of the current controller. It outputs a signal that extends the integration time and resets the counter. As a result, when the output voltage is at a low level and hunting continues, the hunting can be detected and suppressed to protect the constituent devices. Further, if the protection circuit and the DC voltage detection circuit can be insulated and the hunting frequency is the same, the detection time of the hunting operation is substantially the same regardless of the voltage value.

【0125】第13発明に係るコンバータ装置によれ
ば、ゲイン判定部は、アップダウンカウンタが、信号発
生器が出力した電圧信号を計数し、また、クロック発生
器が発生したクロックをカウントダウンし、判定値設定
器が、アップダウンカウンタの計数値の、電圧コントロ
ーラの比例ゲインを低減させ、しかも、電流コントロー
ラの積分時間を延長させるべき判定値を設定する。第1
1比較器は、判定値設定器が設定した判定値とアップダ
ウンカウンタの計数値とを比較し、その計数値が前記判
定値に達したときに、電圧コントローラの比例ゲインを
低減させると共に電流コントローラの積分時間を延長さ
せる信号を出力する。リセット回路は、第11比較器が
この信号を出力したとき及び信号発生器が出力した電圧
信号が所定時間入力されないときに、アップダウンカウ
ンタに前記クロックのカウントダウンを開始させる。
According to the converter apparatus of the thirteenth invention, in the gain judging section, the up / down counter counts the voltage signal output from the signal generator, and the clock generated by the clock generator is counted down to make a judgment. A value setter sets a judgment value for reducing the proportional gain of the voltage controller of the count value of the up / down counter and further extending the integration time of the current controller. First
The 1-comparator compares the judgment value set by the judgment value setting device with the count value of the up / down counter, and when the count value reaches the judgment value, the proportional gain of the voltage controller is reduced and the current controller Outputs a signal that extends the integration time of. The reset circuit causes the up / down counter to start counting down the clock when the eleventh comparator outputs this signal and when the voltage signal output by the signal generator is not input for a predetermined time.

【0126】これにより、出力した電圧が低レベルでハ
ンチングを継続したとき、そのハンチングを検出して抑
制し構成機器を保護することができる。また、保護回路
と直流電圧検出回路とを絶縁でき、ハンチングの周波数
が同一であれば、ハンチング動作の検出時間は、その電
圧値に関係なく略同一となる。また、インバータの負荷
の挙動によりハンチングが一時的に発生しても、負荷が
有するコンデンサの容量変動によるハンチングと区別す
ることができると共に、インバータの負荷の挙動により
ハンチングが短時間に繰り返し発生しても、コンデンサ
の容量変動によるハンチングと区別することができる。
As a result, when the output voltage continues to hunt at a low level, the hunting can be detected and suppressed to protect the components. Further, if the protection circuit and the DC voltage detection circuit can be insulated and the hunting frequency is the same, the detection time of the hunting operation is substantially the same regardless of the voltage value. Moreover, even if hunting occurs temporarily due to the behavior of the load of the inverter, it can be distinguished from hunting due to the fluctuation of the capacity of the capacitor of the load. Can be distinguished from hunting due to capacitance fluctuation of the capacitor.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図2】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図3】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図4】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図5】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 5 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図6】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図7】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 7 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図8】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 8 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図9】 本発明に係るコンバータ装置の実施の形態の
構成を示すブロック図である。
FIG. 9 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図10】 本発明に係るコンバータ装置の実施の形態
の構成を示すブロック図である。
FIG. 10 is a block diagram showing a configuration of an embodiment of a converter device according to the present invention.

【図11】 従来のコンバータ装置の構成例を示すブロ
ック図である。
FIG. 11 is a block diagram showing a configuration example of a conventional converter device.

【符号の説明】[Explanation of symbols]

1 商用交流電源、3〜5 インバータ、6 CT、7
電流検出器、8 直流電圧検出回路、10 コンバー
タ主回路(コンバータ部)、11 基準回路、12a
電圧コントローラ、14a 電流コントローラ、18
(平滑)コンデンサ、19 ハンチング判定電圧設定器
(振動判定電圧設定器)、20,23,31,39,4
5,52,60,67,71,78,84,91 比較
器、21,50,76 積分器、22 レベル設定器、
24 ゲイン補正回路、25 インターロック回路、2
6 積分時間補正回路、27,34,42,48,5
5,63,70,81,87,94 コンバータ装置、
28,35 波形成形回路、29,37,58,82
カウンタ、30 判定値設定器、36,57,64,8
9 リセット回路、43,65,88 アップダウンカ
ウンタ、49,56 偏差増幅器、72 信号発生器、
73 リレー、74 リレー接点、75 絶縁比較器。
1 Commercial AC power supply, 3-5 inverters, 6 CT, 7
Current detector, 8 DC voltage detection circuit, 10 converter main circuit (converter section), 11 reference circuit, 12a
Voltage controller, 14a Current controller, 18
(Smoothing) capacitor, 19 Hunting judgment voltage setting device (vibration judgment voltage setting device), 20, 23, 31, 39, 4
5,52,60,67,71,78,84,91 comparator, 21,50,76 integrator, 22 level setter,
24 gain correction circuit, 25 interlock circuit, 2
6 integration time correction circuit, 27, 34, 42, 48, 5
5,63,70,81,87,94 converter device,
28,35 waveform shaping circuit, 29,37,58,82
Counter, 30 Judgment value setting device, 36, 57, 64, 8
9 reset circuit, 43, 65, 88 up-down counter, 49, 56 deviation amplifier, 72 signal generator,
73 relays, 74 relay contacts, 75 insulation comparator.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/155 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H02M 7/155

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電力から変換した直流電力を供給す
るコンバータ部と、該コンバータ部が出力する直流電圧
を検出する直流電圧検出回路と、該直流電圧の基準値を
出力する基準回路と、該基準回路が出力した基準値及び
前記直流電圧検出回路が検出した直流電圧値の偏差を増
幅して出力する電圧コントローラと、前記コンバータ部
への入力電流を検出する電流検出器と、該電流検出器が
検出した電流値及び前記電圧コントローラの出力値の偏
差を増幅し、電流制御信号として前記コンバータ部に与
える電流コントローラと、前記直流電圧検出回路が検出
した電圧が振動したときに、その振動を判定する為の電
圧を設定する振動判定電圧設定器と、前記直流電圧検出
回路が検出した電圧と前記振動判定電圧設定器が設定し
た電圧とを比較し、前記検出した電圧が前記設定した電
圧を超えた分に応じた電圧を出力する第1比較器と、第
1比較器が出力した電圧に基づき、前記電圧コントロー
ラの比例ゲインを低減させ、しかも、前記電流コントロ
ーラの積分時間を延長させるべきか否かを判定し、低減
させ、しかも、延長させるべきと判定したときに、前記
比例ゲインを所定値分低減させると共に前記積分時間を
所定値分延長させる信号を出力するゲイン判定部とを備
えることを特徴とするコンバータ装置。
1. A converter unit for supplying DC power converted from AC power, a DC voltage detection circuit for detecting a DC voltage output by the converter unit, a reference circuit for outputting a reference value of the DC voltage, and A voltage controller that amplifies and outputs the deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit, a current detector that detects the input current to the converter unit, and the current detector When the voltage detected by the direct current voltage detection circuit and the current controller that amplifies the deviation between the detected current value and the output value of the voltage controller and gives the current control signal to the converter section, determines the vibration. The vibration determination voltage setter that sets the voltage for doing, compares the voltage detected by the DC voltage detection circuit and the voltage set by the vibration determination voltage setter, A first comparator that outputs a voltage corresponding to the amount by which the detected voltage exceeds the set voltage, and a proportional gain of the voltage controller is reduced based on the voltage output by the first comparator, and A signal that determines whether or not the integration time of the current controller should be extended, reduces it, and when it determines that it should be extended, reduces the proportional gain by a predetermined value and extends the integration time by a predetermined value. And a gain determination unit that outputs
【請求項2】 ゲイン判定部は、第1比較器が出力した
電圧を積分する積分器と、該積分器が出力した電圧の、
電圧コントローラの比例ゲインを低減させ、しかも、電
流コントローラの積分時間を延長させるべきレベルを設
定するレベル設定器と、該レベル設定器が設定したレベ
ルと前記積分器が出力した電圧とを比較し、該電圧が前
記レベルに達したときに、前記比例ゲインを所定値分低
減させると共に前記積分時間を所定値分延長させる信号
を出力し、しかも、前記積分器をリセットする第2比較
器とを備える請求項1記載のコンバータ装置。
2. The gain determination unit includes an integrator that integrates the voltage output by the first comparator and a voltage output by the integrator.
A level setter that reduces the proportional gain of the voltage controller and sets the level at which the integration time of the current controller should be extended, and compares the level set by the level setter and the voltage output by the integrator, A second comparator that, when the voltage reaches the level, outputs a signal that reduces the proportional gain by a predetermined value and extends the integration time by a predetermined value, and further resets the integrator. The converter device according to claim 1.
【請求項3】 ゲイン判定部は、第1比較器の出力を矩
形波に成形する波形成形回路と、該波形成形回路が出力
した矩形波を計数するカウンタと、該カウンタの計数値
の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべき判定
値を設定する判定値設定器と、該判定値設定器が設定し
た判定値と前記カウンタの計数値とを比較し、該計数値
が前記判定値に達したときに、前記比例ゲインを所定値
分低減させると共に前記積分時間を所定値分延長させる
信号を出力し、しかも、前記カウンタをリセットする第
3比較器とを備える請求項1記載のコンバータ装置。
3. The gain determination unit includes a waveform shaping circuit that shapes the output of the first comparator into a rectangular wave, a counter that counts the rectangular wave output by the waveform shaping circuit, and a voltage of the count value of the counter. A judgment value setter for setting a judgment value for reducing the proportional gain of the controller and extending the integration time of the current controller is compared with the judgment value set by the judgment value setter and the count value of the counter. A third comparator which, when the count value reaches the judgment value, outputs a signal for reducing the proportional gain by a predetermined value and extending the integration time by a predetermined value, and further resets the counter. The converter device according to claim 1, further comprising:
【請求項4】 波形成形回路が出力した矩形波が所定時
間入力されないときに、カウンタをリセットするリセッ
ト回路を備える請求項3記載のコンバータ装置。
4. The converter device according to claim 3, further comprising a reset circuit that resets the counter when the rectangular wave output from the waveform shaping circuit is not input for a predetermined time.
【請求項5】 ゲイン判定部は、第1比較器の出力を矩
形波に成形する波形成形回路と、クロック発生器を有
し、該波形成形回路が出力した矩形波を計数し、クロッ
ク発生器が発生したクロックをカウントダウンするアッ
プダウンカウンタと、該アップダウンカウンタの計数値
の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべき判定
値を設定する判定値設定器と、該判定値設定器が設定し
た判定値と前記アップダウンカウンタの計数値とを比較
し、該計数値が前記判定値に達したときに、前記比例ゲ
インを所定値分低減させると共に前記積分時間を所定値
分延長させる信号を出力する第4比較器と、第4比較器
が該信号を出力したとき及び前記波形成形回路が出力し
た矩形波が所定時間入力されないときに、前記アップダ
ウンカウンタに前記クロックのカウントダウンを開始さ
せるリセット回路とを備える請求項1記載のコンバータ
装置。
5. The gain determination unit has a waveform shaping circuit that shapes the output of the first comparator into a rectangular wave and a clock generator, counts the rectangular waves output by the waveform shaping circuit, and outputs the clock generator. And a decision value setter for setting a decision value for reducing the proportional gain of the voltage controller of the count value of the up / down counter and for extending the integration time of the current controller. And comparing the judgment value set by the judgment value setter with the count value of the up / down counter, and when the count value reaches the judgment value, the proportional gain is reduced by a predetermined value and the integration is performed. A fourth comparator that outputs a signal for extending the time by a predetermined value, and a rectangular wave output by the fourth comparator when the fourth comparator outputs the signal and by the waveform shaping circuit is input for a predetermined time. The converter device according to claim 1, further comprising a reset circuit that causes the up-down counter to start counting down the clock when not being performed.
【請求項6】 交流電力から変換した直流電力を供給す
るコンバータ部と、該コンバータ部が出力する直流電圧
を検出する直流電圧検出回路と、該直流電圧の基準値を
出力する基準回路と、該基準回路が出力した基準値及び
前記直流電圧検出回路が検出した直流電圧値の偏差を増
幅して出力する電圧コントローラと、前記コンバータ部
への入力電流を検出する電流検出器と、該電流検出器が
検出した電流値及び前記電圧コントローラの出力値の偏
差を増幅し、電流制御信号として前記コンバータ部に与
える電流コントローラと、前記直流電圧検出回路が検出
した電圧が振動したときに、その振動を判定する為の電
圧を設定する振動判定電圧設定器と、前記直流電圧検出
回路が検出した電圧と前記振動判定電圧設定器が設定し
た電圧とを比較し、前記検出した電圧が前記設定した電
圧を超えたときに、両電圧の偏差を増幅し矩形波電圧と
して出力する偏差増幅器と、該偏差増幅器が出力した矩
形波電圧に基づき前記電圧コントローラの比例ゲインを
低減させ、しかも、前記電流コントローラの積分時間を
延長させるべきか否かを判定し、低減させ、しかも、延
長させるべきと判定したときに、前記比例ゲインを所定
値分低減させると共に前記電流コントローラの積分時間
を所定値分延長させる信号を出力するゲイン判定部とを
備えることを特徴とするコンバータ装置。
6. A converter unit for supplying DC power converted from AC power, a DC voltage detection circuit for detecting a DC voltage output by the converter unit, a reference circuit for outputting a reference value of the DC voltage, A voltage controller that amplifies and outputs the deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit, a current detector that detects the input current to the converter unit, and the current detector When the voltage detected by the direct current voltage detection circuit and the current controller that amplifies the deviation between the detected current value and the output value of the voltage controller and gives the current control signal to the converter section, determines the vibration. The vibration determination voltage setter that sets the voltage for doing, compares the voltage detected by the DC voltage detection circuit and the voltage set by the vibration determination voltage setter, When the detected voltage exceeds the set voltage, a deviation amplifier that amplifies the deviation of both voltages and outputs it as a rectangular wave voltage, and a proportional gain of the voltage controller based on the rectangular wave voltage output by the deviation amplifier It is determined whether or not the integration time of the current controller should be extended, and when it is determined that the integration time of the current controller should be reduced and further extended, the proportional gain is reduced by a predetermined value and the current controller of the current controller is reduced. A converter device, comprising: a gain determination unit that outputs a signal that extends the integration time by a predetermined value.
【請求項7】 ゲイン判定部は、偏差増幅器が出力した
矩形波電圧を積分する積分器と、該積分器が出力した電
圧の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべきレベ
ルを設定するレベル設定器と、該レベル設定器が設定し
たレベルと前記積分器が出力した電圧とを比較し、該電
圧が前記レベルに達したときに、前記比例ゲインを所定
値分低減させると共に前記電流コントローラの積分時間
を所定値分延長させる信号を出力し、しかも、前記積分
器をリセットする第5比較器とを備える請求項6記載の
コンバータ装置。
7. The gain determination unit reduces the proportional gain of the voltage controller of the integrator for integrating the rectangular wave voltage output by the deviation amplifier and the voltage output by the integrator, and further, the integration time of the current controller. Is compared with the level set by the level setter and the voltage output by the integrator, and when the voltage reaches the level, the proportional gain is set to a predetermined value. 7. The converter device according to claim 6, further comprising a fifth comparator that outputs a signal that reduces the value and extends the integration time of the current controller by a predetermined value, and that resets the integrator.
【請求項8】 ゲイン判定部は、偏差増幅器が出力した
矩形波電圧を計数するカウンタと、該カウンタの計数値
の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべき判定
値を設定する判定値設定器と、該判定値設定器が設定し
た判定値と前記カウンタの計数値とを比較し、該計数値
が前記判定値に達したときに、前記比例ゲインを所定値
分低減させると共に前記電流コントローラの積分時間を
所定値分延長させる信号を出力する第6比較器と、第6
比較器が該信号を出力したとき及び前記偏差増幅器が出
力した矩形波電圧が所定時間入力されないときに、前記
カウンタをリセットするリセット回路とを備える請求項
6記載のコンバータ装置。
8. The gain determination unit reduces the proportional gain of the counter for counting the rectangular wave voltage output from the deviation amplifier and the count value of the counter, and further extends the integration time of the current controller. A judgment value setter for setting a power judgment value, the judgment value set by the judgment value setter and the count value of the counter are compared, and when the count value reaches the judgment value, the proportional gain is set. A sixth comparator for outputting a signal for reducing the integration time of the current controller by a predetermined value while reducing the integration time by a predetermined value;
7. The converter device according to claim 6, further comprising: a reset circuit that resets the counter when the comparator outputs the signal and when the rectangular wave voltage output by the deviation amplifier is not input for a predetermined time.
【請求項9】 ゲイン判定部は、偏差増幅器が出力した
矩形波電圧を計数し、また、クロック発生器を有し、該
クロック発生器が発生したクロックをカウントダウンす
るアップダウンカウンタと、該アップダウンカウンタの
計数値の、電圧コントローラの比例ゲインを低減させ、
しかも、電流コントローラの積分時間を延長させるべき
判定値を設定する判定値設定器と、該判定値設定器が設
定した判定値と前記アップダウンカウンタの計数値とを
比較し、該計数値が前記判定値に達したときに、前記比
例ゲインを所定値分低減させると共に前記電流コントロ
ーラの積分時間を所定値分延長させる信号を出力する第
7比較器と、第7比較器が該信号を出力したとき及び前
記偏差増幅器が出力した矩形波電圧が所定時間入力され
ないときに、前記アップダウンカウンタに前記クロック
のカウントダウンを開始させるリセット回路とを備える
請求項6記載のコンバータ装置。
9. The up / down counter for counting the rectangular wave voltage output from the deviation amplifier and having a clock generator, and the up / down counter for counting down the clock generated by the clock generator, and the up / down counter. Reduce the proportional gain of the voltage controller of the count value of the counter,
Moreover, the judgment value setter that sets the judgment value for extending the integration time of the current controller is compared with the judgment value set by the judgment value setter and the count value of the up / down counter, and the count value is When a judgment value is reached, a seventh comparator that outputs a signal that reduces the proportional gain by a predetermined value and extends the integration time of the current controller by a predetermined value, and the seventh comparator outputs the signal. 7. The converter device according to claim 6, further comprising: a reset circuit that causes the up-down counter to start counting down the clock when the rectangular wave voltage output from the deviation amplifier is not input for a predetermined time.
【請求項10】 交流電力から変換した直流電力を供給
するコンバータ部と、該コンバータ部が出力する直流電
圧を検出する直流電圧検出回路と、該直流電圧の基準値
を出力する基準回路と、該基準回路が出力した基準値及
び前記直流電圧検出回路が検出した直流電圧値の偏差を
増幅して出力する電圧コントローラと、前記コンバータ
部への入力電流を検出する電流検出器と、該電流検出器
が検出した電流値及び前記電圧コントローラの出力値の
偏差を増幅し、電流制御信号として前記コンバータ部に
与える電流コントローラと、前記直流電圧検出回路が検
出した電圧が振動したときに、その振動を判定する為の
電圧を設定する振動判定電圧設定器と、前記直流電圧検
出回路が検出した電圧と前記振動判定電圧設定器が設定
した電圧とを比較し、前記検出した電圧が前記設定した
電圧を超えているときにオン信号を出力する第8比較器
と、第8比較器が出力したオン信号によりオンするリレ
ーと、該リレーがオンしているときに、所定の電圧信号
を発生させる信号発生器と、該信号発生器が発生させた
電圧信号に基づき前記電圧コントローラの比例ゲインを
低減させ、しかも、前記電流コントローラの積分時間を
延長させるべきか否かを判定し、低減させ、しかも、延
長させるべきと判定したときに、前記比例ゲインを所定
値分低減させると共に前記電流コントローラの積分時間
を所定値分延長させる信号を出力するゲイン判定部とを
備えることを特徴とするコンバータ装置。
10. A converter unit for supplying DC power converted from AC power, a DC voltage detection circuit for detecting a DC voltage output by the converter unit, a reference circuit for outputting a reference value of the DC voltage, A voltage controller that amplifies and outputs the deviation between the reference value output by the reference circuit and the DC voltage value detected by the DC voltage detection circuit, a current detector that detects the input current to the converter unit, and the current detector When the voltage detected by the direct current voltage detection circuit and the current controller that amplifies the deviation between the detected current value and the output value of the voltage controller and gives the current control signal to the converter section, determines the vibration. The vibration judgment voltage setter that sets the voltage for the operation is compared with the voltage detected by the DC voltage detection circuit and the voltage set by the vibration judgment voltage setter. An eighth comparator that outputs an ON signal when the detected voltage exceeds the set voltage, a relay that is turned ON by an ON signal output from the eighth comparator, and the relay is ON And whether to reduce the proportional gain of the voltage controller based on the voltage signal generated by the signal generator and the voltage signal generated by the signal generator, and to extend the integration time of the current controller. If it is determined that the proportional gain should be reduced and further extended, the gain determining unit that outputs a signal that reduces the proportional gain by a predetermined value and extends the integration time of the current controller by a predetermined value. A converter device comprising:
【請求項11】 ゲイン判定部は、信号発生器が出力し
た電圧信号を積分する積分器と、該積分器が出力した電
圧の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべきレベ
ルを設定するレベル設定器と、該レベル設定器が設定し
たレベルと前記積分器が出力した電圧とを比較し、該電
圧が前記レベルに達したときに、前記比例ゲインを所定
値分低減させると共に前記電流コントローラの積分時間
を所定値分延長させる信号を出力し、しかも、前記積分
器をリセットする第9比較器とを備える請求項10記載
のコンバータ装置。
11. The gain determination unit reduces the proportional gain of the voltage controller of the integrator that integrates the voltage signal output by the signal generator and the voltage output by the integrator, and further, the integration time of the current controller. Is compared with the level set by the level setter and the voltage output by the integrator, and when the voltage reaches the level, the proportional gain is set to a predetermined value. 11. The converter device according to claim 10, further comprising a ninth comparator that outputs a signal that reduces the value and extends the integration time of the current controller by a predetermined value, and that resets the integrator.
【請求項12】 ゲイン判定部は、信号発生器が出力し
た電圧信号を計数するカウンタと、該カウンタの計数値
の、電圧コントローラの比例ゲインを低減させ、しか
も、電流コントローラの積分時間を延長させるべき判定
値を設定する判定値設定器と、該判定値設定器が設定し
た判定値と前記カウンタの計数値とを比較し、該計数値
が前記判定値に達したときに、前記比例ゲインを所定値
分低減させると共に前記電流コントローラの積分時間を
所定値分延長させる信号を出力し、しかも、前記カウン
タをリセットする第10比較器とを備える請求項10記
載のコンバータ装置。
12. The gain determination unit reduces the proportional gain of the voltage controller of the counter that counts the voltage signal output from the signal generator and the count value of the counter, and further extends the integration time of the current controller. A judgment value setter for setting a power judgment value, the judgment value set by the judgment value setter and the count value of the counter are compared, and when the count value reaches the judgment value, the proportional gain is set. 11. The converter device according to claim 10, further comprising: a tenth comparator that outputs a signal that reduces a predetermined value and extends the integration time of the current controller by a predetermined value, and further that resets the counter.
【請求項13】 ゲイン判定部は、信号発生器が出力し
た電圧信号を計数し、しかも、クロック発生器を有し、
該クロック発生器が発生したクロックをカウントダウン
するアップダウンカウンタと、該アップダウンカウンタ
の計数値の、電圧コントローラの比例ゲインを低減さ
せ、しかも、電流コントローラの積分時間を延長させる
べき判定値を設定する判定値設定器と、該判定値設定器
が設定した判定値と前記アップダウンカウンタの計数値
とを比較し、該計数値が前記判定値に達したときに、前
記比例ゲインを所定値分低減させると共に前記電流コン
トローラの積分時間を所定値分延長させる信号を出力す
る第11比較器と、第11比較器が該信号を出力したと
き及び前記信号発生器が出力した電圧信号が所定時間入
力されないときに、前記アップダウンカウンタに前記ク
ロックのカウントダウンを開始させるリセット回路とを
備える請求項10記載のコンバータ装置。
13. The gain determination section counts the voltage signal output from the signal generator, and further has a clock generator,
An up-down counter that counts down the clock generated by the clock generator, and a determination value that reduces the proportional gain of the voltage controller of the count value of the up-down counter and further extends the integration time of the current controller are set. A judgment value setter compares the judgment value set by the judgment value setter with the count value of the up / down counter, and when the count value reaches the judgment value, the proportional gain is reduced by a predetermined value. And an eleventh comparator that outputs a signal that extends the integration time of the current controller by a predetermined value, and when the eleventh comparator outputs the signal and when the voltage signal output by the signal generator is not input for the predetermined time. 11. A reset circuit, which sometimes causes the up-down counter to start counting down the clock. Of the converter device.
JP26762897A 1997-10-01 1997-10-01 Converter device Expired - Lifetime JP3388278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26762897A JP3388278B2 (en) 1997-10-01 1997-10-01 Converter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26762897A JP3388278B2 (en) 1997-10-01 1997-10-01 Converter device

Publications (2)

Publication Number Publication Date
JPH11113259A JPH11113259A (en) 1999-04-23
JP3388278B2 true JP3388278B2 (en) 2003-03-17

Family

ID=17447334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26762897A Expired - Lifetime JP3388278B2 (en) 1997-10-01 1997-10-01 Converter device

Country Status (1)

Country Link
JP (1) JP3388278B2 (en)

Also Published As

Publication number Publication date
JPH11113259A (en) 1999-04-23

Similar Documents

Publication Publication Date Title
JPH1198679A (en) Converter device
EP0053916B1 (en) Control system for induction motor using inverter for ac power supply
JP3388277B2 (en) Converter device
JP3388278B2 (en) Converter device
JP3388276B2 (en) Converter device
JP3413454B2 (en) Converter device
JP5259941B2 (en) Inverter device and air conditioner
JP3418779B2 (en) Converter device
JPH11113262A (en) Converter device
JP2003324847A (en) Method and apparatus for compensating voltage flicker
JP2001157442A (en) Current limiting circuit and switching regulator equipped with overcurrent protective function
JP3265994B2 (en) Drive device for electric compressor
JPH04350442A (en) Control method of air conditioner
JP2001268992A (en) Variable speed controller
JPH09327127A (en) Multioutput-type power-supply apparatus for parallel operation and protective method for its overload
KR20180108059A (en) Method for controlling inverter
JP4257739B2 (en) Load commutation type inverter device
JP6677891B2 (en) Information processing apparatus and voltage control method
JP3616028B2 (en) Rise control circuit used in switching converter
JP2829117B2 (en) Inverter control device for electric vehicles
JPH06276734A (en) Overcurrent protective circuit
JP2504026B2 (en) Electronic thermal relay
JPH0628042A (en) Power limiting device for power supply device
JP4017933B2 (en) AC excitation type generator motor
JP2504027B2 (en) Electronic thermal relay

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140117

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term