JP3376951B2 - Semiconductor manufacturing equipment - Google Patents
Semiconductor manufacturing equipmentInfo
- Publication number
- JP3376951B2 JP3376951B2 JP09090299A JP9090299A JP3376951B2 JP 3376951 B2 JP3376951 B2 JP 3376951B2 JP 09090299 A JP09090299 A JP 09090299A JP 9090299 A JP9090299 A JP 9090299A JP 3376951 B2 JP3376951 B2 JP 3376951B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- surface side
- semiconductor manufacturing
- manufacturing apparatus
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体製造装置に
関し、特に、アニール処理を安定化させ、歩留まりを向
上させる枚葉式ランプ加熱炉（ＲＴＰ）の構造を有する
半導体製造装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly to a semiconductor manufacturing apparatus having a structure of a single-wafer lamp heating furnace (RTP) which stabilizes an annealing process and improves a yield.
【０００２】[0002]
【従来の技術】図２は、従来のＳＤ（ソース・ドレイ
ン）の活性化に使用するコールドウォール型枚葉式ラン
プ加熱炉の構成を示す断面図である。図２に示したよう
に、ウェーハ表面側および裏面側は遮蔽されておらず、
導入したガスはウェーハ４の表面側にも裏面側にも到達
する。その為、１００％の窒素や、１００％のアルゴン
やヘリウム等を流した場合には、表面側の増速拡散は抑
えられ、浅接合トランジスタの製造が可能となるが、こ
の従来例では、１００％の窒素や、１００％のアルゴン
やヘリウム等のガスは、ウェーハ裏面側にも回り込む
為、裏面側のＳｉ−Ｏ分子が脱離し、パイロメータやリ
フレクターを曇らせ、温度測定が不安定になってしま
う。一方、１％以上の酸素を含んだガスを流した場合に
は、裏面側では安定した熱酸化膜が形成され、Ｓｉ−Ｏ
分子やＳｉ原子の脱離は起らず、曇りは生じない。しか
し、この１％以上の酸素を含んだガスはウェーハ表面側
にも回り込む為、ウェーハ表面で酸化反応を起こす。こ
の酸化反応により、格子間Ｓｉがウェーハに注入されボ
ロンとペアになり増速拡散が起り、浅接合が出来なくな
る。2. Description of the Related Art FIG. 2 is a sectional view showing a structure of a conventional cold wall type single-wafer lamp heating furnace used for activating SD (source / drain). As shown in FIG. 2, the front surface side and the back surface side of the wafer are not shielded,
The introduced gas reaches both the front surface side and the back surface side of the wafer 4. Therefore, when 100% nitrogen, 100% argon, helium, or the like is flown, accelerated diffusion on the surface side is suppressed, and a shallow junction transistor can be manufactured. % Nitrogen or 100% gas such as argon or helium also circulates to the back side of the wafer, so Si-O molecules on the back side are desorbed, clouding the pyrometer and reflector, and making temperature measurement unstable. . On the other hand, when a gas containing 1% or more oxygen is flowed, a stable thermal oxide film is formed on the back surface side, and Si--O
Desorption of molecules and Si atoms does not occur, and clouding does not occur. However, this gas containing 1% or more of oxygen also circulates to the wafer surface side, so that an oxidation reaction occurs on the wafer surface. Due to this oxidation reaction, interstitial Si is injected into the wafer to form a pair with boron, accelerated diffusion occurs, and shallow junction cannot be performed.
【０００３】[0003]
【発明が解決しようとする課題】上述したように、従来
のＳＤ（ソース・ドレイン）の活性化アニールでは、導
入ガスにより半導体装置の特性や、製造装置の安定性が
劣化してしまい、従来のコールドウォール型枚葉式ラン
プ加熱炉を用いた場合には、どちらか一方の劣化を防い
だ場合には、もう一方が劣化してしまう。従って、ウェ
ーハの表面側および裏面側のどちらか一方を改善させれ
ば、もう一方が劣化するという状況になってしまうとい
う問題があった。As described above, in the conventional SD (source / drain) activation annealing, the characteristics of the semiconductor device and the stability of the manufacturing apparatus are deteriorated by the introduced gas. When the cold wall type single-wafer lamp heating furnace is used, if one of the deteriorations is prevented, the other deteriorates. Therefore, there is a problem that if either the front surface side or the back surface side of the wafer is improved, the other becomes deteriorated.
【０００４】そこで、本発明の目的は、上記問題を解決
するために、双方とも同時に改善でき、高性能な半導体
装置を高い歩留まりで製造することができる半導体製造
装置を提供することにある。Therefore, an object of the present invention is to provide a semiconductor manufacturing apparatus capable of improving both of them at the same time and manufacturing high-performance semiconductor devices with a high yield in order to solve the above problems.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体製造装置は、コールドウォール型枚
葉式ランプ加熱炉を用いてトランジスタのソースおよび
ドレインに注入したドーパントの活性化のためのアニー
ルを半導体ウェーハに対して行う半導体製造装置におい
て、コールドウォール型枚葉式ランプ加熱炉内の熱処理
チャンバーを、ウェーハ表面側と裏面側とに分離し、導
入ガスの配管もウェーハ表面側と裏面側とに各々接続す
ることにより、導入ガスが行き来できないようにし、ウ
ェーハ裏面側への導入ガスは、少なくとも１％以上の酸
素を含んだ不活性ガスであることを特徴とする。In order to achieve the above-mentioned object, a semiconductor manufacturing apparatus of the present invention uses a cold wall type single-wafer lamp heating furnace, and
In a semiconductor manufacturing apparatus for annealing a semiconductor wafer for activating a dopant injected into a drain, a heat treatment chamber in a cold wall type single-wafer lamp heating furnace is provided with a wafer front side and a back side. And the introduction gas pipes are connected to the front surface side and the back surface side of the wafer, respectively, to prevent the introduction gas from moving back and forth, and the introduction gas to the back surface side of the wafer contains at least 1% oxygen. It is characterized by being an inert gas.
【０００６】[0006]
【０００７】さらに、ウェーハ表面側への導入ガスは、
１００％の不活性ガスであるのが好ましい。Further, the gas introduced to the wafer surface side is
It is preferably 100% inert gas.
【０００８】またさらに、１００％の不活性ガスは、１
００％窒素または１００％アルゴンであるのが好まし
い。Furthermore, 100% of the inert gas is 1
It is preferably 00% nitrogen or 100% argon.
【０００９】また、ウェーハ表面側とウェーハ裏面側と
は、ウェーハを支持するリングボートで分離されるのが
好ましい。Further, the front surface side of the wafer and the back surface side of the wafer are preferably separated by a ring boat supporting the wafer.
【００１０】さらに、ウェーハ表面側とウェーハ裏面側
とは、排気ガスの配管も各々別個に接続されるのが好ま
しい。Further, it is preferable that the exhaust gas pipes are separately connected to the front surface side of the wafer and the rear surface side of the wafer.
【００１１】以上説明したように、本発明の半導体製造
装置により、コールドウォール型枚葉式ランプ加熱炉
（ＲＴＰ）を用いてアニールを行う際に、パイロメータ
を用いた半導体基板の温度測定値の経時変化を防止し、
アニール処理を安定化させ、歩留まりを向上させること
ができる。As described above, in the semiconductor manufacturing apparatus of the present invention, when annealing is performed using a cold wall type single-wafer type lamp heating furnace (RTP), the temperature measured value of a semiconductor substrate using a pyrometer changes with time. Prevent change,
It is possible to stabilize the annealing process and improve the yield.
【００１２】[0012]
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.
【００１３】図１は、本発明の半導体製造装置の実施の
形態の構成を示す断面図である。この装置は、図１に示
したように、コールドウォール型枚葉式ランプ加熱炉を
用いてＳＤ活性化等（トランジスタのソースおよびドレ
インに注入したドーパントの活性化）のアニールを半導
体ウェーハに対して行なう際に、導入ガスが行き来でき
ないように、ランプ加熱炉のウェーハ表面側と裏面側と
を分離させた構造にする。この際に導入するガスの配管
は、ウェーハ上層側（表面側）および下層側（裏面側）
に各々接続する。FIG. 1 is a sectional view showing the configuration of an embodiment of a semiconductor manufacturing apparatus of the present invention. As shown in FIG. 1, this apparatus uses a cold wall type single-wafer lamp heating furnace to perform annealing such as SD activation (activation of dopants implanted in the source and drain of a transistor) on a semiconductor wafer. At the time of carrying out the heating, a structure in which the wafer front side and the back side of the lamp heating furnace are separated so that the introduced gas cannot flow back and forth. The gas piping introduced at this time is on the upper layer side (front side) and lower layer side (back side) of the wafer.
Connect to each.
【００１４】そして実際にＳＤの活性化アニールを行な
う際に、裏面側には少なくとも１％前後の酸素を含んだ
不活性ガスを下層側プロセスチャンバーに導入する。一
方、表面側には１００％窒素や１００％アルゴン等の不
活性ガスを導入する。When actually performing SD activation annealing, an inert gas containing at least about 1% oxygen is introduced into the lower process chamber on the back surface side. On the other hand, an inert gas such as 100% nitrogen or 100% argon is introduced on the surface side.
【００１５】これにより浅接合形成を有した半導体装置
を枚葉式ランプ加熱炉のチャンバー内部のリフレクター
やパイロメータを汚すこと無く形成することが可能とな
り、且つＳＤ形成のために注入したドーパントの増速拡
散を防止し、浅接合トランジスタを作製することが可能
となる。As a result, a semiconductor device having a shallow junction can be formed without contaminating the reflector or pyrometer inside the chamber of the single-wafer lamp heating furnace, and the dopant injected for SD formation can be accelerated. It becomes possible to prevent diffusion and manufacture a shallow junction transistor.
【００１６】[0016]
【実施例】次に、図面を参照して、本発明の実施例につ
いて詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１７】図１に、本発明による半導体製造装置の概
念図を示すように、コールドウォール型枚葉式ランプ加
熱炉１のチャンバーの上層側（ウェーハ表面側）２と下
層側（ウェーハ裏面側）３とは、ウェーハ４をリングボ
ート（ウェーハ支持治具）５に乗せた状態において、チ
ャンバー内でガスの行き来が出来ないように完全に分離
されている。As shown in the conceptual diagram of the semiconductor manufacturing apparatus according to the present invention in FIG. 1, the upper layer side (wafer front side) 2 and the lower layer side (wafer rear side) of the chamber of the cold wall type single wafer type lamp heating furnace 1 are shown. In the state where the wafer 4 is placed on the ring boat (wafer support jig) 5, the wafer 3 is completely separated so that gas cannot flow back and forth inside the chamber.
【００１８】この表面側チャンバ２に接続されたガス導
入管には窒素（Ｎ2 ）が流せるようにボンベに接続して
ある。この窒素の代わりにアルゴン（Ａｒ），ヘリウム
（Ｈｅ）等の不活性ガスを用いることも可能である。A gas introduction pipe connected to the front side chamber 2 is connected to a cylinder so that nitrogen (N 2 ) can flow. Instead of this nitrogen, it is also possible to use an inert gas such as argon (Ar) or helium (He).
【００１９】一方、裏面側チャンバー３に接続されたガ
ス導入管には、同じく窒素やアルゴンヘリウム等のガス
を流せるようにボンベに接続すると共に、酸素も流すこ
とが可能なように酸素ボンベにも接続している。On the other hand, the gas introduction pipe connected to the back side chamber 3 is also connected to a cylinder so that a gas such as nitrogen or argon helium can be flowed, and also to an oxygen cylinder so that oxygen can also be flowed. Connected.
【００２０】このように、本発明の半導体製造装置で
は、ガスがウェーハの表面側２と裏面側３で行き来出来
ないような構造にしている為、枚葉式ランプ加熱炉１の
ガスの排気口も各々独立して排気される構造になってい
る。As described above, since the semiconductor manufacturing apparatus of the present invention has a structure in which the gas cannot move between the front surface side 2 and the back surface side 3 of the wafer, the gas exhaust port of the single-wafer lamp heating furnace 1 Also has a structure in which each is independently exhausted.
【００２１】その他の部分に関しては、従来の枚葉式ラ
ンプ加熱炉と同一の構造を有しており、ウェーハ裏面側
３には、温度測定を行う為のパイロメーター（Ｐｙｒｏ
ｍｅｔｅｒ）６および、その温度測定誤差を低減させる
為のリフレクター（Ｒｅｆｌｅｃｔｏｒ，反射鏡）７が
設置され、ウェーハ表面側２にはウェーハ４を加熱する
為のランプ８が設置されている。The other parts have the same structure as the conventional single-wafer-type lamp heating furnace, and the backside 3 of the wafer has a pyrometer (Pyro) for measuring the temperature.
A meter 6 and a reflector 7 for reducing the temperature measurement error are installed, and a lamp 8 for heating the wafer 4 is installed on the front surface side 2 of the wafer.
【００２２】実際に、本発明による枚葉式ランプ加熱炉
１を用いてＳＤ活性化アニール（トランジスタのソース
およびドレインに注入したドーパントの活性化）を行う
場合、ウェーハ下部側には少なくとも１％以上の酸素を
含んだガスを流し、上部側には１００％の窒素あるいは
アルゴンやヘリウム等の不活性ガスを流すことが必要で
ある。Actually, when SD activation annealing (activation of the dopants implanted in the source and drain of the transistor) is performed using the single-wafer lamp heating furnace 1 according to the present invention, at least 1% or more is present on the lower side of the wafer. It is necessary to flow the oxygen-containing gas and 100% nitrogen or an inert gas such as argon or helium on the upper side.
【００２３】これにより、ウェーハ裏面側３では１％以
上の酸素により熱酸化膜が形成され、安定した状態にな
る。この時、裏面側３に酸素が含まれないガスを流した
場合には、ウェーハ裏面に形成された１ｎｍ前後の極め
て薄い自然酸化膜（ＳｉＯ２）の分子の結合が切れ、Ｓ
ｉ−Ｏ分子になり基板から脱離したり、自然酸化膜およ
びＳｉ基板界面で、酸素原子がＳｉ基板と結合し、Ｓｉ
−Ｏ分子となり脱離する。この際に、パイロメーター部
６やリフレクター部７はコールドウォール型枚葉式ラン
プ加熱炉であるため、温度が低く、脱離したＳｉ−Ｏ分
子がパイロメーター部６やリフレクター部７に付着して
しまい、くもりを生じさせ、温度測定が正確に行えなく
なることに注意すべきである。As a result, a thermal oxide film is formed on the back surface 3 of the wafer with 1% or more of oxygen, and the wafer is stabilized. At this time, when a gas containing no oxygen is flown to the back surface side 3, the bonds of the molecules of the extremely thin natural oxide film (SiO2) of about 1 nm formed on the back surface of the wafer are broken, and S
It becomes i-O molecule and is desorbed from the substrate, or oxygen atoms are bonded to the Si substrate at the interface between the natural oxide film and the Si substrate,
-O molecule is released. At this time, since the pyrometer section 6 and the reflector section 7 are cold wall type single-wafer lamp heating furnaces, the temperature is low, and the desorbed Si—O molecules adhere to the pyrometer section 6 and the reflector section 7. It should be noted that this will result in cloudiness and inaccurate temperature measurements.
【００２４】一方、ウェーハ表面側２では、１００％の
窒素、或は１００％のアルゴンやヘリウム等の不活性ガ
スを流す。これにより、ウェーハ表面側２では、酸化反
応が行われない。よって、格子間Ｓｉの生成が無く、増
速拡散が起らない。したがって、ＳＤの浅接合が可能と
なる。ここで、酸素を含んだガスをウェーハ表面側２に
流した場合には、この酸素により、ウェーハ表面が酸化
され、この酸化反応により格子間Ｓｉが基板中に生成さ
れる。この格子間ＳｉはＳＤ形成の為に注入されたボロ
ン等とペアとなり非常に拡散しやすい状態になる為、結
果的にボロンは急激に拡散し、浅接合が出来なくなって
しまうことに注意すべきである。On the other hand, on the front surface side 2 of the wafer, 100% nitrogen or 100% inert gas such as argon or helium is passed. As a result, the oxidation reaction does not occur on the wafer surface side 2. Therefore, interstitial Si is not generated and accelerated diffusion does not occur. Therefore, shallow junction of SD becomes possible. Here, when a gas containing oxygen is flown to the wafer surface side 2, the oxygen oxidizes the wafer surface, and interstitial Si is generated in the substrate by this oxidation reaction. It should be noted that this interstitial Si is paired with boron or the like injected for SD formation and is in a state where it is very easy to diffuse, so that boron is rapidly diffused and shallow junction cannot be performed. Is.
【００２５】[0025]
【発明の効果】以上説明したように、本発明の半導体製
造装置では、ウェーハ表面側と裏面側とに分離している
ために、コールドウォール型枚葉式ランプ加熱炉（ＲＴ
Ｐ）を用いてアニールを行う際に、浅接合形成を有した
半導体装置を枚葉式ランプ加熱炉のチャンバー内部のリ
フレクターやパイロメータを汚すこと無く形成すること
が可能となり、且つＳＤ形成のために注入したドーパン
トの増速拡散を防止し、浅接合トランジスタを作製する
ことが可能となる。従って、パイロメータを用いた半導
体基板の温度測定値の経時変化を防止し、アニール処理
を安定化させ、歩留まりを向上させることができるとい
う効果を奏する。As described above, in the semiconductor manufacturing apparatus of the present invention, since the wafer is separated into the front surface side and the back surface side, a cold wall type single wafer type lamp heating furnace (RT) is used.
When annealing is performed using P), it becomes possible to form a semiconductor device having a shallow junction formation without contaminating the reflector or pyrometer inside the chamber of the single-wafer lamp heating furnace, and for SD formation. It is possible to prevent the accelerated diffusion of the implanted dopant and fabricate a shallow junction transistor. Therefore, it is possible to prevent the temperature measurement value of the semiconductor substrate using the pyrometer from changing with time, stabilize the annealing process, and improve the yield.
【図１】本発明の半導体製造装置の実施の形態の構成を
示す断面図である。FIG. 1 is a sectional view showing a configuration of an embodiment of a semiconductor manufacturing apparatus of the present invention.
【図２】従来の半導体製造装置の一例の構成を示す断面
図である。FIG. 2 is a sectional view showing a configuration of an example of a conventional semiconductor manufacturing apparatus.
１ コールドウォール型枚葉式ランプ加熱炉 ２ ウェーハ表面側 ３ ウェーハ裏面側 ４ ウェーハ ５ リングボート（ウェーハ支持治具） ６ パイロメーター ７ リフレクター ８ ランプ 1 Cold wall type single-wafer lamp heating furnace 2 Wafer front side 3 Wafer back side 4 wafers 5 Ring boat (wafer support jig) 6 Pyrometer 7 reflector 8 lamps
Claims (5)
用いてトランジスタのソースおよびドレインに注入した
ドーパントの活性化のためのアニールを半導体ウェーハ
に対して行う半導体製造装置において、 前記コールドウォール型枚葉式ランプ加熱炉内の熱処理
チャンバーを、ウェーハ表面側と裏面側とに分離し、導
入ガスの配管もウェーハ表面側と裏面側とに各々接続す
ることにより、前記導入ガスが行き来できないように
し、前記ウェーハ裏面側への導入ガスは、少なくとも１
％以上の酸素を含んだ不活性ガスであることを特徴とす
る半導体製造装置。1. A cold-wall type single-wafer lamp heating furnace is used to inject into the source and drain of a transistor.
In a semiconductor manufacturing apparatus that performs annealing for activating a dopant on a semiconductor wafer, a heat treatment chamber in the cold wall type single wafer type lamp heating furnace is separated into a wafer front surface side and a back surface side, and an introduction gas of The introduction gas is prevented from moving back and forth by connecting the pipes to the front surface side and the back surface side of the wafer, respectively.
A semiconductor manufacturing apparatus characterized by being an inert gas containing at least 50% oxygen.
０％の不活性ガスであることを特徴とする、請求項１に
記載の半導体製造装置。2. The gas introduced to the wafer surface side is 10
The semiconductor manufacturing apparatus according to claim 1, wherein the inert gas is 0%.
素または１００％アルゴンであることを特徴とする、請
求項２に記載の半導体製造装置。3. The semiconductor manufacturing apparatus according to claim 2, wherein the 100% inert gas is 100% nitrogen or 100% argon.
とは、前記ウェーハを支持するリングボートで分離され
たことを特徴とする、請求項１〜３のいずれかに記載の
半導体製造装置。4. The semiconductor manufacturing apparatus according to claim 1, wherein the wafer front surface side and the wafer back surface side are separated by a ring boat that supports the wafer.
とは、排気ガスの配管も各々別個に接続されたことを特
徴とする、請求１〜４のいずれかに記載の半導体製造装
置。5. The semiconductor manufacturing apparatus according to claim 1, wherein exhaust gas pipes are separately connected to the front surface side of the wafer and the rear surface side of the wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09090299A JP3376951B2 (en) | 1999-03-31 | 1999-03-31 | Semiconductor manufacturing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09090299A JP3376951B2 (en) | 1999-03-31 | 1999-03-31 | Semiconductor manufacturing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286208A JP2000286208A (en) | 2000-10-13 |
| JP3376951B2 true JP3376951B2 (en) | 2003-02-17 |
Family
ID=14011344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09090299A Expired - Fee Related JP3376951B2 (en) | 1999-03-31 | 1999-03-31 | Semiconductor manufacturing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3376951B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010140323A1 (en) * | 2009-06-03 | 2010-12-09 | コバレントマテリアル株式会社 | Silicon wafer and method for heat-treating silicon wafer |
| JP5455449B2 (en) * | 2009-06-03 | 2014-03-26 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
| JP5641533B2 (en) * | 2010-06-29 | 2014-12-17 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
-
1999
- 1999-03-31 JP JP09090299A patent/JP3376951B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000286208A (en) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8317921B2 (en) | In situ growth of oxide and silicon layers | |
| TWI331364B (en) | ||
| US20070026693A1 (en) | Method of Thermally Oxidizing Silicon Using Ozone | |
| EP1388891A1 (en) | System and method for heat treating semiconductor | |
| JP3207832B2 (en) | CVD reactor and method for producing epitaxially grown semiconductor wafers | |
| JPH0475328A (en) | Method and apparatus for treatment of semiconductor | |
| JPH06295915A (en) | Manufacturing device for semiconductor device and manufacture of semiconductor device | |
| JP3376951B2 (en) | Semiconductor manufacturing equipment | |
| TWI784698B (en) | Manufacturing method of semiconductor device, substrate processing method, substrate processing apparatus and program | |
| EP1044291B1 (en) | In situ growth of oxide and silicon layers | |
| JP3970411B2 (en) | Method for forming thin film oxide film using wet oxidation | |
| Steckl et al. | Uniform β‐SiC thin‐film growth on Si by low pressure rapid thermal chemical vapor deposition | |
| JPH11186248A (en) | Silicon oxide film forming method and equipment | |
| JP3422345B2 (en) | Method of forming tungsten film | |
| Kalkofen et al. | A simple two-step phosphorus doping process for shallow junctions by applying a controlled adsorption and a diffusion in an oxidising ambient | |
| CN108447770B (en) | Preparation method of silicon dioxide film | |
| RU2361316C2 (en) | Method of diffusing boron | |
| RU2371807C1 (en) | Method of diffusing phosphorous from phosphorous-silicate films | |
| JPH0123939B2 (en) | ||
| JP2000286259A (en) | Method for forming insulation film and semiconductor device using the same | |
| JP2005268699A (en) | Method for manufacturing semiconductor device | |
| JPH05152236A (en) | Manufacture of semiconductor device | |
| JPH0845861A (en) | Manufacture of semiconductor device | |
| JP2845008B2 (en) | Method for manufacturing semiconductor device | |
| KR940016556A (en) | Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131206 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |