JP3372594B2 - High voltage generation circuit - Google Patents

High voltage generation circuit

Info

Publication number
JP3372594B2
JP3372594B2 JP18297393A JP18297393A JP3372594B2 JP 3372594 B2 JP3372594 B2 JP 3372594B2 JP 18297393 A JP18297393 A JP 18297393A JP 18297393 A JP18297393 A JP 18297393A JP 3372594 B2 JP3372594 B2 JP 3372594B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
pulse
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18297393A
Other languages
Japanese (ja)
Other versions
JPH0738769A (en
Inventor
義彦 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Media Electronics Co Ltd
Original Assignee
Hitachi Media Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Media Electronics Co Ltd filed Critical Hitachi Media Electronics Co Ltd
Priority to JP18297393A priority Critical patent/JP3372594B2/en
Publication of JPH0738769A publication Critical patent/JPH0738769A/en
Application granted granted Critical
Publication of JP3372594B2 publication Critical patent/JP3372594B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Details Of Television Scanning (AREA)
  • Rectifiers (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、テレビジョン受信機
(TV)の受像管等の高圧発生回路に係り、さらに詳し
くはその高圧出力電圧を安定化する技術に関する。 【0002】 【従来の技術】図4は、一般的なTV受像管の高電圧発
生回路において、可飽和トランスを用いた高圧安定回路
の一例を示したものである。同図において、2はフライ
バックトランス(以下FBTと略称する)、9および1
0はそれぞれの一次巻線と二次巻線、21は可飽和トラ
ンス、22および20はそれぞれの制御巻線および被制
御巻線、23はチョークコイル、6は共振コンデンサ、
5はダンパーダイオード、4は水平出力トランジスタ
ー、12は高圧整流ダイオード、24は直流阻止コンデ
ンサである。 【0003】上記高圧安定化回路では、以下の動作原理
に従って高圧出力電圧の安定が図られる。共振コンデン
サ6、ダンパーダイオード5、水平出力トランジスター
4およびインダクタンスからなる水平出力回路から脈流
波形のパルス電圧E1 が発生し、FBT2の一次巻線9
に供給される。 【0004】図7はその出力パルス電圧E1 の波形を示
したものである。FBT1の二次巻線10側に生じた高
電圧E2 は、高圧整流ダイオード12で整流されてTV
受像管アノード等へ出力される。 【0005】ところで可飽和トランス21は制御巻線2
2に流れるIcが増加すると、コア内部に形成される磁
気回路が飽和し、被制御巻線20のインダクタンスLt
は減少するようになっている。 【0006】図5は制御巻線電流Icと被制御巻線20
のインダクタンスLtの関係を示したものである。 【0007】FBT2の二次巻線10側の高圧負荷が増
大した時、一次巻線9側に流れ込む電流I1 が増加する
ため、電源(EB)から制御巻線22を経て水平出力回
路に流入する電流Icも増加する。ところが、上記のよ
うにそれに連れて可飽和トランス21の被制御巻線20
のインダクタンスLtも減少するので、水平出力回路に
は二次巻線10側の過負荷によって生じる一次巻線9側
の入力電圧降下を補うような誘起電圧E1 ′(図7参
照)が発生する。 【0008】図6は上記高圧安定化回路のFBT2の高
圧出力電流I2 と高圧出力電圧E2の関係を示したもの
である。図の実線で示すように、二次巻線10側の負荷
(電流)の大小に係わりなく、FBT2の高圧出力電圧
2 は一定に保たれる。 【0009】上記事情についてさらに詳述すると、一次
巻線9側へ入力される水平出力回路の出力電圧E2 は一
定に保たれる。また、一次巻線9側へ入力される水平出
力回路の出力電圧E1 は、 E1 =π・Ts・EB/2Tp+EB (1) Ts;水平走査期間 Tp;パルス電圧E1 のパルス発生時間 で表される。 【0010】さらに、Tpは、 Tp=2π√(L1・Cr)/2 (2) L1;FBTの一次巻線側総合インダクタンス Cr;共振コンデンサの容量 で表される。 【0011】チョークコイル23のインダクタンスがF
BT2の一次巻線インダクタンスL1 および可飽和トラ
ンス21の被制御巻線20のインダクタンスLtよりも
かなり大きいことを考慮すると、一次巻線側総合インダ
クタンスL1はさらに、 L1=L1 ・Lt/(L1 +Lt) (3) と表すことができる。 【0012】前記(2),(3)式を(1)式に代入し
て整理すると、 E1 =(Ts・EB/2)×√{(1+L1 /Lt)/(Cr・L1 )}+ EB (4) となり、L1 /Lt≫1に対しては上式は、 E1 〜Ts・EB/2√(Cr・Lt) (5) となるから、可飽和トランス21の被制御巻線20のイ
ンダクタンスLtが非常に小さくなると、水平出力回路
の出力電圧E1 は被制御巻線20のインダクタンスLt
の平方根に反比例して大きくなることが判る。 【0013】 【発明が解決しようとする課題】上記した従来技術で
は、FBT2の二次巻線10側の高圧負荷が増大した
時、一次巻線9側に流れ込む電流I1 が増大するため、
電源(EB)から制御巻線22を経て水平出力回路に流
入する電流Icも増加し、この時、電流Icが増加する
に連れて可飽和トランス21の被制御巻線20のインダ
クタンスLtも減少するので、水平出力回路には二次巻
線10側の過負荷によって生じる一次巻線9側の入力電
圧降下を補うような誘起電圧E1 ’(図参照)が発生
する。しかし、電流Icの増加量とインダクタンスLt
の減少量は統一でないため、FBT2の高圧出力電圧E
2 は図3に示されるように一定に保たれず、FBT2の
二次巻線10側の高圧負荷が増大した時、電圧が高く
(図6でΔE2 )なる。 【0014】本発明は上記の点に鑑みてなされたもの
で、その目的とするところは、FBTの二次巻線の高圧
負荷の増大に係わらず、安定した高圧出力電圧を出力す
るFBTを結合した高圧発生回路を提供することにあ
る。 【0015】 【課題を解決するための手段】本発明の高圧発生回路
は、水平偏向出力回路とFBTとが一体結合されて、そ
のFBTからブラウン管に高圧出力電圧を加える高圧発
生回路において、FBTからブラウン管に加えられる高
圧出力電圧の変動量を高圧検出抵抗で検出した電圧を検
出電圧とし、ブラウン管の高圧負荷電流最大時の前記高
圧検出抵抗の両端の電圧を基準電圧とし、その基準電圧
と前記高圧検出抵抗で検出した前記検出電圧の変動量を
比較検出器で比較して、基準電圧より高い場合にそれに
応じた検出電圧を出力して、その検出電圧を前記FBT
の低圧出力巻線を介してFBTの一次側と同期をとって
増幅回路に入力し、同期のとれた検出電圧を増幅回路で
増幅してパルスを誘起し、そのパルスをパルストランス
の一次側に入力して逆変換し、そのパルストランスの二
次側の出力電圧をFBTの一次側に重畳する構成になっ
ていることを特徴とするものである。 【0016】 【作用】FBTの二次巻線の高圧負荷が増大する時、高
圧出力電圧の降下量と基準電圧を比較し、その電位差に
応じた検出電圧を発生させ、その検出電圧を一次側のF
BTと同期をとるためにFBTの低圧出力に重畳し、さ
らに比較増幅回路にてパルスを誘起させ、パルストラン
スにて逆変換したパルスを小さくなるようにし、常に一
定のFBTの一次側のコレクタパルスを得ることによ
り、安定した高圧出力電圧が得られる。 【0017】 【実施例】以下、本発明の実施例を図1〜図3により説
明する。 【0018】図1は実施例の高圧発生回路の応用例を示
す回路図、図2は高圧負荷電流最小時の水平出力トラン
ジスタのコレクタ電圧、およびパルストランスの二次側
に発生するパルス波形を示した図、図3は実施例の高圧
発生回路を使用した場合の高圧負荷電流と高圧出力電圧
の関係を表す特性図である。まず、図1によって本発明
の高圧発生回路の構成を説明する。 【0019】同図において、1は水平偏向回路、2はF
BT、3は高圧補正回路、4は水平出力トランジスタ、
5はダンパーダイオード、6は共振コンデンサ、7は水
平偏向コイル、8はS字補正コンデンサ、9は低圧コイ
ル、10は高圧コイル、11は加算電圧発生コイル、1
2は高圧整流ダイオード、13はブリーダ抵抗器、14
は高圧検出抵抗、15は比較検出器、16は増幅回路、
17はパルストランス、18はバイアス電圧である。 【0020】FBT2は、高圧出力電圧変動量を低減す
るためのブリーダ抵抗器13が内蔵され、下端には高圧
検出抵抗14が接続されている。ブラウン管に加えられ
る高圧出力電圧は、図3の点線で示すように、負荷電流
により増減し、負荷電流零の時、最大となり、負荷電流
最大の時、最小となる。 【0021】ところで、高圧検出抵抗14の両端の電圧
は高圧負荷電流の増減により異なり、その変動量を検出
し、高圧負荷電流最大の時の高圧検出抵抗14の両端の
電圧を基準とした基準電圧と比較し、基準電圧より高い
場合動作する比較検出器15を設け、検出電圧を発生さ
せる。 【0022】そこで発生した検出電圧をFBT2の加算
電圧発生用コイル11に重畳し、図2の(a)に示す水
平出力トランジスタ4のコレクタ電圧波形と水平周期の
同期をとる。同期のとれた検出電圧を増幅回路16で増
幅し、パルストランス17の一次側に入力し、逆変換し
て、図2の(b)に示すパルストランス17の二次側出
力電圧を得る。同図(b)の水平出力トランジスタ4の
高圧負荷電流最小時のコレクタ電圧Vopoの交流分
は、 Vopo=(π/2)・(Ts/Tp)・Eb (6) で表される。 【0023】ただし、TpはAC=0でのコレクタパル
スのON期間、TsはコレクタパルスのOFF期間、E
bはバイアス電源電圧である。 【0024】ところで、FBT2の高圧出力電圧変動量
をΔE2 、巻線比をNとすると、パルストランス17の
二次側の必要出力電圧の交流分の最大電圧Vt2 は、 Vt2 =E2 /N≒Vopo−Vopmax (7) で表される。ただし、Vopmaxは高圧負荷電流最大
時の水平出力トランジスタコレクタ電圧の交流分を示
す。また、高圧出力電圧E2 は、 E2 =N・Vop (8) で表される。 【0025】また、高圧補正回路有の場合のVopoに
Vt2 が重畳された合成電圧Vt2′は、 Vt2 ′=Vop−Vt2 (9) で表される。ここでN=32、E2 =800Vと仮定す
ると、Vt2 =25Vとなる。 【0026】図3は高圧負荷電流と高圧出力電圧の関係
を表す特性図で、高圧負荷電流が最大の時はVt2 は0
Vとすると、高圧出力電圧E2 は巻線比Nと水平出力ト
ランジスタ4のコレクタ電圧の交流分Vopの積と同一
となり、また、高圧負荷電流が小さくなるに連れて、パ
ルストランス17の二次側の必要出力電圧が高圧出力電
圧の上昇量により水平出力トランジスタのコレクタ電圧
に印加される。そして、高圧負荷電流が零の時にVt2
が最大となり、VopとVt2 の合成電圧Vt2 ′は常
に一定となり、図3の実線で示すE2 は常に一定とな
り、高圧出力電圧の安定化が図られる。 【0027】 【発明の効果】以上説明したように、本発明によれば、
比較的安価に高圧負荷電流が増大しても安定した高圧出
力電圧を得られる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high voltage generating circuit such as a picture tube of a television receiver (TV), and more particularly, to stabilizing the high voltage output voltage. About technology. 2. Description of the Related Art FIG. 4 shows an example of a high-voltage stabilizing circuit using a saturable transformer in a high voltage generating circuit of a general TV picture tube. In the figure, 2 is a flyback transformer (hereinafter abbreviated as FBT), 9 and 1
0 is a primary winding and a secondary winding, 21 is a saturable transformer, 22 and 20 are control and controlled windings, 23 is a choke coil, 6 is a resonance capacitor,
5 is a damper diode, 4 is a horizontal output transistor, 12 is a high voltage rectifier diode, and 24 is a DC blocking capacitor. In the above high voltage stabilizing circuit, the high voltage output voltage is stabilized according to the following operating principle. Resonant capacitor 6, the damper diode 5, a pulse voltage E 1 of the pulsating waveform is generated from the horizontal output circuit comprising a horizontal output transistor 4 and the inductance, the primary winding of FBT2 9
Supplied to [0004] FIG. 7 shows the output pulse voltage E 1 of the waveform. The high voltage E 2 generated on the secondary winding 10 side of the FBT 1 is rectified by the high-voltage rectifier diode 12 and
Output to the picture tube anode and the like. The saturable transformer 21 is connected to the control winding 2.
2, the magnetic circuit formed inside the core saturates, and the inductance Lt of the controlled winding 20 increases.
Is decreasing. FIG. 5 shows the control winding current Ic and the controlled winding 20.
3 shows the relationship of the inductance Lt. When the high-voltage load on the secondary winding 10 side of the FBT 2 increases, the current I 1 flowing into the primary winding 9 increases, so that the current I 1 flows into the horizontal output circuit via the control winding 22 from the power supply (EB). Current Ic to be generated also increases. However, as described above, the controlled winding 20 of the saturable transformer 21
, The induced voltage E 1 ′ (see FIG. 7) is generated in the horizontal output circuit to compensate for the input voltage drop on the primary winding 9 caused by the overload on the secondary winding 10. . FIG. 6 shows the relationship between the high voltage output current I 2 of the FBT 2 and the high voltage output voltage E 2 of the high voltage stabilizing circuit. As shown by the solid line in the figure, the high-voltage output voltage E2 of the FBT 2 is kept constant regardless of the magnitude of the load (current) on the secondary winding 10 side. More specifically, the output voltage E 2 of the horizontal output circuit input to the primary winding 9 is kept constant. The output voltage E 1 of the horizontal output circuit input to the primary winding 9 is E 1 = π · Ts · EB / 2Tp + EB (1) Ts: horizontal scanning period Tp; pulse generation time of pulse voltage E 1 expressed. Further, Tp is represented by Tp = 2π√ (L1 · Cr) / 2 (2) L1; total inductance Cr on the primary winding side of the FBT; capacitance of the resonance capacitor. The inductance of the choke coil 23 is F
Considering that much larger than the inductance Lt of BT2 of the primary winding inductance L 1 and the control winding 20 of the saturable transformer 21, the primary winding total inductance L1 Further, L1 = L 1 · Lt / (L 1 + Lt) (3) By substituting the above equations (2) and (3) into the equation (1) and rearranging, E 1 = (Ts · EB / 2) × √ {(1 + L 1 / Lt) / (Cr · L 1 ) } + EB (4), and for L 1 / Lt≫1, the above equation becomes E 1 〜TssEB / 2√ (Cr ・ Lt) (5). inductance Lt windings 20 becomes very small, inductance Lt of the output voltage E 1 of the horizontal output circuit controlled winding 20
It increases in inverse proportion to the square root of. In the prior art described above, when the high-voltage load on the secondary winding 10 of the FBT 2 increases, the current I 1 flowing into the primary winding 9 increases.
The current Ic flowing from the power supply (EB) to the horizontal output circuit via the control winding 22 also increases. At this time, as the current Ic increases, the inductance Lt of the controlled winding 20 of the saturable transformer 21 also decreases. Therefore, an induced voltage E 1 ′ (see FIG. 7 ) is generated in the horizontal output circuit so as to compensate for the input voltage drop on the primary winding 9 caused by the overload on the secondary winding 10. However, the increase in the current Ic and the inductance Lt
Is not uniform, the high-voltage output voltage E
2 is not kept constant as shown in FIG. 3, and when the high-voltage load on the secondary winding 10 side of the FBT 2 increases, the voltage becomes high (ΔE 2 in FIG. 6). The present invention has been made in view of the above points, and has as its object to combine an FBT that outputs a stable high-voltage output voltage regardless of an increase in the high-voltage load on the secondary winding of the FBT. To provide a high voltage generating circuit. According to the present invention, there is provided a high-voltage generating circuit in which a horizontal deflection output circuit and an FBT are integrally connected and a high-voltage output voltage is applied from the FBT to a cathode ray tube. A voltage obtained by detecting the amount of change in the high-voltage output voltage applied to the cathode-ray tube with a high-voltage detection resistor is set as a detection voltage, and a voltage at both ends of the high-voltage detection resistor when the high-voltage load current of the CRT is maximized is set as a reference voltage. by comparing the amount of change of the detected the detected voltage detection resistor in the comparison detector outputs a detection voltage corresponding thereto is higher than the reference voltage, said detection voltage FBT
With the primary side of the FBT through the low-voltage output winding of
It is input to the amplifier circuit, the synchronized detection voltage is amplified by the amplifier circuit to induce a pulse, and the pulse is input to the primary side of the pulse transformer for reverse conversion, and the output voltage of the secondary side of the pulse transformer is converted. Is superimposed on the primary side of the FBT. When the high-voltage load on the secondary winding of the FBT increases, the amount of drop in the high-voltage output voltage is compared with a reference voltage, and a detection voltage corresponding to the potential difference is generated. F
It is superimposed on the low-voltage output of the FBT in order to synchronize with the BT, and a pulse is induced by the comparison amplifier circuit, so that the pulse converted inversely by the pulse transformer becomes small, and the primary-side collector pulse of the FBT is always constant. , A stable high output voltage can be obtained. An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a circuit diagram showing an application example of the high voltage generating circuit of the embodiment. FIG. 2 shows the collector voltage of the horizontal output transistor when the high voltage load current is minimum and the pulse waveform generated on the secondary side of the pulse transformer. FIG. 3 and FIG. 3 are characteristic diagrams showing the relationship between the high-voltage load current and the high-voltage output voltage when the high-voltage generation circuit of the embodiment is used. First, the configuration of the high-voltage generation circuit of the present invention will be described with reference to FIG. In FIG. 1, reference numeral 1 denotes a horizontal deflection circuit;
BT, 3 is a high voltage correction circuit, 4 is a horizontal output transistor,
5 is a damper diode, 6 is a resonance capacitor, 7 is a horizontal deflection coil, 8 is an S-shaped correction capacitor, 9 is a low voltage coil, 10 is a high voltage coil, 11 is an additional voltage generation coil, 1
2 is a high voltage rectifier diode, 13 is a bleeder resistor, 14
Is a high-voltage detection resistor, 15 is a comparison detector, 16 is an amplification circuit,
17 is a pulse transformer, and 18 is a bias voltage. The FBT 2 has a built-in bleeder resistor 13 for reducing the amount of high-voltage output voltage fluctuation, and a lower end connected to a high-voltage detection resistor 14. As shown by the dotted line in FIG. 3, the high-voltage output voltage applied to the cathode-ray tube increases and decreases according to the load current, and becomes maximum when the load current is zero, and becomes minimum when the load current is maximum. The voltage at both ends of the high-voltage detection resistor 14 varies depending on the increase or decrease of the high-voltage load current. The amount of the change is detected, and a reference voltage based on the voltage at both ends of the high-voltage detection resistor 14 when the high-voltage load current is maximum. And a comparison detector 15 that operates when the voltage is higher than the reference voltage is provided to generate a detection voltage. The detected voltage generated therefrom is superimposed on the added voltage generating coil 11 of the FBT 2 to synchronize the horizontal cycle with the collector voltage waveform of the horizontal output transistor 4 shown in FIG. The synchronized detection voltage is amplified by the amplifier circuit 16, input to the primary side of the pulse transformer 17, and inversely converted to obtain a secondary output voltage of the pulse transformer 17 shown in FIG. The AC component of the collector voltage Vopo of the horizontal output transistor 4 when the high-voltage load current is minimum in the same figure (b) is expressed by the following equation: Vopo = (π / 2) · (Ts / Tp) · Eb Where Tp is the ON period of the collector pulse at AC = 0, Ts is the OFF period of the collector pulse,
b is a bias power supply voltage. Assuming that the high-voltage output voltage variation of the FBT 2 is ΔE 2 and the winding ratio is N, the maximum voltage Vt 2 of the alternating current required output voltage of the secondary side of the pulse transformer 17 is Vt 2 = E 2 / N ≒ Vopo−Vopmax (7) Here, Vopmax indicates the AC component of the horizontal output transistor collector voltage when the high-voltage load current is maximum. Further, the high voltage output voltage E 2 is represented by E 2 = N · Vop (8). Further, a composite voltage Vt 2 ′ in which Vt 2 is superimposed on Vop 2 when the high-voltage correction circuit is provided is represented by Vt 2 ′ = Vop−Vt 2 (9). Here, assuming that N = 32 and E 2 = 800 V, Vt 2 = 25 V. FIG. 3 is a characteristic diagram showing a relationship between the high voltage load current and the high voltage output voltage. When the high voltage load current is maximum, Vt 2 is 0.
V, the high-voltage output voltage E 2 becomes the same as the product of the turns ratio N and the AC component Vop of the collector voltage of the horizontal output transistor 4, and as the high-voltage load current decreases, the secondary voltage of the pulse transformer 17 decreases. The required output voltage on the side is applied to the collector voltage of the horizontal output transistor according to the rise amount of the high voltage output voltage. When the high-voltage load current is zero, Vt 2
Is maximum, the combined voltage Vt 2 ′ of Vop and Vt 2 is always constant, and E 2 shown by the solid line in FIG. 3 is always constant, and the high voltage output voltage is stabilized. As described above, according to the present invention,
Even if the high-voltage load current increases relatively inexpensively, a stable high-voltage output voltage can be obtained.

【図面の簡単な説明】 【図1】本発明の実施例に係る高圧発生回路の応用例を
示す回路図である。 【図2】水平出力トランジスタのコレクタ電圧波形(S
W.ON時)、パルストランスの二次側の出力電圧波
形、水平出力トランジスタのコレクタ電圧波形(SW.
OFF時)を示す波形図である。 【図3】高圧負荷電流と高圧出力電圧の関係を示す特性
図である。 【図4】従来の可飽和トランスを使用した応用例を示す
回路図である。 【図5】従来の可飽和トランスの制御巻線電流と被制御
巻線インダクタンスの関係を示す特性図である。 【図6】従来の可飽和トランスを使用した高圧安定化回
路の高圧負荷電流と高圧出力電圧の関係を示す特性図で
ある。 【図7】水平出力回路の出力電圧波形を示す波形図であ
る。 【符号の説明】 1 水平偏向回路 2 FBT 3 高圧補正回路 13 ブリーダ抵抗器 14 高圧検出抵抗 15 比較検出器 16 増幅回路
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an application example of a high-voltage generation circuit according to an embodiment of the present invention. FIG. 2 shows a collector voltage waveform (S) of a horizontal output transistor.
W. ON), the output voltage waveform on the secondary side of the pulse transformer, the collector voltage waveform of the horizontal output transistor (SW.
FIG. 6 is a waveform diagram showing the state when the switch is OFF. FIG. 3 is a characteristic diagram showing a relationship between a high voltage load current and a high voltage output voltage. FIG. 4 is a circuit diagram showing an application example using a conventional saturable transformer. FIG. 5 is a characteristic diagram showing a relationship between a control winding current and a controlled winding inductance of a conventional saturable transformer. FIG. 6 is a characteristic diagram showing a relationship between a high voltage load current and a high voltage output voltage of a conventional high voltage stabilizing circuit using a saturable transformer. FIG. 7 is a waveform diagram showing an output voltage waveform of a horizontal output circuit. [Description of Signs] 1 horizontal deflection circuit 2 FBT 3 high voltage correction circuit 13 bleeder resistor 14 high voltage detection resistor 15 comparison detector 16 amplifier circuit

Claims (1)

(57)【特許請求の範囲】 【請求項1】 水平偏向出力回路とフライバックトラン
スとが一体結合されて、そのフライバックトランスから
ブラウン管に高圧出力電圧を加える高圧発生回路におい
て、 前記フライバックトランスからブラウン管に加えられる
高圧出力電圧の変動量を高圧検出抵抗で検出した電圧を
検出電圧とし、 ブラウン管の高圧負荷電流最大時の前記高圧検出抵抗の
両端の電圧を基準電圧とし、その基準電圧と前記高圧検
出抵抗で検出した前記検出電圧の変動量を比較検出器で
比較して、基準電圧より高い場合にそれに応じた検出電
圧を出力して、その検出電圧を前記フライバックトラン
スの低圧出力巻線を介してフライバックトランスの一次
側と同期をとって増幅回路に入力し、 同期のとれた検出電圧を増幅回路で増幅してパルスを誘
起し、そのパルスをパルストランスの一次側に入力して
逆変換し、そのパルストランスの二次側の出力電圧をフ
ライバックトランスの一次側に重畳する構成になってい
ることを特徴とする高圧発生回路。
(57) In a high-voltage generating circuit in which a horizontal deflection output circuit and a flyback transformer are integrally connected and a high-voltage output voltage is applied from the flyback transformer to a cathode ray tube, the flyback transformer The voltage detected by the high-voltage detection resistor from the amount of change in the high-voltage output voltage applied to the cathode-ray tube as a detection voltage, the voltage across the high-voltage detection resistor at the maximum high-voltage load current of the cathode-ray tube as a reference voltage, and the reference voltage and the reference voltage by comparing the amount of variation of the detected voltage detected by the pressure detection resistor in the comparison detector outputs a detection voltage corresponding thereto is higher than the reference voltage, the flyback Trang the detected voltage
Primary of the flyback transformer through the low-voltage output winding of the
Input to the amplifier circuit in synchronism with the side, the synchronized detection voltage is amplified by the amplifier circuit to induce a pulse, and the pulse is input to the primary side of the pulse transformer for reverse conversion, and the pulse transformer is converted. A high-voltage generating circuit having a configuration in which an output voltage of a secondary side is superimposed on a primary side of a flyback transformer.
JP18297393A 1993-07-23 1993-07-23 High voltage generation circuit Expired - Fee Related JP3372594B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18297393A JP3372594B2 (en) 1993-07-23 1993-07-23 High voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18297393A JP3372594B2 (en) 1993-07-23 1993-07-23 High voltage generation circuit

Publications (2)

Publication Number Publication Date
JPH0738769A JPH0738769A (en) 1995-02-07
JP3372594B2 true JP3372594B2 (en) 2003-02-04

Family

ID=16127550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18297393A Expired - Fee Related JP3372594B2 (en) 1993-07-23 1993-07-23 High voltage generation circuit

Country Status (1)

Country Link
JP (1) JP3372594B2 (en)

Also Published As

Publication number Publication date
JPH0738769A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
US20010019491A1 (en) High voltage stabilizing circuit
US6370041B2 (en) Switching power supply circuit for generating DC high voltage
US4728868A (en) High voltage generating circuit
JP3372594B2 (en) High voltage generation circuit
JPS6028471B2 (en) Ferro-resonant power supply for deflection and high voltage circuits
JPH0218624Y2 (en)
JPS6117390B2 (en)
JPS63228967A (en) Resonance type switching power source
JP2001218460A (en) Switching power supply circuit
EP1401194A1 (en) Voltage stabilizing circuit for video display appliance
JP2001197744A (en) Switching power supply circuit
JP3279599B2 (en) Switching power supply
JP2554013Y2 (en) High voltage stabilization circuit
JP2516956B2 (en) Flyback transformer device
JP3389635B2 (en) High voltage generation circuit
JPH0411406Y2 (en)
JP2815353B2 (en) Flyback transformer device
JP2593916B2 (en) Convergence drive circuit
JPH0641423Y2 (en) Horizontal deflection circuit
JP2829943B2 (en) Horizontal deflection high voltage generation circuit
JPH06164960A (en) Fly-back transformer
JPH06261221A (en) High voltage circuit
JP2002084752A (en) High-voltage stabilizing circuit
JPH0355971A (en) Method and circuit for stabilizing high voltage
JP2001178128A (en) Switching power supply circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees