JP3371192B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3371192B2 JP3371192B2 JP2000064978A JP2000064978A JP3371192B2 JP 3371192 B2 JP3371192 B2 JP 3371192B2 JP 2000064978 A JP2000064978 A JP 2000064978A JP 2000064978 A JP2000064978 A JP 2000064978A JP 3371192 B2 JP3371192 B2 JP 3371192B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- substrate
- shielding layer
- liquid crystal
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、画素トランジスタであるＴＦＴを有するＴＦ
Ｔ基板と、液晶を介して該ＴＦＴ基板と対向する対向基
板とを備える液晶表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a TF having a TFT which is a pixel transistor.
The present invention relates to a liquid crystal display device including a T substrate and a counter substrate that faces the TFT substrate via liquid crystal.
【０００２】[0002]
【従来の技術】従来より、ガラスや石英等より成る基板
上にＴＦＴ（薄膜トランジスタ）を形成してＴＦＴ基板
とし、該ＴＦＴ基板と対向基板との間に液晶を有する液
晶表示装置が知られている。2. Description of the Related Art Conventionally, there has been known a liquid crystal display device in which a TFT (thin film transistor) is formed on a substrate made of glass, quartz or the like to form a TFT substrate, and liquid crystal is provided between the TFT substrate and a counter substrate. .
【０００３】従来のこの種のものは、通常、対向基板側
から光源の光を入射させる。この光が画素トランジスタ
に入射すると、光リーク電流により、コントラスト低下
やフリッカ等の画質劣化が生じることがある。In the conventional device of this type, the light from the light source is normally incident from the counter substrate side. When this light enters the pixel transistor, light leakage current may cause deterioration of image quality such as contrast reduction and flicker.
【０００４】たとえば多結晶Ｓｉは、ａ−Ｓｉほど高感
度ではないが、たとえば近年の液晶表示装置ではプロジ
ェクタのように大光量下での使用が増加するので、多結
晶Ｓｉ−ＴＦＴを用いた液晶表示装置にあっても、光リ
ーク電流が無視できなくなって来ている。よって多結晶
Ｓｉ−ＴＦＴを用いた場合についても、光リーク電流に
よるコントラスト低下やフリッカ等の画質劣化が問題と
なっている。Polycrystalline Si, for example, is not as sensitive as a-Si, but is used in a large amount of light in a recent liquid crystal display device like a projector, so that liquid crystal using polycrystalline Si-TFT is used. Even in a display device, the light leakage current cannot be ignored. Therefore, even when a polycrystalline Si-TFT is used, deterioration of image quality such as contrast reduction and flicker due to light leakage current is a problem.
【０００５】従来、対向基板側からの光の画素トランジ
スタへの入射抑制については、図５（ａ）に示すよう
に、対向基板２にブラックマトリックスＢを設置するこ
とで、その遮光を行っていた。しかしこの構造では、直
進する入射光Ｌ1 の遮光は可能であるが、散乱ないし反
射等した入射光の一部Ｌ2 が画素トランジスタ７に入射
することを防ぐことができない。そこで本発明者らは、
図５（ｂ）に示すように、対向基板２に設置してあった
ブラックマトリックスをよりトランジスタに近い位置で
あるＴＦＴ基板１のトランジスタの上層（対向基板側）
に設置することで、光入射低減を図る技術を提案した
（特開平８−２６２４９４号公報参照）。これによれ
ば、図５（ｂ）のように、散乱ないし反射等した入射光
Ｌ2 の画素トランジスタ７への入射を防ぐことができ
る。この提案では、２つの層でブラックマトリックスを
形成して、遮光層としている。Conventionally, in order to suppress the incidence of light from the counter substrate side into the pixel transistor, as shown in FIG. 5A, the black matrix B is provided on the counter substrate 2 to shield the light. . However, with this structure, although it is possible to shield the incident light L 1 that travels straight, it is not possible to prevent a portion L 2 of the incident light that has been scattered or reflected from entering the pixel transistor 7. Therefore, the present inventors
As shown in FIG. 5B, the black matrix provided on the counter substrate 2 is located above the transistor on the TFT substrate 1 (counter substrate side) of the TFT substrate 1 which is closer to the transistor.
In order to reduce the incidence of light, the technology has been proposed (see Japanese Patent Application Laid-Open No. 8-262494). According to this, as shown in FIG. 5B, it is possible to prevent the incident light L 2 scattered or reflected from entering the pixel transistor 7. In this proposal, a black matrix is formed by two layers to form a light shielding layer.
【０００６】しかし図示するように、出射光の一部Ｌ３
は、光学系等からの反射等により、ＴＦＴ基板側からト
ランジスタへ入る戻り光（迷光）を発生させている。こ
の戻り光（迷光）Ｌ３のトランジスタ部７への入射は、
いずれの構造でも防止できない。However, as shown in FIG.
Generates return light (stray light) that enters the transistor from the TFT substrate side due to reflection from the optical system or the like. The incidence of this return light (stray light) L3 on the transistor unit 7 is
Neither structure can prevent.
【０００７】特に、トップゲートまたはプレーナ構造の
多結晶Ｓｉ−ＴＦＴを用いた液晶表示装置では、ＴＦＴ
基板の最下層（対向基板とは逆の方）にトランジスタの
活性層が形成されているため、ＴＦＴ基板側からの光は
直接トランジスタ活性層に入射し、光リーク電流の原因
となっている。Particularly, in a liquid crystal display device using a polycrystalline Si-TFT having a top gate or a planar structure,
Since the active layer of the transistor is formed in the lowermost layer of the substrate (the side opposite to the counter substrate), light from the TFT substrate side directly enters the transistor active layer, which causes a light leak current.
【０００８】[0008]
【発明が解決しようとする課題】本発明は、上記した問
題点を解決するためになされたもので、本発明の目的
は、上記戻り光を含め、散乱・反射等した入射光がトラ
ンジスタ部に入射することを防止でき、もって光リーク
電流等の発生の問題を解決した液晶表示装置を提供する
ことである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide incident light scattered or reflected, including the return light, to a transistor portion. It is an object of the present invention to provide a liquid crystal display device that can prevent light from entering and that solves the problem of generation of light leakage current and the like.
【０００９】[0009]
【課題を解決するための手段】本発明は、基板上で半導
体薄膜の上にゲート電極を配したトップゲート構造の画
素トランジスタであるＴＦＴを有するＴＦＴ基板と、液
晶を介して該ＴＦＴ基板と対向する対向基板とを備える
液晶表示装置において、画素トランジスタ部の対向基板
側、及び画素トランジスタ部の対向基板とは逆の側で基
板とＴＦＴの間の双方の側に遮光層が形成され、前記対
向基板側の遮光層は、対向基板側からの入射光に対して
２以上の遮光層により、画素開口以外の領域すべての遮
光がなされていると共に、前記対向基板には遮光層が形
成されていないことを特徴とするものである。前記の２
以上の遮光層は、その重ね合わせにより、画素開口以外
の領域すべての遮光を行うように構成できる。そして、
前記対向基板とは逆の側で基板とＴＦＴの間にある遮光
層を各画素内でゲートラインと接続する。更には、この
遮光層を画素単位で切り離す。According to the present invention, there is provided a TFT substrate having a TFT which is a pixel transistor having a top gate structure in which a gate electrode is arranged on a semiconductor thin film on a substrate, and the TFT substrate is opposed to the TFT substrate through a liquid crystal. In the liquid crystal display device, the light shielding layer is formed on the opposite substrate side of the pixel transistor section and on the opposite side of the pixel transistor section between the substrate and the TFT. The light-shielding layer on the substrate side shields all the regions other than the pixel openings from the incident light from the counter-substrate side by two or more light-shielding layers, and the light-shielding layer is not formed on the counter substrate. It is characterized by that. 2 above
The above-mentioned light-shielding layers can be configured so as to shield the entire area other than the pixel apertures by overlapping them. And
The light-shielding layer between the substrate and the TFT on the side opposite to the counter substrate is connected to the gate line in each pixel. Furthermore , this light shielding layer is separated in pixel units.
【００１０】本発明によれば、画素トランジスタ部の対
向基板側、及び画素トランジスタ部の対向基板とは逆の
側の双方の側に遮光層が形成されることにより、図４に
略示するように上述した戻り光（Ｌ3 ）も対向基板とは
逆の側（出射側）の遮光層（遮光層５）により遮光さ
れ、よって光入射による光リーク電流等の発生の問題を
解決できる。According to the present invention, the light-shielding layer is formed on both sides of the pixel transistor section facing the opposite substrate and on the side opposite to the pixel transistor section facing the opposite substrate, as shown in FIG. The return light (L 3 ) described above is also shielded by the light-shielding layer (light-shielding layer 5) on the side opposite to the counter substrate (outgoing side), so that the problem of occurrence of light leakage current due to light incidence can be solved.
【００１１】[0011]
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照して具体的な実施の形態例を説
明することにより、さらに説明する。但し当然のことで
はあるが、本発明は以下の説明及び図示の実施の形態例
に限定されるものではない。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, preferred embodiments of the present invention will be further described by explaining specific embodiments with reference to the drawings. However, as a matter of course, the present invention is not limited to the following embodiments and illustrated embodiments.
【００１２】実施の形態例１
本実施の形態例の構成を、図１に断面構造で、図２に平
面構造で示す。なお、本例は、画素トランジスタとして
高温ポリシリコンＴＦＴを用いた場合を示したが、その
他たとえば低温ポリシリコンＴＦＴや、ａ−シリコンＴ
ＦＴを用いた場合等にも適用できる（他の実施の形態例
についても同じ）。Embodiment 1 The structure of this embodiment is shown in FIG. 1 as a sectional structure and in FIG. 2 as a planar structure. In this example, the high temperature polysilicon TFT is used as the pixel transistor, but in addition to this, for example, the low temperature polysilicon TFT or the a-silicon T is used.
It is also applicable to the case where FT is used (same for other embodiments).
【００１３】図１を参照する。図示例は本発明を具体化
したアクティブマトリクス型の液晶表示装置であって、
画素トランジスタであるＴＦＴを有する基板１（ＴＦＴ
を担持する石英から成る）と、対向基板２とを備え、該
基板１と対向基板２との間には、液晶３が保持される。
対向基板２は対向電極６を備える。Referring to FIG. The illustrated example is an active matrix type liquid crystal display device embodying the present invention.
Substrate 1 (TFT having TFTs that are pixel transistors
And a counter substrate 2. A liquid crystal 3 is held between the substrate 1 and the counter substrate 2.
The counter substrate 2 includes a counter electrode 6.
【００１４】基板１は、上層部に画素電極８を有し、下
層部にＴＦＴ（薄膜トランジスタ。ここではトップゲー
ト構造のＴＦＴ）７を有する。ＴＦＴ７は、各画素電極
８を駆動するスイッチング素子としての役割を果たす。
ＴＦＴ７は、本例ではポリシリコンからなる半導体薄膜
１０を活性層としている。この半導体薄膜１０は、第１
層ポリシリコン（１ｐｏｌｙ）で、構成される。半導体
薄膜１０上には、ＳｉＯ2 等からなるゲート絶縁膜１１
を介して、ゲートＧが形成されている。このゲートＧ
は、第２層ポリシリコン（２ｐｏｌｙ）で、構成され
る。ＴＦＴ７は、ゲートＧの両側に、ソース領域Ｓ及び
ドレイン領域Ｄを有する。本例では、ソース／ドレイン
端部にＬＤＤ領域が形成されている。ソース領域Ｓ及び
ドレイン領域Ｄには、各々引き出し電極１２Ａ，１２Ｂ
が接続している。各引き出し電極１２Ａ，１２Ｂは、ア
ルミニウム等のアルミニウム系材料で形成できる。The substrate 1 has a pixel electrode 8 in an upper layer portion and a TFT (thin film transistor; here, a TFT having a top gate structure) 7 in a lower layer portion. The TFT 7 serves as a switching element that drives each pixel electrode 8.
In this example, the TFT 7 has a semiconductor thin film 10 made of polysilicon as an active layer. This semiconductor thin film 10 has a first
The layer is made of polysilicon (1 poly). A gate insulating film 11 made of SiO 2 or the like is formed on the semiconductor thin film 10.
The gate G is formed through the. This gate G
Is composed of a second layer polysilicon (2poly). The TFT 7 has a source region S and a drain region D on both sides of the gate G. In this example, LDD regions are formed at the ends of the source / drain. In the source region S and the drain region D, extraction electrodes 12A and 12B are provided, respectively.
Are connected. Each extraction electrode 12A, 12B can be formed of an aluminum-based material such as aluminum.
【００１５】半導体薄膜１０には、補助容量１３（Ｃ
ｓ）が形成されている。この補助容量１３（Ｃｓ）は、
半導体薄膜１０すなわちＴＦＴ７を構成する第１層ポリ
シリコン（１ｐｏｌｙ）と、半導体薄膜１４すなわちゲ
ートＧを構成する第２層ポリシリコン（２ｐｏｌｙ）と
が、ゲート絶縁膜１１をを構成するＳｉＯ2 等の絶縁膜
を挟んで形成される。The semiconductor thin film 10 has a storage capacitor 13 (C
s) has been formed. This auxiliary capacitance 13 (Cs) is
The semiconductor thin film 10, that is, the first-layer polysilicon (1poly) that forms the TFT 7, and the semiconductor thin film 14, that is, the second-layer polysilicon (2poly) that forms the gate G, are made of SiO 2 or the like that forms the gate insulating film 11. It is formed with an insulating film in between.
【００１６】上記画素電極８を有する上層部と、ＴＦＴ
７が形成されている下層部との間の中層部には、遮光層
４Ｍ，４Ｐが形成されている。これは、ＴＦＴ７に対し
て対向基板２側、すなわち、入射側にある遮光層であ
る。適宜、「上層遮光層」とも称する。本例では図示の
とおり、上層遮光層は、マスク遮光層４Ｍ及びパッド遮
光層４Ｐとからなる。このように、対向基板側からの入
射光に対しては２つの上層遮光層（マスク遮光層４Ｍ及
びパッド遮光層４Ｐ）と引き出し電極１２Ａ及び１２Ｂ
（ここではアルミニウムにより形成）の重ね合わせによ
り、画素開口以外の領域すべての遮光をなしている。本
例ではマスク遮光層４Ｍ及びパッド遮光層４Ｐは、とも
に導電性を有する材料、たとえばＴｉ等の金属膜からな
る。マスク遮光層４Ｍは画素の行方向に沿って、連続的
にパターニングされてなり、少なくとも部分的にＴＦＴ
７を遮光する。パッド遮光層４Ｐは画素ごとに離散的に
パターニングされ、画素電極とのコンタクトに寄与して
いる。これらマスク遮光層４Ｍ及びパッド遮光層４Ｐ
と、引き出し電極１２Ａ及び１２Ｂの重ね合わせによ
り、画素開口以外の領域のすべてが対向基板側からの入
射に対して遮光される。An upper layer portion having the pixel electrode 8 and a TFT
Light-shielding layers 4M and 4P are formed in an intermediate layer portion between the lower layer portion in which 7 is formed and the lower layer portion. This is a light shielding layer on the counter substrate 2 side, that is, on the incident side with respect to the TFT 7. It is also appropriately referred to as an "upper light-shielding layer". In this example, as shown in the figure, the upper light-shielding layer includes a mask light-shielding layer 4M and a pad light-shielding layer 4P. Thus, for the incident light from the counter substrate side, the two upper light-shielding layers (the mask light-shielding layer 4M and the pad light-shielding layer 4P) and the extraction electrodes 12A and 12B are provided.
By overlapping (formed here of aluminum), the entire area other than the pixel openings is shielded. In this example, both the mask light-shielding layer 4M and the pad light-shielding layer 4P are made of a conductive material, for example, a metal film such as Ti. The mask light-shielding layer 4M is formed by patterning continuously along the row direction of the pixel, and is at least partially TFT.
Shading 7 The pad light shielding layer 4P is discretely patterned for each pixel and contributes to contact with the pixel electrode. These mask light shielding layer 4M and pad light shielding layer 4P
With the superposition of the extraction electrodes 12A and 12B, the entire area other than the pixel opening is shielded from the incident light from the counter substrate side.
【００１７】一方、画素トランジスタ部の対向基板とは
逆の側に、遮光層５が形成されている。これを適宜、
「下層遮光層」とも称する。少なくとも画素トランジス
タのソース／ドレイン端部は、この下層遮光層で遮光さ
れている。このように遮光されているソース／ドレイン
端部に、前述のＬＤＤ領域７１，７２が形成されている
のである。On the other hand, a light-shielding layer 5 is formed on the side of the pixel transistor portion opposite to the opposite substrate. This as appropriate
It is also referred to as a "lower light shielding layer". At least the source / drain ends of the pixel transistor are shielded by this lower light shielding layer. The LDD regions 71 and 72 described above are formed at the light-shielded source / drain ends.
【００１８】図２において、この下層遮光層５は、特に
斜線を付して明示する。なお図２中、符号１０で、画素
を構成する第１層ポリシリコンを示し、１４１で、ゲー
ト線を構成する第２層ポリシリコンを示し、１４２で、
補助容量Ｃｓを構成する第２層ポリシリコンを示す。符
号１５は、信号線（ここではアルミニウムからなる）で
ある。In FIG. 2, the lower light-shielding layer 5 is clearly indicated by hatching. In FIG. 2, reference numeral 10 indicates the first layer polysilicon forming the pixel, 141 indicates the second layer polysilicon forming the gate line, and 142 indicates
The second-layer polysilicon forming the auxiliary capacitance Cs is shown. Reference numeral 15 is a signal line (made of aluminum here).
【００１９】本例において、下層遮光層５は、高融点金
属のシリサイドから形成した。特に、ＷＳｉの２００ｎ
ｍ厚の膜で形成した。In this example, the lower light-shielding layer 5 is formed of a refractory metal silicide. In particular, 200n of WSi
It was formed of an m-thick film.
【００２０】下層遮光層５は、ここでは少なくとも画素
トランジスタ（ＴＦＴ７）のソース／ドレイン端部よ
り、±２．０μｍの領域を遮光する形状に、パターニン
グした。この下層遮光層５は、ＧＮＤと接地した。Here, the lower light-shielding layer 5 is patterned in such a shape as to shield at least a region of ± 2.0 μm from the source / drain end of the pixel transistor (TFT 7). The lower light-shielding layer 5 was grounded to GND.
【００２１】少なくとも遮光されるべき画素トランジス
タ（ＴＦＴ７）のソース／ドレイン端部は、ゲートＧの
端±０．５μｍ、より好ましくは±１．０μｍであるこ
とが好ましい。At least the source / drain end of the pixel transistor (TFT 7) to be shielded from light is preferably at the end of the gate G of ± 0.5 μm, more preferably ± 1.0 μm.
【００２２】また、トランジスタ部のチャネル部の下部
まで、一体化して、下層遮光層５を設置してもよい。Further, the lower light-shielding layer 5 may be provided integrally to the lower part of the channel part of the transistor part.
【００２３】さらに、ＧＮＤと接地するために画素領域
外まで配線を伸ばす際には、画素トランジスタのゲート
線以外の領域に設置してもよい。これは、段差緩和のた
めと、ゲート線の負担を軽くできるためである。このよ
うな配線ができるのは、入射光に対する画素開口以外全
体の遮光が、上層遮光層で達成できていることによる。Furthermore, when the wiring is extended to the outside of the pixel region for grounding to GND, it may be installed in a region other than the gate line of the pixel transistor. This is because the steps are alleviated and the load on the gate line can be reduced. The reason why such wiring can be made is that the upper light-shielding layer can shield the entire area except for the pixel opening from incident light.
【００２４】本例では、下層遮光層５上に、ＡＰ−ＣＶ
Ｄにより、ＮＳＧ６００ｎｍを絶縁層９として積層し
た。さらにその上に、ＴＦＴ７の活性層となる多結晶シ
リコン（半導体薄膜１０をなす第１層ポリシリコン（１
ｐｏｌｙ））を、ＬＰ−ＣＶＤにより形成した。In this example, the AP-CV is formed on the lower light-shielding layer 5.
By D, NSG 600 nm was laminated as the insulating layer 9. Further thereon, polycrystalline silicon (first layer polysilicon (1
poly)) was formed by LP-CVD.
【００２５】下層遮光層５への隣接配線からの寄生容量
を抑えるためには、上記したように、下層遮光層５と画
素トランジスタ形成層（半導体薄膜１０）との間になる
べく厚膜の絶縁膜９を設置するのが好ましい。通常その
膜厚は１００ｎｍ以上がよく、さらに好ましくは２００
〜１５００ｎｍがよい。ここでは上記のようにＮＳＧ６
００ｎｍとした。絶縁膜材料は、ＬＰ−ＣＶＤやＡＰ−
ＣＶＤやｐ−ＣＶＤによるＳｉＯ2 膜、ＳｉＮ膜等が使
われる。好ましくは、ＬＰ−ＣＶＤによるＴＥＯＳ膜、
ＨＴＯ膜、ＡＰ−ＣＶＤによるＮＳＧ、ＰＳＧ、ＢＰＳ
Ｇ等、あるいはこれらの積層膜が用いられる。In order to suppress the parasitic capacitance from the adjacent wiring to the lower light-shielding layer 5, as described above, a thick insulating film should be provided between the lower light-shielding layer 5 and the pixel transistor forming layer (semiconductor thin film 10). It is preferable to install 9. Usually, the film thickness is preferably 100 nm or more, more preferably 200 nm.
~ 1500 nm is preferred. Here, as described above, NSG6
It was set to 00 nm. The insulating film material is LP-CVD or AP-
A SiO 2 film, a SiN film or the like formed by CVD or p-CVD is used. Preferably, a TEOS film formed by LP-CVD,
HTO film, NSG, PSG, BPS by AP-CVD
G or the like, or a laminated film of these is used.
【００２６】下層遮光層５は、隣接配線からのカップリ
ング容量を抑えるため、１００Ω／□以下の低抵抗であ
ることが好ましい。より好ましくは、１０Ω／□以下で
あることがよい。The lower light-shielding layer 5 preferably has a low resistance of 100 Ω / □ or less in order to suppress the coupling capacitance from the adjacent wiring. More preferably, it is 10Ω / □ or less.
【００２７】また、トランジスタの光リークを抑制する
ためには、少なくとも４００〜５００ｎｍの領域の光に
対して、透過率が一般に５０％以下であるようにする。
好ましくは、透過率が１０％以下がよい。遮光効果を上
げるためには、さらに低い方が好ましい。Further, in order to suppress the light leakage of the transistor, the transmittance is generally 50% or less for the light in the region of 400 to 500 nm.
The transmittance is preferably 10% or less. In order to improve the light-shielding effect, it is preferably lower.
【００２８】下層遮光層５の厚さは、上記抵抗と遮光性
の両立が達成されれば、どの程度でもよいが、実用上
は、１０〜１０００ｎｍがよく、さらに好ましくは１０
０〜４００ｎｍがよい。The lower light-shielding layer 5 may have any thickness as long as both the resistance and the light-shielding property are achieved, but in practice it is preferably 10 to 1000 nm, more preferably 10 nm.
0 to 400 nm is preferable.
【００２９】下層遮光層５より上層に多結晶シリコンの
トランジスタを形成するためのプロセスの整合性を考慮
すると、該遮光層５の材料としては、高融点金属、また
はその化合物が好ましく用いられる。たとえば、Ｗ，Ｍ
ｏ，Ｐｔ，Ｐｄ，Ｔｉ，Ｃｒや、それらのシリサイドを
挙げることができる。Considering the consistency of the process for forming a polycrystalline silicon transistor above the lower light-shielding layer 5, a refractory metal or a compound thereof is preferably used as the material of the light-shielding layer 5. For example, W, M
Examples thereof include o, Pt, Pd, Ti, Cr and silicides thereof.
【００３０】一方、上層遮光層については、マスク遮光
層４Ｍ及びパッド遮光層４Ｐともに導電性を有する材
料、たとえばチタン等の金属からなることが好ましいわ
けであるが、マスク遮光層４Ｍは固定電位、たとえば対
向電極６の電位と等しく設定し、パッド遮光層４Ｐは、
画素電極８と引き出し電極１２Ｂとの間に介在して、両
者の電気的接続を良好にする（図１参照）作用を果たさ
せるようにできる。これら上層遮光層も、たとえば４０
０〜７００ｎｍの可視光領域で、透過率１％以下、好ま
しくは０．１％以下として、設定できる。材料として
は、上記Ｔｉの他に、Ｃｒ，Ｎｉ，Ｔａ，Ｗ，Ａｌ，Ｃ
ｕ，Ｍｏ，Ｐｔ，Ｐｄ等の金属、これらの合金、シリサ
イド等を用いてもよい。膜厚は、上記遮光性を満たせば
よいが、通常好ましくは５０ｎｍ以上であればよい。マ
スク遮光層４Ｍ及びパッド遮光層４Ｐは、同一層で構成
できる。On the other hand, for the upper light-shielding layer, it is preferable that both the mask light-shielding layer 4M and the pad light-shielding layer 4P are made of a conductive material, for example, a metal such as titanium, but the mask light-shielding layer 4M has a fixed potential. For example, the potential of the counter electrode 6 is set equal to that of the pad light-shielding layer 4P.
By interposing it between the pixel electrode 8 and the extraction electrode 12B, it is possible to achieve the effect of improving the electrical connection between them (see FIG. 1). These upper light-shielding layers also have, for example, 40
In the visible light region of 0 to 700 nm, the transmittance can be set to 1% or less, preferably 0.1% or less. As the material, in addition to the above Ti, Cr, Ni, Ta, W, Al, C
Metals such as u, Mo, Pt, and Pd, alloys of these, and silicide may be used. The film thickness may satisfy the above light-shielding property, but it is usually preferably 50 nm or more. The mask light shielding layer 4M and the pad light shielding layer 4P can be formed of the same layer.
【００３１】画素トランジスタは、ダブルゲート構造で
あってもよい。その場合は、信号線側と画素側の少なく
とも２個所のソース／ドレイン端部を遮光すればよい。The pixel transistor may have a double gate structure. In that case, at least two source / drain ends on the signal line side and the pixel side may be shielded from light.
【００３２】また、画素トランジスタに限らず、駆動回
路のトランジスタを遮光してもよい。光により発生した
キャリアによる特性不良を防ぐこともできる。Further, not only the pixel transistor but also the transistor of the driving circuit may be shielded from light. It is also possible to prevent characteristic defects due to carriers generated by light.
【００３３】実施の形態例２
本実施の形態例においては、下層遮光層５を、各段のゲ
ートＧと接続した。それ以外は、実施の形態例１と同様
とした。Second Embodiment In the second embodiment, the lower light-shielding layer 5 is connected to the gates G in each stage. Other than that, it was the same as the first embodiment.
【００３４】下層遮光層５は、厚い絶縁膜９を介しては
いるが、活性層である半導体薄膜１０（第１層ポリシリ
コン（１ｐｏｌｙ））に対して弱いゲートの作用を及ぼ
すため、実施の形態例１のごときＧＮＤ接続の場合、ト
ランジスタのＯＮ電流が少し低下する傾向がある。これ
に対し本実施の形態例によれば、下層遮光層５をゲート
Ｇと接続することで、このＯＮ電流低下を抑制すること
ができる。Although the lower light-shielding layer 5 has the thick insulating film 9 interposed therebetween, it exerts a weak gate action on the semiconductor thin film 10 (first-layer polysilicon (1poly)) which is an active layer. In the case of the GND connection as in the form example 1, the ON current of the transistor tends to be slightly reduced. On the other hand, according to the present embodiment, by connecting the lower light shielding layer 5 to the gate G, it is possible to suppress this decrease in ON current.
【００３５】実施の形態例３
本実施の形態例の平面構造を、図３に示す。本例では、
下層遮光層５を、画素単位で切り離して、各画素に対応
する下層遮光層５１，５２・・・とした。各トランジス
タのＬＤＤは、実施の形態例１と同様、十分に覆って、
遮光するようにした。また、本例では、各画素のなか
で、各下層遮光層５１，５２・・・は、ゲートＧと接続
した。それ以外は、実施の形態例１と同様とした。Embodiment 3 FIG. 3 shows a planar structure of this embodiment. In this example,
The lower light-shielding layer 5 is separated for each pixel to form lower light-shielding layers 51, 52, ... For each pixel. The LDD of each transistor is sufficiently covered as in the first embodiment,
I tried to block light. Further, in this example, in each pixel, the lower light-shielding layers 51, 52, ... Are connected to the gate G. Other than that, it was the same as the first embodiment.
【００３６】[0036]
【発明の効果】上述したように、本発明の液晶表示装置
によれば、上述した戻り光を含め、散乱・反射等した入
射光がトランジスタ部に入射することを防止でき、もっ
て光リーク電流等の発生の問題を解決することができ
る。As described above, according to the liquid crystal display device of the present invention, it is possible to prevent incident light, including the above-mentioned return light, which is scattered, reflected, etc., from entering the transistor portion, which results in light leakage current and the like. The problem of occurrence of can be solved.
【図１】 本発明の実施の形態例１の構成を断面構造で
示すものである。FIG. 1 is a sectional view showing a configuration of a first embodiment of the present invention.
【図２】 本発明の実施の形態例１の構成を平面構造で
示すものである。FIG. 2 shows a configuration of a first embodiment of the present invention in a planar structure.
【図３】 本発明の実施の形態例３の構成を平面構造で
示すものである。FIG. 3 shows a configuration of a third embodiment of the present invention in a planar structure.
【図４】 本発明の作用を示す概略説明図である。FIG. 4 is a schematic explanatory view showing the operation of the present invention.
【図５】 従来技術の問題点を示す図である。FIG. 5 is a diagram showing a problem of the conventional technique.
１・・・基板（ＴＦＴ基板）、２・・・対向基板、３・
・・液晶、４Ｍ・・・マスク遮光層（上層遮光層）、４
Ｐ・・・パッド遮光層（上層遮光層）、５，５１，５２
・・・下層遮光層、６・・・対向電極、７・・・ＴＦ
Ｔ、Ｇ・・・ゲート、Ｓ・・・ソース領域、Ｄ・・・ド
レイン領域、８・・・画素電極、９・・・絶縁層、１０
・・・半導体薄膜（１ｐｏｌｙＳｉ）、１１・・・ゲー
ト絶縁膜、１２Ａ・・・引き出し電極、１２Ｂ・・・引
き出し電極、１３・・・補助容量（Ｃｓ）、１４・・・
半導体薄膜（２ｐｏｌｙＳｉ）、１５・・・信号線。1 ... Substrate (TFT substrate), 2 ... Counter substrate, 3 ...
..Liquid crystal, 4M ... Mask light-shielding layer (upper light-shielding layer), 4
P ... Pad light shielding layer (upper light shielding layer), 5, 51, 52
... Lower light-shielding layer, 6 ... Counter electrode, 7 ... TF
T, G ... Gate, S ... Source region, D ... Drain region, 8 ... Pixel electrode, 9 ... Insulating layer, 10
... Semiconductor thin film (1polySi), 11 ... Gate insulating film, 12A ... Extraction electrode, 12B ... Extraction electrode, 13 ... Storage capacitor (Cs), 14 ...
Semiconductor thin film (2polySi), 15 ... Signal line.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小池 啓文 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 内野 勝秀 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 林 祐司 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 飯田 正幸 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平５−281574（ＪＰ，Ａ) 特開 平10−31235（ＪＰ，Ａ) 特開 平10−111520（ＪＰ，Ａ) 特開 昭58−159520（ＪＰ，Ａ) 特開 平１−167729（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1335 500 G09F 9/35 302 H01L 29/786 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Keifumi Koike 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Within Sony Corporation (72) Inventor Katsuhide Uchino 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation (72) Inventor Yuji Hayashi 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation (72) Inventor Masayuki Iida 6-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony (56) References JP-A-5-281574 (JP, A) JP-A-10-31235 (JP, A) JP-A-10-111520 (JP, A) JP-A-58-159520 (JP, A) JP-A-1-167729 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1335 500 G09F 9/35 302 H01L 29/786
Claims (8)
配したトップゲート構造の画素トランジスタであるＴＦ
Ｔを有するＴＦＴ基板と、液晶を介して該ＴＦＴ基板と
対向する対向基板とを備える液晶表示装置において、 画素トランジスタ部の対向基板側、及び画素トランジス
タ部の対向基板とは逆の側で基板とＴＦＴとの間の双方
の側に遮光層が形成され、 前記対向基板側の遮光層は、対向基板側からの入射光に
対して、画素開口以外の領域すべての遮光がなされてお
り、 前記対向基板には遮光層が形成されておらず、 前記対向基板とは逆の側で基板とＴＦＴの間にある遮光
層を各画素内でゲートラインと接続し、 前記対向基板とは逆の側で基板とＴＦＴの間にある遮光
層を画素単位で切り離したことを特徴とする液晶表示装
置。1. A TF which is a pixel transistor having a top gate structure in which a gate electrode is arranged on a semiconductor thin film on a substrate.
In a liquid crystal display device comprising a TFT substrate having T and a counter substrate facing the TFT substrate through a liquid crystal, the substrate is provided on the counter substrate side of the pixel transistor section and on the side opposite to the counter substrate of the pixel transistor section. Light-shielding layers are formed on both sides between the TFT and the counter substrate, and the light-shielding layer on the counter substrate side shields all light except for pixel openings from incident light from the counter substrate side. A light-shielding layer is not formed on the substrate, and the light-shielding layer between the substrate and the TFT is connected to the gate line in each pixel on the side opposite to the counter substrate, and on the side opposite to the counter substrate. A liquid crystal display device, characterized in that a light shielding layer between a substrate and a TFT is separated for each pixel.
ドレイン端部は、前記対向基板とは逆の側で基板とＴＦ
Ｔの間にある遮光層で遮光されていることを特徴とする
請求項１記載の液晶表示装置。2. A source of at least a pixel transistor /
The drain end is on the opposite side of the counter substrate from the substrate and the TF.
The liquid crystal display device according to claim 1, wherein light is shielded by a light shielding layer between T.
部にＬＤＤ領域が形成されていることを特徴とする請求
項２記載の液晶表示装置。3. The liquid crystal display device according to claim 2, wherein LDD regions are formed at the light-shielded source / drain ends.
の間にある遮光層は、画素トランジスタ形成層の下部に
膜厚２００〜１５００ｎｍの絶縁膜を介して形成されて
いることを特徴とする請求項１記載の液晶表示装置。4. The substrate and the TFT on the side opposite to the counter substrate.
2. The liquid crystal display device according to claim 1, wherein the light-shielding layer between the layers is formed below the pixel transistor forming layer with an insulating film having a film thickness of 200 to 1500 nm interposed therebetween.
の間にある遮光層の抵抗は、１００Ω／□以下であるこ
とを特徴とする請求項１記載の液晶表示装置。5. The substrate and the TFT on the side opposite to the counter substrate.
The liquid crystal display device according to claim 1, wherein the resistance of the light shielding layer between the two is 100Ω / □ or less.
の間にある遮光層は、少なくとも４００〜５００ｎｍの
領域の光に対して透過率が５０％以下であることを特徴
とする請求項１記載の液晶表示装置。6. The substrate and the TFT on the side opposite to the counter substrate.
The liquid crystal display device according to claim 1, wherein the light-shielding layer between the two has a transmittance of 50% or less for light in the region of at least 400 to 500 nm.
からの入射光に対して２以上の相互に分離された遮光層
により遮光がなされていることを特徴とする請求項１記
載の液晶表示装置。7. The light shielding layer on the side of the counter substrate is shielded from incident light from the side of the counter substrate by two or more light shielding layers separated from each other. Liquid crystal display device.
ＦＴであることを特徴とする請求項１記載の液晶表示装
置。8. The pixel transistor is polycrystalline Si-T.
The liquid crystal display device according to claim 1, which is an FT.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000064978A JP3371192B2 (en) | 1998-10-28 | 2000-03-09 | Liquid crystal display |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30746598A JP3141860B2 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of liquid crystal display device |
| JP2000064978A JP3371192B2 (en) | 1998-10-28 | 2000-03-09 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30746598A Division JP3141860B2 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000298290A JP2000298290A (en) | 2000-10-24 |
| JP3371192B2 true JP3371192B2 (en) | 2003-01-27 |
Family
ID=26565118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000064978A Expired - Fee Related JP3371192B2 (en) | 1998-10-28 | 2000-03-09 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371192B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004118039A (en) | 2002-09-27 | 2004-04-15 | Seiko Epson Corp | Electro-optic apparatus and electronic appliance |
| US20040160544A1 (en) * | 2003-02-14 | 2004-08-19 | Yuan-Tung Dai | Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same |
| WO2011024911A1 (en) * | 2009-08-28 | 2011-03-03 | シャープ株式会社 | Semiconductor device, active matrix substrate, and display device |
| JP2020076951A (en) * | 2018-09-19 | 2020-05-21 | シャープ株式会社 | Display device |
| JP6791283B2 (en) * | 2019-02-15 | 2020-11-25 | セイコーエプソン株式会社 | Electro-optics, electronic devices, and methods of manufacturing electro-optics |
-
2000
- 2000-03-09 JP JP2000064978A patent/JP3371192B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000298290A (en) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141860B2 (en) | Manufacturing method of liquid crystal display device | |
| JP3307181B2 (en) | Transmissive display | |
| JP3307150B2 (en) | Active matrix display | |
| US5956103A (en) | Active matrix substrate with the double layered structure | |
| JP3918412B2 (en) | Thin film semiconductor device, liquid crystal display device and manufacturing method thereof | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP2853656B2 (en) | LCD panel | |
| JP3134866B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2760462B2 (en) | Active matrix substrate | |
| US7440042B2 (en) | Liquid crystal display device | |
| US7123323B2 (en) | Liquid crystal display device with conductive light shielding film and contact holes | |
| JPH10142630A (en) | Liquid crystal display device and manufacture thereof | |
| JP2000330132A (en) | Active matrix type display device | |
| US7268839B2 (en) | Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same | |
| JP3750303B2 (en) | Liquid crystal display | |
| JP3796973B2 (en) | Electro-optical device and projection display device | |
| JP3371192B2 (en) | Liquid crystal display | |
| JP3307174B2 (en) | Liquid crystal display | |
| JP4496600B2 (en) | Electro-optical device and projector | |
| JP2000047254A (en) | Liquid crystal display device | |
| JP5186728B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP2950737B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP5055828B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JPH06160900A (en) | Liquid crystal display device | |
| JP3767204B2 (en) | Electro-optic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |