JP3361518B2 - 回路基板組立性評価方法およびその装置 - Google Patents

回路基板組立性評価方法およびその装置

Info

Publication number
JP3361518B2
JP3361518B2 JP31801690A JP31801690A JP3361518B2 JP 3361518 B2 JP3361518 B2 JP 3361518B2 JP 31801690 A JP31801690 A JP 31801690A JP 31801690 A JP31801690 A JP 31801690A JP 3361518 B2 JP3361518 B2 JP 3361518B2
Authority
JP
Japan
Prior art keywords
assembly
parts
assembling
circuit board
assemblability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31801690A
Other languages
English (en)
Other versions
JPH04192400A (ja
Inventor
東作 小島
正威 宮川
敏二郎 大橋
学 池田
象治 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31801690A priority Critical patent/JP3361518B2/ja
Publication of JPH04192400A publication Critical patent/JPH04192400A/ja
Application granted granted Critical
Publication of JP3361518B2 publication Critical patent/JP3361518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路基板の生産性向上のためにその構造が製
造し易いか否かについて特に組立し易い構造であるか否
かを定量的に評価する回路基板組立性評価方法およびそ
の装置に関する。
〔従来の技術〕
従来の回路基板が作り易い構造であるか否かを評価す
る第1の方法は設計時にデザイン・レビューと称して設
計や製作等の熟練者が経験に基づいて作り易さを判定し
て要改良部を指摘する一般的な方法である。第2の方法
は第14図に従来の設計と製造し易さの評価と設計改良の
流れを示すように、設計図をもとに工程計画を行ない推
定組立費や時間を算出して、この値と設計や製作等の熟
練者の経験を加味して構造の良し悪しを判定する方法が
ある。第3の方法は特開昭61−59900号公報に記載のプ
リント板パッケージの組立自動化率を自動評価するプリ
ント板パッケージ組立評価方法があり、この方法ではプ
リント板パッケージの組立において部品を挿入する際の
自動化のし易さを評価するため、人手による標準形挿入
半導体集積回路の標準取付工数を基準として先ず人手に
よる部品挿入のし易さの難易度を減点指数で表わし、こ
れより人手による部品挿入の部品の積算減点を求めたう
え、全自動の場合を100として100から人手による積算減
点値を差し引き、この値の評点を組立自動化の指標とし
ている。
〔発明が解決しようとする課題〕
上記従来技術は第1の方法では定性的で評価対象品の
構造がどの程度に良いか悪いかや改良した場合にどれ位
の効果があるかを客観的で定量的に表現することが難し
いうえ、さらに設計や生産技術に十分な経験のある者し
か実施することができないという問題があった。第2の
方法では基板全体や部品毎あるいは部品の一部の組立費
が推定できたとしても、その値からだけでは設計構造が
良いのか悪いのかや改良が必要なのか否かが判定しにく
く、また評価するのに経験や知識とかなりの計算時間と
が必要で簡単には行なえないうえ、さらに設計が完了し
なければ評価することが難しいため設計改良が必要と分
ったとしても一旦設計が完了すると設計変更には多大の
時間を要するから、第14図に示すように設計改良を行な
うことなく生産に移されて生産性向上やコスト低減が実
現しないことが多いという問題があった。第3の方法で
は経験があまりなくても評価が可能であるが評価指標が
回路基板に部品を挿入する際の組立自動化し易さのみを
評点で表わす方法であって、これに対して通常の回路基
板の組立は回路基板の装着と挿入部品の挿入と基板反転
とチップ部品装着と乾燥と基板反転と異形部品挿入と手
挿入とはんだ付と洗浄と後付けと検査などの多岐にわた
る工程を経て回路基板が製作されるものであり、部品挿
入での工数比は基板製作全体の10〜30%程度の比率であ
るから部品挿入の自動化し易さだけでは組立てし易さの
良否が正確に判定できないという問題があった。
上記の問題点を総合すると、評価が定性的であって定
量的評価でなく、経験豊富な者でなければ評価できず、
評価に手間がかかり、設計が終了するか終りに近づかな
ければ評価できずに判定後の設計改良が行ないにくく、
部品毎に設計の良し悪しが分かり易くなっていないので
製品改良が行ないにくく、評価指標とコストが関連づけ
られていないなどの問題があった。
本発明は上記の問題点をなくし、定量的評価であっ
て、豊富な経験を必要とせず、組立コストだけでなく製
品構造の良し悪しが誰にも分かり易い形で評価が行な
え、評価法の知識がとくになくても評価が容易であり、
設計開発の早い段階で評価が行なえ、質の評価指標を持
ちかつ該指標がコストと関連づけられるような回路基板
組立性評価方法およびその装置を提供することを目的と
する。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の回路基板組立性
評価方法およびその装置は定量的評価のためには部品お
よび回路基板ごとに組立の容易さを反映した部品組立性
評点および基板組立性評点を算出し、さらにこれを用い
て部品および基板の組立時間および組立コストを算出す
るようにしたものである。
また評価に豊富な経験を必要としないためには各種組
付動作を覚え易い基本要素および補正要素に分類し、評
価者がこの評価対象の基板もしくは部品の組付動作をこ
の基本要素および補正要素の組合せで表わし、これによ
り基板もしくは部品の組立性評点さらには組立時間およ
び組立コストを算出できるようにしたものである。
さらに回路基板に組付られる部品が基板上面に直角な
方向から組付けられ比較的似かよった組付動作で組付け
られるものが多いという特徴をもつことに着目し、部品
形状や組付動作の類似性から判定容易な類似部品群に分
類し、各部品群に予めその部品の組付動作を基本要素お
よび補正要素の組合せで表し、その組付情報をコンピュ
ータのメモリに格納し、また基本要素を入力すれば組立
し易さの指標の組立性評点および組立工数が計算される
プログラムを格納しておくことにより、被評価部品が各
部品群の何個ずつから構成されているかを入力すれば回
路基板の組立性を容易に評価できるようにしたものであ
る。
また回路基板の製作に関して回路基板の装着、挿入部
品挿入、基板反転、チップ部品装着、乾燥、基板反転、
異形部品挿入、手挿入、はんだ付、洗浄、後付および検
査の全ての工程の組立時間を考慮に入れることにより製
品および部品の組立時間を精度よく算出するようにして
いる。
また回路基板の組立では自動組付と手組付が混在して
おり、自動組付職場と手組付とでは自動組付のタクトタ
イムが手組付の1/15〜1/20というように組付時間が大き
く異っているので、部品の組付環境条件ごとに組付時間
を補正する係数を設定することにより、種々の部品から
構成される基板の組立推定工数の算出を可能にしてい
る。
なお定量的評価のためならびに評価に豊富な経験を必
要としないために算出される部品および回路基板の組立
性評点によりどの程度に組立し易いのかとともにどの部
分が改良を必要としているのかの目安が部品ごとに容易
に得られるようにしている。また部品の概略の形状が決
まれば組立性評価が可能としていることから設計の比較
的初期の段階で評価することを可能としている。
〔作用〕
上記回路基板組立性評価方法および装置は、各種組付
動作を数10種の基本要素に分類してその中から基準とな
る基本要素の基準要素たとえば基準状態での下移動組付
を決め、この各基本要素の基準要素に対する相対的むず
かしさの度合を部品組付の時間やコストの増加が減点の
増加となって表われるように定めた基本減点として各基
本要素に与える。
また基本要素以外に部品組付の時間やコストに影響を
与える因子を更に抽出してこれを補正要素となし、基板
製品を構成する部品毎にその組付動作を基本要素および
補正要素の組合せで表わし、この部品毎に基本要素に与
えられた基本減点を補正要素で補正することにより、部
品組付の時間やコストの増加が評点の減少となるが生産
数や生産手段により変化しないように関連付けて定めて
これを部品組立性評点とする。
さらに基板に組付けられる部品形態や組付動作に着目
して判別容易な類似品部品群に分類し、各類似部品群に
それに属する部品に必要な組付動作の基本要素および補
正要素の組合せを組付情報として付与してこれをメモリ
に格納し、入力する各部品群の何個ずつから構成されて
いるかを計数した情報と上記組付情報とから、基本組立
の時間やコストの増加が評点の減少となるが生産数や生
産手段により変化しないように関連付けた製品組立性評
点を求める。
これより評価対象製品および部品とこれに類似な既存
製品および部品の各組立性評点と各部品数の値ならびに
既存製品および部品組付の時間やコストを用いて評価対
象製品および部品組付の時間やコスト値を求めることに
より回路基板の製作に関わる工程の組立時間を算出し、
また回路基板の製作における自動組付と手組付による組
付環境条件が異っていても部品の組付環境条件毎に手組
付に対する職場基準組付時間を補正する係数を設定する
ことにより種々の部品から構成される基板の組立推定工
数の算出を行う。
また上記部品の各種組付動作を分類した基準要素およ
び各基本要素に対応して定めた基本減点や類似部品群の
組付動作の基本要素および補正要素の組合せや評価計算
式等ならびに計算結果を記憶装置に格納し、記憶装置か
らのデータおよび入力装置からの入力データをもとに演
算する演算装置により上記の評価計算を自動的に行い、
入力データおよび評価結果を表示装置に表示することが
できる。
〔実施例〕
以下に本発明の一実施例を第1図から第13図により説
明する。
第1図は本発明による回路基板組立性評価方法および
その装置の一実施例を示すコンピュータシステムの構成
図である。第1図において、本発明の回路基板組立性評
価方法を実施するコンピュータシステムのハードウェア
構成は一般に計算操作を行なう演算装置1と、プログラ
ムや基本データ類ならびに入力データや演算結果を格納
する記憶装置2と、入力データや演算結果を表示する表
示装置3と、キーボードやマウス等のデータの入力装置
4と、演算結果や評価結果を出力するプリンタ5となど
から成る。
上記構成のハードウェアに搭載される回路基板組立性
評価方法のソフトウェア構成は記憶装置2に格納する基
本データ類を成す類似部品群の組付動作の基本要素およ
びこれを表わす動作記号Xならびにこれに与えられた部
品群減点の基本減点εと、その補正要素およびこれを表
わす記号ならびにこれに与えられた補正係数値と、演算
装置1の組立性評価プロセスの各処理を成す各部品iに
ついてのデータXiおよび部品数Ni等の入力処理と、部品
組付動作順j毎の基本減点εijの補正係数による補正計
算と補正減点和を行った部品組立性評点Eiの計算と、全
部の部品組立性評点を用いた製品の組立性評点Eおよび
組立時間Tもしくは組立コストCの計算と、これらの結
果の表示装置3への表示およびプリンタ5による結果の
出力とを行うプログラムとから成る。
回路基板の構成材料を第2図に示す。まず基板に電子
部品を組付け、絶縁処理したりする絶縁部品や外部に信
号を取り出すためのコネクタ等の導電部品を組付けた
後、必要に応じて発熱の問題がある場合に放熱処理を施
し、最後にはんだ付等の接続を行ない、回路基板が実装
されるような構成になっている。
第3図に基板を材料別に分類したものを示すが、大き
くはセラミック基板、有機絶縁基板および金属系基板に
大別される。このうちセラミック基板では、厚膜や薄膜
等の成膜技術による厚膜回路基板や薄膜配線基板、多層
配線基板及び特殊機能基板等に分けられる。
有機絶縁物基板ではリジットタイプとフレキシブルタ
イプに分けられる。金属系基板では、金属ペース基板、
金属コア基板および鉄板ほうろう基板に分けられる。
本発明では、評価する基板は材質および加工技術によ
らず評価できるようになっているが、材質や成膜技術等
の加工技術は種々あるため、基板そのものの加工技術に
関しては評価しないことにしている。
回路基板に実装される部品は第4図に示すように、形
状によって、大きくは、表面実装用部品と挿入実装用部
品とに分けられる。
挿入実装用部品は、通常リード付き部品と呼ばれてい
るもので、部品本体からのリード、又は端子のピンの出
し方によって区別される。アキシャルリード型部品は、
2本のリード線が部品本体をはさんで、反対方向に一直
線に、軸の方向に出ているものである。
ラジアルリード型部品は、2本ないしは3本のリード
線が、部品本体から同一方向に出ているものである。
その他、アキシャルリード型やラジアルリード型部品
以外の挿入実装用部品としては、半固定抵抗器やトリマ
コンデンサ等の異形部品や、4本以上のリード、または
ピンを有する挿入ICが挙げられる。挿入リードのない表
面実装用部品は、元来自動組付を考えて開発されたもの
でチップ部品と表面実装ICとに分けられる。
以上は部品の形態であるが、組付形態と関連があるも
のとして、テーピングされる包装形態は自動組付に対応
するものであり、ばらものは手組付される部品である。
すでに述べた第2図の回路基板の構成材料および第4
図の回路基板に実装される部品を考慮に入れると、必然
的に回路基板は、基板に組付けられる部品形態や組付動
作に着目して、第5図に示す類似部品群にグループ分け
することができる。すなわち、回路基板を構成する材料
に基づき、電子部品を挿入リードあり部品と挿入リード
なし部品とに分け、絶縁処理をする絶縁部品や外部に信
号を取り出すための導電部品に大分類した後、テーピン
グされるか否かの包装形態により中分類し、さらに、部
品形態に着目し、挿入リードあり部品を挿入IC、アキシ
ャル部品、ラジアル部品、異形部品、および放熱処理の
ためのフイン付や絶縁処理のためのチューブ付を施した
組合せ部品等に小分類し、小分類された部品を接着のあ
りなしやリード部に特殊フォーミングを施すか否かで細
分類することからなる。部品形態や組付動作に基づきグ
ループ分けした部品とベースとからなる部品群の分類方
式を示している。
従って、回路基板に組付ける部品が決まると、逆に一
義的に特定の部品群に入れることになる。
なお、第6図に示すように回路基板が組立られた後、
例えばテレビのチャンネル選局基板では、一方の割基板
12にはポテンショメータ22がチューナ金具30に組付けら
れ、他方の割基板12′にはプッシュロックスイッチ21が
ねじ31で組付けられている。これら2つの割基板はワイ
ヤハーネス20でお互に中継されている。
また、回路基板組立では、第7図(a)に示すように
線フープ材50よりマンドレル40に巻線しながら上部成形
型41と下部成形型42でリード成形し高周波コイル50′を
加工した後に、リードチャック43でリードを把持して第
7図(b)のプッシャー45で基板12に挿入している場合
もある。
以上の第6図のように通常の回路基板に電子部品を組
立てる以外に電装品等をねじ等で組付ける場合や第7図
のように線フープ材より電子部品を加工しながら組付け
る場合もあるが、本発明では部分群に入らない組立品や
加工のし易さの程度の評価が組み合わされたものについ
ても評価ができるようになっている。
第8図は類似部品群の基本要素の動作記号とその内容
等の例を示す説明図である。第8図において、第1欄に
は回路基板12に組付けられる部品形態や組付動作に着目
して設定した判別容易な類似部品群に分類し、各類似部
品群にそれに属する部品に必要な組立動作の基本要素お
よび補正要素の組合せを組付情報として付与し、これを
記憶装置2に格納している類似部品群の一例が示され、
その第1例はラジアル部品10の手はんだ付で、第2例は
後付コネクタ11の手はんだ付であり、それぞれ類似部品
群の組立動作例を示している。以下は省略してあるが、
これらの類似部品群は設計図面に記載された情報だけか
ら抽出可能なものである。第2欄には各類似部品群の組
立動作の基本要素の内容が記載してある。第3欄には各
類似部品群の基本要素に対応する動作記号Xの例が記載
してあり、第1例のラジアル部品10の手はんだ付は下移
動組付の「↓」と手動によるはんだ付(Soldering)の
「S」の当該リードのピン本数に相当する2個分の
「S」の繰返しとによる組合せで、第2例の後付コネク
タ11の手はんだ付は下移動組付の「↓」と手動によるは
んだ付(Soldering)の「S」の当該コネクタのピン本
数に相当する6個分の「S」の繰返しとによる組合せで
ある。第4欄には各類似部品群の部品群評点Exの値の例
が記載してあり、これらの部品群評点Exは基本減点εが
基になっており、このさいの基本減点εは最も組立し易
い下移動組付を基準の基本要素(基準要素)にとってこ
れに与える基本減点を0とし、他の基本要素については
基準の基本要素(基準要素)より組付しにくくなるにつ
れて基本減点の値が大きくなるように、換言すれば基本
減点の値が大きくなるにつれて生産数や生産手段たとえ
ば自動か手動か等の条件を揃えたときの部品組立時間Tx
が大きくなるように決めてある。第5欄には各類似部品
の群の部品組立時間Txの値の例が記載してある。
第9図は類似部品群の補正要素とその内容等の例を示
す説明図である。第9図において、補正要素の項目とし
て最大寸法Lと質量Mとの値の各区分による補正係数値
が記載され、その他は省略してあるが補正要素の項目と
しては部品の大きさや形状と組付精度と繰返し係数や組
立基本要素順係数等が挙げられ、これらの補正要素も図
面情報のみから抽出して指定可能なものであって、基本
要素以外に部品の組付し易さに影響を及ぼす項目を挙
げ、その影響度を数値化したものであるが生産数や生産
手段によって変化しない。
ここで第8図および第9図の基本要素および補正要素
を用いて回路基板の組立性評価を行う方法について説明
する。まず部品組立性評点Eiは部品組立性減点eiとして
次式で表わされる。
Ei=100−ei ……(1) ≒100−{Σf(ε,λ,……)}×τ ここでεは基本減点、λは大きさ係数、τは定数であ
る。また部品組付推定費Cfi(円)は次式で表わされ
る。
Cfi=Ai・Tfi ……(2) ここでAは組立職場の割掛(円/分)、Tfiはi番部品
組付推定時間(分)である。なおTfiはi番部品と同一
の生産環境における基準組立動作の時間を職場基準組付
時間と称してこれをToiとすると次式で表わされる。
Tfi=f(Toi,Eii,ui) ……(3) ここでuは職場基準組付時間比と称して手組付基準組付
時間をToihとすると次式で表わされる。因みに、手組付
基準組付時間とは、自動組付や手組付の混在する職場基
準組付時間の中に内在する基準組付時間(経験に基づく
データ)を意味する。
ui=Toi/Toih ……(4) 以上から部品の組付動作が推定できれば全部品につい
て部品組立性評点Ei、部品組付推定時間Tfi、部品組付
推定費Cfiが求められるが、これをもとに製品組立て性
評点Eは平均的な値として次式で表わされる。
E=f(Ei,N) ……(5) ここでNは全部品数である。また製品組立推定費Cfは製
品組立職場の割掛もしくは賃率(円/分)をAf、製品組
立推定時間をTfとし次式で表わされる。
Cf=ΣCfi=Af・Tf ……(6) Tf=ΣTfi ……(7) 第10図は上記基本要素および補正要素を用いて組立性
評価を行うコンピュータシステムの処理手順例を示すフ
ロー図である。第10図において、ステップ1では類似部
品群の組付動作を基本要素および補正要素等の組合せで
メモリに格納する。ステップ2では評価対象部品を類似
部品群毎に同部品数を入力装置4からコンピュータに入
力する。以下のステップはコンピュータの内部処理であ
る。ステップ3では入力装置4から入力されたデータを
表示装置3に表示する。ステップ4では評価対象部品群
の組付動作を表現するのに使用した基本要素と補正要素
等に対する基本減点εと補正係数等を記憶装置2から読
み出す。ステップ5では演算装置1で基本減点εを補正
係数で補正して、これらの和を部品群減点とする。ステ
ップ6では基準点つまり満点で通常100点から部品群減
点を差し引いてこれを部品組立性評点Eiとし、この算出
した部品組立性評点Eiはメモリに格納しておく。ステッ
プ7では以上の操作をすべての部品について行ったかチ
ェックし、未だなら、完了するまで、ステップ4〜7で
の処理を繰返す。ステップ8では対象製品を構成する全
部品の部品組立性評点Eiを用いて平均値を求めるか、あ
るいは平均値に何らかの補正を加えるか、あるいは中央
値を求める等によって、製品全体を代表する値を算出
し、これを製品組立性評点Eとする。ステップ9では対
象製品の組立性評点Eと部品数Nおよび類似製品の組立
評点と部品数ならびに組立時間と組立コストを用いて、
対象製品の組立時間Tもしくは組立コストCの推定値を
算出する。あるいは組立コストCに影響を与える他の因
子たとえば生産数量や職場の時間当りコストすなわち割
掛等をもデータとして予め入力しておき、これらも用い
て組立費の算出に補正を行ってもよい。上記のように部
品組立性評点Eiはもともと組付時間Tiと関連づけられた
基本減点εをもとに計算されるので、製品組立性評点E
自体も全部品に関する平均的な組立コストCに関連づけ
られた値となる。したがってこの平均値的な値Eと部品
数値Nを求めるか、あるいはこれに若干の補正を行なえ
ば組立コストCが求められ、この補正する係数としては
生産数量や職場の時間当りコスト等がある。なお組立時
間Tは組立コストCを職場の単位時間当りコストで除し
てやれば得られる。ステップ10では評価結果を表示装置
3に表示し、プリンタ5で出力して評価プロセスを終
る。
第11図は評価結果の出力の例を示す説明図である。第
11図において、部品群としてPCBおよびCONはそれぞれ基
板および後付コネクタ手はんだ付を示す略号であり、そ
の他の方法としてバーコードでもよい。このPCBおよびC
ONは第8図に示したもので、その基本要素や補正要素は
予めメモリに格納されているので、第10図に示すように
同部品数を入力するだけでよい。
上記回路基板の製作に関し、回路基板の装着、挿入部
品の挿入、基板反転、チップ部品装着、乾燥、基板再反
転、異形部品挿入、手挿入、はんだ付、洗浄、後付およ
び検査の全ての工程の組立推定時間を式(3)において
職場基準組付時間Toiを代入することにより精度よく算
出するようにした。また回路基板の組立は自動組付と手
組付が混在しており、自動組付職場が手組付職場の1/15
〜1/20というように組付時間が大きく異っているので、
生産環境条件が異なっても一括して評価するように、式
(4)により手組付に対する職場基準組付時間比uを求
めることにより、部品の組付環境毎に職場基準組付時間
Toiを補正する係数を設定して、種々の部品から構成さ
れる基板の組立推定工数Tfを式(7)から精度よく算出
するようにした。なお、式(4)で示される職場基準組
付時間比uは回路基板組立のみに適用される限定された
ものでなく、一般機械部品の自動機による組付にも適用
できる工数補正係数として一般化できる手法であること
は言うまでもない。
第12図は組立性評価方法による種々の製品の組立工数
算出の精度検証結果を示す説明図である。第12図におい
て、種々の製品の組立性評価を行った結果の基板組立推
定工数値の実際工数値からの誤差は±10%以内に収まる
ことが明らかになっており、本実施例の有効性が証明さ
れている。
第13図の組立性評価方法による部品群の組立性評価例
を示す説明図である。第13図において、種々の部品群の
組立性評点の値が示される。
本発明において、回路基板に組付られる多様な部品を
部品形態や組付動作の類似性から類似部品群に分類する
ようにしたが、この分類の分布から僅少差で外れるもの
であっても、同一の生産環境における基準組付時間の手
組付基準組付時間に対する比、すなわち職場基準組付時
間比uという工数補正係数を導入することにより、分布
の中央値を中心化補正することで、第12図に示したよう
に±10%の推定精度を確保している。このようなグルー
プ分けと工数補正係数の導入による組立工数推定精度の
確保を図る方法は回路部品だけに限定されたものでな
く、一般の機械部品等の組立工数や加工品の加工工数の
推定にも一般化できる手法であることは言うまでもな
い。
〔発明の効果〕
本発明によれば、回路基板に組付ける回路部品の組付
し易さが回路・実装設計の早い段階で豊富な経験を必要
とせずに容易に評価でき、かつ製品構造の良し悪しが定
量的に部品単位や部品組付単位、全体について誰にも分
かり易いかたちで評価が行え、質の組立性評点でどの部
品が組付しにくいかが容易に分かり、同時に組立コスト
もしくは組立時間も算出できるので改良の経済的効果が
把握できる。このようにして設計者自身が設計開発の早
い段階で自分の設計を評価して改良することができ、作
り易さの観点から質の良い設計を短時間に得ることがで
きる効果がある。
また上記の回路基板に組付ける回路部品の組付し易さ
の質のよい評価が行なえる結果から回路基板の設計・製
作に関連して次のような生産性の向上と購入費および管
理費の低減と製品および自動機の信頼性向上の効果が得
られる。
生産性の向上では、組立の工数低減として要改良部の
摘出が容易であるため改良が促進されて部品の製品の組
立し易さの組立性が向上し組立工数が低減され、また誰
にも分かり易い定量的評価が可能となるため設計者や生
産技術者や管理者が評価指標を共通語の管理目標として
使用できるから、多角的に改良が促進されて組立性が飛
躍的に向上し組立工数が低減される。またFAの早期実現
として製品の組立性が向上するため組立作業が単純化し
て組立工数の機械化・自動化が容易かつ早期に実現でき
る。また設計時間の短縮として設計初期に組立性の評価
と設計改良が促進されるため試作の繰返しや再設計等の
改良設計に要する期間が大幅に短縮され、また組立性の
改良案のコスト評価を設計者自身が容易に行なえるので
設計評価のためのコスト見積りを専門部署に依頼しなく
てもすむため見積り用の基礎資料の作成(詳細組立図面
の準備等)期間や見積り待ち時間が大幅に削減されて設
計期間が短縮される。
購入費および管理費の低減では部品素材や部品の購入
費および管理費の低減として製品・部品の形状単純化・
適正化により素材または部品購入費とその管理費が低減
し、また補助購入費および管理費の低減として組立プロ
セスおよび作業の単純化によりプロセスや作業に使用す
る材料または治具類の購入費とその管理費が低減する。
製品および自動機の信頼性向上では製品構造の単純化
と組立作業の単純化により製品の信頼性が向上し、また
組立作業の単純化により組立自動機の信頼性が向上す
る。
【図面の簡単な説明】
第1図は本発明による回路基板組立性評価方法およびそ
の装置の一実施例を示すコンピュータシステムの構成
図、第2図は回路基板の構成材料を示す説明図、第3図
は基板を材料別に分類したものを示す説明図、第4図は
回路基板に実装される部品を示す説明図、第5図は回路
基板に組付けられる類似部品群のグループ分けしたもの
を示す説明図、第6図は回路基板に電装品等を組付ける
例を示す斜視図、第7図(a),(b)は回路基板に線
フープ材より電子部品を組付ける例を示す斜視図、第8
図は類似部品群の基本要素とその内容等を示す説明図、
第9図は補正要素とその内容等を示す説明図、第10図は
組立性評価を行う処理手順を示すフロー図、第11図は評
価結果の出力例を示す説明図、第12図は組立工数算出の
精度検証結果を示す説明図、第13図は部品群の評価例を
示す説明図、第14図は従来の製品設計と製造の評価と改
良の流れを例示するフロー図である。 1……演算装置、2……記憶装置、3……表示装置、4
……入力装置、5……プリンタ、10……ラジアル部品手
はんだ付、11……後付コネクタ手はんだ付、12……基
板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 学 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 有本 象治 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭61−59900(JP,A) 特開 昭63−298568(JP,A) 特開 平1−251270(JP,A) 特開 昭54−41042(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 13/00 - 13/04 G06F 17/50

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】回路部品を組付ける回路基板の組立性評価
    方法であって、 類似の関係にある回路基板や部品を類似部品群として分
    類し、組立て易さを表す指標の組立性評点たる部品群評
    点を前記類似部品群毎に対応付け、 評価対象である回路基板又は部品の属する類似部品群を
    抽出し、該類似部品群の部品群評点と各部品数の値およ
    び製品組立や部品組付の時間やコスト値に基づいて、前
    記評価対象である回路基板の製作に関わる工程の製品組
    立や部品組付の組立時間推定値および組立コスト推定値
    を算出することを特徴とする回路基板組立性評価方法。
  2. 【請求項2】基板に組付けられる部品形態や組付動作に
    着目して類似部品群に分類し、各類似部品群にそれに属
    する部品に必要な組付動作を分類した基本要素および補
    正要素の組合せを組付情報として予め付与しておき、こ
    の組付情報を記憶装置に格納し、被評価基板の被評価部
    品が類似部品群の何個ずつから構成されているかを計数
    した情報と前記組付情報とから、基板の組立時間や組立
    コストの増加が組立性評点の減少となるが生産数や生産
    手段により変化しないように関連付けた基板製品の組立
    て易さの質を表す指標の組立性評点を求め、これをもと
    に部品および基板の組立時間推定値および組立コスト推
    定値を算出することを特徴とする回路基板組立性評価方
    法。
  3. 【請求項3】前記回路基板の組立における自動組付と手
    組付による組付環境条件が異なっていても、部品の組付
    環境条件ごとに同一の生産環境における基準組付動作時
    間の手組付基準組付時間に対する比を求め、 前記組立性評点と前記比に基づいて部品の組付推定時間
    を補正することにより、前記回路基板の組立時間推定値
    や組付コスト推定値を算出することを特徴とする請求項
    2記載の回路基板組立性評価方法。
  4. 【請求項4】回路部品を組付ける回路基板において基板
    に組付けられる部品形態や組付動作に着目して分類され
    た各類似部品群にそれに属する部品に必要な組付動作の
    基本要素および補正要素の組合せを組付情報として予め
    付与された情報と部品および基板の組立性評価の計算式
    および計算結果を格納する記憶装置と、被評価基板の被
    評価部品が類似部品群の何個ずつから構成されているか
    を計数した部品数情報のデータを入力する入力装置と、
    記憶装置からの組付情報のデータおよび入力装置からの
    部品数情報のデータをもとに記憶装置の組立性評価計算
    式により部品および基板の組立しやすさを表す指標の組
    立性評点とそれに基づく組立時間推定値および組立コス
    ト推定値を算出する演算装置と、入力装置からの入力デ
    ータおよび演算装置の算出した組立性評価結果を表示す
    る表示装置とから成る回路基板組立性評価装置。
JP31801690A 1990-11-26 1990-11-26 回路基板組立性評価方法およびその装置 Expired - Fee Related JP3361518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31801690A JP3361518B2 (ja) 1990-11-26 1990-11-26 回路基板組立性評価方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31801690A JP3361518B2 (ja) 1990-11-26 1990-11-26 回路基板組立性評価方法およびその装置

Publications (2)

Publication Number Publication Date
JPH04192400A JPH04192400A (ja) 1992-07-10
JP3361518B2 true JP3361518B2 (ja) 2003-01-07

Family

ID=18094552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31801690A Expired - Fee Related JP3361518B2 (ja) 1990-11-26 1990-11-26 回路基板組立性評価方法およびその装置

Country Status (1)

Country Link
JP (1) JP3361518B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942382A3 (en) 1998-03-10 2004-05-12 Matsushita Electric Industrial Co., Ltd. Design evaluating method and apparatus for assisting circuit-board assembly
JP4666811B2 (ja) * 2001-05-25 2011-04-06 株式会社小松製作所 コスト見積り装置
JP4747474B2 (ja) * 2001-09-19 2011-08-17 マツダ株式会社 新型車両の企画立案支援のためのコンピュータ・プログラム

Also Published As

Publication number Publication date
JPH04192400A (ja) 1992-07-10

Similar Documents

Publication Publication Date Title
US6496957B1 (en) Design evaluating method and apparatus for assisting circuit-board assembly
US7134096B2 (en) System and method for design, procurement and manufacturing collaboration
US6973358B2 (en) Defect influence degree evaluation method and design support system
Robertson Printed circuit board designer's reference: basics
JPH1063714A (ja) 能力予測装置
Shina Concurrent engineering: new rules for world-class companies
JP3361518B2 (ja) 回路基板組立性評価方法およびその装置
Aas et al. Quantifying design quality: A model and design experiments
CN113705143A (zh) 一种自动化仿真系统和自动化仿真方法
JP3024350B2 (ja) 製造性自動評価方法およびシステム
Walleigh Product Design for Low‐Cost Manufacturing
JPH11175577A (ja) 仮想製造支援設計方法及び仮想製造支援設計システム
JPH06195402A (ja) 製品開発最適設計支援システム
JPH10275168A (ja) 設計支援方法および設計支援システム
Bogatin Bogatin's Practical Guide to Prototype Breadboard and PCB Design
CN101770527A (zh) 修改电路组件数据的方法
JP2999585B2 (ja) 回路基板生産性設計自動評価システム
JP4295852B2 (ja) 回路基板組立支援用設計評価方法
Gupta et al. A knowledge based system for combined just-in-time and material requirements planning
Shina et al. USING CpkAS A DESIGN TOOL FOR NEW SYSTEM DEVELOPMENT
Pennino et al. Design for manufacture
Yeh An integrated information framework for multidisciplinary PWB design
JP3230937B2 (ja) 電子回路最適設計支援装置及びその方法
Alexander et al. Cost based surface mount PCB design evaluation
JP2003167930A (ja) プリント基板の回路設計支援方法および支援装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees