JP3359622B2 - Wiring formation method - Google Patents

Wiring formation method

Info

Publication number
JP3359622B2
JP3359622B2 JP2000360957A JP2000360957A JP3359622B2 JP 3359622 B2 JP3359622 B2 JP 3359622B2 JP 2000360957 A JP2000360957 A JP 2000360957A JP 2000360957 A JP2000360957 A JP 2000360957A JP 3359622 B2 JP3359622 B2 JP 3359622B2
Authority
JP
Japan
Prior art keywords
hole
insulating film
forming
pattern
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000360957A
Other languages
Japanese (ja)
Other versions
JP2001257260A (en
Inventor
司 服部
孝司 松田
洋司 益田
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000360957A priority Critical patent/JP3359622B2/en
Publication of JP2001257260A publication Critical patent/JP2001257260A/en
Application granted granted Critical
Publication of JP3359622B2 publication Critical patent/JP3359622B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、優れた電気特性を
有するメタル配線を安定して形成できるデュアルダマシ
ン法による配線形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dual damascene wiring forming method capable of stably forming a metal wiring having excellent electric characteristics.

【0002】[0002]

【従来の技術】従来の配線形成方法について図面を参照
しながら説明する。
2. Description of the Related Art A conventional wiring forming method will be described with reference to the drawings.

【0003】図9(a)〜図9(d)、図10(a)及
び図10(b)は従来のデュアルダマシン法による配線
形成方法の工程順の断面構成を示している。
FIGS. 9 (a) to 9 (d), 10 (a) and 10 (b) show cross-sectional structures in the order of steps of a conventional wiring forming method using a dual damascene method.

【0004】まず、図9(a)に示すように、絶縁性基
板101上に、第1の絶縁膜102を堆積し、堆積した
第1の絶縁膜102に第1のトレンチパターンを形成す
る。続いて、第1のトレンチパターンに、第1のバリア
膜103を介して銅(Cu)等からなる第1の配線材料
104を埋め込み平坦化を行なって、第1のバリア膜1
03及び第1の配線材料104からなる第1のメタル配
線105を形成する。続いて、第1の絶縁膜102及び
第1のメタル配線105上に、第1の配線材料104を
保護するためのシリコン窒化膜等からなる第2の絶縁膜
106を堆積し、該第2の絶縁膜106上にシリコン酸
化膜等からなる層間絶縁膜107を堆積する。
First, as shown in FIG. 9A, a first insulating film 102 is deposited on an insulating substrate 101, and a first trench pattern is formed in the deposited first insulating film 102. Subsequently, a first wiring material 104 made of copper (Cu) or the like is buried in the first trench pattern via the first barrier film 103 and flattened, so that the first barrier film 1 is formed.
The first metal wiring 105 made of the first wiring material 03 and the first wiring material 104 is formed. Subsequently, a second insulating film 106 made of a silicon nitride film or the like for protecting the first wiring material 104 is deposited on the first insulating film 102 and the first metal wiring 105, and the second insulating film 106 is formed. On the insulating film 106, an interlayer insulating film 107 made of a silicon oxide film or the like is deposited.

【0005】次に、図9(b)に示すように、層間絶縁
膜107における第1のメタル配線105の上側部分に
スルーホール107aを形成する。
Next, as shown in FIG. 9B, a through hole 107a is formed in the interlayer insulating film 107 above the first metal wiring 105.

【0006】次に、図9(c)に示すように、層間絶縁
膜107上に、スルーホール107aを含む開口部を有
する第2のトレンチパターン形成用のポジ型のレジスト
パターン108を形成する。この時、スルーホール10
7aの開口寸法又はレジストパターン108の開口寸法
が微細化が進み小さくなると、レジストパターン108
の露光工程において、スルーホール107aの内部にま
で露光光が十分に到達しなくなるため、スルーホール1
07a内に埋め込まれたレジスト材が感光され難くな
り、スルーホール107a内にレジスト材108aが埋
め込まれたまま残る。このレジスト材108aは、後工
程で層間絶縁膜107に形成する第2のトレンチパター
ンの底部に相当する位置よりも上側の領域にまで残る。
また、第2のトレンチパタ−ンを形成する際の第1のメ
タル配線105に対するダメージを回避するため、スル
ーホール107aにレジスト等を埋め込む場合がある
が、その場合も、図9(c)のレジスト材108aと同
等の結果となる。
[0009] Next, as shown in FIG. 9 C, a positive resist pattern 108 for forming a second trench pattern having an opening including a through hole 107 a is formed on the interlayer insulating film 107. At this time, the through hole 10
When the opening size of the resist pattern 7a or the opening size of the resist pattern 108 becomes smaller and smaller, the resist pattern 108 becomes smaller.
Since the exposure light does not sufficiently reach the inside of the through hole 107a in the exposure step of
The resist material embedded in 07a becomes difficult to be exposed, and the resist material 108a remains in the through hole 107a. The resist material 108a remains in a region above the position corresponding to the bottom of the second trench pattern formed in the interlayer insulating film 107 in a later step.
Further, in order to avoid damage to the first metal wiring 105 when forming the second trench pattern, a resist or the like may be buried in the through hole 107a. In such a case, the resist shown in FIG. The result is equivalent to that of the material 108a.

【0007】次に、図9(d)に示すように、レジスト
パターン108をマスクとして、層間絶縁膜107に対
してエッチングを行なって、層間絶縁膜107にスルー
ホール107aと接続する第2のトレンチパターン10
7bを形成した後、レジストパターン108を及びレジ
スト材108aを除去する。このとき、第2のトレンチ
パターン107b内に、スルーホール107aに充填さ
れていたレジスト材108aによる絶縁性のエッチング
残さ110が残る。
[0009] Next, as shown in FIG. 9 D, the interlayer insulating film 107 is etched using the resist pattern 108 as a mask to form a second trench connected to the through hole 107 a in the interlayer insulating film 107. Pattern 10
After the formation of 7b, the resist pattern 108 and the resist material 108a are removed. At this time, the insulating etching residue 110 of the resist material 108a filled in the through hole 107a remains in the second trench pattern 107b.

【0008】次に、図10(a)に示すように、層間絶
縁膜107に形成されたスルーホール107a及び第2
のトレンチパターン107bに、第2のバリア膜111
を堆積し、続いて、銅(Cu)等の第2の配線材料11
2を埋め込む。
Next, as shown in FIG. 10A, the through hole 107a formed in the interlayer insulating film 107 and the second
The second barrier film 111 is formed in the trench pattern 107b of FIG.
Followed by a second wiring material 11 such as copper (Cu).
Embed 2

【0009】次に、図10(b)に示すように、第2の
バリア膜111及び第2の配線材料112の不要部分を
除去して、第2のバリア膜111及び第2の配線材料1
12からなる第2のメタル配線113を形成する。
Next, as shown in FIG. 10B, unnecessary portions of the second barrier film 111 and the second wiring material 112 are removed, and the second barrier film 111 and the second wiring material 1 are removed.
A second metal wiring 113 made of Twelve 12 is formed.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、前記従
来の配線形成方法は、図9(d)に示すように、層間絶
縁膜107の第2のトレンチパターン107b内に、イ
ンナクラウンと呼ばれる絶縁性のエッチング残さ110
が残るため、第2のメタル配線113が高抵抗となり、
さらには断線にまで至るという問題を有している。
However, in the conventional wiring forming method, as shown in FIG. 9D, an insulating property called an inner crown is formed in the second trench pattern 107b of the interlayer insulating film 107. Etching residue 110
Remain, the second metal wiring 113 has a high resistance,
Furthermore, there is a problem that the wire is broken.

【0011】本発明は、前記従来の問題を解決し、デュ
アルダマシン法におけるエッチング残さによる配線の高
抵抗化又は断線を防止できるようにすることを目的とす
る。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned conventional problems and to prevent a resistance increase or disconnection of a wiring due to an etching residue in a dual damascene method.

【0012】[0012]

【課題を解決するための手段】本願発明者らは、種々検
討の結果、絶縁膜の上部に形成され配線材料を埋め込む
ための溝状のトレンチパターンにおいて、トレンチパタ
ーンと接続されるスルーホールに充填されたレジスト材
と絶縁膜との段差状の界面から絶縁性のエッチング残さ
が成長することにより、インナクラウンが形成されるこ
とを突き止めている。
As a result of various studies, the inventors of the present invention have found that, in a trench-shaped trench pattern formed on an insulating film for embedding a wiring material, a through hole connected to the trench pattern is filled. It is ascertained that the inner crown is formed by the growth of the insulating etching residue from the stepped interface between the resist material and the insulating film.

【0013】従って、本願発明者らは、トレンチパター
ン形成用のレジストパターンを形成する際に、レジスト
パターンの開口部内に露出するスルーホール内に、トレ
ンチパターン形成用のレジスト材を、後工程で形成する
トレンチパターンの底部よりも上側部分に残さないよう
にすることにより、インナクラウンを防止できるという
知見を得ている。
Therefore, when forming a resist pattern for forming a trench pattern, the present inventors form a resist material for forming a trench pattern in a through hole exposed in an opening of the resist pattern in a later step. It has been found that the inner crown can be prevented by not leaving the trench pattern above the bottom of the trench pattern.

【0014】具体的には、前記の目的を達成するため、
本発明に係る配線形成方法は、基板上の絶縁膜にスルー
ホールを形成する工程(a)と、スルーホールを含む絶
縁膜上に感光性マスク材を形成する工程(b)と、感光
性マスク材をパターニングして、スルーホールを含む開
口部を有するトレンチ形成用のマスクパターンを形成す
る工程(c)と、マスクパターンを用いて、絶縁膜に対
して所定の深さにまでエッチングを行なうことにより、
絶縁膜の上部にスルーホールと接続するトレンチパター
ンを形成する工程(d)と、スルーホール及びトレンチ
パターン内に導電性材料を充填する工程(e)と、工程
(d)よりも前に、マスクパターンを、感光性マスク材
がスルーホール内にトレンチパターンの底部よりも上側
部分に残らないように形成する工程(f)とを備えてい
る。
Specifically, in order to achieve the above object,
The wiring forming method according to the present invention includes a step (a) of forming a through hole in an insulating film on a substrate, a step (b) of forming a photosensitive mask material on the insulating film including the through hole, and a photosensitive mask. (C) forming a mask pattern for forming a trench having an opening including a through hole by patterning the material, and performing etching to a predetermined depth on the insulating film using the mask pattern By
A step (d) of forming a trench pattern connected to the through hole above the insulating film, a step (e) of filling the through hole and the trench pattern with a conductive material, and a mask before the step (d). (F) forming a pattern such that the photosensitive mask material does not remain in the through hole above the bottom of the trench pattern.

【0015】本発明の配線形成方法によると、トレンチ
パターンを形成するよりも前に、トレンチ形成用のマス
クパターンを、感光性マスク材がスルーホール内にトレ
ンチパターンの底部よりも上側部分に残らないように形
成するため、スルーホールの上側部分にマスク材のエッ
チングによる残さが生じないので、エッチング残さによ
る配線の高抵抗化又は断線を防止できる。
According to the wiring forming method of the present invention, before forming the trench pattern, the mask pattern for forming the trench does not leave the photosensitive mask material in the through hole above the bottom of the trench pattern. As a result, the mask material does not remain on the upper portion of the through hole due to the etching, so that it is possible to prevent the wiring from having high resistance or disconnection due to the etching residue.

【0016】本発明の配線形成方法において、工程
(c)が、絶縁膜上に形成された感光性マスク材の膜厚
を感光するために必要な露光量で感光性マスク材を露光
した後、露光した感光性マスク材に対して現像を行なう
ことにより、感光性マスク材からマスクパターンを形成
する工程を含むことが好ましい。
In the method of forming a wiring according to the present invention, the step (c) includes exposing the photosensitive mask material to an exposure amount necessary to sensitize the thickness of the photosensitive mask material formed on the insulating film. It is preferable to include a step of forming a mask pattern from the photosensitive mask material by developing the exposed photosensitive mask material.

【0017】本発明の配線形成方法において、工程
(d)が、絶縁膜におけるスルーホールの上部とトレン
チパターンの底部との接続部分の形状に丸み形状を付与
する工程を含むことが好ましい。
In the wiring forming method of the present invention, it is preferable that the step (d) includes a step of giving a round shape to a shape of a connection portion between an upper portion of the through hole in the insulating film and a bottom portion of the trench pattern.

【0018】本発明の配線形成方法において、工程
(f)として、工程(b)において、感光性マスク材と
してネガ型レジストを形成する工程と、工程(c)にお
いて、スルーホール内に充填されたネガ型レジストを未
感光のまま残存させ、現像により未感光なネガ型レジス
トを除去する工程とを有していることが好ましい。
In the method of forming a wiring according to the present invention, as a step (f), a step of forming a negative resist as a photosensitive mask material in the step (b) and in a step (c), the inside of the through hole is filled. A step of leaving the negative resist unexposed and removing the unexposed negative resist by development.

【0019】本発明の配線形成方法において、工程
(f)として、工程(a)の後で工程(b)よりも前
に、スルーホール内に充填材を充填する工程と、工程
(b)において、充填材が充填されたスルーホールを含
む絶縁膜上に感光性マスク材を形成する工程と、工程
(c)の後で工程(d)よりも前に、充填材を選択的に
除去する工程とを有していることが好ましい。
In the method of forming a wiring according to the present invention, the step (f) includes, after the step (a) and before the step (b), filling a filler in the through hole; Forming a photosensitive mask material on the insulating film including the through hole filled with the filler, and selectively removing the filler after the step (c) and before the step (d). It is preferable to have

【0020】さらに、この場合に、充填材を選択的に除
去する工程において、スルーホール内に充填されている
充填材のうち、トレンチパターンの底部よりも下側部分
を残すことが好ましい。
Further, in this case, in the step of selectively removing the filler, it is preferable to leave a portion of the filler filled in the through hole below the bottom of the trench pattern.

【0021】また、この場合に、感光性マスク材がポジ
型レジストであり、充填材が、ポジ型レジストが感光す
る波長よりも長い波長領域において感光するレジストで
あることが好ましい。
In this case, it is preferable that the photosensitive mask material is a positive resist and the filler is a resist that is exposed in a wavelength region longer than the wavelength at which the positive resist is exposed.

【0022】本発明の配線形成方法において、工程
(f)として、工程(a)の後で工程(b)よりも前
に、絶縁膜上にスルーホールの開口部をふさぐ閉塞膜を
形成する工程と、工程(b)において、閉塞膜が形成さ
れた絶縁膜上に感光性マスク材を形成する工程と、工程
(d)において、マスクパターンを用いて、閉塞膜及び
絶縁膜に対してエッチングを行なうことにより、トレン
チパターンを形成する工程とを有していることが好まし
い。
In the wiring forming method of the present invention, as the step (f), after the step (a) and before the step (b), a step of forming a closing film on the insulating film to close the opening of the through hole. Forming a photosensitive mask material on the insulating film on which the blocking film is formed in the step (b); and etching the blocking film and the insulating film using the mask pattern in the step (d). And forming a trench pattern.

【0023】さらに、この場合に、閉塞膜を段差被覆率
が低い気相成長法を用いて形成することが好ましい。
Further, in this case, it is preferable that the closing film is formed by a vapor deposition method having a low step coverage.

【0024】本発明の配線形成方法において、工程
(f)として、工程(a)において、スルーホールを第
1の露光マスクを用いて形成する工程と、工程(c)に
おいて、第1の露光マスクを用いて感光性マスク材にお
けるスルーホール部分を露光した後、スルーホール部分
を含むトレンチ形成用の第2の露光マスクを用いて露光
を行ない、露光した感光性マスク材に対して現像を行な
うことにより、マスクパターンを形成する工程とを有し
ていることが好ましい。
In the method of forming a wiring according to the present invention, the step (f) includes forming a through hole using a first exposure mask in the step (a), and the first exposure mask in the step (c). Exposing a through-hole portion of the photosensitive mask material using a second exposure mask for forming a trench including the through-hole portion, and developing the exposed photosensitive mask material. And a step of forming a mask pattern.

【0025】さらに、この場合に、第1の露光マスクを
用いた露光工程の露光量を最適化することにより、現像
後に、スルーホール内に充填されている感光性マスク材
のうちのトレンチパターンの底部よりも下側部分を残す
ようにすることが好ましい。
Furthermore, in this case, by optimizing the exposure amount in the exposure step using the first exposure mask, after development, the trench pattern of the photosensitive mask material filled in the through-hole is developed. It is preferable to leave a portion below the bottom.

【0026】[0026]

【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態について図面を参照しながら説明する。
(First Embodiment) A first embodiment of the present invention.
An embodiment will be described with reference to the drawings.

【0027】図1(a)〜図1(d)及び図2(a)〜
図2(c)は本発明の第1の実施形態に係るデュアルダ
マシン法による配線形成方法の工程順の断面構成を示し
ている。
FIGS. 1 (a) to 1 (d) and FIGS. 2 (a) to 2 (a)
FIG. 2C shows a cross-sectional configuration in a process order of a wiring forming method by a dual damascene method according to the first embodiment of the present invention.

【0028】まず、図1(a)に示すように、絶縁性基
板11上に、シリコン酸化膜等からなる絶縁膜12を堆
積する。ここで、絶縁性基板11は、半導体基板上に絶
縁性膜を形成した基板を含み、図示はしていないが、ト
ランジスタ等の能動素子が形成されていてもよく、他の
複数のメタル配線層が形成されていてもよい。続いて、
絶縁膜12に対して第1のトレンチパターンをリソグラ
フィー法及びエッチング法を用いて形成した後、第1の
トレンチパターンの側面及び底面上に、必要に応じて、
金属からなる配線材料の拡散防止及び配線の信頼性向上
を図るためのタンタル窒化膜等からなる第1のバリア膜
13を蒸着法等により形成する。その後、銅(Cu)を
含む第1の配線材料14を埋め込む。続いて、化学的機
械研磨法を用いて、第1のバリア膜13及び第1の配線
材料14の不要部分を除去してこれらの上面を平坦化す
ることにより、第1のバリア膜13及び第1の配線材料
14からなる第1のメタル配線15を形成する。その
後、少なくとも第1のメタル配線15の上面に該第1の
メタル配線15を保護するシリコン窒化膜等からなる保
護絶縁膜16を形成し、続いて、保護絶縁膜16上にシ
リコン酸化膜等からなる層間絶縁膜17を形成する。こ
こで、層間絶縁膜17を積層構造としてもよく、また、
保護絶縁膜16は必ずしも必要ではない。
First, as shown in FIG. 1A, an insulating film 12 made of a silicon oxide film or the like is deposited on an insulating substrate 11. Here, the insulating substrate 11 includes a substrate in which an insulating film is formed on a semiconductor substrate. Although not shown, an active element such as a transistor may be formed. May be formed. continue,
After a first trench pattern is formed in the insulating film 12 using lithography and etching, the first trench pattern is formed on the side and bottom surfaces of the first trench pattern as necessary.
A first barrier film 13 made of a tantalum nitride film or the like for preventing diffusion of a wiring material made of metal and improving the reliability of the wiring is formed by an evaporation method or the like. After that, the first wiring material 14 containing copper (Cu) is embedded. Subsequently, unnecessary portions of the first barrier film 13 and the first wiring material 14 are removed by chemical mechanical polishing, and the upper surfaces thereof are flattened. A first metal wiring 15 made of one wiring material 14 is formed. Thereafter, a protection insulating film 16 made of a silicon nitride film or the like for protecting the first metal wiring 15 is formed on at least the upper surface of the first metal wiring 15, and then a silicon oxide film or the like is formed on the protection insulating film 16. An interlayer insulating film 17 is formed. Here, the interlayer insulating film 17 may have a laminated structure.
The protective insulating film 16 is not always necessary.

【0029】また、図1(a)に示した第1のメタル配
線15の他の形成方法として、以下のようにしてもよ
い。まず、絶縁性基板11上に第1のバリア膜13及び
第1の配線材料14を堆積し、続いて、リソグラフィー
法及びエッチング法等を用いて第1のメタル配線15の
パターニングを行なった後、絶縁膜12及び層間絶縁膜
17を堆積する。その後、層間絶縁膜17の不要部分を
化学的機械研磨法等を用いて除去する。この場合には、
第1のメタル配線15の両側面には第1のバリア膜13
が形成されない。
Another method of forming the first metal wiring 15 shown in FIG. 1A may be as follows. First, a first barrier film 13 and a first wiring material 14 are deposited on an insulating substrate 11, and subsequently, a first metal wiring 15 is patterned using a lithography method, an etching method, or the like. An insulating film 12 and an interlayer insulating film 17 are deposited. Thereafter, unnecessary portions of the interlayer insulating film 17 are removed by using a chemical mechanical polishing method or the like. In this case,
The first barrier film 13 is formed on both side surfaces of the first metal wiring 15.
Is not formed.

【0030】次に、図1(b)に示すように、リソグラ
フィー法及びエッチング法を用いて、層間絶縁膜17に
おける第1のメタル配線15の上側部分にスルーホール
(コンタクトホール)17aを形成する。このとき、保
護絶縁膜16に対してもエッチングを行なって、第1の
メタル配線15をスルーホール17aに露出させてもよ
い。また、スルーホール17aを形成した後、スルーホ
ール17aに露出する保護絶縁膜16又は第1のメタル
配線15の表面部分を保護するために、スルーホール1
7a内に、後工程で形成される第2のトレンチパターン
の底部(深さ)よりも下側の部分(深い部分)に保護用
のレジスト等を充填してもよい。
Next, as shown in FIG. 1B, a through hole (contact hole) 17a is formed in the interlayer insulating film 17 above the first metal wiring 15 by using lithography and etching. . At this time, the protection insulating film 16 may also be etched to expose the first metal wiring 15 to the through hole 17a. After the formation of the through-hole 17a, the through-hole 1 is formed to protect the surface of the protective insulating film 16 or the first metal wiring 15 exposed in the through-hole 17a.
A portion (deep portion) below the bottom (depth) of the second trench pattern formed in a later step may be filled with a protective resist or the like in 7a.

【0031】次に、図1(c)に示すように、スルーホ
ール17aを含む層間絶縁膜17上に全面にわたって、
露光部分が現像されずに残るネガ型レジスト18を塗布
する。
Next, as shown in FIG. 1C, the entire surface of the interlayer insulating film 17 including the through holes 17a is
A negative resist 18 is applied so that the exposed portion remains without being developed.

【0032】続いて、第2のトレンチパターン形成領域
がクロム等の遮光膜パターン30aに転写されてなるネ
ガ型レジスト用の露光マスク(レチクル)30を用い
て、ネガ型レジスト18に露光光を照射してネガ型レジ
スト露光部18Bを感光する。このとき、露光マスク3
0に形成された遮光膜パターン30aによって、ネガ型
レジスト18のうち第2のトレンチパターン形成領域お
よび第2のトレンチパターン形成領域内に位置するスル
ーホール17a内に充填されたネガ型レジスト未露光部
18Aには、露光光が照射されないため、未感光のまま
残存する。
Subsequently, exposure light is applied to the negative resist 18 using an exposure mask (reticle) 30 for a negative resist in which the second trench pattern forming region is transferred to a light-shielding film pattern 30a such as chrome. Then, the negative resist exposure section 18B is exposed. At this time, the exposure mask 3
The light-shielding film pattern 30a formed in the negative resist 18 causes the second resist pattern 18 to be filled in the second trench pattern formation region and the through hole 17a located in the second trench pattern formation region. Since 18A is not irradiated with exposure light, it remains unexposed.

【0033】次に、図1(d)に示すように、ネガ型レ
ジスト18を現像することにより、該ネガ型レジスト1
8のうちの感光していないネガ型レジスト未露光部18
Aが除去され、感光したネガ型レジスト露光部18Bが
残存することによって、第2のトレンチパターン形成領
域に開口部を有するマスクパターン18Cが形成され
る。ここで、スルーホール17aの内部に埋め込まれて
いるネガ型レジスト未露光部18Aは感光していないた
め除去される。
Next, as shown in FIG. 1D, the negative resist 18 is developed by developing the negative resist 18.
Unexposed negative resist 18 out of 8
The mask pattern 18C having an opening in the second trench pattern formation region is formed by removing A and exposing the exposed negative type resist exposed portion 18B. Here, the negative resist unexposed portion 18A embedded in the through hole 17a is removed because it is not exposed.

【0034】次に、図2(a)に示すように、マスクパ
ターン18Cを用いて、層間絶縁膜17に対して所定の
深さにまでエッチングを行なうことにより、層間絶縁膜
17の上部に、底部がスルーホール17aと接続する第
2のトレンチパターン17bを形成する。このときのエ
ッチング条件として、CH4 、CHF3 及びArを含む
混合ガスを用いた、スパッタ性が強いドライエッチング
を行なうことにより、層間絶縁膜17におけるスルーホ
ール17aの上部と第2のトレンチパターン17bの底
部との接続部17cが丸みを帯びた形状となる。その
上、スルーホール17aにおける第2のトレンチパター
ン17bの底部よりも上側の部分にレジスト等が埋め込
まれていないため、層間絶縁膜17の開口パターン内に
エッチング残さが発生することがない。続いて、第1の
メタル配線15がスルーホール17aに露出していない
場合は、保護絶縁膜16のスルーホール17aに露出す
る部分をエッチングにより除去して、該スルーホール1
7aの底面に第1のメタル配線15を露出させる。
Next, as shown in FIG. 2A, the interlayer insulating film 17 is etched to a predetermined depth using the mask pattern 18C, so that the upper portion of the interlayer insulating film 17 is etched. A second trench pattern 17b whose bottom is connected to the through hole 17a is formed. As etching conditions at this time, by performing dry etching with a strong sputtering property using a mixed gas containing CH 4 , CHF 3 and Ar, the upper portion of the through hole 17a in the interlayer insulating film 17 and the second trench pattern 17b are formed. The connection portion 17c with the bottom portion has a rounded shape. In addition, since a resist or the like is not buried in a portion above the bottom of the second trench pattern 17b in the through hole 17a, no etching residue is generated in the opening pattern of the interlayer insulating film 17. Subsequently, when the first metal wiring 15 is not exposed to the through hole 17a, the portion of the protective insulating film 16 exposed to the through hole 17a is removed by etching, and
The first metal wiring 15 is exposed on the bottom surface of 7a.

【0035】次に、図2(b)に示すように、マスクパ
ターン18Cを除去した後、層間絶縁膜17上にスルー
ホール17a及び第2のトレンチパターン17bを含む
全面にわたって、必要に応じて、メタル配線の信頼性を
向上させるタンタル窒化膜等からなる第2のバリア膜1
9を形成する。続いて、第2のバリア膜19上にスルー
ホール17a及び第2のトレンチパターン17bを含む
全面にわたって、Cuを含む第2の配線材料20を充填
する。このとき、スルーホール17aの上部と第2のト
レンチパターン17bの底部との接続部17cが丸み形
状を有しているため、スルーホール17aの開口径が小
さい場合であっても、第2の配線材料20をスルーホー
ル17aの下部にまで確実に充填できる。このため、第
1のメタル配線15と第2のメタル配線21との接続部
に断線が生じ難くなるので、埋め込み不良による配線の
信頼性の低下を防止できる。
Next, as shown in FIG. 2B, after removing the mask pattern 18C, the entire surface including the through hole 17a and the second trench pattern 17b is formed on the interlayer insulating film 17 as necessary. Second barrier film 1 made of a tantalum nitride film or the like for improving the reliability of metal wiring
9 is formed. Subsequently, a second wiring material 20 containing Cu is filled over the entire surface including the through hole 17a and the second trench pattern 17b on the second barrier film 19. At this time, since the connection portion 17c between the upper portion of the through hole 17a and the bottom portion of the second trench pattern 17b has a round shape, the second wiring is formed even when the opening diameter of the through hole 17a is small. The material 20 can be reliably filled to the lower part of the through hole 17a. For this reason, since the disconnection of the connection portion between the first metal wiring 15 and the second metal wiring 21 is less likely to occur, it is possible to prevent a decrease in the reliability of the wiring due to a defective embedding.

【0036】次に、図2(c)に示すように、化学的機
械研磨法等を用いて、層間絶縁膜17上の第2のバリア
膜19及び第2の配線材料20の不要部分を除去してこ
れらの上面を平坦化することにより、第2のバリア膜1
9及び第2の配線材料20からなり、第1のメタル配線
15と電気的に接続された第2のメタル配線21を形成
する。なお、第1のバリア膜13と第2のバリア膜19
とは同一の材料でなくてもよく、また、第1の配線材料
14と第2の配線材料20とは同一の材料でなくてもよ
い。
Next, as shown in FIG. 2C, unnecessary portions of the second barrier film 19 and the second wiring material 20 on the interlayer insulating film 17 are removed by using a chemical mechanical polishing method or the like. By flattening these upper surfaces, the second barrier film 1
9 and a second wiring material 20, and a second metal wiring 21 electrically connected to the first metal wiring 15 is formed. The first barrier film 13 and the second barrier film 19
May not be the same material, and the first wiring material 14 and the second wiring material 20 may not be the same material.

【0037】この後、上層のメタル配線層を形成した
り、ワイヤボンディング用の配線層を形成してもよい。
Thereafter, an upper metal wiring layer or a wiring layer for wire bonding may be formed.

【0038】このように、第1の実施形態によると、層
間絶縁膜17の上部にスルーホール17aと接続される
トレンチ構造のパターニングを行なう際に、第2のトレ
ンチパターン形成用のレジストとしてネガ型レジスト1
8を用いているため、スルーホール17aに入り込んだ
ネガ型レジスト未露光部18Aは露光されないので、現
像時に溶解して除去される。従って、第2のメタル配線
21の内部に、第2のトレンチパターン形成用レジスト
のエッチング残さによる配線の遮断が生じなくなるた
め、メタル配線の高抵抗化又は断線を防ぐことができ
る。その結果、電気特性に優れると共に信頼性が向上し
た、デュアルダマシン法によるメタル配線を形成できる
ようになる。
As described above, according to the first embodiment, when patterning the trench structure connected to the through hole 17a above the interlayer insulating film 17, a negative type resist is used for forming the second trench pattern. Resist 1
8, the unexposed portion 18A of the negative resist that has entered the through hole 17a is not exposed, and is dissolved and removed during development. Therefore, since the wiring is not interrupted by the etching residue of the second trench pattern forming resist inside the second metal wiring 21, it is possible to prevent the metal wiring from increasing in resistance or disconnection. As a result, it is possible to form a metal wiring by a dual damascene method, which has excellent electrical characteristics and improved reliability.

【0039】(第2の実施形態)以下、本発明の第2の
実施形態について図面を参照しながら説明する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0040】図3(a)〜図3(d)及び図4(a)〜
図4(d)は本発明の第2の実施形態に係るデュアルダ
マシン法による配線形成方法の工程順の断面構成を示し
ている。図3(a)〜図4(d)において、図1(a)
〜図2(c)に示す構成部材と同一の構成部材には同一
の符号を付している。
FIGS. 3 (a) to 3 (d) and FIGS. 4 (a) to 4 (a)
FIG. 4D shows a cross-sectional configuration in a process order of a wiring forming method by a dual damascene method according to the second embodiment of the present invention. 3A to FIG. 4D, FIG.
2C are denoted by the same reference numerals.

【0041】まず、第1の実施形態と同様の方法を用い
て、図3(a)に示すように、絶縁性基板11上の絶縁
膜12に埋め込まれ、第1のバリア膜13及び第1の配
線材料14からなる第1のメタル配線15を形成する。
ここで、絶縁性基板11上は、半導体基板上に絶縁性膜
を形成した基板を含み、図示はしていないがトランジス
タ等の能動素子や多層配線が形成されていてもよい。続
いて、絶縁膜12及び第1のメタル配線15上に、保護
絶縁膜16及び層間絶縁膜17を順次形成する。
First, using the same method as in the first embodiment, as shown in FIG. 3A, the first barrier film 13 and the first barrier film 13 are embedded in the insulating film 12 on the insulating substrate 11. The first metal wiring 15 made of the wiring material 14 is formed.
Here, the insulating substrate 11 includes a substrate in which an insulating film is formed on a semiconductor substrate. Although not shown, active elements such as transistors and multilayer wiring may be formed. Subsequently, a protective insulating film 16 and an interlayer insulating film 17 are sequentially formed on the insulating film 12 and the first metal wiring 15.

【0042】次に、図3(b)に示すように、層間絶縁
膜17における第1のメタル配線15の上側部分にスル
ーホール17aを形成する。このとき、保護絶縁膜16
におけるスルーホール17aに露出する部分に対しても
エッチングを行なって第1のメタル配線15を露出させ
てもよい。
Next, as shown in FIG. 3B, a through hole 17a is formed in the interlayer insulating film 17 above the first metal wiring 15. At this time, the protective insulating film 16
The first metal wiring 15 may be exposed by etching the portion exposed in the through hole 17a in FIG.

【0043】次に、図3(c)に示すように、層間絶縁
膜17上にスルーホール17aを含む全面に、充填材と
して、例えば波長が365nm程度のi線露光に用いる
第1のポジ型レジストを塗布する。続いて、第1のポジ
型レジストに対してマスクを用いずに、層間絶縁膜17
上に形成された第1のポジ型レジストの膜厚分を感光す
ることができる露光量で露光を行なった後に現像を行な
うことにより、スルーホール17aに第1のポジ型レジ
スト22を残す。このとき、第1のポジ型レジスト22
の上面は層間絶縁膜17の上面と揃えることが好まし
い。
Next, as shown in FIG. 3C, a first positive type used for i-line exposure with a wavelength of about 365 nm, for example, as a filler, is formed on the entire surface of the interlayer insulating film 17 including the through holes 17a. Apply resist. Subsequently, the interlayer insulating film 17 is formed on the first positive resist without using a mask.
The first positive resist 22 is left in the through-hole 17a by performing development after performing exposure with an exposure amount capable of exposing the film thickness of the first positive resist formed above to the thickness. At this time, the first positive resist 22
Is preferably aligned with the upper surface of the interlayer insulating film 17.

【0044】次に、図3(d)に示すように、層間絶縁
膜17上に第1のポジ型レジスト22を含む全面にわた
って、波長が248nm以下の露光光に感光するKrF
用の第2のポジ型レジストを塗布する。その後、波長が
248nm以下で第2のポジ型レジストに対してパター
ン露光を行ない且つ現像を行なって、第2のトレンチパ
ターンを形成するための開口部23aが設けられた第2
のポジ型レジスト23を形成する。このとき、第1のポ
ジ型レジスト22は、第2のポジ型レジスト23を感光
するために用いた露光光の波長では感光されないのでス
ルーホール17aの内部にそのまま残る。
Next, as shown in FIG. 3D, over the entire surface including the first positive resist 22 on the interlayer insulating film 17, KrF sensitive to exposure light having a wavelength of 248 nm or less.
A second positive-type resist is applied. After that, the second positive resist having a wavelength of 248 nm or less is subjected to pattern exposure and development to form a second trench having an opening 23a for forming a second trench pattern.
Is formed. At this time, the first positive type resist 22 is not exposed at the wavelength of the exposure light used for exposing the second positive type resist 23, and therefore remains in the through hole 17a.

【0045】次に、図4(a)に示すように、スルーホ
ール17a内に残された第1のポジ型レジスト22に対
して、i線露光を行なった後、所定の現像を行なうこと
により、第2のトレンチパターンを形成するための開口
部23aが設けられた第2のポジ型レジスト23のパタ
ーン形状を維持したまま、スルーホール17aの内部に
ある第1のポジ型レジスト22のみを選択的に除去でき
る。このとき、ポジ型レジスト23は、i線露光では感
光されないため、そのまま残存することができる。この
ように、スルーホール17a内に露光波長が異なる第1
のポジ型レジスト22を充填材として充填しておくこと
によって、第2のトレンチパターン形成用の第2のポジ
型レジスト23を塗布した際に、第2のポジ型レジスト
23がスルーホール17aの内部に入り込むことがな
い。ここで、充填材である第1のポジ型レジスト22の
うち、後工程で形成される第2のトレンチパターンの底
部よりも下側部分を残すことにより、保護絶縁膜16又
は第1のメタル配線15におけるスルーホール17aに
露出する部分を保護してもよい。
Next, as shown in FIG. 4A, the first positive resist 22 remaining in the through hole 17a is subjected to i-line exposure and then to a predetermined development. Only the first positive type resist 22 inside the through hole 17a is selected while maintaining the pattern shape of the second positive type resist 23 provided with the opening 23a for forming the second trench pattern. Can be removed. At this time, since the positive resist 23 is not exposed by i-line exposure, it can remain as it is. Thus, the first exposure light having different exposure wavelengths is formed in the through hole 17a.
Is filled as a filler so that when the second positive resist 23 for forming the second trench pattern is applied, the second positive resist 23 is filled in the through hole 17a. Never get into it. Here, in the first positive resist 22, which is a filler, a portion below the bottom of the second trench pattern formed in a later step is left, so that the protective insulating film 16 or the first metal wiring is formed. The portion exposed to the through hole 17a in 15 may be protected.

【0046】次に、図4(b)に示すように、第2のポ
ジ型レジスト23からなるレジストパターンをマスクと
して、層間絶縁膜17に対して所定の深さにまでエッチ
ングを行なうことにより、層間絶縁膜17の上部に、底
部がスルーホール17aと接続する第2のトレンチパタ
ーン17bを形成する。このとき、層間絶縁膜17にお
けるスルーホール17aの上部と第2のトレンチパター
ン17bの底部との接続部17cが丸みを帯びるように
エッチングを行なう。その上、スルーホール17aにお
ける第2のトレンチパターン17bの底部となる位置よ
りも上側部分には、第1のポジ型レジスト22があらか
じめ充填され且つ選択的に除去される。従って、第2の
トレンチパターン17bを形成するための第2のポジ型
レジスト23がスルーホール17a内に埋め込まれない
ので、層間絶縁膜17における第2のトレンチパターン
17bの内面に第2のポジ型レジスト23のエッチング
残さが残ることがない。続いて、第1のメタル配線15
がスルーホール17aに露出していない場合は、保護絶
縁膜16のスルーホール17aに露出する部分をエッチ
ングにより除去して、該スルーホール17aの底面に第
1のメタル配線15を露出させる。
Next, as shown in FIG. 4B, the interlayer insulating film 17 is etched to a predetermined depth using a resist pattern made of the second positive resist 23 as a mask. A second trench pattern 17b whose bottom is connected to the through-hole 17a is formed above the interlayer insulating film 17. At this time, the etching is performed so that the connection portion 17c between the top of the through hole 17a and the bottom of the second trench pattern 17b in the interlayer insulating film 17 is rounded. In addition, the first positive resist 22 is pre-filled and selectively removed in a portion of the through hole 17a above a position which is the bottom of the second trench pattern 17b. Therefore, the second positive type resist 23 for forming the second trench pattern 17b is not buried in the through hole 17a, so that the second positive type resist 23 is formed on the inner surface of the second trench pattern 17b in the interlayer insulating film 17. No etching residue of the resist 23 remains. Subsequently, the first metal wiring 15
Is not exposed to the through hole 17a, the portion of the protective insulating film 16 exposed to the through hole 17a is removed by etching to expose the first metal wiring 15 on the bottom surface of the through hole 17a.

【0047】この後は、第1の実施形態と同様であっ
て、図4(c)に示すように、第2のポジ型レジスト2
3を除去した後、層間絶縁膜17上のスルーホール17
a及び第2のトレンチパターン17bを含む全面に第2
のバリア膜19を形成した後、第2の配線材料20を充
填する。続いて、図4(d)に示すように、層間絶縁膜
17上の不要な第2のバリア膜19及び第2の配線材料
20を除去してこれらの上面を平坦化することにより、
第1のメタル配線15と電気的に接続される第2のメタ
ル配線21を形成する。
After that, the second embodiment is the same as the first embodiment, and as shown in FIG.
3 is removed, the through holes 17 on the interlayer insulating film 17 are removed.
a and the entire surface including the second trench pattern 17b.
After the barrier film 19 is formed, the second wiring material 20 is filled. Subsequently, as shown in FIG. 4D, unnecessary second barrier film 19 and second wiring material 20 on interlayer insulating film 17 are removed and their upper surfaces are planarized.
A second metal wiring 21 electrically connected to the first metal wiring 15 is formed.

【0048】このように、第2の実施形態によると、層
間絶縁膜17の上部にスルーホール17aと接続される
トレンチ構造のパターニングを行なうよりも前に、スル
ーホール17aを充填する充填材として、i線露光用の
第1のポジ型レジスト22を用いると共に、第2のトレ
ンチパターン形成用のレジストとして第1のポジ型レジ
スト22と露光波長が異なるKrF用の第2のポジ型レ
ジスト23を用いている。これにより、第2のトレンチ
パターン17bを形成するための開口部23aが設けら
れた第2のポジ型レジスト23を形成した後、第2のポ
ジ型レジスト23のパターン形状を損なうことなく、ス
ルーホール17aの内部に充填されていた第1のポジ型
レジスト22を選択的に除去することができる。このた
め、第2のメタル配線21の内部に、第2のトレンチパ
ターン形成用レジストのエッチング残さによる配線の遮
断が生じなくなるので、メタル配線の高抵抗化又は断線
を防ぐことができる。その結果、電気特性に優れると共
に信頼性が向上した、デュアルダマシン法によるメタル
配線を形成できるようになる。
As described above, according to the second embodiment, before the patterning of the trench structure connected to the through hole 17a is performed on the upper part of the interlayer insulating film 17, the filler for filling the through hole 17a is A first positive resist 22 for i-line exposure is used, and a second positive resist 23 for KrF having a different exposure wavelength from the first positive resist 22 is used as a resist for forming a second trench pattern. ing. As a result, after forming the second positive resist 23 provided with the opening 23a for forming the second trench pattern 17b, the through hole is formed without impairing the pattern shape of the second positive resist 23. The first positive type resist 22 filled in the inside of 17a can be selectively removed. For this reason, since the wiring is not interrupted by the etching residue of the second trench pattern forming resist inside the second metal wiring 21, it is possible to prevent the metal wiring from having high resistance or disconnection. As a result, it is possible to form a metal wiring by a dual damascene method, which has excellent electrical characteristics and improved reliability.

【0049】また、スルーホール17aの上部と第2の
トレンチパターン17bの底部との接続部17cが丸み
形状を有しているため、スルーホール17aの開口径が
小さい場合であっても、第2の配線材料20をスルーホ
ール17aの下部にまで確実に充填できるので、埋め込
み不良による断線をも防止できる。
Further, since the connecting portion 17c between the upper portion of the through hole 17a and the bottom of the second trench pattern 17b has a round shape, even if the opening diameter of the through hole 17a is small, the second connecting portion 17c has the second shape. Since the wiring material 20 can be reliably filled into the lower portion of the through hole 17a, disconnection due to poor embedding can be prevented.

【0050】また、第1のバリア膜13及び保護絶縁膜
16は必ずしも必要ではない。
Further, the first barrier film 13 and the protective insulating film 16 are not always necessary.

【0051】なお、第1のポジ型レジスト22として、
i線露光用のレジストを用いたが、これに限らず、第2
のポジ型レジスト23よりも長い波長で感光するレジス
トであればよい。ここでは、第2のポジ型レジスト23
に露光波長が248nmのKrF用のレジストを用いて
いるため、第1のポジ型レジスト22として、例えば、
露光波長が436nm程度のg線に感光するレジストを
用いてもよい。
As the first positive type resist 22,
Although a resist for i-line exposure was used, the present invention is not limited to this.
Any resist can be used as long as it is photosensitive at a longer wavelength than the positive resist 23 described above. Here, the second positive resist 23
Since a KrF resist having an exposure wavelength of 248 nm is used as the first positive resist 22, for example,
A resist sensitive to g-rays having an exposure wavelength of about 436 nm may be used.

【0052】(第3の実施形態)以下、本発明の第3の
実施形態について図面を参照しながら説明する。
(Third Embodiment) Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

【0053】図5(a)〜図5(d)及び図6(a)〜
図6(c)は本発明の第3の実施形態に係るデュアルダ
マシン法による配線形成方法の工程順の断面構成を示し
ている。図5(a)〜図6(c)において、図1(a)
〜図2(c)に示す構成部材と同一の構成部材には同一
の符号を付している。
FIGS. 5A to 5 D and FIGS.
FIG. 6C shows a sectional configuration in the order of steps of a wiring forming method by a dual damascene method according to the third embodiment of the present invention. 5A to FIG. 6C, FIG.
2C are denoted by the same reference numerals.

【0054】まず、第1の実施形態と同様の方法を用い
て、図5(a)に示すように、絶縁性基板11上の絶縁
膜12に埋め込まれ、第1のバリア膜13及び第1の配
線材料14からなる第1のメタル配線15を形成する。
ここで、絶縁性基板11は、半導体基板上に絶縁性膜を
形成した基板を含み、図示はしていないがトランジスタ
等の能動素子や多層配線が形成されていてもよい。続い
て、絶縁膜12及び第1のメタル配線15上に、保護絶
縁膜16及び層間絶縁膜17を順次形成する。
First, using the same method as in the first embodiment, as shown in FIG. 5A, the first barrier film 13 and the first barrier film 13 are embedded in the insulating film 12 on the insulating substrate 11. The first metal wiring 15 made of the wiring material 14 is formed.
Here, the insulating substrate 11 includes a substrate in which an insulating film is formed on a semiconductor substrate, and although not shown, active elements such as transistors and multilayer wiring may be formed. Subsequently, a protective insulating film 16 and an interlayer insulating film 17 are sequentially formed on the insulating film 12 and the first metal wiring 15.

【0055】次に、図5(b)に示すように、層間絶縁
膜17における第1のメタル配線15の上側部分にスル
ーホール17aを形成する。このとき、保護絶縁膜16
におけるスルーホール17aに露出する部分に対しても
エッチングを行なって第1のメタル配線15を露出させ
てもよい。
Next, as shown in FIG. 5B, a through hole 17a is formed in the interlayer insulating film 17 above the first metal wiring 15. At this time, the protective insulating film 16
The first metal wiring 15 may be exposed by etching the portion exposed in the through hole 17a in FIG.

【0056】次に、図5(c)に示すように、段差被覆
率が低い条件を用いた気相成長法、例えば、平行平板型
のモノシランガスを用いたプラズマCVD法を用いて、
層間絶縁膜17上に、シリコン酸化膜(プラズマ酸化
膜)からなる閉塞絶縁膜25をスルーホール17aの開
口部の上部部分をふさぐように形成する。
Next, as shown in FIG. 5C, a vapor phase growth method using a low step coverage, for example, a plasma CVD method using a parallel plate type monosilane gas is used.
On the interlayer insulating film 17, a closing insulating film 25 made of a silicon oxide film (plasma oxide film) is formed so as to cover the upper part of the opening of the through hole 17a.

【0057】次に、図5(d)に示すように、閉塞絶縁
膜25上に、スルーホール17aと対応する位置に該ス
ルーホール17aよりも開口幅が大きい第2のトレンチ
パターンを形成するための開口部を有するレジストパタ
ーン26を形成する。このとき、スルーホール17aの
開口部の上部部分は閉塞絶縁膜25によりふさがれてい
るため、スルーホール17aにレジストが入り込まな
い。
Next, as shown in FIG. 5D, a second trench pattern having a larger opening width than the through hole 17a is formed on the closing insulating film 25 at a position corresponding to the through hole 17a. A resist pattern 26 having an opening is formed. At this time, since the upper portion of the opening of the through hole 17a is closed by the closing insulating film 25, the resist does not enter the through hole 17a.

【0058】次に、図6(a)に示すように、レジスト
パターン26をマスクとして、閉塞絶縁膜25をエッチ
ングした後、層間絶縁膜17に対して所定の深さにまで
エッチングを行なうことにより、層間絶縁膜17の上部
に、底部がスルーホール17aと接続する第2のトレン
チパターン17bを形成する。このとき、層間絶縁膜1
7におけるスルーホール17aの上部と第2のトレンチ
パターン17bの底部との接続部17cが丸みを帯びた
形状となるようにエッチングを行なう。その上、閉塞絶
縁膜25によって開口部の上部部分がふさがれているス
ルーホール17a内にはレジストが入り込まないため、
層間絶縁膜17の開口パターン内にエッチング残さが発
生することはない。続いて、第1のメタル配線15がス
ルーホール17aに露出していない場合は、保護絶縁膜
16のスルーホール17aに露出する部分をエッチング
により除去して、該スルーホール17aの底面に第1の
メタル配線15を露出させる。
Next, as shown in FIG. 6A, after the closing insulating film 25 is etched using the resist pattern 26 as a mask, the interlayer insulating film 17 is etched to a predetermined depth. Then, a second trench pattern 17b whose bottom is connected to the through hole 17a is formed above the interlayer insulating film 17. At this time, the interlayer insulating film 1
Etching is performed so that the connection portion 17c between the upper portion of the through hole 17a and the bottom portion of the second trench pattern 17b in FIG. 7 has a rounded shape. In addition, since the resist does not enter into the through-hole 17a in which the upper part of the opening is closed by the closing insulating film 25,
No etching residue occurs in the opening pattern of the interlayer insulating film 17. Subsequently, when the first metal wiring 15 is not exposed to the through hole 17a, a portion of the protective insulating film 16 exposed to the through hole 17a is removed by etching, and a first surface is formed on the bottom surface of the through hole 17a. The metal wiring 15 is exposed.

【0059】この後は、第1の実施形態と同様であっ
て、図6(b)に示すように、レジストパターン26を
除去した後、層間絶縁膜17上のスルーホール17a及
び第2のトレンチパターン17bを含む全面に第2のバ
リア膜19を形成した後、第2の配線材料20を充填す
る。続いて、図6(c)に示すように、層間絶縁膜17
上の不要な第2のバリア膜19及び第2の配線材料20
を除去してこれらの上面を平坦化することにより、第1
のメタル配線15と電気的に接続される第2のメタル配
線21を形成する。このとき、同時に閉塞絶縁膜25を
除去してもよい。
After that, as in the first embodiment, as shown in FIG. 6B, after removing the resist pattern 26, the through hole 17a on the interlayer insulating film 17 and the second trench are formed. After forming the second barrier film 19 on the entire surface including the pattern 17b, the second wiring material 20 is filled. Subsequently, as shown in FIG. 6C, the interlayer insulating film 17 is formed.
Unnecessary second barrier film 19 and second wiring material 20
Is removed to planarize these upper surfaces, thereby achieving the first
The second metal wiring 21 electrically connected to the metal wiring 15 is formed. At this time, the closing insulating film 25 may be removed at the same time.

【0060】このように、第3の実施形態によると、層
間絶縁膜17の上部にスルーホール17aと接続される
トレンチ構造のパターニングを行なうよりも前に、スル
ーホール17aの開口部の上部部分を閉塞絶縁膜25に
よりふさぐため、第2のメタル配線21の内部に、第2
のトレンチパターン形成用レジストのエッチング残さに
よる配線の遮断が生じない。その結果、メタル配線の高
抵抗化又は断線を防ぐことができるので、電気特性に優
れると共に信頼性が向上した、デュアルダマシン法によ
るメタル配線を形成できるようになる。
As described above, according to the third embodiment, before patterning the trench structure connected to the through hole 17a above the interlayer insulating film 17, the upper portion of the opening of the through hole 17a is removed. The second metal wiring 21 is covered with a second
The wiring is not interrupted due to the etching residue of the trench pattern forming resist. As a result, the resistance of the metal wiring can be prevented from being increased or the wire can be prevented from being broken, so that the metal wiring can be formed by the dual damascene method which has excellent electrical characteristics and improved reliability.

【0061】また、スルーホール17aの上部と第2の
トレンチパターン17bの底部との接続部17cが丸み
形状を有しているため、スルーホール17aの開口径が
小さい場合であっても、第2の配線材料20をスルーホ
ール17aの下部にまで確実に充填できるので、埋め込
み不良による断線をも防止できる。
Since the connecting portion 17c between the upper portion of the through hole 17a and the bottom of the second trench pattern 17b has a round shape, even if the opening diameter of the through hole 17a is small, the second connecting portion 17c has the second shape. Since the wiring material 20 can be reliably filled into the lower portion of the through hole 17a, disconnection due to poor embedding can be prevented.

【0062】なお、第1のバリア膜13及び保護絶縁膜
16は必ずしも必要ではない。
Note that the first barrier film 13 and the protective insulating film 16 are not always necessary.

【0063】(第4の実施形態)以下、本発明の第4の
実施形態について図面を参照しながら説明する。
(Fourth Embodiment) Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.

【0064】図7(a)〜図7(d)及び図8(a)〜
図8(c)は本発明の第4の実施形態に係るデュアルダ
マシン法による配線形成方法の工程順の断面構成を示し
ている。図7(a)〜図8(c)において、図1(a)
〜図2(c)に示す構成部材と同一の構成部材には同一
の符号を付している。
FIGS. 7 (a) to 7 (d) and FIGS. 8 (a) to 8 (a)
FIG. 8C shows a cross-sectional configuration in a process order of a wiring forming method by a dual damascene method according to the fourth embodiment of the present invention. 7A to 8C, FIG.
2C are denoted by the same reference numerals.

【0065】まず、第1の実施形態と同様の方法を用い
て、図7(a)に示すように、絶縁性基板11上の絶縁
膜12に埋め込まれ、第1のバリア膜13及び第1の配
線材料14からなる第1のメタル配線15を形成する。
ここで、絶縁性基板11上は、半導体基板上に絶縁性膜
を形成した基板を含み、図示はしていないが、トランジ
スタ等の能動素子や多層配線が形成されていてもよい。
続いて、絶縁膜12及び第1のメタル配線15上に、保
護絶縁膜16及び層間絶縁膜17を順次形成する。
First, using the same method as in the first embodiment, as shown in FIG. 7A, the first barrier film 13 and the first barrier film 13 are embedded in the insulating film 12 on the insulating substrate 11. The first metal wiring 15 made of the wiring material 14 is formed.
Here, the insulating substrate 11 includes a substrate in which an insulating film is formed on a semiconductor substrate. Although not shown, active elements such as transistors and multilayer wiring may be formed.
Subsequently, a protective insulating film 16 and an interlayer insulating film 17 are sequentially formed on the insulating film 12 and the first metal wiring 15.

【0066】その後、層間絶縁膜17上に第1のポジ型
レジスト27を塗布し、スルーホール形成パターンがク
ロム等の遮光膜パターン31aに転写されてなるポジ型
レジスト用の露光マスク(レチクル)31を用いて、第
1のポジ型レジスト27に露光光を照射してスルーホー
ル形成領域となる第1のポジ型レジスト露光部27Aを
感光する。このとき、第1のポジ型レジスト27のうち
露光マスク31に形成された遮光膜パターン31aによ
って、露光光が照射されない第1のポジ型レジスト未露
光部27Bは未感光のまま残存する。
Thereafter, a first positive type resist 27 is applied on the interlayer insulating film 17, and an exposure mask (reticle) 31 for the positive type resist obtained by transferring a through-hole forming pattern to a light-shielding film pattern 31a of chrome or the like. Is used to irradiate the first positive type resist 27 with exposure light to expose a first positive type resist exposed portion 27A to be a through hole formation region. At this time, the first positive resist unexposed portion 27B to which the exposure light is not irradiated remains unexposed due to the light shielding film pattern 31a formed on the exposure mask 31 of the first positive resist 27.

【0067】次に、図7(b)に示すように、第1のポ
ジ型レジスト27に対して現像を行なうことによって、
露光光が照射され感光している第1のポジ型レジスト露
光部27Aを除去し、未感光のまま残存する第1のポジ
型レジスト未露光部27Bを残存させることにより、第
1のメタル配線15の上方にスルーホールを形成するた
めの開口部を有する第1のマスクパターン27Cを形成
する。続いて、第1のマスクパターン27Cを用いて、
層間絶縁膜17に対してエッチングを行なうことによ
り、層間絶縁膜17における第1のメタル配線15の上
側部分にスルーホール17aを形成する。このとき、保
護絶縁膜16のスルーホール17aに露出する部分に対
してもエッチングを行なって第1のメタル配線15を露
出させてもよい。
Next, as shown in FIG. 7B, by developing the first positive type resist 27,
The first positive resist exposed portion 27A that is exposed and exposed to the exposure light is removed, and the first positive resist unexposed portion 27B that remains unexposed is left, so that the first metal wiring 15 A first mask pattern 27C having an opening for forming a through hole is formed above the first mask pattern 27C. Subsequently, using the first mask pattern 27C,
By etching the interlayer insulating film 17, a through hole 17 a is formed in the interlayer insulating film 17 above the first metal wiring 15. At this time, the portion of the protective insulating film 16 that is exposed to the through hole 17a may be etched to expose the first metal wiring 15.

【0068】次に、図7(c)に示すように、第1のマ
スクパターン27Cを除去した後、層間絶縁膜17上に
スルーホール17aを含む全面にわたって、第2のポジ
型レジスト28を塗布する。続いて、スルーホール形成
工程で用いた露光マスク31を再度用いて、第2のポジ
型レジスト28のうちスルーホール17aに充填されて
いる第2のポジ型レジスト露光部28Aを感光すること
ができる露光量で露光する。このとき、層間絶縁膜17
上に位置する第2のポジ型レジスト未露光部28Bは未
感光のまま残存する。
Next, as shown in FIG. 7C, after removing the first mask pattern 27C, a second positive resist 28 is applied on the entire surface including the through hole 17a on the interlayer insulating film 17. I do. Subsequently, by using the exposure mask 31 used in the through-hole forming step again, the second positive-type resist exposed portion 28A of the second positive-type resist 28 filled in the through-hole 17a can be exposed. Exposure is performed at the exposure amount. At this time, the interlayer insulating film 17
The second positive resist unexposed portion 28B located above remains unexposed.

【0069】次に、図7(d)に示すように、続いて、
スルーホール17aを含み且つ該スルーホール17aよ
りも開口幅が大きい第2のトレンチパターンを形成する
ための開口部を有する露光マスク(図示せず)を用い
て、第2のポジ型レジスト28を露光し、露光した第2
のポジ型レジスト28を現像することにより、スルーホ
ール17aの内部に第2のポジ型レジスト露光部28A
を残さずに、第2のポジ型レジスト28から第2のトレ
ンチパターンを形成するための開口部を有する第2のマ
スクパターン28Cが形成される。ここで、露光条件等
を最適化して、第2のポジ型レジスト露光部28Aにお
けるスルーホール17aの内部部分であって、後工程で
形成される第2のトレンチパターンの底部よりも下側の
部分を残すことにより、保護絶縁膜16又は第1のメタ
ル配線15におけるスルーホール17aに露出する部分
を保護してもよい。
Next, as shown in FIG.
The second positive resist 28 is exposed using an exposure mask (not shown) having an opening for forming a second trench pattern including the through hole 17a and having a larger opening width than the through hole 17a. And the second exposed
By developing the positive resist 28, the second positive resist exposed portion 28A is formed inside the through hole 17a.
, A second mask pattern C having an opening for forming a second trench pattern is formed from the second positive resist. Here, by optimizing the exposure conditions and the like, the portion inside the through hole 17a in the second positive resist exposed portion 28A and below the bottom of the second trench pattern formed in a later step May be left to protect a portion of the protective insulating film 16 or the first metal wiring 15 exposed to the through hole 17a.

【0070】次に、図8(a)に示すように、第2のマ
スクパターン28Cを用いて、層間絶縁膜17に対して
所定の深さにまでエッチングを行なうことにより、層間
絶縁膜17の上部に、底部がスルーホール17aと接続
する第2のトレンチパターン17bを形成する。このと
き、層間絶縁膜17におけるスルーホール17aの上部
と第2のトレンチパターン17bの底部との接続部17
cが丸みを帯びた形状となるようにエッチングを行な
う。その上、スルーホール17aにおける第2のトレン
チパターン17bの底部となる位置よりも上側の領域か
らは、スルーホール形成工程に用いた露光マスク31を
再度用いて行なった露光及びその後の現像により、第2
のポジ型レジスト28Aがあらかじめ除去されている。
これにより、層間絶縁膜17の開口パターン内にエッチ
ング残さが発生することがない。続いて、第1のメタル
配線15がスルーホール17aに露出していない場合
は、保護絶縁膜16のスルーホール17aに露出する部
分をエッチングにより除去して、該スルーホール17a
の底面に第1のメタル配線15を露出させる。
Next, as shown in FIG. 8A, the interlayer insulating film 17 is etched to a predetermined depth using the second mask pattern 28C, so that the interlayer insulating film 17 is etched. A second trench pattern 17b whose bottom is connected to the through hole 17a is formed on the upper part. At this time, the connection portion 17 between the upper portion of the through hole 17a and the bottom portion of the second trench pattern 17b in the interlayer insulating film 17 is formed.
Etching is performed so that c has a rounded shape. In addition, from a region above the position of the bottom of the second trench pattern 17b in the through hole 17a, a second exposure is performed by using the exposure mask 31 used in the through hole forming process again, and a subsequent development is performed. 2
Is removed in advance.
Thus, no etching residue occurs in the opening pattern of the interlayer insulating film 17. Subsequently, when the first metal wiring 15 is not exposed to the through hole 17a, a portion of the protective insulating film 16 exposed to the through hole 17a is removed by etching, and the through hole 17a is removed.
The first metal wiring 15 is exposed on the bottom surface of the substrate.

【0071】この後は、第1の実施形態と同様であっ
て、図8(b)に示すように、層間絶縁膜17上のスル
ーホール17a及び第2のトレンチパターン17bを含
む全面に第2のバリア膜19を形成した後、第2の配線
材料20を充填する。続いて、図8(c)に示すよう
に、層間絶縁膜17上の不要な第2のバリア膜19及び
第2の配線材料20を除去してこれらの上面を平坦化す
ることにより、第1のメタル配線15と電気的に接続さ
れる第2のメタル配線21を形成する。
Thereafter, as in the first embodiment, as shown in FIG. 8B, the entire surface including the through hole 17a and the second trench pattern 17b on the interlayer insulating film 17 is covered with the second After the barrier film 19 is formed, the second wiring material 20 is filled. Subsequently, as shown in FIG. 8C, the unnecessary second barrier film 19 and the second wiring material 20 on the interlayer insulating film 17 are removed, and the upper surfaces thereof are planarized, whereby the first The second metal wiring 21 electrically connected to the metal wiring 15 is formed.

【0072】このように、第4の実施形態によると、層
間絶縁膜17の上部にスルーホール17aと接続される
トレンチ構造のパターニングを行なう際に、スルーホー
ル形成用の露光マスク31を再度用いて、第2のポジ型
レジスト28におけるスルーホール17a内に充填され
ている第2のポジ型レジスト露光部28Aを感光するこ
とができる露光量で露光するため、スルーホール17a
に入り込んだ第2のポジ型レジスト露光部28Aの底部
まで感光することができるので、その後の現像によって
溶解して除去することができる。従って、第2のメタル
配線21の内部に、第2のトレンチパターン形成用レジ
ストのエッチング残さによる配線の遮断が生じなくなる
ため、メタル配線の高抵抗化又は断線を防ぐことができ
る。その結果、電気特性に優れると共に信頼性が向上し
た、デュアルダマシン法によるメタル配線を形成できる
ようになる。
As described above, according to the fourth embodiment, when patterning the trench structure connected to the through hole 17a above the interlayer insulating film 17, the exposure mask 31 for forming the through hole is used again. In order to expose the second positive resist exposure portion 28A filled in the through hole 17a of the second positive resist 28 with an exposure amount capable of exposing the through hole 17a, the through hole 17a is exposed.
Since the light can be exposed to the bottom of the second positive type resist exposed portion 28A that has entered, it can be dissolved and removed by subsequent development. Therefore, since the wiring is not interrupted by the etching residue of the second trench pattern forming resist inside the second metal wiring 21, it is possible to prevent the metal wiring from increasing in resistance or disconnection. As a result, it is possible to form a metal wiring by a dual damascene method, which has excellent electrical characteristics and improved reliability.

【0073】また、スルーホール17aの上部と第2の
トレンチパターン17bの底部との接続部17cが丸み
形状を有しているため、スルーホール17aの開口径が
小さい場合であっても、第2の配線材料20をスルーホ
ール17aの下部にまで確実に充填できるので、埋め込
み不良による断線をも防止できる。
Further, since the connecting portion 17c between the upper portion of the through hole 17a and the bottom of the second trench pattern 17b has a round shape, even if the opening diameter of the through hole 17a is small, the second connecting portion 17c has the second shape. Since the wiring material 20 can be reliably filled into the lower portion of the through hole 17a, disconnection due to poor embedding can be prevented.

【0074】なお、第1のバリア膜13及び保護絶縁膜
16は必ずしも必要ではない。
Note that the first barrier film 13 and the protective insulating film 16 are not always necessary.

【0075】[0075]

【発明の効果】本発明に係る配線形成方法によると、絶
縁膜に形成されたスルーホールの上部に該スルーホール
と接続されるトレンチパターンを形成する際に、トレン
チパターンの底部よりも上側の部分にレジストを残さな
いため、トレンチパターンの内部にエッチング残さが発
生しなくなる。その結果、エッチング残さによる配線の
遮断が生じなくなり、配線の高抵抗化又は断線を防ぐこ
とができるので、電気特性及び信頼性に優れる配線を実
現できる。
According to the wiring forming method of the present invention, when forming a trench pattern connected to a through hole formed on an insulating film, the portion above the bottom of the trench pattern is formed. Since no resist is left in the trench pattern, no etching residue is generated inside the trench pattern. As a result, interruption of the wiring due to the etching residue does not occur, and the resistance of the wiring can be prevented from being increased or the wiring can be prevented from being broken.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)は本発明の第1の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 1A to 1D are cross-sectional views in the order of steps showing a wiring forming method according to a first embodiment of the present invention.

【図2】(a)〜(c)は本発明の第1の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 2A to 2C are cross-sectional views in a process order showing a wiring forming method according to a first embodiment of the present invention.

【図3】(a)〜(d)は本発明の第2の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 3A to 3D are cross-sectional views in the order of steps showing a wiring forming method according to a second embodiment of the present invention.

【図4】(a)〜(d)は本発明の第2の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 4A to 4D are cross-sectional views in the order of steps showing a wiring forming method according to a second embodiment of the present invention.

【図5】(a)〜(d)は本発明の第3の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 5A to 5D are cross-sectional views in the order of steps showing a wiring forming method according to a third embodiment of the present invention.

【図6】(a)〜(c)は本発明の第3の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 6A to 6C are cross-sectional views in the order of steps showing a wiring forming method according to a third embodiment of the present invention.

【図7】(a)〜(d)は本発明の第4の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 7A to 7D are cross-sectional views in the order of steps showing a wiring forming method according to a fourth embodiment of the present invention.

【図8】(a)〜(c)は本発明の第4の実施形態に係
る配線形成方法を示す工程順の構成断面図である。
FIGS. 8A to 8C are cross-sectional views in the order of steps showing a wiring forming method according to a fourth embodiment of the present invention.

【図9】(a)〜(d)は従来のダマシン法による配線
形成方法を示す工程順の構成断面図である。
FIGS. 9A to 9D are cross-sectional views in the order of steps showing a method of forming a wiring by a conventional damascene method.

【図10】(a)及び(b)は従来のダマシン法による
配線形成方法を示す工程順の構成断面図である。
FIGS. 10A and 10B are cross-sectional views in the order of steps showing a conventional wiring forming method by a damascene method.

【符号の説明】[Explanation of symbols]

11 絶縁性基板 12 絶縁膜 13 第1のバリア膜 14 第1の配線材料 15 第1のメタル配線 16 保護絶縁膜 17 層間絶縁膜 17a スルーホール 17b 第2のトレンチパターン 17c 接続部 18 ネガ型レジスト 18A ネガ型レジスト未露光部 18B ネガ型レジスト露光部 18C マスクパターン 19 第2のバリア膜 20 第2の配線材料 21 第2のメタル配線 22 第1のポジ型レジスト 23 第2のポジ型レジスト 23a 第2のトレンチ形成用パターン 25 閉塞絶縁膜(閉塞膜) 26 レジストパターン 27 第1のポジ型レジスト 27A 第1のポジ型レジスト露光部 27B 第1のマスクパターン未露光部 27C 第1のマスクパターン 28 第2のポジ型レジスト 28A 第2のポジ型レジスト露光部 28B 第2のマスクパターン未露光部 28C 第2のマスクパターン 30 露光マスク 30a 遮光膜パターン 31 露光マスク 31a 遮光膜パターン Reference Signs List 11 Insulating substrate 12 Insulating film 13 First barrier film 14 First wiring material 15 First metal wiring 16 Protective insulating film 17 Interlayer insulating film 17a Through hole 17b Second trench pattern 17c Connection 18 Negative resist 18A Negative resist unexposed part 18B Negative resist exposed part 18C Mask pattern 19 Second barrier film 20 Second wiring material 21 Second metal wiring 22 First positive resist 23 Second positive resist 23a Second Trench forming pattern 25 closing insulating film (blocking film) 26 resist pattern 27 first positive resist 27A first positive resist exposed portion 27B first mask pattern unexposed portion 27C first mask pattern 28 second Of the positive resist 28A of the second positive resist exposed portion 28B of the second mask Pattern unexposed portion 28C second mask pattern 30 exposing mask 30a shielding film pattern 31 exposing mask 31a shielding film pattern

フロントページの続き (72)発明者 上田 哲也 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 平9−223731(JP,A) 特開 平3−288438(JP,A) 特開 平10−340952(JP,A) 特開 平10−229122(JP,A) 特開 平10−199972(JP,A) 特開2000−58647(JP,A) 特開 平11−162982(JP,A) 特開 平11−154703(JP,A) 特開2000−12538(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 Continuation of the front page (72) Inventor Tetsuya Ueda 1-1, Sachimachi, Takatsuki City, Osaka Prefecture Inside Matsushita Electronics Corporation (56) References JP-A-9-222371 (JP, A) JP-A-3-288438 (JP, A) JP-A-10-340952 (JP, A) JP-A-10-229122 (JP, A) JP-A-10-199972 (JP, A) JP-A-2000-58647 (JP, A) JP JP-A-11-162882 (JP, A) JP-A-11-154703 (JP, A) JP-A-2000-12538 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上の絶縁膜にスルーホールを形成す
る工程(a)と、 前記スルーホール内にのみ充填材を充填する工程(b)
と、 前記充填材が充填された前記スルーホールを含む前記絶
縁膜上に感光性マスク材を形成する工程(c)と、 前記感光性マスク材をパターニングして、前記スルーホ
ールを含む開口部を有するトレンチ形成用のマスクパタ
ーンを形成する工程(d)と、 前記工程(d)の後に、前記充填材を選択的に除去する
工程(e)と、 前記工程(e)の後に、前記マスクパターンをマスクと
して、前記絶縁膜に対して所定の深さまでエッチングを
行なうことにより、前記絶縁膜の上部に前記スルーホー
ルと接続するトレンチパターンを形成する工程(f)
と、 前記スルーホール及び前記トレンチパターン内に導電性
材料を充填する工程(g)とを備え、 前記感光性マスク材は、ポジ型レジストであり、 前記充填材は、前記ポジ型レジストが感光する波長より
も長い波長領域において感光するレジストである ことを
特徴とする配線形成方法。
A step of forming a through hole in an insulating film on a substrate; and a step of filling a filler only in the through hole.
(C) forming a photosensitive mask material on the insulating film including the through hole filled with the filler, and patterning the photosensitive mask material to form an opening including the through hole. (D) forming a mask pattern for forming a trench having; (e) selectively removing the filler after the step (d); and forming the mask pattern after the step (e). Forming a trench pattern connected to the through hole above the insulating film by etching the insulating film to a predetermined depth using the mask as a mask (f).
When the e Bei a through hole and a step of filling a conductive material in said trench pattern in (g), the photosensitive mask material is a positive resist, the filler, the positive resist sensitive Than the wavelength
Wherein the resist is photosensitive in a long wavelength region .
【請求項2】 請求項1に記載の配線形成方法におい
て、 前記工程(e)では、前記スルーホール内に充填されて
いる前記充填材のうち、前記トレンチパターンの底部よ
りも下側部分を残すことを特徴とする配線形成方法。
2. The wiring forming method according to claim 1 , wherein, in the step (e), a portion of the filler filled in the through hole, which is lower than a bottom of the trench pattern, is left. A wiring forming method characterized by the above-mentioned.
【請求項3】 請求項1又は2に記載の配線形成方法に
おいて、 前記工程(f)では、前記絶縁膜における前記スルーホ
ールの上部と前記トレンチパターンの底部との接続部分
に丸み形状を形成することを特徴とする配線形成方法。
3. The wiring forming method according to claim 1 , wherein in the step (f), a round shape is formed at a connection portion between the upper part of the through hole and the bottom part of the trench pattern in the insulating film. A wiring forming method characterized by the above-mentioned.
【請求項4】 基板上の絶縁膜にスルーホールを形成す
る工程(a)と、 前記工程(a)の後に、段差被覆率が低い気相成長法を
用いて前記絶縁膜上に前記スルーホールの開口部をふさ
ぐ閉塞膜を形成する工程(b)と、 前記閉塞膜上に感光性マスク材を形成する工程(c)
と、 前記感光性マスク材をパターニングして、前記スルーホ
ールを含む開口部を有するトレンチ形成用のマスクパタ
ーンを形成する工程(d)と、 前記マスクパターンをマスクとして、前記閉塞膜をエッ
チングした後、前記絶縁膜に対して所定の深さまでエッ
チングを行なうことにより、前記絶縁膜の上部に前記ス
ルーホールと接続するトレンチパターンを形成する工程
(e)と、 前記スルーホール及び前記トレンチパターン内に導電性
材料を充填する工程(f)とを備えていることを特徴と
する配線形成方法。
4. A step (a) of forming a through hole in an insulating film on a substrate, and after the step (a), the through hole is formed on the insulating film by using a vapor deposition method having a low step coverage. (B) forming an occlusion film covering the opening of (c), and (c) forming a photosensitive mask material on the occlusion film.
Patterning the photosensitive mask material to form a mask pattern for forming a trench having an opening including the through hole; and (d) etching the blocking film using the mask pattern as a mask. (E) forming a trench pattern connected to the through hole on the insulating film by etching the insulating film to a predetermined depth; and forming a conductive pattern in the through hole and the trench pattern. A step (f) of filling a conductive material.
【請求項5】 請求項4に記載の配線形成方法におい
て、 前記工程(e)では、前記絶縁膜における前記スルーホ
ールの上部と前記トレンチパターンの底部との接続部分
に丸み形状を形成することを特徴とする配線形成方法。
5. The wiring forming method according to claim 4 , wherein in the step (e), a round shape is formed at a connection portion between the upper part of the through hole and the bottom part of the trench pattern in the insulating film. Characteristic wiring forming method.
【請求項6】 基板上の絶縁膜に第1の露光マスクを用
いてスルーホールを形成する工程(a)と、 前記スルーホールを含む前記絶縁膜上に感光性マスク材
を形成する工程(b)と、 前記第1の露光マスクを用いて前記感光性マスク材にお
けるスルーホール部分を露光した後、前記スルーホール
部分を含むトレンチ形成用の第2の露光マスクを用いて
露光を行ない、露光した感光性マスク材に対して現像を
行なうことにより、前記スルーホールを含む開口部を有
するトレンチ形成用のマスクパターンを形成する工程
(c)と、 前記マスクパターンをマスクとして、前記絶縁膜に対し
て所定の深さまでエッチングを行なうことにより、前記
絶縁膜の上部に前記スルーホールと接続するトレンチパ
ターンを形成する工程(d)と、 前記スルーホール及び前記トレンチパターン内に導電性
材料を充填する工程(e)とを備えていることを特徴と
する配線形成方法。
6. A step (a) of forming a through hole in an insulating film on a substrate using a first exposure mask, and a step (b) of forming a photosensitive mask material on the insulating film including the through hole. After exposing a through-hole portion in the photosensitive mask material using the first exposure mask, exposure was performed using a second exposure mask for forming a trench including the through-hole portion, and the exposure was performed. (C) forming a mask pattern for forming a trench having an opening including the through hole by performing development on a photosensitive mask material; (D) forming a trench pattern connected to the through hole on the insulating film by etching to a predetermined depth; Wiring forming method characterized by comprising the step (e) filling a conductive material in Le and the trench pattern within.
【請求項7】 請求項6に記載の配線形成方法におい
て、 前記第1の露光マスクを用いた露光工程の露光量を最適
化することにより、現像後に、前記スルーホール内に充
填されている前記感光性マスク材のうちの前記トレンチ
パターンの底部よりも下側部分を残すようにすることを
特徴とする配線形成方法。
7. The wiring forming method according to claim 6 , wherein the exposure amount in the exposure step using the first exposure mask is optimized to fill the through hole after development. A wiring forming method, wherein a portion of a photosensitive mask material below a bottom of the trench pattern is left.
【請求項8】 請求項6又は7に記載の配線形成方法に
おいて、 前記工程(d)では、前記絶縁膜における前記スルーホ
ールの上部と前記トレンチパターンの底部との接続部分
に丸み形状を形成することを特徴とする配線形成方法。
8. The wiring forming method according to claim 6 , wherein in the step (d), a round shape is formed at a connection portion between the upper part of the through hole and the bottom part of the trench pattern in the insulating film. A wiring forming method characterized by the above-mentioned.
JP2000360957A 2000-01-06 2000-11-28 Wiring formation method Expired - Lifetime JP3359622B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000360957A JP3359622B2 (en) 2000-01-06 2000-11-28 Wiring formation method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000005767 2000-01-06
JP2000-5767 2000-01-06
JP2000360957A JP3359622B2 (en) 2000-01-06 2000-11-28 Wiring formation method

Publications (2)

Publication Number Publication Date
JP2001257260A JP2001257260A (en) 2001-09-21
JP3359622B2 true JP3359622B2 (en) 2002-12-24

Family

ID=26583505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000360957A Expired - Lifetime JP3359622B2 (en) 2000-01-06 2000-11-28 Wiring formation method

Country Status (1)

Country Link
JP (1) JP3359622B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852619B2 (en) * 2002-05-31 2005-02-08 Sharp Kabushiki Kaisha Dual damascene semiconductor devices
KR100875026B1 (en) * 2002-06-29 2008-12-19 매그나칩 반도체 유한회사 Metal line formation method of semiconductor device
KR100875028B1 (en) * 2002-06-29 2008-12-19 매그나칩 반도체 유한회사 Metal line formation method of semiconductor device
US7602068B2 (en) * 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
JP6762793B2 (en) * 2016-07-29 2020-09-30 株式会社ジャパンディスプレイ Electronic equipment and its manufacturing method

Also Published As

Publication number Publication date
JP2001257260A (en) 2001-09-21

Similar Documents

Publication Publication Date Title
JPH09153545A (en) Semiconductor device and is manufacture
JP2002313910A (en) Semiconductor device and method of manufacturing the same
JP2001230317A (en) Method for forming multilayer interconnection structure and multilayer interconnection structure for semiconductor device
US7022619B2 (en) Method for fabricating electronic device
JPH0719780B2 (en) Method for forming conductive studs and conductors
US6221759B1 (en) Method for forming aligned vias under trenches in a dual damascene process
JP3012187B2 (en) Method for manufacturing semiconductor device
US6495451B2 (en) Method of forming interconnect
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
JP3359622B2 (en) Wiring formation method
JP2004273483A (en) Method of forming wiring structure
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US6900125B2 (en) Method of manufacturing a semiconductor device including a multi-layer interconnect structure
US6583054B2 (en) Method for forming conductive line in semiconductor device
US7476612B2 (en) Method for manufacturing semiconductor device
JP2003309172A (en) Method of forming pattern in dual damascene process
US20070057376A1 (en) Semiconductor device and method for fabricating the same
JP4023236B2 (en) Method for forming metal wiring
KR100207474B1 (en) Wiring film structure & manufacturing method of the same
US7241684B2 (en) Method of forming metal wiring of semiconductor device
KR20000072897A (en) method of manufacturing semiconductor device
KR101113768B1 (en) Method for manufacturing semiconductor device using dual damascene process
KR100226258B1 (en) Method for forming multiple layer metal wiring in semiconductor device
JP2004006633A (en) Method for manufacturing electronic device
KR100422912B1 (en) Method for forming contact or via hole of semiconductor devices

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10