JP3358751B2 - Method for planarizing thick film resist and method for manufacturing semiconductor device - Google Patents

Method for planarizing thick film resist and method for manufacturing semiconductor device

Info

Publication number
JP3358751B2
JP3358751B2 JP34042993A JP34042993A JP3358751B2 JP 3358751 B2 JP3358751 B2 JP 3358751B2 JP 34042993 A JP34042993 A JP 34042993A JP 34042993 A JP34042993 A JP 34042993A JP 3358751 B2 JP3358751 B2 JP 3358751B2
Authority
JP
Japan
Prior art keywords
thick
film resist
forming
resist layer
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34042993A
Other languages
Japanese (ja)
Other versions
JPH07161721A (en
Inventor
睦禎 伊藤
利文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34042993A priority Critical patent/JP3358751B2/en
Publication of JPH07161721A publication Critical patent/JPH07161721A/en
Application granted granted Critical
Publication of JP3358751B2 publication Critical patent/JP3358751B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は厚膜レジストの平坦化方
法に関し、例えばシリコン(Si)ウエハのバンプ形成プ
ロセスにおいて塗布される厚膜レジストの平坦化方法に
適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of flattening a thick film resist, and is suitably applied to, for example, a method of flattening a thick film resist applied in a bump forming process on a silicon (Si) wafer.

【0002】[0002]

【従来の技術】従来、シリコンウエハ上にバンプを形成
するプロセスにおいて、十分な品質及び信頼性を確保す
るためレジストを厚く形成するようになされている。す
なわち図7に示すように、表面にアルミ(Al) 電極3が
形成されたシリコン(Si)ウエハ2(図7(A))上に
バリアメタル層4を形成し(図7(B))、この表面に
厚膜レジスト層5を形成する(図7(C))。
2. Description of the Related Art Conventionally, in a process of forming bumps on a silicon wafer, a thick resist is formed to ensure sufficient quality and reliability. That is, as shown in FIG. 7, a barrier metal layer 4 is formed on a silicon (Si) wafer 2 (FIG. 7A) having an aluminum (Al) electrode 3 formed on the surface (FIG. 7B), A thick resist layer 5 is formed on this surface (FIG. 7C).

【0003】この状態においてレジスト層5をフオトプ
ロセスによつてバンプ形成部6を形成し(図7
(D))、このバンプ形成部6にはんだを形成すること
により、当該はんだでなるバンプを形成することができ
る。
In this state, a bump forming portion 6 is formed on the resist layer 5 by a photo process.
(D)) By forming a solder on the bump forming portion 6, a bump made of the solder can be formed.

【0004】[0004]

【発明が解決しようとする課題】ところがかかる方法に
よつてバンプを形成する場合、シリコンウエハ2上に厚
膜レジスト層5を形成する工程において図7(C)に示
すように周辺部においてレジスト層5が厚くなり、クラ
ウンと呼ばれる凸部5Aが生じる。
However, when bumps are formed by such a method, in the step of forming a thick resist layer 5 on the silicon wafer 2, as shown in FIG. 5 becomes thicker, and a convex portion 5A called a crown is generated.

【0005】この結果露光及びエツチング精度が劣化し
図7(D)に示すようにバンプ形成部6の精度が劣化す
ることにより当該バンプ形成部6に形成されるバンプ径
に誤差が生じて歩留りが悪くなる問題があつた。
As a result, the exposure and etching accuracy deteriorates, and as shown in FIG. 7 (D), the accuracy of the bump forming portion 6 deteriorates, so that an error occurs in the diameter of the bump formed on the bump forming portion 6 and the yield decreases. There was a problem that got worse.

【0006】本発明は以上の点を考慮してなされたもの
で、厚膜レジスト層に対して施される形状生成処理を一
段と高精度かつ均一に行うことができるようにするもの
である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is an object of the present invention to make it possible to perform a shape generation process applied to a thick resist layer with higher precision and uniformity.

【0007】[0007]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、基板上に塗布された厚膜レジスト
を平坦化する厚膜レジストの平坦化方法において、表面
に厚膜レジスト層5が形成された基板2を、所定間隔に
設定された回転ロール21及び受け台23間に挿入し、
厚膜レジスト層5の表面を平坦化するようにする。
According to the present invention, there is provided a method for planarizing a thick resist applied to a substrate, comprising the steps of: The formed substrate 2 is inserted between the rotating roll 21 and the receiving base 23 set at a predetermined interval,
The surface of the thick resist layer 5 is flattened.

【0008】また本発明においては、上記厚膜レジスト
の平坦化方法は、真空チヤンバ31内に配設された回転
ロール21及び受け台23間に厚膜レジスト層5が形成
された基板2を挿入するようにする。
In the present invention, the method for flattening the thick film resist includes the step of inserting the substrate 2 on which the thick film resist layer 5 is formed between the rotating roll 21 and the receiving table 23 disposed in the vacuum chamber 31. To do it.

【0009】また本発明においては、上記厚膜レジスト
の平坦化方法は、厚膜レジスト層5の表面に所定のシー
ト41を載せ、厚膜レジスト層5が形成された基板2及
びシート41を同時に回転ロール21及び受け台23間
に挿入するようにする。さらに本発明においては、基板
2上に電極を形成する工程と、電極上にバリアメタル4
を形成する工程と、バリアメタル4上に厚膜レジスト5
を形成する工程と、厚膜レジスト5を選択的に除去して
バンプ形成部6を形成する工程と、バンプ形成部6にバ
ンプ15を形成する工程とを有する半導体素子の製造方
法において、厚膜レジスト5を形成する工程の後に、
該厚膜レジスト層5が形成された基板2を所定間隔に設
定された回転ロール21及び受け台23間に挿入するこ
とにより厚膜レジスト層5の表面を平坦化する工程を設
けるようにした。
In the present invention, the method for flattening a thick-film resist is such that a predetermined sheet 41 is placed on the surface of the thick-film resist layer 5, and the substrate 2 on which the thick-film resist layer 5 is formed and the sheet 41 are simultaneously formed. It is inserted between the rotating roll 21 and the receiving stand 23. Further, in the present invention, a step of forming an electrode on the substrate 2 and a step of forming a barrier metal 4 on the electrode
Forming a thick film resist 5 on the barrier metal 4
Forming a bump forming portion 6 by selectively removing the thick film resist 5, and forming a bump 15 in the bump forming portion 6. after the step of forming a resist 5, those
The substrate 2 on which the thick resist layer 5 is formed is set at a predetermined interval.
Between the rotating roll 21 and the cradle 23
Thus, a step of flattening the surface of the thick resist layer 5 is provided.

【0010】[0010]

【作用】厚膜レジスト層5の表面を回転ロール21によ
つて平坦化することにより、当該厚膜レジスト層5に対
する所定の形状生成処理(形成部6の生成処理)を高精
度かつ均一に行うことができる。
The surface of the thick-film resist layer 5 is flattened by the rotating roll 21, so that a predetermined shape generation process (the generation process of the forming section 6) for the thick-film resist layer 5 is performed with high accuracy and uniformity. be able to.

【0011】[0011]

【実施例】以下図面について、本発明の一実施例を詳述
する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.

【0012】図7との対応部分に同一符号を付して示す
図1において、表面にアルミ(Al)電極3が形成された
シリコンウエハ2上にバリアメタル層4を形成する(図
1(A)。バリアメタル層4は、クロム(Cr) 箔11、
銅(Cu)箔12及び金(Au)箔13をそれぞれ順次スパツタ
等によつて形成する。
In FIG. 1 in which the same reference numerals are given to portions corresponding to FIG. 7, a barrier metal layer 4 is formed on a silicon wafer 2 having an aluminum (Al) electrode 3 formed on its surface (FIG. 1A The barrier metal layer 4 is made of chromium (Cr) foil 11,
A copper (Cu) foil 12 and a gold (Au) foil 13 are sequentially formed using a sputter or the like.

【0013】この状態において図1(B)に示すように
バリアメタル層4の表面にバンプを形成するための厚膜
レジスト層5を形成する。このとき当該厚膜レジスト層
5の周辺部にはクラウンと呼ばれる凸部5Aが形成され
る。これを図2に示すように回転ロール21及び受け台
23間に矢印a方向に挿入する。
In this state, a thick resist layer 5 for forming bumps is formed on the surface of the barrier metal layer 4 as shown in FIG. At this time, a convex portion 5A called a crown is formed in the peripheral portion of the thick film resist layer 5. This is inserted in the direction of arrow a between the rotating roll 21 and the receiving stand 23 as shown in FIG.

【0014】ここで回転ロール21及び受け台23の間
隔は、凸部5Aが形成された厚膜レジスト層5を平坦化
し得る程度の距離に形成されている。従つて当該回転ロ
ール21及び受け台23間を通した厚膜レジスト層5は
凸部5Aが平坦化される。
Here, the interval between the rotating roll 21 and the cradle 23 is formed such that the thick resist layer 5 on which the projections 5A are formed can be flattened. Accordingly, the convex portion 5A of the thick-film resist layer 5 passing between the rotary roll 21 and the pedestal 23 is flattened.

【0015】このようにして得られたシリコンウエハ2
に対して図3(A)に示すようにフオトプロセスによつ
てバンプ形成部6を形成し、さらに図3(B)に示すよ
うに鍍金法によつてはんだバンプ15を形成する。
The silicon wafer 2 thus obtained
On the other hand, as shown in FIG. 3A, a bump forming portion 6 is formed by a photo process, and further, as shown in FIG. 3B, a solder bump 15 is formed by plating.

【0016】さらに図4(A)に示すように、所定の薬
剤によつて厚膜レジスト層5を除去し、図4(B)に示
すようにバリアメタル層4をエツチング法によつて除去
する。この状態において図4(C)に示すようにはんだ
バンプ15を加熱溶融することにより、ほぼ球状のはん
だバンプ15Aが形成される。
Further, as shown in FIG. 4A, the thick film resist layer 5 is removed by a predetermined chemical, and as shown in FIG. 4B, the barrier metal layer 4 is removed by etching. . In this state, a substantially spherical solder bump 15A is formed by heating and melting the solder bump 15 as shown in FIG.

【0017】以上の構成において、シリコンウエハ2の
表面にバリアメタル層4を形成した後(図1(A))、
当該バリアメタル層4の表面に厚膜レジスト層5を形成
すると、当該厚膜レジスト層5の周辺部には凸部5Aが
生じる。この凸部5Aを回転ロール21に通して厚膜レ
ジスト層5の表面を平坦化すると、続くバンプ形成部6
を形成するプロセス(図3(A))において露光精度が
向上し、バンプ形成部6を精度良く目標とする形状に形
成することができる。この結果当該バンプ形成部6に形
成されるはんだバンプ15の形状を均一化することがで
き、この分歩留りを向上することができる。
In the above configuration, after forming the barrier metal layer 4 on the surface of the silicon wafer 2 (FIG. 1A),
When the thick-film resist layer 5 is formed on the surface of the barrier metal layer 4, a protrusion 5A is formed around the thick-film resist layer 5. When the surface of the thick film resist layer 5 is flattened by passing the convex portion 5A through the rotating roll 21, the subsequent bump forming portion 6
In the process (FIG. 3 (A)) for forming the pattern, the exposure accuracy is improved, and the bump forming portion 6 can be formed in a target shape with high accuracy. As a result, the shape of the solder bumps 15 formed on the bump forming portion 6 can be made uniform, and the yield can be improved by that much.

【0018】また厚膜レジスト層5を形成するプロセス
(図1(B))においてスピンコートの設定条件を緩く
して表面に多少の凹凸ができても、これを回転ロール2
1によつて平坦化することにより目標とする形状のバン
形成部6を形成することかでき、一段と容易にバンプ
形成部6を形成することができる。
In the process of forming the thick resist layer 5 (FIG. 1B), even if the setting conditions of the spin coating are relaxed and the surface is slightly uneven,
1, the bump forming portion 6 having the target shape can be formed, and the bump forming portion 6 can be more easily formed.
The forming part 6 can be formed.

【0019】以上の構成によれば、厚膜レジスト層5を
形成した状態においてこれを回転ロール21によつて平
坦化することにより、一段と高精度かつ均一なバンプを
形成することができる。
According to the above-described structure, in a state where the thick-film resist layer 5 has been formed, the flattened resist layer 5 is flattened by the rotating roll 21, so that a more accurate and uniform bump can be formed.

【0020】なお上述の実施例においては、厚膜レジス
ト層5が形成されたシリコンウエハ2を大気中において
回転ロール21に通す場合について述べたが、本発明は
これに限らず、例えば真空中において回転ロール21に
通すようにしても良い。
In the above embodiment, the case where the silicon wafer 2 on which the thick-film resist layer 5 is formed is passed through the rotating roll 21 in the air has been described. However, the present invention is not limited to this. You may make it pass through the rotating roll 21.

【0021】すなわち図5に示すように回転ロール21
及び受け台23は真空チヤンバ31内に配設されてお
り、この回転ロール21及び受け台23間に厚膜レジス
ト層5か形成されたシリコンウエハ2を挿入する。この
とき厚膜レジスト層5を塗布する工程において当該厚膜
レジスト層5内に巻き込まれた気泡が回転ロール21に
よる押圧力及び真空チヤンバ内の負圧によつて外部に抜
け出すことにより、一段と均質な厚膜レジスト層5を得
ることができる。
That is, as shown in FIG.
The receiving table 23 is disposed in the vacuum chamber 31, and the silicon wafer 2 on which the thick film resist layer 5 is formed is inserted between the rotating roll 21 and the receiving table 23. At this time, in the step of applying the thick-film resist layer 5, the air bubbles entrained in the thick-film resist layer 5 escape to the outside by the pressing force of the rotating roll 21 and the negative pressure in the vacuum chamber, so that a more uniform gas is obtained. A thick resist layer 5 can be obtained.

【0022】また上述の実施例においては、厚膜レジス
ト層5が形成されたシリコンウエハ2を直接回転ロール
21に通す場合について述べたが、本発明はこれに限ら
ず、例えば図6に示すように厚膜レジスト層5の表面に
薄い樹脂シート41を載せてこれを同時に回転ロール2
1及び受け台23間に挿入するようにしても良い。この
ようにすれば厚膜レジスト層5の表面において一段と安
定した平坦度を得ることができる。
In the above-described embodiment, the case where the silicon wafer 2 on which the thick-film resist layer 5 is formed is directly passed through the rotating roll 21 has been described. However, the present invention is not limited to this, and as shown in FIG. A thin resin sheet 41 is placed on the surface of the thick resist layer 5 and
1 and the cradle 23 may be inserted. In this way, a more stable flatness can be obtained on the surface of the thick resist layer 5.

【0023】さらに上述の実施例においては、シリコン
ウエハ2の表面に形成された厚膜レジスト層5を平坦化
する場合について述べたが、本発明はこれに限らず、種
々の材質でなる基板上に厚膜レジスト層を形成しこれを
平坦化する場合に広く適用することができる。
Further, in the above embodiment, the case where the thick resist layer 5 formed on the surface of the silicon wafer 2 is flattened has been described, but the present invention is not limited to this, and the present invention is not limited to this. The method can be widely applied to a case where a thick resist layer is formed and flattened.

【0024】[0024]

【発明の効果】上述のように本発明によれば、基板上に
塗布された厚膜レジスト層を回転ロールを用いて平坦化
することにより、当該厚膜レジスト層に対して施される
形状生成処理を一段と高精度かつ均一に行うことができ
る。
As described above, according to the present invention, a thick resist layer applied on a substrate is flattened by using a rotating roll to generate a shape applied to the thick resist layer. Processing can be performed with higher precision and uniformity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるバンプ形成手順を示す断面図であ
る。
FIG. 1 is a sectional view showing a procedure for forming a bump according to the present invention.

【図2】本発明による厚膜レジストの平坦化方法の説明
に供する略線図である。
FIG. 2 is a schematic diagram for explaining a method of flattening a thick film resist according to the present invention.

【図3】本発明によるバンプ形成手順を示す断面図であ
る。
FIG. 3 is a cross-sectional view showing a bump forming procedure according to the present invention.

【図4】本発明によるバンプ形成手順を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a bump forming procedure according to the present invention.

【図5】他の実施例による厚膜レジストの平坦化方法を
示す略線図である。
FIG. 5 is a schematic diagram illustrating a method for planarizing a thick film resist according to another embodiment.

【図6】他の実施例による厚膜レジストの平坦化方法を
示す略線図である。
FIG. 6 is a schematic diagram illustrating a method of flattening a thick film resist according to another embodiment.

【図7】従来例を示す断面図である。FIG. 7 is a sectional view showing a conventional example.

【符号の説明】[Explanation of symbols]

2……シリコンウエハ、3……アルミ電極、4……バリ
アメタル層、5……厚膜レジスト層、5A……凸部、6
……バンプ形成部、15……はんだバンプ、21……回
転ロール、23……受け台、31……真空チヤンバ、4
1……樹脂シート。
2 ... silicon wafer, 3 ... aluminum electrode, 4 ... barrier metal layer, 5 ... thick resist layer, 5A ... convex part, 6
... bump forming part, 15 solder bump, 21 rotating roll, 23 pedestal, 31 vacuum chamber, 4
1 ... Resin sheet.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に塗布された厚膜レジストを平坦化
する厚膜レジストの平坦化方法において、 表面に厚膜レジスト層が形成された上記基板を、所定間
隔に設定された回転ロール及び受け台間に挿入し、上記
厚膜レジスト層の表面を平坦化するようにしたことを特
徴とする厚膜レジストの平坦化方法。
1. A method for planarizing a thick-film resist applied to a substrate, the method comprising: flattening a thick-film resist on a substrate; A method of flattening a thick-film resist, wherein the method is inserted between cradles to flatten the surface of the thick-film resist layer.
【請求項2】上記厚膜レジストの平坦化方法は、 真空チヤンバ内に配設された上記回転ロール及び上記受
け台間に上記厚膜レジスト層が形成された上記基板を挿
入するようにしたことを特徴とする請求項1に記載の厚
膜レジストの平坦化方法。
2. The method of flattening a thick-film resist according to claim 1, wherein said substrate on which said thick-film resist layer is formed is inserted between said rotary roll and said receiving table provided in a vacuum chamber. 2. The method according to claim 1, wherein the thick film resist is planarized.
【請求項3】上記厚膜レジストの平坦化方法は、 上記厚膜レジスト層の表面に所定のシートを載せ、上記
厚膜レジスト層が形成された上記基板及び上記シートを
同時に上記回転ロール及び上記受け台間に挿入するよう
にしたことを特徴とする請求項1に記載の厚膜レジスト
の平坦化方法。
3. The method of flattening a thick-film resist, comprising: placing a predetermined sheet on the surface of the thick-film resist layer; 2. The method for planarizing a thick film resist according to claim 1, wherein said method is inserted between cradles.
【請求項4】基板上に電極を形成する工程と、上記電極
上にバリアメタルを形成する工程と、 上記バリアメタル上に厚膜レジストを形成する工程と、
上記厚膜レジストを選択的に除去してバンプ形成部を形
成する工程と、上記バンプ形成部にバンプを形成する工
程とを有する半導体素子の製造方法において、 上記厚膜レジストを形成する工程の後に、当該厚膜レジ
スト層が形成された上記基板を所定間隔に設定された回
転ロール及び受け台間に挿入することにより上記厚膜レ
ジスト層の表面を平坦化する工程を具えることを特徴と
する半導体素子の製造方法。
A step of forming an electrode on the substrate; a step of forming a barrier metal on the electrode; and a step of forming a thick film resist on the barrier metal.
Forming a bump forming portion by selectively removing the thick resist in the method for manufacturing a semiconductor device and a step of forming a bump on the bump formation portion, after the step of forming the thick film resist , The thick cash register
The substrate on which the strike layer is formed is rotated at a predetermined interval.
A method for manufacturing a semiconductor device, comprising a step of flattening the surface of the thick resist layer by inserting between a roll and a receiving table .
JP34042993A 1993-12-08 1993-12-08 Method for planarizing thick film resist and method for manufacturing semiconductor device Expired - Fee Related JP3358751B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34042993A JP3358751B2 (en) 1993-12-08 1993-12-08 Method for planarizing thick film resist and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34042993A JP3358751B2 (en) 1993-12-08 1993-12-08 Method for planarizing thick film resist and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07161721A JPH07161721A (en) 1995-06-23
JP3358751B2 true JP3358751B2 (en) 2002-12-24

Family

ID=18336880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34042993A Expired - Fee Related JP3358751B2 (en) 1993-12-08 1993-12-08 Method for planarizing thick film resist and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3358751B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6175828B2 (en) * 2013-03-21 2017-08-09 日立化成株式会社 Method for flattening coating film of liquid photocurable resin composition on substrate, method for producing printed wiring board, and printed wiring board
JP6175827B2 (en) * 2013-03-21 2017-08-09 日立化成株式会社 Method for flattening coating film of liquid photocurable resin composition on substrate, method for producing printed wiring board, and printed wiring board
JP6175829B2 (en) * 2013-03-21 2017-08-09 日立化成株式会社 Method for flattening coating film of liquid photocurable resin composition on substrate, method for producing printed wiring board, and printed wiring board

Also Published As

Publication number Publication date
JPH07161721A (en) 1995-06-23

Similar Documents

Publication Publication Date Title
US4617730A (en) Method of fabricating a chip interposer
US5118584A (en) Method of producing microbump circuits for flip chip mounting
US20050161814A1 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP3904496B2 (en) Manufacturing method of semiconductor device
JPH0322437A (en) Manufacture of semiconductor device
JP3358751B2 (en) Method for planarizing thick film resist and method for manufacturing semiconductor device
US4089766A (en) Method of passivating and planarizing a metallization pattern
JP2002270735A (en) Semiconductor device and its manufacturing method
JP2597396B2 (en) Method of forming pattern of silicone rubber film
JP2828914B2 (en) Method for manufacturing weight of semiconductor acceleration sensor and vibration sensor
JP3349001B2 (en) Metal film forming method
US7011986B2 (en) Method for manufacturing a housing for a chip with a micromechanical structure
JP2735038B2 (en) Bump forming method
JPH0770456B2 (en) Method for manufacturing semiconductor device
JP2899542B2 (en) Method of manufacturing transfer mask
JP2842193B2 (en) Method for manufacturing mask for manufacturing semiconductor device
JP2557566B2 (en) Method for manufacturing exposure mask
KR960012899B1 (en) Method for making the mass of an acceleration sensor and vibration sensor using sereen printing
JP2000340483A (en) X ray exposure mask and manufacture thereof
JPS60115255A (en) Semiconductor device and manufacture thereof
JPH01216537A (en) Manufacture of semiconductor device
KR100249793B1 (en) Fabrication method of backside via-hole using sapphire wafer
JPH054806B2 (en)
JPS5893330A (en) Manufacture of semiconductor device
JPH04254341A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees