JP3356473B2 - Parameter setting device for reverberation filter and reverberation effect device - Google Patents

Parameter setting device for reverberation filter and reverberation effect device

Info

Publication number
JP3356473B2
JP3356473B2 JP33229392A JP33229392A JP3356473B2 JP 3356473 B2 JP3356473 B2 JP 3356473B2 JP 33229392 A JP33229392 A JP 33229392A JP 33229392 A JP33229392 A JP 33229392A JP 3356473 B2 JP3356473 B2 JP 3356473B2
Authority
JP
Japan
Prior art keywords
filter
delay
reverberation
parameter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33229392A
Other languages
Japanese (ja)
Other versions
JPH06161483A (en
Inventor
利文 国本
正尋 柿下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP33229392A priority Critical patent/JP3356473B2/en
Publication of JPH06161483A publication Critical patent/JPH06161483A/en
Application granted granted Critical
Publication of JP3356473B2 publication Critical patent/JP3356473B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10KSOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K15/00Acoustics not otherwise provided for
    • G10K15/08Arrangements for producing a reverberation or echo sound
    • G10K15/12Arrangements for producing a reverberation or echo sound using electronic time-delay networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、残響効果装置のパラ
メータを適切に設定することのできるパラメータ設定装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parameter setting device for appropriately setting parameters of a reverberation effect device.
About the location.

【0002】[0002]

【従来の技術】従来より、電子楽器などにおいて残響音
を人工的に形成するために、遅延回路を含むフィルタを
用いる技術が一般的に知られている。例えば、特公平1
−57799号や特開平2−287397号には、遅延
回路を含むフィルタを複数個用いてそれらを並列あるい
は直列に接続した残響用フィルタを用いて、自然な残響
特性を得る残響付加装置が開示されている。
2. Description of the Related Art Conventionally, a technique of using a filter including a delay circuit to artificially form a reverberation sound in an electronic musical instrument or the like has been generally known. For example, Tokuhei 1
JP-A-57799 and JP-A-2-287973 disclose a reverberation adding apparatus that obtains natural reverberation characteristics by using a plurality of filters including delay circuits and using a reverberation filter in which the filters are connected in parallel or in series. ing.

【0003】このような残響付加装置において、より自
然な残響音を得るためには、残響を付与するフィルタ
が、特定の周波数でピークを持たずできるだけ平坦な周
波数特性を有するようにすることが望ましい。そのため
に、上述の公報に記載の従来技術では、組合わせる幾つ
かのフィルタの遅延回路の遅延段数を、それぞれ互いに
素となるようにしている。これにより、組合わせる各フ
ィルタは遅延段数の影響による共通のピークを持たず、
互いに重ならない遅延時間を基に残響音が発生すること
となるので、全体として周波数特性が平坦な残響用フィ
ルタが得られることになる。
[0003] In such a reverberation adding apparatus, in order to obtain a more natural reverberation sound, it is desirable that a filter for providing reverberation has a frequency characteristic as flat as possible without a peak at a specific frequency. . For this purpose, in the prior art described in the above-mentioned publication, the number of delay stages of the delay circuits of several filters to be combined is made relatively prime. As a result, the combined filters do not have a common peak due to the number of delay stages,
Since reverberation sounds are generated based on delay times that do not overlap each other, a reverberation filter having a flat frequency characteristic as a whole can be obtained.

【0004】[0004]

【発明が解決しようとする課題】ところで、このような
複数のフィルタを組合わせた残響用フィルタを用いた残
響音形成において、操作者が残響のパラメータを設定
(あるいは修正)するためには、並列あるいは直列に接
続された各フィルタのパラメータをすべて設定(修正)
する必要がある。しかしながら、これらのパラメータの
数は全体として非常に多数であるため、操作者がそれら
すべてを適切に設定・修正するのは大変に面倒で困難な
作業になっていた。また、パラメータの設定が不適切で
あると、不要な周波数のピークが生じてしまい、自然な
残響音が得られないこともあった。
By the way, in the formation of reverberation using a reverberation filter combining a plurality of filters, it is necessary for an operator to set (or correct) reverberation parameters in parallel. Or set (modify) all parameters of each filter connected in series
There is a need to. However, since the number of these parameters is very large as a whole, it has been very troublesome and difficult for the operator to appropriately set and correct all of them. In addition, if the parameters are improperly set, unnecessary frequency peaks may occur, and natural reverberation may not be obtained.

【0005】電子楽器では、各種の音響効果を付与する
ために操作者がエフェクト・プログラムを選択でき、選
択したエフェクト・プログラムに応じていわゆるファク
トリ・プリセットで適切なパラメータが残響用フィルタ
に与えられるようになっているものもあるが、このよう
なものではあらかじめ定められた範囲の中からしかエフ
ェクト・プログラムを選択できず、操作者がきめ細かな
残響効果を望む場合にそれを実現することができないと
いう問題があった。
[0005] In an electronic musical instrument, an operator can select an effect program in order to impart various sound effects, and appropriate parameters are provided to a reverberation filter in a so-called factory preset according to the selected effect program. Although some of them are, the effect program can only select an effect program from a predetermined range, and if the operator wants a fine reverberation effect, it can not realize it There was a problem.

【0006】この発明は、上述の従来例における問題点
に鑑み、操作者が多数のパラメータを設定する必要がな
く、簡単な操作で所望の残響効果装置のパラメータを
切にきめ細かく設定することができるような残響効果装
のパラメータ設定装置を提供することを第1の目的と
する。
[0006] The present invention, in view of the problems in the conventional example described above, the operator does not need to set a number of parameters, it applies the parameters of the desired reverberation effect device with a simple operation
So that reverberation effect instrumentation can be set sincerely finely
It is a first object of the present invention to provide an apparatus for setting parameters of an apparatus.

【0007】[0007]

【0008】[0008]

【課題を解決するための手段】この目的を達成するた
め、この発明は、遅延回路を含むフィルタであって、そ
れぞれ前記遅延回路の遅延段数を制御可能なものを複数
個用いて構成した残響効果装置のパラメータ設定装置で
あって、発生されるべき残響音の特徴を示すパラメータ
を入力するパラメータ入力手段と、遅延回路の遅延段数
として設定されうる複数の互いに異なる素数を記憶した
テーブルと、前記入力されたパラメータに基づいて前記
テーブル上の記憶位置を1つ決定し当該記憶位置の素数
前記複数のフィルタのうち1つのフィルタにおける遅
延段数として決定し、前記決定されたテーブル上の記憶
位置を基準としてそれぞれ所定幅離間した記憶位置を順
次決定し当該順次決定される記憶位置の素数を他のフィ
ルタの遅延段数として順次決定するパラメータ生成手段
と、前記パラメータ生成手段において生成された遅延段
数をそれぞれ前記フィルタに供給する供給手段とを備え
たことを特徴とする。
In order to achieve this object, the present invention provides a reverberation effect comprising a plurality of filters each including a delay circuit, each of which can control the number of delay stages of the delay circuit. A parameter input device for inputting a parameter indicating a characteristic of a reverberant sound to be generated; and a delay stage number of a delay circuit.
Memorized multiple different prime numbers that can be set as
On the basis of a table, the entered parameters
One storage location on the table is determined and the prime number of the storage location
It was determined as the number of delay stages in one filter of the plurality of filters, storage on the determined table
The memory locations separated by a predetermined width from the
A parameter generation unit for sequentially determining the prime number of the storage location determined in succession as the delay stage number of another filter, and a supply unit for supplying the number of delay stages generated in the parameter generation unit to the filter, respectively. It is characterized by having.

【0009】[0009]

【0010】[0010]

【作用】パラメータ入力手段により入力するパラメータ
は残響効果装置において発生されるべき残響音の特徴を
示すパラメータである。残響効果装置を構成する複数の
フィルタの全パラメータを入力する必要はない。パラメ
ータ生成手段は、入力されたパラメータに基づいて、
数のフィルタのうち1つのフィルタにおける遅延段数を
決定し、該決定された遅延段数を基準として前記複数の
フィルタの遅延段数が互いに異なる素数となるように他
のフィルタの遅延段数を順次決定する。供給手段は、パ
ラメータ生成手段において生成された遅延段数をそれぞ
れ前記フィルタに供給する。
The parameters input by the parameter input means represent the characteristics of the reverberation to be generated in the reverberation effect device .
Is a parameter indicating. It is not necessary to input all parameters of a plurality of filters constituting the reverberation effect device . Parameter generating means, based on the input parameters, double
The number of delay stages in one of the filters
And determining the plurality of delay stages based on the determined number of delay stages.
Make sure that the number of filter delay stages is different from each other
Are sequentially determined. The supply means is
The number of delay stages generated by the parameter generation means
To the filter.

【0011】この発明では、遅延回路の遅延段数として
設定されうる複数の互いに異なる素数を、テーブルとし
て記憶しておく。パラメータ生成手段は、入力されたパ
ラメータに基づいて前記テーブル上の記憶位置を1つ決
定し、該決定されたテーブル上の記憶位置を基準として
それぞれ所定幅離間した記憶位置を順次決定し、これら
決定された記憶位置に記憶された素数を各フィルタの遅
延段数としてそれぞれ設定する。
In the present invention, a plurality of different prime numbers which can be set as the number of delay stages of the delay circuit are stored as a table. The parameter generation means determines one storage location on the table based on the input parameters, sequentially determines storage locations separated by a predetermined width based on the determined storage location on the table, and determines these storage locations. The prime number stored in the storage location thus set is set as the number of delay stages of each filter.

【0012】[0012]

【実施例】以下、図面を用いてこの発明の実施例を説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は、この発明の一実施例に係る残響用
フィルタのパラメータ設定装置を適用した電子楽器のブ
ロック構成を示す。この電子楽器は、演奏情報発生回路
1、楽音合成回路2、フィルタ回路3、各種操作子4、
制御回路5、およびフィルタ制御回路6を備えている。
FIG. 1 shows a block configuration of an electronic musical instrument to which a reverberation filter parameter setting device according to an embodiment of the present invention is applied. This electronic musical instrument includes a performance information generating circuit 1, a musical tone synthesizing circuit 2, a filter circuit 3, various operators 4,
A control circuit 5 and a filter control circuit 6 are provided.

【0014】演奏情報発生回路1は、操作者の鍵盤(不
図示)の演奏に応じて、キーコード、キーオン/オフ信
号、およびタッチ情報などの演奏情報を発生する。これ
らの演奏情報は、楽音合成回路2に入力する。各種操作
子4は、音色の設定や残響に関するパラメータの設定を
行なうためのスイッチ類である。操作子4の操作イベン
トは制御回路5により検出される。音色に関する操作子
4の操作イベントがあったとき、制御回路5は、その操
作に応じた音色情報を楽音合成回路2に与える。楽音合
成回路2は、入力した演奏情報に基づいて、入力した音
色情報に応じた音色で楽音波形を合成し、フィルタ回路
3に向けて出力する。
The performance information generating circuit 1 generates performance information such as a key code, a key on / off signal, and touch information according to the performance of a keyboard (not shown) by the operator. These pieces of performance information are input to the tone synthesis circuit 2. The various controls 4 are switches for setting a tone color and setting parameters relating to reverberation. The operation event of the operation element 4 is detected by the control circuit 5. When there is an operation event of the operator 4 relating to the timbre, the control circuit 5 provides the tone synthesis circuit 2 with timbre information according to the operation. The tone synthesis circuit 2 synthesizes a tone waveform with a tone corresponding to the input tone color information based on the input performance information, and outputs the synthesized tone waveform to the filter circuit 3.

【0015】また操作者は、所定の操作子4を用いて、
残響に関する3つのパラメータ(その詳細は後述する)
をそれぞれ設定することができる。残響に関するパラメ
ータの操作イベントがあったとき、制御回路5は、その
操作に応じたフィルタ制御係数(3つ)をフィルタ制御
回路6に与える。フィルタ制御回路6は、入力したフィ
ルタ制御係数に基づいてフィルタ係数を生成し、フィル
タ回路3に与える。フィルタ回路3は、入力したフィル
タ係数に応じて楽音信号をフィルタリングし出力する。
これにより、楽音信号に残響音が付与される。
Further, the operator uses the predetermined operator 4 to
Three parameters related to reverberation (the details will be described later)
Can be set respectively. When there is an operation event of a parameter related to reverberation, the control circuit 5 gives the filter control coefficients (three) to the filter control circuit 6 according to the operation. The filter control circuit 6 generates a filter coefficient based on the input filter control coefficient and supplies the filter coefficient to the filter circuit 3. The filter circuit 3 filters and outputs a tone signal according to the input filter coefficient.
Thereby, a reverberation sound is added to the musical sound signal.

【0016】次に、フィルタ回路3およびフィルタ制御
回路6の構成について詳しく説明する。
Next, the configurations of the filter circuit 3 and the filter control circuit 6 will be described in detail.

【0017】図2は、図1のフィルタ回路3の詳細なブ
ロック構成を示す。フィルタ回路3は、4つのオールパ
スフィルタ21,22,23,24、2つの乗算器3
1,32、および加算器41を備えている。乗算器3
1,32の乗算係数は、それぞれAMP1,AMP2と
する。乗算係数AMP1,AMP2は、図1のフィルタ
制御回路6から与えられるパラメータすなわちフィルタ
係数の一部である。
FIG. 2 shows a detailed block configuration of the filter circuit 3 of FIG. The filter circuit 3 includes four all-pass filters 21, 22, 23, 24 and two multipliers 3.
1 and 32 and an adder 41. Multiplier 3
The multiplication coefficients of 1 and 32 are AMP1 and AMP2, respectively. The multiplication coefficients AMP1 and AMP2 are parameters provided from the filter control circuit 6 in FIG. 1, that is, some of the filter coefficients.

【0018】4つのオールパスフィルタ21,22,2
3,24は、この順で直列に接続されている。フィルタ
回路3に入力する楽音波形信号は、オールパスフィルタ
21に入力する。乗算器31の入力端子は、オールパス
フィルタ22とオールパスフィルタ23との接続点に接
続されている。乗算器32の入力端子は、オールパスフ
ィルタ24の出力端子に接続されている。乗算器31お
よび乗算器32の出力は、加算器41に入力し、その加
算結果がフィルタ回路3の出力となる。
Four all-pass filters 21, 22, 2
3, 24 are connected in series in this order. The tone waveform signal input to the filter circuit 3 is input to the all-pass filter 21. An input terminal of the multiplier 31 is connected to a connection point between the all-pass filter 22 and the all-pass filter 23. The input terminal of the multiplier 32 is connected to the output terminal of the all-pass filter 24. The outputs of the multipliers 31 and 32 are input to the adder 41, and the addition result is output from the filter circuit 3.

【0019】図3は、図2のオールパスフィルタ21の
詳細なブロック構成を示す。オールパスフィルタ21
は、遅延回路51、加算器52,53、および乗算器5
4,55を備えている。遅延回路51の遅延段数をDL
1、乗算器54,55の乗算係数をa1とする。遅延段
数DL1および乗算係数a1は、図1のフィルタ制御回
路6から与えられるパラメータすなわちフィルタ係数の
一部である。
FIG. 3 shows a detailed block configuration of the all-pass filter 21 of FIG. All-pass filter 21
Represents a delay circuit 51, adders 52 and 53, and a multiplier 5
4,55. The number of delay stages of the delay circuit 51 is DL
1. The multiplier coefficient of the multipliers 54 and 55 is a1. The number of delay stages DL1 and the multiplication coefficient a1 are parameters provided from the filter control circuit 6 in FIG. 1, that is, some of the filter coefficients.

【0020】オールパスフィルタ21への入力楽音波形
信号は、加算器52および乗算器54に入力する。加算
器52には、もう1つの入力として乗算器55の乗算結
果が入力する。加算器52の加算結果は、遅延回路51
に入力する。遅延回路51の出力は加算器53に入力す
る。加算器53には、もう1つの入力として乗算器54
の乗算結果が正負反転して入力される。加算器53の加
算結果は、乗算器53に入力するとともに、オールパス
フィルタ21の出力となる。
The tone waveform signal input to the all-pass filter 21 is input to an adder 52 and a multiplier 54. The result of the multiplication by the multiplier 55 is input to the adder 52 as another input. The result of the addition by the adder 52 is
To enter. The output of the delay circuit 51 is input to the adder 53. The adder 53 has a multiplier 54 as another input.
Is input after reversing the sign. The addition result of the adder 53 is input to the multiplier 53 and becomes the output of the all-pass filter 21.

【0021】オールパスフィルタ22,23,24も図
3のオールパスフィルタ21と全く同じ構成であるので
説明を省略する。ただし、図1のフィルタ制御回路6か
らオールパスフィルタ22に与えられるパラメータは遅
延段数DL2および乗算係数a2、オールパスフィルタ
23に与えられるパラメータは遅延段数DL3および乗
算係数a3、オールパスフィルタ24に与えられるパラ
メータは遅延段数DL4および乗算係数a4とする。
The all-pass filters 22, 23, and 24 have exactly the same configuration as the all-pass filter 21 shown in FIG. However, the parameters given to the all-pass filter 22 from the filter control circuit 6 of FIG. The number of delay stages is DL4 and the multiplication factor is a4.

【0022】以上より、図1のフィルタ制御回路6から
フィルタ回路3に与えるフィルタ係数は、遅延段数DL
1〜DL4、乗算係数a1〜a4、および乗算係数AM
P1,AMP2の10個となる。
As described above, the filter coefficient given from filter control circuit 6 to filter circuit 3 in FIG.
1 to DL4, multiplication coefficients a1 to a4, and multiplication coefficient AM
There are 10 P1 and AMP2.

【0023】次に、フィルタ回路3に与えられるこれら
10個のフィルタ係数がどのように決定されるかについ
て詳しく説明する。
Next, how the ten filter coefficients given to the filter circuit 3 are determined will be described in detail.

【0024】上述したように、操作者は、所定の操作子
4を用いて3つの残響に関するパラメータを設定するこ
とができる。操作者から見ると、これらの3つのパラメ
ータがフィルタ回路3の残響効果を決定するパラメータ
となる。制御回路5は、操作子4の操作を検出し、これ
らの3つのパラメータの値をフィルタ制御係数としてフ
ィルタ制御回路6に向けて出力する。3つのパラメータ
とは、密度DTY、分散DISP、およびラフネスRO
UGHである。以下、記号DTY,DISP,ROUG
Hは、それぞれパラメータおよびその値を示すものとす
る。フィルタ制御回路6は、これらの3つのパラメータ
DTY,DISP,ROUGHに基づいて、上述した1
0個のフィルタ係数を生成出力する。
As described above, the operator can set three parameters related to reverberation using the predetermined operator 4. From an operator's point of view, these three parameters are parameters that determine the reverberation effect of the filter circuit 3. The control circuit 5 detects the operation of the operating element 4 and outputs the values of these three parameters to the filter control circuit 6 as filter control coefficients. The three parameters are density DTY, dispersion DISP, and roughness RO
UGH. Hereinafter, symbols DTY, DISP, ROUG
H indicates a parameter and its value, respectively. The filter control circuit 6 performs the above-described 1 based on these three parameters DTY, DISP, and ROUGH.
Generate and output zero filter coefficients.

【0025】図4は、フィルタ制御回路6の詳細なブロ
ック構成を示す。フィルタ制御回路6は、遅延段数決定
回路61、乗算係数決定回路62、および混合比決定回
路63を有する。遅延段数決定回路61は、入力した密
度DTYに基づいて遅延段数DL1〜DL4を生成し出
力する。乗算係数決定回路62は、分散DISPおよび
遅延段数決定回路61から出力される遅延段数DL1〜
DL4に基づいて、乗算係数a1〜a4を生成し出力す
る。混合比決定回路63は、ラフネスROUGHに基づ
いて乗算係数AMP1,AMP2を生成し出力する。
FIG. 4 shows a detailed block configuration of the filter control circuit 6. The filter control circuit 6 includes a delay stage number determination circuit 61, a multiplication coefficient determination circuit 62, and a mixture ratio determination circuit 63. The delay stage number determination circuit 61 generates and outputs the delay stage numbers DL1 to DL4 based on the input density DTY. The multiplication coefficient determination circuit 62 is configured to control the number of delay stages DL1 to DL1 output from the distributed DISP and delay stage number determination circuit 61.
Based on DL4, multiplication coefficients a1 to a4 are generated and output. The mixture ratio determination circuit 63 generates and outputs multiplication coefficients AMP1 and AMP2 based on the roughness ROUGH.

【0026】ここで、これらのフィルタ係数の決定の原
理を説明する。
Here, the principle of determining these filter coefficients will be described.

【0027】図3において、遅延回路51の遅延段数は
DL1であるから、遅延時間はDL1/FS(FSはサ
ンプリング周波数)となる。同様に、他のオールパスフ
ィルタの遅延回路の遅延時間は、それぞれDL2/F
S,DL3/FS,DL4/FSとなる。また、乗算係
数a1(a2〜a4)の値が「1」に近いほど、オール
パスフィルタの持つ残響時間が長くなることになる。
In FIG. 3, since the number of delay stages of the delay circuit 51 is DL1, the delay time is DL1 / FS (FS is a sampling frequency). Similarly, the delay times of the delay circuits of the other all-pass filters are DL2 / F, respectively.
S, DL3 / FS, and DL4 / FS. Further, the closer the value of the multiplication coefficient a1 (a2 to a4) is to “1”, the longer the reverberation time of the all-pass filter.

【0028】このようなフィルタ係数DL1〜DL4,
a1〜a4を決定する場合、一つのパラメータを設定す
ると他のパラメータの範囲がある程度決定されることが
ある。例えば、一つのフィルタの遅延時間を設定すると
他のフィルタの遅延時間は少なくとも先に設定したフィ
ルタの遅延時間と異ならせる必要がある。理想的には、
従来技術の欄で説明したように、すべての(ここでは4
つ)フィルタの遅延時間(遅延段数)を互いに素に設定
する必要がある。これにより、遅延時間に関連する残響
密度分布の偏りを低減することができる。
Such filter coefficients DL1 to DL4
When determining a1 to a4, when one parameter is set, the range of another parameter may be determined to some extent. For example, when the delay time of one filter is set, the delay time of another filter needs to be at least different from the delay time of the previously set filter. Ideally,
As described in the section of the prior art, all (here, 4
First, it is necessary to set the filter delay times (the number of delay stages) relatively prime. Thereby, the bias of the reverberation density distribution related to the delay time can be reduced.

【0029】この実施例では、4つのオールパスフィル
タの遅延段数DL1〜DL4を互いに素に設定するため
に、以下の条件を満足するようにパラメータを決定して
いる。 遅延段数DL1〜DL4は正の整数である。 遅延段数DL1〜DL4は互いに素であると同時に、
それぞれ素数とする。 DL4<DL2<DL3<DL1とする。 素数は所定の素数テーブルを参照して得る。
In this embodiment, in order to set the number of delay stages DL1 to DL4 of the four all-pass filters to be relatively prime, parameters are determined so as to satisfy the following conditions. The number of delay stages DL1 to DL4 is a positive integer. The number of delay stages DL1 to DL4 are relatively prime,
Each is a prime number. It is assumed that DL4 <DL2 <DL3 <DL1. The prime number is obtained by referring to a predetermined prime number table.

【0030】素数の遅延段数を得るための素数テーブル
は、例えば以下のようにして作成すればよい。まず、ハ
ードウエア的に用意できる遅延の最大段数を得る。この
実施例では1024段であるとする。遅延長を制御する
ための変数DTY(フィルタ制御回路6に与えられるパ
ラメータ)の変域を「0」〜「127」の128段階と
する。前述の1024段を対数的に128段階に分割
し、分割位置に最も近い素数を取出す。このようにして
得た素数テーブルを以下に示す。
A prime number table for obtaining a prime delay stage number may be created, for example, as follows. First, the maximum number of delay stages that can be prepared by hardware is obtained. In this embodiment, it is assumed that there are 1024 stages. The range of the variable DTY (parameter given to the filter control circuit 6) for controlling the delay length is set to 128 levels from "0" to "127". The above-mentioned 1024 steps are logarithmically divided into 128 steps, and the prime number closest to the division position is extracted. The prime number table thus obtained is shown below.

【0031】7, 11, 13, 17, 19,
23, 29, 31,37, 41, 43, 4
7, 53, 59, 61, 67,71, 7
3, 79, 83, 89, 97,101, 10
3,107,109,113,127,131,13
7,139, 149,151,157,163,16
7,173,179,181, 191,193,19
7,199,211,223,227,229, 23
3,239,241,251,257,263,26
9,271, 277,281,283,293,30
7,311,313,317, 331,337,34
7,349,353,359,367,373, 37
9,383,389,397,401,409,41
9,421, 431,433,439,443,44
9,457,461,463, 467,479,48
7,491,499,503,509,521, 52
3,541,547,557,563,569,57
1,577, 587,593,599,601,60
7,613,617,619, 631,641,64
3,647,653,661,691,709, 74
3,773,797,839,863,907,94
1,983,1021
7, 11, 13, 17, 19,
23, 29, 31, 37, 41, 43, 4
7, 53, 59, 61, 67, 71, 7
3, 79, 83, 89, 97, 101, 10
3,107,109,113,127,131,13
7,139,149,151,157,163,16
7,173,179,181,191,193,19
7, 199, 211, 223, 227, 229, 23
3,239,241,251,257,263,26
9,271,277,281,283,293,30
7,311,313,317,331,337,34
7,349,353,359,367,373,37
9,383,389,397,401,409,41
9,421,431,433,439,443,44
9,457,461,463,467,479,48
7,491,499,503,509,521,52
3,541,547,557,563,569,57
1,577,587,593,599,601,60
7,613,617,619,631,641,64
3,647,653,661,691,709,74
3,773,797,839,863,907,94
1,983,1021

【0032】以下、上記素数テーブルの先頭のデータ
「7」を第0番目のデータ、その次の「11」を第1番
目のデータ、その次の「13」を第2番目のデータ、…
と呼ぶものとする。最終データ「1021」は、第12
7番目のデータとなる。
Hereinafter, the leading data "7" of the prime number table is the 0th data, the next "11" is the first data, the next "13" is the second data,...
Shall be called. The final data “1021” is the twelfth
This is the seventh data.

【0033】処理上は、後述するフローチャートに示す
ように、遅延時間を決定するパラメータDTY(「0」
〜「127」の範囲の正整数)に基づいて上記素数テー
ブルの第DTY番目のデータを読出して遅延段数DL1
とし、その読出し位置から所定のデータ数だけ戻ること
により遅延段数DL3,DL2,DL4を順次求める。
求め方の詳細は後に詳しく説明する。素数テーブルの要
素はすべて素数であるから、素数テーブルから読出した
値を遅延段数として設定すれば、遅延段数は互いに素と
なることになる。
In processing, as shown in a flowchart described later, a parameter DTY (“0”) for determining a delay time is set.
, The DTY-th data of the prime number table is read based on
The number of delay stages DL3, DL2, DL4 is sequentially obtained by returning a predetermined number of data from the read position.
The details of the method of obtaining will be described later in detail. Since all elements of the prime number table are prime numbers, if the value read from the prime number table is set as the number of delay stages, the number of delay stages will be relatively prime.

【0034】このように設定した各遅延段数は、各フィ
ルタのインパルスレスポンスの密度に対応する。逆にい
えば、パラメータ名を密度(実際は密度の逆数)を示す
DTY(Density)としたのはそのためである。
すなわち、パラメータDTYが小さいときは各遅延段数
が小さくなり、フィルタに1つのインパルスを入力した
ときの残響出力(インパルスレスポンス)は頻繁に出力
され高密度となる。逆に、パラメータDTYが大きいと
きは各遅延段数が大きくなり、インパルスレスポンスは
低密度となる。
The number of delay stages set in this way corresponds to the density of the impulse response of each filter. Conversely, the parameter name is DTY (Density) indicating the density (actually, the reciprocal of the density).
That is, when the parameter DTY is small, the number of delay stages is small, and the reverberation output (impulse response) when one impulse is input to the filter is frequently output and has a high density. Conversely, when the parameter DTY is large, the number of delay stages becomes large, and the impulse response becomes low in density.

【0035】次に、乗算係数a1〜a4(記号aで代表
させるものとする)を求める原理について説明する。こ
の乗算係数aを「1」にするとオールパスフィルタに入
力したインパルスは永遠に出力され続ける。反対にこの
乗算係数aを「0」にするとインパルスは単に遅延され
て一度だけ出力されることになる。すなわち、このパラ
メータaはインパルスレスポンスの持続時間に関連する
パラメータである。以下に示す数式(1)はこの実施例
のオールパスフィルタのインパルス応答を示す。なお、
乗算係数a1〜a4を記号aで代表させたのと同様にし
て、遅延段数DL1〜DL4は記号DLで代表させて示
した。
Next, the principle of obtaining the multiplication coefficients a1 to a4 (represented by the symbol a) will be described. When the multiplication coefficient a is set to "1", the impulse input to the all-pass filter is output forever. Conversely, if the multiplication coefficient a is set to "0", the impulse is simply delayed and output only once. That is, the parameter a is a parameter related to the duration of the impulse response. Equation (1) below shows the impulse response of the all-pass filter of this embodiment. In addition,
Similarly to the case where the multiplication coefficients a1 to a4 are represented by the symbol a, the number of delay stages DL1 to DL4 is represented by the symbol DL.

【0036】[0036]

【数1】 (Equation 1)

【0037】これにより、オールパスフィルタのインパ
ルスレスポンスは、そのインパルスが入力してから時間
DL/FSだけ経過した時点から等比aで減衰すること
が分かる。ここで、減衰時間を定量的に判定するための
条件として、振幅が−20dB減衰するまでの減衰時間
DTを考える。この減衰時間DTと乗算係数aとの関係
は以下の数式(2)で規定される。
Thus, it can be seen that the impulse response of the all-pass filter attenuates at the equal ratio a from the time when the time DL / FS elapses after the input of the impulse. Here, as a condition for quantitatively determining the decay time, consider the decay time DT until the amplitude is attenuated by −20 dB. The relationship between the decay time DT and the multiplication coefficient a is defined by the following equation (2).

【0038】[0038]

【数2】 (Equation 2)

【0039】この実施例では4つのオールパスフィルタ
21〜24のそれぞれにおける減衰時間DTが等しいと
してパラメータaを決定する。したがって、減衰時間D
Tが決定されれば(既に遅延段数DLは上述したように
求められているから)、乗算係数a(a1〜a4)が求
められることになる。パラメータとしてこの減衰時間D
Tを直接与えるようにしてもよいが、減衰時間DTの変
域は大きく、処理上大きなビット数を必要とするので、
この実施例では別のパラメータ(分散DISP)に変換
している。時間DTと分散DISPとの変換式は以下の
数式(3)に示す。
In this embodiment, the parameter a is determined assuming that the attenuation time DT in each of the four all-pass filters 21 to 24 is equal. Therefore, the decay time D
When T is determined (because the number of delay stages DL has already been obtained as described above), the multiplication coefficient a (a1 to a4) is obtained. This decay time D as a parameter
Although T may be directly given, the range of the decay time DT is large and requires a large number of bits in processing.
In this embodiment, it is converted into another parameter (distributed DISP). The conversion formula between the time DT and the dispersion DISP is shown in the following formula (3).

【0040】[0040]

【数3】 (Equation 3)

【0041】この数式(3)において、分散DISPが
「0」のとき時間DTは16m秒、分散DISPが「1
27」のとき時間DTは16秒となる。分散DISPは
「0」〜「127」の正整数をとる。DISPはインパ
ルスレスポンスの分散の具合(時間的長さ)を表すの
で、パラメータ名を分散(Dispersion)とし
た。
In the equation (3), when the dispersion DISP is “0”, the time DT is 16 ms, and the dispersion DISP is “1”.
27 ", the time DT is 16 seconds. The distributed DISP takes a positive integer from “0” to “127”. Since DISP indicates the degree of dispersion (time length) of the impulse response, the parameter name was set to Dispersion.

【0042】次に、ミキシング係数AMP1,AMP2
の決定の原理を説明する。ミキシング係数AMP1,A
MP2は、ラフネスROUGHに基づいて決定される。
図2において、例えばAMP1=0,AMP2=1とし
たときは、4つのオールパスフィルタ21〜24は直列
となり、周波数特性は理論上フラットになる。一方、A
MP1=0.5,AMP2=0.5としたときは、オー
ルパスフィルタの位相遅延特性によりピークになる周波
数と、ディップになる周波数が出てくる。これにより通
常のフィルタと違ったおもしろい効果を得ることができ
る。ROUGHのパラメータ名をラフネス(暴れ)とし
たのは、そのような効果を得るパラメータであることに
よる。
Next, mixing coefficients AMP1, AMP2
The principle of the determination will be described. Mixing coefficient AMP1, A
MP2 is determined based on the roughness ROUGH.
In FIG. 2, for example, when AMP1 = 0 and AMP2 = 1, the four all-pass filters 21 to 24 are in series, and the frequency characteristics are theoretically flat. On the other hand, A
When MP1 = 0.5 and AMP2 = 0.5, a peak frequency and a dip frequency appear due to the phase delay characteristic of the all-pass filter. Thereby, an interesting effect different from a normal filter can be obtained. The reason why the parameter name of ROUGH is roughness is that it is a parameter for obtaining such an effect.

【0043】ラフネスROUGHからミキシング係数A
MP1,AMP2を算出する変換式は以下の数式(4)
に示す。
Mixing coefficient A from roughness ROUGH
The conversion equation for calculating MP1 and AMP2 is the following equation (4).
Shown in

【0044】[0044]

【数4】 (Equation 4)

【0045】上述の図4に示すフィルタ制御回路6の遅
延段数決定回路61、乗算係数決定回路62、および混
合比決定回路63は、上述のような原理に基づいて、入
力パラメータDTY,DISP,ROUGHからフィル
タ係数DL1〜DL4,a1〜a4,AMP1,AMP
2を生成出力する。
The delay stage number determination circuit 61, the multiplication coefficient determination circuit 62, and the mixture ratio determination circuit 63 of the filter control circuit 6 shown in FIG. 4 are based on the above-described principle, and have the input parameters DTY, DISP, ROUGH. From the filter coefficients DL1 to DL4, a1 to a4, AMP1, AMP
2 is generated and output.

【0046】図5は、主としてフィルタ制御回路6にお
けるフィルタ係数の決定手順を説明するためのフローチ
ャートである。まず、ステップS1で操作子4によりパ
ラメータDTY(上述したように「0」〜「127」の
範囲の正整数)が設定されると、ステップS2でその設
定値DTYで上述の素数テーブルを参照し、得た値を遅
延段数DL1とする。例えば、DTY=10と設定され
たとすると、素数テーブルの第10番目のデータ「4
3」が遅延段数DL1としてセットされる。
FIG. 5 is a flowchart for mainly explaining the procedure for determining the filter coefficient in the filter control circuit 6. First, when the parameter DTY (a positive integer in the range of “0” to “127” as described above) is set by the operation element 4 in step S1, the above prime number table is referred to by the set value DTY in step S2. , And the obtained value is set as the number of delay stages DL1. For example, if DTY = 10 is set, the tenth data "4
"3" is set as the number of delay stages DL1.

【0047】次に、ステップS3でDTYから所定値D
LR(この実施例では固定値「3」)を減算した結果を
DLP3とし、ステップS4でDLP3が「0」より小
さいか否か判別する。DLP3が「0」より小さいとき
は、ステップS6でDL1−2を算出し、その結果を遅
延段数DL3にセットし、ステップS7に進む。そうで
ないときは、ステップS5でDLP3により上述の素数
テーブルを参照し、得た値を遅延段数DL3にセット
し、ステップS7に進む。
Next, at step S3, a predetermined value D is obtained from DTY.
The result of subtracting the LR (the fixed value “3” in this embodiment) is set as DLP3, and it is determined in step S4 whether DLP3 is smaller than “0”. If DLP3 is smaller than "0", DL1-2 is calculated in step S6, the result is set in the number of delay stages DL3, and the process proceeds to step S7. Otherwise, in step S5, the above-mentioned prime number table is referred to by DLP3, the obtained value is set to the number of delay stages DL3, and the process proceeds to step S7.

【0048】次に、ステップS7でDLP3から所定値
DLR=3を減算した結果をDLP2とし、ステップS
8でDLP2が「0」より小さいか否か判別する。DL
P2が「0」より小さいときは、ステップS10でDL
3−2を算出し、その結果を遅延段数DL2にセット
し、ステップS11に進む。そうでないときは、ステッ
プS9でDLP2により上述の素数テーブルを参照し、
得た値を遅延段数DL2にセットし、ステップS11に
進む。
Next, the result obtained by subtracting the predetermined value DLR = 3 from DLP3 in step S7 is defined as DLP2,
At 8, it is determined whether or not DLP2 is smaller than "0". DL
If P2 is smaller than "0", DL is determined in step S10.
3-2 is calculated, the result is set to the number of delay stages DL2, and the process proceeds to step S11. Otherwise, in step S9, the above-mentioned prime number table is referred by DLP2,
The obtained value is set in the number of delay stages DL2, and the process proceeds to step S11.

【0049】次に、ステップS11でDLP2から所定
値DLR=3を減算した結果をDLP4とし、ステップ
S12でDLP4が「0」より小さいか否か判別する。
DLP4が「0」より小さいときは、ステップS14で
DL2−2を算出し、その結果を遅延段数DL4にセッ
トし、ステップS15に進む。そうでないときは、ステ
ップS13でDLP4により上述の素数テーブルを参照
し、得た値を遅延段数DL4にセットし、ステップS1
5に進む。
Next, in step S11, the result obtained by subtracting the predetermined value DLR = 3 from DLP2 is set as DLP4, and in step S12, it is determined whether DLP4 is smaller than "0".
If DLP4 is smaller than "0", DL2-2 is calculated in step S14, the result is set in the number of delay stages DL4, and the process proceeds to step S15. If not, in step S13, the above-mentioned prime number table is referred to by DLP4, and the obtained value is set in the number of delay stages DL4.
Go to 5.

【0050】ステップS15で遅延段数DL1〜DL4
をフィルタ回路3に出力する。次に、ステップS16で
入力したパラメータDISPと各フィルタの遅延段数D
L1〜DL4から乗算係数a1〜a4を計算しフィルタ
回路3に出力する。さらに、ステップS17でパラメー
タROUGHよりミキシング係数AMP1,AMP2を
計算しフィルタ回路3に出力する。パラメータa1〜a
4およびAMP1,AMP2の計算式は上記数式(1)
〜(4)で説明した。
In step S15, the number of delay stages DL1 to DL4
Is output to the filter circuit 3. Next, the parameter DISP input in step S16 and the number of delay stages D of each filter are set.
The multiplication coefficients a1 to a4 are calculated from L1 to DL4 and output to the filter circuit 3. Further, in step S17, mixing coefficients AMP1 and AMP2 are calculated from the parameter ROUGH and output to the filter circuit 3. Parameters a1 to a
4 and AMP1 and AMP2 are calculated by the above equation (1).
(4).

【0051】なお、上記の手順ではまずパラメータDT
Yで素数テーブルを参照して遅延段数DL1を求め、そ
のテーブル上の位置から3個(DLR=3)ずつ戻って
順次遅延段数DL3,DL2,DL4を求めているが、
DLRの値は「3」に限らず他の適当な値でよい。ま
た、操作者がDLRを設定できるようにしてもよい。さ
らに、上記手順ではオールパスフィルタ21,23,2
2,24の順でそれぞれの遅延段数DL1,DL3,D
L2,DL4を求めているが、求める順序はこれに限ら
ない。
In the above procedure, first, the parameter DT
The number of delay stages DL1 is obtained by referring to the prime number table by Y, and the number of delay stages DL3, DL2, and DL4 is sequentially obtained by returning three (DLR = 3) from the position on the table.
The value of DLR is not limited to “3” and may be any other appropriate value. The operator may be allowed to set the DLR. Further, in the above procedure, all-pass filters 21, 23, 2
The number of delay stages DL1, DL3, D in the order of 2, 24
Although L2 and DL4 are obtained, the order in which they are obtained is not limited to this.

【0052】ステップS4,S8,S12ではそれぞれ
DLP3,DLP2,DLP4が「0」より小さくなっ
たこと(テーブル内のデータを指し示す「0」〜「12
7」の範囲を外れたということ)を検出し、その場合は
それぞれステップS6,S10,S14でその前に求め
てある遅延段数DL1,DL3,DL2から「2」を引
いて便宜的にDL3,DL2,DL4を求めているが、
他の方法を用いてもよい。例えば、このようなケースは
初めに設定されたDLYが小さい場合に限るから、DL
Yが小さい場合に参照する別の素数テーブルを設けても
よい。さらに、DTYから遅延段数を求める素数テーブ
ルを4つ設けて独立に遅延段数DL1〜DL4を求める
ようにしてもよい。
In steps S4, S8, and S12, DLP3, DLP2, and DLP4 are respectively smaller than "0"("0" to "12" indicating data in the table).
7 "), and in that case, in steps S6, S10, and S14," 2 "is subtracted from the number of delay stages DL1, DL3, DL2 previously obtained, and DL3, DL3, for convenience. DL2 and DL4 are required,
Other methods may be used. For example, such a case is limited to a case where the initially set DLY is small.
Another prime number table to be referred to when Y is small may be provided. Further, four prime number tables for obtaining the number of delay stages from DTY may be provided, and the number of delay stages DL1 to DL4 may be obtained independently.

【0053】上記実施例によれば、操作者が3つのパラ
メータのみ指定すれば、すべてのフィルタ係数(10
個)が自動的に設定される。しかも、設定されたフィル
タ係数は、常に各フィルタの遅延時間が互いに素となる
ように選択される。したがって、簡単な操作で、残響用
フィルタとして不適切なピークを持たないような適切な
パラメータが設定できる。また、完全に平坦な特性であ
ることは、全くクセのない残響音であることを示すが、
クセのない残響音では面白みがない場合に、ラフネスR
OUGHによってクセを付け、またその度合いも制御で
きる。
According to the above embodiment, if the operator specifies only three parameters, all the filter coefficients (10
Are automatically set. In addition, the set filter coefficients are selected such that the delay times of the filters are always relatively prime. Therefore, with a simple operation, appropriate parameters that do not have an inappropriate peak as a reverberation filter can be set. Also, a perfectly flat characteristic indicates that the reverberation sound has no habit at all,
If the reverberation without habit is not interesting, the roughness R
OUGH can add habits and control the degree.

【0054】なお、上記実施例では、オールパスフィル
タのみを用いた残響用フィルタを示したが、本発明が示
すパラメータ設定の原理は、その他の、遅延回路やフィ
ードバック構成を用いた複数のフィルタからなる回路一
般に適用することができる。例えば、従来技術として挙
げた特公平1−57799号の残響音形成部の遅延およ
び乗算係数の設定に適用することもできる。また、オー
ルパスフィルタの結線も実施例に挙げたものに限らず、
他の等価回路に自由に変更することができる。また、オ
ールパスフィルタ22の出力と24の出力を混合し、ラ
フネスROUGHによって制御したが、直接入力とオー
ルパスフィルタ24の出力を混合してもよいし、位相遅
延特性の異なる信号を得るのにさまざまな変型が可能で
ある。
In the above embodiment, the reverberation filter using only the all-pass filter is shown. However, the principle of parameter setting according to the present invention is that the filter includes a plurality of filters using a delay circuit and a feedback configuration. It can be applied to circuits in general. For example, the present invention can be applied to setting of a delay and a multiplication coefficient of a reverberation sound forming unit of Japanese Patent Publication No. 1-57799 cited as a conventional technique. Also, the connection of the all-pass filter is not limited to the one described in the embodiment,
It can be freely changed to another equivalent circuit. Further, the output of the all-pass filter 22 and the output of the all-pass filter 24 are mixed and controlled by the roughness ROUGH. However, the direct input and the output of the all-pass filter 24 may be mixed, or various methods may be used to obtain signals having different phase delay characteristics. Modifications are possible.

【0055】[0055]

【発明の効果】以上説明したように、この発明によれ
ば、残響音の特徴を示すパラメータを入力し、そのパラ
メータに基づいて複数のフィルタのうち1つのフィルタ
における遅延段数を決定し、該決定された遅延段数を基
準として複数のフィルタの遅延段数が互いに異なる素数
となるように他のフィルタの遅延段数を順次決定してい
るので、複数のフィルタのすべてのパラメータを設定す
る必要がなく、簡単な操作で残響効果装置のパラメータ
を適切にきめ細かく設定できる。
As described above, according to the present invention, a parameter indicating the characteristic of a reverberant sound is input and the parameter is input.
One of multiple filters based on meter
Is determined on the basis of the determined number of delay stages.
As a rule, prime numbers with different delay stages for multiple filters
Since the number of delay stages of the other filters is sequentially determined so as to satisfy the above condition, it is not necessary to set all the parameters of the plurality of filters, and the parameters of the reverberation effect device can be appropriately and finely set by a simple operation.

【0056】また、この発明によれば、遅延回路の遅延
段数として設定されうる複数の互いに異なる素数を記憶
したテーブルを備え、入力されたパラメータに基づいて
前記テーブル上の記憶位置を1つ決定し、該決定された
テーブル上の記憶位置を基準としてそれぞれ所定幅離間
した記憶位置を順次決定しているので、各フィルタの遅
延段数の決定処理は容易である。
Further, according to the present invention, there is provided a table storing a plurality of different prime numbers which can be set as the number of delay stages of the delay circuit, and one storage position on the table is determined based on the input parameters. Since the storage positions separated by a predetermined width are sequentially determined based on the determined storage positions on the table, the process of determining the number of delay stages of each filter is easy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例に係る残響用フィルタの
パラメータ設定装置を適用した電子楽器のブロック構成
FIG. 1 is a block diagram of an electronic musical instrument to which a parameter setting device for a reverberation filter according to an embodiment of the present invention is applied.

【図2】 フィルタ回路の詳細なブロック構成図FIG. 2 is a detailed block diagram of a filter circuit.

【図3】 オールパスフィルタの詳細なブロック構成図FIG. 3 is a detailed block diagram of an all-pass filter.

【図4】 フィルタ制御回路の詳細なブロック構成図FIG. 4 is a detailed block diagram of a filter control circuit.

【図5】 フィルタ係数の決定手順を説明するためのフ
ローチャート
FIG. 5 is a flowchart for explaining a procedure for determining a filter coefficient;

【符号の説明】[Explanation of symbols]

1…演奏情報発生回路、2…楽音合成回路、3…フィル
タ回路、4…各種操作子、5…制御回路、6…フィルタ
制御回路、21,22,23,24…オールパスフィル
タ、31,32…乗算器、41…加算器、51…遅延回
路、52,53…加算器、54,55…乗算器、61…
遅延段数決定回路、62…乗算係数決定回路、63…混
合比決定回路。
DESCRIPTION OF SYMBOLS 1 ... Performance information generation circuit, 2 ... Tone synthesis circuit, 3 ... Filter circuit, 4 ... Various operators, 5 ... Control circuit, 6 ... Filter control circuit, 21, 22, 23, 24 ... All-pass filter, 31, 32 ... Multiplier, 41 Adder, 51 Delay circuit, 52, 53 Adder, 54, 55 Multiplier, 61
Delay stage number determination circuit, 62... Multiplication coefficient determination circuit, 63.

フロントページの続き (56)参考文献 特開 平4−149599(JP,A) 特開 平2−254899(JP,A) 特開 平4−318898(JP,A) 特開 平2−256099(JP,A) 特開 昭62−154053(JP,A)Continuation of front page (56) References JP-A-4-149599 (JP, A) JP-A-2-254899 (JP, A) JP-A-4-318898 (JP, A) JP-A-2-256099 (JP, A) , A) JP-A-62-154053 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】遅延回路を含むフィルタであって、それぞ
れ前記遅延回路の遅延段数を制御可能なものを複数個用
いて構成した残響効果装置のパラメータ設定装置であっ
て、 発生されるべき残響音の特徴を示すパラメータを入力す
るパラメータ入力手段と、遅延回路の遅延段数として設定されうる複数の互いに異
なる素数を記憶したテーブルと、 前記入力されたパラメータに基づいて前記テーブル上の
記憶位置を1つ決定し当該記憶位置の素数を前記複数の
フィルタのうち1つのフィルタにおける遅延段数として
決定し、前記決定されたテーブル上の記憶位置を基準と
してそれぞれ所定幅離間した記憶位置を順次決定し当該
順次決定される記憶位置の素数を他のフィルタの遅延段
として順次決定するパラメータ生成手段と、 前記パラメータ生成手段において生成された遅延段数を
それぞれ前記フィルタに供給する供給手段とを備えたこ
とを特徴とする残響効果装置のパラメータ設定装置。
1. A parameter setting device for a reverberation effect device, comprising a plurality of filters each including a delay circuit, each of which is capable of controlling the number of delay stages of the delay circuit, wherein a reverberation sound to be generated is provided. Parameter input means for inputting a parameter indicating the characteristic of the delay circuit, and a plurality of different parameters which can be set as the number of delay stages of the delay circuit.
A table storing prime numbers, and a table on the table based on the input parameters .
The storage position is <br/> determine one determined prime numbers of the storage locations as the number of delay stages in one filter of the plurality of filters, and the reference storage position on the determined table
And sequentially determine the storage positions separated by a predetermined width, and
A parameter generation unit for sequentially determining a prime number of a storage position determined sequentially as a delay stage number of another filter; and a supply unit for supplying the delay stage number generated by the parameter generation unit to each of the filters. Parameter setting device for the reverberation effect device.
JP33229392A 1992-11-18 1992-11-18 Parameter setting device for reverberation filter and reverberation effect device Expired - Fee Related JP3356473B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33229392A JP3356473B2 (en) 1992-11-18 1992-11-18 Parameter setting device for reverberation filter and reverberation effect device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33229392A JP3356473B2 (en) 1992-11-18 1992-11-18 Parameter setting device for reverberation filter and reverberation effect device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000217431A Division JP2001067089A (en) 2000-07-18 2000-07-18 Reverberation effect device

Publications (2)

Publication Number Publication Date
JPH06161483A JPH06161483A (en) 1994-06-07
JP3356473B2 true JP3356473B2 (en) 2002-12-16

Family

ID=18253345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33229392A Expired - Fee Related JP3356473B2 (en) 1992-11-18 1992-11-18 Parameter setting device for reverberation filter and reverberation effect device

Country Status (1)

Country Link
JP (1) JP3356473B2 (en)

Also Published As

Publication number Publication date
JPH06161483A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
EP0159546B1 (en) Digital graphic equalizer
US20050216211A1 (en) Impulse response collecting method, sound effect adding apparatus, and recording medium
US5270954A (en) Filter device and electronic musical instrument using the filter device
JPS5858679B2 (en) Denshigatsuki
US4577540A (en) Electronic musical instrument having a pan-pot function
US7947891B2 (en) Resonance tone generating apparatus and electronic musical instrument
US5149902A (en) Electronic musical instrument using filters for timbre control
JP2833403B2 (en) Electronic musical instrument sound generator
JP3356473B2 (en) Parameter setting device for reverberation filter and reverberation effect device
US5245127A (en) Signal delay circuit, FIR filter and musical tone synthesizer employing the same
JP2001067089A (en) Reverberation effect device
JP2779983B2 (en) Electronic musical instrument
US5432856A (en) Sound effect-creating device
JP3266974B2 (en) Digital acoustic waveform creating apparatus, digital acoustic waveform creating method, digital acoustic waveform uniforming method in musical tone waveform generating device, and musical tone waveform generating device
JP2858120B2 (en) Electronic musical instrument
US5521329A (en) Musical tone synthesizing apparatus including loop gain control
JP3341777B2 (en) Effect giving device
US5426262A (en) Electronic musical instrument capable of simulating small pitch variation at initiation of musical tone generation
JP3433762B2 (en) Electronic musical instrument sound generator
JP2621466B2 (en) Sampling device
JPS61204697A (en) Tone signal generator
US5541357A (en) Electronic instrument for synthesizing sound based on waveforms of different frequencies
JP3214936B2 (en) Signal processing device
JP3413322B2 (en) Reverberation device
JP2822860B2 (en) Music synthesizer

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071004

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees