JP3214936B2 - Signal processing device - Google Patents

Signal processing device

Info

Publication number
JP3214936B2
JP3214936B2 JP33077592A JP33077592A JP3214936B2 JP 3214936 B2 JP3214936 B2 JP 3214936B2 JP 33077592 A JP33077592 A JP 33077592A JP 33077592 A JP33077592 A JP 33077592A JP 3214936 B2 JP3214936 B2 JP 3214936B2
Authority
JP
Japan
Prior art keywords
audio signals
audio
multiplication
audio signal
sound pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33077592A
Other languages
Japanese (ja)
Other versions
JPH06177676A (en
Inventor
佳生 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP33077592A priority Critical patent/JP3214936B2/en
Publication of JPH06177676A publication Critical patent/JPH06177676A/en
Application granted granted Critical
Publication of JP3214936B2 publication Critical patent/JP3214936B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、マイクロプログラム
を実行して、入力されるディジタル信号に様々な数値計
算処理を施す信号処理装置に関関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing apparatus which executes a microprogram and performs various numerical calculation processes on an input digital signal.

【0002】[0002]

【従来の技術】従来より、電子楽器やオーディオ装置等
において、演奏中や音楽ソースを再生中に、ある音色の
オーディオデータから他の音色のオーディオデータに切
り換える場合、急激に切り換えるとノイズが発生してし
まうので、ある音色のオーディオデータの音量を徐々に
下げていくとともに、他の音色のオーディオデータの音
量を徐々に上げていって切り換える必要があった。これ
をクロスフェードという。また、従来から、電子楽器や
オーディオ装置等においては、ある音響を空間的に左か
ら右へ、あるいは、右から左へパンさせる(音像を定位
させる)場合がある。
2. Description of the Related Art Conventionally, when switching from audio data of one tone to audio data of another tone in an electronic musical instrument, an audio device, or the like during a performance or playing a music source, noise is generated when the tone is suddenly switched. Therefore, it is necessary to gradually lower the volume of audio data of a certain timbre and gradually increase the volume of audio data of another timbre for switching. This is called crossfade. Conventionally, in an electronic musical instrument, an audio device, or the like, there is a case where a certain sound is spatially panned from left to right or right to left (sound image is localized).

【0003】ところで、近年、マイクロプログラムを実
行して、入力されるディジタル信号に様々な数値計算処
理を施すディジタル信号処理装置(ディジタル・シグナ
ル・プロセッサ(DSP))の技術が進歩するととも
に、半導体製造技術が進歩することにより、DSPLS
Iが容易に入手できるようになってきている。このた
め、最近の電子楽器やオーディオ装置等には、上述した
クロスフェードを行うクロスフェード回路やパンを行う
パン回路をDSPLSIで構成して、内蔵しているもの
がある。
In recent years, the technology of digital signal processors (digital signal processors (DSPs)) that execute microprograms and perform various numerical calculations on input digital signals has advanced, and semiconductor manufacturing has been progressing. As technology advances, DSPLS
I is becoming readily available. For this reason, some recent electronic musical instruments and audio devices include a cross-fade circuit for performing the above-described cross-fade and a pan circuit for performing the pan, which are built in DSPLSI and built therein.

【0004】図12は、そのようなDSPLSIによっ
て構成された従来のクロスフェード回路の構成例を示す
ブロック図であり、この図において、1および2はそれ
ぞれ異なる音色のディジタルのオーディオデータDI1
よびDI2がそれぞれ入力される入力端子、3は入力端子
1から入力されたオーディオデータDI1と図13のaに
示す特性を有する乗算係数k1(0≦k1≦1)とを乗算
する乗算器、4は入力端子2から入力されたオーディオ
データDI2と図13のbに示す特性を有する乗算係数k
2(0≦k2≦1)とを乗算する乗算器、5は乗算器3お
よび4のそれぞれの出力データを加算する加算器、6は
加算器5の出力データが混合された1つのオーディオデ
ータDOとして出力される出力端子である。このような
構成によれば、簡単な構成で、直線補間により、入力端
子1から入力されるオーディオデータDI1から入力端子
2から入力されるオーディオデータDI2にスムーズに切
り換えることができる。
FIG. 12 is a block diagram showing an example of the configuration of a conventional crossfade circuit constituted by such DSPLSI. In this figure, reference numerals 1 and 2 denote digital audio data D I1 and D 1 of different timbres, respectively. input terminal I2 is inputted, 3 is a multiplier for multiplying the multiplication coefficient having the properties shown in a of the audio data D I1 and 13 inputted from the input terminal 1 k 1 (0 ≦ k 1 ≦ 1) And 4, a multiplication coefficient k having the characteristic shown in FIG. 13B with the audio data D I2 input from the input terminal 2.
2 (0 ≦ k 2 ≦ 1), 5 is an adder that adds the output data of the multipliers 3 and 4, and 6 is one audio data in which the output data of the adder 5 is mixed. an output terminal is output as D O. According to such a configuration, with a simple configuration, by linear interpolation, it is possible to switch smoothly to the audio data D I2 inputted from the input terminal 2 from the audio data D I1 which is inputted from the input terminal 1.

【0005】また、図14は、上述したDSPLSIに
よって構成された従来のパン回路の構成例を示すブロッ
ク図であり、この図において、7はオーディオデータD
Iが入力される入力端子、8は乗算係数A(0≦A≦
1)が入力される入力端子、9は乗算係数Aに対して
(1−x)の演算を施し、乗算係数(1−A)を出力す
る演算器である。
FIG. 14 is a block diagram showing a configuration example of a conventional pan circuit constituted by the DSPLSI described above. In FIG.
An input terminal to which I is input, and 8 is a multiplication coefficient A (0 ≦ A ≦
An input terminal to which 1) is input, and 9 is an arithmetic unit that performs the operation of (1-x) on the multiplication coefficient A and outputs the multiplication coefficient (1-A).

【0006】10はオーディオデータDIと乗算係数A
とを乗算する乗算器、11は乗算器10の出力データが
RチャンネルのオーディオデータDORとして出力される
出力端子、12はオーディオデータDIと乗算係数(1
−A)とを乗算する乗算器、13は乗算器12の出力デ
ータがLチャンネルのオーディオデータDOLとして出力
される出力端子である。
[0006] 10 is audio data D I and the multiplication coefficient A
Multiplier for multiplying the bets, the output terminal 11 is the output data of the multiplier 10 is output as the audio data D OR the R channel, 12 the audio data D I and the multiplication factor (1
-A), and 13 is an output terminal from which output data of the multiplier 12 is output as L-channel audio data D OL .

【0007】このような構成において、乗算係数Aを0
から1へ変化させると、出力端子11および13に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子11および13に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
In such a configuration, the multiplication coefficient A is set to 0
From 1 to 1, the sound radiated from the speakers (not shown) connected to the output terminals 11 and 13 spatially pans from left to right, and conversely, changes the multiplication coefficient A from 1 to 0. Then, the sound radiated from the speakers (not shown) connected to the output terminals 11 and 13 spatially pans from right to left.

【0008】[0008]

【発明が解決しようとする課題】ところで、上述したD
SPLSIによって構成された従来のクロスフェード回
路において、乗算器3および4並びに加算器5における
演算は、整数形の積和を基本とするため、図13のaと
bとの交点cに示すように、乗算係数k1およびk2がと
もに1/2の場合、乗算器3および4のそれぞれの出力
データは、それぞれDI1/2およびDI2/2となる。ま
た、電力は、振幅の2乗に比例するので、乗算器3およ
び4のそれぞれの出力データのそれぞれに対応した電力
は、オーディオデータDI1およびDI2のそれぞれ1/4
となってしまう。
By the way, the above-mentioned D
In the conventional cross-fade circuit constituted by the SPLSI, since the operations in the multipliers 3 and 4 and the adder 5 are based on the sum of products in the integer form, as shown at the intersection c between a and b in FIG. , When the multiplication coefficients k 1 and k 2 are both /, the output data of the multipliers 3 and 4 are D I1 / 2 and D I2 / 2, respectively. Since the power is proportional to the square of the amplitude, the power corresponding to each output data of the multipliers 3 and 4 is 1/4 of the audio data D I1 and D I2 , respectively.
Will be.

【0009】したがって、乗算器3および4のそれぞれ
の出力データを加算器5によって加算しても、出力端子
6から出力されるオーディオデータDOに対応した電力
は、オーディオデータDI1あるいは、DI2のいずれか一
方のみの場合に比べて、1/2になってしまう。ここ
で、電力と音圧とは比例関係にあるので、オーディオデ
ータDOに対応した音圧もオーディオデータDI1あるい
は、DI2のいずれか一方のみの場合に比べて、1/2に
なってしまう。すなわち、クロスフェードを行っている
間は、聴感上の音量が一定しないという欠点があった。
Therefore, even if the output data of each of the multipliers 3 and 4 is added by the adder 5, the power corresponding to the audio data D O output from the output terminal 6 is equal to the audio data D I1 or D I2. Is reduced to 比 べ compared to the case of only one of the above. Here, since the electric power and the sound pressure are in a proportional relationship, the sound pressure corresponding to the audio data D O is also 1 / compared to the case where only one of the audio data D I1 and D I2 is used. I will. That is, there is a drawback that the volume of the audibility is not constant during the crossfade.

【0010】また、上述したDSPLSIによって構成
された従来のパン回路において、演算器9並びに乗算器
10および12における演算も整数形の積和を基本とす
るため、乗算係数A=0とし、ある空間の左側に配置さ
れた図示せぬスピーカから放射される音響の聴感上の電
力をP0と仮定した場合に、乗算係数Aが1/2となる
ると、上述したクロスフェード回路と同様の理由によ
り、ある空間の左側および右側にそれぞれ配置された図
示せぬスピーカからそれぞれ放射される音響の聴感上の
電力は、ともにP0/4になってしまう。したがって、
図15に示すように、図示せぬ左右のスピーカから空間
的に同距離にある部分における音響の聴感上の電力がP
0/2となり、音響の聴感上の電力、すなわち、音圧を
一定に保ちつつ、音像を空間的に左右に移動させること
ができず、パンの動作が不自然になってしまうという問
題があった。
Further, in the conventional pan circuit constituted by the DSPLSI described above, since the arithmetic operations in the arithmetic unit 9 and the multipliers 10 and 12 are basically based on the sum of products in the form of integers, the multiplication coefficient A = 0 and a certain space Assuming that the audible power of the sound radiated from the speaker (not shown) disposed on the left side of the above is P 0 and the multiplication coefficient A is 、, the same reason as in the above-described cross-fade circuit is obtained. Accordingly, the power of the acoustic audibility which is respectively emitted from the speaker (not shown) disposed respectively left and the right of a certain space, thus both become P 0/4. Therefore,
As shown in FIG. 15, the power of the audible sound at a portion spatially equal to the left and right speakers (not shown) is P.
0/2, on the acoustic audibility power, i.e., while maintaining the sound pressure constant, it is impossible to move to the left and right sound images spatially, there is a problem that the operation of the bread becomes unnatural Was.

【0011】この発明は、このような背景の下になされ
たもので、音響の聴感上の音圧を一定に保ちつつ、複数
系統のオーディオ信号をクロスフェードできたり、音像
を空間的に左右に移動させたりすることができる信号処
理装置を提供することを目的とする。
The present invention has been made under such a background, and it is possible to cross-fade a plurality of audio signals while keeping a sound pressure perceived by a sound constant, or to spatially shift a sound image right and left. It is an object to provide a signal processing device that can be moved.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、1系統の入力端と複数系統
の出力端を有する記憶手段と、前記記憶手段に対して前
記入力端へオーディオ信号を書き込むとともに、前記複
数系統の出力端から前記書き込みの速度とは異なる速度
で前記オーディオ信号を読み出し、かつ、読み出された
複数系統の各オーディオ信号の位相が互いに異なるよう
に制御する記憶制御手段と、前記複数系統のオーディオ
信号を互いにクロスフェードさせるとともに、前記複数
系統のオーディオ信号の時間的な音圧変化を制御する複
数の乗算係数の係数値を演算によって作成する複数の
算手段と、前記記憶制御手段が読み出した前記複数系統
のオーディオ信号と前記複数の乗算係数とをそれぞれ乗
算する複数の乗算手段と、該乗算係数が乗算された複数
系統のオーディオ信号を混合する混合手段とを具備し、
前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴としている。また、請求項2記載の発明は、1系統
の入力端と複数系統の出力端を有する記憶手段と、前記
記憶手段に対して前記入力端へオーディオ信号を書き込
むとともに、前記複数系統の出力端から前記書き込みの
速度とは異なる速度で前記オーディオ信号を読み出し、
かつ、読み出された複数系統の各オーディオ信号の位相
が互いに異なるように制御する記憶制御手段と、前記複
数系統のオーディオ信号を互いにクロスフェードさせる
とともに、前記複数系統のオーディオ信号を混合したオ
−ディオ信号の音圧が時間的に一定であるように制御す
る複数の乗算係数の係数値を演算によって作成する複数
演算手段と、前記記憶制御手段が読み出した前記複数
系統のオ−ディオ信号と前記複数の乗算係数とをそれぞ
れ乗算する複数の乗算手段と、該乗算係数が乗算された
複数系統のオーディオ信号を混合する混合手段とを具備
し、前記記憶手段に入力されたオーディオ信号に対して
音圧を一定に保ちつつピッチチェンジを行うことを特徴
としている。また請求項3記載の発明は、請求項2記載
の発明において、前記複数の演算手段は前記混合された
オーディオ信号の音圧を時間的に一定にするために、前
記複数の乗算係数の2乗和が一定であるように演算する
ものであることを特徴としている。また、請求項4記載
の発明は、請求項1乃至3の何れかの項記載の発明にお
いて、前記信号処理装置はマイクロプログラムを実行す
ることによりその動作制御がなされ、前記複数の演算手
段は前記マイクロプログラムの一部として実現されてい
るものであって、前記複数の乗算係数の各係数値と前記
複数系統のオーディオ信号とを各々演算するものである
ことを特徴としている。
According to a first aspect of the present invention, there is provided a storage means having one input terminal and a plurality of output terminals, and the input means for the storage means. Write the audio signal to the end, read the audio signal from the output end of the plurality of systems at a speed different from the writing speed, and control the phases of the read audio signals of the plurality of systems to be different from each other. more Starring creating a storage control unit, together with the crossfading each other audio signals of the plurality of systems, by calculating the coefficient values of the plurality of multiplication coefficients for controlling the temporal change in sound pressure of the audio signal of the plurality of systems for calculation means, and a plurality of multiplying means for multiplying the plurality of audio signals read by the storage control means and the plurality of multiplication coefficients, respectively. And calculation means, and a mixing means for mixing the audio signals of the plurality of systems multiplication coefficients are multiplied comprising,
It is characterized in that a pitch change is performed on the audio signal input to the storage means, the temporal change in sound pressure being controlled. According to a second aspect of the present invention, there is provided a storage unit having one input terminal and a plurality of output terminals, and an audio signal is written to the input terminal with respect to the storage unit, and an audio signal is written from the plurality of output terminals. Reading the audio signal at a speed different from the writing speed,
A storage control means for controlling the phases of the read audio signals of the plurality of systems to be different from each other; an audio signal for cross-fading the audio signals of the plurality of systems to each other and mixing the audio signals of the plurality of systems. multiple sound pressure of the audio signal is generated by calculating the coefficient values of the plurality of multiplication coefficients for controlling so as to be temporally constant
And computing means, o of the plurality of systems the storage control means has read - a plurality of multiplying means for multiplying the audio signal and the plurality of multiplication coefficients respectively, the audio signals of a plurality of lines multiplication coefficients are multiplied Mixing means for mixing, wherein a pitch change is performed on the audio signal input to the storage means while maintaining a constant sound pressure. According to a third aspect of the present invention, in the second aspect of the present invention, the plurality of calculating means squares the plurality of multiplication coefficients to keep the sound pressure of the mixed audio signal constant over time. The calculation is performed so that the sum is constant. According to a fourth aspect of the present invention, in the first aspect of the present invention, the operation of the signal processing device is controlled by executing a microprogram, and the plurality of arithmetic units are controlled by the plurality of arithmetic units. It is realized as a part of a microprogram, and is characterized in that it calculates each coefficient value of the plurality of multiplication coefficients and each of the plurality of systems of audio signals.

【0013】[0013]

【作用】請求項1記載の発明によれば、記憶制御手段
は、記憶手段に対して入力端へオーディオ信号を書き込
むとともに、複数系統の出力端からこの書き込みの速度
とは異なる速度でオーディオ信号を読み出す。その際、
記憶制御手段は読み出された複数系統のオーディオ信号
の位相がそれぞれ互いに異なるように制御する。複数の
演算手段は、複数系統のオーディオ信号を互いにクロス
フェードさせるためであり同時に複数系統のオーディオ
信号の時間的な音圧変化を制御するための複数の乗算係
数の係数値を演算によって作成する。複数の乗算手段
は、記憶制御手段が記憶手段から読み出した複数系統の
オーディオ信号と複数の演算手段によって演算された複
数の乗算係数とをそれぞれ乗算する。混合手段は、乗算
係数が乗算されたこれら複数系統のオーディオ信号を混
合する。そして、記憶手段に入力されたオーディオ信号
に対して音圧の時間的変化が制御されたピッチチェンジ
を行う。また、請求項2記載の発明によれば、記憶制御
手段は、記憶手段に対して入力端へオーディオ信号を書
き込むとともに、複数系統の出力端からこの書き込みの
速度とは異なる速度でオーディオ信号を読み出す。その
際、記憶制御手段は読み出された複数系統のオーディオ
信号の位相がそれぞれ互いに異なるように制御する。
数の演算手段は、複数系統のオーディオ信号を互いにク
ロスフェードさせるためであり同時に複数系統のオーデ
ィオ信号を混合したオ−ディオ信号の音圧が時間的に一
定であるように制御するための複数の乗算係数の係数値
を演算によって作成する。複数の乗算手段は、記憶制御
手段が記憶手段から読み出した複数系統のオーディオ信
号と複数の演算手段によって演算された複数の乗算係数
とをそれぞれ乗算する。混合手段は、乗算係数が乗算さ
れたこれら複数系統のオーディオ信号を混合する。そし
て、記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行う。また、請求項
3記載の発明によれば、複数の演算手段は、混合手段で
混合されたオーディオ信号の音圧を時間的に一定にする
ために、複数の乗算係数の2乗和が一定となるように演
算する。また、請求項4記載の発明によれば、信号処理
装置の動作制御を行うマイクロプログラムの一部として
実現された複数の演算手段は、当該マイクロプログラム
を実行することによって、複数の乗算係数の各係数値と
複数系統のオーディオ信号とを各々演算する。
According to the first aspect of the present invention, the storage control means writes the audio signal to the input end of the storage means and outputs the audio signal from the output ends of the plurality of systems at a speed different from the writing speed. read out. that time,
The storage control means controls the phases of the read audio signals of the plurality of systems to be different from each other. The plurality of calculating means calculate coefficient values of a plurality of multiplication coefficients for cross-fading the plurality of audio signals with each other and simultaneously controlling a temporal change in sound pressure of the plurality of audio signals. Create by The plurality of multiplying means respectively multiply a plurality of audio signals read from the storage means by the storage control means and a plurality of multiplication coefficients calculated by the plurality of calculating means. The mixing means mixes the plurality of audio signals multiplied by the multiplication coefficient. Then, a pitch change is performed on the audio signal input to the storage means, the temporal change of the sound pressure being controlled. According to the second aspect of the present invention, the storage control means writes the audio signal to the input end of the storage means and reads out the audio signal from the output ends of the plurality of systems at a speed different from the writing speed. . At this time, the storage control means controls the phases of the read audio signals of the plurality of systems to be different from each other. Duplicate
The number calculating means is used to cross-fade a plurality of audio signals with each other and to control a plurality of audio signals obtained by mixing the plurality of audio signals so that the sound pressure of the audio signal is temporally constant. A coefficient value of the multiplication coefficient is created by calculation. The plurality of multiplying means respectively multiply a plurality of audio signals read from the storage means by the storage control means and a plurality of multiplication coefficients calculated by the plurality of calculating means. The mixing means mixes the plurality of audio signals multiplied by the multiplication coefficient. Then, a pitch change is performed on the audio signal input to the storage means while keeping the sound pressure constant. Further, according to the third aspect of the present invention, the plurality of calculation means are configured to make the sum of squares of the plurality of multiplication coefficients constant in order to keep the sound pressure of the audio signal mixed by the mixing means constant over time. Calculate so that According to the fourth aspect of the present invention, the plurality of arithmetic means realized as a part of the microprogram for controlling the operation of the signal processing device execute each of the plurality of multiplication coefficients by executing the microprogram. A coefficient value and a plurality of audio signals are calculated.

【0014】[0014]

【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図1はこの発明の第1の実施例によ
る信号処理装置を適用したピッチチェンジ回路の構成を
示すブロック図であり、この図において、14はオーデ
ィオデータDIが入力される入力端子、15は遅延用R
AMであり、図2に示すアドレス生成回路16から出力
される書込アドレスWAに入力端子14から入力された
オーディオデータDIが書き込まれるとともに、アドレ
ス生成回路16から出力される読出アドレスRA1およ
びRA2からピッチ変調されたオーディオデータDD1
よびDD2が読み出される。
An embodiment of the present invention will be described below with reference to the drawings. Figure 1 is a block diagram showing a configuration of a pitch change circuit to which the signal processing apparatus according to a first embodiment of the present invention, in this figure, an input terminal 14 to the audio data D I is inputted, 15 is a delay For R
An AM, along with the audio data D I input from the input terminal 14 to output the write address WA from the address generating circuit 16 shown in FIG. 2 is written, read address RA 1 is outputted from the address generating circuit 16 and audio data D D1 and D D2 which is the pitch modulation from RA 2 is read.

【0015】図2のアドレス生成回路16において、1
7は減算カウンタであり、サンプリング周波数φに同期
してカウントダウン動作を行い、書込アドレスWAを出
力する。また、減算カウンタ17は、遅延用RAM15
の最終アドレスから先頭アドレスに向かって順次カウン
トダウンし、先頭アドレスまでカウントダウンすると、
最終アドレスから再びカウントダウンを行う。18は、
図4(a)および(b)に示すように、それぞれ互いに
180゜位相がずれた鋸歯状の低周波データDL1および
L2を出力する低周波発振器(LFO)、19は書込ア
ドレスWAと低周波データDL1とを加算して読出アドレ
スRA1を出力する加算器、20は書込アドレスWAと
低周波データDL2とを加算して読出アドレスRA2を出
力する加算器である。
In the address generation circuit 16 of FIG.
Reference numeral 7 denotes a subtraction counter which performs a countdown operation in synchronization with the sampling frequency φ and outputs a write address WA. The subtraction counter 17 is provided in the delay RAM 15.
Counting down from the last address to the top address sequentially, and counting down to the top address,
The countdown is performed again from the last address. 18 is
As shown in FIGS. 4A and 4B, a low-frequency oscillator (LFO) for outputting sawtooth-shaped low-frequency data D L1 and D L2 180 ° out of phase with each other. An adder 20 adds the low-frequency data D L1 and outputs a read address RA 1, and an adder 20 adds the write address WA and the low-frequency data D L2 and outputs a read address RA 2 .

【0016】このような構成によれば、オーディオデー
タDIは、遅延用RAM15にその最終アドレスから先
頭アドレスに向かって順に書き込まれ、また、書込アド
レスWAに低周波データDL1およびDL2をそれぞれ加算
した読出アドレスRA1およびRA2に記憶されたオーデ
ィオデータDD1およびDD2が遅延用RAM15から読み
出される。読出アドレスRA1およびRA2を得るために
書込アドレスWAにそれぞれ加算される低周波データD
L1およびDL2が鋸歯状であるため、読出アドレスRA1
およびRA2は、書込アドレスWAに対して順次遅れて
いき、鋸歯状の低周波データDL1およびDL2の傾きに応
じてオーディオデータDD1およびDD2のピッチが下がる
ことになる。
According to such a configuration, the audio data D I is written in the delay RAM 15 in order from the last address to the top address, and the low-frequency data D L1 and D L2 are written in the write address WA. The audio data D D1 and D D2 stored at the read addresses RA 1 and RA 2 respectively added are read from the delay RAM 15. Low-frequency data D to be added respectively to the write address WA in order to obtain a read address RA 1 and RA 2
Since L1 and D L2 are serrated, the read address RA 1
And RA 2 are sequentially delayed with respect to the write address WA, and the pitch of the audio data D D1 and D D2 is reduced according to the inclination of the sawtooth-shaped low-frequency data D L1 and D L2 .

【0017】また、図1において、21は図4(d)に
示す特性を有する乗算係数A(0≦A≦1)が入力され
る入力端子、22は乗算係数Aに対して(1−x)の演
算を施し、図4(d)に示す特性を有する乗算係数(1
−A)を出力する演算器、23は乗算係数Aに対して√
xの演算を施し、乗算係数√Aを出力する演算器、24
は乗算係数(1−A)に対して√xの演算を施し、乗算
係数√(1−A)を出力する演算器である。25はオー
ディオデータDD1と乗算係数√Aとを乗算する乗算器、
26はオーディオデータDD2と乗算係数√(1−A)と
を乗算する乗算器、27は乗算器25の出力データと乗
算器26の出力データとを加算する加算器、28は加算
器27の出力データがオーディオデータDOとして出力
される出力端子である。
In FIG. 1, reference numeral 21 denotes an input terminal to which a multiplication coefficient A (0.ltoreq.A.ltoreq.1) having the characteristic shown in FIG. ) To obtain a multiplication coefficient (1) having the characteristic shown in FIG.
-A), the arithmetic unit 23 outputs √ for the multiplication coefficient A
an arithmetic unit that performs an operation of x and outputs a multiplication coefficient √A, 24
Is an arithmetic unit that performs an operation of √x on the multiplication coefficient (1-A) and outputs a multiplication coefficient √ (1-A). 25 is a multiplier for multiplying the audio data D D1 by the multiplication coefficient √A,
26 is a multiplier for multiplying the audio data DD2 by the multiplication coefficient √ (1-A); 27 is an adder for adding the output data of the multiplier 25 and the output data of the multiplier 26; output data is output is output as the audio data D O.

【0018】次に、図3に演算器23の構成を表すブロ
ック図を示す。図3において、29は入力データxn
入力される入力端子、30は第1の入力端に入力データ
nが入力される減算器、31は第1の入力端に減算器
30の出力データが入力される加算器、32は加算器3
1の出力データが出力データynとして出力される出力
端子である。33は加算器31の出力データを1演算時
間分だけ遅延してデータyn-1として出力する遅延回路
であり、データyn-1は、加算器31の第2の入力端に
入力されるとともに、乗算器34に入力される。乗算器
34は、データyn-1を2乗し、その出力データyn-1 2
を減算器30の第2の入力端に入力する。
FIG. 3 is a block diagram showing the configuration of the arithmetic unit 23. In FIG. 3, reference numeral 29 denotes an input terminal to which input data xn is input, 30 denotes a subtractor to which input data xn is input to a first input terminal, and 31 denotes output data of the subtractor 30 to a first input terminal. Is input, and 32 is an adder 3
An output terminal 1 of the output data is output as the output data y n. 33 the output data of the adder 31 is delayed by one calculation time period is a delay circuit for outputting a data y n-1, the data y n-1 is input to the second input of the adder 31 At the same time. The multiplier 34 squares the data y n-1 and outputs the output data y n-1 2
To the second input terminal of the subtractor 30.

【0019】ここで、演算器23の演算を漸化式で表す
と、(1)式となる。 yn=xn−yn-1 2+yn-1・・・(1) (1)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して(2)式に示す2次方程式
の根となるので、演算器23よりyn=√Aが得られ
る。 y=A−y2+y・・・(2) なお、演算器24は、演算器23と同一の構成であるの
で、その説明を省略する。
Here, when the operation of the arithmetic unit 23 is expressed by a recurrence equation, the following equation (1) is obtained. In y n = x n -y n- 1 2 + y n-1 ··· (1) (1) formula, when x n = A, data y n n →
Extreme for ∞, because the roots of a quadratic equation representing the convergence to (2), y n = {square root} A is obtained from the arithmetic unit 23. y = A−y 2 + y (2) Since the arithmetic unit 24 has the same configuration as the arithmetic unit 23, the description thereof is omitted.

【0020】このような構成において、入力端子14か
らオーディオデータDIが入力されると、アドレス生成
回路16によって生成された、遅延用RAM15の書込
アドレスWAにオーディオデータDIが書き込まれると
ともに、アドレス生成回路16によって生成された、遅
延用RAM15の読出アドレスRA’1およびRA’2
らピッチ変調されたオーディオデータDD1およびDD2
読み出される。
[0020] In this arrangement, when the audio data D I is inputted from the input terminal 14, generated by the address generating circuit 16, together with the audio data D I is written to the write address WA of the delay RAM 15, generated by the address generating circuit 16, the audio data D D1 and D D2 from the read address RA '1 and RA' 2 is the pitch modulation delay RAM15 is read out.

【0021】いっぽう、図4(d)に示す波形のように
変化する、入力端子21から入力された乗算係数A(0
≦A≦1)は、演算器22において、(1−x)の演算
が施され、演算器22から乗算係数(1−A)が出力さ
れた後、演算器24において、√xの演算が施され、演
算器24から、図4(c)に示す特性を有する乗算係数
√(1−A)が出力される。また、演算器23におい
て、乗算係数Aに対して√xの演算が施され、演算器2
3から、図4(c)に示す特性を有する乗算係数√Aが
出力される。
On the other hand, the multiplication coefficient A (0) input from the input terminal 21 and changing like the waveform shown in FIG.
.Ltoreq.A.ltoreq.1, the operation unit 22 performs the operation of (1-x), and the operation unit 22 outputs the multiplication coefficient (1-A). The multiplication coefficient 乗 算 (1-A) having the characteristics shown in FIG. In addition, the arithmetic unit 23 performs an operation of √x on the multiplication coefficient A, and the arithmetic unit 2
3 outputs a multiplication coefficient √A having the characteristic shown in FIG.

【0022】これにより、乗算器25がオーディオデー
タDD1と乗算係数√Aとを乗算するとともに、乗算器2
6がオーディオデータDD2と乗算係数√(1−A)とを
乗算するので、加算器27は、乗算器25の出力データ
と乗算器26の出力データとを加算して、ピッチチェン
ジされたオーディオデータDOとして出力端子28を介
して出力する。
Thus, the multiplier 25 multiplies the audio data D D1 by the multiplication coefficient √A, and
6 multiplies the audio data DD2 by the multiplication coefficient √ (1-A), the adder 27 adds the output data of the multiplier 25 and the output data of the multiplier 26, and outputs the pitch-changed audio. through an output terminal 28 as data D O.

【0023】以上説明したように、従来は、乗算係数A
および(1−A)を、乗算器25および26において、
そのままオーディオデータDD1およびDD2と乗算してい
たので、乗算係数Aおよび(1−A)が0から1へ、お
よび1から0へ移行する部分で、図5(a)に示すよう
に、図示せぬスピーカから出力される音響が聴感上音量
が周期的に下がって、トレモロ効果が付与されたように
なっていたが、上述した第1の実施例によれば、乗算係
数√Aおよび√(1−A)を、乗算器25および26に
おいて、オーディオデータDD1およびDD2とそれぞれ乗
算するようにしたので、図5(b)に示すように、乗算
係数Aおよび(1−A)が0から1へ、および1から0
へ移行する部分においても、音響の音量が聴感上、下が
ることなく、スムーズにつながる。
As described above, conventionally, the multiplication coefficient A
And (1-A) in multipliers 25 and 26
Since the audio data DD1 and DD2 are directly multiplied, the multiplication coefficients A and (1-A) change from 0 to 1 and from 1 to 0 as shown in FIG. Although the sound output from the speaker (not shown) has a perceived audible volume that is periodically reduced to provide the tremolo effect, according to the first embodiment described above, the multiplication coefficients √A and √ Since (1-A) is multiplied by audio data D D1 and D D2 in multipliers 25 and 26, respectively, as shown in FIG. 5B, the multiplication coefficients A and (1-A) are 0 to 1 and 1 to 0
Also at the part where the transition is made, the sound volume is smoothly connected without lowering the audibility.

【0024】次に、この発明の第2の実施例について説
明する。図6はこの発明の第2の実施例による信号処理
装置を適用したパン回路の構成を示すブロック図であ
り、この図において、図1の各部に対応する部分には同
一の符号を付け、その説明を省略する。図6において、
35はオーディオデータDIと乗算係数√Aとを乗算す
る乗算器、36は乗算器35の出力データがRチャンネ
ルのオーディオデータDORとして出力される出力端子、
37はオーディオデータDIと乗算係数√(1−A)と
を乗算する乗算器、38は乗算器37の出力データがL
チャンネルのオーディオデータDOLとして出力される出
力端子である。
Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram showing a configuration of a pan circuit to which a signal processing apparatus according to a second embodiment of the present invention is applied. In this figure, parts corresponding to the respective parts in FIG. Description is omitted. In FIG.
35 a multiplier for multiplying the multiplication coefficient √A audio data D I, the output terminal 36 is the output data of the multiplier 35 is output as the audio data D OR the R channel,
37 audio data D I and the multiplication factor √ (1-A) and a multiplier for multiplying, 38 output data of the multiplier 37 is L
This output terminal is output as audio data D OL of the channel.

【0025】このような構成において、乗算係数Aを0
から1へ変化させると、出力端子36および38に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子36および38に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
In such a configuration, the multiplication coefficient A is set to 0
From 1 to 1, the sound radiated from the speakers (not shown) connected to the output terminals 36 and 38 spatially pans from left to right, and conversely, changes the multiplication coefficient A from 1 to 0. Then, the sound radiated from the speakers (not shown) connected to the output terminals 36 and 38 spatially pans from right to left.

【0026】この場合、一方のチャンネルの音響に対応
する電力をP0としたとき、Rチャンネルの音響に対応
する電力はA×P0となり、Lチャンネルの音響に対応
する電力は、(1−A)×P0となるので、図示せぬ左
右のスピーカから空間的に同距離にある部分における音
響の聴感上の電力、すなわち、音圧は、(3)式に示す
ように、乗算係数Aの値に関わらず、一定に保たれる。 A×P0+(1−A)×P0=P0・・・(3)
In this case, when the power corresponding to the sound of one channel is P 0 , the power corresponding to the sound of the R channel is A × P 0 , and the power corresponding to the sound of the L channel is (1-1). A) × P 0 , so that the power of the audible sound, that is, the sound pressure, at the portion spatially equidistant from the left and right speakers (not shown) is represented by the multiplication coefficient A, as shown in equation (3). Is kept constant regardless of the value of. A × P 0 + (1−A) × P 0 = P 0 (3)

【0027】ところで、以上説明した第1および第2の
実施例においては、いずれの場合も、演算器23および
24を用いてピッチチェンジするためおよびパンするた
めの乗算係数√Aおよび√(1−A)を求めることによ
り、乗算係数Aが0から1へ、および1から0へ移行す
る部分においても、音響の聴感上の音量が一定に保たれ
た。
In each of the first and second embodiments described above, in each case, the multiplication coefficients √A and √ (1−1) for pitch change and panning using the arithmetic units 23 and 24 are used. By obtaining A), the sound volume perceived by the sound was kept constant even in the portion where the multiplication coefficient A changed from 0 to 1 and from 1 to 0.

【0028】次に、上述した技術思想を基本とし、この
技術思想とは逆に、乗算係数Aが0から1へ、および1
から0へ移行する部分において、音響の聴感上の音量が
増加したり減少したりするようにすることも考えられ
る。それには、関数x2、(2x−x2)あるいは、3
xなどを用いればよい。これらの関数x2、(2x−
2)および3√xを演算する演算器39〜41の構成を
図7〜図9に示す。
Next, on the basis of the above-described technical idea, contrary to this technical idea, the multiplication coefficient A changes from 0 to 1 and 1
It is also conceivable to increase or decrease the volume of the sound perceived in the transition from 0 to 0. The function x 2 , (2x−x 2 ) or 3
x or the like may be used. These functions x 2 , (2x−
7 to 9 show the configurations of the computing units 39 to 41 for computing x 2 ) and 3 √x.

【0029】図7の演算器39において、42は入力デ
ータxを2乗する乗算器、図8の演算器40において、
43は入力データxと乗算係数2とを乗算する乗算器、
44は入力データxを2乗する乗算器、45は乗算器4
3の出力データから乗算器44の出力データを減算する
減算器である。また、図9の演算器41において、46
は第1の入力端に入力データxnが入力される減算器、
47は第1の入力端に減算器46の出力データが入力さ
れる加算器、48は加算器47の出力データを1演算時
間だけ遅延してデータyn-1として出力する遅延回路で
あり、データyn-1は、加算器47の第2の入力端に入
力されるとともに、入力データを2乗する乗算器49に
入力される。50は乗算器49の出力データyn-1 2とデ
ータyn-1とを乗算する乗算器であり、その出力データ
n-13を減算器46の第2の入力端に入力する。
In the computing unit 39 in FIG. 7, a multiplier 42 squares the input data x. In a computing unit 40 in FIG.
43 is a multiplier for multiplying the input data x by the multiplication coefficient 2;
44 is a multiplier for squaring the input data x, and 45 is a multiplier 4
3 is a subtractor for subtracting the output data of the multiplier 44 from the output data of No. 3. Further, in the arithmetic unit 41 of FIG.
Is a subtractor to which input data xn is input to a first input terminal,
47 is an adder to which the output data of the subtractor 46 is inputted to the first input terminal, 48 is a delay circuit for delaying the output data of the adder 47 by one operation time and outputting it as data yn -1 ; The data y n-1 is input to a second input terminal of the adder 47 and is input to a multiplier 49 that squares the input data. 50 is a multiplier for multiplying the output data y n-1 2 and the data y n-1 of the multiplier 49, and inputs the output data y n-13 to the second input of the subtractor 46.

【0030】ここで、演算器41の演算を漸化式で表す
と、(4)式となる。 yn=xn−yn-1 3+yn-1・・・(4) (4)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して、(5)式に示す3次方程
式の根となるので、演算器41よりy=3√Aが得られ
る。 y=A−Y3+y・・・(5)
Here, when the operation of the arithmetic unit 41 is represented by a recurrence equation, the following equation (4) is obtained. In y n = x n -y n- 1 3 + y n-1 ··· (4) (4) equation, when x n = A, data y n n →
Extreme for ∞ is converged, (5) since the roots of a cubic equation in the expression, y = 3 {square root} A is obtained from the arithmetic unit 41. y = A−Y 3 + y (5)

【0031】以上説明した演算器39〜41を上述した
ピッチチェンジ回路(図1参照)およびパン回路(図6
参照)の演算器23および24の代わりに用いたり、あ
るいは、図12のクロスフェード回路の乗算器3および
4の乗算係数入力端に設ければ、乗算係数A2、(2A
−A2)、√Aあるいは、3√Aは、乗算係数Aの変化に
対して図10に示すように変化し、これにより、聴感上
の音圧Pは乗算係数Aの変化に対応して図11に示すよ
うに変化して従来にない音響効果が得られる。
The arithmetic units 39 to 41 described above are replaced with the above-described pitch change circuit (see FIG. 1) and pan circuit (see FIG. 6).
12), or provided at the multiplication coefficient input terminals of the multipliers 3 and 4 of the cross-fade circuit in FIG. 12, the multiplication coefficients A 2 , (2A
−A 2 ), √A or 3 √A changes as shown in FIG. 10 with respect to the change of the multiplication coefficient A, whereby the sound pressure P on the audibility is changed in accordance with the change of the multiplication coefficient A. As shown in FIG. 11, an unprecedented sound effect can be obtained.

【0032】たとえば、演算器39〜41を図6に示す
パン回路に適用した場合、音像の定位が左右に動くとと
もに、音像の定位が聴取者から遠ざかったり、近付いた
りする。また、演算器39〜41を図12に示すクロス
フェード回路に適用した場合、オーディオデータDI1
らオーディオデータDI2への切換時、あるいは、オーデ
ィオデータDI2からオーディオデータDI1への切換時
に、音圧を下げて目立たなくしたり、あるいは、逆に音
圧を上げて目立つようにすることができる。
For example, when the arithmetic units 39 to 41 are applied to the pan circuit shown in FIG. 6, the localization of the sound image moves right and left, and the localization of the sound image moves away from or near the listener. When the arithmetic units 39 to 41 are applied to the cross-fade circuit shown in FIG. 12, when the audio data D I1 is switched to the audio data D I2 , or when the audio data D I2 is switched to the audio data D I1 , The sound pressure can be reduced to make it less noticeable, or conversely, the sound pressure can be made more noticeable.

【0033】なお、以上説明したピッチチェンジ回路、
パン回路およびクロスフェード回路は、上述したよう
に、信号処理装置(DSP)によって構成するので、実
際には、これらの回路に対応したマイクロプログラムが
DSPにおいてそれぞれ実行されることになる。したが
って、上述した演算器23、24、39〜41を簡単に
実現できるので、従来の直線補間の技術をそのまま用い
ることができ、特別な回路を追加する必要がない。
The pitch change circuit described above,
As described above, since the pan circuit and the cross-fade circuit are configured by the signal processing device (DSP), a microprogram corresponding to these circuits is actually executed in the DSP. Therefore, the arithmetic units 23, 24, and 39 to 41 described above can be easily realized, so that the conventional linear interpolation technique can be used as it is, and there is no need to add a special circuit.

【0034】[0034]

【発明の効果】以上説明したように、この発明では、ピ
ッチチェンジをクロスフェードによって行うものにおい
て、乗算係数を記憶したテーブルといった構成を省略で
きるので、メモリ容量を削減することができて構成の小
規模化が図れる。また、請求項2,3記載の発明では、
ピッチチェンジ時に音圧を一定に保つように乗算係数を
演算しているため、オーディオ信号のピッチを変化させ
る場合に、ピッチのみが変化して音圧は一定となってピ
ッチチェンジにおいて最適である。また、従来であれ
ば、ピッチチェンジ時に音圧が一定ではないために聴感
上音量が周期的に下がり、その結果として予期せぬトレ
モロ効果が付与されたようになっていたが、請求項2,
3記載の発明によればこうした問題が発生するのを防止
することができる。さらには、ピッチチェンジをクロス
フェードによって行うものにおいて、ピッチが変化する
時間を通して必ず音圧が一定になる。また、請求項4記
載の発明では、ピッチチェンジ回路などに対応するマイ
クロプログラムを信号処理装置上で実行しているため、
従来の回路構成を変更することなく複数の演算手段を実
現することができる。
As described above, according to the present invention, in the case where the pitch is changed by crossfading, the configuration such as the table storing the multiplication coefficients can be omitted, so that the memory capacity can be reduced and the configuration can be reduced. The scale can be increased. In the inventions according to claims 2 and 3,
Since the multiplication coefficient is calculated so as to keep the sound pressure constant at the time of the pitch change, when the pitch of the audio signal is changed, only the pitch changes and the sound pressure becomes constant, which is optimal in the pitch change. Conventionally, since the sound pressure is not constant at the time of pitch change, the volume of the sound is periodically reduced due to hearing, and as a result, an unexpected tremolo effect is provided.
According to the invention described in the third aspect, it is possible to prevent such a problem from occurring. Further, in the case where the pitch is changed by crossfading, the sound pressure is always constant throughout the time when the pitch changes. In the invention according to claim 4, a microprogram corresponding to a pitch change circuit or the like is executed on the signal processing device.
A plurality of arithmetic means can be realized without changing the conventional circuit configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1の実施例による信号処理装置
を適用したピッチチェンジ回路の構成を示すブロック図
である。
FIG. 1 is a block diagram showing a configuration of a pitch change circuit to which a signal processing device according to a first embodiment of the present invention is applied.

【図2】 アドレス生成回路16の構成を示すブロック
図である。
FIG. 2 is a block diagram showing a configuration of an address generation circuit 16;

【図3】 演算器23の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a computing unit 23.

【図4】 読出アドレスRA’1およびRA’2の波形の
一例および図1に示す回路の各部から出力される乗算係
数の波形の一例を示す図である。
4 is a diagram showing an example of a read address RA '1 and RA' 2 of an example and each part of the multiplication coefficient output from the waveform of the circuit shown in Figure 1 of the waveform.

【図5】 この発明の第1の実施例と従来の技術とを比
較して説明するための図である。
FIG. 5 is a diagram for comparing and explaining the first embodiment of the present invention and a conventional technique.

【図6】 この発明の第2の実施例による信号処理装置
を適用したパン回路の構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a pan circuit to which a signal processing device according to a second embodiment of the present invention is applied.

【図7】 演算器33の構成を示すブロック図である。FIG. 7 is a block diagram illustrating a configuration of a computing unit 33.

【図8】 演算器34の構成を示すブロック図である。FIG. 8 is a block diagram showing a configuration of a computing unit 34.

【図9】 演算器35の構成を示すブロック図である。FIG. 9 is a block diagram illustrating a configuration of a computing unit 35.

【図10】 乗算係数A,A2,(2A−A2),√Aお
よび3√Aの特性の一例を示す図である。
FIG. 10 is a diagram illustrating an example of characteristics of multiplication coefficients A, A 2 , (2A−A 2 ), √A, and 3 √A.

【図11】 乗算係数A,A2,(2A−A2),√Aお
よび3√Aに対する聴感上の電力Pの特性の一例を示す
図である。
FIG. 11 is a diagram illustrating an example of characteristics of power P on audibility with respect to multiplication coefficients A, A 2 , (2A−A 2 ), √A, and 3 √A.

【図12】 従来のクロスフェード回路の構成例を示す
ブロック図である。
FIG. 12 is a block diagram illustrating a configuration example of a conventional crossfade circuit.

【図13】 乗算係数k1およびk2の特性の一例を示す
図である。
FIG. 13 is a diagram illustrating an example of characteristics of multiplication coefficients k 1 and k 2 .

【図14】 従来のパン回路の構成例を示すブロック図
である。
FIG. 14 is a block diagram illustrating a configuration example of a conventional pan circuit.

【図15】 図14に示すパン回路の不都合点を説明す
るための図である。
FIG. 15 is a diagram for explaining inconveniences of the pan circuit shown in FIG. 14;

【符号の説明】[Explanation of symbols]

22〜24,39〜41……演算器、25,26,3
4,35,37,42〜44,49,50……乗算器、
27,31,47……加算器、30,45,46……減
算器、33,48……遅延回路。
22 to 24, 39 to 41: arithmetic unit, 25, 26, 3
4, 35, 37, 42 to 44, 49, 50 ... multiplier
27, 31, 47 ... adder, 30, 45, 46 ... subtractor, 33, 48 ... delay circuit.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 1系統の入力端と複数系統の出力端を有
する記憶手段と、 前記記憶手段に対して前記入力端へオーディオ信号を書
き込むとともに、前記複数系統の出力端から前記書き込
みの速度とは異なる速度で前記オーディオ信号を読み出
し、かつ、読み出された複数系統の各オーディオ信号の
位相が互いに異なるように制御する記憶制御手段と、 前記複数系統のオーディオ信号を互いにクロスフェード
させるとともに、前記複数系統のオーディオ信号の時間
的な音圧変化を制御する複数の乗算係数の係数値を演算
によって作成する複数の演算手段と、 前記記憶制御手段が読み出した前記複数系統のオーディ
オ信号と前記複数の乗算係数とをそれぞれ乗算する複数
の乗算手段と、 該乗算係数が乗算された複数系統のオーディオ信号を混
合する混合手段とを具備し、 前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴とする信号処理装置。
1. A storage device having one input terminal and a plurality of output terminals, an audio signal is written to the input terminal in the storage device, and the writing speed from the plurality of output terminals is determined. Read out the audio signal at different speeds, and storage control means for controlling the phases of the read multiple audio signals to be different from each other, and cross-fading the multiple audio signals to each other, A plurality of calculating means for calculating a coefficient value of a plurality of multiplication coefficients for controlling a temporal sound pressure change of a plurality of audio signals; and the plurality of audio signals read by the storage control means and the plurality of A plurality of multiplying means for respectively multiplying the multiplication coefficient and a plurality of audio signals multiplied by the multiplication coefficient; That mixture and means, signal processing apparatus temporal variation of sound pressure with respect to the input audio signal in the storage means and performing a pitch change controlled.
【請求項2】 1系統の入力端と複数系統の出力端を有
する記憶手段と、 前記記憶手段に対して前記入力端へオーディオ信号を書
き込むとともに、前記複数系統の出力端から前記書き込
みの速度とは異なる速度で前記オーディオ信号を読み出
し、かつ、読み出された複数系統の各オーディオ信号の
位相が互いに異なるように制御する記憶制御手段と、 前記複数系統のオーディオ信号を互いにクロスフェード
させるとともに、前記複数系統のオーディオ信号を混合
したオ−ディオ信号の音圧が時間的に一定であるように
制御する複数の乗算係数の係数値を演算によって作成す
複数の演算手段と、 前記記憶制御手段が読み出した前記複数系統のオ−ディ
オ信号と前記複数の乗算係数とをそれぞれ乗算する複数
の乗算手段と、 該乗算係数が乗算された複数系統のオーディオ信号を混
合する混合手段とを具備し、 前記記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行うことを特徴とす
る信号処理装置。
2. A storage device having one input terminal and a plurality of output terminals, and an audio signal is written to the input terminal in the storage device, and the writing speed from the plurality of output terminals is determined. Read out the audio signal at different speeds, and storage control means for controlling the phases of the read multiple audio signals to be different from each other, and cross-fading the multiple audio signals to each other, A plurality of operation means for generating coefficient values of a plurality of multiplication coefficients for controlling the sound pressure of an audio signal obtained by mixing a plurality of systems of audio signals so as to be constant over time; A plurality of multiplying means for multiplying the plurality of systems of audio signals by the plurality of multiplication coefficients, respectively; Comprising a mixing means for mixing the audio signals of a plurality of systems which, signal processing apparatus and performs pitch change while maintaining the sound pressure constant with respect to the input audio signal in the storage means.
【請求項3】 前記複数の演算手段は前記混合されたオ
ーディオ信号の音圧を時間的に一定にするために、前記
複数の乗算係数の2乗和が一定であるように演算するも
のであることを特徴とする請求項2記載の信号処理装
置。
3. The plurality of calculating means performs a calculation so that the sum of squares of the plurality of multiplication coefficients is constant in order to keep the sound pressure of the mixed audio signal constant over time. 3. The signal processing device according to claim 2, wherein:
【請求項4】 前記信号処理装置はマイクロプログラム
を実行することによりその動作制御がなされ、前記複数
演算手段は前記マイクロプログラムの一部として実現
されているものであって、前記複数の乗算係数の各係数
値と前記複数系統のオーディオ信号とを各々演算するも
のであることを特徴とする請求項1乃至3の何れかの項
記載の信号処理装置。
Wherein said signal processing device operation control is performed by executing a microprogram, said plurality
The calculating means is realized as a part of the microprogram , and calculates each coefficient value of the plurality of multiplication coefficients and the plurality of audio signals. Item 4. The signal processing device according to any one of Items 1 to 3.
JP33077592A 1992-12-10 1992-12-10 Signal processing device Expired - Fee Related JP3214936B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33077592A JP3214936B2 (en) 1992-12-10 1992-12-10 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33077592A JP3214936B2 (en) 1992-12-10 1992-12-10 Signal processing device

Publications (2)

Publication Number Publication Date
JPH06177676A JPH06177676A (en) 1994-06-24
JP3214936B2 true JP3214936B2 (en) 2001-10-02

Family

ID=18236408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33077592A Expired - Fee Related JP3214936B2 (en) 1992-12-10 1992-12-10 Signal processing device

Country Status (1)

Country Link
JP (1) JP3214936B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728489B2 (en) 1992-04-08 2004-04-27 Hitachi, Ltd. Optical transmission system constructing method and system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4779553B2 (en) * 2005-10-06 2011-09-28 ヤマハ株式会社 Audio signal companding method and audio signal companding device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728489B2 (en) 1992-04-08 2004-04-27 Hitachi, Ltd. Optical transmission system constructing method and system

Also Published As

Publication number Publication date
JPH06177676A (en) 1994-06-24

Similar Documents

Publication Publication Date Title
US4998281A (en) Effect addition apparatus
US5502277A (en) Filter device and electronic musical instrument using the filter device
EP0734018B1 (en) Audio data processing apparatus
JP4702392B2 (en) Resonant sound generator and electronic musical instrument
JP3214936B2 (en) Signal processing device
JPH0798586A (en) Sound source device for electronic music instrument
JP2009175677A (en) Resonance sound adding device and electronic musical instrument
JP3347338B2 (en) Music synthesizer
JP3341777B2 (en) Effect giving device
JPH0535277A (en) Electronic nusical instrument
JP3844214B2 (en) Modulation waveform generator
JPH0131638B2 (en)
JP3230449B2 (en) Signal processing device
JP2933186B2 (en) Music synthesizer
JP3085801B2 (en) Modulation signal generator
JP2905904B2 (en) Electronic musical instrument signal processor
JP2679443B2 (en) Touch response device for electronic musical instruments
JP2950456B2 (en) Electronic musical instrument
JP3480063B2 (en) Music synthesizer
JP5035388B2 (en) Resonant sound generator and electronic musical instrument
JP3217739B2 (en) Digital filter device and digital filter method
JPH02108099A (en) Waveform interpolating device
JP3201553B2 (en) Electronic musical instrument
JP3282438B2 (en) Music signal synthesizer
JPH02293795A (en) Effect sound controller

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees