JP3355139B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3355139B2
JP3355139B2 JP32200498A JP32200498A JP3355139B2 JP 3355139 B2 JP3355139 B2 JP 3355139B2 JP 32200498 A JP32200498 A JP 32200498A JP 32200498 A JP32200498 A JP 32200498A JP 3355139 B2 JP3355139 B2 JP 3355139B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
substrate
lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32200498A
Other languages
Japanese (ja)
Other versions
JP2000150708A (en
Inventor
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP32200498A priority Critical patent/JP3355139B2/en
Publication of JP2000150708A publication Critical patent/JP2000150708A/en
Application granted granted Critical
Publication of JP3355139B2 publication Critical patent/JP3355139B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体チップお
よび半導体チップ用基板を対向させ、両者の所定部分を
リードによって接続し、かつ、両者の間に樹脂を注入し
た型の半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a semiconductor chip and a semiconductor chip substrate are opposed to each other, predetermined portions of both are connected by leads, and a resin is injected between the two. .

【0002】[0002]

【従来の技術】樹脂封止型の半導体装置の1種として、
例えば、特開平9−260533号公報に開示のものが
ある。図5(A)はこの半導体装置10を、厚さ方向に
沿って切った断面図である。
2. Description of the Related Art As one type of a resin-encapsulated semiconductor device,
For example, there is one disclosed in JP-A-9-260533. FIG. 5A is a cross-sectional view of the semiconductor device 10 taken along the thickness direction.

【0003】この公報に開示された半導体装置10は、
半導体チップ用基板11と、これと対向配置された半導
体チップ13と、基板11の配線パターン15bおよび
チップ13の接続部13a同士を接続しているリード1
5aと、これら基板11およびチップ13間の隙間およ
びリード15aを覆っている樹脂17とを具える。ただ
し、リード15aは、金属箔15の一部分で構成されて
いて、この金属箔15の残りの部分は、配線パターン1
5bとなっている。この配線パターン15bは、半導体
チップ用基板11の、チップ実装面とは反対面で、該基
板11に接着してある。
[0003] The semiconductor device 10 disclosed in this publication is
The semiconductor chip substrate 11, the semiconductor chip 13 facing the semiconductor chip 13, and the lead 1 connecting the wiring pattern 15 b of the substrate 11 and the connection portion 13 a of the chip 13 to each other
5a and a resin 17 covering the gap between the substrate 11 and the chip 13 and the leads 15a. However, the lead 15a is formed by a part of the metal foil 15, and the remaining part of the metal foil 15 is
5b. The wiring pattern 15b is adhered to the semiconductor chip substrate 11 on the surface opposite to the chip mounting surface of the substrate 11.

【0004】この半導体装置10では、半導体チップ用
基板11と半導体チップ13との間の隙間をエラストマ
ー樹脂17aで封止してある。温度変化に起因して半導
体装置で生じる歪みを、低減するためである。さらに、
リード15aは、半導体チップ用基板11と接続されて
いる部分15b以外を除いて、第2の樹脂17bで封止
してある。なお、図5(A)において、19は外部との
接続に用いられる外部接続部である。
In the semiconductor device 10, a gap between the semiconductor chip substrate 11 and the semiconductor chip 13 is sealed with an elastomer resin 17a. This is to reduce distortion generated in the semiconductor device due to a temperature change. further,
The lead 15a is sealed with a second resin 17b except for a portion 15b connected to the semiconductor chip substrate 11. In FIG. 5A, reference numeral 19 denotes an external connection unit used for connection with the outside.

【0005】図5(B)は、上記の半導体装置10から
類推される他の樹脂封止型の半導体装置20を示した断
面図である。この場合、半導体チップ用基板21は、支
持体21aと、この支持体の第1の面に設けられ、金属
箔からなり、リード21bとされる部分が連続している
(断面図では連続部分は見えず)配線パターン21cと
を具える。さらに、この半導体チップ用基板21は、外
部接続部21dを具える。この外部接続部21dは、一
端が支持体21aのスルーホール21eを介して配線パ
ターン21cに接続され他端が外部との接続に用いられ
る。この半導体装置20では、半導体チップ用基板21
の配線パターン形成面と、半導体チップ13の回路形成
面とを対向させてある。そして、リード21bの一端を
半導体チップ13の接続部13aに接続してある。さら
に、半導体チップ用基板21と半導体チップ13との間
の隙間、および、リード21bの配線パターン21cに
接続している箇所21baを、エラストマー樹脂17a
で封止してある。さらに、21bの残りの部分21bb
を、第2の樹脂17bで封止してある。
FIG. 5B is a cross-sectional view showing another resin-sealed semiconductor device 20 inferred from the semiconductor device 10 described above. In this case, the semiconductor chip substrate 21 is provided on the support 21a and the first surface of the support, is made of a metal foil, and the portion serving as the lead 21b is continuous (in the sectional view, the continuous portion is (Not visible) and a wiring pattern 21c. Further, the semiconductor chip substrate 21 has an external connection portion 21d. One end of the external connection portion 21d is connected to the wiring pattern 21c through the through hole 21e of the support 21a, and the other end is used for connection to the outside. In this semiconductor device 20, the semiconductor chip substrate 21
And the circuit formation surface of the semiconductor chip 13 are opposed to each other. One end of the lead 21b is connected to the connection portion 13a of the semiconductor chip 13. Further, a gap between the semiconductor chip substrate 21 and the semiconductor chip 13 and a portion 21ba of the lead 21b connected to the wiring pattern 21c are formed by the elastomer resin 17a.
Sealed with. Furthermore, the remaining portion 21bb of 21b
Is sealed with a second resin 17b.

【0006】上記の各構造は、半導体装置の薄型化、小
型化、軽量化に好ましい構造の1つとして、注目されて
いる。
[0006] Each of the above structures has attracted attention as one of preferred structures for reducing the thickness, size, and weight of a semiconductor device.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置10または20では、いずれの場合
も、リードの、配線パターンと接続している箇所(15
bまたは21ba)と、残りの部分(15aまたは21
bb)とが、異なる状態下におかれる。すなわち、図5
(A)の例では、接続箇所15bは未封止状態、残りの
部分15aが樹脂封止状態になる。図5(B)の例で
は、接続箇所21baと残りの部分21bbとが互いに
異なる樹脂で封止された状態になる。
However, in the conventional semiconductor device 10 or 20 described above, in each case, the portion (15) of the lead connected to the wiring pattern is required.
b or 21ba) and the rest (15a or 21ba)
bb) are placed under different conditions. That is, FIG.
In the example of (A), the connection portion 15b is in an unsealed state, and the remaining portion 15a is in a resin-sealed state. In the example shown in FIG. 5B, the connection portion 21ba and the remaining portion 21bb are sealed with different resins.

【0008】ところで、半導体装置の分野では、信頼性
試験の一環として、半導体装置を異なる複数の温度下
(常温、低温、高温など)にさらす試験(いわゆるヒー
トサイクル試験)が実施される。
In the field of semiconductor devices, a test (so-called heat cycle test) in which the semiconductor device is exposed to a plurality of different temperatures (normal temperature, low temperature, high temperature, etc.) is performed as part of a reliability test.

【0009】このようなヒートサイクル試験を上述の従
来の半導体装置に実施した場合、リード(15や21
b)が断線し易いという問題点があった。これは、例え
ば、図5(B)の例で考えれば、リード21bの、配線
パターン21cと接続した箇所21baと、残りの部分
21bbとが、異なる樹脂17a、17bで封止されて
いるため、これら樹脂17a、17bそれぞれの熱膨張
係数の違いに起因する応力が、上記のヒートサイクル試
験中に、リード21bに及んで、リード21bが引っ張
られたり、圧縮されたりして疲労することが原因と考え
られる。
When such a heat cycle test is performed on the above-described conventional semiconductor device, the lead (15 or 21)
There is a problem that b) is easily disconnected. This is because, for example, in the example of FIG. 5B, the portion 21ba of the lead 21b connected to the wiring pattern 21c and the remaining portion 21bb are sealed with different resins 17a and 17b. The stress caused by the difference in the coefficient of thermal expansion between each of the resins 17a and 17b reaches the lead 21b during the heat cycle test, and the lead 21b is pulled or compressed, resulting in fatigue. Conceivable.

【0010】従って、これを解決できる構造を有した半
導体装置の製造を容易にする製造方法が望まれる。
Therefore, there is a need for a manufacturing method which facilitates the manufacture of a semiconductor device having a structure capable of solving this problem.

【0011】[0011]

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【課題を解決するための手段】そこで、この出願の半導
体装置の製造方法の発明によれば、半導体チップ用基板
として、支持体と、該支持体の第1の面に設けられ、金
属箔からなり、半導体チップ側の接続部と接続されるリ
ードの前身部分を含む配線パターンとを具える基板を用
意する。そして、樹脂封止を次のような工程を含む工程
で実施する。
According to the invention of a method for manufacturing a semiconductor device of the present application, a substrate for a semiconductor chip and a metal foil provided on the first surface of the substrate are provided. In this case, a substrate having a connection portion on the semiconductor chip side and a wiring pattern including a predecessor portion of a lead to be connected is prepared. Then, resin sealing is performed in a step including the following steps.

【0016】すなわち、上記用意した半導体チップ用基
板および半導体チップのいずれか一方の、他方と対向す
る面の所定領域に樹脂を塗布する工程と、この樹脂の塗
布を終えた後、前記基板および半導体チップを、前記樹
脂がチップ側接続部に押し広がることのない第1の間隔
をもって、対向させる工程と、該対向させた半導体チッ
プ用基板の前記リードの前身部分を、前記半導体チップ
側の接続部と接触するように曲げ、かつ、該チップ側接
続部と接続して、当該リードを形成する工程と、該接続
が済んだ基板およびチップの間隔を、前記樹脂が、前記
リードを、前記配線パターンおよびチップ側接続部と接
続されている部分も含めて覆うように、押し広がるよう
に、狭める工程とを含む工程で実施する。
That is, a step of applying a resin to a predetermined region of a surface of one of the prepared semiconductor chip substrate and the semiconductor chip opposite to the other, and after the resin application is completed, A step of causing the chips to face each other at a first interval such that the resin does not spread to the chip-side connection section; and a step of connecting the front part of the lead of the semiconductor chip substrate facing the chip to the connection section on the semiconductor chip side. Forming a lead by connecting the chip and the chip-side connection portion to form a lead, and by setting the distance between the substrate and the chip after the connection, the resin forms the lead on the wiring pattern. And a step of pressing and expanding so as to cover the portion connected to the chip-side connection portion.

【0017】なお、樹脂を塗布する所定領域とは、チッ
プ側接続部に樹脂が付着しない領域である。典型的に
は、塗布面の中央を含むある範囲の領域である。
The predetermined area to which the resin is applied is an area where the resin does not adhere to the chip-side connection portion. Typically, it is a certain area including the center of the application surface.

【0018】この製造方法の発明によれば、半導体チッ
プ用基板と半導体チップとの間に樹脂を供給した後に、
リードはチップ側の接続部に接続される。その後、半導
体チップ用基板および半導体チップの間隔を、所定の間
隔まで狭めることで、リード全体を樹脂で埋める。従っ
て、半導体チップ用基板および半導体チップ間の隙間
と、リード全体とを同一の樹脂で封止することを、容易
に行うことができる。
According to the invention of this manufacturing method, after supplying the resin between the semiconductor chip substrate and the semiconductor chip,
The lead is connected to the connection part on the chip side. Thereafter, the distance between the semiconductor chip substrate and the semiconductor chip is reduced to a predetermined distance, so that the entire lead is filled with resin. Therefore, the gap between the semiconductor chip substrate and the semiconductor chip and the entire lead can be easily sealed with the same resin.

【0019】なお、この出願の各発明は、半導体チップ
用基板と半導体チップとの間を、リードにより接続して
あり、かつ、少なくともリードを樹脂で封止してある種
々の半導体装置に適用できる。好ましくは、外部接続端
子がBGA(ボールグリッドアレイ)とされた半導体装
置、より好ましくは、FBGA(ファインピッチボール
グリッドアレイ)とされた半導体装置に適用するのが良
い。これらは、小型化が要求されるため、本願の発明を
適用する意味が大だからである。
Each invention of this application can be applied to various semiconductor devices in which a semiconductor chip substrate and a semiconductor chip are connected by leads and at least the leads are sealed with resin. . Preferably, the present invention is applied to a semiconductor device having an external connection terminal of a BGA (ball grid array), and more preferably a semiconductor device of an FBGA (fine pitch ball grid array). These are required to be miniaturized, and therefore, the significance of applying the invention of the present application is great.

【0020】[0020]

【発明の実施の形態】以下、図面を参照して、この出願
の半導体装置の製造方法の各発明の実施の形態について
説明する。しかしながら、説明に用いる各図はこの発明
を理解できる程度に、各構成成分の寸法、形状、配置関
係などを概略的に示してあるにすぎない。また、以下の
各図において、同様な構成成分については同一の番号を
付して示し、その重複する説明を省略することもある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the invention of a method for manufacturing a semiconductor device of the present application will be described with reference to the drawings. However, the drawings used in the description merely schematically show the dimensions, shapes, arrangement relations, and the like of the components so that the present invention can be understood. In the following drawings, similar components are denoted by the same reference numerals, and overlapping description may be omitted.

【0021】先ず、参考のため、この発明により得られ
る半導体装置30について簡単に説明する。図1は、半
導体装置30をその厚み方向に沿って切った断面図であ
る。
First, a semiconductor device 30 obtained by the present invention will be briefly described for reference. FIG. 1 is a cross-sectional view of the semiconductor device 30 cut along the thickness direction.

【0022】この半導体装置30は、配線パターン31
bを持つ半導体チップ用基板31と、該基板31に対向
配置された半導体チップ33と、配線パターン31bお
よびチップ側の接続部33aを接続しているリード31
cと、封止用樹脂35とを具える。
This semiconductor device 30 has a wiring pattern 31
b, a semiconductor chip 33 disposed opposite to the substrate 31, a lead 31 connecting a wiring pattern 31b and a connection portion 33a on the chip side.
c and a sealing resin 35.

【0023】半導体チップ用基板31は、支持体31a
と、この支持体31aの、チップ33側になる第1の面
に設けられ、金属箔からなり、リード31cとされる部
分が連続(一体化(断面図では連続部分は見えず))し
ている配線パターン31bとを具える。さらに、この半
導体チップ用基板31は、外部との接続に用いられる外
部接続部31dを第2の面に具える。この外部接続部3
1dは、一端が支持体31aに設けたスルーホール31
eを介して配線パターン31bに接続され、他端が外部
(例えばマザーボードなど)との接続に使用される。
The semiconductor chip substrate 31 includes a support 31a.
The portion of the support 31a, which is provided on the first surface on the chip 33 side, is made of metal foil, and is used as the lead 31c is continuous (integrated (the continuous portion is not visible in the cross-sectional view)). Wiring pattern 31b. Further, the semiconductor chip substrate 31 has an external connection portion 31d used for connection with the outside on the second surface. This external connection 3
1d is a through hole 31 having one end provided on the support 31a.
e, and the other end is used for connection to the outside (for example, a motherboard).

【0024】支持体31aは、例えば、ガラスエポキ
シ、またはセラミックス、または高分子材料のフィルム
例えばポリイミドのフィルムで構成出来る。好ましく
は、高分子材料のフィルム、より好ましくは、ポリイミ
ドのフィルムが好ましい。このようなフィルムである
と、半導体装置の量産に適する多連型の半導体チップ用
基板を構成出来るからである。すなわち、多数の半導体
チップ用基板31が支持部材としてのテープ本体にブリ
ッジで連結されている形態の多連型の基板(例えば図2
に示すもの)を構成できるからである。
The support 31a can be made of, for example, a film of glass epoxy, ceramics, or a polymer material, for example, a polyimide film. Preferably, a polymer film, more preferably, a polyimide film is used. This is because such a film can form a multiple-type semiconductor chip substrate suitable for mass production of semiconductor devices. That is, a multiple type substrate in which a large number of semiconductor chip substrates 31 are connected to a tape body as a support member by a bridge (for example, FIG.
) Can be configured.

【0025】配線パターン31bおよびこれに連続する
リード31cは、例えば銅箔で形成できる。すなわち、
銅箔を、配線パターン31bおよびリード31cの形状
にパターニングしたものを、支持体31aに設ける(接
着する)ことで、配線パターン31bおよびリード31
cを構成することができる。
The wiring pattern 31b and the leads 31c connected thereto can be formed of, for example, copper foil. That is,
The copper foil patterned into the shape of the wiring pattern 31b and the lead 31c is provided (adhered) to the support 31a, so that the wiring pattern 31b and the lead 31 are formed.
c can be configured.

【0026】配線パターン31bの平面的なパターン形
状(図示せず)は、半導体装置30の設計に応じたパタ
ーンとなっている。
The planar pattern shape (not shown) of the wiring pattern 31b is a pattern according to the design of the semiconductor device 30.

【0027】リード31cは、配線パターン31bに連
続している(接続されている)部分31caと、チップ
側接続部33aに接続されている部分31cbと、これ
らの中間部分(リードの中間部分)31ccとから成
る。
The lead 31c has a portion 31ca continuous (connected) to the wiring pattern 31b, a portion 31cb connected to the chip side connection portion 33a, and an intermediate portion (intermediate portion of the lead) 31cc. Consisting of

【0028】外部接続部31dは、任意好適な構造と出
来る。この実施の形態の外部接続部31dは、ハンダボ
ールからなるボールグリッドアレイとしてある。
The external connection portion 31d can have any suitable structure. The external connection portion 31d of this embodiment is a ball grid array made of solder balls.

【0029】また、半導体チップ33は、その基板31
と対向する面(回路形成面)の端部に、チップ側接続部
33aを具える。既に説明したが、このチップ側接続部
33aに、リード31cの一部分33cbは接続されて
いる。
The semiconductor chip 33 is mounted on the substrate 31
A chip-side connection portion 33a is provided at an end of a surface (circuit formation surface) opposed to. As described above, a part 33cb of the lead 31c is connected to the chip-side connection part 33a.

【0030】樹脂35は、少なくとも、リード31c全
体を覆っている部分は、同一の樹脂としてある。従っ
て、リード31cを、その配線パターン31bおよびチ
ップ側接続部33aと接続されている部分31ca、3
1cbを含めて、同一の樹脂で覆うことができる。
The resin 35 has at least a portion covering the entire lead 31c as the same resin. Accordingly, the leads 31c are connected to the portions 31ca, 3ca, 3c connected to the wiring pattern 31b and the chip side connection portion 33a.
1cb and the same resin can be covered.

【0031】この樹脂35は、設計に応じた任意の樹脂
とすることができる。この樹脂は、リード31cと熱膨
張係数が同じか近いものが好ましい。また、弾性に富む
ものの方が好ましい。
The resin 35 can be any resin according to the design. This resin preferably has the same or similar thermal expansion coefficient as that of the lead 31c. Further, those having high elasticity are preferable.

【0032】また、好ましくは、基板31とチップ33
との隙間もこの樹脂35で封止しておくのが良い。この
実施の形態ではそうしている。従って、この例の場合、
半導体チップ用基板31と半導体チップ33との隙間お
よびリード31c全体が、同一の樹脂35によって封止
されている。
Preferably, the substrate 31 and the chip 33
Is preferably sealed with the resin 35. This is the case in this embodiment. Therefore, in this example,
The gap between the semiconductor chip substrate 31 and the semiconductor chip 33 and the entire lead 31c are sealed with the same resin 35.

【0033】この参考例の半導体装置30によれば、少
なくとも、リード31c全体が同一の樹脂によって封止
されている樹脂封止型の半導体装置が実現される。その
ため、従来の半導体装置で、リードの、配線パターンと
接続された部分と、残りの部分とが、異なる状態下にお
かれることで生じていたリードの断線という問題を、防
止することができる。
According to the semiconductor device 30 of this embodiment, a resin-sealed semiconductor device in which at least the entire lead 31c is sealed with the same resin is realized. For this reason, in the conventional semiconductor device, it is possible to prevent a problem of disconnection of the lead caused by placing the part of the lead connected to the wiring pattern and the remaining part in different states.

【0034】次に、半導体装置の製造方法の発明の実施
の形態について説明する。この説明を図2〜図4を参照
して説明する。
Next, an embodiment of the invention of a method of manufacturing a semiconductor device will be described. This will be described with reference to FIGS.

【0035】ここで、多連型の半導体チップ用基板を用
いて半導体装置30を製造する例を説明する。
Here, an example in which the semiconductor device 30 is manufactured using a multiple semiconductor chip substrate will be described.

【0036】図2(A)は、この多連型の半導体チップ
用基板の一例を示した断面図(ただし切り口の図)、図
2(B)はその平面図である。なお、図2(A)は、図
2(B)のI−I線に沿った断面に相当する。
FIG. 2A is a cross-sectional view (a cutaway view) showing an example of this multiple semiconductor chip substrate, and FIG. 2B is a plan view thereof. Note that FIG. 2A corresponds to a cross section along line II in FIG. 2B.

【0037】この図2に示した例は、上述した半導体チ
ップ用基板31であって外部接続部31dを形成する前
の状態の基板31を、多数個、ブリッジ43(ここでは
リード31cの前身部分も兼ねるもの)によって、支持
部材41に連結して構成した、多連型の半導体チップ用
基板45である。
In the example shown in FIG. 2, a large number of the substrates 31 in the above-described semiconductor chip substrate 31 before the external connection portion 31d is formed are bridged 43 (here, the predecessor portion of the lead 31c). The semiconductor chip substrate 45 is a multiple-type semiconductor chip substrate that is connected to the support member 41 by means of the same.

【0038】もちろん、この図2に示した例は、この発
明を理解するための単なる例にすぎない。実際の多連型
の半導体チップ用基板の構造をかなり簡略化して示して
ある。
Of course, the example shown in FIG. 2 is merely an example for understanding the present invention. The structure of the actual multiple semiconductor chip substrate is shown in a considerably simplified manner.

【0039】図3〜図4は、上記の多連型の半導体チッ
プ用基板45を用いてこの発明の半導体装置30を製造
する工程図である。
FIGS. 3 and 4 are process diagrams for manufacturing the semiconductor device 30 of the present invention using the multiple semiconductor chip substrate 45 described above.

【0040】先ず、半導体チップ用基板として、上記の
多連型の基板45を用いる。この基板45のブリッジ4
3は、配線パターン31bと一体に形成された金属箔
(例えば銅箔)の一部分である。然も、このブリッジ4
3の一部分が、後にリード31cになる。従って、この
実施の形態の場合、このブリッジ43が、リード31c
の前身部分である。
First, the multiple substrate 45 described above is used as a substrate for a semiconductor chip. Bridge 4 of this substrate 45
Reference numeral 3 denotes a part of a metal foil (for example, a copper foil) formed integrally with the wiring pattern 31b. Of course, this bridge 4
A part of 3 will later become a lead 31c. Therefore, in the case of this embodiment, the bridge 43 is connected to the lead 31c.
It is the predecessor part of.

【0041】次に、基板31側または半導体チップ33
側のいずれかに封止用樹脂を塗布する。もちろん、両方
に塗布しても構わない。この実施の形態では、図3
(A)に示したように、基板45の内の1つの半導体チ
ップ用基板31の、配線パターン31bを設けてある面
に、封止用の樹脂35を塗布する。こうした方が、チッ
プ側に塗布するより、樹脂の塗布が容易だからである。
Next, the substrate 31 side or the semiconductor chip 33
Apply sealing resin to one of the sides. Of course, both may be applied. In this embodiment, FIG.
As shown in (A), a sealing resin 35 is applied to the surface of one of the substrates 45, on which the wiring pattern 31b is provided, of the semiconductor chip substrate 31. This is because the application of the resin is easier than the application on the chip side.

【0042】なお、樹脂35は、上記面の中央付近に塗
布するのが好ましい。こうすれば、チップ側接続部33
aにリード31cを接続する前に、樹脂がチップ接続部
33aに付着するのを防止し易い。また、この樹脂35
の量は、後に、基板31およびチップ33間の間隔を狭
めた時にこれら基板等によって樹脂が押されてリード3
1c全体を埋めることができる様な量にする。また、こ
の樹脂35として、上記間隔を狭めるまでは自身が流れ
ないような粘度の樹脂を用いるのが良い。さらに樹脂3
5として、硬化後も弾性を持つ樹脂の方が好ましい。弾
性を持つ樹脂であると、例えば温度変化に起因する応力
が半導体装置で生じても、それを緩和し易い等の利点が
得られるからである。
The resin 35 is preferably applied near the center of the above-mentioned surface. In this case, the chip-side connection portion 33
It is easy to prevent the resin from adhering to the chip connecting portion 33a before connecting the lead 31c to a. In addition, this resin 35
When the distance between the substrate 31 and the chip 33 is reduced later, the resin is
The amount is set such that the entire 1c can be filled. Further, as the resin 35, it is preferable to use a resin having a viscosity such that the resin does not flow until the interval is reduced. Further resin 3
For 5, it is preferable to use a resin having elasticity even after curing. This is because, if the resin has elasticity, for example, even if a stress due to a temperature change occurs in the semiconductor device, advantages such as easy relaxation can be obtained.

【0043】樹脂35の塗布を終えた後、今度は、図3
(B)に示したように、基板45の内の1つの半導体チ
ップ用基板31と、半導体チップ33とを、樹脂35を
塗布した面が半導体チップ33の回路形成面と対向する
ように、かつ、樹脂35がチップ側接続部33aに押し
広がることのない第1の間隔Δyをもって、対向させ
る。なお、これら基板45およびチップ33それぞれ
は、図示しない所定の装置で保持されている。
After the application of the resin 35 is completed, this time, FIG.
As shown in (B), one of the substrates 45 for the semiconductor chip and the semiconductor chip 33 in the substrate 45 are combined so that the surface on which the resin 35 is applied faces the circuit forming surface of the semiconductor chip 33, and The resin 35 is opposed to the chip-side connection portion 33a at a first interval Δy that does not spread. Each of the substrate 45 and the chip 33 is held by a predetermined device (not shown).

【0044】次に、図3(C)に示した様に、ブリッジ
43の途中を、切断装置51によって切断する。
Next, as shown in FIG. 3C, the middle of the bridge 43 is cut by the cutting device 51.

【0045】この切断が済んだ後、今度は、図4(A)
に示した様に、ブリッジ43の配線パターン31b側に
残った部分31cを、リード折り曲げ装置53を用い
て、半導体チップ側の接続部33aと接触するように曲
げる。然も、好適な接続方法、これに限られないが例え
ば熱圧着法により、この部分31cの先端を、接続部3
3aに接続する。
After this cutting is completed, this time, FIG.
As shown in (1), the portion 31c remaining on the wiring pattern 31b side of the bridge 43 is bent using the lead bending device 53 so as to be in contact with the connection portion 33a on the semiconductor chip side. Needless to say, the tip of the portion 31c is connected to the connection portion 3 by a suitable connection method, for example, but not limited to, a thermocompression bonding method.
3a.

【0046】この接続が済んだ後、図4(B)に示した
様に、基板31およびチップ33の間隔を狭める。すな
わち、これら間の樹脂35が、リード31cを、配線パ
ターンおよびチップ側接続部と接続されている部分31
ca、31cbも含めて覆うように、押し広がるよう
に、狭める。その後、樹脂35の種類に適した硬化方法
で樹脂35を硬化させる。これにより樹脂封止が完了す
る。
After the connection is completed, the distance between the substrate 31 and the chip 33 is reduced as shown in FIG. That is, the resin 35 between them connects the lead 31c to the wiring pattern and the portion 31 connected to the chip-side connection portion.
It is narrowed so that it covers and covers ca and 31cb. After that, the resin 35 is cured by a curing method suitable for the type of the resin 35. This completes the resin sealing.

【0047】その後、半導体チップ用基板31の、配線
パターン形成面とは反対面に、外部接続部31dとして
の例えばハンダボールを、形成する。これにより、半導
体装置30を得ることができる。
Thereafter, for example, solder balls as external connection portions 31d are formed on the surface of the semiconductor chip substrate 31 opposite to the surface on which the wiring pattern is formed. Thereby, the semiconductor device 30 can be obtained.

【0048】この半導体装置の製造方法の発明によれ
ば、半導体チップ用基板31と半導体チップ33との間
の隙間を樹脂で封止すること、および、リード31c
を、その基板31およびチップ33との接続部も含めて
同一の樹脂で封止することを、同時に行うことができ
る。従って、リードの断線が生じにくい所望の樹脂封止
型半導体装置を簡易に製造することができる。
According to the invention of this method of manufacturing a semiconductor device, the gap between the semiconductor chip substrate 31 and the semiconductor chip 33 is sealed with resin, and the leads 31c are formed.
Can be simultaneously sealed with the same resin including the connection portion with the substrate 31 and the chip 33. Accordingly, it is possible to easily manufacture a desired resin-encapsulated semiconductor device in which lead breakage does not easily occur.

【0049】またさらに、製造途中で基板31およびチ
ップ33の間隔を狭めるため、そうする前に比べて、リ
ード31cに余裕が生まれる。すなわち、リード31c
の中間部分31ccが引っ張られる状態が緩和される。
これによっても、リード31cの断線を生じにくくでき
る。
Further, since the distance between the substrate 31 and the chip 33 is reduced during the manufacturing, a margin is provided for the lead 31c as compared with before. That is, the lead 31c
The state in which the intermediate portion 31cc is pulled is alleviated.
This also makes it difficult for the leads 31c to break.

【0050】上述においては、この出願の各発明の実施
の形態について説明したが、これらの発明は上述の実施
の形態に何ら限定されず、多くの変形又は変更を加える
ことができる。
Although the embodiments of each invention of this application have been described above, these inventions are not limited to the above-described embodiments, and many modifications or changes can be made.

【0051】例えば、製造方法の発明の実施の形態では
多連型の半導体チップ用基板を用いた。しかし、この発
明の製造方法は、単品の半導体チップ用基板を用いる場
合にも勿論適用することができる。
For example, in the embodiment of the invention of the manufacturing method, a multiple semiconductor chip substrate is used. However, the manufacturing method of the present invention can of course be applied to a case where a single semiconductor chip substrate is used.

【0052】[0052]

【0053】[0053]

【0054】[0054]

【発明の効果】上述した説明から明らかなように、この
出願の半導体装置の製造方法の発明によれば、半導体チ
ップ用基板として、支持体と、この支持体の第1の面に
設けられ、金属箔からなり、半導体チップ側の接続部と
接続されるリードの前身部分を含む配線パターンとを具
える基板を用意する。次に、この基板および半導体チッ
プのいずれか一方の、他方と対向する面の所定領域に、
樹脂を塗布する。次に、リードの前身部分を、半導体チ
ップ側の接続部と接触するように曲げ、かつ、このチッ
プ側接続部と接続して、リードを形成する。次に、基板
およびチップの間隔を、前述の樹脂が、前述のリード
を、前述の配線パターンおよびチップ側接続部と接続さ
れている部分も含めて覆うように、押し広がるように、
狭める。これら一連の工程を含む工程で樹脂封止をす
る。
As is apparent from the above description, according to the invention of the method for manufacturing a semiconductor device of the present application, a support is provided on a first surface of the support as a substrate for a semiconductor chip. A substrate made of metal foil and having a wiring pattern including a connection part on the semiconductor chip side and a lead part connected to a lead is prepared. Next, in one of the substrate and the semiconductor chip, in a predetermined region on a surface facing the other,
Apply resin. Next, the front part of the lead is bent so as to be in contact with the connection part on the semiconductor chip side, and is connected to this chip side connection part to form a lead. Next, the above-mentioned resin pushes and spreads the interval between the substrate and the chip so that the above-mentioned resin covers the above-mentioned leads including the portion connected to the above-mentioned wiring pattern and the chip-side connection portion.
Narrow. Resin sealing is performed in a process including a series of these processes.

【0055】従って、半導体チップ用基板と半導体チッ
プとの間の隙間およびリード全体を同一の樹脂で同時に
封止することができる。従って、リードの断線が生じに
くい所望の樹脂封止型半導体装置を簡易に製造すること
ができる。
Therefore, the gap between the semiconductor chip substrate and the semiconductor chip and the entire lead can be simultaneously sealed with the same resin. Accordingly, it is possible to easily manufacture a desired resin-encapsulated semiconductor device in which lead breakage does not easily occur.

【0056】またさらに、製造途中で基板およびチップ
の間隔を狭めるため、そうする前に比べて、リードの中
間部分(図1の31cc)が引っ張られる状態が緩和さ
れる。これによっても、リードの断線を生じにくくでき
る。
Further, since the distance between the substrate and the chip is reduced during the manufacturing process, the state in which the middle portion of the lead (31 cc in FIG. 1) is pulled is alleviated as compared with before. This also makes it difficult for the leads to break.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明によって得られる半導体装置を説明す
る図である。
FIG. 1 is a diagram illustrating a semiconductor device obtained by the present invention.

【図2】製造方法の発明の実施の形態を説明する図であ
り、特に、実施の形態の製造工程で用いた多連型の半導
体チップ用基板の具体例を説明する図である。
FIG. 2 is a view for explaining an embodiment of the invention of a manufacturing method, and in particular, is a view for explaining a specific example of a multiple semiconductor chip substrate used in a manufacturing process of the embodiment.

【図3】製造方法の発明の実施の形態を説明する工程図
である。
FIG. 3 is a process diagram illustrating an embodiment of the invention of a manufacturing method.

【図4】製造方法の発明の実施の形態を説明する図3に
続く工程図である。
FIG. 4 is a process drawing following FIG. 3 for explaining the embodiment of the invention of the manufacturing method;

【図5】従来技術および課題を説明する図である。FIG. 5 is a diagram illustrating a related art and problems.

【符号の説明】[Explanation of symbols]

30:実施の形態の半導体装置 31:半導体チップ用基板 31a:支持体 31b:配線パターン 31c:リード 31d:外部接続部 31e:スルーホール 33:半導体チップ 33a:チップ側接続部 35:樹脂 41:支持部材 43:ブリッジ(リードの前身部分も兼ねる) 45:多連型の半導体チップ用基板 51:切断装置 53:リード折り曲げ装置 30: Semiconductor device of the embodiment 31: Substrate for semiconductor chip 31a: Support 31b: Wiring pattern 31c: Lead 31d: External connection part 31e: Through hole 33: Semiconductor chip 33a: Chip side connection part 35: Resin 41: Support Member 43: Bridge (also serves as a predecessor part of lead) 45: Multiple-type semiconductor chip substrate 51: Cutting device 53: Lead bending device

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体チップ用基板として、支持体と、
該支持体の第1の面に設けられ、金属箔からなり、半導
体チップ側の接続部と接続されるリードの前身部分を含
む配線パターンとを具える基板を用意し、 該基板および半導体チップのいずれか一方の、他方と対
向する面の所定領域に、樹脂を塗布する工程と、 該樹脂を塗布した後、前記基板および半導体チップを、
前記樹脂がチップ側接続部に押し広がることのない第1
の間隔をもって、対向させる工程と、 該対向させた半導体チップ用基板の前記リードの前身部
分を、前記半導体チップ側の接続部と接触するように曲
げ、かつ、該チップ側接続部と接続して、当該リードを
形成する工程と、 該接続が済んだ基板およびチップの間隔を、前記樹脂
が、前記リードを、前記配線パターンおよびチップ側接
続部と接続されている部分も含めて覆うように、押し広
がるように、狭める工程とを含むことを特徴とする半導
体装置の製造方法。
1. A semiconductor chip substrate comprising: a support;
A substrate provided on the first surface of the support, made of metal foil, and provided with a wiring pattern including a front part of a lead connected to a connection portion on the semiconductor chip side; A step of applying a resin to a predetermined region of a surface facing one of the other, after applying the resin, the substrate and the semiconductor chip are:
A first resin which does not spread the resin to the chip side connection portion.
Opposing at intervals of: bending the front part of the lead of the semiconductor chip substrate facing the semiconductor chip side so as to be in contact with the connection part on the semiconductor chip side, and connecting to the chip side connection part. Forming the lead, and covering the interval between the connected substrate and chip, so that the resin covers the lead, including a portion connected to the wiring pattern and the chip-side connection portion. A step of narrowing the semiconductor device so as to spread it.
【請求項2】 半導体チップ用基板として、支持体と、
該支持体の第1の面に設けられ、金属箔からなり、半導
体チップ側の接続部と接続されるリードの前身部分を含
む配線パターンと、該支持体の第2の面に設けられ、一
端が該支持体に設けたスルーホールを介して前記配線パ
ターンに接続され、他端が外部との接続に使用される外
部接続部(後に具現化される予定部の場合も含む)とを
具える基板を用意し、 該基板および半導体チップのいずれか一方の、他方と対
向する面の所定領域に、樹脂を塗布する工程と、 該樹脂の塗布を終えた後、前記基板および半導体チップ
を、前記樹脂がチップ側接続部に押し広がることのない
第1の間隔をもって、対向させる工程と、 該対向させた半導体チップ用基板の前記リードの前身部
分を、前記半導体チップ側の接続部と接触するように曲
げ、かつ、該チップ側接続部と接続して、当該リードを
形成する工程と、 該接続が済んだ基板およびチップの間隔を、前記樹脂
が、前記リードを、前記配線パターンおよびチップ側接
続部と接続されている部分も含めて覆うように、押し広
がるように、狭める工程とを含むことを特徴とする半導
体装置の製造方法。
2. A semiconductor chip substrate comprising: a support;
A wiring pattern provided on a first surface of the support and made of metal foil and including a precursor part of a lead connected to a connection portion on the semiconductor chip side; and a wiring pattern provided on a second surface of the support and Are connected to the wiring pattern via through holes provided in the support, and the other end includes an external connection part (including a part to be embodied later) used for connection with the outside. Preparing a substrate, a step of applying a resin to a predetermined region of a surface facing the other of the substrate and the semiconductor chip, and after completing the application of the resin, the substrate and the semiconductor chip are A step of facing the resin at a first interval such that the resin does not spread to the chip-side connecting portion; and contacting the leading portion of the lead of the facing semiconductor chip substrate with the connecting portion on the semiconductor chip side. Bent and Forming the lead by connecting to the tip-side connecting portion; and setting the distance between the connected substrate and chip to the resin by connecting the lead to the wiring pattern and the chip-side connecting portion. And a step of narrowing so as to cover and cover the portion where the semiconductor device is located.
【請求項3】 請求項1または2に記載の半導体装置の
製造方法において、前記樹脂として、弾性を有する樹脂
を用いることを特徴とする半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein an elastic resin is used as the resin.
JP32200498A 1998-11-12 1998-11-12 Method for manufacturing semiconductor device Expired - Lifetime JP3355139B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32200498A JP3355139B2 (en) 1998-11-12 1998-11-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32200498A JP3355139B2 (en) 1998-11-12 1998-11-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000150708A JP2000150708A (en) 2000-05-30
JP3355139B2 true JP3355139B2 (en) 2002-12-09

Family

ID=18138855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32200498A Expired - Lifetime JP3355139B2 (en) 1998-11-12 1998-11-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3355139B2 (en)

Also Published As

Publication number Publication date
JP2000150708A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3550391B2 (en) Semiconductor device and manufacturing method thereof
JP2978861B2 (en) Molded BGA type semiconductor device and manufacturing method thereof
JP3793628B2 (en) Resin-sealed semiconductor device
JP4308608B2 (en) Semiconductor device
US20020030252A1 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JPH07321248A (en) Ball grid array semiconductor device and manufacture thereof
KR19980042937A (en) Semiconductor integrated circuit device and manufacturing method thereof
JP2002026198A (en) Semiconductor device and manufacturing method therefor
US20050140023A1 (en) Method of manufacturing a semiconductor device
JP3355139B2 (en) Method for manufacturing semiconductor device
US6331738B1 (en) Semiconductor device having a BGA structure
JP2000114426A (en) Single-sided resin sealing type semiconductor device
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
JP4626063B2 (en) Manufacturing method of semiconductor device
JP3508478B2 (en) Method for manufacturing semiconductor device
JPH10233417A (en) Semiconductor device and its manufacture
JPH0974149A (en) Small package and manufacture
JPH11186440A (en) Semiconductor device
JP3632883B2 (en) Semiconductor device
JP2002026179A (en) Semiconductor device and its manufacturing method
JPH08107162A (en) Semiconductor device and manufacture thereof
KR100425766B1 (en) Semiconductor package and fabrication method
JPS59145534A (en) Method for sealing of semiconductor device
JP2001230336A (en) Bga type semiconductor device
JPH11135672A (en) Semiconductor package

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350