JP3353732B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3353732B2 JP3353732B2 JP03798799A JP3798799A JP3353732B2 JP 3353732 B2 JP3353732 B2 JP 3353732B2 JP 03798799 A JP03798799 A JP 03798799A JP 3798799 A JP3798799 A JP 3798799A JP 3353732 B2 JP3353732 B2 JP 3353732B2
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- film
- forming
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体記憶装置及び
その製造方法に関し、特に半導体記憶装置においてパッ
ド構造を用いた技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device and a method of manufacturing the same, and more particularly to a technique using a pad structure in a semiconductor memory device.
【0002】[0002]
【従来の技術】近年、半導体の微細化によって、コンタ
クト孔が深くなること、位置合わせマージンが厳しくな
ること等を防止するためにパッド構造技術が用いられて
いる。このパッド構造を用いた技術について図4を用い
て説明する。2. Description of the Related Art In recent years, a pad structure technique has been used to prevent a contact hole from becoming deep and a positioning margin from becoming strict due to miniaturization of a semiconductor. A technique using this pad structure will be described with reference to FIG.
【0003】図4は従来例の製造方法を説明するための
縦断面図である。半導体基板1上にSTI(Shall
ow Trench Isolation)による素子
分離2を形成し、その後、ゲート酸化膜3と多結晶シリ
コン膜またタングステンポリサイド膜による導電膜4と
を形成する[図4(a)参照]。FIG. 4 is a longitudinal sectional view for explaining a conventional manufacturing method. STI (Shall) is formed on a semiconductor substrate 1.
Then, an element isolation 2 is formed by ow trench isolation, and then a gate oxide film 3 and a conductive film 4 made of a polycrystalline silicon film or a tungsten polycide film are formed (see FIG. 4A).
【0004】次に、これらゲート酸化膜3と導電膜4と
を、フォトレジストを用いて所定の形状にパターニング
し、ドライエッチングを行ってゲート電極5を形成す
る。その後、層間絶縁膜15を形成し、CMP(Cha
mical Mechanical Polishin
g)等を用いて平坦化を行う。続いて、フォトレジスト
を用いてパターニングを行った後、ドライエッチングを
行ってコンタクト孔7を形成する[図4(b)参照]。Next, the gate oxide film 3 and the conductive film 4 are patterned into a predetermined shape using a photoresist, and dry etching is performed to form a gate electrode 5. Thereafter, an interlayer insulating film 15 is formed, and CMP (Cha) is formed.
mechanical Mechanical Polish
g) or the like is used to perform flattening. Subsequently, after patterning is performed using a photoresist, dry etching is performed to form a contact hole 7 (see FIG. 4B).
【0005】そのコンタクト孔7に多結晶シリコンを埋
込み、フォトレジストを用いてパターニングを行う。さ
らに、ドライエッチングによって多結晶シリコンをエッ
チングしてパッド16を形成する[図4(c)参照]。[0005] Polycrystalline silicon is buried in the contact hole 7 and patterned using a photoresist. Further, the pad 16 is formed by etching the polycrystalline silicon by dry etching [see FIG. 4 (c)].
【0006】このパッド16上に層間絶縁膜17を形成
した後、パッド16上にフォトレジストとドライエッチ
ングとを用いてコンタクト孔12を形成する[図4
(d)参照]。After an interlayer insulating film 17 is formed on the pad 16, a contact hole 12 is formed on the pad 16 by using a photoresist and dry etching [FIG.
(D)].
【0007】上記のパッド構造技術では、パッド16間
の距離が近くなり、フォトレジストのパターニングが厳
しくなるため、パッドを大きく形成することができない
ので、コンタクトのアライメントずれによって、パッド
上にコンタクトが形成されないことがある。In the above-described pad structure technology, the distance between the pads 16 becomes short and the patterning of the photoresist becomes severe, so that the pad cannot be formed large. Therefore, the contact is formed on the pad due to the misalignment of the contact. May not be done.
【0008】この問題を解決するために、図5に示すよ
うな方法が考えられている。つまり、半導体基板1上に
STIによる素子分離2を形成し、その後、ゲート酸化
膜3と多結晶シリコン膜またタングステンポリサイド膜
による導電膜4とを形成する[図5(a)参照]。In order to solve this problem, a method as shown in FIG. 5 has been proposed. That is, an element isolation 2 is formed on the semiconductor substrate 1 by STI, and thereafter, a gate oxide film 3 and a conductive film 4 made of a polycrystalline silicon film or a tungsten polycide film are formed (see FIG. 5A).
【0009】次に、これらゲート酸化膜3と導電膜4と
を、フォトレジストを用いて所定の形状にパターニング
し、ドライエッチングを行ってゲート電極5を形成す
る。その後、BPSG(Boro−Phosph−Si
licate Glass)膜6による層間絶縁膜を形
成し、CMPを用いてBPSG膜6を研磨して平坦化を
行う。Next, the gate oxide film 3 and the conductive film 4 are patterned into a predetermined shape using a photoresist, and dry etching is performed to form a gate electrode 5. After that, BPSG (Boro-Phosph-Si)
(Liquid Glass) film 6, and the BPSG film 6 is polished and flattened using CMP.
【0010】続いて、このBPSG膜6をフォトレジス
トを用いてパターニングを行った後、ドライエッチング
を行ってコンタクトホール7を形成する[図5(b)参
照]。その後、コンタクト孔7に多結晶シリコンを埋込
み、ドライエッチングを用いてエッチバックし、多結晶
シリコンによるコンタクトプラグ8を形成する。Then, after patterning the BPSG film 6 using a photoresist, dry etching is performed to form a contact hole 7 (see FIG. 5B). Thereafter, polycrystalline silicon is buried in the contact hole 7 and etched back using dry etching to form a contact plug 8 of polycrystalline silicon.
【0011】さらに、フッ酸等を用いたウエットエッチ
ングまたはドライエッチングによってBPSG膜6をエ
ッチバックし、コンタクトプラグ8の上部を露出させ
[図5(c)参照]、多結晶シリコン18を形成する
[図5(d)参照]。Further, the BPSG film 6 is etched back by wet etching or dry etching using hydrofluoric acid or the like, exposing the upper portions of the contact plugs 8 (see FIG. 5C), and forming polycrystalline silicon 18 [FIG. FIG. 5 (d)].
【0012】その後、多結晶シリコン18をドライエッ
チングによってエッチバックし、コンタクトプラグ8の
側壁に多結晶シリコン18による多結晶シリコンサイド
ウォール19を形成する。これによって、コンタクトプ
ラグ8と多結晶シリコンサイドウォール19とによるパ
ッドが形成される。Thereafter, the polysilicon 18 is etched back by dry etching to form a polysilicon sidewall 19 of the polysilicon 18 on the side wall of the contact plug 8. As a result, a pad formed by the contact plug 8 and the polysilicon sidewall 19 is formed.
【0013】この後に、層間絶縁膜11を形成し、コン
タクトプラグ8上と多結晶シリコンサイドウォール19
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔12を形成する[図5(e)参照]。Thereafter, an interlayer insulating film 11 is formed, and the contact plug 8 and the polysilicon sidewall 19 are formed.
A contact hole 12 is formed on the top using a photoresist and dry etching [see FIG. 5E].
【0014】[0014]
【発明が解決しようとする課題】上述した従来のパッド
構造技術では、コンタクトプラグの側壁に多結晶シリコ
ンサイドウォールを形成することで、コンタクト形成時
にパッドに対するアライメントマージンを大きくしてい
るが、近年、半導体装置の小型化が進むつれ、隣のコン
タクトプラグのサイドウォールとの距離がさらに近づい
くことが考えられる。その場合、隣接するサイドウォー
ルとの距離が近づくことでショートする可能性がある。In the above-mentioned conventional pad structure technology, a polycrystalline silicon sidewall is formed on a side wall of a contact plug to increase an alignment margin with respect to a pad when forming a contact. As the size of the semiconductor device is reduced, the distance between the adjacent contact plug and the sidewall may be further reduced. In that case, there is a possibility that a short circuit occurs when the distance between the adjacent sidewalls is reduced.
【0015】そこで、本発明の目的は上記の問題点を解
消し、隣接するサイドウォールとの距離がさらに近づい
てもショートすることなく、フォトレジストの解像限界
より狭いスリットで、大きなパッドを形成することがで
きる半導体装置及びその製造方法を提供することにあ
る。Accordingly, an object of the present invention is to solve the above-mentioned problems, and to form a large pad with a slit narrower than the resolution limit of a photoresist without causing a short circuit even when the distance between adjacent sidewalls is further reduced. And a method of manufacturing the same.
【0016】[0016]
【課題を解決するための手段】本発明による半導体装置
は、半導体基板上に形成されたゲート電極上に絶縁膜が
形成され、前記絶縁膜の所定の領域に形成された第1の
コンタクト孔に導電膜を形成してコンタクトプラグが形
成され、前記コンタクトプラグ上に層間絶縁膜が形成さ
れ、前記層間絶縁膜の所定の領域に第2のコンタクト孔
が形成される半導体装置であって、露出された前記コン
タクトプラグの側壁に形成されかつシリコン窒化膜から
なるサイドウォールを有備え、前記サイドウォールによ
って前記第2のコンタクト孔を形成する際のエッチング
をストップしている。According to the present invention, there is provided a semiconductor device in which an insulating film is formed on a gate electrode formed on a semiconductor substrate and a first region formed in a predetermined region of the insulating film. > A contact film is formed by forming a conductive film in the contact hole, and an interlayer insulating film is formed on the contact plug.
A second contact hole formed in a predetermined region of the interlayer insulating film, wherein the second contact hole is formed on an exposed side wall of the contact plug and made of a silicon nitride film. Provided by the sidewall
Etching for forming the second contact hole
Has stopped .
【0017】本発明による他の半導体装置は、半導体基
板上に形成されたゲート電極上に絶縁膜が形成され、前
記絶縁膜の所定の領域に形成された第1のコンタクト孔
に導電膜を形成してコンタクトプラグが形成され、前記
コンタクトプラグ上に層間絶縁膜が形成され、前記層間
絶縁膜の所定の領域に第2のコンタクト孔が形成される
半導体装置であって、前記コンタクトプラグの側壁を露
出する処理を所定位置で停止させるための第1のシリコ
ン窒化膜と、露出された前記コンタクトプラグの側壁に
形成されかつ少なくとも第2のシリコン窒化膜からなる
サイドウォールとを備え、前記サイドウォールによって
前記第2のコンタクト孔を形成する際のエッチングをス
トップしている。In another semiconductor device according to the present invention, an insulating film is formed on a gate electrode formed on a semiconductor substrate, and a conductive film is formed in a first contact hole formed in a predetermined region of the insulating film. A contact plug is formed, an interlayer insulating film is formed on the contact plug,
A semiconductor device in which a second contact hole is formed in a predetermined region of an insulating film , wherein a first silicon nitride film for stopping a process of exposing a side wall of the contact plug at a predetermined position; A sidewall formed on a side wall of the contact plug and made of at least a second silicon nitride film ;
Etching for forming the second contact hole is performed.
Top .
【0018】本発明による半導体装置の製造方法は、半
導体基板上に形成されたゲート電極上に絶縁膜が形成さ
れ、前記絶縁膜の所定の領域に形成された第1のコンタ
クト孔に導電膜を形成してコンタクトプラグが形成さ
れ、前記コンタクトプラグ上に層間絶縁膜が形成され、
前記層間絶縁膜の所定の領域に第2のコンタクト孔が形
成される半導体装置の製造方法であって、前記コンタク
トプラグの側壁を露出させる工程と、前記コンタクトプ
ラグの側壁にシリコン窒化膜からなるサイドウォールを
形成する工程とを備え、前記サイドウォールによって前
記第2のコンタクト孔を形成する際のエッチングをスト
ップしている。Method for producing a [0018] semiconductor device according to the present invention, the insulating film is formed on the gate electrode formed on a semiconductor substrate, a first contour <br/> transfected formed in a predetermined region of the insulating film Forming a conductive film in the hole to form a contact plug; forming an interlayer insulating film on the contact plug;
A method of manufacturing a semiconductor device, wherein a second contact hole is formed in a predetermined region of the interlayer insulating film , wherein a step of exposing a side wall of the contact plug includes a step of exposing a side wall made of a silicon nitride film on the side wall of the contact plug. and forming a wall, before the said side walls
The etching for forming the second contact hole is stopped.
Ppushi to have.
【0019】本発明による他の半導体装置の製造方法
は、半導体基板上に形成されたゲート電極上に絶縁膜が
形成され、前記絶縁膜の所定の領域に形成された第1の
コンタクト孔に導電膜を形成してコンタクトプラグが形
成され、前記コンタクトプラグ上に層間絶縁膜が形成さ
れ、前記層間絶縁膜の所定の領域に第2のコンタクト孔
が形成される半導体装置の製造方法であって、前記コン
タクトプラグの側壁を露出する処理を所定位置で停止さ
せるための第1のシリコン窒化膜を形成する工程と、前
記コンタクトプラグの側壁を露出させる工程と、前記コ
ンタクトプラグの側壁に少なくとも第2のシリコン窒化
膜からなるサイドウォールを形成する工程とを備え、前
記サイドウォールによって前記第2のコンタクト孔を形
成する際のエッチングをストップしている。The method of manufacturing another semiconductor device according to the present invention, the insulating film is formed on the gate electrode formed on a semiconductor substrate, a first <br/> formed in a predetermined region of the insulating film A contact plug is formed by forming a conductive film in the contact hole, and an interlayer insulating film is formed on the contact plug.
A method of manufacturing a semiconductor device in which a second contact hole is formed in a predetermined region of the interlayer insulating film , wherein a process of exposing a side wall of the contact plug is stopped at a predetermined position. comprising a step of forming a first silicon nitride film, exposing a side wall of the contact plug, and forming at least a side wall consisting of the second silicon nitride film on the side wall of the contact plug, before
The second contact hole is formed by the sidewall.
Etching at the time of formation is stopped .
【0020】すなわち、本発明の半導体装置は、半導体
基板上にゲート電極が形成された半導体装置であり、そ
のゲート電極上に絶縁膜を形成し、絶縁膜の所定の領域
にコンタクト孔を形成している。このコンタクト孔に第
1の導電膜を形成し、第1の導電膜をエッチバックして
コンタクト孔内に第1の導電膜からなるプラグを形成し
ている。That is, the semiconductor device of the present invention is a semiconductor device in which a gate electrode is formed on a semiconductor substrate, an insulating film is formed on the gate electrode, and a contact hole is formed in a predetermined region of the insulating film. ing. A first conductive film is formed in the contact hole, and the first conductive film is etched back to form a plug made of the first conductive film in the contact hole.
【0021】そのコンタクトプラグの側壁に窒化膜によ
るサイドウォールを形成することで、コンタクト形成時
にアライメントずれが発生しても、窒化膜によるサイド
ウォールによってエッチングをストップすることが可能
となる。よって、隣接するサイドウォールとの距離がさ
らに近づいてもショートすることなく、フォトレジスト
の解像限界より狭いスリットで、大きなパッドを形成す
ることが可能となる。By forming a sidewall made of a nitride film on the side wall of the contact plug, etching can be stopped by the sidewall made of the nitride film even if an alignment shift occurs during contact formation. Therefore, even if the distance from the adjacent sidewall is further reduced, it is possible to form a large pad with a slit narrower than the resolution limit of the photoresist without causing a short circuit.
【0022】[0022]
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1(a)〜(e)は本発明の
一実施例による半導体装置の製造工程を示す断面図であ
る。これら図1(a)〜(e)を参照して本発明の一実
施例による半導体装置の製造工程について説明する。Next, an embodiment of the present invention will be described with reference to the drawings. 1A to 1E are cross-sectional views illustrating a process for manufacturing a semiconductor device according to an embodiment of the present invention. With reference to FIGS. 1A to 1E, description will be made on a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【0023】まず、半導体基板1上にSTIによる素子
分離2を形成し、その後、約100Åのゲート酸化膜3
と2000Å程度の多結晶シリコン膜またはタングステ
ンポリサイド膜とによる導電膜4を形成する[図1
(a)参照]。First, a device isolation 2 is formed on a semiconductor substrate 1 by STI, and then a gate oxide film 3 of about 100 ° is formed.
And a polycrystalline silicon film or a tungsten polycide film of about 2000.degree.
(A)].
【0024】次に、フォトレジストを用いて所定の形状
にパターニングし、ドライエッチングを行ってゲート電
極5を形成する。その後、8000ÅのBPSG(Bo
ro−Phosph−Silicate Glass)
膜6による層間絶縁膜を形成し、CMP(Chamic
al Mechanical Polishing)を
用いてBPSG膜6を2000Å研磨して平坦化を行
う。Next, a gate electrode 5 is formed by patterning into a predetermined shape using a photoresist and performing dry etching. After that, 8000Å BPSG (Bo
ro-Phosph-Silicate Glass)
An interlayer insulating film is formed by the film 6, and a CMP (Chemic)
The BPSG film 6 is polished by 2000 ° using Al Mechanical Polishing, and is planarized.
【0025】続いて、フォトレジストを用いてパターニ
ングを行った後、ドライエッチングを行ってコンタクト
ホール7を形成する[図1(b)参照]。その後、コン
タクト孔7に5000Åの多結晶シリコンを埋込み、ド
ライエッチングを用いてエッチバックし、多結晶シリコ
ンによるコンタクトプラグ8を形成する。Subsequently, after patterning is performed using a photoresist, dry etching is performed to form a contact hole 7 (see FIG. 1B). Thereafter, 5000 ° polycrystalline silicon is buried in the contact hole 7 and etched back using dry etching to form a contact plug 8 made of polycrystalline silicon.
【0026】さらに、フッ酸等を用いたウエットエッチ
ングまたはドライエッチングによってBPSG膜6を2
000Åエッチバックし、コンタクトプラグ8の上部を
露出させ[図1(c)参照]、シリコン窒化膜9を形成
する[図1(d)参照]。Further, the BPSG film 6 is formed by wet etching or dry etching using hydrofluoric acid or the like.
Etching back by 000 ° exposes the upper portion of the contact plug 8 (see FIG. 1C), and forms a silicon nitride film 9 (see FIG. 1D).
【0027】その後、シリコン窒化膜9をドライエッチ
ングによってエッチバックし、コンタクトプラグ8の側
壁にシリコン窒化膜9によるシリコン窒化膜サイドウォ
ール10を形成する。これによって、コンタクトプラグ
8とシリコン窒化膜サイドウォール10とによるパッド
が形成される。Thereafter, the silicon nitride film 9 is etched back by dry etching to form a silicon nitride film sidewall 10 of the silicon nitride film 9 on the side wall of the contact plug 8. As a result, a pad formed by the contact plug 8 and the silicon nitride film sidewall 10 is formed.
【0028】この後に、層間絶縁膜11を形成し、コン
タクトプラグ8上とシリコン窒化膜サイドウォール10
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔12を形成する[図1(e)参照]。Thereafter, an interlayer insulating film 11 is formed, and the upper surface of the contact plug 8 and the silicon nitride film sidewall 10 are formed.
A contact hole 12 is formed on the top using a photoresist and dry etching [see FIG. 1 (e)].
【0029】図2(a)〜(d)及び図3(a),
(b)は本発明の他の実施例による半導体装置の製造工
程を示す断面図である。これら図2(a)〜(d)及び
図3(a),(b)を参照して本発明の他の実施例によ
る半導体装置の製造工程について説明する。FIGS. 2 (a) to 2 (d) and 3 (a),
FIG. 7B is a cross-sectional view showing a step of manufacturing a semiconductor device according to another embodiment of the present invention. With reference to FIGS. 2A to 2D and FIGS. 3A and 3B, a description will be given of a manufacturing process of a semiconductor device according to another embodiment of the present invention.
【0030】まず、半導体基板1上にSTIによる素子
分離2を形成し、その後、約100Åのゲート酸化膜3
と2000Å程度の多結晶シリコン膜またはタングステ
ンポリサイド膜とによる導電膜4を形成する[図2
(a)参照]。First, an element isolation 2 is formed on a semiconductor substrate 1 by STI, and then a gate oxide film 3 of about 100 ° is formed.
And a polycrystalline silicon film or a tungsten polycide film of about 2000.degree.
(A)].
【0031】次に、フォトレジストを用いて所定の形状
にパターニングし、ドライエッチングを行ってゲート電
極5を形成する。その後、8000ÅのBPSG膜6に
よる層間絶縁膜を形成し、CMPを用いてBPSG膜6
を2000Å研磨して平坦化を行う。Next, a gate electrode 5 is formed by patterning into a predetermined shape using a photoresist and performing dry etching. Thereafter, an interlayer insulating film of 8000 ° BPSG film 6 is formed, and BPSG film 6 is formed by CMP.
Is polished by 2000 ° to make it flat.
【0032】続いて、BPSG膜6上にシリコン窒化膜
13及び酸化膜14を形成し[図2(b)参照]、これ
らBPSG膜6とシリコン窒化膜13と酸化膜14とを
フォトレジストを用いてパターニングを行い、ドライエ
ッチングを行ってコンタクトホール7を形成する[図2
(c)参照]。Subsequently, a silicon nitride film 13 and an oxide film 14 are formed on the BPSG film 6 (see FIG. 2B), and these BPSG film 6, silicon nitride film 13 and oxide film 14 are formed using a photoresist. To form a contact hole 7 by performing dry etching [FIG.
(C)].
【0033】その後、コンタクト孔7に5000Åの多
結晶シリコンを埋込み、ドライエッチングを用いてエッ
チバックし、多結晶シリコンによるコンタクトプラグ8
を形成する。しかしながら、このエッチバックはシリコ
ン窒化膜13でストップし、コンタクトプラグ8の上部
が露出することとなる[図2(d)参照]。Thereafter, 5000 ° polycrystalline silicon is buried in the contact hole 7 and etched back using dry etching to form a contact plug 8 made of polycrystalline silicon.
To form However, this etch back stops at the silicon nitride film 13 and the upper part of the contact plug 8 is exposed [see FIG. 2 (d)].
【0034】さらに、これらコンタクトプラグ8及びシ
リコン窒化膜13上にシリコン窒化膜9を形成する[図
3(a)参照]。この後に、シリコン窒化膜9,13を
ドライエッチングによってエッチバックし、コンタクト
プラグ8の側壁にシリコン窒化膜9,13によるシリコ
ン窒化膜サイドウォール10を形成する。これによっ
て、コンタクトプラグ8とシリコン窒化膜サイドウォー
ル10とによるパッドが形成される。Further, a silicon nitride film 9 is formed on the contact plug 8 and the silicon nitride film 13 (see FIG. 3A). Thereafter, the silicon nitride films 9 and 13 are etched back by dry etching to form silicon nitride film sidewalls 10 on the sidewalls of the contact plug 8. As a result, a pad formed by the contact plug 8 and the silicon nitride film sidewall 10 is formed.
【0035】この後に、層間絶縁膜11を形成し、コン
タクトプラグ8上とシリコン窒化膜サイドウォール10
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔12を形成する[図3(b)参照]。Thereafter, an interlayer insulating film 11 is formed, and the upper surface of the contact plug 8 and the silicon nitride film sidewall 10 are formed.
A contact hole 12 is formed on the top using a photoresist and dry etching [see FIG. 3B].
【0036】このように、コンタクトプラグ8の側壁に
窒化膜によるサイドウォール(シリコン窒化膜サイドウ
ォール10)を形成することによって、フォトレジスト
の解像限界より狭いスリットで、大きなパッドを形成す
ることができる。これによって、コンタクト形成時にア
ライメントマージンを大きくすることができる。As described above, by forming the sidewall (silicon nitride film sidewall 10) by the nitride film on the side wall of the contact plug 8, a large pad can be formed with a slit narrower than the resolution limit of the photoresist. it can. Thereby, the alignment margin can be increased at the time of contact formation.
【0037】すなわち、コンタクトプラグ8の側壁に窒
化膜によるサイドウォールを形成することによって、コ
ンタクト形成時にアライメントずれが発生しても、窒化
膜によるサイドウォールによってエッチングをストップ
することができる。That is, by forming a sidewall made of a nitride film on the side wall of the contact plug 8, even if an alignment shift occurs during the formation of the contact, the etching can be stopped by the sidewall made of the nitride film.
【0038】また、サイドウォールにシリコン窒化膜
9,13を用いることによって、隣のコンタクトプラグ
のサイドウォールとの距離がさらに近づいたとしてもシ
ョートすることはない。Further, by using the silicon nitride films 9 and 13 for the side walls, even if the distance between the adjacent contact plugs and the side wall is further reduced, no short circuit occurs.
【0039】[0039]
【発明の効果】以上説明したように本発明によれば、半
導体基板上に形成されたゲート電極上に絶縁膜が形成さ
れ、絶縁膜の所定の領域に形成されたコンタクト孔に導
電膜を形成してコンタクトプラグが形成される半導体装
置において、シリコン窒化膜からなるサイドウォールを
露出されたコンタクトプラグの側壁に形成することによ
って、隣接するサイドウォールとの距離がさらに近づい
てもショートすることなく、フォトレジストの解像限界
より狭いスリットで、大きなパッドを形成することがで
きるという効果がある。As described above, according to the present invention, an insulating film is formed on a gate electrode formed on a semiconductor substrate, and a conductive film is formed in a contact hole formed in a predetermined region of the insulating film. In a semiconductor device in which a contact plug is formed by forming a sidewall made of a silicon nitride film on a side wall of an exposed contact plug, short-circuiting does not occur even when the distance between the adjacent sidewall is further reduced. There is an effect that a large pad can be formed with a slit narrower than the resolution limit of the photoresist.
【図1】(a)〜(e)は本発明の一実施例による半導
体装置の製造工程を示す断面図である。FIGS. 1A to 1E are cross-sectional views illustrating a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図2】(a)〜(d)は本発明の他の実施例による半
導体装置の製造工程を示す断面図である。FIGS. 2A to 2D are cross-sectional views illustrating a manufacturing process of a semiconductor device according to another embodiment of the present invention.
【図3】(a),(b)は本発明の他の実施例による半
導体装置の製造工程を示す断面図である。FIGS. 3A and 3B are cross-sectional views illustrating a manufacturing process of a semiconductor device according to another embodiment of the present invention.
【図4】(a)〜(d)は従来例による半導体装置の製
造工程の一例を示す断面図である。4A to 4D are cross-sectional views illustrating an example of a manufacturing process of a semiconductor device according to a conventional example.
【図5】(a)〜(e)は従来例による半導体装置の製
造工程の他の例を示す断面図である。FIGS. 5A to 5E are cross-sectional views illustrating another example of a manufacturing process of a conventional semiconductor device.
1 半導体基板 2 STI素子分離 3 ゲート酸化膜 4 導電膜 5 ゲート電極 6 BPSG膜 7 コンタクト孔 8 コンタクトプラグ 9,13 シリコン窒化膜 10 シリコン窒化膜サイドウォール 11 層間絶縁膜 12 コンタクト孔 14 酸化膜 Reference Signs List 1 semiconductor substrate 2 STI element isolation 3 gate oxide film 4 conductive film 5 gate electrode 6 BPSG film 7 contact hole 8 contact plug 9, 13 silicon nitride film 10 silicon nitride film sidewall 11 interlayer insulating film 12 contact hole 14 oxide film
Claims (10)
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第1のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第2のコ
ンタクト孔が形成される半導体装置であって、露出され
た前記コンタクトプラグの側壁に形成されかつシリコン
窒化膜からなるサイドウォールを有し、前記サイドウォ
ールによって前記第2のコンタクト孔を形成する際のエ
ッチングをストップすることを特徴とする半導体装置。An insulating film is formed on a gate electrode formed on a semiconductor substrate, and a contact plug is formed by forming a conductive film in a first contact hole formed in a predetermined region of the insulating film. , Interlayer insulation on the contact plug
A semiconductor device in which a film is formed and a second contact hole is formed in a predetermined region of the interlayer insulating film, wherein the semiconductor device is formed on an exposed side wall of the contact plug and is formed of a silicon nitride film. the made side wall possess, the Saidowo
When forming the second contact hole by
A semiconductor device characterized by stopping the switching .
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第1のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第2のコ
ンタクト孔が形成される半導体装置であって、前記コン
タクトプラグの側壁を露出する処理を所定位置で停止さ
せるための第1のシリコン窒化膜と、露出された前記コ
ンタクトプラグの側壁に形成されかつ少なくとも第2の
シリコン窒化膜からなるサイドウォールとを有し、前記
サイドウォールによって前記第2のコンタクト孔を形成
する際のエッチングをストップすることを特徴とする半
導体装置。2. An insulating film is formed on a gate electrode formed on a semiconductor substrate, and a contact plug is formed by forming a conductive film in a first contact hole formed in a predetermined region of the insulating film. , Interlayer insulation on the contact plug
A semiconductor device in which a film is formed and a second contact hole is formed in a predetermined region of the interlayer insulating film , wherein a process of exposing a side wall of the contact plug is stopped at a predetermined position. a first silicon nitride film, is formed on the exposed sidewalls of the contact plug and possess the side wall of at least the second silicon nitride film, wherein
The second contact hole is formed by a sidewall.
A semiconductor device characterized by stopping etching when performing the etching .
2のシリコン窒化膜からなることを特徴とする請求項2
記載の半導体装置。3. The semiconductor device according to claim 2, wherein the sidewall is made of the first and second silicon nitride films.
13. The semiconductor device according to claim 1.
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第1のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第2のコ
ンタクト孔が形成される半導体装置の製造方法であっ
て、前記コンタクトプラグの側壁を露出させる工程と、
前記コンタクトプラグの側壁にシリコン窒化膜からなる
サイドウォールを形成する工程とを有し、前記サイドウ
ォールによって前記第2のコンタクト孔を形成する際の
エッチングをストップすることを特徴とする半導体装置
の製造方法。4. An insulating film is formed on a gate electrode formed on a semiconductor substrate, and a contact plug is formed by forming a conductive film in a first contact hole formed in a predetermined region of the insulating film. , Interlayer insulation on the contact plug
A method of manufacturing a semiconductor device in which a film is formed and a second contact hole is formed in a predetermined region of the interlayer insulating film , wherein a step of exposing a sidewall of the contact plug;
Have a forming side walls made of a silicon nitride film on the side wall of the contact plug, said Saidou
When the second contact hole is formed by
A method for manufacturing a semiconductor device, wherein etching is stopped .
る工程は、前記第1 のコンタクト孔に前記導電膜を形成
する工程と、前記導電膜をエッチバックして前記第1の
コンタクト孔内に前記コンタクトプラグを形成する工程
と、前記絶縁膜をエッチバックして前記コンタクトプラ
グの側壁を露出させる工程とを含むことを特徴とする請
求項4記載の半導体装置の製造方法。5. A step of exposing the sidewalls of the contact plug, said a step of forming the conductive film on the first contact hole, the said conductive layer is etched back first <br/> contact hole 5. The method according to claim 4, further comprising: forming the contact plug therein; and etching back the insulating film to expose sidewalls of the contact plug.
前記絶縁膜上及び前記コンタクトプラグを覆うように前
記シリコン窒化膜を形成する工程と、前記シリコン窒化
膜をエッチバックして前記コンタクトプラグの側壁に前
記サイドウォールを形成する工程とを含むことを特徴と
する請求項4または請求項5記載の記載の半導体装置の
製造方法。6. The step of forming the sidewall,
Forming a silicon nitride film so as to cover the insulating film and the contact plug; and forming the sidewall on the side wall of the contact plug by etching back the silicon nitride film. The method for manufacturing a semiconductor device according to claim 4 or 5, wherein
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第1のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第2のコ
ンタクト孔が形成される半導体装置の製造方法であっ
て、前記コンタクトプラグの側壁を露出する処理を所定
位置で停止させるための第1のシリコン窒化膜を形成す
る工程と、前記コンタクトプラグの側壁を露出させる工
程と、前記コンタクトプラグの側壁に少なくとも第2の
シリコン窒化膜からなるサイドウォールを形成する工程
とを有し、前記サイドウォールによって前記第2のコン
タクト孔を形成する際のエッチングをストップすること
を特徴とする半導体装置の製造方法。7. An insulating film is formed on a gate electrode formed on a semiconductor substrate, and a contact plug is formed by forming a conductive film in a first contact hole formed in a predetermined region of the insulating film. , Interlayer insulation on the contact plug
A method of manufacturing a semiconductor device in which a film is formed and a second contact hole is formed in a predetermined region of the interlayer insulating film , wherein a process of exposing a side wall of the contact plug is performed at a predetermined position. Forming a first silicon nitride film for stopping, exposing a sidewall of the contact plug, and forming a sidewall made of at least a second silicon nitride film on a sidewall of the contact plug. Yes, and the second configuration by said side walls
A method for manufacturing a semiconductor device, wherein etching for forming a tact hole is stopped .
2のシリコン窒化膜からなることを特徴とする請求項7
記載の半導体装置。8. The semiconductor device according to claim 7, wherein the sidewall is made of the first and second silicon nitride films.
13. The semiconductor device according to claim 1.
る工程は、前記第1のコンタクト孔に前記導電膜を形成
する工程と、前記導電膜をエッチバックして前記第1の
コンタクト孔内に前記コンタクトプラグを形成する工程
と、前記絶縁膜をエッチバックして前記コンタクトプラ
グの側壁を露出させる工程とを含むことを特徴とする請
求項7または請求項8記載の半導体装置の製造方法。9. The step of exposing the side wall of the contact plug includes forming the conductive film in the first contact hole, and etching back the conductive film to form the first contact hole. 9. The method of manufacturing a semiconductor device according to claim 7, further comprising: forming the contact plug therein; and etching back the insulating film to expose sidewalls of the contact plug. .
は、前記絶縁膜上及び前記コンタクトプラグを覆うよう
に前記シリコン窒化膜を形成する工程と、前記シリコン
窒化膜をエッチバックして前記コンタクトプラグの側壁
に前記サイドウォールを形成する工程とを含むことを特
徴とする請求項7から請求項9のいずれか記載の記載の
半導体装置の製造方法。10. The step of forming the sidewall includes the step of forming the silicon nitride film so as to cover the insulating film and the contact plug, and the step of etching back the silicon nitride film to form a sidewall of the contact plug. 10. The method of manufacturing a semiconductor device according to claim 7, further comprising the step of forming the sidewall.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03798799A JP3353732B2 (en) | 1999-02-17 | 1999-02-17 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03798799A JP3353732B2 (en) | 1999-02-17 | 1999-02-17 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000236019A JP2000236019A (en) | 2000-08-29 |
JP3353732B2 true JP3353732B2 (en) | 2002-12-03 |
Family
ID=12512932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03798799A Expired - Fee Related JP3353732B2 (en) | 1999-02-17 | 1999-02-17 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3353732B2 (en) |
-
1999
- 1999-02-17 JP JP03798799A patent/JP3353732B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000236019A (en) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3584125B2 (en) | Method of forming alignment key pattern for semiconductor device | |
JP4064674B2 (en) | Method for forming metal contact of semiconductor element | |
JP2004064083A (en) | Semiconductor device having self-aligning junction region contact hole and its manufacturing method | |
KR100378200B1 (en) | Method for forming contact plug of semiconductor device | |
EP1169731A1 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
US6562651B2 (en) | Method of manufacturing a semiconductor device having contact pads | |
KR100214917B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2000068481A (en) | Manufacture of dram device | |
KR20050067466A (en) | Method of isolation in semiconductor device | |
KR100268447B1 (en) | Capacitor and method of fabricating same | |
US6093600A (en) | Method of fabricating a dynamic random-access memory device | |
US6566236B1 (en) | Gate structures with increased etch margin for self-aligned contact and the method of forming the same | |
US20020014677A1 (en) | Semiconductor device having trench isolation layer and method for manufacturing the same | |
JP3353732B2 (en) | Method for manufacturing semiconductor device | |
JP4401156B2 (en) | Manufacturing method of semiconductor device | |
KR100604812B1 (en) | Method for fabricating semiconductor device using self-aligned contact process | |
US20100003796A1 (en) | Manufacturing method of semiconductor device having self-aligned contact | |
KR100333539B1 (en) | Micro contact hole formation method of semiconductor device | |
JP3235542B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100333541B1 (en) | Manufacturing method of semiconductor device | |
KR100475456B1 (en) | Method for manufacturing electric wiring of semiconductor device | |
KR100910221B1 (en) | Method for manufacturing storage node contact in semiconductor device | |
KR100506050B1 (en) | Contact formation method of semiconductor device | |
JPH11145305A (en) | Manufacture of semiconductor device | |
KR19980068806A (en) | Method for forming self-aligned contacts in memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |