JP3352085B2 - Image processing device - Google Patents
Image processing deviceInfo
- Publication number
- JP3352085B2 JP3352085B2 JP29678889A JP29678889A JP3352085B2 JP 3352085 B2 JP3352085 B2 JP 3352085B2 JP 29678889 A JP29678889 A JP 29678889A JP 29678889 A JP29678889 A JP 29678889A JP 3352085 B2 JP3352085 B2 JP 3352085B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- color
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Color, Gradation (AREA)
- Laser Beam Printer (AREA)
- Dot-Matrix Printers And Others (AREA)
- Color Electrophotography (AREA)
- Color Image Communication Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力画像をデイジタル的に処理し、これに種
々の画像処理を施す画像処理装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus that digitally processes an input image and performs various types of image processing on the image.
〔従来の技術〕 近年、カラー原稿を色分解し、画素ごとに読み取り、
読み取った画像データをデイジタル処理し、カラープリ
ンタに出力する事により、デイジタルカラーハードコピ
ーを得るデイジタルカラー複写機が広範に普及しつつあ
る。この種の装置では画像データをデイジタル的に処理
できるという利点から、画像の出力位置を移動させたり
(第72図(a))、所望の画像領域を抜き出したり(第
72図(b))、所望の領域内のある色のみ色を変換した
り(第72図(c))、メモリに記憶された文字や画像を
反射原稿にはめ込んだり(第72図(d))等種々の画像
加工が可能になり、いわゆるカラー複写の分野での応用
は広がりつつある。[Related Art] In recent years, color originals have been color-separated and read for each pixel.
2. Description of the Related Art Digital color copiers for obtaining digital color hard copies by digitally processing read image data and outputting the processed data to a color printer are becoming widespread. This type of device has the advantage that image data can be processed digitally, so that the image output position can be moved (FIG. 72 (a)) or a desired image region can be extracted (FIG. 72 (a)).
(FIG. 72 (b)), color conversion of only a certain color in a desired area (FIG. 72 (c)), and fitting of characters and images stored in a memory to a reflection original (FIG. 72 (d)). ) And various other image processings are possible, and applications in the field of so-called color copying are expanding.
従って、種々の機能を組み合わせる事により、カラー
での企画書、宣伝ポスター、促販資料、デザイン図等に
簡易に応用できる様になってきている。Therefore, by combining various functions, it can be easily applied to a color plan, an advertisement poster, a promotional material, a design drawing, and the like.
一方、カラー反射原稿に対して文字はより文字らし
く、画像はより画像らしくという要求が高まっており、
これに対しては像域分離によって文字部と画像部を分離
し、文字部には高解像処理が、特に黒い文字に関しては
黒単色で打たれる処理が、他方画像部には高階調処理を
行う技術が本出願人により提案されている。On the other hand, there is a growing demand for characters to be more character-like and images to be more image-like for color reflective originals.
In contrast, character areas and image areas are separated by image area separation, and high-resolution processing is applied to the character area, especially black characters are processed in a single black color, while high gradation processing is applied to the image area. Has been proposed by the present applicant.
しかしながら、上記従来例では、 (1)反射原稿に2値カラー文字画像を合成する場合 例えば、反射原稿の画像に対して文字領域外を識
別する像域判別を行ない、それに基づいて印字条件を異
ならせる様な処理を施した時、その印字条件が合成文字
部に影響するという欠点があった。However, in the above conventional example, (1) when a binary color character image is combined with a reflection original, for example, an image area discrimination for identifying the outside of the character area is performed on the image of the reflection original, and if the printing conditions are different based on that, When such processing is performed, there is a disadvantage that the printing conditions affect the synthesized character portion.
また、合成文字部にて印字条件が変わらない所で
あった時も高解像処理がなされていないので高解像な文
字画像が得られないという欠点があった。Further, even when the printing condition is not changed in the composite character portion, since high resolution processing is not performed, a high resolution character image cannot be obtained.
(2)反射原稿にカラー画像を合成する場合 (1)と同様な処理を反射原稿に施した時、そ
の印字条件が合成画像部に影響するという欠点があっ
た。(2) A case where a color image is combined with a reflective original When the same processing as in (1) is performed on a reflective original, there is a disadvantage that the printing conditions affect the composite image portion.
合成カラー画像部にて印字条件が変わらない所で
あった時も高階調処理がなされていないので高階調なカ
ラー画像が得られないという欠点があった。Even when the printing conditions are not changed in the composite color image portion, since high gradation processing is not performed, a high gradation color image cannot be obtained.
本発明は上記問題点に鑑みて成されたものであり、文
字等の2値画像とその他のカラー画像の特性に基づいて
高品質の画像を出力可能することを目的とし、特に画素
単位の細かい制御により高品質の画像を出力可能とする
ことを目的とする。The present invention has been made in view of the above-described problems, and has as its object to output a high-quality image based on the characteristics of a binary image such as a character and other color images. An object of the present invention is to enable high-quality images to be output by control.
<課題を解決するための手段> 本発明の画像処理装置は上述の課題を解決するため
に、 2値画像と、他の多値カラー画像とを与えられた指示に
応じて重畳合成して出力する重畳合成出力手段、 前記重畳合成出力手段によって合成される前の2値画像
に基づき合成後の画像に対して高解像度用の線数画像形
成出力と高階調用の線数画像形成出力とを切り替えるよ
うに前記重畳合成出力手段を制御する制御手段とを有す
ることを特徴とする。<Means for Solving the Problems> In order to solve the above-described problems, the image processing apparatus of the present invention superimposes and outputs a binary image and another multi-valued color image according to a given instruction. Superimposing / combining output means for switching between a high-resolution line-number image forming output and a high-gradation line-number image forming output for a combined image based on a binary image before being combined by the superimposing / combining means. Control means for controlling the superposition / combination output means as described above.
更に前記前記制御手段は前記重畳合成出力手段によっ
て合成される前の2値画像に基づき、前記合成出力手段
によって出力される画像中の前記2値画像の領域には高
解像度用の線数画像形成出力させ、前記他の多値カラー
画像の領域には高階調用の線数画像形成出力させ、前記
2値画像と前記他の多値カラー画像が重複する領域につ
いては高解像度用の線数画像形成出力させる制御手段で
あることを特徴とする。Further, the control means forms a high-resolution line frequency image in an area of the binary image in the image output by the synthesis output means, based on the binary image before being synthesized by the superimposition synthesis output means. Output, forming a high gradation frequency image in the area of the other multi-valued color image, and outputting a high resolution frequency image in the area where the binary image and the other multi-valued color image overlap. It is a control means for outputting.
さらに前記合成出力手段によって合成される前記他の
多値カラー画像の画像属性を判定する判定手段を有し、
前記制御手段は前記判定手段の判定結果に基づいて制御
することを特徴とする。The image processing apparatus further includes a determination unit configured to determine an image attribute of the other multi-valued color image combined by the combination output unit,
The control means performs control based on a result of the determination by the determination means.
また更に、前記合成出力手段は前記他の多値カラーを
濃度情報に変換してから前記2値画像と合成する手段で
あることを特徴とする。Still further, the synthesis output means is means for converting the other multi-valued color into density information and then synthesizing it with the binary image.
以下、図面を参照して本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図は本発明に係るデジタルカラー画像処理システ
ムの概略内部構成の一例を示す。本システムは、図示の
ように上部にデジタルカラー画像読み取り装置(以下、
カラーリーダと称する)1と、下部にデジタルカラー画
像プリント装置(以下、カラープリンタと称する)2と
を有する。このカラーリーダ1は、後述の色分解手段と
CCDのような光電変換素子とにより原稿のカラー画像情
報をカラー別に読取り、電気的なデジタル画像信号に変
換する。また、カラープリンタ2は、そのデジタル画像
信号に応じてカラー画像をカラー別に再現し、被記録紙
にデジタル的なドツト形態で複数回転写して記録する電
子写真方式のレーザビームカラープリンタである。FIG. 1 shows an example of a schematic internal configuration of a digital color image processing system according to the present invention. This system is equipped with a digital color image reader (hereinafter, referred to as
A color reader 1 is provided, and a digital color image printing apparatus (hereinafter, referred to as a color printer) 2 is provided below. This color reader 1 is provided with a color separation unit described later.
The color image information of the original is read for each color by a photoelectric conversion element such as a CCD, and is converted into an electric digital image signal. The color printer 2 is an electrophotographic laser beam color printer that reproduces a color image for each color in accordance with the digital image signal, and transfers the color image onto a recording sheet a plurality of times in a digital dot form and records the image.
まず、カラーリーダ1の概要を説明する。 First, an outline of the color reader 1 will be described.
3は原稿、4は原稿を載置するプラテンガラス、5は
ハロゲン露光ランプ10により露光走査された原稿からの
反射光像を集光し、等倍型フルカラーセンサ6に画像入
力するためのロツドアレイレンズであり、5,6,7,10が原
稿走査ユニツト11として一体となって矢印A1方向に露光
走査する。露光走査しながら1ライン毎に読み取られた
カラー色分解画像信号は、センサー出力信号増幅回路7
により所定電圧に増幅された後、信号線501により後述
するビデオ処理ユニツトに入力され信号処理される。詳
細は後述する。501は信号の忠実な伝送を保障するため
の同軸ケーブルである。信号502は等倍型フルカラーセ
ンサ6の駆動パルスを供給する信号線であり、必要な駆
動パルスはビデオ処理ユニツト12内で全て生成される。
8,9は後述する画像信号の白レベル補正、黒レベル補正
のための白色板および黒色板であり、ハロゲン露光ラン
プ10で照射することによりそれぞれ所定の濃度の信号レ
ベルを得ることができ、ビデオ信号の白レベル補正、黒
レベル補正に使われる。13はマイクロコンピユータを有
するコントロールユニツトであり、これはバス508によ
り操作パネル1000における表示、キー入力制御およびビ
デオ処理ユニツト12の制御、ポジシヨンセンサS1,S2に
より原稿操作ユニツト11の位置を信号線509,510を介し
て検出、更に信号線503により走査体11を移動させるた
めのステツピングモーター14をパルス駆動するステツピ
ングモーター駆動回路制御、信号線504を介して露光ラ
ンプドライバーによるハロゲン露光ランプ10のON/OFF制
御、光量制御、信号線505を介してのデジタイザー16お
よび内部キー、表示部の制御等カラーリーダー部1の全
ての制御を行っている。原稿露光走査時に前述した露光
走査ユニツト11によって読み取られたカラー画像信号
は、増幅回路7、信号線501を介してビデオ処理ユニツ
ト12に入力され、本ユニツト12内で後述する種々の処理
を施され、インターフエース回路56を介してプリンター
部2に送出される。Reference numeral 3 denotes a document, 4 denotes a platen glass on which the document is placed, and 5 denotes a rod door for condensing a reflected light image from the document scanned and exposed by a halogen exposure lamp 10 and inputting the image to a 1: 1 full-color sensor 6. Ray lenses, 5, 6, 7, and 10 are integrally scanned as an original scanning unit 11 to perform exposure scanning in the direction of arrow A1. The color-separated image signal read line by line during exposure scanning is output to a sensor output signal amplifying circuit 7.
After that, the signal is amplified to a predetermined voltage by a signal line 501 and input to a video processing unit to be described later, where the signal is processed. Details will be described later. 501 is a coaxial cable for ensuring a faithful transmission of a signal. A signal 502 is a signal line for supplying a drive pulse for the 1: 1 full-color sensor 6, and all necessary drive pulses are generated in the video processing unit 12.
Reference numerals 8 and 9 denote a white plate and a black plate for white level correction and black level correction of an image signal, which will be described later. By irradiating with a halogen exposure lamp 10, a signal level of a predetermined density can be obtained, respectively. Used for white level correction and black level correction of signals. Reference numeral 13 denotes a control unit having a microcomputer, which controls the display, key input control and video processing unit 12 on the operation panel 1000 by a bus 508, and the position of the document operation unit 11 by signal lines 509 and 510 by the position sensors S1 and S2. Control via a signal line 503 to control the stepping motor drive circuit for pulse driving the stepping motor 14 for moving the scanning body 11, and turning on / off the halogen exposure lamp 10 by the exposure lamp driver via the signal line 504. All controls of the color reader unit 1 such as OFF control, light amount control, control of the digitizer 16 and internal keys via the signal line 505, and control of the display unit are performed. A color image signal read by the above-described exposure scanning unit 11 at the time of document exposure scanning is input to the video processing unit 12 via the amplifier circuit 7 and the signal line 501, and subjected to various processes described later in the main unit 12. Is transmitted to the printer unit 2 via the interface circuit 56.
次に、カラープリンタ2の概要を説明する。711はス
キヤナであり、カラーリーダー1からの画像信号を光信
号に変換するレーザー出力部、多面体(例えば8面体)
のポリゴンミラー712、このミラー712を回転させるモー
タ(不図示)およびf/θレンズ(結像レンズ)713等を
有する。714はレーザ光の光路を変更する反射ミラー、7
15は感光ドラムである。レーザ出力部から出射したレー
ザ光はポリゴンミラー712で反射され、レンズ713および
ミラー714を通って感光ドラム715の面を線状に走査(ラ
スタースキヤン)し、原稿画像に対応した潜像を形成す
る。Next, an outline of the color printer 2 will be described. Reference numeral 711 denotes a scanner, which is a laser output unit that converts an image signal from the color reader 1 into an optical signal, a polyhedron (for example, an octahedron)
, A motor (not shown) for rotating the mirror 712, an f / θ lens (imaging lens) 713, and the like. 714 is a reflection mirror that changes the optical path of laser light, 7
Reference numeral 15 denotes a photosensitive drum. The laser beam emitted from the laser output unit is reflected by the polygon mirror 712, passes through the lens 713 and the mirror 714, scans the surface of the photosensitive drum 715 linearly (raster scan), and forms a latent image corresponding to the original image. .
また、711は一次帯電器、718は全面露光ランプ、723
は転写されなかった残留トナーを回収するクリーナ部、
724は転写前帯電器であり、これらの部材は感光ドラム7
15の周囲に配設されている。Also, 711 is a primary charger, 718 is an overall exposure lamp, 723
Is a cleaner section for collecting the residual toner not transferred,
724 is a pre-transfer charger, and these members are the photosensitive drum 7
It is located around 15.
726はレーザ露光によって、感光ドラム715の表面に形
成された静電潜像を現像する現像器ユニツトであり、73
1Y,731M,731C,731Bkは感光ドラム715と接して直接現像
を行う現像スリーブ、730Y,730M,730C,730Bkは予備トナ
ーを保持しておくトナーホツパー、732は現像剤の移送
を行うスクリユーであって、これらのスリーブ731Y〜73
1Bk、トナーホツパー730Y〜730Bkおよびスクリユー732
により現像器ユニツト726が構成され、これらの部材は
現像器ユニツトの回転軸Pの周囲に配設されている。例
えば、イエローのトナー像を形成する時は、本図の位置
でイエロートナー現像を行い、マゼンタのトナー像を形
成する時は、現像器ユニツト726を図の軸Pを中心に回
転して、感光体715に接する位置にマゼンタ現像器内の
現像スリーブ731Mを配設させる。シアン、ブラツクの現
像も同ように動作する。A developing unit 726 develops an electrostatic latent image formed on the surface of the photosensitive drum 715 by laser exposure.
1Y, 731M, 731C, and 731Bk are development sleeves that perform direct development in contact with the photosensitive drum 715, 730Y, 730M, 730C, and 730Bk are toner hoppers that hold spare toner, and 732 is a screw that transfers developer. , These sleeves 731Y-73
1Bk, toner hopper 730Y ~ 730Bk and screw 732
Constitutes a developing unit 726, and these members are disposed around the rotation axis P of the developing unit. For example, when a yellow toner image is formed, yellow toner development is performed at the position shown in the figure, and when a magenta toner image is formed, the developing unit 726 is rotated about the axis P in the figure to expose the photosensitive element. The developing sleeve 731M in the magenta developing device is disposed at a position in contact with the body 715. The development of cyan and black operates in the same manner.
また、716は感光ドラム715上に形成されたトナー像を
用紙に転写する転写ドラムであり、719は転写ドラム716
の移動位置を検出するためのアクチユエータ板、720は
このアクチユエータ板719と近接することにより転写ド
ラム716がホームポジシヨン位置に移動したのを検出す
るポジシヨンセンサ、725は転写ドラムクリーナー、727
は紙押えローラ、728は除電器および729は転写帯電器で
あり、これらの部材719,720,725,727,729は転写ローラ7
16の周囲に配設されている。Reference numeral 716 denotes a transfer drum that transfers the toner image formed on the photosensitive drum 715 to paper, and 719 denotes a transfer drum 716.
An actuator plate 720 for detecting the movement position of the actuator, a position sensor 720 for detecting that the transfer drum 716 has moved to the home position by approaching the actuator plate 719, a transfer drum cleaner 725, a transfer drum cleaner 727
Is a paper pressing roller, 728 is a static eliminator, and 729 is a transfer charger. These members 719, 720, 725, 727, 729 are transfer rollers 7
It is located around 16.
一方、735,736は用紙(紙葉体)を収納する給紙カセ
ツト、737,738はカセツト735,736から用紙を給紙する給
紙ローラ、739,740,741は給紙および搬送のタイミング
をとるタイミングローラであり、これらを経由して給紙
搬送された用紙は紙ガイド749に導かれて先端を後述の
グリツパに担持されながら転写ドラム716に巻き付き、
像形成過程に移行する。On the other hand, 735,736 is a paper feed cassette for storing paper (sheets), 737,738 is a paper feed roller for feeding paper from the cassette 735,736, and 739,740,741 are timing rollers for timing of paper feed and conveyance, and via these. The paper fed and conveyed is guided by a paper guide 749 and wrapped around the transfer drum 716 while the leading end is held by a gripper described later,
The process proceeds to the image forming process.
また、550はドラム回転モータであり、感光ドラム715
と転写ドラム716を同期回転する、750は像形成過程が終
了後、用紙を転写ドラム716から取りはずす剥離爪、742
は取はずされた用紙を搬送する搬送ベルト、743は搬送
ベルト742で搬送されて来た用紙を定着する画像定着部
であり、画像定着部743は一対の熱圧力ローラ744および
745を有する。Reference numeral 550 denotes a drum rotation motor, and the photosensitive drum 715
750 rotates the transfer drum 716 synchronously. 750 is a peeling claw that removes the paper from the transfer drum 716 after the image forming process is completed.
Is a transport belt that transports the removed paper, 743 is an image fixing unit that fixes the paper that has been transported by the transport belt 742, and the image fixing unit 743 has a pair of thermal pressure rollers 744 and
745.
第2図以下に従って、本発明に係る画像処理回路につ
いて詳述する。本回路は、フルカラーの原稿を、図示し
ないハロゲンランプや蛍光灯等の照明源で露光し、反射
カラー像をCCD等のカラーイメージセンサで撮像し、得
られたアナログ画像信号をA/D変換器等でデジタル化
し、デジタル化されたフルカラー画像信号を処理、加工
し、図示しない熱転写型カラープリンター、インクジエ
ツトカラープリンター、レーザービームカラープリンタ
ー等に出力しカラー画像を得るカラー画像複写装置、ま
たは予めデジタル化されたカラー画像信号をコンピユー
ター、他のカラー画像読取装置、あるいは、カラー画像
送信装置等より入力し、合成等の処理を行い、前述のカ
ラープリンターに出力するカラー画像出力装置等に適用
されるものである。The image processing circuit according to the present invention will be described in detail with reference to FIG. This circuit exposes a full-color original with an illumination source such as a halogen lamp or fluorescent lamp (not shown), captures a reflected color image with a color image sensor such as a CCD, and converts the obtained analog image signal into an A / D converter. A color image copying apparatus that processes and processes the digitized full-color image signal, outputs it to a thermal transfer type color printer, an ink jet color printer, a laser beam color printer, etc. (not shown) to obtain a color image, or A color image signal is input from a computer, another color image reading device, or a color image transmitting device, and is subjected to processing such as synthesis, and is applied to a color image output device for outputting to the aforementioned color printer. Things.
第2図において、Aは画像読取部で、千鳥型CCDライ
ンセンサ500a,シフトレジスタ501a,サンプルホールド回
路502a,A/D変換器503a,ズレ補正回路504a,黒補正/白補
正回路506a,CCDドライバー533a,パネルジエネレータ534
a,オツシレータ558aより構成される。In FIG. 2, A is an image reading unit, which is a staggered CCD line sensor 500a, a shift register 501a, a sample / hold circuit 502a, an A / D converter 503a, a shift correction circuit 504a, a black correction / white correction circuit 506a, and a CCD driver. 533a, panel generator 534
a, composed of an oscillator 558a.
Bは色変換回路、CはLOG変換回路、Dは色補正回
路、Oはラインメモリ、Eは文字画像補正回路、Fは文
字合成回路、Pはカラーバランス回路、Gは画像加工編
集回路、Hはエツジ強調回路、Iは文字画像領域分離回
路、Jは領域信号発生回路、Kは400dpiの2値メモリ、
Lは100dpiの2値メモリ、Mは外部機器インターフエー
ス、Nは信号切換回路、532は2値化回路、Rはレーザ
ービームプリンタのレーザードライバーやバブルジエツ
トプリンタのBJヘツドドライバーなど、プリンタの駆動
用のドライバ、SはドライバRを含むプリンタ部であ
る。B is a color conversion circuit, C is a LOG conversion circuit, D is a color correction circuit, O is a line memory, E is a character image correction circuit, F is a character synthesis circuit, P is a color balance circuit, G is an image processing and editing circuit, and H is Is an edge enhancement circuit, I is a character image region separation circuit, J is a region signal generation circuit, K is a binary memory of 400 dpi,
L is a 100 dpi binary memory, M is an external device interface, N is a signal switching circuit, 532 is a binarization circuit, and R is a printer driver such as a laser driver of a laser beam printer or a BJ head driver of a bubble jet printer. Is a printer unit including a driver R.
また、58はデジタイザ、1000は操作部、1000′は操作
インターフエース、18,19はRAM、20はCPU、21はROM、22
はCPUバス、500,501はI/Oポートである。58 is a digitizer, 1000 is an operation unit, 1000 'is an operation interface, 18, 19 are RAM, 20 is CPU, 21 is ROM, 22
Is a CPU bus, and 500 and 501 are I / O ports.
原稿は、まず図示しない露光ランプにより照射され、
反射光はカラー読み取りセンサ500aにより画像ごとに色
分解されて読み取られ、増幅回路501aで所定レベルに増
幅される。533aはカラー読み取りセンサを駆動するため
のパルス信号を供給するCCDドライバーであり、必要な
パルス源はシステムコントロールパネルジエネレータ53
4aで生成される。The original is first irradiated by an exposure lamp (not shown),
The reflected light is color-separated for each image by the color reading sensor 500a and read, and is amplified to a predetermined level by the amplifier circuit 501a. 533a is a CCD driver that supplies a pulse signal for driving the color reading sensor, and the necessary pulse source is the system control panel generator 53
Generated in 4a.
第3図にカラー読み取りセンサおよび駆動パルスを示
す。第3図(a)は本例で使用されるカラー読み取りセ
ンサであり、主走査方向を5分割して読み取るべく63.5
μmを1画素として(400dot/inch(以下dpiとい
う))、1024画素、すなわち図の如く1画素を主走査方
向にG,B,Rで3分割しているので、トータル1024×3=3
072の有効画素数を有する。一方、各チツプ58〜62は同
一セラミツク基板上に形成され、センサの1,3,5番目(5
8a,60a,62a)は同一ラインLA上に、2,4番目はLAとは4
ライン分(63.5μm×4=254μm)だけ離れたラインL
B上に配置され、原稿読み取り時は、矢印AL方向に走査
する。FIG. 3 shows a color reading sensor and a driving pulse. FIG. 3A shows a color reading sensor used in the present example.
Assuming that μm is one pixel (400 dots / inch (hereinafter referred to as dpi)), since 1024 pixels, that is, one pixel is divided into three in the main scanning direction by G, B, and R as shown in the figure, a total of 1024 × 3 = 3
072 effective pixels. On the other hand, each of the chips 58 to 62 is formed on the same ceramic substrate, and the first, third, and fifth (5
8a, 60a, 62a) are on the same line LA, and the second and fourth are 4
Line L separated by line (63.5 μm × 4 = 254 μm)
It is arranged on B and scans in the direction of arrow AL when reading a document.
各5つのCCDのうち1,3,5番目は駆動パルス群ODRV118a
に、2,4番目はEDRV119aにより、それぞれ独立にかつ同
期して駆動される。ODRV118aに含まれるO01A,O02A,ORS
とEDRV119aに含まれるE01A,E02A,ERSはそれぞれ各セン
サ内での電荷転送クロツク、電荷リセツトパルスであ
り、1,3,5番目と2,4番目との相互干渉やノイズ制限のた
め、お互いにジツタにないように全く同期して生成され
る。このため、これらパルスは1つの基準発振源OSC558
a(第2図)から生成される。The driving pulse group ODRV118a is the first, third, and fifth of each of the five CCDs.
The second and fourth are driven independently and synchronously by the EDRV 119a. O01A, O02A, ORS included in ODRV118a
And E01A, E02A, and ERS included in EDRV119a are the charge transfer clock and charge reset pulse in each sensor, respectively. It is generated completely synchronously so as not to be in the jitter. For this reason, these pulses are generated by one reference oscillation source OSC558.
a (FIG. 2).
第4図(a)はODRV118a,EDRV119aを生成する回路ブ
ロツク、第4図(b)はタイミングチヤートであり、第
2図システムコントロールパルスジエネレータ534aに含
まれる。単一のOSC558aより発生される原クロツクCLK0
を分周したクロツクK0135aはODRVとEDRVの発生タイミン
グを決める基準信号SYNC2,SYNC3を生成するクロツクで
あり、SYNC2,SYNC3はCPUバスに接続された信号線22によ
り設定されるプリセツタブルカウンタ64a,65aの設定値
に応じて出力タイミングが決定され、SYNC2,SYNC3は分
周器66a,67aおよび駆動パルス生成部68a,69aを初期化す
る。すなわち、本ブロツクに入力されるHSYNC118を基準
とし、全て1つの発振源OSC558aより出力されるCLK0お
よび全て同期して発生している分周クロツクにより生成
されているので、ODRV118aとEDRV119aのそれぞれのパル
ス群は全くジツタのない同期した信号として得られ、セ
ンサ間の干渉による信号の乱れを防止できる。FIG. 4 (a) is a circuit block for generating ODRV 118a and EDRV 119a, and FIG. 4 (b) is a timing chart, which is included in the system control pulse generator 534a in FIG. Original clock CLK0 generated from a single OSC558a
Clock K0135a is a clock for generating reference signals SYNC2, SYNC3 for determining the timing of ODRV and EDRV generation, and SYNC2, SYNC3 are presettable counters 64a, set by the signal line 22 connected to the CPU bus. The output timing is determined according to the set value of 65a, and SYNC2 and SYNC3 initialize frequency dividers 66a and 67a and drive pulse generators 68a and 69a. That is, based on the HSYNC 118 input to this block as a reference, all the pulses are generated by the CLK0 output from one oscillation source OSC558a and the frequency-divided clocks generated in synchronization with each other, so that the respective pulses of the ODRV118a and the EDRV119a The groups are obtained as synchronized signals without any jitter, and signal disturbance due to interference between sensors can be prevented.
ここで、お互いに同期して得られたセンサ駆動パルス
ODRV118aは1,3,5番目のセンサ58a,60a,62aに、EDRV119a
は2,4番目のセンサ59a,61aに供給され、各センサ58a,59
a,60a,61a,62aからは駆動パルスに同期してビデオ信号V
1〜V5が独立に出力され、第2図に示される各チヤンネ
ル毎で独立の増幅回路501−1〜501−5で所定の電圧値
に増幅され、同軸ケーブル101aを通して第3図(b)の
OOS129aのタイミングでV1,V3,V5がEOS134aのタイミング
でV2,V4の信号が送出されビデオ画像処理回路に入力さ
れる。Here, the sensor drive pulses obtained in synchronization with each other
ODRV118a is connected to the first, third and fifth sensors 58a, 60a and 62a, and the EDRV119a
Is supplied to the second and fourth sensors 59a and 61a, and the respective sensors 58a and 59a
a, 60a, 61a, 62a
1 to V5 are output independently, amplified to a predetermined voltage value by independent amplifier circuits 501-1 to 501-5 for each channel shown in FIG. 2, and passed through a coaxial cable 101a as shown in FIG.
The signals V1, V3, and V5 are transmitted at the timing of OOS 129a, and the signals of V2 and V4 are transmitted at the timing of EOS 134a, and input to the video image processing circuit.
ビデオ画像処理回路に入力された原稿を5分割に分け
て読み取って得られたカラー画像信号は、サンプルホー
ルド回路S/H502aにてG(グリーン),B(ブルー),R
(レツド)の3色に分離される。従ってS/Hされたのち
は3×5=15系統の信号処理される。A color image signal obtained by reading the original input to the video image processing circuit by dividing it into five divisions is G (green), B (blue), and R by the sample / hold circuit S / H502a.
(Red) are separated into three colors. Therefore, after S / H, signal processing of 3 × 5 = 15 systems is performed.
S/H回路502aにより、各色R,G,B毎にサンプルホールド
されたアナログカラー画像信号は、次段A/D変換回路503
aで各1〜5チヤンネルごとでデジタル化され、各1〜
5チヤンネル独立に並列で、次段に出力される。The analog color image signal sampled and held for each color R, G, B by the S / H circuit 502a is converted to a next-stage A / D conversion circuit 503.
In a, each 1-5 channel is digitized, and each 1-channel
The data is output to the next stage in parallel for 5 channels independently.
さて、本実施例では前述したように4ライン分(63.5
μm×4=254μm)の間隔を副走査方向に持ち、かつ
主走査方向に5領域に分割した5つの千鳥状センサで原
稿読み取りを行っているため、先行走査しているチヤン
ネル2,4と残る1,3,5では読み取る位置がズレている。そ
こでこれを正しくつなぐために、複数ライン分のメモリ
を備えたズレ補正回路504aによって、そのズレ補正を行
っている。In this embodiment, as described above, four lines (63.5
(μm × 4 = 254 μm) in the sub-scanning direction, and the original is read by five staggered sensors divided into five regions in the main scanning direction. At 1, 3, and 5, the reading position is shifted. Therefore, in order to connect these correctly, the misalignment is corrected by a misalignment correction circuit 504a having memories for a plurality of lines.
次に、第5図(a)を用いて黒補正/白補正回路506a
における黒補正動作を説明する。第5図(b)のように
チヤンネル1〜5の黒レベル出力はセンサに入力する光
量が微少の時、チツプ間、画素間のバラツキが大きい。
これをそのまま出力し画像を出力すると、画像のデータ
部にスジやムラが生じる。そこで、この黒部の出力バラ
ツキを補正する必要が有り、第5図(a)のような回路
で補正を行う。原稿読取り動作に先立ち、原稿走査ユニ
ツトを原稿台先端部の非画像領域に配置された均一濃度
を有する黒色板の位置へ移動し、ハロゲンを点灯し黒レ
ベル画像信号を本回路に入力する。ブルー信号BINに関
しては、この画像データの1ライン分を黒レベルRAM78a
に格納すべく、セレクタ82aでAを選択()、ゲート8
0aを閉じ()、81aを開く。すなわち、データ線は151
a→152a→153aと接続され、一方RAM78aのアドレス入力1
55aには▲▼で初期化され、VCLKをカウント
するアドレスカウンタ84aの出力154aが入力されるべく
セレクタ83aに対するが出力され、1ライン分の黒レ
ベル信号がRAM78aの中に格納される(以上黒基準値取込
みモードと呼ぶ)。Next, a black correction / white correction circuit 506a will be described with reference to FIG.
Will be described. As shown in FIG. 5B, the black level outputs of the channels 1 to 5 have large variations between chips and between pixels when the amount of light input to the sensor is small.
If this is output as it is to output an image, streaks and unevenness occur in the data portion of the image. Therefore, it is necessary to correct the output variation of the black portion, and the correction is performed by a circuit as shown in FIG. Prior to the original reading operation, the original scanning unit is moved to a position of a black plate having a uniform density arranged in the non-image area at the leading end of the original platen to turn on the halogen and to input a black level image signal to this circuit. As for the blue signal B IN , one line of this image data is stored in the black level RAM 78a.
A is selected by the selector 82a to store it in the
Close 0a () and open 81a. That is, the data line is 151
a → 152a → 153a, while RAM78a address input 1
55a is initialized by ▲ ▼, and the output to the selector 83a is output so that the output 154a of the address counter 84a that counts VCLK is input, and a black level signal for one line is stored in the RAM 78a (the above is referred to as black). This is called a reference value acquisition mode).
画像読み込み時には、RAM78aはデータ読み出しモード
となり、データ線153a→157aの経路で減算器79aのB入
力へ毎ライン、1画素ごとに読み出され入力される。す
なわち、この時ゲート81aは閉じ()、80aは開く
()。また、セレクタ86aはA出力となる。従って、
黒補正回路出力156aは、黒レベルデータDK(i)に対
し、例えばブルー信号の場合BIN(i)−DK(i)=B
OUT(i)として得られる(黒補正モードと呼ぶ)。同
じようにグリーンGIN,レツドRINも77aG,77aRにより同様
の制御が行われる。また、本制御のための各セレクタゲ
ートの制御線,,,,は、CPU22(第2図)
のI/Oとして割り当てられたラツチ85aによりCPU制御で
行われる。なお、セレクタ82a,83a,86aをB選択するこ
とによりCPU22によりRAM78aをアクセス可能となる。At the time of image reading, the RAM 78a is in the data reading mode, and is read and input for each line and one pixel to the B input of the subtractor 79a via the data line 153a → 157a. That is, at this time, the gate 81a closes () and the gate 80a opens (). The selector 86a has an A output. Therefore,
The black correction circuit output 156a is, for example, B IN (i) −DK (i) = B in the case of a blue signal with respect to the black level data DK (i).
OUT (i) (referred to as black correction mode). Similarly, the green G IN and the red R IN are similarly controlled by 77aG and 77aR. The control lines of each selector gate for this control are connected to the CPU 22 (FIG. 2).
This is performed under CPU control by a latch 85a assigned as an I / O of the CPU. The RAM 78a can be accessed by the CPU 22 by selecting the selectors 82a, 83a, 86a by B.
次に、第6図で黒補正/白補正回路506aにおける白レ
ベル補正(シエーデイング補正)を説明する。白レベル
補正は原稿走査ユニツトを均一な白色板の位置に移動し
て照射した時の白色データに基づき、照明系、光学系や
センサの感度バラツキの補正を行う。基本的な回路構成
を第6図(a)に示す。基本的な回路構成は第5図
(a)と同一であるが、黒補正では減算器79aにて補正
を行っていたのに対し、白補正では乗算器79′aを用い
る点が異なるのみであるので同一部分の説明は省く。Next, white level correction (shading correction) in the black correction / white correction circuit 506a will be described with reference to FIG. In the white level correction, the sensitivity variation of the illumination system, the optical system, and the sensor is corrected based on the white data when the original scanning unit is moved to the position of the uniform white plate and irradiated. FIG. 6 (a) shows a basic circuit configuration. The basic circuit configuration is the same as that shown in FIG. 5 (a), except that the black correction is performed by the subtractor 79a, whereas the white correction uses a multiplier 79'a. Therefore, the description of the same part is omitted.
色補正時に、原稿を読み取るためのCCD(500a)が均
一白色板の読み取り位置(ホームポジシヨン)にある
時、すなわち、複写動作または読み取り動作に先立ち、
図示しない露光ランプを点灯させ、均一白レベルの画像
データを1ライン分の補正RAM78′aに格納する。例え
ば、主走査方向A4長手方向の幅を有するとすれば、16pe
l/mmで16×297mm=4752画素、すなわち少なくともRAMの
容量は4752バイトであり、第6図(b)のごとく、i画
素の白色板データWi(i=1〜4752)とするとRAM78′
aには第6図(c)のごとく、各画素毎の白色板に対す
るデータが格納される。At the time of color correction, when the CCD (500a) for reading the original is at the reading position (home position) of the uniform white plate, that is, before the copying operation or the reading operation,
An unillustrated exposure lamp is turned on, and image data of a uniform white level is stored in the correction RAM 78'a for one line. For example, if it has a width in the main scanning direction A4 longitudinal direction, 16pe
16/297 mm = 4752 pixels in l / mm, that is, at least the capacity of the RAM is 4752 bytes. As shown in FIG. 6 (b), assuming that white plate data Wi (i = 1 to 4752) of the i pixel, the RAM 78 '
As shown in FIG. 6 (c), data for a white plate for each pixel is stored in a.
一方、Wiに対し、i番目の画素の通常画像の読み取り
値Diに対し補正後のデータDo=Di×FFH/Wiとなるべきで
ある。そこでCPU22より、ラツチ85′a′,′,
′,′に対しゲート80′a,81′aを開き、さらにセ
レクタ82′a,83′a,86′aにてBが選択されるよう出力
し、RAM78′aをCPUアクセス可能とする。次に、第6図
(d)に示す手順でCPU22は先頭画素Woに対しFFH/Wo,W1
に対しFF/W1…と順次演算してデータの置換を行う。色
成分画像のブルー成分に対し終了したら(第6図(d)
StepB)同様にグリーン成分(StepG)、レツド成分(St
epR)と順次行い、以後、入力される原画像データDiに
対してDo=Di×FFH/Wiが出力されるようにゲート80′a
が開(′)、81′aが閉(′)、セレクタ83′a,8
6′aはAが選択され、RAM78′aから読み出された係数
データFFH/Wiは信号線153a→157aを通り、一方から入力
された原画像データ151aとの乗算がとられ出力される。On the other hand, for Wi, the data Do corrected to the read value Di of the normal image of the i-th pixel should be Do = Di × FF H / Wi. Then, the CPU 85 sends the latches 85'a ',',
Gates 80'a and 81'a are opened for 'and', and selectors 82'a, 83'a and 86'a output so that B is selected, and the RAM 78'a can be accessed by the CPU. Next, according to the procedure shown in FIG. 6 (d), the CPU 22 sets the first pixel Wo to FF H / Wo, W 1
FF / W 1 ... Are sequentially operated to replace data. When the process is completed for the blue component of the color component image (FIG. 6D)
Step B) Similarly, the green component (Step G) and the red component (St
epR), and thereafter, the gate 80'a so that Do = Di × FF H / Wi is output for the input original image data Di.
Is open ('), 81'a is closed ('), and selectors 83'a, 8
A is selected for 6'a, and the coefficient data FF H / Wi read from the RAM 78'a passes through the signal line 153a → 157a, is multiplied by the original image data 151a input from one, and is output. .
以上のごとく、画像入力系の黒レベル感度、CCDの暗
電流バラツキ、各センサー間感度バラツキ、光学系光量
バラツキや白レベル感度等種々の要因に基づく、黒レベ
ル、白レベルの補正を行い、主走査方向にわたって、
白,黒とも各色ごとに均一に補正された画像データBOUT
101,GOUT102,ROUT103が得られる。ここで得られた白お
よび黒レベル補正された各色分解画像データは、不図示
の操作部からの指示により特定の色濃度、あるいは特定
の色比率を有する画像上の画素を検出して、同じく操作
部より指示される他の色濃度、あるいは色比率にデータ
変換を行う色変換回路Bに送出される。As described above, the black level and white level are corrected based on various factors such as the black level sensitivity of the image input system, the dark current variation of the CCD, the variation of the sensitivity between each sensor, the variation of the light intensity of the optical system, and the sensitivity of the white level. Over the scanning direction,
Image data B OUT uniformly corrected for each color for both white and black
101, G OUT 102 and R OUT 103 are obtained. The obtained color-separated image data of which the white and black levels have been corrected are obtained by detecting pixels on an image having a specific color density or a specific color ratio according to an instruction from an operation unit (not shown), and performing the same operation. The data is sent to a color conversion circuit B for performing data conversion to another color density or a color ratio specified by the unit.
<色変換> 第7図は色変換(階調色変換と濃度色変換)ブロツク
図である。第7図の回路は8ビツトの色分解信号RIN,G
IN,BIN(1b〜3b)に対してCPU20によってレジスタ6bに
設定された任意の色を判定する色検出部5b、複数ケ所に
対して色検出、色変換を行うためのエリア信号Ar4b、前
記色検出部により出力され“特定色である”という信号
(以下ヒツト信号と呼ぶ)を主走査、副走査方向(第7
図の例では副走査方向のみ)に拡げる処理を行うライン
メモリ10b〜11b、ORゲート12b、拡げられたヒツト信号3
4bと非矩形信号(矩形を含む)BHi27bよりANDゲート32b
で生成される色変換イネーブル信号33b、イネーブル信
号33bと入力色分解データ(RIN,GIN,BIN1b〜3b)、エリ
ア信号Ar4の同期合わせのためのラインメモリ13b〜16
b、デイレイ回路17b〜20b、イネーブル信号33b、同期合
わせされた色分解データ(RIN′,GIN′,BIN′21b〜23
b)、エリア信号Ar′24bおよびCPU20により、レジスタ2
6bに設定された色変換後の色データに基づいて色変換を
行う色変換部25b、色変換処理された色分解データ(R
OUT,GOUT,BOUT 28b〜30b)、ROUT,GOUT,BOUTに同期し
て出力するヒツト信号HOUT31bより構成される。<Color Conversion> FIG. 7 is a block diagram of color conversion (gradation color conversion and density color conversion). The circuit of FIG. 7 is an 8-bit color separation signal R IN , G
IN , B IN (1b to 3b), a color detection unit 5b for determining an arbitrary color set in the register 6b by the CPU 20, an area signal Ar4b for performing color detection and color conversion for a plurality of locations, A signal (hereinafter referred to as a hit signal) output from the color detection unit and indicating that the color is a specific color is referred to as a "hit signal" in the main scanning direction and the sub-scanning direction (the seventh direction).
In the example of the figure, only the line memories 10b to 11b for performing the process of expanding in the sub-scanning direction, the OR gate 12b, and the expanded hit signal 3
AND gate 32b from 4b and non-rectangular signal (including rectangle) BHi27b
The color conversion enable signal 33b, the enable signal 33b and the input color separation data (R IN , G IN , B IN 1b to 3b) generated in the above, and line memories 13b to 16 for synchronizing the area signal Ar4
b, delay circuits 17b to 20b, enable signal 33b, synchronized color separation data (R IN ', G IN ', B IN '21b to 23
b), register 2 is determined by area signal Ar'24b and CPU 20.
The color conversion unit 25b that performs color conversion based on the color data after the color conversion set in 6b, the color separation data (R
OUT , G OUT , B OUT 28b-30b), and a hit signal H OUT 31b output in synchronization with R OUT , G OUT , and B OUT .
次に、階調色判定および階調色変換のアルゴリズムの
概要を述べる。ここに階調色判定、階調色変換とは、色
判定、色変換を行うにあたって同一色相の色に対し、濃
度値を保存して色変換を行うべく同一色相の色判定、同
一色相の色変換を行うことである。Next, an outline of an algorithm for gradation color determination and gradation color conversion will be described. Here, the gradation color determination and the gradation color conversion are the same hue color determination and the same hue color for performing the color conversion while preserving the density value for the color having the same hue in performing the color determination and the color conversion. To do the conversion.
同じ色(ある色相)は、例えばレツド信号R1とグリー
ン信号G1とブルー信号B1との比が等しいことが知られて
いる。Same color (there hue), for example the ratio between-intensity signal R 1 and the green signal G 1 and Blue signal B 1 is possible is known equal.
そこで色変換したい色の内1つ(ここでは最大値色、
以下主色と呼ぶ)のデータM1を選び、それと他の2色の
データとの比を求める。例えば、 主色がRの時はM1=R1とし、 を求める。Therefore, one of the colors to be converted (here, the maximum value color,
Select data M 1 below referred to as primary colors), therewith obtaining the ratio of the other two colors data. For example, the M 1 = R 1 when the main color is R, Ask for.
そして入力データRi,Gi,Biに対し、 M1×γ1≦Ri≦M1×γ2 (3) 但し、α1,β1,γ1≦1 α2,β2,γ2≧2 が成り立っているものを色変換する画素と判定する。Then, for the input data R i , G i , B i , M 1 × γ 1 ≦ R i ≦ M 1 × γ 2 (3) where α 1 , β 1 , γ 1 ≦ 1 α 2 , β 2 , γ 2 ≧ 2 judge.
さらに色変換後のデータ(R2,G2,B2)も、そのデータ
の内の主色(ここでは最大値色)のデータM2と他の2色
のデータとの比を求める。Further, also for the data (R 2 , G 2 , B 2 ) after the color conversion, the ratio between the data M 2 of the primary color (here, the maximum value color) and the data of the other two colors is obtained.
例えばG2が主色の時は、M2=G2とし、 を求める。For example, when G 2 is the primary color, M 2 = G 2 , Ask for.
そして、入力データの主色M1に対して、 を求める。Then, the input data to the main color M 1, Ask for.
もし、データが色変換画素であれば、 を出力、 色変換画素でなければ、(Ri,Gi,Bi)を出力する。If the data is a color conversion pixel, If the pixel is not a color conversion pixel, (R i , G i , B i ) is output.
これにより、階調を持った同色相の部分を全て検出
し、階調に応じた色変換データを出力することが可能に
なる。As a result, it is possible to detect all portions of the same hue having a gradation and output color conversion data corresponding to the gradation.
第8図は色判定回路の一例を示すブロツク図である。
この部分は色変換する画素を検出する部分である。FIG. 8 is a block diagram showing an example of the color judgment circuit.
This part is a part for detecting a pixel to be color-converted.
この図において、50bはRIN b1,GIN b2,BIN b3の入
力データをスムージングするスムージング部、51bはス
ムージング部の出力の1つ(主色)を選択するセレクタ
52bR,52bG,52bBはセレクタ51bの出力と固定値R0,G0,B0
の一方を選択するセレクタ、54bR,54bG,54bBはORゲー
ト、63b,64bR,64bG,64bBは、それぞれエリア信号Ar10,A
r20に基づいてセレクタ51b,52bR,52bG,52bBにセレクト
信号をセツトするためのセレクタ、56bR,56bG,56bBと57
bR,57bG,57bBとはそれぞれの上限と下限の計算をする乗
算器である。In this figure, 50b is a smoothing unit for smoothing the input data of R IN b1, G IN b2, and B IN b3, and 51b is a selector for selecting one of the outputs (primary colors) of the smoothing unit.
52b R , 52b G , 52b B are the outputs of the selector 51b and the fixed values R 0 , G 0 , B 0
Selector for selecting one of, 54b R, 54b G, 54b B is OR gate, 63b, 64b R, 64b G , 64b B are each area signal Ar10, A
The selector 51b based on the r20, 52b R, 52b G, selector for excisional a select signal 52b B, 56b R, 56b G , 56b B and 57
b R , 57b G and 57b B are multipliers for calculating the upper and lower limits, respectively.
また、CPU20が設定するそれぞれの上限比率レジスタ5
8bR,58bG,58bB、下限比率レジスタ59bR,59bG,59bBはそ
れぞれエリア信号Ar30に基づいて複数のエリアに対して
色検出するためのデータをセツトできる。Also, each upper limit ratio register 5 set by CPU 20
8b R , 58b G , 58b B and the lower limit ratio registers 59b R , 59b G , 59b B can set data for color detection for a plurality of areas based on the area signal Ar30.
ここで、Ar10,Ar20,Ar30は、第7図Ar4bを基に作った
信号で、それぞれ必要な段数のDF/Fが入っている。また
61bはANDゲート、62bはORゲート、67bはレジスタであ
る。Here, Ar10, Ar20, and Ar30 are signals generated based on Ar4b in FIG. 7, and each has a required number of DF / Fs. Also
61b is an AND gate, 62b is an OR gate, and 67b is a register.
次に、実際の動きの説明を行う。RIN b1,GIN b2,B
IN b3をそれぞれスムージングしたデータR′,G′,B′
の内の1つを、CP20がセツトするセレクト信号S1により
セレクタ51bでセレクトして、主色データが選ばれる。
ここで、CPU20はレジスタ65b,66bにそれぞれ異なるデー
タA,Bをセツトし、セレクタ63bがAr10信号に応じてA,B
のいずれかをセレクトしS1信号としてセレクタ51bに入
力する。Next, the actual movement will be described. R IN b1, G IN b2, B
Data R ', G', B 'obtained by smoothing IN b3
One of the, CP20 and select the selector 51b by the select signals S 1 which is excisional primary color data is selected.
Here, the CPU 20 sets different data A and B in the registers 65b and 66b respectively, and the selector 63b sets the data A and B in accordance with the Ar10 signal.
Input to the selector 51b as a select one of then S 1 signal.
このように、レジスタを65b,66bと2つ用意し、異な
るデータをセレクタ63bのA,Bに入力し、エリア信号Ar10
がそのいずれかをセレクトする構成により、複数のエリ
アに対して別々の色検出を行うことができる。このエリ
ア信号Ar10は矩形領域のみでなく、非矩形領域について
の信号であってもよい。In this way, two registers 65b and 66b are prepared, and different data are input to A and B of the selector 63b, and the area signal Ar10
By selecting one of them, separate color detection can be performed for a plurality of areas. This area signal Ar10 may be a signal for a non-rectangular area as well as a rectangular area.
次のセレクタ52bR,52bG,52bBでは、CPU20がセツトす
るR0,G0,B0かセレクタ51bで選ばれた主色データのいず
れかが、デコーダ53bの出力53ba〜53bcと固定色モード
信号S2とにより生成されるセレクト信号によりセレクト
される。なお、セレクタ64bR,64bG,64bBは、エリア信号
Ar20に応じてA,Bのいずれかを選択することにより、セ
レクタ63bの場合同様、複数のエリアに対する異なる色
の検出を行うことができるようにしている。ここで、
R0,G0,B0は従来の色変換(固定色モード)および階調色
判定における主色の時に選択され、主色データは階調色
変換の主色以外の色の時選択される。In the next selectors 52b R , 52b G , 52b B , either the R 0 , G 0 , B 0 set by the CPU 20 or the main color data selected by the selector 51b is output to the outputs 53ba to 53bc of the decoder 53b and fixed colors. is select by a select signal generated by the mode signal S 2. The selectors 64b R , 64b G , and 64b B output the area signal
By selecting either A or B according to Ar20, it is possible to detect different colors for a plurality of areas as in the case of the selector 63b. here,
R 0 , G 0 , and B 0 are selected for the main color in the conventional color conversion (fixed color mode) and gradation color determination, and the main color data is selected for a color other than the main color in the gradation color conversion. .
なお、オペレータはこの固定色判定と階調色判定との
選択を操作部から自由に設定できる。あるいは、例えば
デジタイザのような入力装置から入力された色データ
(色変換前の色のデータ)によりソフトで変えることも
可能である。The operator can freely select the fixed color determination and the gradation color determination from the operation unit. Alternatively, for example, it is also possible to change by software according to color data (color data before color conversion) input from an input device such as a digitizer.
これらのセレクタ52bR,52bG,52bBの出力と、CPU20に
より設定された上限比率レジスタ58bR,58bG,58bB、下限
比率レジスタ59bR,59bG,59bBとから、それぞれR′,
G′,B′の上限値および下限値が乗算器56bR,56bG,56bB
および57bR,57bG,57bBにより計算されて、ウインドウコ
ンパレータ60bR,60bG,60bBに上下限値として設定され
る。From the outputs of these selectors 52b R , 52b G , 52b B and the upper limit ratio registers 58b R , 58b G , 58b B and the lower limit ratio registers 59b R , 59b G , 59b B set by the CPU 20, R ′,
The upper and lower limit values of G ′ and B ′ are multipliers 56b R , 56b G and 56b B
And 57b R, 57b G, is calculated by 57 b B, the window comparator 60b R, 60b G, is set as the upper and lower limit values in 60b B.
ウインドウコンパレータ60bR,60bG,60bBで主色のデー
タがある範囲に入り、かつ主色外の2色がある範囲内に
入っているか否かがANDゲート61bにて判定される。レジ
スタ67bは判定部のイネーブル信号68bにより判定信号に
かかわらず“1"をたてることが可能である。その場合に
は“1"をたてた部分は変換すべき色が存在することとな
る。In the window comparators 60b R , 60b G , and 60b B , it is determined by the AND gate 61b whether or not the main color data falls within a certain range and two colors other than the main color fall within a certain range. The register 67b can set "1" regardless of the determination signal by the enable signal 68b of the determination unit. In that case, the part to which "1" is set has a color to be converted.
以上の構成により固定色判定または階調色判定が複数
のエリアに対して可能になる。With the above configuration, the fixed color determination or the gradation color determination can be performed for a plurality of areas.
第9図は色変換回路の一例のブロツク図である。この
回路により色判定部5bの出力7bに基づいて色変換された
信号もしくは元の信号が選択される。FIG. 9 is a block diagram of an example of the color conversion circuit. This circuit selects a signal that has undergone color conversion or an original signal based on the output 7b of the color determination unit 5b.
第9図において色変換部25bはセレクタ111b、変換後
の色の主色データ(ここでは最大値)に対する各々の比
を設定するレジスタ112bR1,112bR2,112bG1,112bG2,112b
B1,112bB2、乗算器113bR,113bG,113bB、セレクタ114bR,
114bG,114bB、セレクタ115bR,115bG,115bB、ANDゲート3
2b、第7図エリア信号Ar′24に基づいて生成されるAr5
0,Ar60,Ar70によりCPU20によりセツトされるデータをセ
レクタ111b、乗算器113bR,113bG,113bB、セレクタ114
bR,114bG,114bBにセツトするセレクタ117b,112bR,112
bG,112bB,116bR,116bG,116bB、デイレイ回路118bにより
構成される。In FIG. 9, the color conversion unit 25b includes a selector 111b and registers 112b R1 , 112b R2 , 112b G1 , 112b G2 , 112b for setting respective ratios of the converted color to the main color data (here, the maximum value).
B1, 112b B2, the multiplier 113b R, 113b G, 113b B , the selector 114b R,
114b G , 114b B , selector 115b R , 115b G , 115b B , AND gate 3
2b, Ar5 generated based on area signal Ar'24 in FIG. 7
0, Ar60, Ar70 the data selector 111b to be excisional by CPU 20, the multiplier 113b R, 113b G, 113b B , the selector 114
b R , 114b G , 114b Selectors 117b, 112b R , 112 set to B
b G , 112b B , 116b R , 116b G , 116b B and a delay circuit 118b.
次に実際の動きの説明を行う。 Next, the actual movement will be described.
セレクタ111bは、入力信号RIN′21b、GIN′22b,BIN′
23bのうちの1つ(主色)をセレクト信号S5に応じて選
択する。ここで信号S5はCPU20により設定された2つの
データに対しエリア信号Ar40がセレクタ117bをA,Bのい
ずれかに選択することにより発生する。このようにし
て、複数のエリアに対する色変換処理が可能となる。The selector 111b receives the input signals R IN '21b, G IN ' 22b, B IN '
One of 23b (main color) is selected according to the select signal S5. Here, the signal S5 is generated when the area signal Ar40 selects the selector 117b to either A or B for the two data set by the CPU 20. In this way, color conversion processing can be performed on a plurality of areas.
セレクタ111bにより選択された信号は乗算器113bR,11
3bG,113bBにおいてCPU20により設定されたレジスタ値と
の乗算が行われる。ここでもエリア信号Ar50が2つのレ
ジスタ値112bR1・112bR2,112bG1・112bG2,112bB1・112b
B2をそれぞれセレクタ112bR,112bG,112bBにより選択す
ることにより複数エリアに対して異なる色変換処理が可
能となる。The signal selected by the selector 111b is applied to multipliers 113b R , 11
In 3b G and 113b B , multiplication with the register value set by the CPU 20 is performed. Again, the area signal Ar50 has two register values 112b R1 , 112b R2 , 112b G1 , 112b G2 , 112b B1 , 112b
By selecting B2 by the selectors 112b R , 112b G , and 112b B , different color conversion processes can be performed on a plurality of areas.
次にセレクタ114bR,114bG,114bBにて乗算の結果とCPU
20が設定した2つの固定値Ro′・Ro″,Go′・Go″,Bo′
・Bo″の内エリア信号Ar70によりセレクタ116bR,116bG,
116bBにおいて選択された固定値のいずれか一方がモー
ド信号S6により選ばれる。ここでもモード信号S6はS5と
同様の方法でエリア信号Ar60により選択されたものが用
いられる。Next, the results of the multiplication by the selectors 114b R , 114b G and 114b B and
Two fixed values Ro '/ Ro ", Go'-Go", Bo' set by 20
Selectors 116b R , 116b G ,
One of the fixed values selected in 116b B is selected by the mode signal S6. Here, as the mode signal S6, a signal selected by the area signal Ar60 in the same manner as in S5 is used.
最後にセレクタ115bR,115bG,115bBにおいてセレクト
信号SB′を用いてRIN″,GIN″,BIN″(RIN′,GIN′,
BIN′を遅延させタイミング調整したもの)とセレクタ1
14bR,114bG,114bBの出力とのいずれかが選択され、
ROUT,GOUT,BOUTとして出力される。またヒツト信号HOUT
もROUT,GOUT,BOUTと同期して出力される。Finally selector 115b R, 115b G, 'with R IN ", G IN", B IN "(R IN' select signal S B in 115b B, G IN ',
BIN 'delayed and timing adjusted) and selector 1
Either 14b R , 114b G or 114b B output is selected,
Output as R OUT , G OUT , B OUT . Hit signal H OUT
Are also output in synchronization with R OUT , G OUT , and B OUT .
ここでセレクタ信号SB′は、色判定結果34bと色変換
イネーブル信号BHi34bのANDをとったものに遅延をかけ
たものである。このBHi信号として例えば第10図の点線
のような非矩形イネーブル信号を入力すれば非矩形領域
に対して色変換処理を施すことができる。この場合エリ
ア信号としては一点鎖線の如き領域、つまり点線より求
められる左最上位(第10図a)、右最上位(第10図
b)、左最下位(第10図c)、左最下位(第10図d)の
座標により生成される。また、非矩形領域信号BHiはデ
ジタイザ等の入力装置より入力され、100dpiの2値メモ
リLに展開された領域信号である。この非矩形イネーブ
ル信号を用いて色変換をする場合、イネーブルのエリア
を変換させたい所の境界に沿って指定できるため、従来
の矩形を用いた色変換に比べて色検出のスレシヨールド
を拡げることができる。従ってより検出能力がアツプし
精度のよい階調色変換された出力画像を得ることができ
る。Here, the selector signal S B ′ is obtained by delaying the AND of the color determination result 34b and the color conversion enable signal BHi34b. If a non-rectangular enable signal such as the dotted line in FIG. 10 is input as the BHi signal, color conversion processing can be performed on the non-rectangular area. In this case, the area signal is a region such as a one-dot chain line, that is, the uppermost left position (FIG. 10a), the uppermost right position (FIG. 10b), the lowermost left position (FIG. 10c), and the lower left position obtained from the dotted line. It is generated by the coordinates (Fig. 10d). The non-rectangular area signal BHi is an area signal input from an input device such as a digitizer and expanded in a 100 dpi binary memory L. When color conversion is performed using this non-rectangular enable signal, the enable area can be specified along the boundary of the area to be converted, so that the threshold for color detection can be expanded as compared with the conventional color conversion using a rectangle. it can. Therefore, it is possible to obtain an output image in which the detection capability is improved and the gradation color conversion is performed with high accuracy.
以上より色判定部5bの主色に応じた明度を持った色変
換(例えば赤色を青色に階調色変換する時薄い赤色は薄
い青色に、濃い赤色は濃い青色に変換)あるいは固定値
色色変換のいずれかを複数領域に対して自由に行うこと
ができる。From the above, color conversion having lightness according to the main color of the color determination unit 5b (for example, when converting red to blue gradation color, light red is converted to light blue and dark red is converted to dark blue) or fixed value color conversion Can be freely performed on a plurality of regions.
さらに後述するようにヒツト信号HOUTを基にして特定
色のエリア(非矩形or矩形)だけにモザイク処理、テク
スチヤー処理、トリミング処理、マスキング処理等を施
すことができる。Further mosaic only specific color area (non-rectangular or square) based on Hitsuto signal H OUT as described later, Tekusuchiya process, trimming process may be subjected to a masking process or the like.
なお、上記エリア信号Ar10,Ar20,Ar30,はAr4bに基づ
いて、エリア信号Ar40,Ar50,Ar60,Ar70はAr′24bに基づ
いて生成される信号であり、領域信号発生回路J(第2
図)からの領域信号134に基づくものであるが、上述の
ように矩形領域信号のみでなく、非矩形領域信号であっ
てもよい。すなわち、100dpi2値メモリに格納された、
非矩形領域情報に基づく、非矩形領域信号BHiを用いて
もよい。The area signals Ar10, Ar20, Ar30, and Ar70 are signals generated based on Ar4b, and the area signals Ar40, Ar50, Ar60, and Ar70 are signals generated based on Ar'24b.
Although this is based on the area signal 134 shown in FIG. 2, not only the rectangular area signal as described above, but also a non-rectangular area signal may be used. That is, stored in 100dpi binary memory,
The non-rectangular area signal BHi based on the non-rectangular area information may be used.
BHi信号の生成については、後述する。BHi信号は矩
形、非矩形の双方の領域信号の混在が可能である。The generation of the BHi signal will be described later. The BHi signal can include both rectangular and non-rectangular area signals.
以上の様に本実施例によれば、矩形のみでなく非矩形
の領域信号に基づいて色変換領域を設定できるので、よ
り精度の高い色変換処理を行なうことができる。As described above, according to the present embodiment, a color conversion area can be set based on not only a rectangular area signal but also a non-rectangular area signal, so that more accurate color conversion processing can be performed.
そして第2図に示すように色変換回路Bの出力103,10
4,105は、反射率に比例した画像データから濃度データ
に変換するための対数変換回路C、原稿上の文字領域と
ハーフトーン領域、網点領域を判別する文字画像領域分
離回路I、および本システムとケーブル135,136,137を
介して外部機器とのデータを交信するための外部機器イ
ンターフエースMに送出される。Then, as shown in FIG.
Reference numeral 4,105 denotes a logarithmic conversion circuit C for converting image data proportional to the reflectance into density data, a character image area separation circuit I for determining a character area and a halftone area, a halftone area on a document, and the present system. The data is transmitted to the external device interface M for exchanging data with the external device via the cables 135, 136, and 137.
次に、入力された光量に比例したカラー画像データ
は、人間の目に比視感度特性に合わせるための処理を行
う対数変換回路C(第2図)に入力される。Next, the color image data proportional to the input light quantity is input to a logarithmic conversion circuit C (FIG. 2) which performs processing for matching the human eyes with the relative luminous efficiency characteristics.
ここでは、白=00H,黒=FFHとなるべく変換され、更
に画像読み取りセンサーに入力される画像ソース、例え
ば通常の反射原稿と、フイルムプロジエクター等の透過
原稿、また同じ透過原稿でもネガフイルム、ポジフイル
ムまたはフイルムの感度,露光状態で入力されるガンマ
特性が異なっているため、第11図(a),(b)に示さ
れるごとく、対数変換用のLUT(ルツクアツプテーブ
ル)を複数有し、用途に応じて使い分ける。切り換え
は、信号線lg0,lg1,lg2により行われ、CPU22のI/Oポー
トとして、操作部等からの指示入力により行われる(第
2図)。ここで各B,G,Rに対して出力されるデータは、
出力画像の濃度値に対応しており、B(ブルー),G(グ
リーン),R(レツド)の各信号に対して、それぞれY
(イエロー),M(マゼンタ),C(シアン)のトナー量に
対応するので、これ以後の画像データは、イエロー,マ
ゼンタ,シアンと対応づける。Here, white = 00 H, is as much as possible converted black = FF H, further image source input to the image reading sensor, such as a conventional reflective originals, transmission original such as a film Puroji EKTAR and negative film in the same transparent original Since the sensitivity of the positive film or the film and the gamma characteristics input in the exposure state are different, as shown in FIGS. 11 (a) and 11 (b), there are a plurality of LUTs (lookup tables) for logarithmic conversion. And use them according to the purpose. The switching is performed by the signal lines lg0, lg1, lg2, and is performed by inputting an instruction from an operation unit or the like as an I / O port of the CPU 22 (FIG. 2). Here, the data output for each B, G, R is
It corresponds to the density value of the output image. For each signal of B (blue), G (green) and R (red), Y
(Yellow), M (magenta), and C (cyan) correspond to the toner amounts, so that the subsequent image data is associated with yellow, magenta, and cyan.
対に、対数変換により得られた原稿画像からの各色成
分画像データ、すなわちイエロー成分,マゼンタ成分,
シアン成分に対して、色補正回路Dにて次に記すごとく
色補正を行う。カラー読み取りセンサーに一画素ごとに
配置された色分解フィルターの分光特性は、第13図に示
す如く、斜線部のような不要透過領域を有しており、一
方、例えば転写紙に転写される色トナー(Y,M,C)も第1
4図のような不要吸収成分を有することはよく知られて
いる。そこで、各色成分画像データYi,Mi,Ciに対し、 なる各色の一次式を算出し色補正を行うマスキング補正
はよく知られている。更にYi,Mi,Ciにより、Min(Yi,M
i,Ci)(Yi,Mi,Ciのうちの最小値)を算出し、これをス
ミ(黒)として、後に黒トナーを加える(スミ入れ)操
作と、加えた黒成分に応じて各色材の加える量を減じる
下色除去(UCR)操作もよく行われる。第12図(a)
に、マスキング,スミ入れ、UCRを行う色補正回路Dの
回路構成を示す。本構成において特徴的なことは マスキングマトリクスを2系統有し、1本の信号線の
“1/0"で高速に切り換えることができる、 UCRの有り,なしが1本の信号線“1/0"で、高速に切
り換えることができる、 スミ量を決定する回路を2系統有し、“1/0"で高速に
切り換えることができる、 という点にある。On the other hand, each color component image data from the original image obtained by logarithmic conversion, that is, a yellow component, a magenta component,
The color correction circuit D performs color correction on the cyan component as described below. As shown in FIG. 13, the spectral characteristics of the color separation filter arranged for each pixel in the color reading sensor have an unnecessary transmission area such as a hatched portion, while, for example, a color transferred to a transfer paper. Toner (Y, M, C) is also first
It is well known that it has an unnecessary absorption component as shown in FIG. Therefore, for each color component image data Yi, Mi, Ci, Masking correction for calculating a linear expression of each color and performing color correction is well known. Furthermore, by Yi, Mi, Ci, Min (Yi, M
i, Ci) (the minimum value of Yi, Mi, and Ci) is calculated as a sum (black), and black toner is added later (smearing). Undercolor removal (UCR) operations, which reduce the amount added, are also common. Fig. 12 (a)
2 shows a circuit configuration of a color correction circuit D that performs masking, darkening, and UCR. The feature of this configuration is that it has two masking matrices and can be switched at high speed with 1/0 of one signal line. It is possible to switch at a high speed with "1/0".
まず画像読み取りに先立ち、所望の第1のマトリクス
係数M1,第2のマトリクス係数M2をCPU22に接続されたバ
スより設定する。本例では であり、M1はレジスタ87d〜95dに、M2はレジスタ96d〜1
04dに設定されている。First, prior to image reading, desired first matrix coefficients M 1 and second matrix coefficients M 2 are set from a bus connected to the CPU 22. In this example Where M 1 is in registers 87d-95d and M 2 is in registers 96d-
It is set to 04d.
また、111d〜122d,135d,131d,136dはそれぞれセレク
ターであり、S端子=“1"の時Aを選択、“0"の時Bを
選択する。従ってマトリクスM1を選択する場合切り換え
信号MAREA364=“1"に、マトリクスM2を選択する場合
“0"とする。Reference numerals 111d to 122d, 135d, 131d, and 136d denote selectors, respectively, which select A when the S terminal is "1" and select B when the S terminal is "0". Accordingly the switching signal MAREA364 = "1" when selecting the matrix M 1, when selecting the matrix M 2 to "0".
また123dはセレクターであり、選択信号C0,C1(366
d),367d)により第12図(b)の真理値表に基づき出力
a,b,cが得られる。選択信号C0,C1およびC2は、出力され
るべき色信号に対応し、例えばY,M,C,Bkの順に(C2,C1,
C0)=(0,0,0),(0,0,1),(0,1,0),(1,0,0)、
更にモノクロ信号として(0,1,1)とすることにより所
望の色補正された色信号を得る。いま(C0,C1,C2)=
(0,0,0)、かつMAREA=“1"とすると、セレクタ123dの
出力(a,b,c)には、レジスタ87d,88d,89dの内容、従っ
て(aY1,−bM1,−CC1)が出力される。一方、入力信号Y
i,Mi,CiよりMin(Yi,Mi,Ci)=kとして算出される黒成
分信号374dは137dにてY=ax−b(a,bは定数)なる一
次変換をうけ、減算器124d,125d,126dのB入力に入力さ
れる。各減算器124d〜126dでは、下色除去としてY=Yi
−(ak−b),M=Mi−(ak−b),C=Ci−(ak−b)が
算出され、信号線377d,378d,379dを介して、マスキング
演算のための乗算器127d,128d,129dに入力される。Also, 123d is a selector, and the selection signals C 0 and C 1 (366
Output based on the truth table of Fig. 12 (b) by d) and 367d)
a, b, c are obtained. The selection signals C 0 , C 1 and C 2 correspond to the color signals to be output, for example, in the order of Y, M, C, Bk (C 2 , C 1 ,
C 0 ) = (0,0,0), (0,0,1), (0,1,0), (1,0,0),
Further, by setting (0, 1, 1) as a monochrome signal, a desired color-corrected color signal is obtained. Now (C 0 , C 1 , C 2 ) =
If (0,0,0) and MAREA = "1", the output (a, b, c) of the selector 123d will have the contents of the registers 87d, 88d, 89d and therefore (a Y1 , −b M1 , − C C1 ) is output. On the other hand, the input signal Y
The black component signal 374d calculated as Min (Yi, Mi, Ci) = k from i, Mi, Ci undergoes a primary conversion at 137d such that Y = ax−b (a, b are constants), and a subtractor 124d, It is input to the B input of 125d and 126d. In each of the subtracters 124d to 126d, Y = Yi
− (Ak−b), M = Mi− (ak−b), and C = Ci− (ak−b) are calculated, and the multipliers 127d and 127d for the masking operation are provided via the signal lines 377d, 378d and 379d. Input to 128d and 129d.
乗算器127d,128d,129dには、それぞれA入力には(a
Y1,−bM1,−CC1)、B入力には上述した〔Yi−(ak−
b),Mi−(ak−b),Ci−(ak−b)〕=〔Yi,Mi,Ci〕
が入力されているので同図から明らかなように、出力D
OUTにはC2=0の条件(YorMorC)でYOUT=Yi×(aY1)
+Mi×(−bM1)+Ci×(−CC1)が得られ、マスキング
色補正,下色除去の処理が施されたイエロー画像データ
が得られる。同様にして、 MOUT=Yi×(−aY2)+Mi×(−bM2)+Ci×(−CC2) COUT=Yi×(−aY3)+Mi×(−bM3)+Ci×(−CC3) がDOUTに出力される。色選択は、出力すべきカラープリ
ンターへの出力順に従って(C0,C1,C2)により第12図
(b)の表に従ってCPU22により制御される。レジスタ1
05d〜107d,108d〜110dは、モノクロ画像形成用のレジス
タで、前述したマスキング色補正と同様の原理により、
MONO=k1Yi+l1Mi+m1Ciにより各色に重み付け加算によ
り得ている。The multipliers 127d, 128d, and 129d have (A)
Y1 , −b M1 , −C C1 ) and B input as described above [Yi− (ak−
b), Mi− (ak−b), Ci− (ak−b)] = [Yi, Mi, Ci]
As shown in the figure, the output D
For OUT , under the condition of C 2 = 0 (YorMorC), Y OUT = Yi × (a Y1 )
+ Mi × (−b M1 ) + Ci × (−C C1 ) is obtained, and yellow image data subjected to masking color correction and undercolor removal processing is obtained. Similarly, M OUT = Yi × (−a Y2 ) + Mi × (−b M2 ) + Ci × (−C C2 ) C OUT = Yi × (−a Y3 ) + Mi × (−b M3 ) + Ci × (−C C3 ) is output to D OUT . The color selection is controlled by the CPU 22 according to the order of output to the color printer to be output (C 0 , C 1 , C 2 ) according to the table of FIG. 12 (b). Register 1
05d to 107d and 108d to 110d are registers for forming a monochrome image, based on the same principle as the masking color correction described above.
MONO = k 1 Yi + l 1 Mi + m 1 Ci is obtained by weighting and adding each color.
またBk出力時はセレクタ131dの切り換え信号として入
力されるC2(368)により、C2=1、従って、一次変換
器133dで、Y=cx−dなる一次変換を受けてセレクター
131dより出力される。また、BkMJ110は後述する文字画
像領域分離回路Iの出力に基づき、黒い文字の輪郭部に
出力する黒成分信号である。色切換信号C0′,C1′,C2′
366〜368は、CPUバス22に接続された出力ポート501より
設定され、MAREA364は領域信号発生回路364より出力さ
れる。ゲート回路150d〜153dは、後述する2値メモリ回
路(ビツトマツプメモリ)L537より読み出された非矩形
の領域信号DHi122によりDHi=“1"の時、信号C0′,
C1′,C2′=“1,1,0"となって、自動的にmonoの画像の
ためのデータが出力されるように制御する回路である。Also, at the time of Bk output, C 2 = 1 due to C 2 (368) inputted as a switching signal of the selector 131d. Therefore, the primary converter 133d receives a primary conversion of Y = cx−d and selects the selector.
Output from 131d. BkMJ110 is a black component signal to be output to the outline of a black character based on the output of a character image area separation circuit I described later. Color switching signals C 0 ′, C 1 ′, C 2 ′
366 to 368 are set from the output port 501 connected to the CPU bus 22, and the MAREA 364 is output from the area signal generation circuit 364. The gate circuit 150d~153d, when the DHi = "1" by later-described binary memory circuit (bit Matsupu memory) L537 non-rectangular area signal DHi122 read from, the signal C 0 ',
This is a circuit for controlling so that C 1 ′, C 2 ′ = “ 1 , 1 , 0”, and data for a mono image is automatically output.
<文字画像領域分離回路> 次に文字画像領域分離回路Iは、読み込まれた画像デ
ータを用い、その画像データが文字であるか、画像であ
るか、また、有彩色であるか無彩色であるかを判定する
回路である。その処理の流れについて第15図を用いて説
明する。<Character Image Area Separation Circuit> Next, the character image area separation circuit I uses the read image data and determines whether the image data is a character, an image, a chromatic color, or an achromatic color. Circuit. The flow of the processing will be described with reference to FIG.
色変換Bより文字画像領域分離回路Iに入力されるレ
ツド(R)103、グリーン(G)104、ブルー(B)105
は、最小値検出回路MIN(R,G,B)101Iおよび最大値検出
回路Max(R,G,B)102Iに入力される。それぞれのブロツ
クでは、入力するR,G,Bの3種類の輝度信号から最大
値,最小値が選択される。選択されたそれぞれの信号に
ついて、減算回路104Iでその差分を求める。差分が大、
すなわち入力されるR,G,Bが均一でない場合、白黒を示
す無彩色に近い信号でなく何らかの色にかたよった有彩
色であることを示す。当然この値が小さければ、R,G,B
の信号がほぼ同程度のレベルであることであり、何らか
の色にかたよった信号でない無彩色信号であることがわ
かる。この差分信号はグレイ信号GR125としデイレイ回
路Qに出力される。また、この差分をCPU20によりレジ
スター111Iに任意にセットされた閾値とコンパレータ11
2Iで比較し、比較結果をグレイ判定信号GRBi126としデ
イレイ回路Qに出力する。これらのGR125,GRBi126の信
号は、デイレイ回路Qで他の信号との位相を合わせた
後、後述する文字画像補正回路Eへ入力され処理判定信
号として用いられる。Red (R) 103, green (G) 104, blue (B) 105 input to the character image area separating circuit I from the color conversion B
Is input to the minimum value detection circuit M IN (R, G, B) 101I and the maximum value detection circuit Max (R, G, B) 102I. In each block, a maximum value and a minimum value are selected from three types of input luminance signals of R, G, and B. The subtraction circuit 104I calculates the difference between the selected signals. The difference is large,
That is, when the input R, G, and B are not uniform, it indicates that the signal is not a near-achromatic signal indicating black and white but a chromatic color depending on some color. Naturally, if this value is small, R, G, B
Are almost the same level, and it is understood that the signal is an achromatic signal which is not a signal depending on some color. This difference signal is output to the delay circuit Q as a gray signal GR125. Also, this difference is compared with the threshold value arbitrarily set in the register 111I by the CPU 20 and the comparator 11
A comparison is made at 2I, and the comparison result is output to the delay circuit Q as a gray determination signal GRBi126. These GR125 and GRBi126 signals are input to a character image correction circuit E, which will be described later, after being matched in phase with other signals by the delay circuit Q, and used as processing determination signals.
一方、MIN(R,G,B)101Iで求められた最小値信号は、
エツジ強調回路103Iにも入力される。エツジ強調回路10
3Iでは、主走査方向の前後画素データを用い以下の演算
を行うことによりエツジ強調が行われる。On the other hand, the minimum value signal obtained by M IN (R, G, B) 101I is
It is also input to the edge enhancement circuit 103I. Edge enhancement circuit 10
In 3I, edge enhancement is performed by performing the following calculation using the preceding and following pixel data in the main scanning direction.
DOUT:エツジ強調後の画像データ Di :i番目の画素データ なお、エツジ強調は必ずしも上の方法に限らず他の公
知の技術を用いてもよい。即ち、副走査方向に2ライン
あるいは5ライン分の遅延を行なうラインメモリを設
け、3×3あるいは5×5の画素ブロツクのデータを用
い、通常のエツジ強調フイルターをかけることもでき
る。この場合には、主走査方向のみでなく、副走査方向
に対してもエツジ強調がかけられることになり、エツジ
強調の効果が大きくなる。このようなエツジ強調を行な
うことにより、以下に説明する黒文字検出の精度が向上
するという、優れた効果を生じる。 D OUT : Image data after edge enhancement Di: i-th pixel data Edge enhancement is not necessarily limited to the above method, and other known techniques may be used. That is, a line memory for delaying two or five lines in the sub-scanning direction is provided, and a normal edge emphasis filter can be applied using data of 3 × 3 or 5 × 5 pixel blocks. In this case, edge enhancement is performed not only in the main scanning direction but also in the sub-scanning direction, and the effect of edge enhancement is increased. By performing such edge enhancement, an excellent effect of improving the accuracy of black character detection described below is obtained.
主走査方向に対しエツジ強調された画像信号は、次に
5×5画素および3×3画素のウインドウ内の平均値算
出が、5×5平均回路109I、3×3平均回路110Iで行わ
れる。ラインメモリ105I〜108Iは、平均値処理を行うた
めの副走査方向の遅延用メモリである。5×5平均回路
109Iで算出された5×5計25画素の平均値は次にCPUBUS
22に接続されたオフセツト部に独立にセツトされたオフ
セツト値と加算器115I,120I,125Iで加算される。加算さ
れた5×5平均値はリミツタ1(113I),リミツタ2
(118I),リミツタ3(123I)に入力される。各リミツ
タは、CPUBUS22で接続されており、それぞれ独立にリミ
ツタ値がセツトできる様構成されており、5×5平均値
が設定リミツタ値より大きい場合、出力はリミツタ値で
クリツプされる。各リミツタからの出力信号は、それぞ
れコンパレータ1 116I、コンパレータ2 121I、コン
パレータ3 126Iに入力される。まず、コンパレータ1
116Iでは、リミツタ1 113Iの出力信号と3×3平均
110Iからの出力とで比較される。比較されたコンパレー
タ1 116Iの出力は、後述する網点領域判別回路122Iか
らの出力信号と位相を合わすべくデイレイ回路117Iに入
力される。この2値化された信号は、所定の濃度以上で
のMTFによるつぶれやとびを防止するために5×5と3
×3画素ブロックの平均値での2値化を行っており、ま
た網点画像の網点を2値化時に検出しないよう、網点画
像の高周波成分をカツトするため、3×3のローパスフ
イルターを介している。With respect to the image signal which has been edge-emphasized in the main scanning direction, an average value in a window of 5 × 5 pixels and 3 × 3 pixels is calculated by a 5 × 5 averaging circuit 109I and a 3 × 3 averaging circuit 110I. The line memories 105I to 108I are delay memories in the sub-scanning direction for performing average processing. 5 × 5 averaging circuit
The average value of 5 × 5 total 25 pixels calculated by 109I is next CPUBUS
The offset value independently set in the offset section connected to 22 is added to adders 115I, 120I, and 125I. The 5 × 5 average value added is the limiter 1 (113I) and the limiter 2
(118I) is input to the limiter 3 (123I). Each limiter is connected by the CPU BUS 22, and is configured so that the limiter value can be set independently. When the 5 × 5 average value is larger than the set limiter value, the output is clipped by the limiter value. The output signal from each limiter is input to a comparator 1116I, a comparator 2121I, and a comparator 3126I, respectively. First, comparator 1
In 116I, limiter 1 113I output signal and 3x3 average
Compared with the output from 110I. The output of the compared comparator 1116I is input to the delay circuit 117I so that the output signal of the comparator 1116I matches the phase of the output signal from the halftone area determination circuit 122I described later. The binarized signal is 5 × 5 and 3 × 5 in order to prevent collapse and skip due to MTF at a predetermined density or higher.
A 3 × 3 low-pass filter is used to cut the high frequency components of the halftone dot image so that the halftone dot of the halftone dot image is not detected at the time of binarization. Through.
次にコンパレータ2(121I)の出力信号は、後段にあ
る網点領域判別回路122Iで網点領域が判別できるよう、
画像の高周波成分を検出すべくスルー画像データとの2
値化が行われている。網点領域判別回路122Iでは、網点
画像がドツトの集まりで構成されているため、エツジの
方向からドツトであることを確認し、その周辺のドツト
の個数をカウントすることにより検出している。具体的
には以下のように判別される。Next, the output signal of the comparator 2 (121I) is determined so that the dot area determination circuit 122I at the subsequent stage can determine the halftone area.
In order to detect the high frequency component of the image,
Value conversion has been performed. Since the halftone dot image is composed of a group of dots, the halftone dot region discriminating circuit 122I confirms that the dot is a dot from the edge direction, and detects the dot by counting the number of dots around the dot. Specifically, it is determined as follows.
第15図(b)を用い網点領域判別回路122Iについて説
明する。文字画像領域分離回路(第15図(a))のコン
パレータ2(121I)で2値化された信号101Jは、第15図
(b)に示す1ライン遅延(fifoメモリ)102J,103Jに
て、それぞれ1ラインづつの遅延が行なわれ、2値化さ
れた信号101J、及びfifoメモリ102J,103Jにより遅延さ
れた値がエツジ検出回路104Jに入る。エツジ検出回路10
4Jでは、注目画素に対し、上下、左右、ななめ2方向の
計4方向について、それぞれ独立にエツジの方向を検出
している。エツジ検出回路でエツジの方向を4bitに量子
化した後、ドツト検出回路109J、及び1ライン遅延(fi
foメモリ)105Jに入る。1ライン遅延(fifoメモリ)10
5J,106J,107J,108Jでそれぞれ1ライン遅延された4bit
のエツジ信号は、ドツト検出回路109Jに入る。ドツト検
出回路109Jでは、周辺のエツジ信号を見ることにより、
注目画素がドツトであるか否かの判定を行なっている。
例えば第15図(b)のドツト検出回路109Jの斜線部に示
す様に、注目画素を含む前2lineの計7画素 に (注目画素方向に濃度勾配がある)方向のエツジが少な
くとも1画素であり、かつ注目画素を含む後2lineの計
7画素 に (注目画素方向に濃度勾配がある)方向のエツジが少な
くとも1画素あり、かつ同様に左右に 方向のエツジがある場合それをドツトと判定する。The halftone dot discrimination circuit 122I will be described with reference to FIG. The signal 101J binarized by the comparator 2 (121I) of the character image area separation circuit (FIG. 15 (a)) is subjected to one-line delay (fifo memory) 102J, 103J shown in FIG. 15 (b). Each line is delayed by one line, and the binarized signal 101J and the value delayed by the fifo memories 102J and 103J enter the edge detection circuit 104J. Edge detection circuit 10
In 4J, the edge direction is detected independently for the target pixel in a total of four directions, that is, up and down, left and right, and two slanting directions. After the edge direction is quantized to 4 bits by the edge detection circuit, the dot detection circuit 109J and one-line delay (fi
fo memory) Enter 105J. 1 line delay (fifo memory) 10
4bit delayed by 1 line each for 5J, 106J, 107J, 108J
Enters the dot detection circuit 109J. In the dot detection circuit 109J, by observing a peripheral edge signal,
It is determined whether or not the target pixel is a dot.
For example, as shown by the hatched portion of the dot detection circuit 109J in FIG. To The edge in the direction (there is a density gradient in the direction of the pixel of interest) is at least one pixel, and a total of 7 pixels in the second 2 lines including the pixel of interest To There is at least one pixel in the edge in the direction (there is a density gradient in the direction of the pixel of interest), and If there is an edge in the direction, it is determined as a dot.
の場合も当然同様にドツトと判定する。次に1ライン遅
延110J,111Jで同様にドツト判定結果を遅らせた後、太
らせ回路112Jで太らせる。太らせ回路112Jでは、3line
×4画素の計12画素中に1つでもドツトと判定された画
素が存在する時、注目画素の判定結果にかかわらず、注
目画素をドツト判定とする様構成されている。太らされ
たドツト判定結果は、1ライン遅延113J、114Jでそれぞ
れ1ライン遅延される。太らせ回路112Jからの出力と1
ライン遅延113J、114Jで計2line遅延された信号が次に
多数決回路115Jに入力される。多数決回路115Jでは、注
目画素の存在するラインの前後ラインに対し、4画素お
きに1画素づつサンプリングする。これを注目画素に対
し、左右60画素づつの幅、すなわち15画素づつ2lineで
左右それぞれ30画素サンプルし、ドツトと判定された画
素数を計算している。この値があらかじめ設定されてい
る値に対し、大ならば、その注目画素は網点であると判
定する。 In the case of, the dot is naturally determined in the same manner. Next, after the dot determination result is similarly delayed by the one-line delays 110J and 111J, the fattening is performed by the fattening circuit 112J. For fattening circuit 112J, 3 line
When at least one pixel is determined to be a dot in a total of 12 pixels of × 4 pixels, the pixel of interest is determined to be a dot determination regardless of the determination result of the pixel of interest. The fat dot determination result is delayed by one line each by one line delay 113J and 114J. Output from fattening circuit 112J and 1
The signal delayed by two lines in total by the line delays 113J and 114J is input to the majority circuit 115J. The majority decision circuit 115J samples one pixel every four pixels with respect to the lines before and after the line where the pixel of interest exists. This is sampled from the pixel of interest by a width of 60 pixels on the left and right, that is, 30 pixels each on the left and right in 2 lines of 15 pixels, and the number of pixels determined to be dots is calculated. If this value is larger than a preset value, it is determined that the target pixel is a halftone dot.
ここで、本実施例の複写装置に於ては、変倍方法とし
て、副走査方向(紙送り方向)に対しては、リーダー部
での画像読み取り部の移動速度を倍率に応じ変えてい
る。この場合、正確な網点判定を行なうため、拡大時に
関し、所定倍率まで前述1ライン遅延102J、103J、105
J、106J、107J、108J、110J、111J、113J、114Jのfifo
メモリ制御を2ラインのうち1ライン書き込みを行な
い、1ラインは書き込みを行なわないという動作として
いる。Here, in the copying apparatus of the present embodiment, the moving speed of the image reading unit in the reader unit is changed according to the magnification in the sub-scanning direction (paper feed direction) as a scaling method. In this case, in order to perform accurate halftone dot determination, the one-line delays 102J, 103J, 105
J, 106J, 107J, 108J, 110J, 111J, 113J, 114J fifo
Memory control is an operation in which one line is written out of two lines and one line is not written.
このように、fifoメモリの書き込みを制御することに
より、変倍時にも等倍イメージで、網点の判定をするこ
とができる。これにより変倍時の判定精度が向上する。
なお、上述のエツジ検出のためのフイルターの種類や、
ドツト検出回路のマトリツクスの大きさ、太らせ回路
や、多数決回路のとり方は、上述の例に限るものではな
く、また変倍時の副走査方向の間引きも、3lineに1回
とするなど種々の変形が可能である。In this way, by controlling the writing in the fifo memory, it is possible to determine the halftone dot with the same size image even at the time of zooming. As a result, the accuracy of the determination at the time of zooming is improved.
Note that the types of filters for edge detection described above,
The size of the matrix of the dot detection circuit, the method of increasing the width of the dot, and the method of using the majority circuit are not limited to those described above. Deformation is possible.
次に、第15図(C)を用いて、この拡大時のサンプリ
ングについて説明する。にオリジナル画像を示す。通
常、等倍で画像を読み取る際、図に示す点線の中でオ
リジナル画像を読み取る。この画像は、先に述べたfifo
メモリに1ライン毎に連続して書き込みが行なわれる。
すなわち図に示す様に、fifoメモリへの書き込みが省
略される事なく全て書き込まれる。次に拡大時、ここで
は説明を簡単に行なう為、200%の拡大時について説明
する。先に述べた様に拡大時は読み取り部の移動速度を
遅くしている。この為、200%拡大時に於ては、移動速
度が半分となり、図に示す1ライン巾の半分の巾で1
ラインの画像とし読み取る。図に読み取られた画像を
オリジナルと対応させる為に示す。Next, the sampling at the time of the enlargement will be described with reference to FIG. Shows the original image. Normally, when reading an image at the same magnification, the original image is read within a dotted line shown in the figure. This image is the fifo mentioned earlier
Writing is continuously performed on the memory line by line.
That is, as shown in the figure, all data is written without omitting the writing to the fifo memory. Next, at the time of enlargement, here, for the sake of simplicity, the case of 200% enlargement will be described. As described above, the moving speed of the reading unit is reduced during enlargement. Therefore, at the time of 200% enlargement, the moving speed is halved, and the width of one line shown in FIG.
Read as a line image. The figure shows the read image to correspond to the original.
図に示す様に読み取られた画像データは、等倍時と同
様に先述のfifoメモリへの書き込みが行なわれる。この
時、1ラインごとに間引きながら、fifoメモリへの書き
込みが行なわれており、その様子を図に示す。As shown in the figure, the image data read is written to the above-mentioned fifo memory as in the case of the same magnification. At this time, writing to the fifo memory is performed while thinning out every line, and the state is shown in the figure.
なお本実施例では、200%拡大の場合について説明し
たので、2ラインに1回の書き込みとしたが、この書き
込み方は、変倍の倍率に応じて変更できる。In the present embodiment, the case of 200% enlargement has been described, so that writing is performed once for two lines. However, this writing method can be changed according to the magnification of the magnification.
このようにして網点領域判別回路122Iで判別した結果
と前記デイレイ回路117からの信号とを用いてORゲート1
29Iにおいて論理和をとる。そして誤判定除去回路130I
で誤判定を除去した後ANDゲート132Iに出力する。ORゲ
ート129Iからは、中間調領域又は網点領域と判定された
判定信号が出力される。誤判定除去回路130Iでは、文字
等は細く写真等の画像は広い面積が存在する特性を生か
し2値化された信号に対し、まず、画像域を細らせ、孤
立して存在する画像域を除去する。具体的には、中心画
素xijに対し、周辺1mm各のエリア内に1画素でも写真等
の画像以外の画素が存在する時、中心画素は画像外域と
判定する。即ち、エリア内の2値信号のANDをとり、す
べてが1の場合(画像域の場合)のみ中心画素xij=1
とする。このように孤立点の画像域を除去した後、細っ
た画像域を元にもどすべく太らせ処理が行なわれる。即
ち、周辺2mm角のエリアに少なくとも1画素の写真等の
画像域が存在するとき、中心画素xijは画像域と判定す
る。この太らせ処理は、細らせ処理後の2値信号に対
し、エリア内のORをとり、少なくとも1画素が1の場合
(画像域の場合)に中心画像xij=1とする。The OR gate 1 is obtained by using the result determined by the halftone dot area determination circuit 122I and the signal from the delay circuit 117 in this manner.
The logical sum is taken at 29I. And the misjudgment removal circuit 130I
After the erroneous determination is removed by the above, the signal is output to the AND gate 132I. The OR gate 129I outputs a determination signal determined to be a halftone area or a halftone area. In the erroneous determination elimination circuit 130I, for a binarized signal, first, the image area is narrowed to take advantage of the characteristic that images such as characters are thin and images such as photographs have a large area. Remove. Specifically, when at least one pixel other than an image such as a photograph exists in an area of 1 mm around the center pixel xij, the center pixel is determined to be an outer region of the image. That is, the AND of the binary signals in the area is taken, and the center pixel xij = 1 only when all are 1 (in the case of the image area)
And After removing the image area of the isolated point in this way, a thickening process is performed to restore the thin image area. That is, when there is an image area such as a photograph of at least one pixel in an area of a peripheral 2 mm square, the central pixel xij is determined to be an image area. In this thickening process, the binary signal after the thinning process is ORed in an area, and when at least one pixel is 1 (in the case of an image area), the center image xij = 1.
そして、誤判定除去回路130Iからは、上記太らせ処理
後の2値信号の反転信号が出力される。この反転信号が
中間調と網点のマスク信号である。Then, the erroneous determination removal circuit 130I outputs an inverted signal of the binary signal after the fattening process. This inverted signal is the halftone and halftone mask signal.
同様に網点判別回路122Iの出力は直接誤判定除去回路
131Iに入力され細らせ処理、太らせ処理が行なわれる。Similarly, the output of the halftone discrimination circuit 122I is directly
The data is input to 131I to perform a thinning process and a fattening process.
なお、ここで細らせ処理のマスクサイズは、太らせ処
理のマスクサイズと同じか、もしくは太らせ処理の方を
大とすることにより、太らせた時の判定結果がクロスす
るようになっている。具体的には、誤判定除去回路130
I、131I共に17×17画素のマスクで細らせた後、さらに
5×5のマスクで細らせ、次に、34×34画素のマスクで
太らせ処理が行なわれている。誤判定除去回路131Iから
の出力信号SCRN信号27は、後述する文字画像補正回路E
で網点判定部のみスムージング処理を行ない、読み取り
画像のモアレを防止するための判定信号である。Here, the mask size of the thickening process is the same as the mask size of the thickening process, or by making the thickening process larger, the determination result when the thickening process crosses. I have. Specifically, the erroneous determination removal circuit 130
Both I and 131I are thinned by a 17 × 17 pixel mask, further thinned by a 5 × 5 mask, and then thickened by a 34 × 34 pixel mask. The output signal SCRN signal 27 from the erroneous determination elimination circuit 131I is connected to a character image correction circuit E described later.
Is a determination signal for performing smoothing processing only in the halftone dot determination unit and preventing moire of the read image.
次にコンパレータ3 126Iからの出力信号は後段で文
字をシヤープに処理すべく入力画像信号の輪郭を抽出し
ている。抽出方法としては、2値化されたコンパレータ
3 126Iの出力に対し5×5のブロツクでの細らせ処
理、および太らせ処理を行い太らせた信号と細らせた信
号の差分域を輪郭とする。このような方法により抽出し
た輪郭信号は、誤判定除去回路130Iから出力されるマス
ク信号との位相を合わせるべくデイレイ回路128Iを介し
て後、ANDゲート132Iで輪郭信号はマスク信号で画像と
判定した部分での輪郭信号をマスクし、本来の文字部に
おける輪郭信号のみを出力する。ANDゲート132Iからの
出力は次に輪郭再生成部133Iに出力される。Next, the contour of the input image signal is extracted from the output signal from the comparator 3 126I in order to process the character in a later stage in a sharp manner. As an extraction method, the binarized output of the comparator 3 126I is subjected to a thinning process using a 5 × 5 block, and a thickening process is performed to outline the difference area between the thickened signal and the thinned signal. And The contour signal extracted by such a method passes through the delay circuit 128I so as to match the phase with the mask signal output from the erroneous determination removal circuit 130I, and then the contour signal is determined as an image by the mask signal by the AND gate 132I. The contour signal at the portion is masked, and only the contour signal at the original character portion is output. The output from the AND gate 132I is then output to the contour regeneration unit 133I.
なお上述のように5×5と3×3のウインドウ内の平
均値をとるのは、中間調を検出するためであるが、その
マトリツクスサイズやウインドウのとり方は、上述の場
合に限らず、注目画素を含む2種類の領域の平均値をと
ればよい。The reason why the average value in the 5 × 5 and 3 × 3 windows is taken as described above is to detect the halftone, but the matrix size and the way to take the window are not limited to the above cases. What is necessary is just to take the average value of the two types of regions including the target pixel.
また、誤判定除去回路130I、131Iの細らせ処理、太ら
せ処理のマトリツクスサイズも同様に任意に設定でき
る。Similarly, the matrix size of the thinning process and the fattening process of the erroneous determination removing circuits 130I and 131I can be arbitrarily set.
以上のように、本実施例の輪郭信号抽出のアルゴリズ
ムによれば、単にワク信号を抽出するのみでなく、中間
調、アミ点信号に基づくマスク信号とのANDをとってい
るので、文字・画像域の分離を精度良く行うことができ
る。As described above, according to the contour signal extraction algorithm of the present embodiment, not only the Waku signal is extracted but also the halftone and the mask signal based on the tint signal are ANDed. Regions can be separated with high accuracy.
また、中間調領域、網点領域、文字領域のそれぞれの
検出に用いる5×5画素ブロツク平均値に、それぞれの
領域に応じて適切なオフセツトをCPU20により設定でき
るので各領域の検出が正確にできるようになる。In addition, since an appropriate offset can be set by the CPU 20 in accordance with each of the 5 × 5 pixel block average values used for the detection of each of the halftone area, the halftone dot area, and the character area, the detection of each area can be performed accurately. Become like
更に本実施例によれば、網点判別回路の出力と、網点
又は中間調領域を示す2値信号に対し、誤判定を除去す
るべく細らせ処理、太らせ処理を行うので、かかる領域
信号から、誤判定部分を除去し、精度の良い画像域分離
を行うことができる。Further, according to the present embodiment, the output of the halftone dot discriminating circuit and the binary signal indicating the halftone or halftone area are subjected to thinning processing and fattening processing to remove erroneous determination. An erroneous determination portion can be removed from a signal, and accurate image area separation can be performed.
また、文字画像領域分離において用いる信号をMin
(R,G,B)信号としているので、例えば輝度信号Yを用
いる場合に比べてR,G,Bの3色情報を有効に用いること
ができ、特に黄色味がかった画像における文字・画像分
離も精度良く行うことができる。In addition, the signal used in the character image area separation is Min
Since the (R, G, B) signal is used, the three-color information of R, G, B can be used more effectively than, for example, the case of using the luminance signal Y. In particular, character / image separation in a yellowish image Can be performed with high accuracy.
また、Min(R,G,B)信号に対し、エツジ強調を行った
後に、文字・画像域の分離を行うので文字部を検出しや
すくなり、誤判定を防止しやすくなる。In addition, since the character / image area is separated after performing edge enhancement on the Min (R, G, B) signal, it becomes easy to detect a character portion and to prevent erroneous determination.
<輪郭再生成部> 輪郭再生成部133Iは文字輪郭部と判定されなかった画
素を周辺の画素の情報をもとにして文字輪郭部とする処
理を行い、その結果MjAr124を文字画像補正回路Eに送
り後述の処理を行う。<Contour Regenerating Unit> The contour regenerating unit 133I performs a process of setting a pixel not determined as a character contour to a character contour based on information on surrounding pixels. As a result, the MjAr124 is used as a character image correcting circuit E To perform the processing described below.
具体的には第16図に示すごとく太文字(同図(a))
に関しては文字判定部として同図(b)の点線部が文字
と判定され後述する処理が施されるが、細文字(同図
(c))に関しては文字部が同図(d)の点線部に示す
ようになり文字部分に斜線のようなすき間が生じるため
後述する処理を施すと誤判定により見苦しくなることが
ある。これを防ぐため文字と判定されなかった所に関し
周囲の情報に基づき文字部とする輪郭再生成処理を行
う。具体的には斜線部を文字部にすることにより文字部
は同図(e)点線部に示すようになり、検出が困難な、
検出しにくい色の文字や細い文字に関しても誤判定を減
少させることができ画質向上につながる。Specifically, as shown in FIG. 16, bold characters (FIG. 16A)
As for the character, the dotted line portion in FIG. 6B is determined as a character as a character determination unit, and the processing described later is performed. For the thin character (FIG. 3C), the character portion is changed to the dotted line portion in FIG. , And a gap such as an oblique line is generated in the character portion, so that if the processing described later is performed, it may be difficult to see due to an erroneous determination. In order to prevent this, a contour regenerating process is performed for a portion that is not determined to be a character based on surrounding information as a character portion. Specifically, by changing the hatched portion to a character portion, the character portion becomes as shown by a dotted line portion in FIG.
The erroneous determination can be reduced even for a character having a color that is difficult to detect or a thin character, which leads to an improvement in image quality.
第17図(a)〜(h)は周囲の情報をどのように用い
て注目画素を文字部に再生成するかを示した図である。
(a)〜(d)は3×3画素ブロツクで注目画素を中心
に縦・横・斜めの両方が文字部(S1,S2ともに“1")の
時注目画素の情報にかかわらず注目画素を文字部とする
ものである。一方(e)〜(h)は5×5画素ブロツク
で注目画素を中心に1画素おいて縦・横・斜めの両方が
文字部(S1,S2とも“1")注目画素の情報にかかわらず
注目画素を文字部とするものである。このように2段が
まえ(複数種類のブロツク)の構造をもつことにより幅
広いエラーに対応可能になっている。この画素ブロツク
の大きさや数、フイルターの種類は例えば7×7画素ブ
ロツクにするなど様々な変形が可能である。17 (a) to 17 (h) are diagrams showing how to use surrounding information to regenerate a target pixel in a character portion.
(A) ~ (d) are noted regardless of the information of the target pixel when the vertical and horizontal, and diagonal both character portion around the pixel of interest in 3 × 3 pixels block (S 1, S 2 are "1") The pixel is a character part. On the other hand, (e) to (h) are 5 × 5 pixel blocks, each of which is one pixel centering on the target pixel, and both the vertical, horizontal, and oblique character portions (both S 1 and S 2 are “1”). Regardless, the pixel of interest is a character portion. In this way, by having the two-stage (plural types of blocks) structure, it is possible to cope with a wide range of errors. The size and number of the pixel blocks and the type of the filter can be variously modified, for example, to 7 × 7 pixel blocks.
第18図、第19図は第17図(a)〜(h)の処理を実現
するための回路である。第18図、第19図の回路はライン
メモリ164i〜167i、注目画素の周囲の情報を得るための
DF/F104i〜126i、第17図(a)〜(h)を実現するため
のANDゲート146i〜153iおよびORゲート154iより構成さ
れる。FIG. 18 and FIG. 19 are circuits for realizing the processing of FIGS. 17 (a) to 17 (h). 18 and 19 are line memories 164i to 167i for obtaining information around the pixel of interest.
DF / Fs 104i to 126i, and AND gates 146i to 153i and an OR gate 154i for realizing FIGS. 17 (a) to 17 (h).
4個のラインメモリと23個のDF/Fより第17図(a)〜
(h)のS1,S2の情報が取り出される。さらに146i〜153
iが(a)〜(h)のそれぞれの処理に対応しているレ
ジスタ155i〜162iによりそれぞれ独立にイネーブル、デ
イスイネーブルを制御できる。なお、レジスタの信号は
CPU20により制御される。Fig. 17 (a) to 4 line memories and 23 DF / Fs
The information of S 1 and S 2 in (h) is extracted. 146i-153
Registers 155i to 162i, where i corresponds to each of the processes (a) to (h), can independently control enable and disable. The register signal is
It is controlled by the CPU 20.
AND回路146i〜153iと第17図(a)〜(h)の対応関
係は以下の通りである。The correspondence between the AND circuits 146i to 153i and FIGS. 17 (a) to (h) is as follows.
第20図は、ラインメモリ164i〜167iの▲▼(EN
1)と▲▼(EN2)のタイミングチヤートである。こ
れは等倍時はEN1とEN2は同じタイミングででるか、拡大
時(例えば200%〜300%)は▲▼を間引き2ライン
に1回書き込むようにする。ここで間引きの量は任意に
定めることができる。これにより第17図(a)〜(h)
のサイズが拡がる。これは拡大時ここに入ってくる情報
は副走査方向にのみ拡大されたイメージでくるので
(a)〜(h)のサイズを拡げてやることにより拡大時
も等倍イメージで処理を行うために行っている。 FIG. 20 shows ▲ ▼ of the line memories 164i to 167i (EN
These are timing charts for 1) and ▲ ▼ (EN2). This is done so that EN1 and EN2 are at the same timing at the time of equal magnification, or at the time of enlargement (for example, 200% to 300%), ▲ is thinned once in two lines. Here, the amount of thinning can be arbitrarily determined. Thus, FIGS. 17 (a) to 17 (h)
The size of is expanded. This is because when the information is input at the time of enlargement, the information comes in an image enlarged only in the sub-scanning direction. Is going.
これを具体的に説明したのが第17図(i)〜第17図
(n)である。第17図(i)は等倍時の3×3画素ブロ
ツクの輪郭再生成のフイルタの形状を示す図で、A=B
=1orC=D=1orE=F=1の時、注目画素を強制的に
1、つまり文字輪郭とする。FIG. 17 (i) to FIG. 17 (n) illustrate this in detail. FIG. 17 (i) is a diagram showing the shape of a filter for regenerating the contour of a 3 × 3 pixel block at the same magnification, where A = B
When = 1orC = D = 1orE = F = 1, the target pixel is forcibly set to 1, that is, a character outline.
一方、同図(j)は200%の輪郭再生成のフイルタの
形状を示す図で等倍時の3×3画素ブロツクにあたる。
このブロツクの生成のされ方は前述の通りである。A〜
FがそれぞれA′〜F′に対応している。即ち、副走査
方向に1ラインおきにA′〜F′をとることにより変倍
時においても等倍時と同じ条件で文字画像領域の分離を
行うことができる。On the other hand, FIG. 10J shows the shape of a filter for regenerating a contour of 200%, which corresponds to a 3 × 3 pixel block at the same magnification.
The method of generating this block is as described above. A ~
F corresponds to A 'to F', respectively. That is, by taking A 'to F' every other line in the sub-scanning direction, the character image area can be separated under the same conditions at the time of the magnification change as at the time of the equal magnification.
これを実際に適用したのが第17図(h)〜第17図
(n)で第17図(m)が等倍時、(n)が200%時の輪
郭再生成部の入力だとする。第17図(m)に第17図
(i)を用いるとE=F=1よりが1になり、第17図
(k)の様な輪郭が得られる。一方、第17図(n)に第
17図(j)を用いるとE′=F′=1より′,″が
1になり、第17図(l)の様な輪郭が得られる。以上、
拡大時に間引きのデータを用いて輪郭再生成のブロツク
を形成して再生成処理を行うことで200%の拡大時も等
倍時と同じ検出力をもった輪郭再生成を行うことができ
る。FIGS. 17 (h) to 17 (n) show that this is actually applied, and FIG. 17 (m) is an input to the contour regenerating unit when the magnification is 1: 1 and (n) is 200%. . When FIG. 17 (i) is used for FIG. 17 (m), E = F = 1 becomes 1 and a contour as shown in FIG. 17 (k) is obtained. On the other hand, FIG.
17 (j), since E '= F' = 1, ',' becomes 1, and a contour as shown in Fig. 17 (l) is obtained.
By forming a block for contour regeneration using the thinned data at the time of enlargement and performing regeneration processing, it is possible to perform contour regeneration with the same detection power even at 200% enlargement as at the same magnification.
なお、本例においては200%拡大を説明したが、変倍
率を変えた場合にも同様の処理が可能である。In this example, 200% enlargement has been described, but the same processing can be performed when the magnification is changed.
<文字画像補正回路> 文字画像補正回路Eは前述の文字画像領域分離回路I
で生成された判定信号に基づいて黒文字、色文字、網点
画像、中間調画像についてそれぞれ以下の処理を施す。<Character image correction circuit> The character image correction circuit E is the character image area separation circuit I described above.
The following processing is performed on each of black characters, color characters, halftone images, and halftone images based on the determination signal generated in step (1).
〔処理1〕黒文字に関する処理 〔1−1〕ビデオとしてスミ抽出で求められた信号Bk
Mj112を用いる 〔1−2〕Y,M,Cデータは多値の無彩色度信号GR125も
しくは設定値に従って減算を行う。一方、Bkデータは多
値の無彩色度信号GR125もしくは設定値に従って加算を
行う 〔1−3〕エツジ強調を行う 〔1−4〕なお黒文字は高解像度400線(400dpi)に
てプリントアウトする 〔1−5〕後述の色残り除去処理を行う 〔処理2〕色文字に関する処理 〔2−1〕エツジ強調を行う 〔2−2〕なお色文字は高解像度400線(400dpi)に
てプリントアウトする 〔処理3〕網点画像に関する処理 〔3−1〕モアレ対策のためスムージング(本実施例
では主走査方向に2画素)を行う 〔処理4〕中間調画像に関する処理 〔4−1〕スムージング(主走査方向に2画素ずつ)
またはスルーの選択を可能とする。[Processing 1] Processing related to black characters [1-1] Signal Bk obtained as a video by Sumi extraction
[1-2] The Y, M, and C data are subtracted according to the multi-valued achromatic signal GR125 or the set value. On the other hand, the Bk data is added in accordance with the multi-valued achromatic signal GR125 or the set value. [1-3] Edge enhancement is performed. [1-4] Black characters are printed out at high resolution 400 lines (400 dpi). 1-5] Perform a color residue removal process described below [Process 2] Process related to color characters [2-1] Perform edge enhancement [2-2] Note that color characters are printed out at a high resolution of 400 lines (400 dpi). [Process 3] Process related to halftone image [3-1] Perform smoothing (two pixels in the main scanning direction in this embodiment) to prevent moiré [Process 4] Process related to halftone image [4-1] Smoothing (main (2 pixels each in the scanning direction)
Alternatively, it is possible to select through.
次に上記処理を行う回路について説明する。 Next, a circuit for performing the above processing will be described.
第21図は文字画像補正部Eのブロツク図である。 FIG. 21 is a block diagram of the character image correction unit E.
第21図の回路は、ビデオ入力信号111またはBkMj 112
を選択するセレクタ6e,そのセレクタを制御する信号を
生成するANDゲート6e′、後述する色残り除去処理を行
うブロツク16e,同処理のイネーブル信号を生成するAND
ゲート16e′,GR信号125とI/Oポートの設定値10eの乗算
を行う乗算器9e′,乗算結果10eまたはI/Oポートの設定
値7eをI/Oポート3の出力12eに応じて選択するセレクタ
11e,セレクタ6eの出力13eと11eの出力14eの乗算を行う
乗算器15e,乗算結果18eとI/Oポート4の出力9eとの排他
的論理和をとるXORゲート20e,ANDゲート22e,加減算器24
e,1ラインデータを遅延させるラインメモリ26e,28e,エ
ツジ強調ブロツク30e,スムージングブロツク31e,スルー
データまたはスムージングデータを選択するセレクタ33
e,同セレクタの制御信号SCRN127の同期あわせのための
デイレイ回路32e,エツジ強調の結果またはスムージング
の結果を選択するセレクタ42e,同セレクタの制御信号Mi
Ar124の同期あわせのためのデイレイ回路36eおよびデイ
レイ回路36eの出力37eとI/Oポート8の出力の論理和を
とるORゲート39e,ANDゲート41e,文字判定部に対して高
解像度400線(dpi)信号(“L"出力)を出力するための
インバータ回路44e,AND回路46e,OR回路48eおよびビデオ
出力113とLCHG49eの同期合わせのためのデイレイ回路43
eより構成される。また文字画像補正部EはI/Oポート1e
を介してCPUバス22と接続されている。The circuit of FIG.
6e 'for generating a signal for controlling the selector, a block 16e for performing a color residual removal process described later, and an AND for generating an enable signal for the process.
Gate 16e ', multiplier 9e' for multiplying GR signal 125 and set value 10e of I / O port, select multiplication result 10e or set value 7e of I / O port according to output 12e of I / O port 3 Selector
11e, a multiplier 15e for multiplying the output 13e of the selector 6e and the output 14e of the 11e, an XOR gate 20e for taking an exclusive OR of the multiplication result 18e and the output 9e of the I / O port 4, an AND gate 22e, an adder / subtractor twenty four
e, line memories 26e and 28e for delaying one line data, edge emphasizing block 30e, smoothing block 31e, selector 33 for selecting through data or smoothing data.
e, a delay circuit 32e for synchronizing the control signal SCRN127 of the selector, a selector 42e for selecting a result of edge enhancement or a result of smoothing, and a control signal Mi of the selector.
A high-resolution 400 lines (dpi) for the delay circuit 36e for synchronizing the Ar124, the OR gate 39e for taking the logical sum of the output 37e of the delay circuit 36e and the output of the I / O port 8, the AND gate 41e, and the character determination unit ) An inverter circuit 44e for outputting a signal (“L” output), an AND circuit 46e, an OR circuit 48e, and a delay circuit 43 for synchronizing the video output 113 with the LCHG 49e.
Consists of e. The character image correction unit E is an I / O port 1e
Is connected to the CPU bus 22 via the.
以下〔1〕黒文字部のエツジの周囲に残る色信号を除
去する色残り除去処理と黒文字部判定部のY,M,Cデータ
に対してある割合で減算し、Bkデータに対してはある割
合で加算を行う部分、〔2〕文字部に対してエツジ強
調、網判定部にスムージング、その他の階調画像はスル
ーデータを選択する部分、〔3〕文字部に対してはLCHG
信号を“L"にする(高解像度400dpiでプリントする)部
分の3つに分けそれぞれについて説明する。Hereinafter, [1] color residual removal processing for removing a color signal remaining around the edge of the black character portion and subtraction at a certain ratio from the Y, M, and C data of the black character portion determination portion, and a certain ratio from the Bk data , [2] Edge enhancement for character part, smoothing for halftone determination part, other gradation image to select through data, [3] LCHG for character part
The signal will be divided into three parts of making the signal "L" (printing at a high resolution of 400 dpi).
〔1〕色残り除去処理および加減算処理 ここでは無彩色であるという信号GRBi126と文字部で
あるという信号MjAR124の両方がアクテイブである所、
つまり黒文字のエツジ部とその周辺部に対する処理であ
って、黒文字のエツジ部からはみ出しているY,M,C成分
の除去と、エツジ部のスミ入れを行っている。[1] Color Remaining Removal Processing and Addition / Subtraction Processing Here, both the signal GRBi126 indicating an achromatic color and the signal MjAR124 indicating a character portion are active.
In other words, the processing is for the edge portion of the black character and its peripheral portion, in which the Y, M, and C components protruding from the edge portion of the black character are removed, and the edge portion is smeared.
次に具体的な動作説明を行う。 Next, a specific operation will be described.
この処理は文字部判定を受け(MjAR124=“1")、黒
文字であり(GRBi126=“1")かつ、印字モードがカラ
ーモードである(DHi122=“0")場合にのみ行われる。
したがって、ND(白黒)モード(DHi=“1")の時や色
文字(GRBi=“0")の時には行われないようになってい
る。This process is performed only when the character portion is determined (MjAR124 = "1"), the character is a black character (GRBi126 = "1"), and the print mode is the color mode (DHi122 = "0").
Therefore, it is not performed in the ND (black and white) mode (DHi = “1”) or in the color character (GRBi = “0”).
記録色のY,M,Cいずれかについての原稿スキヤン時は
第21図のセレクタ6eにてビデオ入力111が選択(I/O−6
(5e)に“0"セツト)される。15e,20e,22e,17eではビ
デオデータ8eから減算すべきデータが生成される。When the original is scanned for any of the recording colors Y, M, and C, the video input 111 is selected by the selector 6e of FIG. 21 (I / O-6).
This is set to "0" in (5e). In 15e, 20e, 22e, and 17e, data to be subtracted from the video data 8e is generated.
例えばI/O−3 12eにて“0"がセツトされているとす
ると、セレクタ6eの出力データ13eとI/O−17eにセツト
されセレクタ11eで選択された値との乗算が乗算器15eで
行われる。ここで13eに対し0〜1倍のデータ18eが生成
される。レジスタ9e,25eに1を立てることにより、18e
の2の補数データが17e,20e,22eによって生成される。
最後に加減算器24eにて8eと23eの加算23eは2つの補数
なので実際は17e−8eの減算が行われ25′eより出力さ
れる。For example, if "0" is set in the I / O-3 12e, the multiplier 15e multiplies the output data 13e of the selector 6e by the value set in the I / O-17e and selected by the selector 11e. Done. Here, data 18e that is 0 to 1 times that of 13e is generated. By setting 1 to registers 9e and 25e, 18e
Is generated by 17e, 20e, and 22e.
Finally, since the addition 23e of 8e and 23e is a two's complement number in the adder / subtractor 24e, the subtraction of 17e-8e is actually performed and the result is output from 25'e.
I/O−3 12eにて“1"がセツトされた時はセレクタ11
eにてBデータがセレクトされる。When "1" is set in I / O-3 12e, the selector 11
e selects B data.
この時は文字画像領域分離回路Iで生成される多値の
無彩色信号GR125(無彩色に近ければ大きな値をとる信
号)にI/O−2 10eでセツトされた値を9eにて乗算した
ものを13eの乗数として用いる。このモードを用いる時
はY,M,Cの色毎に独立に係数をかけられかつ無彩色度に
応じて減算量をかえられる。At this time, the multi-valued achromatic signal GR125 generated by the character image area separating circuit I (a signal which takes a large value if it is close to achromatic) is multiplied by 9e by the value set by I / O-210e. Is used as a multiplier of 13e. When this mode is used, coefficients can be independently multiplied for each of the colors Y, M, and C, and the subtraction amount can be changed according to the achromaticity.
記録色Bkスキヤン時は、セレクタ6eにてBkMj112が選
択(I/O−6 5eに“1"セツト)される。15e,20e,22e,1
7eではビデオ17eに加算するデータが生成される。上記
Y,M,C時と異なる点はI/O−4,9eに“0"をセツトすること
でこれにより23e=8e,Ci=0となり、17e+8eが25eより
出力される。係数14eの生成の仕方はY,M,C時と同様であ
る。また、I/O−312eに“1"がセツトされたモードの時
は、係数が無彩色度に応じてかわる。具体的には無彩色
度が大きい時加算量が大きく、小さい時は小さくなる。At the time of recording color Bk scanning, BkMj112 is selected by selector 6e ("1" is set in I / O-65e). 15e, 20e, 22e, 1
In 7e, data to be added to the video 17e is generated. the above
The difference from Y, M and C is that “0” is set in I / O−4, 9e, whereby 23e = 8e, Ci = 0, and 17e + 8e is output from 25e. The way of generating the coefficient 14e is the same as in the case of Y, M, C. In the mode in which "1" is set to I / O-312e, the coefficient changes according to the achromaticity. Specifically, the addition amount is large when the achromaticity is large, and small when the achromaticity is small.
この処理を図に示したのが第22図である黒文字Nの斜
線部を拡大したものが(a),(c)である。Y,M,Cの
いずれかのビデオデータに対しては文字信号部が“1"で
ある所はビデオからの減算が(同図(b))、Bkのビデ
オデータに対しては文字信号部が“1"である所はビデオ
データに対して加算が(同図(d))行われる。この図
では13e=18eつまり文字部のY,M,Cデータは0、Bkデー
タはビデオデータの2倍の場合の例である。FIG. 22 shows this processing in which the shaded portions of the black characters N shown in FIG. 22 are enlarged (a) and (c). Where the character signal portion is "1" for any of Y, M, and C video data, subtraction from the video is performed ((b) in the figure), and the character signal portion for Bk video data Is "1", the addition is performed on the video data ((d) in the figure). This figure shows an example in which 13e = 18e, that is, the Y, M, C data of the character portion is 0, and the Bk data is twice the video data.
この処理により黒文字の輪郭部はほぼ黒単色で打たれ
るが、輪郭信号の外にあるY,M,Cデータ第22図(b)に
示した*印の部分は色残りとして文字の回りに残ってし
まい見苦しい。By this processing, the outline portion of the black character is almost entirely black, but the Y, M, and C data outside the outline signal are marked around the character with the * mark shown in FIG. It is unsightly because it remains.
その色残りをとるものが色除り除去処理である。この
処理は文字部の領域を拡げた範囲にはいっており、か
つ、ビデオデータ13eがCPU20がセツトするコンパレート
値より小さい所、つまり文字部の外側で色残りがある可
能性を持っている画素について前後3画素または5画素
の最小値をとるようにする処理である。What removes the remaining color is a color removal removal process. This processing is performed when the video data 13e is in the range where the character area is expanded and the video data 13e is smaller than the comparison value set by the CPU 20, that is, a pixel having a possibility of color remaining outside the character area. Is a process for taking the minimum value of 3 or 5 pixels before and after.
次に回路を用いて説明を補足する。 Next, the explanation will be supplemented by using a circuit.
第23図は文字領域を拡げるようにする働きをする文字
領域拡大回路でDF/F 65e〜68eおよびANDゲート69e,71
e,73e,75e、ORゲート77eより構成される。FIG. 23 shows a character area enlarging circuit which functions to expand a character area, and includes DF / Fs 65e to 68e and AND gates 69e and 71.
e, 73e, 75e and an OR gate 77e.
I/Oポート70e,72e,74e,76eに全て“1"を立てた時はMj
Ar124が“1"であるものに対し、主走査方向に前後2画
素拡げた信号が、I/Oポート70e,75e“0"、71e,73e“1"
の時は主走査方向に前後1画素拡げた信号がSig2 18e
から出力される。この切換信号は第21図のアンドゲート
16′eに入力される。Mj when all "1" are set to I / O ports 70e, 72e, 74e, 76e
Signals obtained by expanding two pixels before and after in the main scanning direction with respect to the signal in which Ar124 is “1” are I / O ports 70e, 75e “0”, 71e, 73e “1”.
In the case of, the signal expanded by one pixel before and after in the main scanning direction is Sig218e
Output from This switching signal is the AND gate shown in FIG.
16'e.
次に、色残り除去処理回路16eについて説明する。 Next, the remaining color removal processing circuit 16e will be described.
第24図は、色残り除去処理の回路図である。 FIG. 24 is a circuit diagram of the residual color removal processing.
第24図において、57eは入力信号13eに対し、注目画素
とその前後1画素の計3画素の最小値を選択する3画素
minセレクト回路、58eは入力信号13eに対し、注目画素
とその前後2画素の計5画素の最大値を選択する。5画
素minセレクト回路、55eは入力信号13eとI/O−18(54
e)の大小を比較するコンパレータで54eの方が大きい場
合に、1を出力する。61e,62eはセレクタ、53e,53′e
はORゲート、63eはNANDゲートである。In FIG. 24, 57e is a 3 pixel for selecting a minimum value of a total of 3 pixels of the pixel of interest and 1 pixel before and after the pixel of interest for the input signal 13e.
The min select circuit 58e selects a maximum value of a total of five pixels, that is, a target pixel and two pixels before and after the target pixel, for the input signal 13e. 5 pixel min select circuit, 55e is input signal 13e and I / O-18 (54
When 54e is larger than the comparator e), 1 is output. 61e and 62e are selectors, 53e and 53'e
Is an OR gate and 63e is a NAND gate.
上記構成において、セレクタ60eはCPUバス22からのI/
O−19の値に基づいて、3画素minか、5画素minかを選
択する。5画素minの方が色残り除去の効果が大きくな
る。これはオペレータのマニユアル設定またはCPUの自
動設定によりセレクトできる。なお、何画素のminをと
るかは任意に設定することができる。In the above configuration, the selector 60e receives the I / O signal from the CPU bus 22.
Based on the value of O-19, select between 3 pixel min and 5 pixel min. The effect of removing the residual color is greater for 5 pixels min. This can be selected by manual setting of the operator or automatic setting of the CPU. It should be noted that the number of pixels to be min can be arbitrarily set.
セレクタ62eは、NANDゲート63eの出力が“0"の時、す
なわちコンパレータ55eによりビデオデータ13eがレジス
タ値54eより小さいとされ、かつ文字部の信号を拡げた
範囲にはいっており17′eが1の場合にはA側が、そう
でない場合にはB側が選択される。(但し、このときレ
ジスタ52e,64eは“1"、レジスタ52′eは“0") B側が選択されたときは、スルーデータが8eとして出
力される。When the output of the NAND gate 63e is "0", that is, the comparator 55e determines that the video data 13e is smaller than the register value 54e, and the selector 62e is in the range where the signal of the character portion is expanded, and 17'e is 1 In this case, the A side is selected; otherwise, the B side is selected. (However, at this time, the registers 52e and 64e are "1" and the register 52'e is "0".) When the B side is selected, the through data is output as 8e.
EXCON50eは、例えば輝度信号を2値化した信号が入力
した時コンパレータ55eの代わりで用いることができ
る。The EXCON 50e can be used instead of the comparator 55e when, for example, a binary signal of the luminance signal is input.
上述のような色残り除去処理を行うことにより、文字
周辺の色にごりを除去し、より鮮明な画像を得ることが
できる。By performing the above-described color residual removal processing, it is possible to remove dust in colors around characters and obtain a clearer image.
上記2つの処理を施した所を図に示したのが第25図で
ある。第25図(a)は黒文字Nで、第25図(b)は斜線
部の濃度データであるY,M,Cデータにおいて文字と判定
された領域、すなわち文字判定部(*2,*3,*6,*7)
は減算処理により0に、*1,*4は色残り除去処理によ
り*1←*0,*4←*5となり、その結果0になり、第
25図(c)が求められる。FIG. 25 shows the place where the above two processes have been performed. FIG. 25 (a) shows a black character N, and FIG. 25 (b) shows an area determined as a character in the Y, M, C data which is the shaded density data, that is, a character determination section (* 2, * 3, * 6, * 7)
Is set to 0 by subtraction processing, and * 1 and * 4 are set to * 1 ← * 0, * 4 ← * 5 by residual color removal processing.
Figure 25 (c) is required.
一方、第25図(d)のようなBとデータについては、
文字判定部(*8,*9,*10,*11)に加算処理のみが施
され、第25図に示すような黒色の輪部の整った出力とな
る。On the other hand, for B and data as shown in FIG.
Only the addition processing is performed on the character determination units (* 8, * 9, * 10, * 11), and the output is completed with black rims as shown in FIG.
なお色文字については、第25図(f)に示すように変
更は加えられない。Note that no change is made to the color characters as shown in FIG. 25 (f).
〔2〕エツジ強調orスムージング処理 ここでは、文字判定部に対してはエツジ強調、網点部
に対してはスムージング、その他はスルーを出力する処
理が行われる。[2] Edge Enhancement or Smoothing Process Here, edge enhancement is performed for the character determination unit, smoothing is performed for the halftone dot portion, and a through output is performed for the others.
文字部→MjAR124が“1"であるので、25e,27e,29eの3
ラインの信号より生成される3×3のエツジ強調30eの
出力がセレクタ42eにてセレクトされ、43eより出力され
る。なお、ここでエツジ強調は第26図に示すようなマト
リツクスと計算式から求められるものである。Character part → 3 of 25e, 27e, 29e since MjAR124 is “1”
The output of the 3 × 3 edge emphasis 30e generated from the line signal is selected by the selector 42e, and output from the 43e. Here, the edge enhancement is obtained from a matrix and a calculation formula as shown in FIG.
網点部→SCRN35eが“1"、MjAR21eが“0"であるので27
eに対してスムージング31eがかけられたものが、セレク
タ33e、42eにて出力される。なお、ここでスムージング
は第27図に示すごとく、注目画素がVNの時(VN+VN+1)
/2をVNのデータとする処理、つまり主走査2画素のスム
ージングである。これにより網点部に生じる可能性のあ
るモアレを防いでいる。Halftone part → 27 because SCRN35e is “1” and MjAR21e is “0”
The result of the smoothing 31e applied to e is output by the selectors 33e and 42e. Here, smoothing as shown in Fig. 27, when the target pixel is a V N (V N + V N + 1)
/ 2 process to V N of data, that is, smoothing of the main scanning two pixels. This prevents moire that may occur in the halftone dots.
その他→その他の部分とは文字部(文字輪郭)でも網
点部でもないところ、具体的には中間調の部分に対する
処理である。この時MjAR124およびSCRN35eともに“0"な
ので、27eのデータがそのままビデオ出力43eより出力さ
れる。Other → Other part is a part other than a character part (character outline) or a halftone part, specifically, a process for a halftone part. At this time, since both the MjAR 124 and the SCRN 35e are "0", the data of 27e is output from the video output 43e as it is.
文字が色文字の時は、文字判定部であっても、上記2
つの処理は施されない。If the character is a colored character, the character
No processing is performed.
実施例では主走査方向のみに色残り除去を施した例を
示したが、主走査、副走査ともに色残り除去処理を施し
てもよい。In the embodiment, the example in which the residual color is removed only in the main scanning direction is described. However, the residual color removal processing may be performed in both the main scanning and the sub-scanning.
なお、エツジ強調のフイルタの種類は上述の場合に限
らない。Note that the type of edge-enhanced filter is not limited to the above-described case.
また、スムージングも主走査,副走査両方にわたって
行ってもよい。Also, smoothing may be performed over both the main scanning and the sub-scanning.
〔3〕文字部高解像度400線(dpi)出力処理 ビデオ出力113に同期して48eからLCHG140が出力され
る。具体的にはMjAR124の反転信号が43eに同期して出力
される。文字部の時はLCHG(200/400切替信号)=0、
その他の部分はLCHG=“1"となる。[3] Character part high-resolution 400-line (dpi) output processing The LCHG 140 is output from 48e in synchronization with the video output 113. Specifically, the inverted signal of MjAR124 is output in synchronization with 43e. LCHG (200/400 switching signal) = 0 for text part
Other parts have LCHG = "1".
これにより文字部判定部、具体的には文字の輪郭部は
高解像度400線(dpi)にて、その他は高階調200線にて
レーザービームプリンタにて打たれる。As a result, the character portion judging section, specifically, the outline portion of the character is struck by a laser beam printer at a high resolution of 400 lines (dpi), and the others at a high gradation of 200 lines.
ここで本実施例の文字画像分離処理の条件を変更する
ための操作部1000にある液晶タツチパネル1109のソフト
キー画面を第25図(g)に示す。本実施例では5種類の
条件をソフトキーで選択できる構成になっている。ソフ
トキーのポジシヨンを左から弱,−2,−1,標準,強とし
て構成している。それぞれについては以下説明を加え
る。Here, FIG. 25 (g) shows a soft key screen of the liquid crystal touch panel 1109 in the operation unit 1000 for changing the conditions of the character image separation processing of this embodiment. In this embodiment, five types of conditions can be selected by soft keys. Soft key positions are configured from left to right: -2, -1, standard, and strong. Each of these will be described below.
弱のポジシヨンは、線画等の判別不可能な原稿を複写
する際、必ず発生する誤判定を回避する為のものであ
り、前記輪郭信号が発生しない様、第15図(a)123Iの
リミツター値を適切な値に設定する。The weak position is used to avoid an erroneous determination that always occurs when copying an indistinguishable original such as a line drawing, and the limiter value of 123I in FIG. To an appropriate value.
第25図(h)に示す様に標準では、リミツターレベル
は原稿の明るい部分(本実施例ではリミツター値=15
8)にある。このリミツター値以上の値は、第25図
(i)に示す様にリミツター値にクリツプされる様な構
成となっている。このリミツターレベルをポジシヨンが
〔弱〕の場合、第25図(j)に示す様に0とする事によ
り、全て0にクリツプされる(第25図(k)。その為、
第15図(a)のコンパレータ3(126I)で2値化された
出力は全て1(又は0)となり、輪郭が抽出されず、読
み取られた画像信号に対し上述のような黒文字処理が行
われない。この様にして〔弱〕のポジシヨンでは輪郭信
号の発生を防ぐ事により、像域の分離された部分での処
理を行わないようにしている。As shown in FIG. 25 (h), in the standard, the limiter level is a bright portion of the original (the limiter value = 15 in this embodiment).
8) The value equal to or larger than the limiter value is clipped to the limiter value as shown in FIG. 25 (i). When the limiter level is "weak", the limiter is set to 0 as shown in FIG. 25 (j), so that all of the limiter levels are clipped to 0 (FIG. 25 (k).
The outputs binarized by the comparator 3 (126I) in FIG. 15A are all 1 (or 0), no outline is extracted, and the above-described black character processing is performed on the read image signal. Absent. In this way, in the [weak] position, processing is not performed in a portion where the image area is separated by preventing the generation of the contour signal.
〔−2〕〔−1〕 −2,−1のポジシヨンでは文字と画像が混在した原稿
における誤判定を目だたなくさせるものである。標準の
原稿複写時に分離された文字部の黒文字は文字の輪郭部
は黒単色で、かつその部分が高解像で像形成される様、
階調解像切換え信号LCHGの制御が行われている。そこで
“−2,−1"では階調解像信号の制御を全て画像部と同じ
制御とし、かつ黒い文字に対して黒単色とせずにY,M,C
の比率を“−1",“−2"と数が小さくなるにつれ増す様
にしている。これにより判別結果による処理画像の画像
差がわからなくなる様制御している。[-2] [-1] The position of -2, -1 is used to make erroneous determination in a document in which characters and images are mixed inconspicuous. Black characters in the character part separated at the time of standard document copying are such that the outline of the character is monochrome black and that part is formed with high resolution,
Control of the gradation resolution switching signal LCHG is performed. Therefore, in “−2, −1”, the control of the gradation resolution signal is the same as that of the image part, and Y, M, C
Is increased as the number decreases to “−1” and “−2”. As a result, control is performed so that the image difference of the processed image based on the determination result is not recognized.
第25図(l)〜(p)を用い説明する。(l)図は読
み取り画像データであり、値が大きくなると濃く、小さ
くなると薄くなる。本実施例における像域分離では、
(l)図に示す様に輪郭部2画素について処理を行って
おり、タツチパネル上αに表示されたソフトレバーが
〔標準〕及び〔強〕の場合はY,M,Cに関しては(m)図
に示す様に黒い文字及び線に関しては、輪郭部2画素に
Y,M,Cのトナーがプリントされない様、又、Bkの時は黒
い線、あるいは文字がよりシヤープに見える様(n)図
に示す様に輪郭部の比率を増大させている。〔−1〕,
〔−2〕のモードは(o)図に示す様に、Y,M,Cに関し
ては輪郭部に多少トナーがのる様に、又Bkに関しては
(p)図に示す様にBkの比率を少なくしている。This will be described with reference to FIGS. 25 (l) to (p). (L) The figure shows read image data, which becomes darker as the value increases and becomes lighter as the value decreases. In the image area separation in the present embodiment,
(L) As shown in the figure, processing is performed for the two pixels of the contour part, and when the soft lever displayed on the touch panel α is [standard] or [strong], the Y, M and C figures are shown in (m). For black characters and lines as shown in
In order to prevent the Y, M, and C toners from being printed, and to make the black lines or characters look sharper in the case of Bk (n), the ratio of the contours is increased as shown in the figure. [-1],
In the mode [-2], as shown in FIG. (O), the ratio of Bk is set so that the toner is slightly applied to the outline for Y, M, and C, and for Bk, as shown in FIG. I have less.
“標準”については前記の様な処理が行われている。 The processing described above is performed for “standard”.
“強”では文字に関し誤判定を生じない様、又、細い
文字、淡い文字等も黒単色になる様なパラメータがセツ
トされる。詳しくは前記輪郭信号のリミツター3(第15
図(a)123I)の値を大きくする事によりハイライト部
での輪郭信号が抽出できる様になる。In the case of "strong", a parameter is set such that no erroneous determination is made for the character, and thin characters, pale characters, etc. are also made into a single color black. Specifically, the contour signal limiter 3 (15th
By increasing the value of (I) in FIG. 13 (a), it becomes possible to extract a contour signal in a highlight portion.
このように像域分離の条件及びその分離に基づく処理
を読み取る画像に応じて変える事により誤判定を回避又
は目だたなくさせる事ができる。As described above, the erroneous determination can be avoided or made inconspicuous by changing the condition of the image area separation and the processing based on the separation according to the image to be read.
また、リミツタ値の変更はCPU20により簡単にできる
ので、回路構成を複雑化させることもない。Further, since the limiter value can be easily changed by the CPU 20, the circuit configuration is not complicated.
なお、上記、黒文字処理の強さは5段階に設定する場
合に限らない。特に多段階に設定することにより原稿画
像にマツチングした処理を選択できるようになる。The strength of the black character processing is not limited to the case where the strength is set to five levels. In particular, by setting in multiple stages, it is possible to select a process matching the original image.
〈モード選択との関係〉 次に4色カラーモード、3色カラーモード、単色モー
ドなど、出力色モード選択に応じた処理について説明す
る。<Relation with Mode Selection> Next, processing according to output color mode selection such as a four-color mode, a three-color mode, and a single-color mode will be described.
デジタルカラー複写機において、原稿色と異なる色で
複写する機能、例えばフルカラーの原稿をモノカラーで
複写する機能がある。又、一般的に前記像域分離された
部分においては、文字をはっきりみせるという要求から
色のバランスを変化させるといった処理が行われる。そ
の為、像域を分離した後、入力画像に対し上述の処理を
行った場合、出力画像に著しい劣化を生ずる。A digital color copying machine has a function of copying in a color different from the original color, for example, a function of copying a full-color original in mono-color. Generally, in a portion where the image area is separated, a process of changing a color balance is performed in response to a demand for clearer characters. Therefore, when the above processing is performed on the input image after the image area is separated, the output image is significantly deteriorated.
そこで本実施例においては、出力色モードの違いによ
る画像の劣化を生じない画像処理装置を提供するため、
前記像域判定手段又は判定に伴う処理手段の条件を出力
色モードに応じて変えている。Therefore, in the present embodiment, in order to provide an image processing apparatus that does not cause image degradation due to a difference in output color mode,
The conditions of the image area determination means or the processing means accompanying the determination are changed according to the output color mode.
即ち、前記マスキング部で説明したモノクロ信号を選
択した時、又はY,M,Cのトナーのみで画像を形成する3
色モードを選択した時は、本像域分離処理による入力画
像処理は行わないようにする。That is, when the monochrome signal described in the masking section is selected, or when the image is formed only with the Y, M, and C toners,
When the color mode is selected, the input image processing by the main image area separation processing is not performed.
具体的には以下の通りの処理が行われる。 Specifically, the following processing is performed.
上述の第25図の(h)図に示す様にY,M,C,Bkの4色で
記録する4色モードではリミツターレベルは原稿の明る
い部分(本実施例ではリミツター値=158)にある。こ
のリミツター値以上の値は、第25図(i)に示す様にリ
ミツター値にクリツプされる様な構成となっている。こ
のリミツターレベルをY,M,Cの3色で記録する3色モー
ドの場合、第25図(j)に示す様に0とする事により、
出力信号は全て0にクリツプされる。その為、第15図の
コンパレータ3(126I)で2値化された出力は全て1
(又は0)となり、輪郭が抽出されず、読み取られた画
像信号に対し処理が行われない。この様にして3色モー
ドでは輪郭信号の発生を防ぐ事により、像域の分離され
た部分での処理を行わないようにしている。As shown in FIG. 25 (h), in the four-color mode of recording in four colors of Y, M, C, and Bk, the limiter level is set to a bright portion of the document (the limiter value = 158 in this embodiment). is there. The value equal to or larger than the limiter value is clipped to the limiter value as shown in FIG. 25 (i). In the case of a three-color mode in which the limiter level is recorded in three colors of Y, M, and C, by setting the limiter level to 0 as shown in FIG. 25 (j),
All output signals are clipped to zero. Therefore, all outputs binarized by the comparator 3 (126I) in FIG.
(Or 0), no contour is extracted, and no processing is performed on the read image signal. In this manner, in the three-color mode, processing is not performed in a portion where the image area is separated by preventing the generation of the contour signal.
また、単色モードの場合も上述の3色モードの場合と
同様の構成により、文字信号を抽出する処理は行わな
い。Also, in the case of the single-color mode, the same configuration as in the case of the above-described three-color mode does not perform the process of extracting the character signal.
このように、本実施例においては入力画像情報に基づ
き、入力される画像情報が画像情報であるか、文字情報
であるかを判別する判別手段、判別結果に伴い入力情報
を処理する処理手段を有するカラー複写装置において、
通常複写以外の色モードを有し、通常複写以外の色モー
ドに於いては、前記判別結果に伴う処理を通常と異なら
せている。これにより処理の簡略化、誤判定の防止を図
ることができる。As described above, in the present embodiment, based on the input image information, the determination means for determining whether the input image information is image information or character information, and the processing means for processing the input information according to the determination result Color copying machine having
It has a color mode other than the normal copy, and in the color mode other than the normal copy, the process according to the determination result is different from the normal. As a result, it is possible to simplify the processing and prevent erroneous determination.
〈ランプ光量の制御との関係〉 従来のアナログ複写機において行われていた地とばし
と同様な処理は、デジタルカラー複写機にも同様に要求
されており、ランプ光量をかえる事により新聞等の地色
をとばす方式が考えられている。<Relationship with control of lamp light amount> The same processing as that performed by the conventional analog copying machine for land skipping is also required for digital color copying machines. A system for skipping colors has been considered.
しかしながら、光源の光量を変えると原稿の反射光の
レベルも異なり、それに伴い、読み取り画像信号の明暗
の差、あるいは色等により文字、画像の判別を行う分離
方式の場合、誤判定が生じやすくなる。However, when the light amount of the light source is changed, the level of the reflected light of the document is also different. Accordingly, in the case of the separation method in which the character and the image are distinguished based on the difference in the brightness of the read image signal or the color, etc., erroneous determination is likely to occur. .
そこで本実施例においては、原稿読み取り光量に応じ
て、上記文字画像判別条件を変える事により、光量の変
化に伴う文字画像判別による誤判定をなくすようにして
いる。Therefore, in the present embodiment, by changing the character image discrimination condition according to the document reading light amount, erroneous judgment by character image discrimination due to a change in light amount is eliminated.
まずランプ光量調整について説明する。第25図(q)
にランプ光量調整のフローを示す。原稿の位置サイズ等
を検出するプリスキヤン時、主走査方向に50ポイント、
副走査方向に等間隔に30ラインの計1500ポイントのデー
タを読み込み、原稿のデータ数をカウントする(S1)。
次にそのデータ中の最大値を検出し(S2)、最大値の85
%〜100%内のデータポイント数をカウントする(S
3)。この時、この最大値が60H以上であり(S4)、かつ
全体の1/4以上のポイントが最大値の85%〜100%にある
場合(S5)のみ光量調整を行う(S7)。設定光量として
は、前記最大値がFFHになる様、 上記の式により求められた値がランプ光量設定値とし
セツトされる(S6)。First, the lamp light amount adjustment will be described. Fig. 25 (q)
Fig. 5 shows a flow of lamp light amount adjustment. When pre-scanning to detect the position size of the original, 50 points in the main scanning direction,
The data of a total of 1500 points of 30 lines are read at equal intervals in the sub-scanning direction, and the number of data of the document is counted (S1).
Next, the maximum value in the data is detected (S2), and the maximum value of 85 is detected.
Count the number of data points within% to 100% (S
3). At this time, the light amount adjustment is performed only when the maximum value is 60H or more (S4), and when 1/4 or more of the points are within 85% to 100% of the maximum value (S5) (S7). As the set light amount, the maximum value becomes FF H , The value obtained by the above equation is set as a lamp light amount set value (S6).
一方、データの最大値が60H未満の場合、又は全体の1
/4未満のポイントが最大値の85%〜100%にある場合に
はランプ光量調整は行わない。On the other hand, if the maximum value of the data is less than 60H, or 1
If the point less than / 4 is between 85% and 100% of the maximum value, the lamp light amount adjustment is not performed.
ここで、前記光量調整が行われる場合、第15図(a)
のオフセツト2(1190)及びオフセツト3(124I)に通
常より大きな値をセツトする。これはランプの光量を大
きくする事により、読み取り原稿濃度のダイナミツクレ
ンジが狭くなる為、原稿のノイズ成分を検出してしま
い、網検出での誤判定及び輪郭抽出での誤検出が発生す
る。そこで、このノイズ成分による誤検出を防ぐ為、前
記オフセツト値を光量調整を行う場合にも大きな値とす
る。Here, when the light amount adjustment is performed, FIG.
The offset 2 (1190) and the offset 3 (124I) are set to values larger than usual. This is because the dynamic range of the density of the read original is narrowed by increasing the light amount of the lamp, so that the noise component of the original is detected, and erroneous determination in halftone detection and erroneous detection in contour extraction occur. Therefore, in order to prevent erroneous detection due to this noise component, the offset value is set to a large value even when adjusting the light amount.
このように本実施例においては、光学走査により画像
を読み取る画像読み取り手段、読み取る原稿の濃度に対
応して読み取り光源の光量を変える光量調整手段、読み
取られた画像情報が中間調情報か文字情報かを判別する
判別手段、その判別結果に基づき入力情報を処理する処
理手段を有する複写装置において、前記光量調整に伴い
前記判別条件を変えるようにしている。As described above, in the present embodiment, image reading means for reading an image by optical scanning, light amount adjusting means for changing the light amount of a reading light source corresponding to the density of a document to be read, and whether the read image information is halftone information or character information. In a copying apparatus having a discriminating means for discriminating the information and processing means for processing the input information based on the discrimination result, the discriminating condition is changed in accordance with the light quantity adjustment.
なお、本実施例では一定条件の下でランプ光量制御を
行うことにしたが、すべての場合にランプ光量制御を行
ってもよい。In this embodiment, the lamp light quantity control is performed under a certain condition. However, the lamp light quantity control may be performed in all cases.
また、プリスキヤン時のサンプリングデータは増減が
可能である。また、光量調整を行うか否かのしきい値も
変更が可能である。The sampling data at the time of prescanning can be increased or decreased. Also, the threshold value for determining whether or not to perform light amount adjustment can be changed.
また、文字、画像領域の判別の条件は光量調整に応じ
て複数段階から選択できるようにしてもよい。Further, the condition for determining the character and the image area may be selected from a plurality of stages in accordance with the light amount adjustment.
〈文字画像合成回路〉 次に、文字画像合成回路Fについて説明する。第28図
(a)は、本装置における画像の2値信号による加工、
修飾回路のブロツク図である。画像データ入力部より入
力される、色画像データ138は、3to1セレクタ45fのV入
力に入力される。3to1セレクタ45fの他の2入力A,Bに
は、メモリー43fより読み出されたデータの下位部(An,
Bn)555fのうちAにはAnが、BにはBnがラツチ44fにお
いてVCLK117によってラツチされ、入力される。従っ
て、セレクタ45fの出力Yには、セレクト入力X0,X1,J1,
J2に基づきV,A,Bのいずれかが出力される(114)。デー
タXnは、本実施例ではメモリー内データの上位2bitであ
り、加工、修飾を決めるモード信号となっている。139
は、領域信号発生回路より出力されるコード信号である
第2図CPU20の制御により、VCLK117に同期して切りかわ
る様制御され、メモリ43fのアドレスとして入力され
る。すなわち、例えばメモリー43fの10番地に予め
(X10,A10,B10)=(01,A10,B10)を書き込んでおき、
第29図(B)のごとく、主走査方向ライン1の走査と同
期して、コード信号139にP点からQ点まで“10"をQ点
からR点まで“0"を与えておくと、P〜Q間ではデータ
Xn=(0,1)が読み出され、同時に(An,Bn)には(A10,
B10)というデータがラツチされ出力される。3to1セレ
クタ45fの真理値表を第28図(c)に示すごとく、(X1,
X0)=(0,1)は(B)のケースであり、J1が“1"であ
ればA入力をYに、従って、Yには定数A10を、J1が
“0"であれば、V入力をYに、従って入力されたカラー
画像データをそのまま出力114へ出力することを意味す
る。こうして例えば、第29図(b)のようなリンゴのカ
ラー画像に対して(A10)という値を持つ文字部のいわ
ゆる毛抜き文字合成が実現される。同様にして(X1,
X0)=(1,0)とし、2値入力に第29図(C)のJ1のよ
うな信号が入力されると、FIFO47f〜49f、および回路46
f(詳細第28図(b))により、同図J2のごとき信号が
生成され、第28図(c)の真理値表に従えば同図のよう
にリンゴの画像の中に文字がわく付きで出力されること
になる(輪郭、または袋文字)。同様に第28図(D)で
は、リンゴの中の矩形領域が(Bn)という濃度で、更に
中の文字が(An)という濃度で出力される。同図(A)
は(X1,X0)=(0,0)の場合、すなわち、いかなるJ1,J
2の変化に対しても、2値信号によっては、何も行わな
い制御を有している。<Character Image Synthesis Circuit> Next, the character image synthesis circuit F will be described. FIG. 28 (a) shows processing of an image by a binary signal in the present apparatus,
It is a block diagram of a decoration circuit. The color image data 138 input from the image data input unit is input to the V input of the 3to1 selector 45f. The other two inputs A and B of the 3to1 selector 45f are connected to the lower part (A n ,
A n is the A of B n) 555f is, the B B n is latched by VCLK117 in latch 44f, is input. Therefore, the output Y of the selector 45f includes the select inputs X 0 , X 1 , J1,
One of V, A, and B is output based on J2 (114). The data Xn is the upper 2 bits of the data in the memory in this embodiment, and is a mode signal for determining processing and modification. 139
Are controlled so as to be switched in synchronization with the VCLK 117 under the control of the CPU 20 in FIG. 2, which is a code signal output from the area signal generation circuit, and are input as an address of the memory 43f. That is, for example, (X 10 , A 10 , B 10 ) = (01, A 10 , B 10 ) is written in advance at address 10 of the memory 43f,
As shown in FIG. 29 (B), if "10" is given to the code signal 139 from the point P to the point Q and "0" is given from the point Q to the point R in synchronization with the scanning of the line 1 in the main scanning direction, Data between P and Q
X n = (0,1) is read out, and at the same time, (A n , B n ) contains (A 10 ,
Data that B 10) is a latch output. As shown in FIG. 28 (c), the truth table of the 3to1 selector 45f is (X 1 ,
X 0) = (0,1) is the case of (B), J1 is a if A input it is "1" to Y, therefore, the constant A 10 to Y, if J1 is "0" , V input to Y, and thus to output the input color image data to the output 114 as it is. Thus, for example, a so-called hair-cut character combination of a character portion having a value of (A 10 ) is realized for a color image of an apple as shown in FIG. 29 (b). Similarly, (X 1 ,
X 0 ) = (1,0), and when a signal like J1 in FIG. 29 (C) is input to the binary input, the FIFOs 47f-49f and the circuit 46
f (details in FIG. 28 (b)) generates a signal as shown in J2 of FIG. 28, and according to the truth table of FIG. 28 (c), characters are set in the apple image as shown in FIG. 28 (c). (Contour or bag character). Similarly, in FIG. 28 (D), the rectangular area in the apple is output at the density of (B n ), and the characters inside the apple are output at the density of (A n ). Figure (A)
Is (X 1 , X 0 ) = (0,0), ie, any J1, J
Even for the change of 2, there is a control that does nothing depending on the binary signal.
J2に入力される巾を拡張した信号は、第28図(b)に
よれば、3×3画素分の拡張であるが、ハード回路を追
加することで、更に大きくすることは容易である。According to FIG. 28 (b), the expanded signal input to J2 is an extension of 3 × 3 pixels, but it is easy to further increase the size by adding a hardware circuit.
ここで、FiFo 47fに入力されるFHi信号121は、第2
図100dpi2値メモリLに格納された非矩形の領域信号で
あり、かかるFHi信号121を用いることにより、上述のよ
うな各種の処理が可能となる。Here, the FHi signal 121 input to the FiFo 47f is the second
A non-rectangular area signal stored in the binary memory L of FIG. 100dpi. By using the FHi signal 121, the above-described various processes can be performed.
また、第2図I/Oポート501より、プリントする出力色
(Y,M,C,Bk)に対応づけられて出力されるC0,C1(366,3
67)は、メモリ43fのアドレスの、下位2bitに入力され
ており、従って、Y,M,C,Bkの出力に対応して“0,0",
“0,1",“1,0",“1,1"と変化するので、例えばイエロー
(Y)出力時は、0,4,8,12,16…番地、マゼンタ(M)
は1,5,9,13,17…番地、シアン(C)は2,6,10,14,18…
番地、クロ(Bk)は3,7,11,15,19…番地が選択される。
従って後述する操作パネル上の操作指示により、領域と
領域内の対応するメモリアドレスを決定する領域コード
信号139と対応するアドレスに、例えばX1〜X4=“1,1"
(A1,A2,A3,A4)=(α1,α2,α3,α4)、(B1,B2,B3,
B4)=(β1,β2,β3,β4)を書き込んでおき、例えば
第29図(D)のようにJ1信号が変化すると、J1が“Lo"
の区間は、(Y,M,C,Bk)=(α1,α2,α3,α4)で配合
決定される色となり、J1が“Hi"の時は(Y,M,C,Bk)=
(β1,β2,β3,β4)で配合決定される色となる。すな
わち、メモリ内容で任意に出力色が決定できる。一方、
後述の操作パネル上では、Y,M,C,Bkは各々(%)パーセ
ントで調整、または設定される。すなわち、各階調8bit
有しているので、数値は00〜255であるから、1%の変
動はデジタル値で、2.55となる。設定値が(Y,M,C,Bk)
=(y%,m%,c%,k%)とすると、設定される数値(す
なわちメモリに書き込まれる数値)はそれぞれ(2.55y,
2.55m,2.55c,2.55k)となり、実際はこれに対し、四捨
五入した整数が所定のメモリーに書き込まれることにな
る。更に調整機構により、%で調整したとすると、△%
の変動に対し、2.55△分だけの加算(濃くする)または
減算(うすくする)により得られる値をメモリに書き込
めば良い。Also, C0, C1 (366, 3) output from the I / O port 501 in FIG. 2 in association with the output color (Y, M, C, Bk) to be printed.
67) is input to the lower 2 bits of the address of the memory 43f, and therefore corresponds to “0, 0”, “Y”, “M”, “C”, and “Bk”.
Since it changes to “0,1”, “1,0”, “1,1”, for example, when outputting yellow (Y), addresses 0, 4, 8, 12, 16,..., Magenta (M)
Are 1,5,9,13,17 ... addresses, cyan (C) is 2,6,10,14,18 ...
For the address, black (Bk), addresses 3, 7, 11, 15, 19 ... are selected.
Therefore, in accordance with an operation instruction on the operation panel described later, an address corresponding to the area code signal 139 for determining the area and the corresponding memory address in the area, for example, X1 to X4 = "1,1"
(A1, A2, A3, A4) = (α1, α2, α3, α4), (B1, B2, B3,
B4) = (β1, β2, β3, β4), and when the J1 signal changes as shown in FIG. 29 (D), for example, J1 becomes “Lo”.
Is a color determined by (Y, M, C, Bk) = (α1, α2, α3, α4). When J1 is “Hi”, (Y, M, C, Bk) =
The color is determined by (β1, β2, β3, β4). That is, the output color can be arbitrarily determined based on the contents of the memory. on the other hand,
On an operation panel described later, Y, M, C, and Bk are each adjusted or set by (%) percent. That is, each gradation 8bit
Therefore, the numerical value is from 00 to 255, so the 1% change is a digital value of 2.55. Set value is (Y, M, C, Bk)
= (Y%, m%, c%, k%), the set values (ie, the values written to the memory) are (2.55y,
2.55m, 2.55c, 2.55k). In practice, a rounded integer is written to a predetermined memory. Further, if the adjustment mechanism adjusts in%, △%
It is sufficient to write a value obtained by adding (darkening) or subtracting (lightening) only 2.55 ° with respect to the fluctuation of.
このように、本実施例によれば、Y,M,C,Bkの出力色を
各色毎に1%単位で指定でき、色指定の操作性が向上す
る。As described above, according to the present embodiment, the output colors of Y, M, C, and Bk can be specified in units of 1% for each color, and the operability of color specification is improved.
第28図(c)の真理値表において、iの欄は文字、画
像の階調、解像切り換え信号LCHG149の入出力表であ
り、X1,X0,J1,J2によりAまたはBが出力Yに出力され
る時は“0"に、VがYに出力される時は入力がそのまま
出力される。LCHG149は例えば出力時のプリントの際の
印字密度を切り換える信号であり、LCHG=“0"の時、例
えば高解像度400dpi、LCHG=“1"の時、高階調200dpiで
印字する。従って、AまたはBが選択された時LCHG=0
ということは文字合成された文字の内側領域は400dpi、
文字以外の領域は200dpiで印字することを意味し、文字
は高解像を保ち、鮮鋭に、ハーフトーン部は高階調を保
ち、なめらかに出力するように制御している。前述のよ
うに、LCHG140は、文字、画像分離回路Iの出力であるM
JARに基づき、文字画像補正回路Eから出力しているの
もそのためである。In the truth table of Figure No. 28 (c), column i is the character, image gradation, an output table of the resolution switching signal LCHG149, X 1, X 0, J1, J2 by A or B output When output to Y, "0" is output, and when V is output to Y, the input is output as it is. LCHG149 is a signal for switching the print density at the time of output printing, for example. When LCHG = "0", for example, high resolution 400 dpi, and when LCHG = "1", printing is performed at high gradation 200 dpi. Therefore, when A or B is selected, LCHG = 0
That means that the inside area of the synthesized character is 400 dpi,
The area other than the text is printed at 200 dpi, and the text is controlled so as to maintain a high resolution and sharpness, and the halftone portion to maintain a high gradation and output smoothly. As described above, the LCHG 140 is the output of the character / image separation circuit I, M
That is why the output from the character image correction circuit E is based on the JAR.
〈画像加工編集回路〉 次に、カラーバランス調整を第2図Pで受けた後の画
像信号115および階調解像切り換え信号LCHG141は、画像
加工編集回路Gに入力される。画像編集加工回路Gの大
まかな概略図を第30図に示す。<Image Processing / Editing Circuit> Next, the image signal 115 and the gradation resolution switching signal LCHG141 that have undergone the color balance adjustment in FIG. 2P are input to the image processing / editing circuit G. A rough schematic diagram of the image editing and processing circuit G is shown in FIG.
入力された画像信号115,階調解像切り換え信号LCHG14
1は、まずテクスチヤー処理部101gに入力される。テク
スチヤー処理部は大まかに分けてテクスチヤーパターン
を記憶するメモリ部103gとそれをコントロールするメモ
リRD,WR、アドレスコントロール部104g、および入力画
像データに対し記憶したパターンにより変調処理を行な
う演算回路105gから構成されている。テクスチヤー処理
部101gで処理された画像データは、次に変倍、モザイ
ク、テーパー処理部102gに入力される。変倍、モザイ
ク、テーパー処理部102gは、ダブルバツフアメモリ105
g,106gおよび処理・制御部107gから成っており、各種処
理がCPU20により独立に制御され出力される。ここでテ
クスチヤー処理部101gおよび変倍、モザイク、テーパー
処理部102gは、切換回路Nから送られる各処理のイネー
ブル信号であるGHi1(119)およびGHi2(149)により独
立のエリアに対し、テクスチヤー処理、モザイク処理が
行えるよう構成されている。Input image signal 115, gradation resolution switching signal LCHG14
1 is first input to the texture processing unit 101g. The texture processing section is roughly divided into a memory section 103g for storing a texture pattern, memories RD and WR for controlling the memory section, an address control section 104g, and an arithmetic circuit 105g for performing a modulation process using a pattern stored for input image data. It is configured. The image data processed by the texture processing unit 101g is next input to the scaling, mosaic, and taper processing unit 102g. The variable magnification, mosaic, and taper processing unit 102g includes a double buffer memory 105
g, 106g and a processing / control unit 107g, and various processes are independently controlled and output by the CPU 20. Here, the texture processing unit 101g and the scaling, mosaic, and taper processing unit 102g perform texture processing on independent areas by using GHi1 (119) and GHi2 (149), which are enable signals for each process sent from the switching circuit N. It is configured to perform mosaic processing.
また、画像データ115と共に入力される階調解像切換
え信号LCHG信号141は、各種編集処理で画像信号との位
相を合わせながら処理されていく。以下に画像加工編集
回路Gについて詳細に説明する。The tone resolution switching signal LCHG signal 141 input together with the image data 115 is processed in various editing processes while adjusting the phase with the image signal. Hereinafter, the image processing / editing circuit G will be described in detail.
〈テクスチヤー処理部〉 テクスチヤー処理とは、メモリに書き込んだパターン
をサイクリツクに読み出して、ビデオに対して変調をか
ける処理であり、例えば第31図(a)のような画像に同
図(b)のようなパターンで変調をかけ同図(c)のよ
うな出力画像を生成するものである。<Texture processing section> The texture processing is a processing of cyclically reading out a pattern written in the memory and modulating the video. For example, an image as shown in FIG. The modulation is performed in such a pattern to generate an output image as shown in FIG.
第32図はテクスチヤー処理回路を説明する図である。
以下、テクスチヤーメモリー113gへの変調データ218gの
書き込み部と、テクスチヤーメモリー113gからのデータ
216gと画像データ215gの演算部(テクスチヤー処理)に
分けて説明をする。FIG. 32 is a diagram for explaining the texture processing circuit.
Hereinafter, the writing section of the modulated data 218g to the texture memory 113g and the data from the texture memory 113g
The operation will be described separately for the calculation unit (texture processing) of 216g and image data 215g.
〔テクスチヤーメモリー113gへのデータ書き込み部〕 データ書き込み時は、マスキング、下色除去、スミ抽
出等を行う色補正回路Dにて が出力され、201gよりデータ入力する。このデータはセ
レクタ202gにおいて選択される。一方、セレクタ208gに
おいてデータ220gが選択され、メモリ113gの▲▼と
ドライバ203gのイネーブル信号に入力する。メモリアド
レスは水平同期信号HSYNCに同期してカウントアツプす
る垂直カウンタ212gおよび画像クロツク、VCKに同期し
てカウントアツプする水平カウンタ211gにより生成さ
れ、セレクタ210gにてBが選択され、メモリ113gのアド
レスに入力する。このようにして、入力画像の濃度パタ
ーンがメモリ113gに書き込まれる。このパターンは入力
装置、例えばデジタイザ58により原稿上の位置が指定さ
れその部分を読み取った画像データがメモリ113gに書き
込まれる。[Data writing unit to the texture memory 113g] At the time of writing data, the color correction circuit D that performs masking, under color removal, and extraction of smear Is output, and data is input from 201g. This data is selected by the selector 202g. On the other hand, the data 220g is selected by the selector 208g, and the data 220g is input to the ▼ of the memory 113g and the enable signal of the driver 203g. The memory address is generated by a vertical counter 212g that counts up in synchronization with the horizontal synchronization signal HSYNC and a horizontal counter 211g that counts up in synchronization with the image clock and VCK. B is selected by the selector 210g, and the address of the memory 113g is selected. input. Thus, the density pattern of the input image is written to the memory 113g. For this pattern, a position on the document is designated by an input device, for example, a digitizer 58, and image data obtained by reading the portion is written to the memory 113g.
セレクタ202gにてCPUデータが選択される。一方、セ
レクタ208gにてAが選択され、メモリ113gの▲▼と
ドライバ203gのイネーブル信号に入力する。メモリアド
レスはセレクタ210gにてAが選択され、メモリ113gのア
ドレスに入力する。こうして、任意の濃度パターンがメ
モリに書き込まれる。The CPU data is selected by the selector 202g. On the other hand, A is selected by the selector 208g, and is input to the ▼ of the memory 113g and the enable signal of the driver 203g. A is selected as the memory address by the selector 210g, and is input to the address of the memory 113g. Thus, an arbitrary density pattern is written to the memory.
〔テクスチヤーメモリー113gデータ216gと画像データ21
5gの演算部〕 この演算は演算器215gにて実現される。この演算器は
ここでは乗算器より構成されている。イネーブル信号12
8gがアクテイブの所だけデータ216gと201gとの演算が施
され、デイスイネーブルの時は201がスルー状態とな
る。(Texture memory 113g data 216g and image data 21
5g Operation Unit] This operation is realized by the operation unit 215g. This arithmetic unit is constituted by a multiplier here. Enable signal 12
The operation of the data 216g and 201g is performed only when 8g is active, and when the data is enabled, 201 is in a through state.
また、300g,301gはそれぞれXOR,ORゲートでMJ信号308
g、すなわち文字合成信号を用いてイネーブル信号を生
成する部分であるレジスタ304g“1"305gに“0"をレジス
タにセツトした時はテクスチヤ処理は合成文字信号が入
っている部分以外にかかる。一方、レジスタ304g“0"30
5gに“0"をレジスタにセツトした時はテクスチヤ処理を
かける部分に合成文字信号が入っている部分のみにかか
る。Also, 300g and 301g are the XOR and OR gates respectively, and the MJ signal 308
g, that is, when "0" is set in the register 304g "1" 305g, which is a portion for generating an enable signal using a character composite signal, the texturing process is applied to portions other than the portion containing the composite character signal. On the other hand, register 304g “0” 30
When "0" is set to 5g in the register, it is applied only to the part where the text processing is applied and the synthesized character signal is included.
302gはGHi1信号307g、すなわち非矩形信号を用いてイ
ネーブル信号を生成する部分である。レジスタ306g“0"
の時GHi1信号がイネーブルの所のみにテクスチヤー処理
がかる。この時イネーブル128をずっとアクテイブにし
ておけば、非矩形に左右されない、つまりHSNCに同期の
とれた非矩形テクスチヤー処理が施され、イネーブル信
号GHi1とイネーブル128を同じにすれば非矩形信号に同
期したテクスチヤー処理となる。GHi1には例えば31bビ
ツト信号を用いれば、ある色のみにテクスチヤー処理を
行うことができる。Reference numeral 302g denotes a portion that generates an enable signal using the GHi1 signal 307g, that is, a non-rectangular signal. Register 306g “0”
At this time, texture processing is applied only to the place where the GHi1 signal is enabled. At this time, if enable 128 is kept active, non-rectangular texture processing synchronized with HSNC is performed if enable 128 is kept, and if enable signal GHi1 and enable 128 are made the same, non-rectangular signal is synchronized. This is a texture treatment. If a 31-bit signal is used for GHi1, for example, texture processing can be performed only on a certain color.
LCHGIN信号141gは階調解像切換え信号であり、演算器
215gで遅延する分遅延されてLCHGOUT350gより出力され
る。このように、テクスチヤー処理部において、階調解
像切り換え信号LCHG141も所定の遅延処理を受け、テク
スチヤー処理後の画像に対応するようになっている。The LCHG IN signal 141g is a gradation resolution switching signal,
Delayed by 215g and output from LCHG OUT 350g. As described above, in the texture processing section, the gradation resolution switching signal LCHG141 is also subjected to the predetermined delay processing, and corresponds to the image after the texture processing.
〈モザイク、変倍、テーパ処理部〉 次に、画像加工編集回路Gのモザイク、変倍、テーパ
ー処理部102gについて、第33図を用いその概略動作につ
いて説明する。<Mosaic, scaling, taper processing unit> Next, the schematic operation of the mosaic, scaling, taper processing unit 102g of the image processing / editing circuit G will be described with reference to FIG.
モザイク、変倍、テーパー処理部102gに入力される画
像データ126gおよびLCHG信号350gは、まずモザイク処理
部401gに入力される。モザイク処理部401gは、文字合成
回路Fから出力されたMj信号145および切換回路Nから
の領域信号GHi2(149)、モザイク処理制御部402gから
のモザイク用クロツクMCLKによりモザイク処理の有無お
よびモザイクの主走査方向サイズ、文字の合成等行なわ
れた後、1to2セレクター403gに入力される。領域信号GH
i2は第2図2値メモリLに格納された非矩形領域情報に
基づくものであり、この信号により非矩形領域に対する
モザイク処理が可能となる。ここでモザイク処理の主走
査方向サイズは、モザイク用クロツクMCLKを制御するこ
とにより可変としている。モザイク用クロツクMCLKの制
御については、後で詳細に説明する。The image data 126g and the LCHG signal 350g input to the mosaic / magnification / taper processing unit 102g are first input to the mosaic processing unit 401g. The mosaic processing unit 401g uses the Mj signal 145 output from the character synthesizing circuit F, the area signal GHi2 (149) from the switching circuit N, and the mosaic clock MCLK from the mosaic processing control unit 402g to determine whether or not mosaic processing is to be performed. After the size in the scanning direction, combination of characters, and the like are performed, the data is input to the 1to2 selector 403g. Area signal GH
i2 is based on the non-rectangular area information stored in the binary memory L of FIG. 2, and this signal enables the mosaic processing on the non-rectangular area. Here, the size of the mosaic process in the main scanning direction is variable by controlling the mosaic clock MCLK. The control of the mosaic clock MCLK will be described later in detail.
1to2セレクター403gでは、HSYNC118をDフリツプフロ
ツプ406Gにより分周されたラインメモリセレクト信号LM
SELにより、入力された画像信号およびLCHG信号をY1,Y2
のどちらかに出力する。The 1to2 selector 403g outputs a line memory select signal LM obtained by dividing HSYNC118 by a D flip-flop 406G.
By SEL, input image signal and LCHG signal are converted to Y1, Y2
Output to either of
1to2セレクター403gのY1からの出力は、ラインメモリ
A404gおよび2to1セレクター407gのAに接続されてい
る。またY2からの出力は、ラインメモリB405g、および2
to1セレクター407gのBに接続されている。ラインメモ
リーAにセレクター403gから画像が送られて来る時、ラ
インメモリA404gは書き込みモードとなり、かつライン
メモリB405gは、読み出しモードとなる。また同様に、
ラインメモリB405gにセレクター403gから画像が送られ
て来る時、ラインメモリBは、書き込みモード、かつラ
インメモリA404gは読み出しモードとなる。このよう
に、交互にラインメモリA404g、ラインメモリB405gから
読み出される画像データは、2to1セレクター407gでDフ
リツプフロツプ406gの出力LMSEL信号の反転信号により
切り換えながら連続した画像データとして出力される。
2to1セレクター407gからの出力画像信号は、次に拡大処
理部414gで所定の拡大処理が行われた後、出力される。Output from Y1 of 1to2 selector 403g is line memory
A404g and A of 2to1 selector 407g. The output from Y2 is line memory B405g and 2
Connected to B of to1 selector 407g. When an image is sent from the selector 403g to the line memory A, the line memory A 404g is in the write mode, and the line memory B 405g is in the read mode. Similarly,
When an image is sent from the selector 403g to the line memory B 405g, the line memory B is in the write mode and the line memory A 404g is in the read mode. As described above, the image data read from the line memories A404g and B405g alternately is output as continuous image data while being switched by the 2to1 selector 407g by the inverted signal of the output LMSEL signal of the D flip-flop 406g.
The output image signal from the 2to1 selector 407g is output after a predetermined enlargement process is performed by the enlargement processing unit 414g.
次に、これらメモリの書き込み読み出し制御について
述べる。まず、書き込み、読み出しの際、ラインメモリ
A404g、ラインメモリB405gに与えるアドレスは、一走査
の基準であるHSYNCに同期し、かつ画像CLKに同期しイン
クリメント、デイクリメントするようup/downカウンタ
ー409g,410gにより構成されている。ラインメモリアド
レス制御部413gから出力されるカウンターイネーブル信
号、および変倍制御部415gから発生する書き込みアドレ
スを制御するための制御信号WENB、および読み出しアド
レスを制御するための制御信号RENBにより、アドレスカ
ウンタ(409g,410g)は動作制御されている。これらの
制御されたアドレス信号は、それぞれ2to1セレクター40
7g,408gに入力される。2to1セレクター407g,408gは、前
述のラインメモリセレクト信号LMSELにより、ラインメ
モリA404gが読み出しモード時、読み出しアドレスをラ
インメモリA404g、書き込みアドレスをラインメモリB40
5gに与える。ラインメモリA404gが書き込みモード時
は、これとは、逆の動作が行われる。次にラインメモリ
A,ラインメモリBへのメモリライトパルスWEA、WEBは変
倍制御部415gから出力されている。メモリライトパルス
WEA,WEBは入力される画像を縮小する場合、およびモザ
イク処理制御部402gから出力される副走査方向へのモザ
イク長制御信号MOZWEによりモザイク処理する場合制御
される。次にこれらの詳細な動作説明を以下に述べる。Next, write / read control of these memories will be described. First, when writing and reading, the line memory
A404g and an address given to the line memory B405g are configured by up / down counters 409g and 410g to increment and decrement in synchronization with HSYNC which is a reference of one scan and in synchronization with the image CLK. The counter enable signal output from the line memory address control unit 413g, the control signal WENB for controlling the write address generated from the scaling control unit 415g, and the control signal RENB for controlling the read address generate an address counter ( 409g, 410g) are operation-controlled. Each of these controlled address signals is a 2to1 selector 40
Input to 7g and 408g. When the line memory A404g is in the read mode, the 2to1 selectors 407g and 408g use the line memory select signal LMSEL to set the read address to the line memory A404g and the write address to the line memory B40.
Give 5g. When the line memory A404g is in the write mode, the reverse operation is performed. Next, line memory
A, the memory write pulses WEA and WEB to the line memory B are output from the scaling controller 415g. Memory write pulse
WEA and WEB are controlled when the input image is reduced and when the mosaic processing is performed by the mosaic length control signal MOZWE in the sub-scanning direction output from the mosaic processing control unit 402g. Next, a detailed description of these operations will be described below.
〈モザイク処理〉 モザイク処理は、基本的には、一つの画像データを繰
り返し出力することにより実現している。このモザイク
処理動作について第34図を用い説明する。<Mosaic processing> The mosaic processing is basically realized by repeatedly outputting one image data. This mosaic processing operation will be described with reference to FIG.
まず、モザイク処理制御部402gで、主走査、副走査の
モザイク処理制御を独立に行なっている。まず、所望の
モザイクサイズに対応した変数をCPUBUSに接続されたラ
ツチ501g(主走査用)およびラツチ502g(副走査用)に
CPUがセツトする。まず、主走査方向のモザイク処理に
ついては、同一データをラインメモリーの複数アドレス
に連続して書き込むことにより、また副走査方向のモザ
イク処理については、モザイク処理エリア内でラインメ
モリーへの書き込みを所定ライン毎に間引くことにより
行なっている。First, the mosaic processing control unit 402g independently performs main scanning and sub-scan mosaic processing control. First, variables corresponding to the desired mosaic size are stored in the latches 501g (for main scanning) and 502g (for sub-scanning) connected to the CPUBUS.
CPU set. First, for the mosaic processing in the main scanning direction, the same data is continuously written to a plurality of addresses of the line memory. For the mosaic processing in the sub-scanning direction, writing to the line memory is performed within a mosaic processing area by a predetermined line. This is done by thinning out each time.
(主走査方向モザイク処理) 主走査方向のモザイク巾に応じた変数がCPUによりラ
ツチ501gにセツトされる。ラツチ501gは、主走査モザイ
ク巾制御カウンタ504gに接続されており、HSYNC信号お
よびカウンター504gのリツプルキヤリーにより設定値が
ロードされる様構成されている。HSYNC毎にラツチ501g
に設定された値をカウンター504gはロードし、所定値カ
ウントしてはリツプルキヤリーをNORゲート502g、およ
びANDゲート509gに出力する。ANDゲート509gからのモザ
イク用クロツクMCLKは、カウンター504gからのリツプキ
ヤリーにより画像クロツクCLKをまびいた信号であり、
リツプルキヤリーが出た時のみ、MCLKは出力される。AN
Dゲート509gから出力されるMCLKは次にモザイク処理部4
01gに入力される。(Main scanning direction mosaic processing) A variable corresponding to the mosaic width in the main scanning direction is set in the latch 501g by the CPU. The latch 501g is connected to the main scanning mosaic width control counter 504g, and is configured to load a set value by the HSYNC signal and the ripple carry of the counter 504g. Latch 501g per HSYNC
The counter 504g loads the value set in (1), counts a predetermined value, and outputs the ripple carry to the NOR gate 502g and the AND gate 509g. The mosaic clock MCLK from the AND gate 509g is a signal wrapped around the image clock CLK by the ripple carry from the counter 504g.
MCLK is output only when the ripple carry is output. AN
The MCLK output from the D gate 509g is then sent to the mosaic processing unit 4
Entered in 01g.
モザイク処理部401gは、2つのDフリツプフロツプ51
0g、Mj信号に関係なくフリツプフロツプ510gを出力す
る。GHi2信号149が1のとき、Mj信号が0の場合はモザ
イク用クロツクMCLKで制御されるフリツプフロツプ511g
からの信号が出力される。Mj信号が1の場合、出力はフ
リツプフロツプ510gからの信号を出力する。この制御に
より、主走査方向でのモザイク処理画像中の画像一部を
モザイク処理せずに出力することが可能である。すなわ
ち第2図に示すような前段の文字合成回路Fで画像中に
合成された文字に対しては、モザイク処理せずに画像の
みのモザイク処理が可能である。セレクター512gからの
出力は、前述の第33図に示した2to1セレクター403gに入
力される。以上により主走査方向でのモザイク処理が行
なわれる。The mosaic processing unit 401g includes two D flip-flops 51.
0g, flip-flop 510g is output irrespective of the Mj signal. When the GHi2 signal 149 is 1 and the Mj signal is 0, the flip-flop 511g controlled by the mosaic clock MCLK.
Is output. When the Mj signal is 1, the output outputs the signal from the flip-flop 510g. With this control, it is possible to output a part of the image in the mosaic processing image in the main scanning direction without performing the mosaic processing. That is, for a character synthesized in an image by the character synthesis circuit F at the preceding stage as shown in FIG. 2, mosaic processing of only the image can be performed without performing mosaic processing. The output from the selector 512g is input to the 2to1 selector 403g shown in FIG. 33 described above. As described above, the mosaic processing in the main scanning direction is performed.
(副走査方向モザイク処理) 副走査方向も主走査と同じようにCPUBUSと接続したラ
ツチ502g、およびカウンタ505g、NORゲート503gにより
制御している。副走査モザイク巾制御カウンターはITOP
信号144、511g、セレクター512g、ANDゲート514g、イン
バータ513gから構成されている。フリツプフロツプ510
g,511gには、画像信号の他に階調解像切り換え信号LCHG
が接続されており、フリツプフロツプ510gは画像クロツ
クであるCLK、フリツプフロツプ511gはモザイク処理用
クロツクMCLKにより入力される画像データ、およびLCHG
信号を保持する。つまり、一画素に対応した階調解像切
り換え信号LCHGが、位相が合った状態でフリツプフロツ
プ510g,511gにCLK,MCLKのそれぞれの周期の間、保持さ
れている。それぞれの保持された画像信号およびLCHG信
号は2to1セレクター512gに入力される。モザイクエリア
信号GHi2、および2値の文字信号Mj信号により、出力を
切り換えている。(Sub-scanning direction mosaic processing) The sub-scanning direction is controlled by a latch 502g connected to the CPU BUS, a counter 505g, and a NOR gate 503g, similarly to the main scanning. The sub-scan mosaic width control counter is ITOP
It comprises signals 144 and 511g, a selector 512g, an AND gate 514g, and an inverter 513g. Flip flop 510
g and 511g include the gradation resolution switching signal LCHG in addition to the image signal.
The flip-flop 510g is the image clock CLK, the flip-flop 511g is the image data input by the mosaic processing clock MCLK, and the LCHG
Hold the signal. In other words, the gradation resolution switching signal LCHG corresponding to one pixel is held in the flip-flops 510g and 511g in the same phase during the respective cycles of CLK and MCLK. Each held image signal and LCHG signal are input to a 2to1 selector 512g. The output is switched according to the mosaic area signal GHi2 and the binary character signal Mj signal.
セレクター512gは左図の真理値表に示す動作を、ANDゲ
ート514g、インバータ513gで行っている。すなわち、モ
ザイクエリア信号GHi2信号149が0の場合に同期し、か
つHSYNC118をカウントすることによりリツプルキヤリー
パルスを生成している。リツプルキヤリーパルスは、OR
ゲート508gにモザイクエリア信号GHi2149の反転信号▲
▼および文字信号Mjが入力される。 The selector 512g performs the operation shown in the truth table in the left diagram by the AND gate 514g and the inverter 513g. That is, when the mosaic area signal GHi2 signal 149 is 0, the pulse is synchronized, and the ripple carry pulse is generated by counting the HSYNC 118. Ripple carry pulse is OR
Inverted signal of mosaic area signal GHi2149 to gate 508g ▲
▼ and the character signal Mj are input.
副走査モザイク制御信号MOZWE信号は左図の真理値表に
示すような制御が行われている。このような組み合わせ
で出力されるMOZWE信号は、変倍制御部415gに入力されN
ANDゲート515gで図示しないラインメモリ ライトパル
ス生成回路より生成されるライトパルスを制御する。ラ
インメモリライトパルス生成回路とは、一般に変倍制御
に使われているレートマルチプライヤー等の出力クロツ
クレート可変の回路である。本実施例では、発明の主旨
と異なるので詳細な説明は省略する。上記MOZWE信号で
制御されたWRパルスは、次にHSYNC118ごとに切り換えパ
ルスがかわる切り換え信号LMSEL信号により1to2セレク
ターからWEA,WEBに交互にWRパルスが出力される。以上
の制御によりモザイクエリア信号GHi2信号149が“1"の
場合でもMj信号が“1"となった時、メモリへの書き込み
が行われるため、副走査方向でのモザイク処理画像中の
一部をモザイク処理せずに出力することが可能である。
第35図(a)は、モザイク処理を実際に行った場合のあ
る記録色についての画素毎の濃度値の分布を示す図であ
る。第35図のモザイク処理においては、3×3の画素ブ
ロツク内の各画素を代表画素値にしている。この処理に
際し、文字A、すなわち斜線部の画素に対しては、文字
信号Mjに基づき、モザイク処理を行わないことにしてい
る。つまり、合成文字とモザイク処理領域がオーバーラ
ツプした場合に、文字の方を優先させることができる。
したがって、モザイク処理を行った場合にも、文字のみ
は読み取れるように画像を形成することができる。な
お、モザイクエリアは、矩形に限るものではなく、非矩
形の領域に対してモザイク処理を行うこともできる。 The sub-scan mosaic control signal MOZWE is controlled as shown in the truth table in the left diagram. The MOZWE signal output in such a combination is input to the scaling controller 415g and
An AND gate 515g controls a write pulse generated by a line memory write pulse generation circuit (not shown). The line memory write pulse generation circuit is a circuit that can vary the output clock rate such as a rate multiplier generally used for scaling control. This embodiment is different from the gist of the invention, and therefore, detailed description is omitted. As for the WR pulse controlled by the MOZWE signal, a WR pulse is output alternately to WEA and WEB from the 1to2 selector by a switching signal LMSEL signal in which a switching pulse changes every HSYNC 118. With the above control, even when the mosaic area signal GHi2 signal 149 is “1”, when the Mj signal becomes “1”, writing to the memory is performed, so that a part of the mosaic processing image in the sub-scanning direction is It is possible to output without mosaic processing.
FIG. 35 (a) is a diagram showing a distribution of density values for each pixel for a certain recording color when mosaic processing is actually performed. In the mosaic processing of FIG. 35, each pixel in a 3 × 3 pixel block is set as a representative pixel value. In this processing, the mosaic processing is not performed on the character A, that is, the pixel in the hatched portion based on the character signal Mj. That is, when the combined character and the mosaic processing area overlap, the character can be given priority.
Therefore, even when the mosaic processing is performed, an image can be formed so that only characters can be read. The mosaic area is not limited to a rectangle, and a mosaic process can be performed on a non-rectangular area.
(斜体、テーパー処理) 次に、斜体処理について第33図,第36図を用いて説明
する。(Italic and Taper Processing) Next, the italic processing will be described with reference to FIGS. 33 and 36. FIG.
第33図のラインメモリアドレス制御部413gの内部を第
36図に示した。このラインメモリアドレス制御部413g
は、書き込み、読み出しカウンタ409g,410gのイネーブ
ル信号を制御しており、主走査1ライン中のどの部分を
ラインメモリに書き込むか、また読み出すかをアドレス
カウンタを制御することにより、移動、斜体等を可能と
している。まず、第36図を用いて、イネーブル制御信号
生成回路について説明する。The inside of the line memory address control unit 413g shown in FIG.
This is shown in FIG. This line memory address controller 413g
Controls the enable signal of the write / read counters 409g and 410g, and controls the address counter to determine which part in one main scanning line is to be written to or read from the line memory, thereby controlling movement, italics, etc. It is possible. First, the enable control signal generation circuit will be described with reference to FIG.
カウンター701gは、HSYNCでカウンタ出力が0とな
り、それからカウンタ701gのクロツクである画像クロツ
ク117をカウントしてゆく。カウンタ701gの出力Qは等
面コンパレータ706g,708g,709g,710gに入力されてい
る。コンパレータ709g以外の各コンパレータのA入力側
は、図示しないそれぞれ独立した、CPUBUS22に接続され
たラツチとつながっており、任意の設定された値とカウ
ンタ701gの出力とが一致した時、パルスが出力される。
等面コンパレータ706gの出力はL−Kフリツプフロツプ
708gのJに、またコンパレータ707gはK入力に接続され
ており、コンパレータ706gがパルスを出力してからコン
パレータ707gがパルスを出力するまで、J−Kフリツプ
フロツプ708gは1を出力するように構成されている。こ
の出力が書き込みアドレスカウンタ制御信号として用い
られており、1になっている区間のみ書き込みアドレス
カウンタは動作状態となり、ラインメモリに対しアドレ
スを発生する。読み出しアドレスカウンタ制御信号につ
いても同ように、読み出しアドレスカウンタを制御す
る。ここで、コンパレータ709gのAへの入力信号は、斜
体処理を行う場合と行わない場合とで、コンパレータへ
の入力値を異ならせるためセレクター703gが接続されて
いる。ここで、斜体処理を行わない場合、図示しないCP
UBUS22と接続されたラツチにセツトされた値が、セレク
ター703gのA入力に入力され、同様に図示しないラツチ
より出力されるセレクト信号によりA入力がセレクター
703gから出力される。以降の動作は先述のコンパレータ
706g,707gと同様の動作である。次に斜体を行う場合、
セレクター703gのAに入力されている値がプリセツト値
としてセレクター702gにも入力されている。セレクター
702g,703gのセレクト信号がB入力をセレクトすると、
セレクター702gの出力は加算器704gで、これもまた図示
してないラツチにセツトされた値との加算が行われる。
ここでこの値は斜体角度による1ラインごとの変化量を
示し、希望角度をθとするとtanθで求められる。加算
結果はHSYNC118をクロツクとするフリツプフロツプ708g
に入力され、1主走査の間、値が保持される。フリツプ
フロツプ705gの出力は、セレクター702gのB入力および
セレクター703gのB入力に接続されている。この加算動
作を繰り返すことにより、コンパレータ709gへのセレク
ターからの出力値が1走査ごとに一定の割合で変化する
ことにより、読み出しアドレスカウンターのスタートを
HSYNCから一定の割合で可変することができる。これに
よりラインメモリA404gおよびB405gからの読み出しをHS
YNCに対しずらして読み出すことになり、斜体処理が可
能となる。また、前述の変化量は、正負どちらでも良
く、正の場合はHSYNCに対し読み出しが離れてゆく方向
にずれ、負の場合はHSYNCに近づいてゆく方向にずれ
る。また、セレクタ702g,703gのセレクト信号をHSYNCに
同期して変えることにより一部分の斜体が可能となる。The counter 701g has a counter output of 0 at HSYNC, and then counts the image clock 117, which is the clock of the counter 701g. The output Q of the counter 701g is input to iso-surface comparators 706g, 708g, 709g, and 710g. The A input side of each comparator other than the comparator 709g is connected to an independent latch (not shown) connected to the CPU BUS22. When an arbitrary set value matches the output of the counter 701g, a pulse is output. You.
The output of the equal plane comparator 706g is LK flip-flop
The JK of the 708g and the comparator 707g are connected to the K input, and the JK flip-flop 708g is configured to output 1 until the comparator 707g outputs a pulse after the comparator 706g outputs a pulse. I have. This output is used as a write address counter control signal, and the write address counter is in an operation state only in a period where it is 1, and an address is generated for the line memory. Similarly, the read address counter control signal is used to control the read address counter. Here, the selector 703g is connected to the input signal to A of the comparator 709g in order to make the input value to the comparator different between when the italic processing is performed and when it is not performed. Here, when the italic processing is not performed, a CP (not shown) is used.
The value set in the latch connected to the UBUS 22 is input to the A input of the selector 703g, and the A input is similarly selected by a select signal output from a latch (not shown).
Output from 703g. Subsequent operations are performed by the comparator
This is the same operation as 706g and 707g. Next, when performing italics,
The value input to A of the selector 703g is also input to the selector 702g as a preset value. Selector
When the 702g and 703g select signals select the B input,
The output of the selector 702g is an adder 704g, which also performs addition with a value set on a latch (not shown).
Here, this value indicates the amount of change for each line due to the oblique angle, and can be obtained by tan θ when the desired angle is θ. The addition result is 708 g of flip flop with HSYNC118 clock.
And the value is held during one main scan. The output of the flip-flop 705g is connected to the B input of the selector 702g and the B input of the selector 703g. By repeating this addition operation, the output value from the selector to the comparator 709g changes at a constant rate for each scan, thereby starting the read address counter.
It can be changed at a fixed rate from HSYNC. This allows reading from the line memories A404g and B405g to be
Since the data is read out of the YNC, italic processing can be performed. In addition, the above-mentioned change amount may be either positive or negative. In the case of a positive value, the reading shifts in a direction away from HSYNC, and in the case of a negative value, the reading shifts in a direction approaching HSYNC. Further, by changing the select signals of the selectors 702g and 703g in synchronization with HSYNC, it is possible to make it partly italic.
拡大処理方法については、一般に0次、1次、SINC補
間等の方法があるが、本発明の主旨とは異なるため、説
明は省略する。斜体処理を行いながら、各走査ライン毎
にHSYNCに同期して主走査方向に対する倍率を変えるこ
とによりテーパー処理を可能としている。The enlargement processing method generally includes methods such as 0th-order, 1st-order, and SINC interpolation. However, since it is different from the gist of the present invention, the description is omitted. While performing italic processing, the taper processing is enabled by changing the magnification in the main scanning direction in synchronization with HSYNC for each scanning line.
また、以上の処理もモザイク処理、テクスチヤー処理
の場合同様、非矩形領域信号GHiに応じて非矩形領域に
対して処理を行うこともできる。In addition, as in the case of the mosaic processing and the texture processing, the above processing can also be performed on the non-rectangular area according to the non-rectangular area signal GHi.
また、これら処理に於いて、入力される階調解像切り
換え信号は画像信号と位相を合わせながら処理される。
即ち、切り換え信号LCHG142は、変倍,斜体,テーパー
等の各処理において、画像信号の加工に応じて同様の加
工を受ける。そして出力画像データ114、出力階調解像
切り換え信号LCHG142はエツジ強調回路へ出力される。Further, in these processes, the input gradation resolution switching signal is processed while adjusting the phase with the image signal.
That is, the switching signal LCHG142 is subjected to the same processing according to the processing of the image signal in each processing such as scaling, italic, and taper. Then, the output image data 114 and the output gradation resolution switching signal LCHG142 are output to the edge enhancement circuit.
以上説明した斜体処理、テーパー処理の概念図を第35
図(b),(c)に示す。The conceptual diagram of the italic processing and taper processing explained above
These are shown in FIGS.
〈輪郭処理部〉 第35図(d),第35図(f)は、輪郭処理を説明する
図である。本実施例では、第35図(d)に示す様に、文
字や画像の内側の信号((I)図の内側破線、(II)図
103Q)と外側の信号((I)図の外側破線、(II)図10
2Q)を生成し、両信号の論理積とする事で、輪郭を抽出
している。タイミング図(第35図(II))において、10
1Qは、多値の原信号を所定の閾値で、2値化した信号で
あり、同図(I)の原画像(斜線部)の地肌との境界部
を示している。これに対し、102Qは101Qの“Hi"の部分
を拡張して、文字部を太らせた信号(太らせ処理後の信
号)、103Qは101Qの“Hi"の部分を縮退させて、文字部
を細らせた信号(細らせ処理後の信号)を、更に反転さ
せた信号である。104Qは102Qと103Qとの論理積の結果で
あり、抽出された輪郭信号である。104Qの斜線部は、更
に幅の広い輪郭が抽出される事を示しており、これは10
2Qにおいて太らせ幅を更に広く、103Qにおいては縮退幅
を更に大きく選ぶ事より、異なった幅の輪郭が抽出され
る。即ち、輪郭の幅を変化させることができる。第35図
(f)は、第35図(d)にて説明した輪郭処理を実現す
る為の回路図例である。この回路は、第2図の画像加工
編集回路Gに設けられている。入力された多値の画像デ
ータ138は、コンパレータ2qで、所定の閾値116qと大小
比較され、2値信号101qが生成される。閾値116qは、デ
ータセレクタ3qの出力であり、図示しないCPUより印刷
する色、イエロー,マゼンタ,シアン,ブラツクごとに
レジスタ群4qに設定される値、r1,r2,r3,r4からの出力1
10q〜113qより、同色に対応してセレクタ3qで選択され
て出力される信号である。即ち、図示しないCPUより、
色ごとに切りかえられる信号114q,115qにより、色ごと
に2値化の閾値を可変にし、色輪郭の効果を可変できる
様になっている。データセレクタ3qは例えば(114q,115
q)=(0,0),(0,1),(1,0),(1,1)で、それぞ
れA,B,C,Dが選択される様になっており、それぞれがイ
エロー,マゼンタ,シアン,ブラツクの閾値に対応す
る。2値信号101qはラインバツフア5q〜8qで、5ライン
分貯わえられ、次段の太らせ回路150qと細らせ回路151q
に出力される。150qは信号102qを生成する回路で、5×
5(又は3×3)の小画素ブロツク内、25(又は9)画
素のうち、1つでも“1"が有れば、中心画素の値を“1"
に決定する様に動作する。即ち、第35図(a)(I)の
原画像(斜線部)に対して、2画素分(又は1画素分)
の外側信号が形成される。同様に151qは信号103qを生
成する回路であり、5×5(又は3×3)の小画素ブロ
ツク内25(又は9)画素のうち、1つでも“0"があれば
中心画素の値を“0"に決定する様に動作する。これは、
第35図(a)(I)で、2画素(又は1画素)内側の信
号、Iを形成する。従って、第35図(a)(II)で説明
したごとく、102qと103qの論理積が、アンドゲート41q
でとられ、輪郭信号104qがつくられる。回路動作からわ
かる様に信号110q,111qは、前述の小画素ブロツクを3
×3にするか、5×5にするかの選択信号であり、3×
3を選択する場合は、(110q,111q)=(0,1)で、この
時の輪郭幅は、太りが1画素分、細りが1画素分である
ので、2画素幅となる。5×5を選択する場合は、(11
0q,111q)=(1,1)で、同様に輪郭幅は4画素幅とな
る。これは、操作者が用途や、所望する効果に応じて切
り換えられる様に図示しないCPUに接続されるI/Oポート
より制御される。<Outline Processing Unit> FIGS. 35 (d) and 35 (f) are diagrams for explaining the outline processing. In the present embodiment, as shown in FIG. 35 (d), signals inside characters and images (broken line inside (I), (II) in FIG. 35)
103Q) and the outer signal (broken line outside (I), (II) FIG. 10).
2Q) is generated and the logical product of both signals is used to extract the contour. In the timing diagram (Fig. 35 (II)), 10
1Q is a signal obtained by binarizing the multi-valued original signal with a predetermined threshold value, and indicates a boundary portion between the original image (hatched portion) and the background in FIG. On the other hand, 102Q expands the “Hi” part of 101Q and makes the character part thicker (the signal after the fattening process), and 103Q degenerates the “Hi” part of 101Q to make the character part Is a signal obtained by further inverting the signal obtained by reducing the signal (the signal after the reduction processing). 104Q is the result of the logical product of 102Q and 103Q, and is the extracted contour signal. The shaded area in 104Q indicates that a wider outline is extracted, which is 10
By selecting a wider width in 2Q and a larger degeneration width in 103Q, contours with different widths are extracted. That is, the width of the contour can be changed. FIG. 35 (f) is an example of a circuit diagram for implementing the contour processing described in FIG. 35 (d). This circuit is provided in the image processing / editing circuit G shown in FIG. The input multi-valued image data 138 is compared in magnitude by a comparator 2q with a predetermined threshold value 116q to generate a binary signal 101q. The threshold value 116q is an output of the data selector 3q, a value set in the register group 4q for each color, yellow, magenta, cyan, and black to be printed by a CPU (not shown), and an output 1 from r1, r2, r3, and r4.
These signals are selected and output by the selector 3q corresponding to the same color from 10q to 113q. That is, from a CPU not shown,
By the signals 114q and 115q that are switched for each color, the threshold value for binarization can be varied for each color, and the effect of the color contour can be varied. The data selector 3q is, for example, (114q, 115
q) = (0,0), (0,1), (1,0), (1,1), so that A, B, C, and D are selected, respectively. Corresponds to the magenta, cyan, and black thresholds. The binary signal 101q is stored in the line buffers 5q to 8q for 5 lines, and the next-stage thickening circuit 150q and the thinning circuit 151q are stored.
Is output to 150q is a circuit that generates signal 102q, 5x
If at least one of the 25 (or 9) pixels in the 5 (or 3 × 3) small pixel block has “1”, the value of the center pixel is set to “1”.
It operates as determined by That is, two pixels (or one pixel) with respect to the original image (hatched portion) in FIG.
Is formed. Similarly, 151q is a circuit for generating a signal 103q. If at least one of the 25 (or 9) pixels in the 5 × 5 (or 3 × 3) small pixel block has “0”, the value of the center pixel is changed. Operates to determine "0". this is,
In FIG. 35 (a) (I), a signal I inside two pixels (or one pixel) is formed. Therefore, as described with reference to FIGS. 35 (a) and (II), the logical product of 102q and 103q is AND gate 41q.
To generate a contour signal 104q. As can be seen from the circuit operation, the signals 110q and 111q correspond to the aforementioned small pixel block by three.
It is a selection signal for selecting 3 × or 5 × 5, and 3 ×
When 3 is selected, (110q, 111q) = (0, 1), and the outline width at this time is two pixels since the width is one pixel and the width is one pixel. When selecting 5 × 5, (11
(0q, 111q) = (1,1), and similarly, the outline width is 4 pixels. This is controlled by an I / O port connected to a CPU (not shown) so that the operator can switch according to the application and desired effect.
第35図(f)において、セレクタ45qは原信号138をそ
のまま出力するか抽出された輪郭を出力するかを切りか
えるセレクタであり、セレクタ45′qの出力に基づき、
A,Bのいずれかが選択される。セレクタ45′qは、輪郭
信号104qの反転信号と、図示しないCPUに接続されるI/O
ポートより出力される、EDSLのいずれかの信号をセレク
タ45qのセレクト信号として出力する。その際、CPUより
セレクタ45′qにセレクト信号SELが入力される。In FIG. 35 (f), the selector 45q is a selector for switching between outputting the original signal 138 as it is or outputting the extracted contour. Based on the output of the selector 45'q,
Either A or B is selected. The selector 45'q outputs an inverted signal of the contour signal 104q and an I / O connected to a CPU (not shown).
One of the EDSL signals output from the port is output as a select signal of the selector 45q. At this time, the select signal SEL is input from the CPU to the selector 45'q.
セレクタ44qは、輪郭信号104qに応じてCPUよりレジス
タ42q,43qにセツトされる固定値r5,r6を選択するセレク
タである。セレクタ44q,45q,45′qはいずれも切替端子
S=0の時A、S=1の時Bが選択される。The selector 44q is a selector for selecting fixed values r5 and r6 set in the registers 42q and 43q by the CPU according to the contour signal 104q. The selectors 44q, 45q, 45'q select A when the switching terminal S = 0 and B when the switching terminal S = 1.
いまセレクタ45′qの切替端子に“1"が入力されたと
き、B側の端子が選択され、セレクタ45qは不図示のCPU
に接続されるI/Oポートより出力される信号ESDLにより
切り替えられる。そしてESDL=“0"の時はセレクタ45q
のA側が選択され通常のコピーモード、ESDL=“1"の時
はB側が選択され輪郭出力モードとなる。q42,q43は図
示しないCPUより固定値r5,r6が設定されるレジスタであ
り、輪郭出力モードが選択されている時に輪郭出力104q
が“0"の時r5の値、104qが“1"の時r6の値が出力され
る。即ち、例えば、r5=00H,r6=FFHが設定されていた
とすると、第35図(e)のごとく輪郭部は、FFH即ち
黒、他の部分は00H、即ち白となって、輪郭画像が形成
される。r5,r6の値はプログラマブルであるので、色ご
とに変えることにより更に異なる効果も得られる。即ち
必ずしもFFHと00Hをセツトする必要はなく、FFHと88Hを
セツトするなど異なる2つのレベルを設定しても良い。When "1" is input to the switching terminal of the selector 45'q, the terminal on the B side is selected, and the selector 45q is connected to a CPU (not shown).
It is switched by the signal ESDL output from the I / O port connected to. And when ESDL = "0", the selector 45q
A side is selected and the normal copy mode is selected, and when ESDL = "1", the B side is selected and the contour output mode is set. q42 and q43 are registers in which fixed values r5 and r6 are set by a CPU (not shown), and the contour output 104q is set when the contour output mode is selected.
When r is "0", the value of r5 is output, and when 104q is "1", the value of r6 is output. That is, for example, when r5 = 00 H, r6 = the FF H is set, the contour portion as the FIG. 35 (e) is, FF H namely black, other portions becomes 00 H, i.e. white, An outline image is formed. Since the values of r5 and r6 are programmable, different effects can be obtained by changing them for each color. That is, it is not always necessary to set FF H and 00 H, and two different levels such as setting FF H and 88 H may be set.
一方セレクタ45′qの切替端子Sに“0"がセツトされ
た時にはA側が選択され、セレクタ45qの切替端子Sに
は、輪郭信号104qの反転信号が入力される。そしてセレ
クタ45qでは輪郭部に対してはA側のオリジナルデータ
が出力され、輪郭部以外に対しては、B側の固定値のう
ちセレクタ44qにより選択された00Hすなわち白が出力さ
れる。このようにして輪郭部に対し、Y,M,C,Kのそれぞ
れについて固定値ではなく多値のオリジナルデータによ
る処理を施すことができる。On the other hand, when "0" is set to the switching terminal S of the selector 45'q, the A side is selected, and an inverted signal of the contour signal 104q is input to the switching terminal S of the selector 45q. And for the selector 45q The contour is output original data A side, with respect to the other edge portion, 00 H namely white selected by the selector 44q of the fixed value of the B-side is output. In this way, it is possible to apply a process to the contour portion using multi-valued original data instead of fixed values for each of Y, M, C, and K.
このように本実施例によれば、Y,M,C,Kのそれぞれに
ついて2値の輪郭画像出力をするモード(複数色輪郭処
理モード)多値の輪郭画像出力をするモード(フルカラ
ー輪郭処理モード)をオペレータが任意に選ぶことがで
きる。As described above, according to the present embodiment, a mode for outputting a binary contour image for each of Y, M, C, and K (multiple color contour processing mode) and a mode for outputting a multi-valued contour image (full color contour processing mode) ) Can be arbitrarily selected by the operator.
また、輪郭抽出のための閾値もレジスタ4qにr1,r2,r
3,r4をセツトすることにより、Y,M,C,Kのそれぞれにつ
いて別々の値を設定することができる。その値もCPUに
より適宜書き換えが可能である。In addition, the threshold for contour extraction is also stored in the register 4q as r1, r2, r.
By setting 3, r4, different values can be set for each of Y, M, C, and K. The value can be appropriately rewritten by the CPU.
またマトリツクスサイズをセレクトすることにより、
輪郭の幅を変えることができ、異なるイメージの輪郭画
像を得ることができる。Also, by selecting the matrix size,
The width of the contour can be changed, and a contour image of a different image can be obtained.
なお、輪郭抽出のマトリツクスは上記5×5と3×3
に限らず、ラインメモリとゲートの数を増減することに
より自由に変更することができる。Note that the matrix for contour extraction is 5 × 5 and 3 × 3.
The present invention is not limited to this, and can be freely changed by increasing or decreasing the number of line memories and gates.
なお、第35図(f)に示す輪郭処理回路Qは、第2図
の画像加工編集回路Gに設けられている。この画像加工
編集回路Gには、他にテクスチヤー処理部101g、変倍、
モザイク、テーパ処理部102gが設けられているが、これ
らは直列に接続されているのでいずれの処理も後述の操
作部1000の操作により自由に組み合わせることができ
る。また、種々の処理の順序も各処理部を並列に配置
し、セレクタを組み合わせることにより自由に設定する
ことができる。The contour processing circuit Q shown in FIG. 35 (f) is provided in the image processing / editing circuit G shown in FIG. The image processing / editing circuit G further includes a texture processing section 101g,
Although a mosaic / taper processing unit 102g is provided, since these are connected in series, any processing can be freely combined by operating the operation unit 1000 described later. Also, the order of various processes can be freely set by arranging the respective processing units in parallel and combining the selectors.
本実施例においては、輪郭処理回路Qに入力する色成
分ごとに2値化し、該色成分ごとの輪郭信号を得、さら
に該色成分に対応した色で輪郭画像を出力しているが、
必ずしもこのような方法に限らず、例えば、読取信号R
(レツド),G(グリーン),B(ブルー)からNDイメージ
信号を発生し、これに基づき輪郭を抽出し、その輪郭部
にオリジナル多値データ又は記録色毎の所定の2値デー
タ等をあてはめて輪郭画像を形成することもできる。ま
たその際に、R,G,B信号のいずれかに基づいてNDイメー
ジ信号を発生することができる。特にG信号は、中性濃
度信号(NDイメージ信号)に最も特性が近いので、これ
を直接ND信号として用いるのが、回路構成等の点から有
効である。In the present embodiment, binarization is performed for each color component input to the outline processing circuit Q, an outline signal is obtained for each color component, and an outline image is output in a color corresponding to the color component.
The method is not necessarily limited to such a method.
An ND image signal is generated from (red), G (green), and B (blue), an outline is extracted based on the ND image signal, and original multi-valued data or predetermined binary data for each recording color is applied to the outline. To form a contour image. At that time, an ND image signal can be generated based on one of the R, G, and B signals. In particular, since the G signal has the closest characteristic to the neutral density signal (ND image signal), it is effective to use this signal directly as the ND signal from the viewpoint of the circuit configuration and the like.
また、NTSC系のY信号(輝度信号)を用いても良い。 Alternatively, an NTSC Y signal (luminance signal) may be used.
〈非矩形領域記憶部〉 次に本発明において指定した非矩形領域を記憶する手
段について説明する。<Non-Rectangular Area Storage Unit> Next, means for storing the non-rectangular area specified in the present invention will be described.
従来、指定領域編集処理においては、指定領域は矩形
もしくは入力ポイント数の制限が付いた非矩形第37図
(f)、前記矩形及び非矩形の混在第37図(g)のみ可
能であった。したがって、次に示す様な欠点があった。Conventionally, in the designated area editing process, the designated area is only possible to be a rectangle or a non-rectangular FIG. 37 (f) with a limit on the number of input points and a mixed FIG. 37 (g) of the rectangle and the non-rectangle. Therefore, there were the following disadvantages.
即ち、第37図(h)に示すように、赤い色の「Fuji」
という文字をフリーカラーで緑に色変換したり、赤い色
の雲の部分のみを青のペイントにするという処理ができ
ないため、編集処理に著しい制限が生じていた。That is, as shown in FIG. 37 (h), the red “Fuji”
Can not be converted to green with the free color, or only the red cloud portion can be painted blue, so that the editing process is severely limited.
そこで本実施例においては、非矩形領域を記憶するメ
モリを設けることにより、かかる高度な編集処理に対応
できるようにしている。Therefore, in this embodiment, by providing a memory for storing a non-rectangular area, it is possible to cope with such advanced editing processing.
第37図(a)は、任意形状の領域制限を行うためのマ
スク用ビツトマツプメモリー573Lおよびその制御の詳細
を示すブロツク図である。本メモリーは、第2図の全体
回路の中では100dpiメモリLに該当し、例えば第37図
(e)のような形状で、前述した色変換や、画像の切り
とり(非矩形トリミング)、画像のぬりつぶし(非矩形
ペイント)、など種々の画像加工編集のON(処理す
る)、OFF(処理しない)切り換え信号を発生する手段
として用いられる。すなわち、第2図において、色変換
回路B、色補正回路D、文字合成回路F、画像加工,編
集回路G、カラーバランス回路P、外部機器画像合成回
路502のON,OFFの切り換え信号用として、それぞれBHi12
3,DHi122、FHi121、GHi119、PHi145、AHi148の信号線で
供給される。FIG. 37 (a) is a block diagram showing details of a bit map memory 573L for a mask for limiting an area of an arbitrary shape and its control. This memory corresponds to a 100 dpi memory L in the entire circuit of FIG. 2, and has a shape as shown in FIG. 37 (e), for example, the above-described color conversion, image cutting (non-rectangular trimming), image It is used as a means for generating ON (processing) and OFF (not processing) switching signals for various image processing and editing such as painting (non-rectangular paint). That is, in FIG. 2, the color conversion circuit B, the color correction circuit D, the character synthesizing circuit F, the image processing and editing circuit G, the color balance circuit P, and the external device image synthesizing circuit 502 are used for ON / OFF switching signals. BHi12 each
3, supplied by the signal lines of DHi122, FHi121, GHi119, PHi145, and AHi148.
なお、ここで説明する“非矩形”は矩形を除く趣旨で
はなく、矩形領域も非矩形領域に含まれるものとする。Note that the term “non-rectangular” described here is not intended to exclude a rectangle, and a rectangular area is also included in the non-rectangular area.
さてマスクは、第38図のごとく4×4画素を1ブロツ
クとし、1ブロツクにビツトマツプメモリの1ビツトが
対応するように構成されているので、例えば、16pel/mm
の画素密度の画像では、297mm×420mm(A3サイズ)に対
しては、(297×420×16×16)÷16≒2Mbit、すなわ
ち、例えば1MbitのダイナミツクRAM、2chipで構成し得
る。As shown in FIG. 38, the mask is configured such that one block is composed of 4 × 4 pixels, and one block corresponds to one bit of the bit map memory.
For an image having a pixel density of 297 mm × 420 mm (A3 size), (297 × 420 × 16 × 16) ÷ 16 ≒ 2 Mbit, that is, for example, a dynamic RAM of 1 Mbit and 2 chips can be used.
第37図(a)にてFIFO559Lに入力されている信号132
は、前述のごとくマスク生成のための非矩形領域データ
入力線である。信号132としては、例えば、第2図の2
値化回路532の出力信号421が切換回路Nを通して入力さ
れる。Signal 132 input to FIFO559L in FIG.
Is a non-rectangular area data input line for generating a mask as described above. As the signal 132, for example, 2 in FIG.
The output signal 421 of the value conversion circuit 532 is input through the switching circuit N.
この2値化回路には、リーダ部Aあるいは外部機器イ
ンターフエースMからの信号が入力される。信号132が
入力されると、まず、4×4のブロツク内での“1"の数
を計数すべく、1ビツト×4ライン分のバツフア559L,5
60L,561L,562Lに入力される。FIFO559L〜562Lは、図の
ごとく559Lの出力が560Lの入力に、560Lの出力が561Lの
入力にというように接続され、各FIFOの出力は4ビツト
並列にラツチ563L〜565Lに、VCLKによりラツチされる
(第37図(d)のタイミングチヤート参照)。FIFOの出
力615Lおよびラツチ563L,564L,565Lの各出力616L,617L,
618Lは、加算器566L,567L,568Lで加算され(信号602
L)、コンパレータ569LにおいてCPU22により、I/Oポー
ト25Lを介して設定される値(例えば、“12")とその大
小が比較される。すなわち、ここで、4×4のブロツク
内の1の数が所定数より大きいか否かを判定する。A signal from the reader unit A or the external device interface M is input to the binarization circuit. When the signal 132 is input, first, in order to count the number of "1" in the 4.times.4 block, a buffer 559L, 5 for one bit.times.4 lines.
Input to 60L, 561L, 562L. The FIFOs 559L to 562L are connected such that the output of the 559L is connected to the input of the 560L, the output of the 560L is connected to the input of the 561L, and the outputs of the FIFOs are latched in parallel by 4 bits to the latches 563L to 565L and VCLK. (Refer to the timing chart of FIG. 37 (d)). FIFO output 615L and latch 563L, 564L, 565L output 616L, 617L,
618L is added by adders 566L, 567L, and 568L (signal 602).
L) In the comparator 569L, the CPU 22 compares the value (for example, “12”) set via the I / O port 25L with the magnitude thereof. That is, it is determined whether the number of 1s in the 4 × 4 block is larger than a predetermined number.
第37図(d)において、ブロツクN内の“1"の数は
“14"、ブロツク(N+1)内の1の数は“4"であるか
ら、第37図(a)のコンパレータ569Lの出力603Lは信号
602Lが“14"の時は“12"より大きいので“1"、“4"の時
は“12"より小さいので“0"となり、従って、第37図
(d)のラツチパルス605Lにより、ラツチ570Lで4×4
の1ブロツクに1回ラツチされ、ラツチ570のQ出力が
メモリ573LのDIN入力、すなわち、マスク作成データと
なる。580Lはマスクメモリの主走査方向のアドレスを生
成するHアドレスカウンタであり、4×4のブロツクで
1アドレスが割り当てられるので、画素クロツクVCLK60
8を分周器577Lで4分周したクロツクでカウントupが行
われる。同様に、575Lはマスクメモリーの副走査方向の
アドレスを生成するアドレスカウンタであり、同様の理
由で分周器574Lによって各ラインの同期信号HSYNCを4
分周したクロツクによりカウントupされ、Hアドレス,V
アドレスの動作は4×4ブロツク内の“1"の計数(加
算)動作と同期するように制御される。In FIG. 37 (d), the number of "1" s in the block N is "14" and the number of 1s in the block (N + 1) is "4", so that the output of the comparator 569L in FIG. 603L is a signal
When 602L is "14", it is "1" because it is larger than "12", and when it is "4", it is "0" because it is smaller than "12". Therefore, the latch pulse 605L shown in FIG. 4 × 4
Is latched once per block of, Q output of the latch 570 is D IN input of the memory 573L, that is, the mask making data. Reference numeral 580L denotes an H address counter for generating an address in the main scanning direction of the mask memory. One address is assigned by 4 × 4 blocks.
The count is incremented by the clock obtained by dividing 8 by 4 by the frequency divider 577L. Similarly, 575L is an address counter for generating an address in the sub-scanning direction of the mask memory. For the same reason, the frequency divider 574L outputs the synchronization signal HSYNC of each line to 4 bits.
Counted up by the divided clock, H address, V
The operation of the address is controlled so as to synchronize with the operation of counting (adding) "1" in the 4.times.4 block.
また、Vアドレスカウンタの下位2ビツト出力、610
L,611LはNORゲート572LでNORがとられ、4分周のクロツ
ク607Lをゲートする信号606Lがつくられ、アンドゲート
571Lによってタイミングチヤート第37図(c)の如く、
4×4ブロツクに1回だけのラツチが行われるべく、ラ
ツチ信号605Lがつくられる。また、616LはCPUバス22
(第2図)内に含まれるデータバスであり、CPU20から
の指示によりビツトマツプメモリ573Lに非矩形領域デー
タをセツトすることができる。例えば第3図(e)に示
す様に円や長円をCPU20の演算により求め(その手順に
ついては後述する)、その演算データをメモリ573Lに書
き込むことにより、定形の非矩形マスクを生成すること
ができる。その際、例えば、円の半径や中心位置は、操
作部1000(第2図)のテンキーによる数値指定やデジタ
イザ58により入力することができる。613Lは同ようにア
ドレスバスであり、信号615LはCPU22からのライトパル
スWRである。CPU22からのメモリ573LへのWR(ライト)
動作時、ライトパルスは“Lo"となり、ゲート578L,576
L,581Lが開き、CPU22からのアドレスバス613L、データ
バス616Lがメモリ573Lに接続され、ランダムに所定の非
矩形領域データが書き込まれ、またHアドレスカウン
タ、Vアドレスカウンタにより、シーケンシヤルWR(ラ
イト)、RDリードを行う場合は、I/Oポート25Lに接続さ
れるゲート576′L,582Lの制御線によりゲート576′L,58
2Lが開き、シーケンシヤルなアドレスがメモリ573Lに供
給される。Also, the lower 2 bits output of the V address counter, 610
L and 611L are NORed by a NOR gate 572L, and a signal 606L for gating a clock 607L of 4 frequency division is generated, and AND gate
As shown in Fig. 37 (c), timing chart by 571L
A latch signal 605L is generated so that only one latch is performed in 4 × 4 blocks. Also, 616L is CPU bus 22
This is a data bus included in FIG. 2 and can set non-rectangular area data in the bit map memory 573L according to an instruction from the CPU 20. For example, as shown in FIG. 3 (e), a circle or an ellipse is obtained by calculation of the CPU 20 (the procedure will be described later), and the calculated data is written to the memory 573L to generate a fixed non-rectangular mask. Can be. At this time, for example, the radius and the center position of the circle can be specified by a numeric keypad of the operation unit 1000 (FIG. 2) or input by the digitizer 58. Similarly, 613L is an address bus, and signal 615L is a write pulse WR from CPU22. WR (write) from CPU22 to memory 573L
During operation, the write pulse becomes “Lo” and the gates 578L and 576
L and 581L are opened, an address bus 613L and a data bus 616L from the CPU 22 are connected to the memory 573L, predetermined non-rectangular area data is written at random, and a sequential WR (write) is performed by an H address counter and a V address counter. When performing RD read, the gates 576'L, 582L are controlled by the control lines of the gates 576'L, 582L connected to the I / O port 25L.
2L is opened, and a sequential address is supplied to the memory 573L.
例えば、2値化出力532の出力421あるいはCPU22によ
り、第39図のようなマスクが形成されれば太線枠内のエ
リアを基に画像の切り出し、合成等を行うことができ
る。For example, if the mask as shown in FIG. 39 is formed by the output 421 of the binarized output 532 or the CPU 22, the image can be cut out and synthesized based on the area within the thick line frame.
さらに第37図(a)のビツトマツプメモリ573Lは、読
み出し時にH方向、V方向いずれも、間引き、あるいは
補間により縮小し又は拡大して読み出すことが可能であ
る。すなわち、第40図に第37図のHまたはVアドレスカ
ウンタ(580L,575L)の詳細を示すように、例えば、縮
小時はセレクタ634LのB入力が選択されるべくMULSEL63
6Lは“0"に設定される。選択信号636LはCPU22を通して
送られる。635Lは入力クロツク614Lの間引き回路(レー
トマルチプライヤー)であり、第41図(タイミング図)
に示すごとく、例えば3回に1回CLKが出力されるよう
に間引かれる(設定はI/Oポート641Lによる)(637
L)。一方630Lには、例えば“2"がセツトされ、間引か
れた出力637Lが出力される時のみアドレスカウンタ632L
の出力638Lと630Lにセツトされた値(例えば“2")が加
算され、結果がカウンタにロードされる。したがって、
第41図のように、1→2→3→5→6→7→9…と3ク
ロツクごとに“+2"進むので80%の縮小となる。一方拡
大時はMULSEL=“1"となり、A入力614Lが選択されるの
で、第41図のタイミングチヤートで示すごとく、アドレ
スカウントは1→2→3→3→4→5→6→6→…と進
む。Further, the bit map memory 573L of FIG. 37 (a) can be read out by reducing or enlarging by thinning out or interpolation in both the H and V directions at the time of reading. That is, as shown in FIG. 40 in detail of the H or V address counter (580L, 575L) of FIG. 37, for example, at the time of reduction, the MULSEL63 is selected so that the B input of the selector 634L is selected.
6L is set to “0”. The selection signal 636L is sent through the CPU 22. 635L is a thinning circuit (rate multiplier) for the input clock 614L. Fig. 41 (Timing diagram)
As shown in (1), thinning is performed so that, for example, CLK is output once every three times (setting is performed by the I / O port 641L) (637).
L). On the other hand, for example, "2" is set in the 630L, and the address counter 632L is set only when the thinned output 637L is output.
The set value (for example, "2") is added to the outputs 638L and 630L, and the result is loaded into the counter. Therefore,
As shown in FIG. 41, the process proceeds by "+2" every three clocks in the order of 1 → 2 → 3 → 5 → 6 → 7 → 9. On the other hand, at the time of enlargement, MULSEL = “1”, and the A input 614L is selected, so that the address count is 1 → 2 → 3 → 3 → 4 → 5 → 6 → 6 →. And proceed.
第40図は第37図(a)のHアドレスカウンタ580L、V
アドレスカウンタ575Lの詳細であり、ハード回路は同一
なので説明は第37図(a)のみにとどめる。FIG. 40 shows the H address counter 580L, V of FIG. 37 (a).
Since the details of the address counter 575L are the same and the hardware circuit is the same, the description will be limited to FIG. 37 (a) only.
このアドレスカウンタの制御により、第42図のように
即に入力された非矩形領域1に対し拡大2、縮小1が生
成されるので、一度、非矩形領域を入力してしまえば、
あらたな入力作業を行わずに、1つのマスクプレーン
で、種々の倍率に応じて変倍することができる。Under the control of this address counter, enlargement 2 and reduction 1 are generated for the non-rectangular area 1 immediately input as shown in FIG. 42, so once the non-rectangular area is input,
The magnification can be changed according to various magnifications with one mask plane without performing a new input operation.
次に2値化回路(第2図532)と、高密度2値メモリ
ー回路Kについて説明する。第43図(a)で2値化回路
532は、文字画像補正回路Eの出力のビデオ信号113を閾
値141kと比較し、2値化信号を得る回路であるが、閾値
はCPUバス22により、操作部と連動して設定される。す
なわち、閾値は入力データの振幅値=256に対し、第43
図(c)の操作部のメモリをM(中点)に指定すると
“128"であり、+方向に目盛りが動くに従って、中点よ
り“−30"ずつ変化し、一方向に動くに従って“+30"ず
つ変化する。従って“弱→−2→−1→M→+1→+2
→強”に対応して、閾値は“218→188→158→128→98→
68→38"と変化するように制御される。Next, the binarization circuit (FIG. 2 532) and the high-density binary memory circuit K will be described. FIG. 43 (a) shows a binarization circuit.
Reference numeral 532 denotes a circuit for comparing the video signal 113 output from the character image correction circuit E with a threshold value 141k to obtain a binary signal. The threshold value is set by the CPU bus 22 in conjunction with the operation unit. That is, the threshold value is 43
When the memory of the operation unit in FIG. 9C is designated as M (middle point), the value is “128”. As the scale moves in the + direction, the value changes by −30 from the middle point, and as the scale moves in one direction, “+30”. "Everything changes. Therefore, “weak → −2 → −1 → M → + 1 → + 2
The threshold value is “218 → 188 → 158 → 128 → 98 →
It is controlled to change from 68 to 38 ".
また、第43図(a)に示されるように、CPUBUS22から
は、2通りの閾値が設定され、セレクター35kにおい
て、切り換え信号151により切り換えられて、閾値とし
てコンパレータ32kに設定される。領域発生回路Jから
の切り換え信号151はデジタイザー58で設定される特定
領域内のみ、別の閾値が設定されるようになっており、
例えば、原稿の単色領域は閾値は相対的に低く、混色領
域は相対的に高く設定して、原稿の色にかかわらず、常
に均一な2値化信号が得られるようにすることができ
る。As shown in FIG. 43 (a), two threshold values are set from the CPU BUS 22, and are switched by the selector signal 35k by the switching signal 151, and are set as the threshold values in the comparator 32k. The switching signal 151 from the area generating circuit J is set to a different threshold value only in the specific area set by the digitizer 58,
For example, the threshold value of the monochrome region of the document is set relatively low, and the color mixture region of the document is set relatively high, so that a uniform binary signal can be always obtained regardless of the color of the document.
メモリ回路Kは、2値化された信号421が130に出力さ
れた信号を画像1ページ分記憶するメモリであって、本
装置ではA3の大きさ、400(dpi)の密度で画像を扱って
いるので、およそ32Mbit有している。第43図(b)にメ
モリ回路Kの詳細を説明する。入力データDIN130はメモ
リ書き込み時、領域発生回路Jからのイネーブル信号HE
528でゲートされ、さらに、書き込み時にCPU20からのW/
1信号549が“Hi"の時メモリー部37kに入力され
る。同時に画像の垂直方向の同期信号ITOP144より主走
査(水平走査)方向の同期信号HSYNC118をカウントし
て、垂直方向のアドレスを発生する。Vアドレスカウン
タ35k、HSYNC118より、画像の転送クロツクVCLK117をカ
ウントして、水平方向のアドレスをカウントする。Hア
ドレスカウンタにより、画像データの格納に対応したア
ドレスが発生される。この時のメモリWP入力(書き込み
タイミング信号)551kには、クロツクVCLK117と同位相
のクロツクがストローブとして入力され、入力データDi
が逐次メモリー部37kに格納される(タイミング図、第4
4図)。メモリ37kからデータを読み出す場合は、制御信
号W/ 1を“Lo"におとす事で、全く同様の手順で、
出力データDOUTが読み出される。ただし、データの書き
込み、読み出し、いずれもHE528で行われるので、例え
ば、第44図のごとくHE528をD2の入力タイミングで、“H
i"に立ち上げ、Dmの入力タイミングで“Lo"に立ち下げ
ると、メモリ37kにはD2からDmまでの画像が入力される
のみで、D0,D1およびDm+1以後は書き込まれず、かわり
にデータ“0"が書き込まれる。読み出しも同様であり、
HEが“Hi"となっている区間以外はデータは“0"が読み
出されることになる。HEは後述する領域信号発生回路17
より出力される。すなわち例えば原稿台上に第45図Aの
ような文字原稿が置かれた場合に、2値化信号書き込み
の際HEを、同図のごとく生成すれば、A′のごとく文字
部のみで2値画像をメモリに取り込むことができる。同
ように不要な文字等も消去してメモリに書き込むことが
できる。The memory circuit K is a memory for storing a signal in which the binarized signal 421 is output to 130 for one page of an image. In this device, the image is handled with an A3 size and a density of 400 (dpi). It has about 32Mbit. FIG. 43B illustrates details of the memory circuit K. The input data D IN 130 is the enable signal HE from the area generation circuit J when writing to the memory.
Gated at 528, and the W /
When one signal 549 is "Hi", it is input to the memory unit 37k. At the same time, the synchronization signal HSYNC 118 in the main scanning (horizontal scanning) direction is counted from the synchronization signal ITOP 144 in the vertical direction of the image, and a vertical address is generated. The image transfer clock VCLK 117 is counted by the V address counter 35k and the HSYNC 118, and the horizontal address is counted. An address corresponding to the storage of the image data is generated by the H address counter. At this time, a clock having the same phase as the clock VCLK117 is input to the memory WP input (write timing signal) 551k as a strobe, and the input data Di is input.
Are sequentially stored in the memory unit 37k (timing diagram, 4th
4). When reading data from the memory 37k, the control signal W / 1 is set to "Lo", and the procedure is exactly the same.
The output data D OUT is read. However, the data writing, reading, since both carried out in HE528, for example, the HE528 as of FIG. 44 at an input timing of the D 2, "H
i "raised to, at the input timing of D m" Lowering standing Lo ", the memory 37k only images from D 2 to D m is input, D 0, D 1 and D m + 1 after Is not written, and data “0” is written instead.
Data other than the section in which HE is “Hi” is read “0”. HE is an area signal generation circuit 17 described later.
Output. That is, for example, when a character document as shown in FIG. 45A is placed on the document table, if the HE is generated as shown in FIG. Images can be captured in memory. Similarly, unnecessary characters and the like can be erased and written to the memory.
更に、本メモリ37kのデータを読み出すアドレスカウ
ンタ35k,36kは、第40図と同一の構成で、また第41図と
同一のタイミングで動作するので、前述したように37k
から読み出される2値データは変倍することが可能とな
る。従って第46図のごとく予め本メモリーに記憶してお
いた、同図(B)のような2値の文字画像を(A)の画
像に合成するに際し、(C)のようにいずれも縮小して
合成したり、(D)のように下絵((A)の部分)の大
きさは変えずに、合成する文字部のみ拡大するといった
合成が可能となる。Further, the address counters 35k and 36k for reading the data of the memory 37k operate in the same configuration as in FIG. 40 and at the same timing as in FIG. 41.
Can be scaled. Therefore, when a binary character image as shown in FIG. 46B, which is stored in the main memory in advance as shown in FIG. 46, is combined with the image shown in FIG. As shown in FIG. 4D, the composition such as enlarging only the character portion to be composed without changing the size of the sketch (portion A) is possible.
第47図は、前述した100dpi相当で記憶された、非矩形
マスク用2値ビツトマツプメモリL(第2図)と文字、
線画像用400dpi2値メモリK(第2図)からのデータの
各画像処理ブロツクA,B,D,F,P,Gへの分配と、2値化さ
れたビデオ画像のメモリL,Kへの分配の切りかえと矩
形,非矩形領域信号のリアルタイムセレクタブルな出力
を行うための、切換回路である。矩形,非矩形領域リア
ルタイム切換については後述する。メモリLに記憶され
た非矩形領域を制限するためのマスクデータは、例えば
前述した色変換回路Bに送出され(BHi123)、例えば、
第48図(B)のような形状の内側にのみ、色変換がかか
る。第47図において1nはCPUバス22に接続されたI/Oポー
ト、8n〜13nは2to1セレクターであり、切換入力S=
“9"の時A入力、S=“0"の時B入力をYに出力するよ
うに構成されている。従って例えば、前述のように100d
piマスクメモリLの出力を色変換回路Bに送出するため
には、セレクター9nにおいてAを選択、すなわち28n=
“1"、ANDゲート3nにおいて、21n入力=“1"とすれば良
い。同様に、他の信号も16n〜31nにより、任意に制御で
きる。I/Oポートn1の出力、30n,31nは2値化回路532
(第2図)の出力を2値メモリL,Kのいずれに格納する
かの制御信号である30n=“1"の時、2値入力421は100d
piメモリLへ、31n=“1"の時400dpiメモリKへ入力さ
れるようになる。ちなみにAHi148=“1"のときは、外部
機器より送出される画像データが合成され、BHi123=
“1"のときは前述のように色変換を行い、DHi122=“1"
の時、色補正回路よりモノクロ画像データが算出され出
力される。以下FHi 121、PHi145、GHi1 119、GHi2 1
49は各々、文字合成、カラーバランス変更、テクスチヤ
ー加工、モザイク加工に用いられる。FIG. 47 shows the binary bitmap memory L (FIG. 2) for non-rectangular masks stored at 100 dpi as described above and characters,
The distribution of the data from the line image 400 dpi binary memory K (FIG. 2) to each image processing block A, B, D, F, P, G, and the binarized video image to the memory L, K This is a switching circuit for switching distribution and performing real-time selectable output of rectangular and non-rectangular area signals. The rectangular / non-rectangular area real-time switching will be described later. The mask data for limiting the non-rectangular area stored in the memory L is sent to, for example, the above-described color conversion circuit B (BHi123).
Color conversion is applied only inside the shape as shown in FIG. 48 (B). In FIG. 47, 1n is an I / O port connected to the CPU bus 22, 8n to 13n are 2to1 selectors, and a switching input S =
The A input is output to Y when "9" and the B input is output to Y when S = "0". So, for example, 100d
In order to send the output of the pi mask memory L to the color conversion circuit B, A is selected by the selector 9n, that is, 28n =
"1", in the AND gate 3n, the 21n input may be set to "1". Similarly, other signals can be arbitrarily controlled by 16n to 31n. Output of I / O port n1, 30n and 31n are binarization circuits 532
When 30n = “1”, which is a control signal indicating whether the output of FIG. 2 is stored in the binary memory L or K, the binary input 421 is 100d
The pi memory L is input to the 400 dpi memory K when 31n = "1". By the way, when AHi148 = “1”, the image data sent from the external device is synthesized, and BHi123 =
When “1”, color conversion is performed as described above, and DHi122 = “1”
At this time, monochrome image data is calculated and output from the color correction circuit. FHi 121, PHi145, GHi1 119, GHi21
49 is used for character synthesis, color balance change, texture processing, and mosaic processing, respectively.
このように100dpiメモリLと、400dpiメモリKの2つ
の2値メモリを有し、文字情報を高密度の400dpiメモリ
Kに入力、領域情報(矩形、非矩形を含む)を100dpiメ
モリLに入力することにより所定の領域、特に非矩形領
域にも文字合成を行うことができる。As described above, there are two binary memories of the 100 dpi memory L and the 400 dpi memory K, and character information is input to the high density 400 dpi memory K, and area information (including rectangles and non-rectangles) is input to the 100 dpi memory L. Thus, character synthesis can be performed in a predetermined area, particularly in a non-rectangular area.
また複数のビツトマツプメモリを有することで第62図
のような色マド処理も可能となる。Further, by having a plurality of bit map memories, a color processing as shown in FIG. 62 becomes possible.
第49図は、領域信号発生回路Jの説明のための図であ
る。領域とは、例えば第49図(e)の斜線部のような部
分をさし、これは副走査方向A→Bの区間に、毎ライン
ごとに第49図(e)のタイミングチヤートAREAのような
信号で他の領域と区別される。各領域は第2図のデジタ
イザ58で指定される。第49図(a)〜(d)は、この領
域信号の発生位置、区間長、区間の数がCPU20によりプ
ログラマブルに、しかも多数得られる構成を示してい
る。本構成に於いては、1本の領域信号はCPUアクセス
可能なRAMの1ビツトにより生成され、例えばn本の領
域信号AREA0〜AREAnを得るために、nビツト構成のRAM
を2つ有している(第49図(d)60j,61j)。いま、第4
9図(b)のような領域信号AREA0およびAREAnを得ると
すると、RAMのアドレスx1,x3のビツト0に“1"を立て、
残りのアドレスのビツト0は全て“0"にする。一方、RA
Mのアドレス1,x1,x2,x4に“1"をたてて、他のアドレス
のビツトnは全て“0"にする。HSYNC118を基準として一
定クロツク117に同期して、RAMのデータを順次シーケン
シヤルに読み出していくと例えば、第49図(c)のよう
に、アドレスx1とx3の点でデータ“1"が読み出される。
この読み出されたデータは、第49図(d)62j−0〜62j
−nのJ−KフリツプフロツプのJ,K両端子に入ってい
るので、出力はトグル動作、すなわちRAMより“1"が読
み出されCLKが入力されると、出力“0"→“1",“1"→
“0"に変化して、AREA0のような区間信号、従って領域
信号が発生される。また、全アドレスにわたってデータ
=“0"とすると、領域区間は発生せず領域の設定は行わ
れない。第49図(d)は本回路構成であり、60j,61jは
前述したRAMである。これは、領域区間を高速に切り換
えるために例えば、RAMA60jよりデータを毎ラインごと
に読み出しを行っている間にRAMB61jに対し、CPU20(第
2図)より事なった領域設定のためのメモリ書き込み動
作を行うようにして、交互に区間発生と、CPUからのメ
モリ書き込みを切り換える。従って、第49図(f)の斜
線領域を指定した場合、A→B→A→B→AのようにRA
MAとRAMBが切り換えられ、これは第49図(d)におい
て、(C3,C4,C5)=(0,1,0)とすれば、VCLK117でカウ
ントされるカウンタ出力がアドレスとして、セレクタ63
jを通してRAM60jに与えられ(Aa)、ゲート66j開、ゲー
ト68j閉となってRAM60jから読み出され、全ビツト幅、
nビツトがJ−Kフリツプフロツプ62j−0〜62j−nに
入力され、設定された値に応じてAREA0〜AREAnの区間信
号が発生される。BへのCPUからの書込みは、この間ア
ドレスバスA−Bus、データバスD−Busおよび、アクセ
ス信号/により行う。逆に、RAMB61jに設定された
データに基づいて区間信号を発生させる場合(C3,C4,
C5)=(1,0,1)とすることで、同じように行え、CPUか
らのRAMA60jへのデータ書き込みが行える。FIG. 49 is a view for explaining the area signal generation circuit J. The region means, for example, a portion such as a hatched portion in FIG. 49 (e), which corresponds to a section in the sub-scanning direction A → B for each line as in the timing chart AREA in FIG. 49 (e). Signal is distinguished from other areas. Each area is specified by the digitizer 58 in FIG. FIGS. 49 (a) to 49 (d) show a configuration in which the generation position, section length, and number of sections of the area signal can be obtained by the CPU 20 in a programmable manner. In this configuration, one area signal is generated by one bit of a RAM accessible to the CPU. For example, in order to obtain n area signals AREA0 to AREAn, an n-bit RAM is used.
(Fig. 49 (d) 60j, 61j). Now, the fourth
When obtaining a region signal AREA0 and AREAn such as Figure 9 (b), set a "1" in bit 0 of the address of the RAM x 1, x 3,
Bits 0 of the remaining addresses are all set to "0". Meanwhile, RA
Make a "1" to M address 1, x 1, x 2, x 4, and that all the bits n of other addresses "0". HSYNC118 in synchronism with the constant clock 117 as a reference, As you read sequentially Shikenshiyaru data RAM for example, as in the 49 view (c), the data in terms of addresses x 1 and x 3 "1" is read out It is.
The read data is shown in FIG. 49 (d) 62j-0 to 62j.
The output is a toggle operation, that is, "1" is read out from the RAM and CLK is input, so that the output becomes "0" → "1", “1” →
Changing to "0", an interval signal such as AREA0, and thus an area signal, is generated. When data = "0" over all addresses, no area section occurs and no area is set. FIG. 49 (d) shows this circuit configuration, where 60j and 61j are the above-mentioned RAMs. This is because, for example, while data is being read out line by line from the RAMA 60j in order to switch the area section at high speed, the CPU 20 (FIG. 2) writes a different memory write operation to the RAMB 61j for the area setting. Is performed, the interval generation and the memory writing from the CPU are alternately switched. Therefore, when the shaded area in FIG. 49 (f) is designated, the RA is changed to A → B → A → B → A.
MA and RAMB are switched. If (C 3 , C 4 , C 5 ) = (0,1,0) in FIG. 49 (d), the counter output counted by VCLK 117 becomes an address. Selector 63
(Aa), the gate 66j is opened, the gate 68j is closed and read from the RAM 60j, and the entire bit width is
The n bits are input to the JK flip-flops 62j-0 to 62j-n, and a section signal of AREA0 to AREAAn is generated according to the set value. Writing from B to the CPU is performed by the address bus A-Bus, the data bus D-Bus, and the access signal / during this time. Conversely, when the section signal is generated based on the data set in the RAMB61j (C 3 , C 4 ,
C 5) = (1,0,1) by a, performed in the same way, perform the data write to RAMA60j from CPU.
58は、領域指定を行うためのデジタイザであり、CPU2
0からI/Oポートを介して指定した位置の座標を入力す
る。例えば、第50図では2点A,Bを指定するとA(X1,
Y2)、B(X2,Y1)の座標が入力される。Reference numeral 58 denotes a digitizer for specifying an area.
Enter the coordinates of the specified position from 0 through the I / O port. For example, in FIG. 50, when two points A and B are designated, A (X 1 ,
The coordinates of Y 2 ) and B (X 2 , Y 1 ) are input.
第37図(i)は一原稿中に矩形の領域と非矩形の領域
の画像が混在する場合にそれぞれの領域に対して、加
工、編集処理を施す方法を説明する図である。sgl1〜sg
ln,ArCntは矩形の領域信号で第49図(d)に示した矩形
領域生成回路の出力AREA0〜AREAnのような信号である。FIG. 37 (i) is a diagram for explaining a method of performing processing and editing processing on each area when images of a rectangular area and a non-rectangular area are mixed in one document. sgl1 to sg
ln and ArCnt are rectangular area signals, such as the signals AREA0 to AREAn of the rectangular area generation circuit shown in FIG. 49 (d).
一方、Hiは非矩形の領域信号で第37図(a)に示した
ビツトマツプメモリL及びその制御回路の出力133のよ
うな信号である。On the other hand, Hi is a non-rectangular area signal such as the bit map memory L shown in FIG. 37 (a) and the output 133 of the control circuit thereof.
sgl1〜sgln(h2l〜h2n)はそれぞれの編集加工処理の
イネーブル信号で、矩形領域に対しては、編集加工処理
を施したいところはすべてイネーブルになる。一方非矩
形領域に対しては非矩形領域を内接する矩形領域だけイ
ネーブルとなる。具体的には第37図(n)に示すごとく
実線A,Bに示す非矩形領域に対して点線に示す矩形領域
がイネーブルになる。In sgl1~sgln (h 2l ~h 2n) is an enable signal for each of the editing processing, for the rectangular area, all enabled where you want subjected to editing processing. On the other hand, for the non-rectangular area, only the rectangular area inscribing the non-rectangular area is enabled. Specifically, as shown in FIG. 37 (n), the non-rectangular area shown by the solid lines A and B enables the rectangular area shown by the dotted line.
ArCnt(h3)は矩形領域に対してはsgl1〜sglnと同期
してイネーブルになる。一方非矩形領域に対してはデイ
スイネーブルである。ArCnt (h 3) is enabled in synchronization with sgl1~sgln for the rectangular region. On the other hand, a non-rectangular area is enabled.
Hi(h2)は非矩形領域に対しては非矩形の領域内にイ
ネーブルになる。矩形領域に対してはデイスイネーブル
である。Hi (h 2 ) is enabled in the non-rectangular area for the non-rectangular area. The device is enabled for a rectangular area.
Hi信号h2とArCnt信号h3はOR回路h1で論理和がとら
れ、AND回路h3l〜h3nでこれとsgl1〜sgln(h2l〜h2n)
の論理積がとられる。Hi signal h 2 and ArCnt signal h 3 is the logical sum is taken by OR circuit h 1, sgl1~sgln and now AND circuit h 3l ~h 3n (h 2l ~h 2n)
And is taken.
こうして出力out1〜outn(h4l〜h4n)から所望の矩形
領域信号と非矩形信号の混在が可能になる。Thus consisting output out1~outn (h 4l ~h 4n) allows mixed desired rectangular region signal and a non-rectangular signal.
第37図(j)〜第37図(m)は矩形領域信号(B)と
非矩形領域信号(A)が混在した時の各入力信号がどの
ようになるかを説明した図である。FIGS. 37 (j) to 37 (m) are diagrams for explaining what each input signal looks like when a rectangular area signal (B) and a non-rectangular area signal (A) are mixed.
sgl1〜sgln(第37図(k))は前述のごとく、矩形に
対しては全域、非矩形に対しては非矩形領域を内接する
様な矩形領域に対してイネーブルになる。As described above, sgl1 to sgln (FIG. 37 (k)) are enabled for the whole area for a rectangle and for a rectangular area inscribing a non-rectangular area for a non-rectangle.
Hi(第37図(l))は前述のごとく、矩形に対しては
デイスイネーブル、非矩形に対しては全域デイスイネー
ブルになる。As for Hi (FIG. 37 (l)), as described above, the device is enabled for rectangles and the entire region is enabled for non-rectangles.
ArCnt第37図(m)は前述のごとく矩形に対しては全
域イネーブル、非矩形に対しては全域デイスイネーブル
になる。As shown in FIG. 37 (m), the entire area is enabled for rectangles and the entire area is enabled for non-rectangles.
最後に第37図(i)と第47図の対応について述べる。 Finally, the correspondence between FIG. 37 (i) and FIG. 47 will be described.
第37図(i)のORゲートh1は第47図、38n,39nのORゲ
ートに、第37図(i)のANDゲートh3l〜h3nは、第47図4
n〜7n,32nに、第37図(i)の領域信号、sgl1〜sgln(h
2l〜h2n)は第47図33n〜37nに、第37図(i)の出力out
1〜outn(h4l〜h4n)はDHi,FHi,PHi,GHi1,GHi2にあた
る。OR gate h 1 47th view of FIG. 37 (i), 38n, the OR gate 39n, the AND gate h 3l to h 3n of Figure 37 (i) is 47 4
The area signals of FIG. 37 (i), sgl1 to sgln (h
2l to h 2n ) correspond to the output out of FIG.
1~outn (h 4l ~h 4n) is DHi, FHi, hit the PHi, GHi1, GHi2.
以上の様にして一原稿内に矩形領域、非矩形領域を混
在した複数領域に対して編集、加工処理を施すことが可
能になる。As described above, editing and processing can be performed on a plurality of regions in which a rectangular region and a non-rectangular region are mixed in one document.
以上説明したように本実施例によれば、矩形領域を指
定する手段(領域信号sgl1〜sgln)非矩形領域を指定す
る手段(ヒツト信号Hih2)、前記矩形領域、非矩形領域
のリアルタイム選択手段(ANDゲートh3l〜h3n)を設け
ることにより、一原稿中に矩形領域指定と非矩形領域指
定が混在した編集処理を行うことができる。According to this embodiment as described above, means for designating means (domain signal Sgl1~sgln) non-rectangular region to specify the rectangular area (Hitsuto signal HIH 2), the rectangular area, real-time selecting means non-rectangular region by providing (aND gate h 3l ~h 3n), it is possible to perform the editing processing rectangular area specified and non-rectangular area designation are mixed in one document.
特に、本実施例によれば、信号sgl1〜nは、非矩形領
域が内接する矩形領域をとっているので非矩形領域信号
Hiと矩形領域信号ArCntに応じて、矩形・非矩形の選択
が可能となっている。In particular, according to the present embodiment, the signals sgl1 to n are non-rectangular area signals
It is possible to select a rectangle or non-rectangle according to Hi and the rectangular area signal ArCnt.
また、指定すべき領域の性質に応じたエリア指定、例
えば、ラフな指定でよい場合には矩形で、高い精度を要
する時には非矩形でエリア指定ができるので、自由度の
高い編集処理を効率良く行うことができる。In addition, the area can be specified according to the nature of the area to be specified, for example, a rectangle can be specified when rough specification is sufficient, and a non-rectangular area can be specified when high precision is required. It can be carried out.
なお、領域の数即ち、ANDゲートの数は自由に設定す
ることができる。また、それぞれの領域に行う処理の種
類も操作部1000からの入力に基づくI/Oポート1nの設定
により、自由に定めることができる。The number of regions, that is, the number of AND gates can be freely set. Further, the type of processing to be performed on each area can be freely determined by setting the I / O port 1n based on an input from the operation unit 1000.
第51図に、本画像処理システムに接続される外部機器
との画像データの双方向の交信を行うためのインターフ
エース回路Mを示す。1mはCPUバス22に接続されたI/Oポ
ートであり、各データバスA0〜C0、A1〜C1、Dの方向を
制御する信号5m〜9mが出力される。2m,3mは出力ドライ
ステート制御信号Eを持つバスバツフアであり、3mはD
入力によりその向きを変えることができる。2m,3mはE
入力=“1"の時、信号が出力され、“0"の時、出力ハイ
インピーダンス状態となる。10mは3系統のパラレル入
力A,B,Cより選択信号6m,7mにより、1つを選択する3to1
セレクターである。本回路では基本的には、1.(A0,B0,
C0)→(A1,B1,C1)、2.(A1,B1,C1)→Dのバスの流れ
が存在している。それぞれ第52図の真理値表に示すとお
りにCPU20より制御される。本システムでは第53図に示
されるように外部機器よりA1,A2,A3を通して入力される
画像は第53図(A)のように矩形、(B)のように非矩
形と、いずれも可能な構成をとっている。第53図(A)
のような矩形で入力する場合は、第2図のセレクター50
3の切り換え入力を、Aが選択されるように“1"とすべ
く、I/Oポート501より制御信号147を出力する。同時に
合成すべき領域に対応する。領域信号発生回路J内のRA
M60j,61j(第51図)の所定のアドレスに前述したよう
に、CPUより所定のデータを書き込むことにより、矩形
領域信号129を発生させる。外部機器からの画像入力128
がセレクター507で選択された領域では、画像データ128
だけでなく、階調、解像切り換え信号140も同時に切り
かえる。すなわち、外部機器からの画像が入力される領
域内では、原稿台から読み込まれた画像の色分解信号か
ら検出される文字領域信号、MjAR 124(第2図)に基
づき生成される、階調・解像切りかえ信号を止め、強制
的に“Hi"にする事で、はめ込まれる外部機器からの画
像領域内を高階調になめらかに出力するようにしてい
る。また、第51図で説明したように、2値メモリLから
のビツトマツプマスク信号AHi 148がセレクタ503にて
信号147により選択されると第53図(B)のような外部
機器からの画像合成が実現される。FIG. 51 shows an interface circuit M for performing bidirectional communication of image data with an external device connected to the image processing system. 1m is an I / O port connected to the CPU bus 22, and outputs signals 5m to 9m for controlling the directions of the data buses A0 to C0, A1 to C1, and D. 2m and 3m are bus buffers having an output dry-state control signal E, and 3m is D bus
The direction can be changed by input. 2m, 3m is E
When the input is “1”, a signal is output. When the input is “0”, the output is in a high impedance state. 10m selects one from three parallel inputs A, B, and C using selection signals 6m and 7m.
It is a selector. In this circuit, basically, 1. (A0, B0,
There is a bus flow of (C0) → (A1, B1, C1), 2. (A1, B1, C1) → D. Each is controlled by the CPU 20 as shown in the truth table of FIG. In this system, as shown in FIG. 53, images input from external devices through A1, A2, and A3 can be rectangular as shown in FIG. 53 (A) or non-rectangular as shown in FIG. 53 (B). It has a configuration. Fig. 53 (A)
In the case of inputting a rectangle as shown in FIG.
The control signal 147 is output from the I / O port 501 so that the switching input 3 is set to “1” so that A is selected. At the same time, it corresponds to the area to be combined. RA in the area signal generation circuit J
As described above, the CPU writes predetermined data to predetermined addresses of M60j and 61j (FIG. 51), thereby generating a rectangular area signal 129. Image input from external device 128
In the area selected by the selector 507, the image data 128
Not only that, but also the gradation and resolution switching signal 140 are switched at the same time. That is, in an area where an image from an external device is input, a gradation area generated based on a character area signal MjAR 124 (FIG. 2) detected from a color separation signal of an image read from a document table. By stopping the resolution switching signal and forcibly setting it to "Hi", the image area from the external device to be fitted is smoothly output in high gradation. As described with reference to FIG. 51, when the bit map mask signal AHi 148 from the binary memory L is selected by the selector 503 by the signal 147, image synthesis from an external device as shown in FIG. Is realized.
〈操作部概要〉 第54図に本実施例の本体操作部1000の概観を示す。キ
ー1100はコピースタートキーである。キー1101はリセツ
トキーで、操作部上での設定をすべて電源投入時の値に
もどす。キー1102はクリアストツプキーで枚数指定等の
入力数値のリセツトおよびコピー動作の中止の際に使用
する。キー1103群はテンキーでコピー枚数、倍率入力等
の数値入力に使用される。キー1104は原稿サイズ検知キ
ーである。キー1105はセンター移動指定キーである。キ
ー1106はACS機能(黒原稿認識)キーである。ACSがONの
時、黒単色原稿の際は黒一色でコピーする。キー1107は
リモートキーであり、接続機器に制御権をわたすための
キーである。キー1108は予熱キーである。<Overview of Operation Section> FIG. 54 shows an overview of the main body operation section 1000 of this embodiment. A key 1100 is a copy start key. The key 1101 is a reset key, and all the settings on the operation unit are returned to the values at power-on. A key 1102 is a clear stop key used to reset the input numerical value such as the number of copies and to stop the copying operation. A group of keys 1103 is a numeric keypad used for inputting numerical values such as the number of copies and magnification. A key 1104 is a document size detection key. A key 1105 is a center movement designation key. A key 1106 is an ACS function (black original recognition) key. When ACS is ON, copy a single black color original in black. A key 1107 is a remote key for giving control to a connected device. Key 1108 is a preheat key.
1109は液晶画面であり、種々の情報を表示する。また
画面の表面は透明なタツチパネルになって、指等で押す
とその座標値が取り込まれるようになっている。Reference numeral 1109 denotes a liquid crystal screen for displaying various information. Also, the surface of the screen is a transparent touch panel, and when pressed with a finger or the like, the coordinate values are captured.
標準状態では、倍率・選択用紙サイズ・コピー枚数・
コピー濃度が表示されている。各種のコピーモードを設
定中は、モード設定に必要な画面が順次表示される。
(コピーモードの設定は画面に表示されるキーを使って
行う)また、ガイド画面の自己診断表示画面を表示す
る。In the standard state, the magnification, selected paper size, number of copies,
The copy density is displayed. While various copy modes are being set, the screens required for mode setting are sequentially displayed.
(The copy mode is set using the keys displayed on the screen.) The self-diagnosis display screen of the guide screen is displayed.
キー1110はズームキーであり、変倍の倍率を指定する
モードへのエンターキーである。キー1111はズームプロ
グラムキーであり、原稿サイズとコピーサイズから変倍
率を計算するモードへのエンターキーである。キー1112
は拡大連写キーであり、拡大連写モードへのエンターキ
ーである。キー1113は、はめ込み合成を設定するキーで
ある。キー1114は文字合成で設定するキーである。キー
1115はカラーバランスを設定するキーである。キー1116
は単色・ネガ/ポジ反転等のカラーモードを設定するキ
ーである。キー1117はユーザーズカラーキーであり、任
意のカラーモードを設定できる。キー1118はペイントキ
ーであり、ペイントモードを設定できる。キー1119は色
変換モードを設定するキーである。キー1120は輪郭モー
ドを設定するキーである。キー1121は鏡像モードの設定
を行う。キー1124および1123でトリミングおよびマスキ
ングを指定する。キー1122によりエリアを指定し、その
内部の処理を他の部分と変えて設定することができる。
キー1129はテクスチヤーイメージの読込み等の作業を行
うモードへのエンターキーである。キー1128はモザイク
サイズの変更等のモザイクモードへのエンターキーであ
る。A key 1110 is a zoom key, and is an enter key for a mode for designating a magnification ratio. A key 1111 is a zoom program key, and is an enter key for a mode for calculating a magnification ratio from a document size and a copy size. Key 1112
Is an enlarged continuous shooting key, and is an enter key for an enlarged continuous shooting mode. A key 1113 is a key for setting the fit synthesis. A key 1114 is a key to be set in character synthesis. Key
Reference numeral 1115 denotes a key for setting a color balance. Key 1116
Is a key for setting a color mode such as monochrome / negative / positive reversal. A key 1117 is a user's color key, and an arbitrary color mode can be set. A key 1118 is a paint key, and can set a paint mode. A key 1119 is a key for setting a color conversion mode. A key 1120 is a key for setting a contour mode. A key 1121 sets a mirror image mode. Keys 1124 and 1123 specify trimming and masking. An area can be designated with the key 1122, and the internal processing can be set differently from other parts.
A key 1129 is an enter key for a mode for performing operations such as reading a texture image. A key 1128 is an enter key for a mosaic mode such as changing a mosaic size.
キー1127は出力画像のエツジの鮮明さを調節するモー
ドへのエンターキーである。キー1126は、指定された画
像をくり返して出力するイメージリピートモードの設定
を行うキーである。A key 1127 is an enter key for a mode for adjusting the sharpness of an edge of an output image. A key 1126 is a key for setting an image repeat mode for repeatedly outputting a designated image.
キー1125は画像に斜体/テーパー処理等をかけるため
のキーである。キー1135は移動モードを変更するための
キーである。キー1134はページ連写、任意分割等の設定
を行う、キー1133はプロジエクタに関する設定を行う。
キー1132はオプシヨンの接続機器をコントロールするモ
ードへのエンターキーである。キー1131はリコールキー
で、3回前までの設定内容を呼び出すことができる。キ
ー1130はアスタリスクキーである。キー1136〜1139はモ
ードメモリ呼出しキーで、登録しておいたモードメモリ
を呼び出す際に使用される。キー1140〜1143はプログラ
ムメモリ呼出しキーで、登録しておいた操作プログラム
を呼び出す際に使用される。A key 1125 is a key for applying italic / taper processing or the like to an image. A key 1135 is a key for changing the movement mode. A key 1134 is used to make settings such as continuous page copying and arbitrary division. A key 1133 is used to make settings related to the projector.
A key 1132 is an enter key for a mode for controlling a connected device of the option. The key 1131 is a recall key, and can recall settings up to three times before. Key 1130 is an asterisk key. Keys 1136 to 1139 are mode memory call keys, which are used when calling the registered mode memory. Keys 1140 to 1143 are program memory recall keys, which are used when recalling a registered operation program.
〈色変換操作手順〉 色変換操作の手順を第55図を用いて説明する。<Color Conversion Operation Procedure> The procedure of the color conversion operation will be described with reference to FIG.
まず、本体操作部上の色変換キー1119を押すと、表示
1109はP050のように表示される。原稿をデジタイザ上に
のせ、変換前の色をペンで指定する。入力が終了すると
P051の画面になり、ここでタツチキー1050およびタツチ
キー1051を用いて変換前の色の幅を調整し、設定終了後
タツチキー1052を押す。画面はP052に変わり、変換後の
色に濃淡をつけるかどうかをタツチキー1053およびタツ
チキー1054を用いて選択する。濃淡ありを選択すると変
換前の色の濃淡に合せて変換後の色も階調をもったもの
となる。すなわち、前述の階調色変換を行うことであ
る。一方、濃淡なしを選択すると、同一濃度の指定色に
変換される。濃淡のあり/なしを選択すると、P053の画
面になり変換後の色の種類を選択する。P053において10
55を選択すると、P054に操作者が任意の色を指定でき
る。また、色調整キーを押すとP055に移り、Y,M,C,Bkの
それぞれについて1%きざみで色調整を行うことができ
る。First, press the color conversion key 1119 on the main unit operation panel to display
1109 is displayed like P050. Place the original on the digitizer and specify the color before conversion with the pen. When input is completed
The screen of P051 is displayed. Here, the width of the color before conversion is adjusted using the touch keys 1050 and 1051, and after the setting is completed, the touch key 1052 is pressed. The screen changes to P052, and the touch key 1053 and the touch key 1054 are used to select whether to add shades to the converted color. If the shade is selected, the converted color also has a gradation in accordance with the shade of the color before conversion. That is, the above-described gradation color conversion is performed. On the other hand, if no shading is selected, it is converted to a designated color having the same density. If you select “with / without shading”, the screen changes to P053 and the type of color after conversion is selected. 10 in P053
If 55 is selected, the operator can specify any color in P054. When the color adjustment key is pressed, the processing shifts to P055, and color adjustment can be performed for each of Y, M, C, and Bk in increments of 1%.
また、P053で1056を押すとP056に移り、ポイントペン
でデジタイザー上の原稿の希望の色を指定する。また次
にP057で色の濃淡を調整することができる。Pressing 1056 on P053 moves to P056, where the point pen is used to specify the desired color of the original on the digitizer. Next, in P057, the shading of the color can be adjusted.
また、P053で1057を押すとP058に移り、所定の登録色
を番号で選択できる。When 1057 is pressed in P053, the process proceeds to P058, where a predetermined registered color can be selected by a number.
〈トリミングエリア指定の手順〉 以下、第56図および第57図を用いて、トリミング(マ
スキングも同様、更にエリアの指定方法については、部
分処理等も同様の手順である。)エリア指定の手順につ
いて説明する。<Procedure for Specifying Trimming Area> Hereinafter, referring to FIGS. 56 and 57, the procedure for specifying the trimming (similarly to the masking method, and also to the partial processing, etc., is the same procedure). explain.
本体操作部1000上のトリミングキー1124を押し、表示
部1109がP001になった時点でデジタイザを用いて矩形の
対角2点を入力するとP002の画面になり、続けて矩形エ
リアを入力することができる。また複数のエリアを指定
した場合にはP001の前エリアキー1001、次にエリアキー
1002を押せばP002のようにX−Y座標におけるそれぞれ
の指定領域を確認することができる。Press the trimming key 1124 on the main unit operation unit 1000, and when the display unit 1109 is set to P001, enter two diagonal points of the rectangle using the digitizer to display the screen of P002, and then enter the rectangular area continuously it can. When multiple areas are specified, the area key 1001 before P001, then the area key
By pressing 1002, each designated area in the XY coordinates can be confirmed as in P002.
一方、本実施例においては、前記ビツトマツプメモリ
を使用した非矩形のエリア指定が可能である。P001の画
面を表示中、タツチキー1003を押しP003へ移る。ここで
形を選択する。円,長円,R矩形等は必要な座標値が入力
されるとCPU20が計算によりビツトマツプメモリへ形を
展開していく。またフリー形状の場合は、デジタイザ58
を用いてポイントペンで希望形状をなぞることで連続的
に座標値を入力し、その値を処理してビツトマツプ上へ
記録していく。On the other hand, in this embodiment, a non-rectangular area can be designated using the bit map memory. While the screen of P001 is displayed, press the touch key 1003 to move to P003. Select the shape here. When necessary coordinate values are input for a circle, an ellipse, an R rectangle, and the like, the CPU 20 calculates and develops the shape into the bit map memory. In the case of free shape, digitizer 58
Is used to continuously input coordinate values by tracing a desired shape with a point pen, process the values, and record them on a bit map.
以下非矩形エリア指定のそれぞれについて説明する。 Hereinafter, each of the non-rectangular area designations will be described.
(円形領域指定) P003でキー1004を押すと、表示部1109はP004に移り円
形領域を指定することができる。(Circular area designation) When the key 1004 is pressed in P003, the display unit 1109 shifts to P004 and can designate a circular area.
以下、円形領域指定について、第58図のフローチヤー
トを用いて説明する。S101において、第2図のデジタイ
ザ58から中心点を入力する(P004)。次に表示部1109
は、P005に移りS103においてデジタイザ58から指定すべ
き半径を持つ円の円周上の1点を入力する。S105で上記
入力座標値の第2図ビツトマツプメモリL(100dpi2値
メモリ)上での座標値をCPU20により演算する。Hereinafter, the circular area designation will be described with reference to the flowchart in FIG. In S101, the center point is input from the digitizer 58 in FIG. 2 (P004). Next, the display unit 1109
Moves to P005 and inputs one point on the circumference of a circle having a radius to be designated from the digitizer 58 in S103. In step S105, the CPU 20 calculates the coordinate values of the input coordinate values on the bit map memory L (100 dpi binary memory) shown in FIG.
また、S107で円周上の別の点の座標値を演算する。次
にS109でビツトマツプメモリLのバンクをセレクトし、
S111で上記演算結果をCPUバス22を経由してビツトマツ
プメモリLに入力する。第37図(a)においてCPU DAT
A 616Lからドライバー578Lを経て604Lからビツトマツ
プメモリに書き込まれる。アドレス制御は上に述べたの
と同ようなので省略する。これを、円周上のすべての点
に対して繰り返し(S113)、円形領域指定を終了する。In S107, the coordinate value of another point on the circumference is calculated. Next, in S109, the bank of the bit map memory L is selected,
In S111, the above calculation result is input to the bit map memory L via the CPU bus 22. In FIG. 37 (a), the CPU DAT
The data is written from the A 616L to the bit map memory from the 604L via the driver 578L. The address control is the same as that described above, and will not be described. This is repeated for all points on the circumference (S113), and the designation of the circular area ends.
なお、上述のようにCPU20で演算しながら入力するか
わりに、あらかじめ入力される2点の情報に対するテン
プレート情報をROM11に格納しておき、この2点をデジ
タイザで指定することにより演算することなく直接ビツ
トマツプメモリLに書き込むようにすることもできる。Instead of inputting while calculating with the CPU 20 as described above, the template information for the previously input two points of information is stored in the ROM 11, and the two points are directly specified without calculation by designating with a digitizer. The data may be written in the bitmap memory L.
(長円領域指定) P003において、キー1005を押すとP007に移る。以下第
59図のフローチヤートを用いて説明する。(Oval area specification) Pressing the key 1005 in P003 moves to P007. The following
This will be described with reference to the flowchart in FIG.
まずS202で長円に内接する最大の矩形領域の対角2点
をデジタイザ58により指定する。以下円周部分につい
て、上記円形領域指定の場合と同ようにしてS206〜S212
の手順でビツトマツプメモリLに書き込む。First, in step S202, two diagonal points of the largest rectangular area inscribed in the ellipse are designated by the digitizer 58. Hereinafter, for the circumferential portion, S206 to S212 are performed in the same manner as in the case of specifying the circular area.
Is written to the bit map memory L by the following procedure.
次に直線部分についてS214〜S220の手順でメモリLに
書き込み、領域指定を終了する。円形の場合同様あらか
じめ、テンプレート情報としてROM21に記憶させておく
こともできる。Next, the linear portion is written in the memory L in the steps S214 to S220, and the area designation is completed. As in the case of a circular shape, it can be stored in advance in the ROM 21 as template information.
(R矩形領域指定) これは指定の方法を、メモリ書き込みともに長円の場
合と同ようなので説明を省略する。(R rectangle area designation) This is the same as the designation method in the case of writing an ellipse in both the memory writing and the description is omitted.
尚、以上円形,長円,R矩形の場合を例として説明した
が、他の非矩形領域についても同様のテンプレート情報
に基づき指定できることは勿論である。Although the case of a circle, an ellipse, and an R rectangle has been described above as an example, it is needless to say that other non-rectangular areas can be specified based on the same template information.
P006,P008,P010,P102において、各形状入力後のクリ
アキー(1009〜1012)を押すとビツトマツプメモリ上の
部分的消去を行うことができる。In P006, P008, P010, and P102, when the clear key (1009 to 1012) is pressed after each shape input, partial deletion on the bit map memory can be performed.
したがって、指定ミスをした場合にも、すみやかに2
点指定のみクリアでき2点指定のみ再度行うことができ
る。Therefore, even if you make a specification mistake,
Only point designation can be cleared and only two point designations can be performed again.
また、連続して複数領域について指定を行うこともで
きる。複数領域指定の場合重複した領域についてそれぞ
れの処理を行うにあたって、後から指定された領域の処
理が優先される。但し、これは先に指定したものを優先
させることにしても良い。In addition, it is possible to continuously specify a plurality of areas. In the case of specifying a plurality of areas, the processing of the area specified later is prioritized in performing each processing on the overlapping area. However, for this, the priority may be given to the one specified earlier.
以上のような設定により長円でトリミングを行った出
力例を第57図に示す。FIG. 57 shows an output example in which trimming is performed on an ellipse with the above settings.
<文字合成に関する操作手順> 以下第60図,第61図および第62図を用いて文字合成に
関する操作設定手順を説明する。本体操作部上の文字合
成キー1114を押すと、液晶表示部1109はP020のように表
示される。前述の原稿台上に合成する文字原稿1201をの
せ、タツチキー120を押すと文字原稿を読み取り、2値
化処理をかけ、その画像情報を前述のビツトマツプメモ
リ第2図に記憶する。処理の具体的手段については前述
したので重複は避ける。この際記憶する画像の範囲を指
定するには、P020中のタツチキー1021を押しP021の画面
へ行き、文字原稿1201を前述のデジタイザ58にのせ、デ
ジタイザのポイントペンを用いて2点で範囲を指定す
る。指定が終了すると表示部はP022のようになり、タツ
チキー1023およびタツチキー1024で指定した範囲内を読
みとるのか(トリミング)、または指定した範囲外を読
み取るのか(マスキング)を選択する。また、文字原稿
によっては前述の2値化処理の際に文字原稿中の文字部
を抽出するのが困難であるものもある、この場合はP020
中のタツチキー1022でP023の画面へ移り、前記2値化処
理のスライスレベルをタツチキー1025およびタツチキー
1026で調整することが可能となっている。<Operation Procedure for Character Synthesis> The operation setting procedure for character synthesis will be described below with reference to FIGS. 60, 61, and 62. When the character synthesis key 1114 on the main body operation unit is pressed, the liquid crystal display unit 1109 is displayed as P020. When the character document 1201 to be synthesized is placed on the document table and the touch key 120 is pressed, the character document is read, binarized, and the image information is stored in the bit map memory shown in FIG. Since the specific means of the processing has been described above, duplication is avoided. To specify the range of the image to be stored at this time, press the touch key 1021 in P020 to go to the screen of P021, place the character document 1201 on the above-mentioned digitizer 58, and specify the range with two points using the digitizer's point pen. I do. When the specification is completed, the display unit becomes P022, and selects whether to read in the range specified by the touch keys 1023 and 1024 (trimming) or to read outside the specified range (masking). In addition, it is difficult to extract a character portion in a character document during the above-described binarization processing for some character documents.
Use the middle touch key 1022 to move to the screen of P023, and change the slice level of the binarization processing to the touch key 1025 and the touch key.
It can be adjusted in 1026.
このようにスライスレベルをマニユアルで調整するこ
とができるので、原稿の文字の色や太さ等に応じて適切
な2値化処理を行うことができる。As described above, the slice level can be manually adjusted, so that appropriate binarization processing can be performed according to the color and thickness of the characters of the document.
さらに、タツチキー1027を押し、P024′,P025′でエ
リアを指定することによりP026′で部分的なスライスレ
ベルの変更をすることが可能である。Further, by pressing the touch key 1027 and designating an area with P024 'and P025', it is possible to partially change the slice level at P026 '.
このように、エリア指定してその部分のみをスライス
レベル変更することにより黒文字原稿の一部に例えば黄
色の文字があった場合でも、黒および黄色の文字のそれ
ぞれに別々の適切なスライスレベルを設定することによ
り、文字全体に対して良好な2値化処理を行うことがで
きる。In this way, by specifying the area and changing the slice level only for that part, even if there is, for example, a yellow character in a part of the black character original, separate appropriate slice levels are set for each of the black and yellow characters By doing so, good binarization processing can be performed on the entire character.
また、その際、第2図2値メモリLに格納された非矩
形領域情報に応じてかかる処理を行うことができるのは
勿論である。In this case, it goes without saying that such processing can be performed according to the non-rectangular area information stored in the binary memory L of FIG.
文字原稿の読取が終了すると表示部1109は第61図P024
のようになる。When the reading of the text original is completed, the display unit 1109 displays the P024 in FIG. 61.
become that way.
色ヌキ処理を選択するにはP024中のタツチキー1027を
押し、P025の画面へ移り、合成する文字の色を表示され
ている色の中から選択する。また、部分的に文字の色を
変えることもでき、その場合は、タツチキー1029を押
し、P027の画面へ移り、エリアの指定を行った後、P030
の画面にて文字の色を選択する。更に合成される文字の
フチに色のフチどり処理を付加することもでき、その場
合には、P030中のタツチキー1031にてP032の画面へ移
り、フチ部分の色を選択する。この時色調整をできるの
は、上記色変換の場合と同様である。更にタツチキー10
33を押し、P041の画面においてフチの幅の調整が行われ
る。To select the color skipping process, press the touch key 1027 in P024 to move to the screen of P025, and select the color of the character to be synthesized from the displayed colors. In addition, the color of the text can be changed partially.In that case, press the touch key 1029 to move to the screen of P027, specify the area, and then
Select the text color on the screen. Further, a color bordering process can be added to the border of the character to be synthesized. In this case, the screen is shifted to the screen of P032 by the touch key 1031 in P030, and the color of the border portion is selected. At this time, the color can be adjusted in the same manner as in the color conversion. Plus Touch Key 10
Press 33 to adjust the border width on the screen of P041.
次に合成する文字を含む矩形領域に色敷処理を付加す
る場合(以下マド処理と呼ぶ)について説明する。P024
中のタツチキー1028を押しP034の画面に移り、エリアの
指定を行う。ここで指定した範囲でマド処理が行われ
る。エリア指定が終了すると、P037で文字の色を選択
し、タツチキー1032を押しP039の画面へ移り、マドの色
を選択する。Next, a case will be described in which a color covering process is added to a rectangular area including a character to be combined (hereinafter, referred to as a mud process). P024
Press the middle touch key 1028 to move to the screen of P034 and specify the area. Mado processing is performed in the range specified here. When the area designation is completed, the character color is selected in P037, the touch key 1032 is pressed, the screen shifts to P039, and the color of the mud is selected.
上記色の選択において、例えばP025の画面において
は、タツチキー1030の色調整キーを押すことによりP026
の画面に移り、選択した色の色調を変更することが可能
となっている。In the above color selection, for example, on the screen of P025, by pressing the color adjustment key of the touch key 1030,
Screen, and the color tone of the selected color can be changed.
以上説明した手順により文字合成を行う。実際に設定
を行った場合の出力例を第62図に示す。Character synthesis is performed according to the procedure described above. FIG. 62 shows an output example when the setting is actually performed.
なお、エリア指定は、矩形領域指定の他、上述のよう
な非矩形領域の指定も可能である。In the area specification, a non-rectangular area as described above can be specified in addition to the rectangular area specification.
〈テクスチヤー処理設定手順〉 次に第63図(a)を用いて、テクスチヤー処理につい
て説明する。<Texture processing setting procedure> Next, the texture processing will be described with reference to FIG.
本体操作部1000上のテクスチヤーキー1129を押すと、
表示部1109はP060のように表示する。テクスチヤー処理
をかける時は、タツチキー1060を押し、このキーを反転
表示させる。テクスチヤー処理用のイメージパターンを
前述のテクスチヤー用画像メモリに(第32図113g)読み
込む際はタツチキー1061を押す。この時、既にパターン
が画像メモリ中にある場合はP062のようにそのため表示
されない場合はP061の表示となる。読み込ませるイメー
ジの原稿を原稿台上にのせ、タツチキー1062を押すこと
により、テクスチヤー用画像メモリに画像データが記憶
される。この際原稿中の任意の部分を読み込ませるため
には、タツチキー1063を押し、P063画面にてデジタイザ
58により指定を行う。指定は読込範囲、16mm×16mmの中
心を1点でペン入力することにより行うことができる。When you press the texture key 1129 on the main body operation unit 1000,
The display 1109 displays like P060. To apply texture processing, press the touch key 1060 to highlight this key. When the image pattern for texture processing is read into the above-mentioned texture image memory (113g in FIG. 32), the touch key 1061 is pressed. At this time, if the pattern is already in the image memory, the display is P061 if it is not displayed, as in P062. By placing the original of the image to be read on the original platen and pressing the touch key 1062, the image data is stored in the texture image memory. At this time, in order to read any part of the original, press the touch key 1063, and on the P063 screen,
Specify with 58. The specification can be made by inputting a pen with one point at the center of the reading range, 16 mm × 16 mm.
上述のような1点指定によるテクスチヤーパターンの
読み込みは、以下のように行うことができる。Reading of the texture pattern by specifying one point as described above can be performed as follows.
パターン読込みを行わないで、タツチキー1060を押
し、テクスチヤー処理を設定し、コピースタートキー11
00や他のモードキー(1110〜1143)、またはタツチキー
1064等によりP064画面をぬけ出ようとすると、表示部は
P065に示すような警告を出す。Without touching the pattern, press the touch key 1060 to set the texture processing, and
00 or another mode key (1110-1143) or touch key
When trying to escape the P064 screen with 1064 etc., the display section
Give a warning as shown on page 065.
またこの読込範囲は、操作部1000のテンキーより縦横
の長さを操作者が指定できるようにすることもできる。The reading range can also be configured so that the operator can specify the length in the vertical and horizontal directions using the numeric keypad of the operation unit 1000.
第63図(b)にテクスチヤーパターン読み込みの際の
CPU20のフローチヤートを示す。FIG. 63 (b) shows the state when reading the texture pattern.
3 shows a flowchart of the CPU 20.
まず、テクスチヤーモードにはいると、デジタイザー
58から原稿上でテクスチヤーパターンとして用いる部分
(本実施例では正方形を例にとるが、長方形など他の図
形でもよい)の中心点の座標の入力があったかどうかを
判断する(s1)。その際座標入力はS1′に示すような、
入力ポイントの(χ,y)座標で把握される。座標入力が
ない場合には入力待ちをし、入力があった場合には、水
平方向、メモリライトスタト、メモリライトエンドのア
ドレスを算出(s2′)垂直方向のカウンターにセツトす
る(s2)。このときに、水平方向と垂直方向で辺の長さ
aを、それぞれ異なるものにすれば長方形のパターンに
することができる。次にスキヤナー部Aにより、スキヤ
ンをし、画像データを読み取り、上記所定位置の画像デ
ータを、テクスチヤーメモリ113g(第32図)に、書き込
む。以上でテクスチヤーパターンの記憶動作が終了し、
前述のような方法で通常の複写動作を行い(s4)、テク
スチヤーパターンを合成する。First, when you enter the texture mode, the digitizer
From 58, it is determined whether or not the coordinates of the center point of a portion to be used as a texture pattern on the document (a square is taken as an example in the present embodiment, but another figure such as a rectangle) is input (s1). At that time, the coordinate input is as shown in S1 '
It is grasped by the (χ, y) coordinates of the input point. If there is no coordinate input, the input waits. If there is an input, the horizontal, memory write start, and memory write end addresses are calculated (s2 ') and set in a vertical counter (s2). At this time, a rectangular pattern can be obtained by making the lengths a of the sides different in the horizontal direction and the vertical direction. Next, scanning is performed by the scanner unit A, the image data is read, and the image data at the predetermined position is written in the texture memory 113g (FIG. 32). This completes the texture pattern storage operation.
A normal copying operation is performed by the method described above (s4), and a texture pattern is synthesized.
本実施例によれば、デジタイザー上で一点を指定する
ことにより、テクスチヤーパターンを読み込むことがで
き、操作性が格段に向上するという優れた効果を奏す
る。According to the present embodiment, the texture pattern can be read by designating one point on the digitizer, and there is an excellent effect that the operability is remarkably improved.
〈モザイク処理設定手順〉 第64図aはモザイク処理設定の手順を説明する図であ
る。<Procedure for Setting Mosaic Processing> FIG. 64A is a diagram illustrating a procedure for setting mosaic processing.
本体操作部上のモザイクキー1128を押すと表示部はP1
00のように表示される。原稿にモザイク処理をほどこす
には、タツチキー1400を押し、このキーを反転表示させ
る。Press the mosaic key 1128 on the operation panel to display P1
It is displayed as 00. To apply a mosaic process to the original, press the touch key 1400 and highlight this key.
また、モザイク処理を行う際のモザイクサイズの変更
はタツチキー1401を押し、P101画面にて行う。モザイク
サイズの変更はタテ(Y)方向,ヨコ(X)方向とも独
立に設定することが可能である。To change the mosaic size at the time of performing the mosaic processing, press the touch key 1401 to perform the change on the P101 screen. The change of the mosaic size can be set independently in both the vertical (Y) direction and the horizontal (X) direction.
第64図は、上述のモザイクサイズの設定のフローを示
す図である。モザイクモードに設定されると、CPU20
は、液晶タツチパネル1109からモザイクサイズ(X,Y)
が入力されたかどうかを判断する(s1)。入力されてい
ない場合には入力待ちとなり、入力された場合には、デ
ジタルプロセツサー内のモザイク処理用レジスタ(第34
図402g内)に(X,Y)のパラメータを設定する。これに
基づいて、上述した方法により、横Xmm,縦Ymmの大きさ
でモザイク処理が行われる。FIG. 64 is a diagram showing a flow of setting the mosaic size described above. When set to mosaic mode, CPU20
Is the mosaic size from the LCD touch panel 1109 (X, Y)
It is determined whether or not has been input (s1). If it is not input, it waits for input. If it is input, the mosaic processing register (No. 34) in the digital processor.
(X, Y) parameters are set in (FIG. 402g). Based on this, the mosaic processing is performed in the size of the horizontal Xmm and the vertical Ymm by the above-described method.
このように本実施例においては、モザイクサイズを縦
横独立に認定できるようにしたので、多様な画像編集処
理のニーズに応えることができる。特にデザインの分野
で広く利用されるものと考えられる。As described above, in the present embodiment, since the mosaic size can be identified independently in the vertical and horizontal directions, it is possible to meet the needs of various image editing processes. Especially, it is considered to be widely used in the field of design.
〈*モード操作手順について〉 第65図は*モード操作手順を説明する図である。<Regarding the * mode operation procedure> FIG. 65 is a diagram for explaining the * mode operation procedure.
本体操作部1000上の*キー1130を押すと*モードに入
り、表示部1109はP110のように表示される。タツチキー
1500はペイントユーザーズカラー,色変換,色文字等で
使用される色情報を登録するための色登録モードに入
る。タツチキー1501はプリンタによる画像欠けを補正す
る機能をON/OFFする。タツチキー1502はモードメモリ登
録モードに入るためのキーである。タツチキー1503は手
差しサイズを指定するモードに入る。タツチキー1504は
プログラムメモリー登録モードに入る。タツチキー1505
は、カラーバランスのデイフオルト値を設定するモード
に入るためのキーである。Pressing the * key 1130 on the main body operation unit 1000 enters the * mode, and the display unit 1109 is displayed as P110. Touch key
The 1500 enters a color registration mode for registering color information used in paint user's color, color conversion, color characters, and the like. A touch key 1501 turns on / off a function of correcting an image missing by the printer. A touch key 1502 is a key for entering a mode memory registration mode. The touch key 1503 enters a mode for specifying a manual feed size. Touch key 1504 enters program memory registration mode. Touchy key 1505
Is a key for entering a mode for setting a default value of the color balance.
(色登録モードについて) P110の表示の時、タツチキー1500を押すと、色登録モ
ードに入る。表示部はP111のようになり、登録する色の
種類を選択する。パレツト色を変更する場合は、タツチ
キー1506を押し、P116の画面にて変更したい色を選択
し、P117の画面にて、イエロー,マゼンタ,シアン,ブ
ラツクの各成分の値を1%きざみで調節することができ
る。(About the color registration mode) Pressing the touch key 1500 when P110 is displayed enters the color registration mode. The display section is as shown in P111, and the type of color to be registered is selected. To change the palette color, press the touch key 1506, select the color you want to change on the screen of P116, and adjust the values of the yellow, magenta, cyan, and black components on the screen of P117 in 1% increments. be able to.
また、原稿上の任意の色を登録する場合はタツチキー
1507を押し、P118の画面で登録先番号を選択し、デジタ
イザ58を用いて指定し、P120の画面の時に原稿台に原稿
をセツトし、タツチキー1510を押し、登録を行う。To register an arbitrary color on the original, touch
Press 1507, select the registration destination number on the screen of P118, specify using the digitizer 58, set the original on the platen at the time of the screen of P120, and press the touch key 1510 to register.
(手差しサイズ指定について) P112に示すように手差しサイズは定形と非定形のいず
れも指定することができる。(About manual feed size specification) As shown on page 112, the manual feed size can be specified for both standard and non-standard sizes.
非定形については、横(X)方向,縦(Y)方向いず
れも1mm単位で指定できる。For an irregular shape, both the horizontal (X) direction and the vertical (Y) direction can be specified in units of 1 mm.
(モードメモリ登録について) P113に示すように設定したモードをモードメモリに登
録しておくことができる。(Regarding Mode Memory Registration) The mode set as shown in P113 can be registered in the mode memory.
(プログラムメモリ登録について) P114に示すように、領域指定や所定の処理を行う一連
のプログラムを登録しておくことができる。(Regarding Program Memory Registration) As shown in P114, a series of programs for performing area designation and predetermined processing can be registered.
(カラーバランス登録について) P115に示すように、Y,M,C,Bkそれぞれについてカラー
バランスを登録しておくことができる。(About color balance registration) As shown in P115, color balance can be registered for each of Y, M, C, and Bk.
〈プログラムメモリー操作手順について〉 以下第66図,第67図を用いてプログラムメモリへの登
録操作およびその利用手順について説明する。<Regarding the Program Memory Operation Procedure> The registration operation to the program memory and its use procedure will be described below with reference to FIGS. 66 and 67.
プログラムメモリーとは、設定に関わる操作の手順を
記憶し、それを再現するためのメモリー機能である。必
要なモードを連結したり、不要な画面を飛びこえての設
定が可能である。例として、原稿中のある領域を変倍を
かけて、イメージリピートする手順をプログラムメモリ
ーしてみる。The program memory is a memory function for storing an operation procedure related to the setting and reproducing the procedure. It is possible to connect necessary modes and skip unnecessary screens. As an example, a program memory is used to perform a procedure of performing image repetition by scaling a certain area in a document.
本体操作部上の*モードキー1130を押し、液晶表示部
にP080の画面を出し、タツチキー1200のプログラムメモ
リキーを押す。本実施例では、4つのプログラムが登録
可能である。P081の画面で登録する番号を選択する。こ
の後プログラム登録モードに移る。プログラム登録モー
ド時においては、例えば通常モードで第68図1300に示す
ような画面は1301のようになる。タツチキー1302のスキ
ツプキーは、現在の画面をとばしたい場合に指定する。
タツチキー1303のクリアキーは、プログラムメモリーの
登録途中で今までの登録を中止し、最初から登録をやり
直す際に使用する。タツチキー1304のエンドキーはプロ
グラムメモリーの登録モードをぬけ、最初に決定した番
号のメモリへ登録する。Press the * mode key 1130 on the operation panel of the main unit, display the screen of P080 on the liquid crystal display, and press the program memory key of the touch key 1200. In this embodiment, four programs can be registered. Select the number to be registered on the screen of P081. Thereafter, the mode shifts to the program registration mode. In the program registration mode, for example, a screen 1301 shown in FIG. The skip key of the touch key 1302 is specified when the user wants to skip the current screen.
The clear key of the touch key 1303 is used to stop the registration up to now while registering the program memory and to restart the registration from the beginning. The end key of the touch key 1304 bypasses the registration mode of the program memory, and registers it in the memory of the number determined first.
まず、本体操作部中のトリミングキー1124を押し、デ
ジタイザにてエリアを指定する。表示部はP084を表示し
ているが、ここでこれ以上のエリアの設定を行わない場
合は、タツチキー1202を押し、この画面を飛ばすことを
指定する。(画面はP085になる) 次に本体操作部上のズームキー1110を押すと、表示部
はP086になる。ここで倍率の設定を行い、タツチキー12
03を押すと表示部はP087に変わる。最後に本体操作部上
のイメージリピートキー1126を押し、P088の画面でイメ
ージリピートに関する設定を行った後、タツチキー1204
にてプログラムメモリーの1番へ登録を行う。First, a trimming key 1124 in the main body operation unit is pressed, and an area is designated by a digitizer. The display unit displays P084, but if no more area is to be set here, the user depresses the touch key 1202 to specify that this screen should be skipped. (The screen becomes P085.) Next, when the zoom key 1110 on the main body operation unit is pressed, the display unit becomes P086. Here, set the magnification, and touch
Pressing 03 changes the display to P087. Finally, press the image repeat key 1126 on the operation panel of the main unit, set the image repeat on the screen of P088, and then touch the
To register in the first of program memory.
以上の手順で登録したプログラムを呼び出すには、本
体操作部上のプログラムメモリー1呼出しキー1140を押
す。表示部はP091を表示し、エリアの入力待ちになる。
ここでデシダイザを用いてエリアを入力すると、表示部
はP092を表示し、更に次のP093へ移行する。ここで倍率
を設定した後タツチキー1210を押すと表示部はP094とな
りイメージリピートの設定ができる。タツチキー1211を
押すと、プログラムメモリを利用しているモード(トレ
ースモードと呼ぶ)をぬける。尚プログラムメモリーを
呼出し、終了するまでの間は、編集モードの各キー(11
10〜1143)は無効となり、登録したプログラム通りに操
作が行えるようになっている。To call the program registered in the above procedure, the program memory 1 call key 1140 on the main body operation unit is pressed. The display unit displays P091, and waits for an input of an area.
Here, when the area is input using the desiccator, the display unit displays P092, and further proceeds to next P093. When the touch key 1210 is pressed after setting the magnification here, the display becomes P094, and image repeat can be set. When the touch key 1211 is pressed, the mode using the program memory (called the trace mode) is exited. Until the program memory is called up and finished, each key of the edit mode (11
10-1143) are invalidated, and operations can be performed according to the registered program.
第69図にプログラムメモリーの登録アルゴリズムを示
す。S301の画面めくりとはキーやタツチキーにより表示
部の表示を書きかえることをいう。タツチキー1302と押
し、現在表示されている画面を飛ばすよう指定した場合
(S303)、次の画面めくり時に記録テーブル上にその情
報がセツトされている(S305)。そして、S307で新たな
画面番号を記録テーブルにセツトする。クリアキーを押
した場合には、記録テーブルを全クリアし(S309,S31
1)、それ以外の場合には、S301にもどって次の新たな
画面に移る。第71図に記録テーブルのフオーマツトを示
す。第70図にプログラムメモリー呼出し後の動作をあら
わすアルゴリズムを示す。FIG. 69 shows a program memory registration algorithm. Turning the screen in S301 means rewriting the display on the display unit with a key or a touch key. If the user presses the touch key 1302 to specify that the currently displayed screen is to be skipped (S303), the information is set on the recording table when the next screen is turned (S305). Then, a new screen number is set in the recording table in S307. When the clear key is pressed, the entire recording table is cleared (S309, S31
1) In other cases, return to S301 and move to the next new screen. FIG. 71 shows the format of the recording table. FIG. 70 shows an algorithm representing the operation after calling the program memory.
S401で画面めくりがある場合には、新画面が標準画面
か否かを判断する(S403)。標準画面の場合にはS411に
移り、記録テーブルから次の画面番号をセツトし、標準
画像でない場合には、新画面番号と記録テーブルの予定
されている画面番号を比較し(S405)、等しいときはS4
09に移り、スキツプフラグがあれば、S411をとばしてS4
01にもどる。等しくない場合には、リカバー処理を行い
(S407)画面めくりを行う。If there is a screen turning in S401, it is determined whether or not the new screen is a standard screen (S403). In the case of the standard screen, the process proceeds to S411, in which the next screen number is set from the recording table. If the screen is not the standard image, the new screen number is compared with the screen number scheduled in the recording table (S405). Is S4
Move to 09, if there is a skip flag, skip S411 and S4
Return to 01. If they are not equal, a recovery process is performed (S407), and the screen is turned.
次に本発明にかかる、印字の解像度を切りかえて画像
を出力する手段について述べる。この手段は、前述し
た、文字画像分離回路Iにより、分離された、文字部
と、ハーフトーン部に応じて発生される解像度切りかえ
信号140に基づき、印字の解像度を切りかえる様に構成
されており、第2図のドライバーに該当するものであ
る。本実施例では、文字部を高解像度400dpiハーフトー
ン部を200dpiで印字する。以下その詳細を説明する。第
2図のドライバーの一部であるPWM回路778は、第1図プ
リンター2のプリンタコントローラ700に含まれ、第2
図全体回路図の最終出力であるビデオデータ138と、解
像度切替信号143を受けて、半導体レーザ第76図711Lの
点灯制御を行う。Next, means for outputting an image by switching the printing resolution according to the present invention will be described. This means is configured to switch the printing resolution based on the resolution switching signal 140 generated according to the character portion and the halftone portion separated by the character image separation circuit I described above, This corresponds to the driver shown in FIG. In the present embodiment, a character portion is printed at a high resolution of 400 dpi and a halftone portion is printed at 200 dpi. The details will be described below. The PWM circuit 778 which is a part of the driver shown in FIG. 2 is included in the printer controller 700 of the printer 2 shown in FIG.
Receiving the video data 138 which is the final output of the whole circuit diagram and the resolution switching signal 143, the lighting control of the semiconductor laser FIG. 76 711L is performed.
以下に第2図のドライバーの一部であって、レーザー
ビームを出力するための信号を供給するPWM回路778の詳
細を説明する。Hereinafter, the details of the PWM circuit 778 which is a part of the driver of FIG. 2 and supplies a signal for outputting a laser beam will be described.
第73図(A)にPWM回路のブロツク図、第73図(B)
にタイミング図を示す。FIG. 73 (A) is a block diagram of the PWM circuit, and FIG. 73 (B).
Shows a timing chart.
入力されるVIDEO DATA138はラツチ回路900にてVCLK1
17の立上りでラツチされ、クロツクに対しての同期がと
られる。((B)図800,801参照)ラツチより出力され
たVIDEO DATA138をROM又はRAMで構成されるLUT(ルツ
クアツプテーブル)901にて階調補正し、D/A(デジタル
・アナログ)変換器902でD/A変換を行い、1本のアナロ
グビデオ信号を生成し、生成されたアナログ信号は次段
のコンパレータ910,911に入力され後述する三角波と比
較される。コンパレータの他方に入力される信号808,80
9は各々VCLKに対して同期がとられ、個別に生成される
三角波((B)図808,809)である。即ち、VCLK801の2
倍の周波数の同期クロツク2VCLK117′を、一方は例えば
J−Kフリツプフロツプ906で2分周した三角波発生の
基準信号806に従って、三角波発生回路908で生成される
三角波WV1、もう一方は2VCLKに従って三角波発生回路90
9で生成される三角波WV2である。なお2VCLK117′はVCLK
117に基づき不図示の逓倍回路より発生する。各三角波8
08,809とVIDEO DATA138同図(B)で示されるごとく、
全てVCLKに同期して生成される。更にVCLKに同期して生
成されるHSYNC118で同期をとるべく反転されたHSYNC
が、回路906をHSYNCのタイミングで初期化する。以上の
動作によりCMP1 910,CMP2 911の出力810,811には、入
力のVIDEO DATA138の値に応じて、同図(C)に示す様
なパルス巾の信号が得られる。即ち本システムでは図
(A)のANDゲート913の出力が“1"の時レーザが点灯
し、プリント紙上にドツトを印字し、“0"の時レーザー
は消灯し、プリント紙上には何も印字されない。従っ
て、CPV20からの制御信号LON(805)で消灯が制御され
る。同図(C)は左から右に“黒”→“白”→へ画像信
号Diのレベルが変化した場合の様子を示している。PWM
回路への入力は“白”が“FF",“黒”が“00"として入
力されるので、D/A変換器902の出力は同図(C)のDiの
ごとく変化する。これに対し三角波は(i)ではWV1,
(ii)ではWV2のごとくなっているので、CMP1,CNP2の出
力はそれぞれPW1,PW2のごとく“黒”→“白”に移るに
つれてパルス巾は狭くなってゆく。また同図から明らか
な様に、PW1を選択すると、プリント紙上のドツトはP1
→P2の間隔で形成され、パルス巾の変化量はW1のダイナ
ミツクレンジを持つ。一方、PW2を選択するとドツトはP
3→P4→P5→P6の間隔で形成され、パルス巾のダイナミ
ツクレンジはW2となりPW1比べ各々1/2倍になっている。
ちなみに例えば、印字密度(解像度)はPW1の時、約200
線/inch,PW2の時約400線/inch等に設定される。又これ
より明らかな様にPW1を選択した場合は、階調性がPW2の
時に比べ約2倍向上し、一方、PW2を選択した場合、著
しく解像度が向上する。そこで例えば高解像が要求され
る場合はPW2が、高階調が要求される場合はPW1が選択さ
れるべくリーダー部(第1図)よりLCHG143が与えられ
る。即ち、第73図(A)の912はセレクターでありLCHG1
43が“0"の時A入力選択、即ちPW1が、“1"の時PW2が出
力端子より出力され、最終的に得られたパルス巾だけ
レーザーが点灯し、ドツトを印字する。The input VIDEO DATA138 is VCLK1
Latched at the rise of 17 and synchronized with the clock. (See (B) FIGS. 800 and 801) The VIDEO DATA 138 output from the latch is subjected to gradation correction by a LUT (lookup table) 901 composed of ROM or RAM, and D / A (digital / analog) converter 902 performs D / A conversion. A / A conversion is performed to generate one analog video signal, and the generated analog signal is input to the next-stage comparators 910 and 911 and compared with a triangular wave described later. Signals 808, 80 input to the other side of the comparator
Reference numeral 9 denotes a triangular wave ((B) FIGS. 808 and 809) which is synchronized with VCLK and individually generated. That is, 2 of VCLK801
The triangular wave WV1 generated by the triangular wave generating circuit 908 according to the triangular wave generating reference signal 806 divided into two by the JK flip-flop 906, for example, and the other triangular wave generating circuit according to 2VCLK. 90
This is the triangular wave WV2 generated in 9. Note that 2VCLK117 'is VCLK
It is generated from a multiplier circuit (not shown) based on 117. Each triangle wave 8
08,809 and VIDEO DATA138 As shown in FIG.
All are generated in synchronization with VCLK. Further, HSYNC inverted to be synchronized with HSYNC 118 generated in synchronization with VCLK
However, the circuit 906 is initialized at the timing of HSYNC. By the above operation, signals having a pulse width as shown in FIG. 3C are obtained at the outputs 810 and 811 of the CMP1 910 and the CMP2 911 according to the value of the input VIDEO DATA 138. That is, in this system, when the output of the AND gate 913 in the figure (A) is "1", the laser is turned on, a dot is printed on the print paper, and when the output is "0", the laser is turned off, and nothing is printed on the print paper. Not done. Therefore, turning off is controlled by the control signal LON (805) from the CPV 20. FIG. 3C shows a state where the level of the image signal Di changes from left to right from "black" to "white". PWM
Since the input to the circuit is “FF” for “white” and “00” for “black”, the output of the D / A converter 902 changes like Di in FIG. On the other hand, the triangular wave is WV1,
In (ii), since the output is like WV2, the output of CMP1 and CNP2 has a narrower pulse width as it goes from black to white like PW1 and PW2, respectively. Also as is apparent from the figure, when selecting PW1, dots of the print paper is P 1
→ formed at intervals of P 2, the variation of the pulse width has a dynamic range of W1. On the other hand, when PW2 is selected, the dot becomes P
It is formed at intervals of 3 → P 4 → P 5 → P 6 , and the dynamic range of the pulse width is W2, which is each half the PW1.
By the way, for example, the printing density (resolution) is about 200 at PW1.
Set to about 400 lines / inch for lines / inch, PW2. As is clear from this, when PW1 is selected, the gradation is improved about twice as compared with PW2, while when PW2 is selected, the resolution is remarkably improved. Therefore, for example, if a high resolution is required, PW2 is provided from the reader unit (FIG. 1) so that PW1 is selected if a high gradation is required. That is, 912 in FIG. 73 (A) is a selector and LCHG1
When 43 is "0", the A input is selected, that is, when PW1 is "1", PW2 is output from the output terminal. The laser is turned on by the finally obtained pulse width, and dots are printed.
LUT901は階調補正用のテーブル変換ROMであるが、ア
ドレスに812′,812,813のC2,C1,C0、814のテーブル切替
信号、815のビデオ信号が入力され、出力より補正され
たVIDEO DATAが得られる。例えばPW1を選択すべくLCHG
143を“0"にすると2進カウンタ903の出力は全て“0"と
なり901の中のPW1用の補正テーブルが選択される。また
C0,C1,C2は出力する色信号に応じて切り換えられ、例え
ば、C0,C1,C2=“0,0,0"の時はイエロー出力、“0,1,0"
の時マゼンタ出力、“1,0,0"の時シアン出力、“1,1,0"
の時ブラツク出力をする。この点は上述のマスキングの
場合と同様である。即ち、プリントする色画像ごとに階
調補正特性を切りかえる。これによって、レーザービー
ムプリンターの色による像再生特性の違いによる階調特
性の違いを補償している。又C2とC0,C1の組み合せによ
り更に広範囲な階調補性を行う事が可能である。例えば
入力画像の種類に応じて各色の階調変換特性を切換える
ことも可能である、次に、PW1を選択すべく、LCHG143を
“1"にすると、2進カウンタ903は、ラインの同期信号
をカウントし、“1"→“2"→“1"→“2"→…をLUTのア
ドレス814に出力する。これにより、階調補性テーブル
を各ラインごとに切りかえる事により階調性の更なる向
上をはかっている。LUT901 but is a table conversion ROM for gradation correction, 812 to the address', C 2, C 1, C 0, 814 table switching signal of 812 and 813, 815 a video signal is input, VIDEO corrected from the output DATA is obtained. For example, LCHG to select PW1
When 143 is set to "0", the outputs of the binary counter 903 are all "0", and the correction table for PW1 in 901 is selected. Also
C 0 , C 1 , C 2 are switched according to the color signal to be output. For example, when C 0 , C 1 , C 2 = “0,0,0”, yellow output, “0,1,0”
Magenta output, “1,0,0” cyan output, “1,1,0”
Black output when. This is the same as in the above-described masking. That is, the gradation correction characteristic is switched for each color image to be printed. This compensates for differences in gradation characteristics due to differences in image reproduction characteristics due to the colors of the laser beam printer. Also the combination of C 2 and C 0, C 1 it is possible to perform a more extensive gradation complementarity. For example, the gradation conversion characteristics of each color can be switched according to the type of the input image. Next, when the LCHG143 is set to “1” to select PW1, the binary counter 903 outputs the line synchronization signal. Count and outputs “1” → “2” → “1” → “2” →... To address 814 of the LUT. In this way, the gradation complementarity table is switched for each line, thereby further improving the gradation.
これを第54図以下に従って詳述する。同図(A)の曲
線Aは例えばPW2を選択し、入力データを“FF"即ち、
“白”から“0"即ち“黒”まで変化させた時の入力デー
タ対印字濃度の特性カーブである。標準的に特性はKで
ある事が望ましく、従って階調補性のテーブルにはAの
逆特性であるBを設定してある。同図(B)は、PW1を
選択した場合の各ライン毎に階調補性特性A,Bであり、
前述の三角波で主走査方向(レーザースキヤン方向)の
パルス巾を可変とすると同時に副走査方向(画像送り方
向)に図の様に、2段階の階調を持たせて、更に階調特
性を向上させる。即ち濃度変化の急峻な部分では特性A
が支配的になり急峻な再現性を、なだらかな階調は特性
Bにより再現される。従って以上の様にPW2を選択した
場合でも高解像である程度の階調を保障し、PW1を選択
した場合は、非常に優れた階調性を保障している。かか
るPW1とPW2とを選択することが、本発明において、高解
像度用の線数画像形成出力と高階調用の線数画像形成出
力とを切り替えることとして例示される。すなわち後述
するように第73図(A)に示される回路によって、高解
像度用の線数画像形成出力として400dpi印字が行われ、
高階調用の線数画像形成出力として200dpi処理が行われ
ることが例示される。This will be described in detail with reference to FIG. 54 and subsequent figures. The curve A in FIG. 9A selects, for example, PW2 and sets the input data to “FF”, that is,
7 is a characteristic curve of input data versus print density when changing from “white” to “0”, that is, “black”. Normally, the characteristic is desirably K. Therefore, B, which is the inverse characteristic of A, is set in the gradation complementarity table. FIG. 9B shows the gray level complementarity characteristics A and B for each line when PW1 is selected.
By making the pulse width in the main scanning direction (laser scanning direction) variable with the above-mentioned triangular wave, and having two gradations in the sub-scanning direction (image feeding direction) as shown in the figure, further improving the gradation characteristics Let it. That is, in the portion where the density change is steep, the characteristic A
Becomes dominant and steep reproducibility is achieved, and gentle gradation is reproduced by the characteristic B. Therefore, even when PW2 is selected as described above, a certain degree of gradation is ensured at high resolution, and when PW1 is selected, very excellent gradation is ensured. The selection of PW1 and PW2 is exemplified in the present invention as switching between a high resolution line number image forming output and a high gradation line number image forming output. That is, as will be described later, the circuit shown in FIG. 73 (A) performs 400 dpi printing as a high resolution line frequency image forming output,
It is exemplified that a 200 dpi process is performed as a high gradation line frequency image forming output.
以上のようにパルス巾に変換されたビデオ信号はライ
ン224を介してレーザードライバー711Lに加えられレー
ザー光LBを変調する。The video signal converted into the pulse width as described above is applied to the laser driver 711L via the line 224, and modulates the laser light LB.
なお、第74図(A)の信号C0,C1,C2,LONは第2図プリ
ンタコントローラ700内の図示しない制御回路から出力
される。The signals C 0 , C 1 , C 2 , and LON in FIG. 74A are output from a control circuit (not shown) in the printer controller 700 in FIG.
ここで、文字領域を含むカラー原稿に対して加工処理
を施す場合を考える。第2図の全体回路図に戻り、処理
の手続を説明する。即ち、入力された文字、ハーフトー
ン混在の画像データは、入力回路(Aブロツク)を通っ
たのち、一方は、適正画像を得る為のLOG変換(C),
色補性(D)回路へ入力され、もう一方は、文字,ハー
フトーン領域を分離する為の検出回路(I)に入力され
て、文字領域、ハーフトーン領域に応じた検出信号MjAR
(124)〜SCRN(127)が出力される。この検出信号のう
ち、MjAR(124)は、文字部を示す信号であり、これに
基づき、文字画像補性回路Eにおいて、解像度切り替え
信号LCHG(第2図140,第21図140)を生成する事は既に
述べた。第2図で示されるごとく、LCHG140は、多値の
ビデオ信号113,114,115,116,138とは別に並行してプリ
ンタ部に送出され、前述したごとく文字部は高解像出力
(400dpi)、ハーフトーン部は、高階調出力(200dpi)
の切りかえ信号となる。Here, consider a case in which processing is performed on a color document including a character area. Returning to the overall circuit diagram of FIG. 2, the processing procedure will be described. That is, the input character and halftone mixed image data pass through an input circuit (A block), and one of them receives a LOG conversion (C) for obtaining an appropriate image.
The other is input to a color complementarity (D) circuit, and the other is input to a detection circuit (I) for separating a character and a halftone area, and a detection signal MjAR corresponding to the character area and the halftone area.
(124) to SCRN (127) are output. Among these detection signals, MjAR (124) is a signal indicating a character portion, and based on this signal, the character image complementing circuit E generates a resolution switching signal LCHG (FIGS. 140 and 21). Things already mentioned. As shown in FIG. 2, the LCHG 140 is sent to the printer unit in parallel with the multi-valued video signals 113, 114, 115, 116 and 138. As described above, the character unit has a high resolution output (400 dpi), and the halftone unit has a high gradation. Output (200dpi)
Switching signal.
以後の処理は上で述べた様に行われる。 Subsequent processing is performed as described above.
さて、画像出力データ816に対応して変調されたレー
ザー光LBは、高速回転するポリゴンミラー712により、
矢印A−Bの幅で水平に高速走査され、f/θレンズ713
およびミラー714を通って感光ドラム715表面に結像し、
画像データに対応したドツト露光を行う。レーザー光の
1水平走査は原稿画像の1水平走査に対応し、本実施例
では送り方向(副走査方向)1/16mmの幅に対応してい
る。Now, the laser beam LB modulated according to the image output data 816 is rotated by the polygon mirror 712 rotating at high speed.
High-speed scanning is performed horizontally at the width of the arrow AB, and the f / θ lens 713 is scanned.
And an image on the surface of the photosensitive drum 715 through the mirror 714,
Dot exposure corresponding to image data is performed. One horizontal scan of the laser light corresponds to one horizontal scan of the original image, and in this embodiment, corresponds to a width of 1/16 mm in the feed direction (sub-scan direction).
一方、感光ドラム715は図の矢印L方向に定速回転し
ているので、そのドラムの主走査方向には上述のレーザ
ー光の走査が行われ、そのドラムの副走査方向には感光
ドラム715の定速回転が行われるので、これにより逐次
平面画像が露光され潜像を形成して行く。この露光に先
立つ帯電器717による一様帯電から→上述の露光→およ
び現像スリーブ731によるトナー現像によりトナー現像
が形成される。例えば、カラーリーダーにおける第1回
目の原稿露光走査に対応して現像スリーブ731Yのイエロ
ートナーにより現像すれば、感光ドラム715上には、原
稿3のイエロー成分に対応するトナー画像が形成され
る。On the other hand, since the photosensitive drum 715 is rotating at a constant speed in the direction of arrow L in the figure, the above-described scanning of the laser beam is performed in the main scanning direction of the drum, and the photosensitive drum 715 is scanned in the sub-scanning direction of the drum. Since the rotation is performed at a constant speed, the planar image is sequentially exposed to form a latent image. From the uniform charging by the charger 717 prior to the exposure, the above-described exposure → and the toner development by the developing sleeve 731 form toner development. For example, if development is performed using yellow toner on the developing sleeve 731Y in response to the first document exposure scan in the color reader, a toner image corresponding to the yellow component of the document 3 is formed on the photosensitive drum 715.
次いで、先端をグリツパー751に担持されて転写ドラ
ム716に巻き付いた紙葉体754上に対し、感光ドラム715
と転写ドラム716との接点に設けた転写帯電器729によ
り、イエローのトナー画像を転写、形成する。これと同
一の処理過程を、M(マゼンタ),C(シアン),BK(ブ
ラツク)の画像について繰り返し、各トナー画像を紙葉
体754に重ね合わせる事により、4色トナーによるフル
カラー画像が形成される。Next, the photosensitive drum 715 is placed on the paper sheet 754 having the leading end carried by the gripper 751 and wound around the transfer drum 716.
A yellow toner image is transferred and formed by a transfer charger 729 provided at a contact point between the toner image and the transfer drum 716. The same process is repeated for the M (magenta), C (cyan), and BK (black) images, and each toner image is superimposed on the sheet 754 to form a full-color image using four-color toner. You.
その後、転写紙791は第1図に示す可動の剥離爪750に
より転写ドラム716から剥離され、搬送ベルト742により
画像定着部743に導かれ、定着部743に熱圧ローラ744,74
5により転写紙791上のトナー画像が溶融定着される。Thereafter, the transfer paper 791 is peeled off from the transfer drum 716 by the movable peeling claw 750 shown in FIG. 1, is guided to the image fixing unit 743 by the conveyor belt 742, and is heated to the fixing unit 743 by the hot-press rollers 744 and 74.
5, the toner image on the transfer paper 791 is fused and fixed.
なお本実施例においては印字のためのドライバーはカ
ラーレーザービームプリンタを駆動するものとしたが、
熱転写型カラープリンタ、インクジエツトカラー等のカ
ラー画像を得るカラー画像複写装置にあっても、画像に
応じて解像度切替を行う機能を有するものであれば、本
発明を適用できる。In this embodiment, the driver for printing drives the color laser beam printer.
The present invention can be applied to a thermal transfer type color printer or a color image copying apparatus that obtains a color image such as an ink jet color as long as it has a function of switching the resolution according to the image.
本実施例では合成される文字画像に対しては高解像処
理を施す手段、合成されるカラー画像に対しては高階調
処理を施す手段、さらに合成されるカラー画像部に合成
される文字部がオーバーラツプする領域に対しては高解
像処理を優先させる手段を設けることにより、合成画像
の性質にあった最適な合成画像を得られる様にしてい
る。In this embodiment, means for performing high-resolution processing on a character image to be combined, means for performing high-gradation processing on a color image to be combined, and a character part to be combined with a color image part to be combined By providing means for prioritizing high-resolution processing in an area where the overlapping occurs, it is possible to obtain an optimal combined image suitable for the properties of the combined image.
ここで、本実施例では高解像処理として、400dpi印
字、高階調処理として200dpi印字としたが、この処理手
段はこれに限らない。即ち、解像度は自由に設定するこ
とができる。また、2段階切替えのみでなく、3段階等
多段階に切替えてもよい。Here, in this embodiment, 400 dpi printing is used as the high-resolution processing, and 200 dpi printing is used as the high gradation processing. However, the processing means is not limited to this. That is, the resolution can be freely set. Further, not only two-stage switching but also multi-stage switching such as three-stage switching may be employed.
以上説明したように本実施例によれば、合成画像が文
字の時高解像処理が、カラー画像の時高階調処理が、2
種類の合成画像がオーバーラツプする部分は高解像処理
がなされるので、反射原稿に影響されない高画質,高精
細な合成画像を得ることができる。As described above, according to the present embodiment, high resolution processing is performed when the composite image is a character, and high gradation processing is performed when the composite image is a color image.
Since high-resolution processing is performed on a portion where types of composite images overlap, a high-quality and high-definition composite image that is not affected by a reflection original can be obtained.
<発明の効果> 本発明によれば文字等の2値画像とその他の多値カラ
ー画像とを合成して出力するに際して合成前の2値画像
に基づいて高解像度用の線数画像形成出力と高階調用の
線数画像形成出力とを切り替えているので、両者を合成
した後に画像の属性を判定して高解像度用の線数画像形
成出力と高階調用の線数画像形成出力とを切り替える方
法に比して特に2値画像の低濃度領域についても精度良
く、両出力の切り替えを行わせることが出来る。更に多
値カラー画像に対しても画像の属性を判定し、かかる判
定に基づいて高解像度用の線数画像形成出力と高階調用
の線数画像形成出力とを切り替えているので、更に画像
の特性に合わせて精度良く、処理を切り替えることが出
来、出力された合成画像の質を向上させることが出来
る。<Effects of the Invention> According to the present invention, when a binary image such as a character and another multi-valued color image are combined and output, a high-resolution line-number image forming output based on the binary image before the combination is performed. Since the switching is performed between the high gradation image forming output and the high gradation image forming output, a method of switching between the high resolution line image forming output and the high gradation line image forming output by judging the attribute of the image after combining the two is adopted. In comparison, it is possible to switch between the two outputs with high accuracy, especially in the low density area of the binary image. Further, the attribute of the image is also determined for the multi-valued color image, and based on the determination, switching between the high resolution line number image forming output and the high gradation line number image forming output is performed. The processing can be switched with high accuracy in accordance with, and the quality of the output composite image can be improved.
また、濃度情報に基づいて合成を行っているので良好
に合成を行うことが出来る。Further, since the composition is performed based on the density information, the composition can be performed well.
第1図は本発明の実施例にかかる画像処理装置の全体
図、 第2図は本発明の実施例にかかる画像処理の回路図、 第3図はカラー読み取りセンサと駆動パルスを示す図、 第4図はODRV118a,EDRV119aを生成する回路図、 第5図は黒補正動作を説明する図、 第6図はシエーデイング補正の回路図、 第7図は色変換ブロツク図、 第8図は色検出部ブロツク図、 第9図は色変換回路のブロツク図、 第10図は色変換の具体例を示す図、 第11図は対数変換を説明する図、 第12図は色補正回路の回路図、 第13図はフイルターの不要透過領域を示す図、 第14図はフイルターの不要吸収成分を示す図、 第15図は文字画像領域分離回路の回路図、 第16図は輪郭再生成の概念を説明する図、 第17図は輪郭再生成の概念を説明する図、 第18図は輪郭再生成回路図、 第19図は輪郭再生成回路図、 第20図はEN1,EN2のタイミングチヤート、 第21図は文字画像補正部のブロツク図、 第22図は加減算処理の説明図、 第23図は切換信号生成回路図、 第24図は色残り除去処理回路図、 第25図は色残り除去処理、加減算処理その他を説明する
図、 第26図はエツジ強調を示す図、 第27図はスムージングを示す図、 第28図は2値信号による加工、修飾処理を説明する図、 第29図は文字、画像合成を示す図、 第30図は画像編集加工回路のブロツク図、 第31図はテクスチヤー処理を示す図、 第32図はテクスチヤー処理の回路図、 第33図はモザイク、変倍、テーパー処理の回路図、 第34図はモザイク処理の回路図、 第35図はモザイク処理等を説明する図、 第36図はラインメモリアドレス制御部の回路図、 第37図はマスク用ビツトメモリー等の説明図、 第38図はアドレスを示す図、 第39図はマスクの具体例を示す図、 第40図はアドレスカウンタの回路図、 第41図は拡大,縮小のタイミングチヤート、 第42図は拡大,縮小の具体例を示す図、 第43図は2値化回路の説明図、 第44図はアドレスカウンタのタイミングチヤート、 第45図はビツトマツプメモリ書き込みの具体例を示す
図、 第46図は文字、画像合成の具体例を示す図、 第47図は分配切換の回路図、 第48図は非線形マスクの具体例を示す図、 第49図は領域信号発生回路の回路図、 第50図はデジタイザによる領域指定を示す図、 第51図は外部機器とのインターフエース回路図、 第52図はセレクタの真理値表、 第53図は矩形領域、非矩形領域の例を示す図、 第54図は操作部の外観図、 第55図は色変換操作の手順を説明する図、 第56図はトリミングエリア指定の手順を説明する図、 第57図はトリミングエリア指定の手順を説明する図、 第58図は円形領域指定のアルゴリズムを示す図、 第59図は長円とR矩形の領域指定のアルゴリズムを示す
図、 第60図は文字合成の操作手順の説明図、 第61図は文字合成の操作手順の説明図、 第62図は文字合成の操作手順の説明図、 第63図はテクスチヤー処理の手順を説明する図、 第64図はモザイク処理の手順を説明する図、 第65図は*モード操作の手順を説明する図、 第66図はプログラムメモリー操作の手順を説明する図、 第67図はプログラムメモリー操作の手順を説明する図、 第68図はプログラムメモリー操作の手順を説明する図、 第69図はプログラムメモリー登録のアルゴリズムを示す
図、 第70図はプログラムメモリー呼び出し後の動作のアルゴ
リズムを示す図、 第71図は記録テーブルのフオーマツトを示す図、 第72図は画像加工編集を示す図である。 第73図はカラーレーザービームプリンタのドライバーの
一部と、タイミングチャートを示す図、 第74図は階調補正テーブルの内容を示す図、 第75図はレーザービームプリンタの外観を示す斜視図で
ある。1 is an overall view of an image processing apparatus according to an embodiment of the present invention, FIG. 2 is a circuit diagram of image processing according to an embodiment of the present invention, FIG. 3 is a diagram showing a color reading sensor and a driving pulse, 4 is a circuit diagram for generating ODRV118a and EDRV119a, FIG. 5 is a diagram for explaining a black correction operation, FIG. 6 is a circuit diagram for shading correction, FIG. 7 is a color conversion block diagram, and FIG. FIG. 9 is a block diagram of a color conversion circuit, FIG. 10 is a diagram showing a specific example of color conversion, FIG. 11 is a diagram for explaining logarithmic conversion, FIG. 12 is a circuit diagram of a color correction circuit, FIG. FIG. 13 is a diagram showing an unnecessary transmission area of the filter, FIG. 14 is a diagram showing an unnecessary absorption component of the filter, FIG. 15 is a circuit diagram of a character image area separation circuit, and FIG. 16 explains a concept of contour regeneration. Fig. 17, Fig. 17 illustrates the concept of contour regeneration, Fig. 18 is a circuit diagram for contour regeneration, Fig. 19 Is a contour regenerating circuit diagram, FIG. 20 is a timing chart of EN1 and EN2, FIG. 21 is a block diagram of a character image correcting unit, FIG. 22 is an explanatory diagram of addition / subtraction processing, FIG. 23 is a switching signal generating circuit diagram, FIG. 24 is a circuit diagram of the remaining color removal processing, FIG. 25 is a diagram for explaining the remaining color removal process, addition and subtraction processing, etc. FIG. 26 is a diagram showing edge enhancement, FIG. 27 is a diagram showing smoothing, FIG. Is a diagram for explaining processing and modification processing by a binary signal, FIG. 29 is a diagram showing characters and image synthesis, FIG. 30 is a block diagram of an image editing circuit, FIG. 31 is a diagram showing texture processing, FIG. The figure is a circuit diagram of texture processing, FIG. 33 is a circuit diagram of mosaic, scaling, taper processing, FIG. 34 is a circuit diagram of mosaic processing, FIG. 35 is a diagram for explaining mosaic processing, etc., and FIG. 36 is a line. FIG. 37 is a circuit diagram of a memory address control unit. Explanation diagram, Fig. 38 shows address, Fig. 39 shows specific example of mask, Fig. 40 is circuit diagram of address counter, Fig. 41 is timing chart of enlargement / reduction, Fig. 42 is enlargement FIG. 43 is an explanatory diagram of a binarization circuit, FIG. 44 is a timing chart of an address counter, FIG. 45 is a diagram showing a specific example of bit map memory writing, and FIG. FIG. 47 is a diagram showing a specific example of characters and image synthesis, FIG. 47 is a circuit diagram of distribution switching, FIG. 48 is a diagram showing a specific example of a nonlinear mask, FIG. 49 is a circuit diagram of a region signal generation circuit, and FIG. FIG. 51 shows an area designation by a digitizer, FIG. 51 is an interface circuit diagram with an external device, FIG. 52 is a truth table of a selector, FIG. 53 is a diagram showing an example of a rectangular area and a non-rectangular area, and FIG. 54. Is an external view of the operation unit, FIG. 55 is a diagram for explaining the procedure of the color conversion operation, and FIG. FIG. 57 is a diagram illustrating a procedure for specifying a trimming area, FIG. 57 is a diagram illustrating an algorithm for specifying a circular area, and FIG. 59 is a diagram illustrating an algorithm for specifying a circular area and an R rectangle. Diagram showing the algorithm, FIG. 60 is an explanatory diagram of the operation procedure of character composition, FIG. 61 is an explanatory diagram of the operation procedure of character composition, FIG. 62 is an explanatory diagram of the operation procedure of character composition, FIG. 63 is a texture process FIG. 64 is a diagram illustrating the procedure of the mosaic processing, FIG. 65 is a diagram illustrating the procedure of the * mode operation, FIG. 66 is a diagram illustrating the procedure of the program memory operation, FIG. Figure illustrates the procedure for operating the program memory, Figure 68 illustrates the procedure for operating the program memory, Figure 69 illustrates the algorithm for registering the program memory, and Figure 70 illustrates the operation after recalling the program memory. Shows the algorithm, the 71 figure illustrates the the format of the recording table, the 72 figure is a diagram showing an image processed and edited. FIG. 73 is a diagram showing a part of a driver of a color laser beam printer and a timing chart, FIG. 74 is a diagram showing contents of a gradation correction table, and FIG. 75 is a perspective view showing an appearance of the laser beam printer. .
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI B41J 29/38 B41J 3/12 G (72)発明者 栗田 充 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭59−170864(JP,A) 特開 昭62−277855(JP,A) 特開 昭63−124674(JP,A) 特開 昭62−116959(JP,A) 特開 昭57−102364(JP,A) 特開 昭63−197173(JP,A) 特開 昭60−172885(JP,A)──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI B41J 29/38 B41J 3/12 G (72) Inventor Mitsuru Kurita 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (56) References JP-A-59-170864 (JP, A) JP-A-62-277855 (JP, A) JP-A-63-124674 (JP, A) JP-A-62-116959 (JP, A) JP-A-57-102364 (JP, A) JP-A-63-197173 (JP, A) JP-A-60-172885 (JP, A)
Claims (4)
られた指示に応じて重畳合成して出力する重畳合成出力
手段、 前記重畳合成出力手段によって合成される前の2値画像
に基づき合成後の画像に対して高解像度用の線数画像形
成出力と高階調用の線数画像形成出力とを切り替えるよ
うに前記重畳合成出力手段を制御する制御手段とを有す
ることを特徴とする画像処理装置。1. A superimposition / synthesis output unit for superimposing and synthesizing a binary image and another multi-valued color image in accordance with a given instruction, and a binary image before being synthesized by the superimposition / synthesis output unit. Control means for controlling the superimposing and synthesizing output means so as to switch between a high-resolution line number image forming output and a high-gradation line number image forming output for the image after synthesis based on Image processing device.
って合成される前の2値画像に基づき、前記合成出力手
段によって出力される画像中の前記2値画像の領域には
高解像度用の線数画像形成出力させ、前記他の多値カラ
ー画像の領域には高階調用の線数画像形成出力させ、前
記2値画像と前記他の多値カラー画像が重複する領域に
ついては高解像度用の線数画像形成出力させる制御手段
であることを特徴とする請求項1記載の画像処理装置。2. The image processing apparatus according to claim 1, wherein the control unit is configured to output a high-resolution line to an area of the binary image in the image output by the synthesis output unit based on the binary image before being synthesized by the superimposition synthesis output unit. A number image is formed and output, and a line number image for high gradation is formed and output in the area of the other multi-valued color image. A line for high resolution is formed in an area where the binary image and the other multi-valued color image overlap. 2. The image processing apparatus according to claim 1, wherein the control unit is a control unit for forming and outputting several images.
る前記他の多値カラー画像の画像属性を判定する判定手
段を有し、前記制御手段は前記判定手段の判定結果に基
づいて制御することを特徴とする請求項1記載の画像処
理装置。3. The image processing apparatus according to claim 2, further comprising: a judging means for judging an image attribute of said another multi-valued color image to be synthesized by said synthesizing output means. The image processing apparatus according to claim 1, wherein:
濃度情報に変換してから前記2値画像と合成する手段で
あることを特徴とする請求項1記載の画像処理装置。4. An image processing apparatus according to claim 1, wherein said composite output means is means for converting said other multi-valued color into density information and then compositing with said binary image.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29678889A JP3352085B2 (en) | 1989-05-10 | 1989-11-14 | Image processing device |
DE1990630463 DE69030463T2 (en) | 1989-05-08 | 1990-05-04 | Image processing device |
EP19900304905 EP0397428B1 (en) | 1989-05-08 | 1990-05-04 | Image processing apparatus |
EP90304906A EP0397429B1 (en) | 1989-05-08 | 1990-05-04 | Image processing apparatus and method |
DE1990630280 DE69030280T2 (en) | 1989-05-08 | 1990-05-04 | Image processing device and method |
DE1990629821 DE69029821T2 (en) | 1989-05-08 | 1990-05-04 | Image processing device |
EP90304914A EP0397433B1 (en) | 1989-05-08 | 1990-05-04 | Image processing apparatus |
US08/151,532 US5360269A (en) | 1989-05-10 | 1993-11-12 | Immersion-type temperature measuring apparatus using thermocouple |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11705589 | 1989-05-10 | ||
JP1-117055 | 1989-05-10 | ||
JP29678889A JP3352085B2 (en) | 1989-05-10 | 1989-11-14 | Image processing device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8303030A Division JP3015308B2 (en) | 1996-11-14 | 1996-11-14 | Image processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0372781A JPH0372781A (en) | 1991-03-27 |
JP3352085B2 true JP3352085B2 (en) | 2002-12-03 |
Family
ID=26455245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29678889A Expired - Lifetime JP3352085B2 (en) | 1989-05-08 | 1989-11-14 | Image processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3352085B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002263017A (en) * | 2001-03-07 | 2002-09-17 | Takara Standard Co Ltd | Mirror cabinet |
JP4980668B2 (en) * | 2006-07-26 | 2012-07-18 | 高砂熱学工業株式会社 | Rotation meter reader and reading method |
JP2012213861A (en) * | 2011-03-31 | 2012-11-08 | Brother Industries Ltd | Print data processor and print data processing program |
CN115893811A (en) * | 2022-12-01 | 2023-04-04 | 平华 | Hot melting control method and system for mixed processing of recycled glass |
-
1989
- 1989-11-14 JP JP29678889A patent/JP3352085B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0372781A (en) | 1991-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5940192A (en) | Image processing apparatus | |
US5113252A (en) | Image processing apparatus including means for performing electrical thinning and fattening processing | |
US5550638A (en) | Feature detection with enhanced edge discrimination | |
JP3267289B2 (en) | Color image processing method | |
JP2696333B2 (en) | Color image processing equipment | |
US5206719A (en) | Image processing apparatus including means for extracting an outline | |
EP0397433B1 (en) | Image processing apparatus | |
US5119185A (en) | Image processing apparatus including a minimum value signal detector unit | |
US5381248A (en) | Image processing apparatus | |
US6473204B1 (en) | Image processing apparatus capable of selecting a non-rectangular area | |
JP3352085B2 (en) | Image processing device | |
JP3015308B2 (en) | Image processing device | |
JP3004996B2 (en) | Image processing device | |
JP3048155B2 (en) | Image processing device | |
JP2774567B2 (en) | Image processing device | |
JP3048156B2 (en) | Image processing device | |
JP3004995B2 (en) | Image processing device | |
JP3082918B2 (en) | Image processing device | |
JP3109806B2 (en) | Image processing device | |
JP3004997B2 (en) | Image processing device | |
JP2886886B2 (en) | Image processing device | |
JP2872266B2 (en) | Image processing device | |
JP3155748B2 (en) | Image processing device | |
JPH02294879A (en) | Image processor | |
JPH02295363A (en) | Picture processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |