JP3348728B2 - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit

Info

Publication number
JP3348728B2
JP3348728B2 JP18876191A JP18876191A JP3348728B2 JP 3348728 B2 JP3348728 B2 JP 3348728B2 JP 18876191 A JP18876191 A JP 18876191A JP 18876191 A JP18876191 A JP 18876191A JP 3348728 B2 JP3348728 B2 JP 3348728B2
Authority
JP
Japan
Prior art keywords
phase
horizontal
circuit
output signal
horizontal deflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18876191A
Other languages
Japanese (ja)
Other versions
JPH0537798A (en
Inventor
裕 村山
由美子 水戸
孝彦 田村
悟司 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18876191A priority Critical patent/JP3348728B2/en
Publication of JPH0537798A publication Critical patent/JPH0537798A/en
Application granted granted Critical
Publication of JP3348728B2 publication Critical patent/JP3348728B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機の
画歪補正を行なうのに好適な水平位相補正回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal phase correction circuit suitable for correcting image distortion of a television receiver.

【0002】[0002]

【従来の技術】テレビジョン受像機の水平同期処理で
は、図2から理解されるように、複合映像信号が同期分
離回路10に入力されて水平同期信号が分離され、その
水平同期信号がAFC、水平発振回路20に入力され
る。回路20には発振器が設けられており、その発振周
波数が入力された水平同期信号に合わせられるととも
に、偏向位相が信号位相にロックされる。
2. Description of the Related Art In a horizontal synchronization process of a television receiver, as can be understood from FIG. 2, a composite video signal is input to a synchronization separation circuit 10 to separate a horizontal synchronization signal. The signal is input to the horizontal oscillation circuit 20. The circuit 20 is provided with an oscillator, the oscillation frequency of which is adjusted to the input horizontal synchronization signal, and the deflection phase is locked to the signal phase.

【0003】そして、回路20の出力信号(水平のタイ
ミング信号)は水平ドライブ回路30に入力され、その
タイミング信号から、水平出力トランジスタ駆動用のパ
ルスが生成されて水平偏向回路40に入力される。
[0005] An output signal (horizontal timing signal) of the circuit 20 is input to a horizontal drive circuit 30, and a pulse for driving a horizontal output transistor is generated from the timing signal and input to a horizontal deflection circuit 40.

【0004】この場合、水平同期信号と偏向回路40の
位相を合せる処理が必要となり、その処理は図3に示さ
れた回路で行なわれる。
In this case, a process for matching the phase of the horizontal synchronizing signal with the phase of the deflection circuit 40 is required, and the process is performed by the circuit shown in FIG.

【0005】図3において、水平同期信号は、位相比較
、フィルター3およびVCO5で構成されるPLL
回路(第1ループ回路)に入力され、VCO5(発振
器)の位相が水平同期信号にロックされる。
[0005] In FIG. 3, a horizontal synchronizing signal is a PLL composed of a phase comparator 1 , a filter 3 and a VCO 5.
The phase is input to the circuit (first loop circuit), and the phase of the VCO 5 (oscillator) is locked to the horizontal synchronization signal.

【0006】そして、VCO5で生成された位相波形に
より、位相比較器7、積分器9、可変位相器11、水平
ドライブ回路13および水平偏向回路15から構成され
る第2ループ回路がロックされる。
The second loop circuit comprising the phase comparator 7, the integrator 9, the variable phase shifter 11, the horizontal drive circuit 13, and the horizontal deflection circuit 15 is locked by the phase waveform generated by the VCO 5.

【0007】なお、図3中、100はIC化された部分
を示している。
[0007] In FIG. 3, reference numeral 100 denotes an IC part.

【0008】このような回路構成を採った場合、画歪、
特に、直交歪(平行四辺形歪)や垂直弓曲り歪は偏向ヨ
ークや偏向回路15で発生する。
When such a circuit configuration is adopted, image distortion,
In particular, orthogonal distortion (parallelogram distortion) and vertical bow distortion occur in the deflection yoke and the deflection circuit 15.

【0009】そこで、それらの歪を補正する場合、第1
ループのフィルター3に外部から補正波形が加えられ、
水平位相を垂直同期信号で変化させるようにしている。
Therefore, when correcting these distortions, the first
A correction waveform is externally added to the filter 3 of the loop,
The horizontal phase is changed by the vertical synchronization signal.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、第1ル
ープ回路は、引込み応答特性や対ノイズ性を考慮して時
定数が設定されているため、応答が速い場合には補正が
追従できない。
However, the first loop circuit needs to be designed in consideration of the pull-in response characteristics and noise resistance.
Since the constant is set, the correction cannot follow when the response is fast.

【0011】加えて、フィルター3に補正波形を加える
ので、周波数を変調していることになり、ループゲイン
が切換えられると、その周波数の応答特性とともに補正
が変化してしまう。
In addition, since a correction waveform is added to the filter 3, the frequency is modulated, and when the loop gain is switched, the correction changes together with the response characteristic of the frequency.

【0012】本発明の目的は、引込み応答特性に影響を
与えず、かつ補正波形が急に変化した場合にも追従でき
る水平位相補正回路を提供することにある。
It is an object of the present invention to provide a horizontal phase correction circuit which does not affect the pull-in response characteristics and can follow a sudden change in the correction waveform.

【0013】[0013]

【課題を解決するための手段】本発明に係る水平偏向回
路は、例えば図1及び図3に示すように、水平発振器5
と、この水平発振器5の発振出力の位相と入力された映
像信号の水平同期信号の位相を比較してこの水平発振器
5へ制御信号を出力する位相比較回路1とからなり、こ
の入力された映像信号の水平同期信号にロックされた出
力信号を得る第1ループ回路と、水平偏向パルスが入力
されて、この水平偏向パルスとこの第1ループ回路の出
力信号との位相を比較してその比較結果に応じた電荷を
充電するとともに、この水平偏向パルスとこの第1ルー
プ回路の出力信号との位相の比較結果に応じた充電電荷
量が、垂直周期の画歪補正の補正波形によって変化する
位相変調手段A(Q1, Q2, Q3, Q4, Q5, Q
6, C等)と、この位相変調手段Aのこの充電電荷量に
基づく出力信号によりこの水平偏向パルスと第1ループ
回路の出力信号との間の位相関係を変化させる可変位相
器11と、この可変位相器11からの出力信号により駆
動される水平偏向駆動手段15とからなり、この水平偏
向駆動手段15の出力信号が水平偏向パルスとしてこの
位相変調手段Aに入力され、この第1ループ回路の出力
信号とこの補正波形に対応してこの水平偏向駆動手段1
5の出力信号の位相がロックされる第2ループ回路とを
有することを特徴とする。
The horizontal deflection circuit according to the present invention comprises, for example, a horizontal oscillator 5 as shown in FIGS.
And a phase comparator 1 for comparing the phase of the oscillation output of the horizontal oscillator 5 with the phase of the horizontal synchronizing signal of the input video signal and outputting a control signal to the horizontal oscillator 5. A first loop circuit for obtaining an output signal locked to a horizontal synchronizing signal of a signal; a horizontal deflection pulse being input; comparing the phase of the horizontal deflection pulse with the output signal of the first loop circuit; And a charge amount corresponding to the result of comparison of the phase between the horizontal deflection pulse and the output signal of the first loop circuit is changed by the correction waveform of the vertical period image distortion correction. Means A (Q1, Q2, Q3, Q4, Q5, Q
6, C, etc.), and a variable phase shifter 11 that changes the phase relationship between the horizontal deflection pulse and the output signal of the first loop circuit by an output signal based on the charge amount of the phase modulation means A; A horizontal deflection driving means 15 driven by an output signal from the variable phase shifter 11; an output signal of the horizontal deflection driving means 15 is input to the phase modulation means A as a horizontal deflection pulse; This horizontal deflection driving means 1 corresponds to the output signal and this correction waveform.
And a second loop circuit in which the phase of the output signal is locked.

【0014】[0014]

【作用】本発明に係る水平偏向回路では、水平偏向駆動
手段からの水平偏向パルスと第1ループ回路の出力信号
との位相の比較結果に応じた充電電荷量が垂直周期の
歪補正の補正波形によって変化する位相変調手段が第2
ループ回路に設けられており、この第2ループ回路にお
ける位相合せの同期ループで補正が掛けられる。
In the horizontal deflection circuit according to the present invention, the amount of charge in accordance with the result of comparing the phase between the horizontal deflection pulse from the horizontal deflection driving means and the output signal of the first loop circuit is corrected for vertical period image distortion correction. The phase modulation means that changes according to the waveform
It is provided in a loop circuit, and is corrected by a synchronous loop for phase matching in the second loop circuit.

【0015】[0015]

【実施例】以下、本発明に係る水平位相補正回路の好適
な実施例を、図面に基いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the horizontal phase correction circuit according to the present invention will be described below with reference to the drawings.

【0016】図1には、図3のブロックA部分(第2ル
ープ回路)に設けられる回路構成図(位相変調手段)が
示されており、この回路にはマルチプライヤQ1 〜Q4
が設けられている。
FIG. 1 shows a circuit configuration diagram (phase modulation means) provided in the block A portion (second loop circuit) of FIG. 3, and this circuit includes multipliers Q 1 to Q 4.
Is provided.

【0017】マルチプライヤQ1 には第1ループからそ
の出力信号(位相パルス)が入力され、マルチプライヤ
3 には、水平偏向回路15から偏向のタイミングとし
てHパルスが入力されて位相比較が行なわれる。
The output signal (phase pulse) from the first loop is input to the multiplier Q 1, and the H pulse is input as a deflection timing from the horizontal deflection circuit 15 to the multiplier Q 3 to perform phase comparison. It is.

【0018】そして、その比較期間にトランジスタ
1 ,Q 2 に流れる電流I1 ,I2 の時間割合によっ
て、コンデンサC(積分器)に充電される電位が決ま
る。
In the comparison period, the transistor
The potential charged in the capacitor C (integrator) is determined by the time ratio of the currents I 1 and I 2 flowing through Q 1 and Q 2 .

【0019】さらに、マルチプライヤQ1、Q2のコレ
クタ端子には、差動対となっているトランジスタQ5、
Q6のコレクタ端子が夫々接続されており、トランジス
タQ5、 Q6に流れる電流がAFC補正波形Vsで変
化されるのに応答して、コンデンサCの充電電荷量が変
化する。
Further, the collector terminals of the multipliers Q1 and Q2 are connected to transistors Q5,
Q6 collector terminal of are respectively connected, transistor
The current flowing through the Q5 and Q6 changes with the AFC correction waveform Vs.
In response, the charge amount of the capacitor C changes.
Become

【0020】そしてその変化を打ち消すように、入力さ
れる2つのパルス(この位相パルス及びこのHパルス)
間の位相関係が変化される結果、補正波形信号VSによ
って水平位相が調整されることになる。
Then, two inputted pulses (the phase pulse and the H pulse) so as to cancel the change
As a result, the horizontal phase is adjusted by the correction waveform signal VS.

【0021】なお、第2ループ回路は周波数に関係な
く、位相だけを合せるループとされているとともに、そ
のループ時定数は第1ループ回路の時定数に比べて十分
に速く設定されている。
Note that the second loop circuit is a loop that matches only the phase regardless of the frequency, and the loop time constant is set sufficiently faster than the time constant of the first loop circuit.

【0022】以上説明したように、この実施例では第2
ループ回路に位相変調手段Aが設けられたので、第1ル
ープ回路および水平偏向回路15から入力される2つの
パルス間の位相関係が変化される結果、補正波形により
水平位相が変化される。
As described above, in this embodiment, the second
Since the phase modulation means A is provided in the loop circuit, the phase relationship between the two pulses input from the first loop circuit and the horizontal deflection circuit 15 is changed. As a result, the horizontal phase is changed by the correction waveform.

【0023】従って、引込み応答特性に影響されること
がなく、かつ補正波形の速い変化にも追従できるととも
に、回路のIC化も容易に行なえる。
Therefore, the circuit is not affected by the pull-in response characteristic, can follow a rapid change in the correction waveform, and can easily be integrated into a circuit.

【0024】なお、第1ループ回路で生成された位相パ
ルスが、補正波形で位相変調され、その変調されたパル
スに第2ループ回路がロックされる構成も好適である。
It is also preferable that the phase pulse generated by the first loop circuit is phase-modulated with a correction waveform, and the second loop circuit is locked to the modulated pulse.

【0025】[0025]

【発明の効果】以上の説明で理解されるように、本発明
に係る水平偏向回路は、水平偏向駆動手段からの水平偏
向パルスと第1ループ回路の出力信号との位相の比較結
果に応じた充電電荷量が垂直周期の画歪補正の補正波形
によって変化する位相変調手段が第2ループ回路に設け
られている。
As can be understood from the above description, the horizontal deflection circuit according to the present invention responds to the comparison result of the phase between the horizontal deflection pulse from the horizontal deflection driving means and the output signal of the first loop circuit. Phase modulation means in which the amount of charge changes according to the correction waveform of the vertical period image distortion correction is provided in the second loop circuit.

【0026】すなわち、第2ループ回路での位相合せの
同期ループで補正が掛けられるので、引き込み応答特性
に影響を与えることがない。
That is, since the correction is performed in the synchronous loop of the phase matching in the second loop circuit, there is no influence on the pull-in response characteristic.

【0027】また、補正波形の急な変化にも追従できる
とともに、回路のIC化に好適である。
Further, it is possible to follow a sudden change of the correction waveform, and it is suitable for circuit integration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る水平位相補正回路の好適な実施例
の回路構成図である。
FIG. 1 is a circuit configuration diagram of a preferred embodiment of a horizontal phase correction circuit according to the present invention.

【図2】テレビジョン受像機の水平同期処理を行なう回
路のブロック構成図である。
FIG. 2 is a block diagram of a circuit that performs horizontal synchronization processing of the television receiver.

【図3】従来例の回路構成図である。FIG. 3 is a circuit configuration diagram of a conventional example.

【符号の説明】[Explanation of symbols]

5 VCO 11 可変位相器 15 水平偏向回路 A 位相変調手段 Q1 〜Q4 マルチプライヤ C コンデンサ(積分器) Q5 〜Q8 トランジスタ5 VCO 11 Variable phase shifter 15 Horizontal deflection circuit A Phase modulation means Q 1 to Q 4 Multiplier C Capacitor (integrator) Q 5 to Q 8 Transistor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 孝彦 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (72)発明者 三浦 悟司 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Takahiko Tamura 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Satoshi Miura 6-35-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 水平発振器と、前記水平発振器の発振出
力の位相と入力された映像信号の水平同期信号の位相を
比較して前記水平発振器へ制御信号を出力する位相比較
回路とからなり、前記入力された映像信号の水平同期信
号にロックされた出力信号を得る第1ループ回路と、 水平偏向パルスが入力されて、前記水平偏向パルスと前
記第1ループ回路の出力信号との位相を比較してその比
較結果に応じた電荷を充電するとともに、前記水平偏向
パルスと前記第1ループ回路の出力信号との位相の比較
結果に応じた充電電荷量が、垂直周期の画歪補正の補正
波形によって変化する位相変調手段と、前記位相変調手
段の前記充電電荷量に基づく出力信号により前記水平偏
向パルスと前記第1ループ回路の出力信号との間の位相
関係を変化させる可変位相器と、前記可変位相器からの
出力信号により駆動される水平偏向駆動手段とからな
り、前記水平偏向駆動手段の出力信号が前記水平偏向パ
ルスとして前記位相変調手段に入力され、前記第1ルー
プ回路の出力信号と前記補正波形に対応して前記水平偏
向駆動手段の出力信号の位相がロックされる第2ループ
回路とを有することを特徴とする水平偏向回路。
1. A horizontal oscillator, comprising: a horizontal oscillator; and a phase comparison circuit for comparing a phase of an oscillation output of the horizontal oscillator with a phase of a horizontal synchronization signal of an input video signal and outputting a control signal to the horizontal oscillator. A first loop circuit for obtaining an output signal locked to a horizontal synchronization signal of an input video signal; and a horizontal deflection pulse being input, and comparing the phase of the horizontal deflection pulse with the output signal of the first loop circuit. In addition to charging the electric charge according to the comparison result, the charge amount according to the comparison result of the phase between the horizontal deflection pulse and the output signal of the first loop circuit is changed by the correction waveform of the vertical period image distortion correction. A phase relationship between the horizontal deflection pulse and an output signal of the first loop circuit can be changed by an output signal based on the charged amount of charge of the phase modulation unit. And phase shifter composed of a horizontal deflection drive means driven by the output signal from the variable phase shifter, the output signal of the horizontal deflection drive means is inputted to said phase modulation means as said horizontal deflection pulse, said first loop A horizontal deflection circuit, comprising: a second loop circuit in which the phase of the output signal of the horizontal deflection driving means is locked in accordance with the output signal of the circuit and the correction waveform.
JP18876191A 1991-07-29 1991-07-29 Horizontal deflection circuit Expired - Fee Related JP3348728B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18876191A JP3348728B2 (en) 1991-07-29 1991-07-29 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18876191A JP3348728B2 (en) 1991-07-29 1991-07-29 Horizontal deflection circuit

Publications (2)

Publication Number Publication Date
JPH0537798A JPH0537798A (en) 1993-02-12
JP3348728B2 true JP3348728B2 (en) 2002-11-20

Family

ID=16229312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18876191A Expired - Fee Related JP3348728B2 (en) 1991-07-29 1991-07-29 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JP3348728B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894731B2 (en) * 2001-08-31 2005-05-17 Thomson Licensing S.A. Raster distortion correction arrangement

Also Published As

Publication number Publication date
JPH0537798A (en) 1993-02-12

Similar Documents

Publication Publication Date Title
JPS59122196A (en) Method and circuit for synchronizing local oscillation of television with frequency and phase
US3973221A (en) Voltage controlled crystal oscillator apparatus
JP3348728B2 (en) Horizontal deflection circuit
EP0145224B1 (en) Stabilized color television subcarrier regenerator circuit and method
US5181116A (en) Television receiver with control of writing and reading of video memory
FI65517C (en) UTBROTTSGRINDPULSGENERATOR
US3781701A (en) Signal processing circuit for a color television receiver
EP0616474B1 (en) Television circuit utilizing color burst signal
US5351091A (en) Burst phase correcting circuit
US3946148A (en) Television receiver operable in exact or extended range tuning modes
US4345279A (en) Time base correction apparatus
JPH0369237B2 (en)
JP2794693B2 (en) Horizontal deflection circuit
US4121243A (en) Color subcarrier generator
JPS6117588Y2 (en)
JP2850363B2 (en) PLL video detector
JPS581006Y2 (en) synchronous circuit
JP2714193B2 (en) Digital television receiver
JP3420618B2 (en) Doubler circuit having 90 ° phase shift means and NTSC / PAL converter circuit
JPS6259516B2 (en)
JP2000184230A (en) Horizontal synchronizing circuit
JP3244398B2 (en) PAL color signal demodulation circuit
JPH04192885A (en) Horizontal synchronizing circuit of television receiver
JP2885441B2 (en) Color signal processing device
JP2641290B2 (en) Clock generator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees