JP3340181B2 - Semiconductor manufacturing method and system - Google Patents

Semiconductor manufacturing method and system

Info

Publication number
JP3340181B2
JP3340181B2 JP9275493A JP9275493A JP3340181B2 JP 3340181 B2 JP3340181 B2 JP 3340181B2 JP 9275493 A JP9275493 A JP 9275493A JP 9275493 A JP9275493 A JP 9275493A JP 3340181 B2 JP3340181 B2 JP 3340181B2
Authority
JP
Japan
Prior art keywords
thin film
lithography
processes
semiconductor manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9275493A
Other languages
Japanese (ja)
Other versions
JPH06310424A (en
Inventor
政俊 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9275493A priority Critical patent/JP3340181B2/en
Publication of JPH06310424A publication Critical patent/JPH06310424A/en
Application granted granted Critical
Publication of JP3340181B2 publication Critical patent/JP3340181B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70733Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075Handling workpieces outside exposure position, e.g. SMIF box

Landscapes

  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ液晶
基板(TFT液晶基板)や半導体メモリ等の半導体デバ
イスを製造する半導体の製造方法及びそのシステムに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method and a system for manufacturing a semiconductor device such as a thin film transistor liquid crystal substrate (TFT liquid crystal substrate) and a semiconductor memory.

【0002】[0002]

【従来の技術】薄膜トランジスタ液晶基板等の半導体デ
バイスを製造する工程(TFTアレイ工程、半導体ウェ
ハ処理工程)には、図4に示すように洗浄、成膜、検
査、リソグラフィー、エッチング、レジスト剥離、検査
の各プロセスがあり、これらプロセスを半導体製造プロ
セスに従って繰り返すことによりTFT液晶基板が製造
される。
2. Description of the Related Art Processes for manufacturing a semiconductor device such as a thin film transistor liquid crystal substrate (TFT array process, semiconductor wafer processing process) include cleaning, film formation, inspection, lithography, etching, resist peeling and inspection as shown in FIG. The TFT liquid crystal substrate is manufactured by repeating these processes according to the semiconductor manufacturing process.

【0003】実際の半導体製造工程では、各プロセスが
それぞれスタンドアロン (stand alone)の装置により形
成されており、これら装置が所定の間隔をおいて配置さ
れている。被処理体としての半導体ウエハはカセットに
収納され、このカセットが搬送ロボットや作業者によっ
て半導体製造プロセスに従って各スタンドアロンの装置
間に搬送される。
In an actual semiconductor manufacturing process, each process is formed by a stand-alone device, and these devices are arranged at predetermined intervals. A semiconductor wafer as an object to be processed is stored in a cassette, and the cassette is transferred between stand-alone devices by a transfer robot or an operator according to a semiconductor manufacturing process.

【0004】このように各スタンドアロンの装置により
構築した半導体製造工程では、カセット単位で半導体ウ
エハを搬送して処理するために、リードタイムが長くな
り、かつ各スタンドアロンの装置を配置するためのクリ
ーンルームのスペースを広くしなければならない。
In the semiconductor manufacturing process constructed by each stand-alone apparatus as described above, semiconductor wafers are transported and processed in cassette units, so that the lead time becomes long and a clean room for disposing each stand-alone apparatus is provided. Space must be widened.

【0005】又、ロットの滞留や作業員による搬送のた
めに、薄膜表面の変化やパーティクルの付着等によって
歩留まりが低下する。TFTアレイ工程の歩留まり悪化
の不良原因は、パーティクルに起因するものが最も多
い。パーティクルは、内部で発生する反応生成物等と外
部から侵入するものとに大別される。このうち、内部で
発生するパーティクルは、CVDやスパッタ装置で多く
発生し、この影響を極力避けるために、セルフクリーニ
ングの方法やプロセス上の工夫が必要である。
In addition, the yield is reduced due to a change in the surface of the thin film, adhesion of particles, and the like due to the lot being retained or transported by an operator. The most common cause of the deterioration of the yield in the TFT array process is caused by particles. Particles are roughly classified into reaction products and the like generated inside and particles that enter from the outside. Of these, particles generated inside are often generated in a CVD or sputtering apparatus, and a self-cleaning method or process must be devised to minimize this effect.

【0006】現在、半導体では、この問題の方がクロー
ズアップされているが、液晶では外部からのパーティク
ルの方が問題になっている。これを防ぐために、環境の
洗浄度を上げたり、付着したパーティクルや汚染を除去
するのに洗浄装置が使用されている。
[0006] At present, this problem is more closely understood in semiconductors, but in liquid crystals, particles from outside are more problematic. In order to prevent this, a cleaning apparatus is used to increase the degree of cleaning of the environment and to remove attached particles and contamination.

【0007】しかし、たとえ半導体製造並の清浄環境が
確保されたり、高価な洗浄装置を導入しても、個々の装
置や人の管理が不十分だと期待した結果が得られない。
日常、クリーネスに関しては次のような問題に確実に対
応しておくのが良いが、行き届かないのが現状である。
[0007] However, even if a clean environment equivalent to that of semiconductor manufacturing is secured or an expensive cleaning device is introduced, an expected result that the management of individual devices and persons is insufficient is not obtained.
As for daily cleanliness, it is good to be sure to address the following issues, but at present it is inadequate.

【0008】クリーンネスに関する管理・監督者の留意
事項 (a) マネジメントの問題(オペレータへの教育/躾/適
切な指示、清浄度管理) (b) 設備固有の問題(ゴミの発生/滞留/渦発生し易い
装置、ダクト吸引力) (c) 環境の問題(部屋間の圧力差、部屋内気流の乱れ、
コンタミ、定期調査) パーティクルの種類としては人体ゴミが圧倒的に多い。
部屋内で人間が装置のそばを歩行したり、作業をする
と、装置の近傍では確実にパーティクルが増加する。従
って、液晶基板のサイズが大きくなると、ゴミの付着す
る感度が高くなり、人間を確実に遠ざける必要がある。
これを現場の創意工夫で解決することは並大抵の事では
ない。
Points to be noted by managers / supervisors regarding cleanness (a) Management issues (education / training / appropriate instructions to operators, cleanliness management) (b) Equipment-specific issues (dust generation / residence / vortex) (C) Environmental problems (pressure difference between rooms, turbulence in airflow in the room,
(Contamination, periodic survey) As a type of particles, human waste is overwhelmingly dominant.
When a person walks or works near a device in a room, particles increase reliably near the device. Therefore, when the size of the liquid crystal substrate is increased, the sensitivity of dust is increased, and it is necessary to surely keep people away.
Solving this with ingenuity in the field is not a trivial matter.

【0009】一方、生産効率向上の点からマルチチャン
バを応用した枚葉式の全自動生産システムが提案されて
いる(『コストミニマムへ向けた自動化技術』次世代メ
モリのサバイバル戦略、第3回リアライズ社ブレイクス
ルーセミナ:1993年1月28日)。
On the other hand, a single-wafer-type fully automatic production system applying a multi-chamber has been proposed from the viewpoint of improving production efficiency ("Automation Technology for Cost Minimization" Survival Strategy for Next-Generation Memory, 3rd Realization Company Breakthrough Seminar: January 28, 1993).

【0010】しかしながら、枚葉式の全自動生産システ
ムでは、各プロセス装置の信頼性が低いために、システ
ムの稼働率が低下し、全体として生産効率の向上に寄与
していない。
However, in the single-wafer type fully automatic production system, since the reliability of each process device is low, the operation rate of the system is reduced, and it does not contribute to the improvement of the production efficiency as a whole.

【0011】[0011]

【発明が解決しようとする課題】以上のように各スタン
ドアロンの装置により構築した半導体製造工程では、リ
ードタイムが長く、かつ広いスペースのクリーンルーム
が必要となる。又、ロットの滞留や作業員による搬送の
ために、薄膜表面の変化やパーティクルの付着等によっ
て歩留まりが低下する。
As described above, in the semiconductor manufacturing process constructed by each stand-alone apparatus, a clean room having a long lead time and a large space is required. In addition, the yield decreases due to changes in the surface of the thin film, adhesion of particles, and the like due to stagnation of the lot and transport by the worker.

【0012】又、枚葉式の全自動生産システムでは、シ
ステムの稼働率が低下して生産効率の向上に寄与しな
い。そこで本発明は、リードタイムを短縮するとともに
クリーンルームの省スペース化、歩留まりの向上を図
り、さらにプロセスの拡張を容易にできる半導体の製造
方法及びそのシステムを提供することを目的とする。
Further, in a single-wafer type fully automatic production system, the operating rate of the system is reduced and does not contribute to an improvement in production efficiency. SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor manufacturing method and a system thereof that can reduce the lead time, save space in a clean room, improve the yield, and can easily expand the process.

【0013】[0013]

【課題を解決するための手段】請求項1によれば、半導
体製造におけるリソグラフィ関連及び薄膜形成に関連す
一連の各プロセスのうち互いに処理の関連する各プロ
セスを連結してそれぞれモジュール化した複数のユニッ
ト工程を形成し、このうち薄膜形成に関連する各プロセ
スを連結したユニット工程を真空一貫ラインに構成し、
かつ複数のユニット工程は、半導体製造の全プロセスに
応じたユニット数だけ搬送路に沿って増設、交換が可能
に配置され、かつ搬送路に半導体製造の被処理体を搬送
させることにより複数のユニット工程間を連結して半導
体製造プロセスの全体を構築し、さらに搬送路を介して
複数のユニット工程間に半導体製造の被処理体を複数ず
つバッチ搬送させ、かつこのバッチ搬送によって被処理
体を各ユニット工程間に搬送するときのバッファとして
機能させる半導体の製造方法である。
According to the first aspect of the present invention, a plurality of modules, each of which is related to each other in a series of processes related to lithography and thin film formation in semiconductor manufacturing, which are connected to each other, are modularized. Unit processes are formed, of which unit processes linking the processes related to thin film formation are integrated into a vacuum integrated line,
And a plurality of units process, expansion along the transport path by the number of units corresponding to the whole process of semiconductor manufacturing, replaceable
To be processed and transported to the transport path
By connecting a plurality of unit processes, the entire semiconductor manufacturing process is constructed, and further via a transport path.
This is a semiconductor manufacturing method in which a plurality of objects to be processed in semiconductor manufacturing are batch-transported between a plurality of unit processes , and the semiconductor device functions as a buffer when the objects to be processed are transported between the unit processes by the batch transport.

【0014】請求項2によれば、上記ユニット工程は、
半導体製造におけるレジスト塗布等のリソグラフィ関連
の各プロセスを連結したリソグラフィ工程半導体製
におけるエッチング等の薄膜形成に関連する各プロセ
スを連結した薄膜工程とから成り、これらリソグラフィ
工程及び薄膜工程を半導体製造の全プロセスに応じて連
結するものである。
According to claim 2, the unit process includes:
A lithography step of concatenating lithography-related for each process of the resist coating and the like in semiconductor manufacturing, manufactured by semiconductor
It consists of a thin-film process linked each process relating to thin film formation such as etching in the forming, is intended for coupling in accordance with all the processes of these lithography process and thin film process semiconductor manufacturing.

【0015】請求項3によれば、上記リソグラフィ工程
は、被処理体に対するレジスト処理、露光処理、現像の
一連の各プロセスをユニット化したものである。請求項
4によれば、上記薄膜工程は、被処理体に対するエッチ
ング処理、レジスト剥離処理、洗浄、成膜の一連の各プ
ロセスをユニット化したものである。
According to the third aspect, the lithography step is a unit of a series of processes of resist processing, exposure processing, and development for the object to be processed. According to the fourth aspect, in the thin film process, a series of processes of an etching process, a resist stripping process, a cleaning process, and a film forming process for a target object are unitized.

【0016】請求項5によれば、半導体製造の被処理体
に対するレジスト塗布等のリソグラフィ関連の一連の各
プロセスを連結してユニット化したリソグラフィ手段
と、被処理体に対するエッチング等の薄膜形成に関連す
る一連の各プロセスを連結すると共に真空一貫ラインを
構成してユニット化した薄膜手段と、リソグラフィ手段
及び薄膜手段に被処理体を複数ずつバッチ搬送させるた
めの搬送路と、記バッチ搬送によってリソグラフィ手段
及び前記薄膜手段間を搬送するときのバッファとして機
能するカセットと、リソグラフィ手段及び薄膜手段を連
結して構築される半導体製造プロセスの全体のラインに
より製造される半導体デバイスの監視等を行う監視制御
手段とを備えリソグラフィ手段及び薄膜手段は、それ
ぞれ半導体製造の全プロセスに応じたユニット数だけ搬
送路に沿って増設、交換が可能に配置される半導体の製
造システムである。
According to the fifth aspect, an object to be processed in semiconductor manufacturing
Series of lithography related products such as resist coating for
Lithographic means united by connecting processes
Related to thin film formation such as etching of the workpiece
And a continuous vacuum line.
Structured and unitized thin film means and lithography means
And batch-transferring a plurality of workpieces to thin film means.
Transport path and lithography means by batch transport
Monitoring control means for monitoring a semiconductor device manufactured by an entire line of a semiconductor manufacturing process constructed by connecting a lithography means and a thin film means, and a cassette functioning as a buffer when transferring between the thin film means; Wherein the lithographic means and the thin film means comprise
Each unit is transported by the number of units according to the entire semiconductor manufacturing process.
This is a semiconductor manufacturing system that can be extended and replaced along a transmission path .

【0017】請求項6によれば、上記リソグラフィ手段
は、被処理体に対するレジスト処理、露光処理、現像の
一連の各プロセスをユニット化したものである。請求項
7によれば、上記薄膜手段は、被処理体に対するエッチ
ング処理、レジスト剥離処理、洗浄、成膜の一連の各プ
ロセスをユニット化したものである。
According to the sixth aspect, the lithography means unitizes a series of processes of resist processing, exposure processing, and development for the object to be processed. According to the seventh aspect, the thin film means unitizes a series of processes of etching processing, resist stripping processing, cleaning, and film formation on the object to be processed.

【0018】請求項8によれば、半導体基板を搬送する
ための搬送路と、この搬送路に搬送される半導体基板に
対してレジスト塗布、露光処理、現像等のリソグラフィ
関連の一連の各プロセスを連結してユニット化し、かつ
半導体製造プロセスに従って搬送路に沿って増設、交換
されるリソグラフィ手段と、搬送路に搬送される半導体
基板に対するエッチング処理、レジスト剥離、検査、洗
浄、成膜、検査等の薄膜形成に関連する一連の各プロセ
スを連結すると共に真空一貫ラインに構成してユニット
化し、かつ半導体製造プロセスに従って搬送路に沿って
増設、交換される薄膜手段と、半導体基板を複数収納
し、これら半導体基板を搬送路にバッチ搬送させるため
のカセットと、このカセットを載せて搬送路に走行し、
バッチ搬送によって複数の半導体基板を各ユニット間を
搬送するときのバッファとして機能させる自動搬送ロボ
ットと、リソグラフィ手段及び薄膜手段を連結して構築
される半導体製造全体のラインにより製造される薄膜ト
ランジスタ製造装置の装置管理、生産管理等を行う監視
制御手段とを備えた半導体の製造システムである。
According to the eighth aspect, a transport path for transporting the semiconductor substrate and a series of lithography-related processes such as resist coating, exposure processing, and development on the semiconductor substrate transported to the transport path are performed. Lithography means that are connected and unitized and added and replaced along the transport path according to the semiconductor manufacturing process, and etching, resist peeling, inspection, cleaning, and film formation for the semiconductor substrate transported to the transport path , A series of processes related to thin film formation such as inspection, etc. are connected and configured into a united vacuum line, and a plurality of thin film means and semiconductor substrates are added and replaced along a transport path according to a semiconductor manufacturing process. A cassette for storing and carrying these semiconductor substrates in batches on a transport path, and loading the cassette and traveling on the transport path,
An automatic transfer robot that functions as a buffer when transferring a plurality of semiconductor substrates between units by batch transfer, and a thin film transistor manufacturing apparatus manufactured by an entire semiconductor manufacturing line constructed by connecting lithography means and thin film means. This is a semiconductor manufacturing system provided with monitoring control means for performing device management, production management, and the like.

【0019】[0019]

【作用】請求項1によれば、半導体製造におけるリソグ
ラフィ関連及び薄膜形成に関連する一連の各プロセスの
うち互いに処理の関連する各プロセスを連結して複数の
モジュール化されたユニット工程を形成し、このうち薄
膜形成に関連する各プロセスを連結したユニット工程を
真空一貫ラインに構成し、そして、これらユニット工程
を半導体製造の全プロセスに応じたユニット数だけ搬送
路に沿って増設、交換が可能に配置し、かつ搬送路に半
導体製造の被処理体を複数ずつバッチ搬送させることに
より連結して半導体製造プロセスの全体を構築し、各ユ
ニット工程間の被処理体の搬送バッファとして機能
る。
According to the first aspect, a plurality of modularized unit steps are formed by connecting respective processes related to each other among a series of processes related to lithography and thin film formation in semiconductor manufacturing, Of these, unit processes connecting the processes related to thin film formation are configured into a vacuum integrated line, and these unit processes are transported by the number of units according to the entire semiconductor manufacturing process.
The entire semiconductor manufacturing process is connected by batch-transferring multiple objects to be processed in the semiconductor manufacturing process to the transfer route , and the entire semiconductor manufacturing process is constructed. of function conveyance body as a buffer
To Ru.

【0020】請求項2によれば、ユニット工程として、
レジスト塗布等のリソグラフィ関連の各プロセスを連結
したリソグラフィ工程、及びエッチング等の薄膜形成に
関連する各プロセスを連結した薄膜工程を形成し、これ
らリソグラフィ工程及び薄膜工程を半導体製造の全プロ
セスに応じて連結して半導体を製造する。
According to claim 2, as a unit process,
Form a lithography step that links each lithography-related process such as resist coating, and a thin-film step that links each process related to thin-film formation such as etching.These lithography and thin-film steps are performed according to the entire semiconductor manufacturing process. A semiconductor is manufactured by coupling.

【0021】請求項3によれば、リソグラフィ工程にお
いて被処理体に対するレジスト処理、露光処理、現像を
1サイクルとして処理している。請求項4によれば、薄
膜工程において被処理体に対するエッチング処理、レジ
スト剥離処理、洗浄、成膜を1サイクルとして処理して
いる。
According to the third aspect, in the lithography step, the resist processing, exposure processing, and development for the object to be processed are performed as one cycle. According to the fourth aspect, in the thin film process, an etching process, a resist stripping process, a cleaning process, and a film forming process are performed as one cycle on the object.

【0022】請求項5によれば、半導体製造における被
処理体を搬送させるための搬送路に対し、リソグラフィ
関連の一連の各プロセスを連結してユニット化したリソ
グラフィ手段と薄膜形成に関連する一連の各プロセスを
連結すると共に真空一貫ラインを構成してユニット化し
た薄膜手段とを半導体製造プロセスに従って設けられ
る。これらリソグラフィ手段及び薄膜手段は、それぞれ
半導体製造の全プロセスに応じたユニット数だけ搬送路
に沿って増設、交換が可能に配置される。搬送路には、
カセットによって被処理体を複数ずつバッチ搬送され、
各ユニット間を搬送するときのバッファとして機能す
る。そして、リソグラフィ手段及び薄膜手段を連結して
構築される半導体製造プロセスの全体のラインによる半
導体デバイスの製造が監視等される。
According to claim 5, the semiconductor with respect to the transporting path for transporting the object to be processed in the manufacture, of a series related to lithography unit and a thin film formation unitized by connecting lithography-related set of each process A thin film means uniting each process and forming a united vacuum line is provided in accordance with the semiconductor manufacturing process. These lithography means and thin film means are respectively
Conveyance paths by the number of units according to all semiconductor manufacturing processes
Along with, it is arranged so as to be replaceable. In the transport path,
A plurality of workpieces are batch-conveyed by the cassette,
Functions as a buffer when transporting between units. Then, the production of the semiconductor device by the entire line of the semiconductor production process constructed by connecting the lithography means and the thin film means is monitored and the like.

【0023】請求項6によれば、リソグラフィ手段にお
いて被処理体に対するレジスト処理、露光処理、現像の
一連の処理が行われる。請求項7によれば、薄膜手段に
おいて被処理体に対するエッチング処理、レジスト剥離
処理、洗浄、成膜の一連の処理が行われる。
According to the sixth aspect, a series of processes of resist processing, exposure processing, and development on the object to be processed are performed by the lithography means. According to the seventh aspect, a series of processes of etching, resist stripping, cleaning, and film formation are performed on the object to be processed in the thin film means.

【0024】請求項8によれば、半導体基板を搬送する
ための搬送路に対し、半導体基板に対してレジスト塗
布、露光処理、現像等のリソグラフィ関連の一連の各プ
ロセスを連結してユニット化したリソグラフィ手段と、
エッチング処理、レジスト剥離、検査、洗浄、成膜、検
査等の薄膜形成に関連する一連の各プロセスを連結する
と共に真空一貫ラインに構成してユニット化した薄膜手
段とを半導体製造プロセスに従って増設、交換して設け
る。搬送路には、半導体基板を複数収納したカセットを
載せて自動搬送ロボットが走行し、各ユニット間を複数
の半導体基板をバッチ搬送する。このバッチ搬送によっ
て複数の半導体基板をリソグラフィ手段と薄膜手段との
相互間に搬送するときのバッファとして機能する。そし
て、リソグラフィ手段及び薄膜手段を連結して構築され
る半導体製造全体のラインにより製造される薄膜トラン
ジスタ製造装置の装置管理、生産管理等が行われる。
According to the present invention, a series of lithography-related processes such as resist coating, exposure processing, and development are connected to the semiconductor substrate to form a unit with respect to the transport path for transporting the semiconductor substrate. Lithographic means;
Connects a series of processes related to thin film formation such as etching, resist stripping, inspection, cleaning, film formation, inspection, etc., and adds and exchanges thin film means configured as a united vacuum line in accordance with the semiconductor manufacturing process. Provided. An automatic transfer robot travels with a cassette containing a plurality of semiconductor substrates loaded on the transfer path, and batch-transfers a plurality of semiconductor substrates between units. The batch transfer functions as a buffer when a plurality of semiconductor substrates are transferred between the lithography unit and the thin film unit. Then, device management, production management, and the like of the thin film transistor manufacturing apparatus manufactured by the entire semiconductor manufacturing line constructed by connecting the lithography means and the thin film means are performed.

【0025】[0025]

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1はTFT液晶基板のアレイ工程の製
造プロセスに適用した半導体製造システムの構成図であ
る。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a semiconductor manufacturing system applied to a manufacturing process of an array process of a TFT liquid crystal substrate.

【0026】搬送路1には、自動搬送ロボット2が走行
するものとなっている。この自動搬送ロボット2は、被
処理体である半導体ウエハを複数収納するカセット3を
載せて搬送(バッチ搬送)するものとなっている。な
お、このバッチ搬送は、フレキシビリティと信頼性の両
面を考慮して行われている。又、この自動搬送ロボット
2は、コントロール室4からの無線による指令に従って
走行速度、走行方向等の走行制御を行なう機能を有して
いる。
An automatic transfer robot 2 runs on the transfer path 1. The automatic transport robot 2 transports (batch transports) a cassette 3 for accommodating a plurality of semiconductor wafers as objects to be processed by placing the cassette 3 thereon. The batch transfer is performed in consideration of both flexibility and reliability. Further, the automatic transfer robot 2 has a function of performing traveling control such as traveling speed and traveling direction in accordance with a wireless command from the control room 4.

【0027】又、搬送路1には、複数のリソグラフィ工
程A1〜A7及び複数の薄膜工程B1〜B8が配置され
ている。つまり、TFT液晶基板のアレイ工程の製造プ
ロセスは、(1) 洗浄、(2) 成膜、(3) リソグラフィ、
(4) エッチング、(5) レジスト剥離、(6) 検査(評価)
の一連のプロセスを1サイクルとして繰り返し処理され
る。そこで、これら一連のプロセスをリソグラフィ工程
A1〜A7及び薄膜工程B1〜B8に2分してそれぞれ
をクラスタ化し、自動搬送ロボット2により連結した構
成となっている。
The transport path 1 is provided with a plurality of lithography steps A1 to A7 and a plurality of thin film steps B1 to B8. In other words, the manufacturing process of the array process of the TFT liquid crystal substrate includes (1) cleaning, (2) film formation, (3) lithography,
(4) etching, (5) resist stripping, (6) inspection (evaluation)
Are repeated as one cycle. Therefore, a series of these processes is divided into lithography processes A1 to A7 and thin film processes B1 to B8, and each is clustered and connected by the automatic transfer robot 2.

【0028】各リソグラフィ工程A1〜A7は、レジス
ト処理、露光、現像等の一連の各プロセスを1サイクル
としてユニット化したもので、マルチチャンバを使って
クラスタ化し、小形化されている。
Each of the lithography steps A1 to A7 is a unit in which a series of processes such as resist processing, exposure, development and the like are made as one cycle, and is clustered using a multi-chamber to be miniaturized.

【0029】各薄膜工程B1〜B8は、エッチング処
理、レジスト剥離処理、洗浄、成膜等の一連の各プロセ
スを1サイクルとしてユニット化したもので、成膜やエ
ッチングを中心にウエット処理をドライ化し、マルチチ
ャンバで連結した枚葉の真空一貫ラインを構成してい
る。例えば、薄膜工程B1において成膜5a、洗浄5b
が設けられている。
Each of the thin film processes B1 to B8 is a unit of a series of processes such as an etching process, a resist stripping process, a cleaning process, and a film forming process. The wet process is mainly performed by film forming and etching. , Constitute a single-wafer integrated vacuum line connected by a multi-chamber. For example, in the thin film process B1, the film formation 5a, the cleaning 5b
Is provided.

【0030】以上のように成膜やエッチングを中心にウ
エット処理をドライ化し、検査を自動化し、マルチチャ
ンバを使って連結し、さらにリソグラフィ工程をクラス
タ化し、これらを自動搬送ロボット2により連結したの
で、TFT液晶基板のアレイ工程の製造プロセスの1サ
イクル(洗浄、成膜、リソグラフィ、エッチング、レジ
スト剥離、検査)が標準モジュール化される。
As described above, the wet processing is mainly performed for film formation and etching, the inspection is automated, the connection is performed using a multi-chamber, the lithography process is clustered, and these are connected by the automatic transfer robot 2. One cycle of a manufacturing process (cleaning, film formation, lithography, etching, resist peeling, inspection) of the TFT liquid crystal substrate array process is standardized.

【0031】従って、例えばリソグラフィ工程A1及び
薄膜工程B1を1サイクルの標準モジュールとして製造
プロセスに従って増設、連結することにより、TFT液
晶基板のアレイ工程の製造プロセスの全体が構築される
ものとなっている。
Therefore, for example, by adding and connecting the lithography process A1 and the thin film process B1 as a one-cycle standard module according to the manufacturing process, the entire manufacturing process of the array process of the TFT liquid crystal substrate is constructed. .

【0032】ここで、マルチチャンバに取り付くプロセ
スチャンバは、標準化されており、互換性を持ってい
る。又、真空一貫化ラインとリソグラフィ工程内では、
枚葉式で処理され、ロード/アンロード部にはカセット
・ステーションを設けてバッファの機能を持たせてい
る。
Here, the process chamber attached to the multi-chamber is standardized and has compatibility. Also, in the vacuum integration line and the lithography process,
Processing is performed in a single-wafer manner, and a cassette station is provided in the loading / unloading section to have a buffer function.

【0033】各リソグラフィ工程A1〜A7と各薄膜工
程B1〜B8との間においてカセット3は、バッファと
しての役目を果たす。すなわち、このバッファの方式に
は、落下方式とプール方式とがある。
The cassette 3 serves as a buffer between each of the lithography steps A1 to A7 and each of the thin film steps B1 to B8. That is, the buffer system includes a falling system and a pool system.

【0034】落下方式は、図2に示すように例えば薄膜
工程B1からリソグラフィ工程A1に移るラインにおい
て、薄膜工程B1が停止すると、薄膜工程B1で処理さ
れたc−d間の在庫分でリソグラフィ工程A1が稼働し
続ける。逆にリソグラフィ工程A1が停止すると、b−
c間に在庫が溜まり、薄膜工程B1が稼働し続けること
ができる。
As shown in FIG. 2, when the thin film process B1 is stopped in a line where the thin film process B1 is shifted to the lithography process A1 as shown in FIG. A1 keeps running. Conversely, when the lithography step A1 stops, b-
Inventory accumulates during c, and the thin film process B1 can continue to operate.

【0035】プール方式は、図3に示すように薄膜工程
B1が停止すると、c上の在庫分でリソグラフィ工程A
1が稼働し続ける。リソグラフィ工程A1が停止する
と、d上に在庫が溜まる時間において薄膜工程B1が稼
働し続けることができる。従って、各リソグラフィ工程
A1〜A7及び各薄膜工程B1〜B8の復帰は、在庫の
処理時間内に修まるように設定される。
In the pool method, when the thin film process B1 is stopped as shown in FIG.
1 keeps running. When the lithography process A1 is stopped, the thin film process B1 can continue to operate during the time when inventory is accumulated on d. Therefore, the return of each of the lithography steps A1 to A7 and each of the thin film steps B1 to B8 is set so as to be completed within the stock processing time.

【0036】コントロール室4は、自動搬送ロボット2
の走行制御を行なう他に、各リソグラフィ工程A1〜A
7及び各薄膜工程B1〜B8により構築された製造プロ
セスにより製造される薄膜トランジスタ液晶基板の品質
管理、生産管理等を行ない、かつ各プロセスでの処理時
間、故障頻度、故障時の復元時間、中間在庫等を管理す
る機能を有している。
The control room 4 contains the automatic transfer robot 2
In addition to performing the traveling control, each of the lithography processes A1 to A
7 and quality control and production control of the thin film transistor liquid crystal substrate manufactured by the manufacturing process constructed by the thin film processes B1 to B8, and processing time, failure frequency, restoration time at the time of failure, intermediate stock in each process. And the like.

【0037】次に上記の如く構成された装置の作用につ
いて説明する。TFT液晶基板のアレイ工程の製造プロ
セスの1サイクルに従って、各リソグラフィ工程A1〜
A7及び各薄膜工程B1〜B8が増設、連結され、これ
により上記製造プロセスが構築される。
Next, the operation of the device configured as described above will be described. According to one cycle of the manufacturing process of the array process of the TFT liquid crystal substrate, each lithography process A1
A7 and each of the thin film processes B1 to B8 are added and connected, whereby the manufacturing process is constructed.

【0038】複数の半導体ウエハがカセットに収納さ
れ、このカセットごと自動搬送ロボット2に載せられ
る。この自動搬送ロボット2は、カセット3を載せた状
態で、コントロール室4からの無線による指令に従って
搬送路1を走行し、先ず薄膜工程B1に到達する。
A plurality of semiconductor wafers are stored in a cassette, and the entire cassette is placed on the automatic transfer robot 2. The automatic transfer robot 2 travels on the transfer path 1 in accordance with a wireless command from the control room 4 with the cassette 3 mounted thereon, and reaches the thin film process B1 first.

【0039】この薄膜工程B1においてカセット3は、
ロード/アンロード部によりカセット・ステーションに
ロードされる。この薄膜工程B1で、各半導体ウエハが
枚葉式で処理され、洗浄、成膜の各プロセスの処理が真
空一貫化ラインで行なわれる。これらプロセス処理の行
なわれた各半導体ウエハは、再びカセット3に収納さ
れ、ロード/アンロード部により自動搬送ロボット2に
アンロードされる。
In the thin film process B1, the cassette 3
Loaded to the cassette station by the load / unload section. In the thin film process B1, each semiconductor wafer is processed in a single wafer process, and the processes of cleaning and film formation are performed in a vacuum integrated line. Each of the semiconductor wafers that have been subjected to these process processes is again stored in the cassette 3 and is unloaded to the automatic transfer robot 2 by the load / unload unit.

【0040】この自動搬送ロボット2は、再びカセット
3を載せた状態で、コントロール室4からの無線による
指令に従って搬送路1を走行し、次にリソグラフィー工
程A1に到達する。
The automatic transfer robot 2 travels on the transfer path 1 in accordance with a wireless command from the control room 4 with the cassette 3 mounted again, and then reaches the lithography step A1.

【0041】このリソグラフィー工程A1においてカセ
ット3は、ロード/アンロード部によりカセット・ステ
ーションにロードされる。このリソグラフィー工程A1
で、各半導体ウエハは枚葉式で処理され、レジスト処
理、露光、現像の一連の各プロセスが処理される。これ
らプロセス処理の行なわれた各半導体ウエハは、再びカ
セット3に収納され、ロード/アンロード部により自動
搬送ロボット2にアンロードされる。
In the lithography step A1, the cassette 3 is loaded into the cassette station by the loading / unloading section. This lithography step A1
Each semiconductor wafer is processed in a single-wafer manner, and a series of processes of resist processing, exposure, and development are performed. Each of the semiconductor wafers that have been subjected to these process processes is again stored in the cassette 3 and is unloaded to the automatic transfer robot 2 by the load / unload unit.

【0042】この自動搬送ロボット2は、カセット3を
載せた状態で、コントロール室4からの無線による指令
に従って搬送路1を走行し、次に薄膜工程B2に到達す
る。この薄膜工程B3において上記同様にカセット3は
カセット・ステーションにロードされる。この薄膜工程
B3で、各半導体ウエハは枚葉式で処理され、エッチン
グ、レジスト剥離、検査の各プロセスの処理が真空一貫
化ラインで行なわれる。これらプロセス処理の行なわれ
た各半導体ウエハは、再びカセット3に収納され、上記
同様に自動搬送ロボット2にアンロードされる。
The automatic transfer robot 2 travels on the transfer path 1 in accordance with a wireless command from the control room 4 with the cassette 3 mounted thereon, and then reaches the thin film process B2. In this thin film step B3, the cassette 3 is loaded into the cassette station as described above. In the thin-film process B3, each semiconductor wafer is processed in a single-wafer manner, and the processes of etching, resist stripping, and inspection are performed in a vacuum integrated line. Each of the semiconductor wafers that have undergone these processes is again stored in the cassette 3 and unloaded to the automatic transfer robot 2 as described above.

【0043】以上の各プロセスにより半導体ウエハに対
し、TFT液晶基板のアレイ工程の製造プロセスにおけ
る洗浄、成膜、リソグラフィ、エッチング、レジスト剥
離、検査の一連のプロセスの1サイクルが終了する。
Through each of the above processes, one cycle of a series of processes of cleaning, film formation, lithography, etching, resist peeling, and inspection in the manufacturing process of the TFT liquid crystal substrate array process is completed for the semiconductor wafer.

【0044】ここで、半導体を収納するカセット3を、
例えば薄膜工程B1からリソグラフィ工程A1に搬送す
る場合、薄膜工程B1が停止すると、図2に示すように
薄膜工程B1で処理されたc−d間の在庫分でリソグラ
フィ工程A1が稼働し続ける。又、リソグラフィ工程A
1が停止すると、b−c間に在庫が溜まり、薄膜工程B
1が稼働し続ける。
Here, the cassette 3 for storing semiconductors is
For example, when the thin film process B1 is conveyed from the thin film process B1 to the lithography process A1, when the thin film process B1 is stopped, the lithography process A1 continues to operate with the stock between cd processed in the thin film process B1 as shown in FIG. Also, the lithography process A
1 stops, the stock is accumulated between bc and the thin film process B
1 keeps running.

【0045】なお、薄膜工程B1からリソグラフィ工程
A1に搬送される場合は、上記の如く図3に示すプール
方式によるバッファ機能も使用される。以上のように製
造プロセスの1サイクルが終了すると、これ以降、半導
体ウエハはカセット3に複数収納された状態で、薄膜工
程B2、リソグラフィー工程A2、…、に搬送されて製
造プロセスの各サイクルが繰り返し行なわれる。
When the film is transferred from the thin film process B1 to the lithography process A1, the buffer function by the pool method shown in FIG. 3 is used as described above. When one cycle of the manufacturing process is completed as described above, the semiconductor wafers are transferred to the thin film process B2, the lithography process A2,... While being stored in the cassette 3, and each cycle of the manufacturing process is repeated. Done.

【0046】そうして、全リソグラフィ工程A1〜A7
及び薄膜工程B1〜B8での各プロセス処理が終了する
と、薄膜トランジスタ液晶基板が製造される。一方、コ
ントロール室4では、薄膜トランジスタ製造装置の装置
管理、生産管理等を行ない、かつ各プロセスでの処理時
間、故障頻度、故障時の復元時間、中間在庫等を管理す
る。
Then, all the lithography steps A1 to A7
After the completion of each process in the thin film processes B1 to B8, a thin film transistor liquid crystal substrate is manufactured. On the other hand, the control room 4 performs device management, production management, and the like of the thin film transistor manufacturing apparatus, and also manages processing time, failure frequency, failure restoration time, intermediate stock, and the like in each process.

【0047】このように上記一実施例においては、薄膜
トランジスタ液晶基板の製造におけるレジスト塗布等の
リソグラフィ関連の各プロセスを連結したリソグラフィ
工程A1〜A7と、エッチング等の薄膜形成に関連する
各プロセスを連結した薄膜工程B1〜B8を形成して、
これら工程を半導体製造の全プロセスに応じて増設、連
結するようにしたので、枚葉処理の一貫ラインとして構
成できて従来のスタンドアロン装置を併設した生産形態
と比較してリードタイムを短縮できる。
As described above, in the above-described embodiment, the lithography steps A1 to A7 in which the lithography-related processes such as resist coating in the production of the thin film transistor liquid crystal substrate are connected to the lithography steps A1 to A7 in which the processes related to thin-film formation such as etching are connected. Forming thin film steps B1 to B8,
Since these steps are added and connected in accordance with the entire semiconductor manufacturing process, it can be configured as an integrated line for single-wafer processing, and the lead time can be shortened as compared with a conventional production mode provided with a stand-alone device.

【0048】又、各プロセスを統合してクラスタ化した
ので、工程を短縮できると共にリードタイムの短縮にも
寄与でき、さらにクリーンルームの省スペース化にも寄
与できる。この省スペース化は、各プロセスのユニット
が中央の搬送路1を共用して配置されていることも寄与
している。
Further, since each process is integrated and clustered, it is possible to reduce the number of steps and to reduce the lead time, and further to contribute to the space saving of the clean room. This space saving also contributes to the fact that the units of each process are arranged so as to share the central transport path 1.

【0049】さらに、成膜工程B1〜B8は真空一貫ラ
インを構成しているので、大気にさらされず薄膜トラン
ジスタ液晶基板の信頼性、パーティクルの付着がなくな
り、歩留まりが向上する。
Further, since the film forming steps B1 to B8 form a vacuum integrated line, the thin film transistor liquid crystal substrate is not exposed to the air, the reliability and the adhesion of particles are eliminated, and the yield is improved.

【0050】又、リソグラフィ工程と薄膜工程とをクラ
スタ化し、これら工程を自動搬送ロボット2により連結
した製造プロセスをモジュール化したので、製造プロセ
スに従って増設、つまり拡張が容易にできる。つまり、
マルチチャンバを導入し、空ポートを準備したり、プロ
セスチャンバの取り付け寸法を標準化するので、任意に
交換や追加ができる。この場合、新方式のリソグラフィ
工程や薄膜工程を連結する場合でも、搬送路1のインタ
フェースを標準化することにより容易に追加できる。
Further, since the lithography process and the thin film process are clustered and the manufacturing process in which these processes are connected by the automatic transfer robot 2 is modularized, expansion, that is, expansion can be easily performed according to the manufacturing process. That is,
Since a multi-chamber is introduced, empty ports are prepared, and the mounting dimensions of the process chamber are standardized, it can be replaced or added arbitrarily. In this case, even when a new type of lithography process or thin film process is connected, it can be easily added by standardizing the interface of the transport path 1.

【0051】そして、リソグラフィ工程と薄膜工程との
間にカセット・ステーションを設けたので、半導体ウエ
ハを収納したカセット3に対するバッファ機能を備える
ことができ、システムの信頼性からくるダウンタイムを
少なくできる。
Since the cassette station is provided between the lithography process and the thin film process, a buffer function for the cassette 3 containing semiconductor wafers can be provided, and downtime due to system reliability can be reduced.

【0052】ここで、上記装置の特徴をまとめると次の
通りになる。 a.設備投資額が安い…クリーンルームの面積が小さ
い。装置コストが安い。洗浄装置が省略できる。(プロ
セスの相乗効果) b.故障、工程変更にフレキシビリティがある…真空一
貫化ラインとリソグラフィ間の搬送ロボットで任意の工
程に搬送できる。
Here, the features of the above-mentioned device are summarized as follows. a. Capital investment is low ... The area of the clean room is small. Equipment cost is low. A cleaning device can be omitted. (Synergy of process) b. Flexibility in failure and process change ... Can be transferred to any process by a transfer robot between the integrated vacuum line and lithography.

【0053】c.清浄な空間環境…人から完全に隔離さ
れている。表面の変質防止が可能(歩留向上、特性の安
定化) d.リードタイムが短い…インラインで稼働 e.ランニングコストが安い…処理のドライ化(薬品、
水)、クリーンルーム面積が少なく空調の維持費が安く
なる。
C. A clean space environment ... completely isolated from humans. Prevents surface deterioration (improves yield and stabilizes characteristics) d. Short lead time ... Operates inline e. Running cost is low. Dry processing (chemicals,
Water), clean room area is small, and air conditioning maintenance costs are low.

【0054】f.管理が容易…標準化により保守が容
易。インラインで生産管理が容易。なお、本発明は上記
一実施例に限定されるものでなくその要旨を変更しない
範囲で変形してもよい。
F. Easy management: Easy maintenance due to standardization. Easy in-line production management. Note that the present invention is not limited to the above-described embodiment, and may be modified without departing from the scope of the invention.

【0055】例えば、リソグラフィ工程は、レジスト処
理、露光処理、現像の一連の各プロセスに限ることはな
く、プロセスに応じてレジスト処理のみとしてもよい。
同様に薄膜工程もエッチング処理、レジスト剥離処理、
洗浄、成膜の一連の各プロセスに限ることはなくエッチ
ング処理、洗浄のみとしてもよい。
For example, the lithography process is not limited to a series of processes of a resist process, an exposure process, and a development process, but may be a resist process alone depending on the process.
Similarly, in the thin film process, etching, resist stripping,
The process is not limited to a series of cleaning and film forming processes, but may be etching and cleaning alone.

【0056】又、薄膜トランジスタ液晶基板の製造プロ
セスに限らず、他の半導体デバイス、例えば半導体メモ
リの製造にも適用できる。この場合、上記の如くリソグ
ラフィ工程及び薄膜工程における一連のプロセスもその
製造プロセスに従って形成される。
The present invention is not limited to the manufacturing process of the thin film transistor liquid crystal substrate, but can be applied to the manufacture of other semiconductor devices, for example, semiconductor memories. In this case, a series of processes in the lithography process and the thin film process are formed according to the manufacturing process as described above.

【0057】[0057]

【発明の効果】以上詳記したように本発明によれば、
導体製造におけるリソグラフィ関連及び薄膜形成に関連
する一連の各プロセスのうち互いに処理の関連する各プ
ロセスを連結してそれぞれモジュール化した複数のユニ
ット工程を形成し、これらユニット工程を半導体製造の
全プロセスに応じたユニット数だけ搬送路に沿って増
設、交換が可能に配置し、かつ搬送路に半導体製造の被
処理体を搬送させることにより複数のユニット工程間を
連結して半導体製造プロセスの全体を構築し、さらに搬
送路を介して複数のユニット工程間に半導体製造の被処
理体を複数ずつバッチ搬送させるので、半導体製造プロ
セスの全体に従って増設、交換が容易にでき、そのうえ
リードタイムを短縮するとともにクリーンルームの省ス
ペース化が図れ、真空一貫ラインの構成により大気にさ
らすことなく半導体基板の信頼性、パーティクルの付着
を無くすことができて歩留まりを向上させ、さらに半導
体基板を収納したカセットに対するバッファ機能を備え
てシステムの信頼性からくるダウンタイムを少なくでき
る半導体の製造方法及びそのシステムを提供できる。
As described above in detail, according to the present invention, a half
Related to lithography and thin film formation in conductor manufacturing
Processes that are related to each other in a series of processes
Processes that are modularized by connecting
Unit process, and these unit processes
Increase along the transport path by the number of units corresponding to all processes
Can be installed and replaced, and the semiconductor
By transporting the processing object, it is possible to
Linking to build the entire semiconductor manufacturing process
Process of semiconductor manufacturing between multiple unit processes via transmission path
Since multiple physical units are batch-transferred,
It can be easily added and replaced according to the entire process , shortening the lead time, saving space in the clean room, and eliminating the reliability of the semiconductor substrate and the adhesion of particles without exposing it to the atmosphere by the integrated vacuum line. Accordingly, it is possible to provide a semiconductor manufacturing method and a system capable of improving the yield and providing a buffer function for a cassette containing semiconductor substrates and reducing downtime due to the reliability of the system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる半導体製造システムをTFT液
晶基板のアレイ工程の製造プロセスに適用した場合の一
実施例を示す構成図。
FIG. 1 is a configuration diagram showing one embodiment when a semiconductor manufacturing system according to the present invention is applied to a manufacturing process of an array process of a TFT liquid crystal substrate.

【図2】同システムに備えられる落下方式のバッファ機
能を説明するための図。
FIG. 2 is a view for explaining a drop-type buffer function provided in the system.

【図3】同システムに備えられるプール方式のバッファ
機能を説明するための図。
FIG. 3 is an exemplary view for explaining a buffer function of a pool system provided in the system.

【図4】半導体製造プロセスを示す図。FIG. 4 is a diagram showing a semiconductor manufacturing process.

【符号の説明】 1…搬送路、2…自動搬送ロボット、3…カセット、4
…コントロール室、A1〜A7…リソグラフィ工程、B
1〜B8…薄膜工程。
[Description of Signs] 1 ... Conveying path, 2 ... Automatic conveying robot, 3 ... Cassette, 4
... control room, A1 to A7 ... lithography process, B
1 to B8: Thin film process.

フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/30 566 G02F 1/136 500 (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 H01L 21/68 B23Q 37/00 - 41/08 G05B 19/418 Continuation of the front page (51) Int.Cl. 7 identification code FI H01L 21/30 566 G02F 1/136 500 (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/027 H01L 21/68 B23Q 37/00-41/08 G05B 19/418

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体製造におけるリソグラフィ関連及
び薄膜形成に関連する一連の各プロセスのうち互いに処
理の関連する前記各プロセスを連結してそれぞれモジュ
ール化した複数のユニット工程を形成し、このうち前記
薄膜形成に関連する前記各プロセスを連結した前記ユニ
ット工程を真空一貫ラインに構成し、かつ 前記複数のユニット工程は、前記半導体製造の全プ
ロセスに応じたユニット数だけ搬送路に沿って増設、交
換が可能に配置され、かつ前記搬送路に前記半導体製造
の被処理体を搬送させることにより前記複数のユニット
工程間を連結して前記半導体製造プロセスの全体を構築
し、さらに 前記搬送路を介して前記複数のユニット工程間に
前記半導体製造の被処理体を複数ずつバッチ搬送させ、
かつこのバッチ搬送によって前記被処理体を前記各ユニ
ット工程間に搬送するときのバッファとして機能させ
る、 ことを特徴とする半導体の製造方法。
1. A series of processes related to lithography and thin film formation in semiconductor manufacturing, wherein the processes related to each other are connected to each other to form a module.
A plurality of unit processes, wherein the unit processes connecting the respective processes related to the thin film formation are configured as a vacuum integrated line, and the plurality of unit processes are all processes of the semiconductor manufacturing. Add or replace units along the transport path according to the number of units according to the process.
And the semiconductor manufacturing device is disposed on the transport path.
The plurality of units are transported by
Connecting the steps to build the entire semiconductor manufacturing process, further batch-transferring the object to be processed in the semiconductor manufacturing between the plurality of unit steps via the transfer path,
And a function as a buffer when transferring the object to be processed between the respective unit processes by the batch transfer.
【請求項2】 前記ユニット工程は、前記半導体製造に
おけるレジスト塗布等のリソグラフィ関連の各プロセス
を連結したリソグラフィ工程と、前記半導体製造におけ
るエッチング等の薄膜形成に関連する各プロセスを連結
した薄膜工程とから成り、 これらリソグラフィ工程及び薄膜工程を前記半導体製造
の全プロセスに応じて連結する、 ことを特徴とする請求項1記載の半導体の製造方法。
2. The unit step includes a lithography step in which lithography-related processes such as resist coating in the semiconductor manufacturing are connected, and a thin-film step in which respective processes related to thin film formation such as etching in the semiconductor manufacturing are connected. The method for manufacturing a semiconductor according to claim 1, wherein the lithography step and the thin film step are connected in accordance with the entire semiconductor manufacturing process.
【請求項3】 前記リソグラフィ工程は、前記半導体製
造における被処理体に対するレジスト処理、露光処理、
現像の一連の各プロセスをユニット化したことを特徴と
する請求項2記載の半導体の製造方法。
3. The lithography step includes: a resist process, an exposure process,
3. The method according to claim 2, wherein a series of development processes are unitized.
【請求項4】 前記薄膜工程は、前記半導体製造におけ
る被処理体に対するエッチング処理、レジスト剥離処
理、洗浄、成膜の一連の各プロセスをユニット化したこ
とを特徴とする請求項2記載の半導体の製造方法。
4. The semiconductor device according to claim 2, wherein in the thin film process, a series of processes of an etching process, a resist stripping process, a cleaning process, and a film forming process for the object to be processed in the semiconductor manufacturing are unitized. Production method.
【請求項5】 半導体製造の被処理体に対するレジスト
塗布等のリソグラフィ関連の一連の各プロセスを連結し
てユニット化したリソグラフィ手段と、 前記被処理体に対するエッチング等の薄膜形成に関連す
る一連の各プロセスを 連結すると共に真空一貫ラインを
構成してユニット化した薄膜手段と、 前記リソグラフィ手段及び前記薄膜手段に前記被処理体
を複数ずつバッチ搬送させるための搬送路と、 前記バッチ搬送によって前記リソグラフィ手段及び前記
薄膜手段 間を搬送するときのバッファとして機能するカ
セットと、 前記リソグラフィ手段及び前記薄膜手段を連結して構築
される前記半導体製造プロセスの全体のラインにより製
造される半導体デバイスの監視等を行う監視制御手段と
を備え前記リソグラフィ手段及び前記薄膜手段は、それぞれ前
記半導体製造の全プロセスに応じたユニット数だけ前記
搬送路に沿って増設、交換が可能に配置される ことを特
徴とする半導体の製造システム。
5. A resist for an object to be processed in semiconductor manufacturing.
Linking a series of lithography-related processes such as coating
Lithography means and a thin film forming method such as etching of the object to be processed.
And a continuous vacuum line.
The thin film means constituted and unitized, and the object to be processed is provided on the lithography means and the thin film means.
A plurality of transport paths for batch transport, the batch transport and the lithography unit and the
A cassette functioning as a buffer when transferring between thin film means, and monitoring control for monitoring semiconductor devices manufactured by the entire line of the semiconductor manufacturing process constructed by connecting the lithography means and the thin film means. Means
Wherein the lithography unit and the film unit is pre respectively
The number of units according to the entire semiconductor manufacturing process
A semiconductor manufacturing system, which is arranged so as to be extendable and replaceable along a transport path .
【請求項6】 前記リソグラフィ手段は、前記被処理体
に対するレジスト処理、露光処理、現像の一連の各プロ
セスをユニット化したことを特徴とする請求項5記載の
半導体の製造システム。
6. The semiconductor manufacturing system according to claim 5, wherein said lithography means unitizes a series of processes of a resist process, an exposure process, and a development for said object.
【請求項7】 前記薄膜手段は、前記被処理体に対する
エッチング処理、レジスト剥離処理、洗浄、成膜の一連
の各プロセスをユニット化したことを特徴とする請求項
5記載の半導体の製造システム。
7. The semiconductor manufacturing system according to claim 5, wherein said thin film means unitizes a series of processes of etching processing, resist stripping processing, cleaning, and film formation on said object to be processed.
【請求項8】 半導体基板を搬送するための搬送路と、 この搬送路に搬送される前記半導体基板に対してレジス
ト塗布、露光処理、現像等のリソグラフィ関連の一連の
各プロセスを連結してユニット化し、かつ半導体製造プ
ロセスに従って前記搬送路に沿って増設、交換されるリ
ソグラフィ手段と、 前記搬送路に搬送される前記半導体基板に対するエッチ
ング処理、レジスト剥離、検査、洗浄、成膜、検査等の
薄膜形成に関連する一連の各プロセスを連結すると共に
真空一貫ラインに構成してユニット化し、かつ前記半導
体製造プロセスに従って前記搬送路に沿って増設、交換
される薄膜手段と、 前記半導体基板を複数収納し、これら半導体基板を前記
搬送路にバッチ搬送させるためのカセットと、 このカセットを載せて前記搬送路に走行し、前記バッチ
搬送によって複数の前記半導体基板を各ユニット間を搬
送するときのバッファとして機能させる自動搬送ロボッ
トと、 前記リソグラフィ手段及び前記薄膜手段を連結して構築
される半導体製造全体のラインにより製造される薄膜ト
ランジスタ製造装置の装置管理、生産管理等を行う監視
制御手段と、 を具備したことを特徴とする半導体の製造システム。
8. A transport path for transporting a semiconductor substrate, and a series of lithography-related processes such as resist coating, exposure processing, and development performed on the semiconductor substrate transported on the transport path. Lithography means connected and unitized, and added and replaced along the transport path according to the semiconductor manufacturing process, and etching processing, resist peeling, inspection, cleaning, film formation on the semiconductor substrate transported on the transport path, A series of processes related to thin film formation such as inspection are connected and configured as a vacuum integrated line into a unit, and added along the transfer path according to the semiconductor manufacturing process, and replaced with thin film means. A cassette for accommodating a plurality of the semiconductor substrates and batch-transferring the semiconductor substrates to the transport path; An automatic transfer robot that travels and functions as a buffer when the plurality of semiconductor substrates are transferred between the units by the batch transfer, and an entire line of semiconductor manufacturing constructed by connecting the lithography unit and the thin film unit And a monitoring control unit for performing device management, production management, and the like of the manufactured thin film transistor manufacturing apparatus.
JP9275493A 1993-04-20 1993-04-20 Semiconductor manufacturing method and system Expired - Fee Related JP3340181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9275493A JP3340181B2 (en) 1993-04-20 1993-04-20 Semiconductor manufacturing method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9275493A JP3340181B2 (en) 1993-04-20 1993-04-20 Semiconductor manufacturing method and system

Publications (2)

Publication Number Publication Date
JPH06310424A JPH06310424A (en) 1994-11-04
JP3340181B2 true JP3340181B2 (en) 2002-11-05

Family

ID=14063211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9275493A Expired - Fee Related JP3340181B2 (en) 1993-04-20 1993-04-20 Semiconductor manufacturing method and system

Country Status (1)

Country Link
JP (1) JP3340181B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112527A (en) * 2017-04-04 2018-10-12 세메스 주식회사 Die bonding apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05319539A (en) * 1992-05-20 1993-12-03 Brother Ind Ltd Powder transfer device
TW385488B (en) * 1997-08-15 2000-03-21 Tokyo Electron Ltd substrate processing device
JP2974069B2 (en) * 1997-09-25 1999-11-08 イノテック株式会社 Semiconductor device manufacturing equipment
KR100561703B1 (en) * 1998-11-12 2006-03-17 동경 엘렉트론 주식회사 Processing system
JP4096359B2 (en) 2003-03-10 2008-06-04 セイコーエプソン株式会社 Manufacturing equipment for manufacturing objects
JP2004281475A (en) 2003-03-12 2004-10-07 Seiko Epson Corp Sheet wafer transfer system and transfer method
JP2004281474A (en) 2003-03-12 2004-10-07 Seiko Epson Corp Delivering system for production object and carrying system having delivery system of production object
JP2004297040A (en) 2003-03-12 2004-10-21 Seiko Epson Corp Transfer device, transport device, and transfer method
JP2004303916A (en) 2003-03-31 2004-10-28 Seiko Epson Corp Transfer apparatus and method of manufacturing object
JP2004356606A (en) 2003-04-03 2004-12-16 Seiko Epson Corp Apparatus and method for manufacturing
US9214372B2 (en) 2008-08-28 2015-12-15 Tokyo Ohka Kogyo Co., Ltd. Substrate processing system, carrying device and coating device
JP5227701B2 (en) * 2008-08-28 2013-07-03 東京応化工業株式会社 Substrate processing system
US8919756B2 (en) 2008-08-28 2014-12-30 Tokyo Ohka Kogyo Co., Ltd. Substrate processing system, carrying device, and coating device
KR101313656B1 (en) * 2011-08-29 2013-10-02 주식회사 케이씨텍 In-line apparatus for developing and method of fabricating liquid crystal display device using thereof
CN110488576B (en) * 2014-09-04 2023-05-16 株式会社尼康 Processing system
KR101540659B1 (en) * 2014-11-12 2015-07-31 (주)소닉스 Apparatus for assembling back light unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112527A (en) * 2017-04-04 2018-10-12 세메스 주식회사 Die bonding apparatus
KR102189288B1 (en) * 2017-04-04 2020-12-09 세메스 주식회사 Die bonding apparatus

Also Published As

Publication number Publication date
JPH06310424A (en) 1994-11-04

Similar Documents

Publication Publication Date Title
JP3340181B2 (en) Semiconductor manufacturing method and system
JP3513437B2 (en) Substrate management method and semiconductor exposure apparatus
US6027262A (en) Resist process method and system
WO2006006364A1 (en) Substrate recovery method and substrate processing apparatus
US20020092368A1 (en) Substrate processing apparatus
US20100063623A1 (en) Substrate processing system and substrate processing method
TWI682432B (en) Substrate processing apparatus and substrate processing method
US7308757B2 (en) Intermediate product manufacturing apparatus, and intermediate product manufacturing method
US20090035101A1 (en) two-dimensional transfer station used as interface between a process tool and a transport system and a method of operating the same
JP2853677B2 (en) Semiconductor device manufacturing line
US7032739B2 (en) Intermediate product carrying apparatus, and intermediate product carrying method
JPH10294351A (en) Clean box used for manufacturing semiconductor device, system for manufacturing semiconductor device, and manufacture of the same
JP3355117B2 (en) Semiconductor manufacturing equipment
US7261746B2 (en) Intermediate product manufacturing apparatus, and manufacturing method
US6823229B2 (en) Substrate carrier management system and program
JP3043094B2 (en) Photoresist processing equipment
JP2000294615A (en) System and method for transporting
JP3251566B2 (en) Stocker transport system
JP2000332080A (en) Manufacturing method and apparatus for processed product
JP3145375B2 (en) Vacuum processing apparatus and vacuum processing method
JP4508787B2 (en) LCD panel production equipment
JP2005311030A5 (en)
KR100426032B1 (en) Semiconductor processing equipment directly connected to stock and process equipment
JP3147230B2 (en) Vacuum processing apparatus and substrate vacuum processing method using the same
TW202129448A (en) Core module for semiconductor production facility machinery

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070816

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees