JP3336996B2 - 回路シミュレーション装置及び記録媒体 - Google Patents
回路シミュレーション装置及び記録媒体Info
- Publication number
- JP3336996B2 JP3336996B2 JP13634499A JP13634499A JP3336996B2 JP 3336996 B2 JP3336996 B2 JP 3336996B2 JP 13634499 A JP13634499 A JP 13634499A JP 13634499 A JP13634499 A JP 13634499A JP 3336996 B2 JP3336996 B2 JP 3336996B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- time difference
- coupling
- wirings
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は大規模集積回路（Ｌ
ＳＩ）の設計後等に行われる回路設計の適否の判断に好
適な回路シミュレーション装置及び回路シミュレーショ
ンプログラムを記録したコンピュータ読み取り可能な記
録媒体に関し、特に、一定のカップリング容量を対地容
量とみなして処理の高速化を図った回路シミュレーショ
ン装置及び回路シミュレーションプログラムを記録した
コンピュータ読み取り可能な記録媒体に関する。
ＳＩ）の設計後等に行われる回路設計の適否の判断に好
適な回路シミュレーション装置及び回路シミュレーショ
ンプログラムを記録したコンピュータ読み取り可能な記
録媒体に関し、特に、一定のカップリング容量を対地容
量とみなして処理の高速化を図った回路シミュレーショ
ン装置及び回路シミュレーションプログラムを記録した
コンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】近時、メモリ等の半導体装置の微細化及
び高集積化に伴い、その中の配線間隔が狭められてい
る。配線間隔が狭くなることにより、配線間の寄生容量
が大きくなってしまう。特に、配線間隔が０．３５μｍ
程度となると、クロストークノイズが大きくなり、その
遅延時間及び消費電力への影響が大きくなる。図１４は
クロストークノイズの影響を模式的に示す図であって、
（ａ）は伝送すべき信号を示すタイミングチャート、
（ｂ）は実際に伝送される信号を示すタイミングチャー
トである。
び高集積化に伴い、その中の配線間隔が狭められてい
る。配線間隔が狭くなることにより、配線間の寄生容量
が大きくなってしまう。特に、配線間隔が０．３５μｍ
程度となると、クロストークノイズが大きくなり、その
遅延時間及び消費電力への影響が大きくなる。図１４は
クロストークノイズの影響を模式的に示す図であって、
（ａ）は伝送すべき信号を示すタイミングチャート、
（ｂ）は実際に伝送される信号を示すタイミングチャー
トである。
【０００３】例えば、図１４（ａ）に示すように、配線
Ａに１０ｎ秒間隔でハイとロウとを繰り返す信号が流
れ、配線Ｂに２０ｎ秒間隔でハイとロウとを繰り返す信
号が流れる場合、図１４（ｂ）に示すように、両信号が
同時に立ち上がる際には、立ち上がりが早くなる。ま
た、配線Ａを流れる信号と配線Ｂを流れる信号とが逆方
向に変化する際には、立ち上がり又は立ち下がりが遅く
なる。この結果、デューティ比が変動し、装置が誤動作
することがある。
Ａに１０ｎ秒間隔でハイとロウとを繰り返す信号が流
れ、配線Ｂに２０ｎ秒間隔でハイとロウとを繰り返す信
号が流れる場合、図１４（ｂ）に示すように、両信号が
同時に立ち上がる際には、立ち上がりが早くなる。ま
た、配線Ａを流れる信号と配線Ｂを流れる信号とが逆方
向に変化する際には、立ち上がり又は立ち下がりが遅く
なる。この結果、デューティ比が変動し、装置が誤動作
することがある。
【０００４】そこで、半導体装置の回路設計の段階にお
いてシミュレーションが行われている。配線間の寄生容
量のシミュレーション装置が、例えば特開平６−２４３
１９３号公報に開示されている。図１５は特開平６−２
４３１９３号公報に開示された従来の回路シミュレーシ
ョン装置を示すブロック図である。
いてシミュレーションが行われている。配線間の寄生容
量のシミュレーション装置が、例えば特開平６−２４３
１９３号公報に開示されている。図１５は特開平６−２
４３１９３号公報に開示された従来の回路シミュレーシ
ョン装置を示すブロック図である。
【０００５】従来の回路シミュレーション装置には、解
析対象の回路の論理的な接続情報を格納する論理的接続
情報記憶手段１０１、解析対象の回路の物理的な接続情
報を格納する物理的接続情報記憶手段１０２及びシミュ
レーションに使用されるテストパターンを格納するテス
トパターン情報記憶手段１０３が設けられている。ま
た、論理的接続情報記憶手段１０１、物理的接続情報記
憶手段１０２及びテストパターン情報記憶手段１０３に
格納された各情報に基づいて配線における信号の遅延を
解析する遅延解析手段１０４が設けられている。更に、
遅延解析手段１０４による解析結果を格納する遅延解析
結果記憶手段１０５が設けられている。
析対象の回路の論理的な接続情報を格納する論理的接続
情報記憶手段１０１、解析対象の回路の物理的な接続情
報を格納する物理的接続情報記憶手段１０２及びシミュ
レーションに使用されるテストパターンを格納するテス
トパターン情報記憶手段１０３が設けられている。ま
た、論理的接続情報記憶手段１０１、物理的接続情報記
憶手段１０２及びテストパターン情報記憶手段１０３に
格納された各情報に基づいて配線における信号の遅延を
解析する遅延解析手段１０４が設けられている。更に、
遅延解析手段１０４による解析結果を格納する遅延解析
結果記憶手段１０５が設けられている。
【０００６】また、遅延解析結果記憶手段１０５及び物
理的接続情報記憶手段１０２に格納された各情報に基づ
いて解析対象の配線に対してそれに近接した配線の信号
の変化のタイミングを検出するタイミング情報検出手段
１０６が設けられている。更に、タイミング情報検出手
段１０６により検出されたタイミング情報を格納するタ
イミング情報記憶手段１０７が設けられている。そし
て、タイミング情報記憶手段１０７、論理的接続情報記
憶手段１０１及び物理的接続情報記憶手段１０２に格納
された各情報に基づいて解析対象の配線にどの程度のク
ロストークノイズが漏れ込むかを解析するクロストーク
ノイズ解析手段１０８が設けられている。
理的接続情報記憶手段１０２に格納された各情報に基づ
いて解析対象の配線に対してそれに近接した配線の信号
の変化のタイミングを検出するタイミング情報検出手段
１０６が設けられている。更に、タイミング情報検出手
段１０６により検出されたタイミング情報を格納するタ
イミング情報記憶手段１０７が設けられている。そし
て、タイミング情報記憶手段１０７、論理的接続情報記
憶手段１０１及び物理的接続情報記憶手段１０２に格納
された各情報に基づいて解析対象の配線にどの程度のク
ロストークノイズが漏れ込むかを解析するクロストーク
ノイズ解析手段１０８が設けられている。
【０００７】このように構成された従来の回路シミュレ
ーション装置を使用してクロストークノイズのシミュレ
ーションを行う際には、配線間のカップリング容量は全
てそのまま考慮されており、１０万個程度の素子に対す
るシミュレーションであれば、高い精度を得ることが可
能である。
ーション装置を使用してクロストークノイズのシミュレ
ーションを行う際には、配線間のカップリング容量は全
てそのまま考慮されており、１０万個程度の素子に対す
るシミュレーションであれば、高い精度を得ることが可
能である。
【０００８】
【発明が解決しようとする課題】しかしながら、近時、
マスクデータに基づいて回路中の抵抗素子及び容量素子
を実用的な時間で１０００万個程度リストアップするこ
とがレイアウト・パラシティック・エクストラクション
（ＬＰＥ：Layout Parasitic Extraction）等の方法に
より可能となっているが、前述の回路シミュレーション
装置でこのような数の素子に対してシミュレーションを
行うことができないという問題点がある。
マスクデータに基づいて回路中の抵抗素子及び容量素子
を実用的な時間で１０００万個程度リストアップするこ
とがレイアウト・パラシティック・エクストラクション
（ＬＰＥ：Layout Parasitic Extraction）等の方法に
より可能となっているが、前述の回路シミュレーション
装置でこのような数の素子に対してシミュレーションを
行うことができないという問題点がある。
【０００９】近年、回路の電気的応答が変わらないよう
にしたままで、回路を構成する抵抗と容量の数を減らす
ことができるＲＣ縮退ツールが実用化されており、ＬＰ
Ｅによってリストアップした容量が接地電極に対する容
量である対地容量であれば、容量及び抵抗の総数を実効
的に１／１００程度まで減らすことが可能であるが、容
量がカップリング容量であると、容量及び抵抗の総数を
実効的に１／１０程度までしか減らすことができない。
にしたままで、回路を構成する抵抗と容量の数を減らす
ことができるＲＣ縮退ツールが実用化されており、ＬＰ
Ｅによってリストアップした容量が接地電極に対する容
量である対地容量であれば、容量及び抵抗の総数を実効
的に１／１００程度まで減らすことが可能であるが、容
量がカップリング容量であると、容量及び抵抗の総数を
実効的に１／１０程度までしか減らすことができない。
【００１０】従って、１０００万個の抵抗素子及び容量
素子は、容量が対地容量であれば１０万個程度まで減ら
すことができるが、容量がカップリング容量であれば１
００万個程度に減らすことができるだけである。前者の
場合であれば、実用的な時間内でシミュレーションを行
うことは可能であるが、後者の場合には、シミュレーシ
ョンに非常に長い時間が必要とされ、実用的ではない。
素子は、容量が対地容量であれば１０万個程度まで減ら
すことができるが、容量がカップリング容量であれば１
００万個程度に減らすことができるだけである。前者の
場合であれば、実用的な時間内でシミュレーションを行
うことは可能であるが、後者の場合には、シミュレーシ
ョンに非常に長い時間が必要とされ、実用的ではない。
【００１１】全ての配線間のカップリング容量を対地容
量のように固定されたものとみなしてシミュレーション
を行えば、所要時間を短縮することは可能であるが、こ
の場合には、その精度が低下してしまう。
量のように固定されたものとみなしてシミュレーション
を行えば、所要時間を短縮することは可能であるが、こ
の場合には、その精度が低下してしまう。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、高い精度を保持したまま処理を高速化する
ことができる回路シミュレーション装置及び回路シミュ
レーションプログラムを記録したコンピュータ読み取り
可能な記録媒体を提供することを目的とする。
のであって、高い精度を保持したまま処理を高速化する
ことができる回路シミュレーション装置及び回路シミュ
レーションプログラムを記録したコンピュータ読み取り
可能な記録媒体を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係る回路シミュ
レーション装置は、２つの信号が所定の時間差内で同時
動作する対をなす配線と２つの信号が前記時間差内で同
時動作しない対をなす配線との識別を行う識別手段と、
この識別手段により２つの信号が前記時間差内で同時動
作しないと判断された配線間のカップリング容量を対地
容量とみなし、前記識別手段により２つの信号が前記時
間差内で同時動作すると判断された配線間のカップリン
グ容量をそのままカップリング容量として解析対象であ
る回路の動作を検証する検証手段と、を有することを特
徴とする。
レーション装置は、２つの信号が所定の時間差内で同時
動作する対をなす配線と２つの信号が前記時間差内で同
時動作しない対をなす配線との識別を行う識別手段と、
この識別手段により２つの信号が前記時間差内で同時動
作しないと判断された配線間のカップリング容量を対地
容量とみなし、前記識別手段により２つの信号が前記時
間差内で同時動作すると判断された配線間のカップリン
グ容量をそのままカップリング容量として解析対象であ
る回路の動作を検証する検証手段と、を有することを特
徴とする。
【００１４】本発明においては、検証手段が２つの信号
が前記時間差内で同時動作しないと判断された配線間の
容量を対地容量とみなして回路の動作の検証を行うの
で、処理が高速化される。また、２つの信号が所定の時
間差内で同時動作する配線間の容量はカップリング容量
のままとして検証が行われるので、高い精度が確保され
る。
が前記時間差内で同時動作しないと判断された配線間の
容量を対地容量とみなして回路の動作の検証を行うの
で、処理が高速化される。また、２つの信号が所定の時
間差内で同時動作する配線間の容量はカップリング容量
のままとして検証が行われるので、高い精度が確保され
る。
【００１５】なお、本発明においては、前記識別手段
は、前記回路内の前記カップリング容量の全てを対地容
量とみなして前記配線を流れる信号の波形を求める予備
検証手段と、この予備検証手段により求められた信号の
波形に関連づけて２つの信号の電位が所定のしきい値に
達した時刻の差を検出する時刻差検出手段と、前記時刻
の差と所定の時刻差とを比較する比較手段と、を有する
ことができる。
は、前記回路内の前記カップリング容量の全てを対地容
量とみなして前記配線を流れる信号の波形を求める予備
検証手段と、この予備検証手段により求められた信号の
波形に関連づけて２つの信号の電位が所定のしきい値に
達した時刻の差を検出する時刻差検出手段と、前記時刻
の差と所定の時刻差とを比較する比較手段と、を有する
ことができる。
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】本発明に係る回路シミュレーションプログ
ラムを記録したコンピュータ読み取り可能な記録媒体
は、２つの信号が所定の時間差内で同時動作する対をな
す配線と２つの信号が前記時間差内で同時動作しない対
をなす配線との識別を行う手順と、２つの信号が前記時
間差内で同時動作しない配線間のカップリング容量を対
地容量とみなし、２つの信号が前記時間差内で同時動作
すると判断された配線間のカップリング容量をそのまま
カップリング容量として解析対象である回路の動作を検
証する手順と、をコンピュータに実行させることを特徴
とする。
ラムを記録したコンピュータ読み取り可能な記録媒体
は、２つの信号が所定の時間差内で同時動作する対をな
す配線と２つの信号が前記時間差内で同時動作しない対
をなす配線との識別を行う手順と、２つの信号が前記時
間差内で同時動作しない配線間のカップリング容量を対
地容量とみなし、２つの信号が前記時間差内で同時動作
すると判断された配線間のカップリング容量をそのまま
カップリング容量として解析対象である回路の動作を検
証する手順と、をコンピュータに実行させることを特徴
とする。
【００２１】なお、本発明においては、前記識別を行う
手順は、前記回路内の前記カップリング容量の全てを対
地容量とみなして前記配線を流れる信号の波形を求める
手順と、この手順により求められた信号の波形に関連づ
けて２つの信号の電位が所定のしきい値に達した時刻の
差を検出する手順と、前記時刻の差と所定の時刻差とを
比較する手順と、を有することができる。
手順は、前記回路内の前記カップリング容量の全てを対
地容量とみなして前記配線を流れる信号の波形を求める
手順と、この手順により求められた信号の波形に関連づ
けて２つの信号の電位が所定のしきい値に達した時刻の
差を検出する手順と、前記時刻の差と所定の時刻差とを
比較する手順と、を有することができる。
【００２２】
【００２３】なお、対をなす配線の２つの信号が同時動
作するとは、所定の時間差内で両信号がハイからロウ又
はロウからハイに変化するというように、信号のレベル
が変化することをいう。
作するとは、所定の時間差内で両信号がハイからロウ又
はロウからハイに変化するというように、信号のレベル
が変化することをいう。
【００２４】
【発明の実施の形態】本願発明者等が前記課題を解決す
べく、鋭意実験研究を重ねた結果、信号の同時動作が行
われる配線間のカップリング容量をそのままカップリン
グ容量として取り扱い、同時動作が行われない配線間の
カップリング容量を対地容量として取り扱うことによ
り、高い精度で高速の回路シミュレーションを行うこと
ができることを見い出した。
べく、鋭意実験研究を重ねた結果、信号の同時動作が行
われる配線間のカップリング容量をそのままカップリン
グ容量として取り扱い、同時動作が行われない配線間の
カップリング容量を対地容量として取り扱うことによ
り、高い精度で高速の回路シミュレーションを行うこと
ができることを見い出した。
【００２５】ここで、同時動作が行われない配線間のカ
ップリング容量を対地容量として取り扱うことによる消
費電力への影響について説明する。図１（ａ）は２本の
配線間のカップリング容量をカップリング容量として取
り扱うモデル（カップリングモデル）を示す回路図、
（ｂ）は２本の配線間のカップリング容量を対地容量と
して取り扱うモデル（対地モデル）を示す模式図であ
る。図２（ａ）乃至（ｄ）は種々の入力信号の波形を示
すグラフ図である。また、図３（ａ）及び（ｂ）は夫々
図２（ａ）に示す信号が入力されたときのカップリング
モデル及び対地モデルにおける電流の経路を示す模式
図、図４（ａ）及び（ｂ）は夫々図２（ｂ）に示す信号
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図、図５（ａ）及び
（ｂ）は夫々図２（ｃ）に示す信号が入力されたときの
カップリングモデル及び対地モデルにおける電流の経路
を示す模式図、図６（ａ）及び（ｂ）は夫々図２（ｄ）
に示す信号が入力されたときのカップリングモデル及び
対地モデルにおける電流の経路を示す模式図である。
ップリング容量を対地容量として取り扱うことによる消
費電力への影響について説明する。図１（ａ）は２本の
配線間のカップリング容量をカップリング容量として取
り扱うモデル（カップリングモデル）を示す回路図、
（ｂ）は２本の配線間のカップリング容量を対地容量と
して取り扱うモデル（対地モデル）を示す模式図であ
る。図２（ａ）乃至（ｄ）は種々の入力信号の波形を示
すグラフ図である。また、図３（ａ）及び（ｂ）は夫々
図２（ａ）に示す信号が入力されたときのカップリング
モデル及び対地モデルにおける電流の経路を示す模式
図、図４（ａ）及び（ｂ）は夫々図２（ｂ）に示す信号
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図、図５（ａ）及び
（ｂ）は夫々図２（ｃ）に示す信号が入力されたときの
カップリングモデル及び対地モデルにおける電流の経路
を示す模式図、図６（ａ）及び（ｂ）は夫々図２（ｄ）
に示す信号が入力されたときのカップリングモデル及び
対地モデルにおける電流の経路を示す模式図である。
【００２６】図２（ａ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位がロウのま
まである場合、カップリングモデルでは、図３（ａ）に
示すように電流が流れ、このときの消費電力は（ＣＶ2
／２）となる。一方、対地モデルでは、図３（ｂ）に示
すように電流が流れ、このときの消費電力は（ＣＶ2／
２）となる。
ロウからハイに変化する際に、配線Ｂの電位がロウのま
まである場合、カップリングモデルでは、図３（ａ）に
示すように電流が流れ、このときの消費電力は（ＣＶ2
／２）となる。一方、対地モデルでは、図３（ｂ）に示
すように電流が流れ、このときの消費電力は（ＣＶ2／
２）となる。
【００２７】図２（ｂ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位がハイのま
まである場合、カップリングモデルでは、図４（ａ）に
示すように電流が流れ、このときの消費電力は（ＣＶ2
／２）となる。一方、対地モデルでは、図４（ｂ）に示
すように電流が流れ、このときの消費電力は（ＣＶ2／
２）となる。
ロウからハイに変化する際に、配線Ｂの電位がハイのま
まである場合、カップリングモデルでは、図４（ａ）に
示すように電流が流れ、このときの消費電力は（ＣＶ2
／２）となる。一方、対地モデルでは、図４（ｂ）に示
すように電流が流れ、このときの消費電力は（ＣＶ2／
２）となる。
【００２８】図２（ｃ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位もロウから
ハイに変化する場合、カップリングモデルでは、図５
（ａ）に示すように、配線間に電流は流れないので、こ
のときの消費電力は０である。一方、対地モデルでは、
図５（ｂ）に示すように電流が流れ、このときの消費電
力は（ＣＶ2）となる。
ロウからハイに変化する際に、配線Ｂの電位もロウから
ハイに変化する場合、カップリングモデルでは、図５
（ａ）に示すように、配線間に電流は流れないので、こ
のときの消費電力は０である。一方、対地モデルでは、
図５（ｂ）に示すように電流が流れ、このときの消費電
力は（ＣＶ2）となる。
【００２９】図２（ｄ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位がハイから
ロウに変化する場合、カップリングモデルでは、図６
（ａ）に示すように電流が流れ、このときの消費電力は
（２ＣＶ2）となる。なお、この場合には、キャパシタ
の容量がミラー効果により（２Ｃ）にみえる。一方、対
地モデルでは、図６（ｂ）に示すように電流が流れ、こ
のときの消費電力は（ＣＶ2）となる。
ロウからハイに変化する際に、配線Ｂの電位がハイから
ロウに変化する場合、カップリングモデルでは、図６
（ａ）に示すように電流が流れ、このときの消費電力は
（２ＣＶ2）となる。なお、この場合には、キャパシタ
の容量がミラー効果により（２Ｃ）にみえる。一方、対
地モデルでは、図６（ｂ）に示すように電流が流れ、こ
のときの消費電力は（ＣＶ2）となる。
【００３０】このように、図２（ａ）又は（ｂ）に示す
ように、同時動作が行われない場合には、カップリング
モデルと対地モデルとで消費電力は一致している。図２
（ｃ）又は（ｄ）に示すように、同時動作が行われる場
合には、それらの消費電力は相違している。
ように、同時動作が行われない場合には、カップリング
モデルと対地モデルとで消費電力は一致している。図２
（ｃ）又は（ｄ）に示すように、同時動作が行われる場
合には、それらの消費電力は相違している。
【００３１】次に、同時動作が行われない配線間のカッ
プリング容量を対地容量として取り扱うことによる動作
遅延への影響について説明する。図７（ａ）及び（ｂ）
はいずれも図２（ａ）に示す信号が入力されたときの動
作遅延を示すグラフ図、図８（ａ）及び（ｂ）はいずれ
も図２（ｂ）に示す信号が入力されたときの動作遅延を
示すグラフ図、図９（ａ）及び（ｂ）はいずれも図２
（ｃ）に示す信号が入力されたときの動作遅延を示すグ
ラフ図、図１０（ａ）及び（ｂ）はいずれも図２（ｄ）
に示す信号が入力されたときの動作遅延を示すグラフ図
である。
プリング容量を対地容量として取り扱うことによる動作
遅延への影響について説明する。図７（ａ）及び（ｂ）
はいずれも図２（ａ）に示す信号が入力されたときの動
作遅延を示すグラフ図、図８（ａ）及び（ｂ）はいずれ
も図２（ｂ）に示す信号が入力されたときの動作遅延を
示すグラフ図、図９（ａ）及び（ｂ）はいずれも図２
（ｃ）に示す信号が入力されたときの動作遅延を示すグ
ラフ図、図１０（ａ）及び（ｂ）はいずれも図２（ｄ）
に示す信号が入力されたときの動作遅延を示すグラフ図
である。
【００３２】図２（ａ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位がロウのま
まである場合、カップリングモデルでは、図７（ａ）に
示すように、配線Ａ及びＢの双方に遅延が生じ、対地モ
デルでは、図７（ｂ）に示すように、配線Ａのみに遅延
が生じる。これらの全体的な相違は小さく、対地モデル
として取り扱うことによる影響は小さい。
ロウからハイに変化する際に、配線Ｂの電位がロウのま
まである場合、カップリングモデルでは、図７（ａ）に
示すように、配線Ａ及びＢの双方に遅延が生じ、対地モ
デルでは、図７（ｂ）に示すように、配線Ａのみに遅延
が生じる。これらの全体的な相違は小さく、対地モデル
として取り扱うことによる影響は小さい。
【００３３】図２（ｂ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位がハイのま
まである場合、カップリングモデルでは、図８（ａ）に
示すように、配線Ａ及びＢの双方に遅延が生じ、対地モ
デルでは、図８（ｂ）に示すように、配線Ａのみに遅延
が生じる。これらの全体的な相違は小さく、対地モデル
として取り扱うことによる影響は小さい。
ロウからハイに変化する際に、配線Ｂの電位がハイのま
まである場合、カップリングモデルでは、図８（ａ）に
示すように、配線Ａ及びＢの双方に遅延が生じ、対地モ
デルでは、図８（ｂ）に示すように、配線Ａのみに遅延
が生じる。これらの全体的な相違は小さく、対地モデル
として取り扱うことによる影響は小さい。
【００３４】図２（ｃ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位もロウから
ハイに変化する場合、カップリングモデルでは、図９
（ａ）に示すように、配線Ａ及びＢの双方に遅延は生じ
ないが、対地モデルでは、図９（ｂ）に示すように、配
線Ａ及びＢの双方に遅延が生じる。これらの全体的な相
違は大きく、対地モデルとして取り扱うことによる影響
が大きい。
ロウからハイに変化する際に、配線Ｂの電位もロウから
ハイに変化する場合、カップリングモデルでは、図９
（ａ）に示すように、配線Ａ及びＢの双方に遅延は生じ
ないが、対地モデルでは、図９（ｂ）に示すように、配
線Ａ及びＢの双方に遅延が生じる。これらの全体的な相
違は大きく、対地モデルとして取り扱うことによる影響
が大きい。
【００３５】図２（ｄ）に示すように、配線Ａの電位が
ロウからハイに変化する際に、配線Ｂの電位がハイから
ロウに変化する場合、カップリングモデルでは、図１０
（ａ）に示すように、配線Ａ及びＢの双方に遅延が生
じ、対地モデルでは、図１０（ｂ）に示すように、カッ
プリングモデルよりも小さな遅延が配線Ａ及びＢの双方
に生じる。これらの全体的な相違は大きく、対地モデル
として取り扱うことによる影響が大きい。
ロウからハイに変化する際に、配線Ｂの電位がハイから
ロウに変化する場合、カップリングモデルでは、図１０
（ａ）に示すように、配線Ａ及びＢの双方に遅延が生
じ、対地モデルでは、図１０（ｂ）に示すように、カッ
プリングモデルよりも小さな遅延が配線Ａ及びＢの双方
に生じる。これらの全体的な相違は大きく、対地モデル
として取り扱うことによる影響が大きい。
【００３６】このように、消費電力及び動作遅延に関
し、２本の配線で同時動作が行われない場合には、カッ
プリング容量を対地容量として取り扱っても、影響は小
さく、シミュレーションの精度はほとんど低下しない。
し、２本の配線で同時動作が行われない場合には、カッ
プリング容量を対地容量として取り扱っても、影響は小
さく、シミュレーションの精度はほとんど低下しない。
【００３７】以下、本発明の実施例に係る回路シミュレ
ーション装置について、添付の図面を参照して具体的に
説明する。図１１は本発明の第１の実施例に係る回路シ
ミュレーション装置を示すブロック図である。
ーション装置について、添付の図面を参照して具体的に
説明する。図１１は本発明の第１の実施例に係る回路シ
ミュレーション装置を示すブロック図である。
【００３８】第１の実施例の回路シミュレーション装置
１には、クロストークノイズの解析対象である回路内の
カップリング容量を全て対地容量として解析対象である
回路のシミュレーションを行う対地容量付回路シミュレ
ーション部２が設けられている。更に、対地容量付回路
シミュレーション部２によるシミュレーション結果に基
づいて所定の基準により各カップリング容量の両端の配
線における信号が同時動作するものであるか否かを判断
する同時動作信号検出部３が設けられている。
１には、クロストークノイズの解析対象である回路内の
カップリング容量を全て対地容量として解析対象である
回路のシミュレーションを行う対地容量付回路シミュレ
ーション部２が設けられている。更に、対地容量付回路
シミュレーション部２によるシミュレーション結果に基
づいて所定の基準により各カップリング容量の両端の配
線における信号が同時動作するものであるか否かを判断
する同時動作信号検出部３が設けられている。
【００３９】また、回路シミュレーション装置１には、
同時動作信号検出部３により信号が同時動作していない
と判断された配線間のカップリング容量を対地容量のま
まとし、同時動作していると判断された配線間のカップ
リング容量を対地容量付回路シミュレーション部２によ
り設定された対地容量からカップリング容量に戻すカッ
プリング容量選択的付加部４が設けられている。このカ
ップリング容量選択的付加部４により、同時動作してい
ないと判断された配線にのみ、図２（ｂ）に示すよう
に、カップリング容量と同等の大きさの対地容量が寄生
しているものと設定される。
同時動作信号検出部３により信号が同時動作していない
と判断された配線間のカップリング容量を対地容量のま
まとし、同時動作していると判断された配線間のカップ
リング容量を対地容量付回路シミュレーション部２によ
り設定された対地容量からカップリング容量に戻すカッ
プリング容量選択的付加部４が設けられている。このカ
ップリング容量選択的付加部４により、同時動作してい
ないと判断された配線にのみ、図２（ｂ）に示すよう
に、カップリング容量と同等の大きさの対地容量が寄生
しているものと設定される。
【００４０】更に、回路シミュレーション装置１には、
カップリング容量選択的付加部４により一部にカップリ
ング容量が設定され一部に対地容量が設定された回路の
シミュレーションを行うクロストークノイズ付回路シミ
ュレーション部５が設けられている。
カップリング容量選択的付加部４により一部にカップリ
ング容量が設定され一部に対地容量が設定された回路の
シミュレーションを行うクロストークノイズ付回路シミ
ュレーション部５が設けられている。
【００４１】次に、上述のように構成された第１の実施
例の回路シミュレーション装置１の動作について説明す
る。図１２（ａ）は対地容量付回路シミュレーション部
２の動作を示す模式図、（ｂ）は同時動作信号検出部３
の動作を示す模式図である。
例の回路シミュレーション装置１の動作について説明す
る。図１２（ａ）は対地容量付回路シミュレーション部
２の動作を示す模式図、（ｂ）は同時動作信号検出部３
の動作を示す模式図である。
【００４２】予め、レイアウト・パラシティック・エク
ストラクション（ＬＰＥ：Layout Parasitic Extractio
n）等により、クロストークノイズの解析対象である回
路内の配線容量及び抵抗を抽出しておく。この配線容量
及び抵抗が抽出された回路内の全てのカップリング容量
を、図１２（ａ）に示すように、対地容量付回路シミュ
レーション部１が対地容量とみなして回路シミュレーシ
ョンを行う。
ストラクション（ＬＰＥ：Layout Parasitic Extractio
n）等により、クロストークノイズの解析対象である回
路内の配線容量及び抵抗を抽出しておく。この配線容量
及び抵抗が抽出された回路内の全てのカップリング容量
を、図１２（ａ）に示すように、対地容量付回路シミュ
レーション部１が対地容量とみなして回路シミュレーシ
ョンを行う。
【００４３】例えば、図１２（ａ）に示すように、配線
１１と配線１２との間にカップリング容量Ｃ１が存在す
る場合、カップリング容量Ｃ１の替わりに配線１１及び
配線１２の各ノードに対地容量Ｃ２を設定する。なお、
対地容量Ｃ２の容量値は、カップリング容量Ｃ１のそれ
と同等である。また、図１２（ａ）には、配線１１及び
１２の種々の位置における信号の波形を示している。図
１２（ａ）中の左側における波形が角張っているのに対
し右側における波形が丸まっているのは、カップリング
容量Ｃ１により遅延が生じているためである。
１１と配線１２との間にカップリング容量Ｃ１が存在す
る場合、カップリング容量Ｃ１の替わりに配線１１及び
配線１２の各ノードに対地容量Ｃ２を設定する。なお、
対地容量Ｃ２の容量値は、カップリング容量Ｃ１のそれ
と同等である。また、図１２（ａ）には、配線１１及び
１２の種々の位置における信号の波形を示している。図
１２（ａ）中の左側における波形が角張っているのに対
し右側における波形が丸まっているのは、カップリング
容量Ｃ１により遅延が生じているためである。
【００４４】回路シミュレーションの結果、図１２
（ｂ）のような信号の波形が得られる。そして、同時動
作信号検出部３が、このような波形に基づいて所定の基
準により各カップリング容量の両端の配線における信号
が同時動作するものであるか否かを判断する。
（ｂ）のような信号の波形が得られる。そして、同時動
作信号検出部３が、このような波形に基づいて所定の基
準により各カップリング容量の両端の配線における信号
が同時動作するものであるか否かを判断する。
【００４５】ここで、その判断方法について説明する。
先ず、例えばハイレベルとロウレベルとの中間レベルを
しきい値ｖｊｕｄｇｅとし、各位置における信号がしき
い値ｖｊｕｄｇｅとなる時刻を検出し、この時刻を要素
とする配列を作成する。次いで、カップリング容量相互
の配列をマージした後、２本の配線１１及び１２間で各
動作におけるしきい値ｖｊｕｄｇｅとなる時刻の差（ｔ
ｄｉｆｆ１、ｔｄｉｆｆ２、・・・）を測定する。一
方、予め２本の配線における動作を同時動作とみなす時
間差ｔｊｕｄｇｅを設定しておく。そして、時刻の差の
最小値と時間差ｔｊｕｄｇｅとを比較し最小値の方が小
さければ、その２本の配線における信号が同時動作する
ものと判断する。
先ず、例えばハイレベルとロウレベルとの中間レベルを
しきい値ｖｊｕｄｇｅとし、各位置における信号がしき
い値ｖｊｕｄｇｅとなる時刻を検出し、この時刻を要素
とする配列を作成する。次いで、カップリング容量相互
の配列をマージした後、２本の配線１１及び１２間で各
動作におけるしきい値ｖｊｕｄｇｅとなる時刻の差（ｔ
ｄｉｆｆ１、ｔｄｉｆｆ２、・・・）を測定する。一
方、予め２本の配線における動作を同時動作とみなす時
間差ｔｊｕｄｇｅを設定しておく。そして、時刻の差の
最小値と時間差ｔｊｕｄｇｅとを比較し最小値の方が小
さければ、その２本の配線における信号が同時動作する
ものと判断する。
【００４６】その後、同時動作信号検出部３により信号
が同時動作すると判断されたカップリング容量に対し、
カップリング容量選択的付加部４が対地容量からカップ
リング容量に戻す。なお、信号が同時動作していないと
判断されたカップリング容量に対しては、対地容量が設
定されたままとする。
が同時動作すると判断されたカップリング容量に対し、
カップリング容量選択的付加部４が対地容量からカップ
リング容量に戻す。なお、信号が同時動作していないと
判断されたカップリング容量に対しては、対地容量が設
定されたままとする。
【００４７】その後、クロストークノイズ付回路シミュ
レーション部５が信号の同時動作が行われる配線間にカ
ップリング容量が設定され信号の同時動作が行われない
配線間に対地容量が設定された回路のシミュレーション
を行う。
レーション部５が信号の同時動作が行われる配線間にカ
ップリング容量が設定され信号の同時動作が行われない
配線間に対地容量が設定された回路のシミュレーション
を行う。
【００４８】一般に、同時動作しない信号間のカップリ
ング応答と対地容量の応答とは同等である。また、対地
容量に設定された場合のシミュレーション速度は、連立
方程式の計算量が減るので、カップリング容量に設定さ
れた場合のそれより５倍程度速い。従って、本実施例の
シミュレーション装置によれば、従来のものと比して単
位時間当たりの処理量が増大するので、精度を高く保持
したまま多くのシミュレーションを行うことが可能であ
る。
ング応答と対地容量の応答とは同等である。また、対地
容量に設定された場合のシミュレーション速度は、連立
方程式の計算量が減るので、カップリング容量に設定さ
れた場合のそれより５倍程度速い。従って、本実施例の
シミュレーション装置によれば、従来のものと比して単
位時間当たりの処理量が増大するので、精度を高く保持
したまま多くのシミュレーションを行うことが可能であ
る。
【００４９】なお、上述の回路シミュレーションの結
果、クロストークノイズが大きく間隔を広げる等の改善
の必要がある配線間に対して警告を発するアラーム装置
を設けておくことが望ましい。この警告に基づいて、回
路の設計変更を行い、警告がなくなるまで回路シミュレ
ーションと設計変更とを繰り返すことにより、信頼性が
高い集積回路を得ることが可能となる。
果、クロストークノイズが大きく間隔を広げる等の改善
の必要がある配線間に対して警告を発するアラーム装置
を設けておくことが望ましい。この警告に基づいて、回
路の設計変更を行い、警告がなくなるまで回路シミュレ
ーションと設計変更とを繰り返すことにより、信頼性が
高い集積回路を得ることが可能となる。
【００５０】次に、２本の配線における信号の同時動作
の判断方法が異なる第２の実施例について説明する。図
１３は本発明の第２の実施例における同時動作の判断方
法を示す図であって、（ａ）は２本の配線における信号
の配列を示すタイミングチャート、（ｂ）は各信号の解
析方法を示す模式図である。
の判断方法が異なる第２の実施例について説明する。図
１３は本発明の第２の実施例における同時動作の判断方
法を示す図であって、（ａ）は２本の配線における信号
の配列を示すタイミングチャート、（ｂ）は各信号の解
析方法を示す模式図である。
【００５１】第２の実施例においては、図１３（ａ）に
示す２本の配線における信号に対し、例えば０．１ｎ秒
間に、それらが変化していれば「１」を設定し、それら
が変化していなければ「０」を設定する。そして、図１
３（ｂ）に示すように、配線１１に対する配列ＴＡ
（ｎ）及び配線１２に対する配列ＴＢ（Ｂ）を作成す
る。更に、これらの積をとることにより、配列ＴＡＢ
（ｎ）を作成する。
示す２本の配線における信号に対し、例えば０．１ｎ秒
間に、それらが変化していれば「１」を設定し、それら
が変化していなければ「０」を設定する。そして、図１
３（ｂ）に示すように、配線１１に対する配列ＴＡ
（ｎ）及び配線１２に対する配列ＴＢ（Ｂ）を作成す
る。更に、これらの積をとることにより、配列ＴＡＢ
（ｎ）を作成する。
【００５２】その後、配列ＴＡＢ（ｎ）における各要素
の和をとり、この和が０である場合には２本の配線にお
ける信号は同時動作していないと判断し、図１３（ｂ）
に示すように、和が０を超えている場合には同時動作し
ていると判断する。他の動作は、第１の実施例と同様で
ある。
の和をとり、この和が０である場合には２本の配線にお
ける信号は同時動作していないと判断し、図１３（ｂ）
に示すように、和が０を超えている場合には同時動作し
ていると判断する。他の動作は、第１の実施例と同様で
ある。
【００５３】第２の実施例においても、信号が同時動作
していない２本の配線に対しては対地容量が設定されて
シミュレーションが行われるので、高速化が可能であ
る。
していない２本の配線に対しては対地容量が設定されて
シミュレーションが行われるので、高速化が可能であ
る。
【００５４】なお、第２の実施例において信号の変化を
検出する時間は、特に０．１ｎ秒に限定されるものでは
ない。
検出する時間は、特に０．１ｎ秒に限定されるものでは
ない。
【００５５】また、信号の同時動作の判断方法は、第１
又は第２の実施例における方法に限定されるものではな
い。
又は第２の実施例における方法に限定されるものではな
い。
【００５６】更に、同時動作の判断を行う２本の配線
は、例えばそれらのカップリング容量が５％以上となっ
ているものに限定してもよい。即ち、一方の配線の容量
の５％以上の容量が他方の配線に存在している一組の配
線に対してのみ判断を行うようにしてもよい。
は、例えばそれらのカップリング容量が５％以上となっ
ているものに限定してもよい。即ち、一方の配線の容量
の５％以上の容量が他方の配線に存在している一組の配
線に対してのみ判断を行うようにしてもよい。
【００５７】
【発明の効果】以上詳述したように、本発明によれば、
２つの信号が前記時間差内で同時動作しないと判断され
た配線間の容量を対地容量とみなして回路の動作の検証
を行う検証手段を設けているので、処理を高速化するこ
とができる。また、２つの信号が所定の時間差内で同時
動作する配線間の容量はカップリング容量のままとして
検証を行うので、高い精度を確保することができる。こ
の結果、大規模の回路シミュレーションを高精度かつ高
速で行うことができる。
２つの信号が前記時間差内で同時動作しないと判断され
た配線間の容量を対地容量とみなして回路の動作の検証
を行う検証手段を設けているので、処理を高速化するこ
とができる。また、２つの信号が所定の時間差内で同時
動作する配線間の容量はカップリング容量のままとして
検証を行うので、高い精度を確保することができる。こ
の結果、大規模の回路シミュレーションを高精度かつ高
速で行うことができる。
【図１】（ａ）はカップリングモデルを示す回路図、
（ｂ）は対地モデルを示す模式図である。
（ｂ）は対地モデルを示す模式図である。
【図２】（ａ）乃至（ｄ）は種々の入力信号の波形を示
すグラフ図である。
すグラフ図である。
【図３】（ａ）及び（ｂ）は夫々図２（ａ）に示す信号
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
【図４】（ａ）及び（ｂ）は夫々図２（ｂ）に示す信号
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
【図５】（ａ）及び（ｂ）は夫々図２（ｃ）に示す信号
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
【図６】（ａ）及び（ｂ）は夫々図２（ｄ）に示す信号
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
が入力されたときのカップリングモデル及び対地モデル
における電流の経路を示す模式図である。
【図７】（ａ）及び（ｂ）はいずれも図２（ａ）に示す
信号が入力されたときの動作遅延を示すグラフ図であ
る。
信号が入力されたときの動作遅延を示すグラフ図であ
る。
【図８】（ａ）及び（ｂ）はいずれも図２（ｂ）に示す
信号が入力されたときの動作遅延を示すグラフ図であ
る。
信号が入力されたときの動作遅延を示すグラフ図であ
る。
【図９】（ａ）及び（ｂ）はいずれも図２（ｃ）に示す
信号が入力されたときの動作遅延を示すグラフ図であ
る。
信号が入力されたときの動作遅延を示すグラフ図であ
る。
【図１０】（ａ）及び（ｂ）はいずれも図２（ｄ）に示
す信号が入力されたときの動作遅延を示すグラフ図であ
る。
す信号が入力されたときの動作遅延を示すグラフ図であ
る。
【図１１】本発明の第１の実施例に係る回路シミュレー
ション装置を示すブロック図である。
ション装置を示すブロック図である。
【図１２】（ａ）は対地容量付回路シミュレーション部
２の動作を示す模式図、（ｂ）は同時動作信号検出部３
の動作を示す模式図である。
２の動作を示す模式図、（ｂ）は同時動作信号検出部３
の動作を示す模式図である。
【図１３】本発明の第２の実施例における同時動作の判
断方法を示す図であって、（ａ）は２本の配線における
信号の配列を示すタイミングチャート、（ｂ）は各信号
の解析方法を示す模式図である。
断方法を示す図であって、（ａ）は２本の配線における
信号の配列を示すタイミングチャート、（ｂ）は各信号
の解析方法を示す模式図である。
【図１４】クロストークノイズの影響を模式的に示す図
であって、（ａ）は伝送すべき信号を示すタイミングチ
ャート、（ｂ）は実際に伝送される信号を示すタイミン
グチャートである。
であって、（ａ）は伝送すべき信号を示すタイミングチ
ャート、（ｂ）は実際に伝送される信号を示すタイミン
グチャートである。
【図１５】特開平６−２４３１９３号公報に開示された
従来の回路シミュレーション装置を示すブロック図であ
る。
従来の回路シミュレーション装置を示すブロック図であ
る。
１；回路シミュレーション装置 ２；対地容量付回路シミュレーション部 ３；同時動作信号検出部 ４；カップリング容量選択的付加部 ５；クロストークノイズ付回路シミュレーション部 １１、１２；配線 １０１；論理的接続情報記憶手段 １０２；テストパターン情報記憶手段 １０３；物理的接続情報記憶手段 １０４；遅延解析手段 １０５；遅延解析結果記憶手段 １０６；タイミング情報検出手段 １０７；タイミング情報記憶手段 １０８；クロストークノイズ解析手段
フロントページの続き (56)参考文献 特開 平11−154709（ＪＰ，Ａ) 特開 平11−275176（ＪＰ，Ａ) 特開 平10−207937（ＪＰ，Ａ) 特開 平８−221460（ＪＰ，Ａ) 特開 平７−182405（ＪＰ，Ａ) 特開 平７−98727（ＪＰ，Ａ) 特開 平６−120343（ＪＰ，Ａ) 特開 平４−241068（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 666 G06F 17/50 668 G06F 17/50 662 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 ２つの信号が所定の時間差内で同時動作
する対をなす配線と２つの信号が前記時間差内で同時動
作しない対をなす配線との識別を行う識別手段と、この
識別手段により２つの信号が前記時間差内で同時動作し
ないと判断された配線間のカップリング容量を対地容量
とみなし、前記識別手段により２つの信号が前記時間差
内で同時動作すると判断された配線間のカップリング容
量をそのままカップリング容量として解析対象である回
路の動作を検証する検証手段と、を有することを特徴と
する回路シミュレーション装置。 - 【請求項２】 前記識別手段は、前記回路内の前記カッ
プリング容量の全てを対地容量とみなして前記配線を流
れる信号の波形を求める予備検証手段と、この予備検証
手段により求められた信号の波形に関連づけて２つの信
号の電位が所定のしきい値に達した時刻の差を検出する
時刻差検出手段と、前記時刻の差と所定の時刻差とを比
較する比較手段と、を有することを特徴とする請求項１
に記載の回路シミュレーション装置。 - 【請求項３】 ２つの信号が所定の時間差内で同時動作
する対をなす配線と２つの信号が前記時間差内で同時動
作しない対をなす配線との識別を行う手順と、２つの信
号が前記時間差内で同時動作しない配線間のカップリン
グ容量を対地容量とみなし、２つの信号が前記時間差内
で同時動作すると判断された配線間のカップリング容量
をそのままカップリング容量として解析対象である回路
の動作を検証する手順と、をコンピュータに実行させる
ことを特徴とする回路シミュレーションプログラムを記
録したコンピュータ読み取り可能な記録媒体。 - 【請求項４】 前記識別を行う手順は、前記回路内の前
記カップリング容量の全てを対地容量とみなして前記配
線を流れる信号の波形を求める手順と、この手順により
求められた信号の波形に関連づけて２つの信号の電位が
所定のしきい値に達した時刻の差を検出する手順と、前
記時刻の差と所定の時刻差とを比較する手順と、を有す
ることを特徴とする請求項３に記載の回路シミュレーシ
ョンプログラムを記録したコンピュータ読み取り可能な
記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13634499A JP3336996B2 (ja) | 1999-05-17 | 1999-05-17 | 回路シミュレーション装置及び記録媒体 |
| US09/570,389 US6907394B1 (en) | 1999-05-17 | 2000-05-12 | Device for simulating circuits, method for simulating the same, and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13634499A JP3336996B2 (ja) | 1999-05-17 | 1999-05-17 | 回路シミュレーション装置及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000331043A JP2000331043A (ja) | 2000-11-30 |
| JP3336996B2 true JP3336996B2 (ja) | 2002-10-21 |
Family
ID=15173013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13634499A Expired - Fee Related JP3336996B2 (ja) | 1999-05-17 | 1999-05-17 | 回路シミュレーション装置及び記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6907394B1 (ja) |
| JP (1) | JP3336996B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040015737A1 (en) * | 2002-07-19 | 2004-01-22 | Martin Robert J. | Method and apparatus for automated signal integrity checking based on storage device functionality |
| JP2005038233A (ja) * | 2003-07-16 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法 |
| US20050278160A1 (en) * | 2004-06-14 | 2005-12-15 | Donnelly James M | Reduction of settling time in dynamic simulations |
| JP2007226567A (ja) | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | 回路シミュレータおよび回路シミュレーションプログラム |
| JP4747036B2 (ja) * | 2006-05-31 | 2011-08-10 | 富士通株式会社 | Ｌｓｉ解析プログラム、該プログラムを記録した記録媒体、ｌｓｉ解析装置、およびｌｓｉ解析方法 |
| KR20150065214A (ko) | 2013-12-04 | 2015-06-15 | 삼성전자주식회사 | 모델링 시스템, 반도체 소자 모델링 방법 및 반도체 소자 모델링 방법을 수행하기 위한 프로그램을 포함하는 컴퓨터로 판독 가능한 기록매체 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04241068A (ja) | 1991-01-25 | 1992-08-28 | Nec Corp | 回路シミュレーションシステム |
| JPH06120343A (ja) | 1992-10-08 | 1994-04-28 | Fujitsu Ltd | 配線容量演算装置及び配線容量算出方法 |
| JPH07120368B2 (ja) | 1993-02-15 | 1995-12-20 | 日本電気株式会社 | クロストークノイズ解析方式 |
| US5687088A (en) | 1993-05-19 | 1997-11-11 | Matsushita Electric Industrial Co., Ltd. | Net list for use in logic simulation and back annotation method of feedbacking delay information obtained through layout design to logic simulation |
| US5481695A (en) * | 1993-10-26 | 1996-01-02 | Cadence Design Systems, Inc. | System and method for estimating crosstalk between signal lines in a circuit |
| JP2715887B2 (ja) | 1993-12-21 | 1998-02-18 | 日本電気株式会社 | クロストークの解析方法 |
| US5568395A (en) * | 1994-06-29 | 1996-10-22 | Lsi Logic Corporation | Modeling and estimating crosstalk noise and detecting false logic |
| JPH08221460A (ja) | 1995-02-09 | 1996-08-30 | Fujitsu Ltd | 回路シミュレーション方法および配線間容量抽出装置 |
| US5896300A (en) | 1996-08-30 | 1999-04-20 | Avant| Corporation | Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits by filtering timing error bounds for layout critical nets |
| US5901063A (en) | 1997-02-21 | 1999-05-04 | Frequency Technology, Inc. | System and method for extracting parasitic impedance from an integrated circuit layout |
| JPH11154709A (ja) | 1997-11-20 | 1999-06-08 | Hitachi Ltd | 半導体装置ならびにその検証装置および方法 |
| US5999010A (en) * | 1997-12-08 | 1999-12-07 | Simplex Solutions, Inc. | Method of measuring interconnect coupling capacitance in an IC chip |
| US6253359B1 (en) * | 1998-01-29 | 2001-06-26 | Texas Instruments Incorporated | Method for analyzing circuit delays caused by capacitive coupling in digital circuits |
| US6279142B1 (en) * | 1998-10-02 | 2001-08-21 | International Business Machines Corporation | Method of on-chip interconnect design |
| US6363516B1 (en) * | 1999-11-12 | 2002-03-26 | Texas Instruments Incorporated | Method for hierarchical parasitic extraction of a CMOS design |
-
1999
- 1999-05-17 JP JP13634499A patent/JP3336996B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-12 US US09/570,389 patent/US6907394B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000331043A (ja) | 2000-11-30 |
| US6907394B1 (en) | 2005-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6971076B2 (en) | Method for estimating peak crosstalk noise based on separate crosstalk model | |
| US6665845B1 (en) | System and method for topology based noise estimation of submicron integrated circuit designs | |
| US7890915B2 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
| JP4634269B2 (ja) | クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置 | |
| US6499131B1 (en) | Method for verification of crosstalk noise in a CMOS design | |
| US6523149B1 (en) | Method and system to improve noise analysis performance of electrical circuits | |
| JP4435685B2 (ja) | 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法 | |
| US6449753B1 (en) | Hierarchical coupling noise analysis for submicron integrated circuit designs | |
| US6507935B1 (en) | Method of analyzing crosstalk in a digital logic integrated circuit | |
| US6536022B1 (en) | Two pole coupling noise analysis model for submicron integrated circuit design verification | |
| US20190018917A1 (en) | Hybrid timing analysis method and associated system and non-transitory computer readable medium | |
| US11809803B2 (en) | Method for evaluating failure-in-time | |
| US5751597A (en) | CAD apparatus for LSI or printed circuit board | |
| JP3336996B2 (ja) | 回路シミュレーション装置及び記録媒体 | |
| US6799153B1 (en) | Cross coupling delay characterization for integrated circuits | |
| US20110099531A1 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
| US8091052B2 (en) | Optimization of post-layout arrays of cells for accelerated transistor level simulation | |
| US7036096B1 (en) | Estimating capacitances using information including feature sizes extracted from a netlist | |
| JP2008020986A (ja) | クロストーク解析方法 | |
| US8904328B2 (en) | Support apparatus and design support method | |
| JP2003186943A (ja) | クロストーク検証装置及びクロストーク検証方法 | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| US7921004B2 (en) | Methods and apparatus for analyzing transmission lines with decoupling of connectors and other circuit elements | |
| US20030149951A1 (en) | Timing verifier for MOS devices and related method | |
| US8307312B2 (en) | Simulation method of logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |