JP3334992B2 - CCD solid-state imaging device and manufacturing method - Google Patents
CCD solid-state imaging device and manufacturing methodInfo
- Publication number
- JP3334992B2 JP3334992B2 JP02446294A JP2446294A JP3334992B2 JP 3334992 B2 JP3334992 B2 JP 3334992B2 JP 02446294 A JP02446294 A JP 02446294A JP 2446294 A JP2446294 A JP 2446294A JP 3334992 B2 JP3334992 B2 JP 3334992B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- charge transfer
- electrode group
- clock signal
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、光学像を撮像するCC
D固体撮像装置およびその製造方法に係り、特に3相以
上の相数のクロック信号に基づいて電荷転送を実行する
CCD固体撮像装置およびその製造方法に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CC for capturing an optical image.
The present invention relates to a D solid-state imaging device and a method of manufacturing the same, and more particularly to a CCD solid-state imaging device that executes charge transfer based on clock signals of three or more phases and a method of manufacturing the same.
【0002】[0002]
【従来の技術】光の像を撮像するに当たって、撮像装置
としてCCD固体撮像装置(以下、単にCCDとも呼
ぶ)が広く使用されている。こうしたCCDには、構成
上の観点から、インターライン機能を有するインターラ
イントランスファ方式(IT方式)およびフレームイン
ターライントランスファ方式(FIT方式)、並びにイ
ンターライン機能を有さないフレームトランスファ方式
(FT方式)およびフルフレームトランスファ方式(F
FT方式)がある。2. Description of the Related Art In capturing an image of light, a CCD solid-state imaging device (hereinafter simply referred to as a CCD) is widely used as an imaging device. From the viewpoint of configuration, such CCDs have an interline transfer method (IT method) and a frame interline transfer method (FIT method) having an interline function, and a frame transfer method (FT method) without an interline function. And full frame transfer method (F
FT method).
【0003】カメラ一体型VTRや電子スチルカメラ等
の民生映像機器には、インターライン機能を有するIT
方式やFIT方式のCCDが一般的に使用されている。
また、極めて微弱な光の像を撮像するような特殊な計測
分野、例えば、極めて遠距離の星から到達した光を集光
してその映像を解析する等の特殊計測分野にあっては、
インターライン機能を有さないFT方式やFFT方式の
方が優れた効果が得られる。FT方式とFFT方式のC
CDは、電荷転送路群に電荷転送機能と光電変換機能を
持たせることによって開口率の向上を図ることができる
からである。[0003] Consumer video equipment such as a camera-integrated VTR and an electronic still camera includes an IT having an interline function.
Or FIT type CCD is generally used.
In a special measurement field such as capturing an image of an extremely weak light, for example, in a special measurement field such as collecting light arriving from an extremely distant star and analyzing the image,
The FT method or the FFT method having no interline function can obtain more excellent effects. FT and FFT C
This is because the CD can improve the aperture ratio by providing the charge transfer path group with a charge transfer function and a photoelectric conversion function.
【0004】上記のいずれの方式においても、撮像期間
に入射した光の応じて発生した信号電荷の読み出しのた
めに行う電荷転送にあたっては、電荷転送路上に電荷転
送方向に周期的に配列された電極群に複数相のクロック
電圧信号を供給し、ピクセルごとの信号電荷を分離して
電荷転送する。[0004] In any of the above-mentioned methods, when transferring charges for reading out signal charges generated in response to light incident during an imaging period, electrodes periodically arranged in a charge transfer direction on a charge transfer path are used. A plurality of phases of clock voltage signals are supplied to the group to separate and transfer signal charges for each pixel.
【0005】図13は従来のインターライン機能を持た
ないCCDの受光部の構成図である。このCCDは、3
相クロック駆動による電荷転送を行う装置であり、各相
のクロック信号が電荷転送方向に配列された3個で1組
の電極群の各組の各電極に夫々配線接続されている。図
9に示すように、周期的に電極の組が配列されるので、
個々の電極相互間を確実に電気的に分離するため、1組
内の電極は互いに異なる形状とし、異なる製造工程で形
成される。FIG. 13 is a configuration diagram of a light receiving section of a conventional CCD having no interline function. This CCD is 3
This is a device that performs charge transfer by phase clock driving, and clock signals of each phase are wired and connected to each electrode of each set of a set of three electrodes arranged in the charge transfer direction. As shown in FIG. 9, a set of electrodes is periodically arranged.
The electrodes in a set have different shapes and are formed in different manufacturing steps to ensure electrical isolation between the individual electrodes.
【0006】[0006]
【発明が解決しようとする課題】従来のCCDは上記の
ように構成されているので、n(n≧2)相のクロック
信号を使用したCCDの場合、チャネル層の1ピクセル
分の領域表面に電荷転送方向に互いに独立に電圧の印加
が可能なn個の電極を順次配置して、各相のクロック信
号を個別に夫々の電極に供給するので、nが偶数の場合
には電極の形成工程が最低2回で済むものが、nが奇数
の場合には電極の形成工程において必ず3回以上の電極
形成が必須であった。Since the conventional CCD is configured as described above, in the case of a CCD using a clock signal of n (n ≧ 2) phases, the surface of the channel layer for one pixel area is formed. Since n electrodes to which a voltage can be applied independently of each other in the charge transfer direction are sequentially arranged and clock signals of each phase are individually supplied to each electrode, when n is an even number, an electrode forming process is performed. Is required at least twice, but when n is an odd number, at least three times of electrode formation is indispensable in the electrode formation process.
【0007】本発明は、上記の点を鑑みてになされたも
のであり、製造工程の簡易化および統一化の向上を図る
ことができる構造のCCD固体撮像装置と、こうしたC
CD固体撮像装置の製造方法とを提供することを目的と
する。The present invention has been made in view of the above points, and has a CCD solid-state imaging device having a structure capable of improving the simplification and unification of the manufacturing process.
A method for manufacturing a CD solid-state imaging device.
【0008】[0008]
【課題を解決するための手段】本発明のCCD固体撮像
装置は、光電変換と電荷転送機能とを有する電荷転送路
群を有するCCD固体撮像装置であって、電荷転送路群
は、(a)信号電荷を転送するチャネル層と、(b)チ
ャネル層の一方の表面上に形成された絶縁層と、(c)
絶縁層の表面領域に電荷転送方向に沿って交互に形成さ
れた複数の第1の種類および第2の種類の電極からなる
第1の電極群および第2の電極群と、(d)第2の種類
の電極に関して電荷転送方向に沿って2個ごとの第2の
種類の電極の下方のチャネル層内に形成されたバリア部
と、(e)バリア部の上方に形成された第2の電極群の
第1の電極と第1の電極の電荷転送方向側で隣接する第
1の電極群の第2の電極とに、3相クロック信号の第1
の相のクロック信号を印加する第1の電気配線と、
(f)第2の電極の電荷転送方向側で隣接する第2の電
極群の第3の電極に、3相クロック信号の第2の相のク
ロック信号を印加する第2の電気配線と、(g)第3の
電極の電荷転送方向側で隣接する第1の電極群の第4の
電極には、3相クロック信号の第3の相のクロック信号
を印加する第3の電気配線と、を備える。The CCD solid-state imaging device according to the present invention is a CCD solid-state imaging device having a charge transfer path group having a photoelectric conversion function and a charge transfer function. A channel layer for transferring signal charges, (b) an insulating layer formed on one surface of the channel layer, and (c)
A first electrode group and a second electrode group including a plurality of first type and second type electrodes alternately formed in the surface region of the insulating layer along the charge transfer direction; and (d) a second electrode group. A barrier portion formed in the channel layer below every second electrode of the second type along the charge transfer direction with respect to the type of electrode; and (e) a second electrode formed above the barrier portion A first electrode of a three-phase clock signal is applied to a first electrode of the group and a second electrode of the first electrode group adjacent to the first electrode on the charge transfer direction side.
A first electric wiring for applying a clock signal of a phase of
(F) a second electric wiring for applying a clock signal of the second phase of the three-phase clock signal to the third electrode of the second electrode group adjacent on the charge transfer direction side of the second electrode; g) a third electric wiring for applying a clock signal of a third phase of the three-phase clock signal to the fourth electrode of the first electrode group adjacent on the charge transfer direction side of the third electrode; Prepare.
【0009】そして、撮像時には、第1の電気配線、
第2の電気配線および第3の電気配線を利用して、全て
の第1の電極群および第2の電極群の電極にバリア部の
形成されていないチャネル層領域に発生するピクセルに
相当するポテンシャル井戸群を形成するよう電圧が印加
され、電荷転送時には、第1の電極群および第2の電
極群の電極に3相のクロック信号が第1の電気配線、第
2の電気配線および第3の電気配線を介して印加され
て、ポテンシャル井戸に集積した信号電荷を他のポテン
シャル井戸に集積した信号電荷とは分離して電荷転送す
る、ことを特徴とする。At the time of imaging, the first electric wiring,
A potential corresponding to a pixel generated in a channel layer region where a barrier portion is not formed in all of the electrodes of the first electrode group and the second electrode group by using the second electric wiring and the third electric wiring. A voltage is applied so as to form a well group, and during charge transfer, three-phase clock signals are applied to the electrodes of the first electrode group and the second electrode group by the first electric wiring, the second electric wiring, and the third electric wiring. It is characterized in that the signal charges applied to the potential wells applied through the electric wiring are transferred separately from the signal charges accumulated in the other potential wells.
【0010】また、撮像時において全ての第1の転送
電極群の電極および第2の転送電極群に印加される電圧
値はピニング電圧値以下であり、クロック信号はピニ
ング電圧とピニング電圧よりも高い電圧値とが交互に発
生する、ことを特徴としてもよい。Further, during imaging, the voltage value applied to all the electrodes of the first transfer electrode group and the second transfer electrode group is equal to or less than the pinning voltage value, and the clock signal is higher than the pinning voltage. It may be characterized in that the voltage value and the voltage value are generated alternately.
【0011】また、本発明のCCD固体撮像装置の製造
方法は、光電変換と電荷転送機能とを有する電荷転送路
群を有するCCD固体撮像装置の製造方法であって、こ
の電荷転送路群の製造方法は、(a)第1の導電型の半
導体基板の表面に信号電荷を転送するチャネル層を形成
する工程と、(b)チャネル層の一方の表面に絶縁層を
形成する工程と、(c)絶縁層の表面領域を電荷転送方
向に沿って交互に存在する複数の第1および第2の領域
からなる第1および第2の領域群の第1の領域群上に複
数の第1の種類の電極からなる第1の電極群を形成する
工程と、(d)第2の領域に関して2以上の所定の数ご
と第2の領域の下方のチャネル層内に第1の導電型のバ
リア部を形成する工程と、(e)第1の電極群とは電気
的に分離された、第2の領域群上に複数の第2の種類の
電極からなる第2の電極群を形成する工程と、(f)撮
像時には、全ての第1の転送電極群の電極および第2の
転送電極群にバリア部の形成されていないチャネル層領
域に発生するピクセルに相当するポテンシャル井戸群を
形成する電圧を供給し、電荷転送時には、ポテンシャル
井戸に集積した信号電荷を他のポテンシャル井戸に集積
した信号電荷とは分離して電荷転送を行わせる3相以上
の相数のクロック信号を第1の電極群および第2の電極
群に供給する電気配線を施す工程と、を備えることを特
徴とする。Further, a method of manufacturing a CCD solid-state imaging device according to the present invention is a method of manufacturing a CCD solid-state imaging device having a charge transfer path group having a photoelectric conversion function and a charge transfer function. The method includes: (a) forming a channel layer for transferring signal charges on a surface of a semiconductor substrate of a first conductivity type; (b) forming an insulating layer on one surface of the channel layer; A) a plurality of first types on a first region group of a first and second region group consisting of a plurality of first and second regions that alternately exist in a surface region of an insulating layer along a charge transfer direction; Forming a first electrode group consisting of the first and second electrodes; and (d) forming a first conductivity type barrier portion in the channel layer below the second region by a predetermined number of two or more with respect to the second region. Forming; and (e) the first electrode group is electrically separated; Forming a second electrode group composed of a plurality of second type electrodes on the second region group; and (f) at the time of imaging, all the electrodes of the first transfer electrode group and the second transfer electrode group. A potential well group corresponding to a pixel generated in a channel layer region where a barrier portion is not formed, and a signal charge accumulated in a potential well is accumulated in another potential well during charge transfer. And providing electrical wiring for supplying clock signals of three or more phases to the first electrode group and the second electrode group for performing charge transfer separately from the first electrode group and the second electrode group.
【0012】ここで、上記の2以上の所定の数は2、ク
ロックの相数は3であり、更に、電気配線を施す工程
は、バリア層の上方に形成された第2の電極群の第1
の電極と第1の電極の電荷転送方向側で隣接する第1の
電極群の第2の電極とには、3相クロック信号の第1の
相のクロック信号を印加する第1の電気配線を施す第1
の副工程と、第2の電極の電荷転送方向側で隣接する
第2の電極群の第3の電極には、3相クロック信号の第
2の相のクロック信号を印加する第2の電気配線を施す
第2の副工程と、第3の電極の電荷転送方向側で隣接
する第1の電極群の第4の電極には、3相クロック信号
の第3の相のクロック信号を印加する第3の電気配線を
施す第3の副工程と、を備えることを特徴としてもよ
い。Here, the predetermined number of two or more is two, the number of clock phases is three, and the step of providing electric wiring is performed by the second electrode group formed above the barrier layer. 1
And a second electrode of a first electrode group adjacent to the first electrode on the charge transfer direction side of the first electrode is provided with a first electric wiring for applying a clock signal of a first phase of a three-phase clock signal. First to apply
And a second electric wiring for applying a clock signal of the second phase of the three-phase clock signal to the third electrode of the second electrode group adjacent to the second electrode on the charge transfer direction side. And applying a third phase clock signal of the three-phase clock signal to the fourth electrode of the first electrode group adjacent to the third electrode on the charge transfer direction side. And a third sub-step of providing the third electrical wiring.
【0013】[0013]
【作用】本発明のCCD固体撮像装置では、撮像期間に
光を受光するとチャネル層内のバリア部を側壁とするポ
テンシャル井戸部に信号電荷が集積される。撮像期間終
了後、電荷転送期間に遷移すると、各電極にn(n≧
3;以後も同様)相駆動方式のクロック信号が供給さ
れ、各電極の下方のチャネル層の領域に各電極に印加さ
れた電圧値に応じたポテンシャル値が周期的に発生し、
信号電荷を電荷転送方法へ順次移動させ、信号電荷の転
送を実現する。In the CCD solid-state imaging device according to the present invention, when light is received during an imaging period, signal charges are accumulated in a potential well portion having a barrier portion in a channel layer as a side wall. After the end of the imaging period, when transitioning to the charge transfer period, n (n ≧ n) is applied to each electrode.
3: the same applies hereinafter) A clock signal of the phase driving method is supplied, and a potential value corresponding to the voltage value applied to each electrode is periodically generated in the channel layer region below each electrode,
The signal charges are sequentially moved to the charge transfer method to realize the transfer of the signal charges.
【0014】また、本発明のCCD固体撮像装置の製造
方法では、まず、半導体基板の表面にチャネル層を形成
し、チャネル層の表面に絶縁層を形成する。次に、絶縁
層の表面の領域を電荷転送方向に複数の領域に分割した
場合、電荷転送方向に1つおきに分割された領域を選択
された第1の領域群に第1の電極群を形成する。次い
で、絶縁層の表面の領域の内、第1の領域を除く第2の
領域群の個々の分割領域を電荷転送方向に順次数えた場
合、n/2以上の整数番目ごとの第2の領域群の分割領
域の下方のチャネル層内にバリア部を自己整合的に形成
する。引き続き、第2の領域上に第2の電極群を形成
し、n相クロックを第1の電極群および第2の電極群に
供給する配線接続を施す。こうして、本発明のCCD固
体撮像装置において特徴的な部分である電荷転送路を製
造する。In the method of manufacturing a CCD solid-state imaging device according to the present invention, first, a channel layer is formed on a surface of a semiconductor substrate, and an insulating layer is formed on a surface of the channel layer. Next, when the region on the surface of the insulating layer is divided into a plurality of regions in the charge transfer direction, every other region in the charge transfer direction is divided into a first region group and a first electrode group. Form. Next, when the individual divided regions of the second region group excluding the first region among the regions on the surface of the insulating layer are sequentially counted in the charge transfer direction, the second region for every integer number equal to or more than n / 2 A barrier portion is formed in a self-aligned manner in the channel layer below the group division region. Subsequently, a second electrode group is formed on the second region, and wiring connection for supplying an n-phase clock to the first electrode group and the second electrode group is performed. Thus, a charge transfer path which is a characteristic part of the CCD solid-state imaging device of the present invention is manufactured.
【0015】[0015]
【実施例】以下、添付図面を参照して、本発明の一実施
例について説明する。なお、図面の説明にあたって同一
の要素には同一の符号を付し、重複する説明を省略す
る。まず、本発明を実施するに当たり好適に適用される
CCDの例を図1と図2に基づいて説明する。なお、本
実施例は、3相クロック駆動で垂直電荷転送を行うCC
Dである。図1は、インターライン機能を有しないFT
方式のCCDの構成図であり、夫々が光電変換機能と電
荷転送機能とを兼ね備えた複数列の電荷転送路群を有す
る受光部3と、これらの電荷転送路群の終端部分に更に
連続して形成され且つ表面が遮光されている電荷転送路
群を有する蓄積部4と、蓄積部4の電荷転送路群の終端
に接続され且つ表面が遮光され、蓄積部4から転送され
て来た信号電荷群を水平2相クロックS1,S2に従っ
て水平方向xへ水平転送させる水平電荷転送路7と、水
平電荷転送路7の終端に設けられてピクセル毎の信号電
荷を電圧のピクセル信号に変換して出力する出力部8を
備えている。An embodiment of the present invention will be described below with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description. First, an example of a CCD suitably applied to carry out the present invention will be described with reference to FIGS. In the present embodiment, a CC that performs vertical charge transfer by three-phase clock driving is used.
D. FIG. 1 shows an FT having no interline function.
FIG. 2 is a configuration diagram of a CCD of a system, in which a light receiving section 3 having a plurality of rows of charge transfer path groups each having both a photoelectric conversion function and a charge transfer function, and further continuing to the terminal portions of these charge transfer path groups. A storage unit 4 having a charge transfer path group formed and whose surface is shielded from light; and a signal charge connected to the end of the charge transfer path group of the storage unit 4 whose surface is shielded and transferred from the storage unit 4. A horizontal charge transfer path 7 for horizontally transferring the group in the horizontal direction x in accordance with the horizontal two-phase clocks S1 and S2, and a signal charge for each pixel, which is provided at the end of the horizontal charge transfer path 7, is converted into a pixel signal of voltage and output. An output unit 8 is provided.
【0016】一方、図2は、インターライン機能及び蓄
積部を備えないFFT方式のCCDであり、受光部3の
電荷転送路群の終端に直接に水平電荷転送路6が接続さ
れている点で、図1のFT方式のCCDと相違する。On the other hand, FIG. 2 shows an FFT type CCD having no interline function and no storage section, in that a horizontal charge transfer path 6 is directly connected to the end of the charge transfer path group of the light receiving section 3. , And the FT type CCD shown in FIG.
【0017】図3は、図1あるいは図2のCCDの受光
部3の構成を示す断面図である。尚、図3は、図1と図
2の1つの電荷転送路の要部構造を代表して示してい
る。FIG. 3 is a sectional view showing the structure of the light receiving section 3 of the CCD shown in FIG. 1 or FIG. FIG. 3 shows the structure of the main part of one charge transfer path shown in FIGS. 1 and 2 as a representative.
【0018】図3において、p形シリコン基板10上に
n形チャネル層11が積層され、更に薄い絶縁層を介し
て、多数の転送電極G0 ,G1 ,G2 …Gn (n:整
数)…が垂直電荷転送方向yに沿って配列形成されてい
る。これらの電極の内、第1の転送電極群G2m(m:整
数)は互いに同一形状であり、第2の転送電極群G2m+1
(m:整数)は第1の転送電極群G2mとは異なる形状で
あり互いに同一の形状である。更に、第2の転送電極群
G2m+1に属する転送電極G1 ,G5 …G4l+1(l:整
数)…下のチャネル層11の表層部分には、p形又はn
形不純物が拡散若しくはイオン注入されることによるバ
リア部B1 ,B2 …Bl …が形成されている。In FIG. 3, an n-type channel layer 11 is laminated on a p-type silicon substrate 10, and a number of transfer electrodes G 0 , G 1 , G 2 ... G n (n: integer) ) Are arranged along the vertical charge transfer direction y. Among these electrodes, the first transfer electrode group G 2m (m: integer) has the same shape as each other, and the second transfer electrode group G 2m + 1
(M: integer) has a shape different from that of the first transfer electrode group G 2m and is the same as each other. Further, transfer electrodes G 1 , G 5, ..., G 4l + 1 (1: integer) belonging to the second transfer electrode group G 2m + 1.
The barrier portions B 1 , B 2, ..., B 1 .
【0019】そして、転送電極G4l+1および転送電極G
4l+2にはクロック信号P1が、転送電極G4l+3にはクロ
ック信号P2が、転送電極G4l+4にはクロック信号P3
が印加されている。尚、他の電荷転送路群も同一配列の
転送電極G0 ,G1 ,G2 …Gn …が形成され、且つ上
記と同様にクロック信号P1,P2,P3が印加されて
いる。The transfer electrode G 4l + 1 and the transfer electrode G
4l + 2 receives the clock signal P1, the transfer electrode G 41 + 3 receives the clock signal P2, and the transfer electrode G 41 + 4 receives the clock signal P3.
Is applied. In the other charge transfer path groups, transfer electrodes G 0 , G 1 , G 2, ..., G n ...
【0020】図4は、垂直の3相クロックP1,P2,
P3のタイミングチャートである。受光期間τ1(撮像
期間)では、全クロック信号P1,P2,P3は共に所
定の低電圧(以下、“L”レベルという)VL に保持さ
れる。一方、後述する垂直電荷転送時には、クロック信
号P1,P2,P3を、“L”レベルの電圧VL と、こ
の“L”レベルの電圧VL より高い所定電圧(“H”レ
ベルという)VH で交互に変化させることにより電荷転
送のためのポテンシャルプロフィールを発生させるよう
になっている。なお、転送電極に印加される電圧がVL
からVH に変化した時に生じる転送電極下のチャネル層
におけるポテンシャルの変化量は、同一電圧が対応する
転送電極に印加された場合のバリア部とバリア部でない
部分とのポテンシャルの差の値よりも大きくなるよう
に、印加電圧値を設定する。FIG. 4 shows vertical three-phase clocks P1, P2,
It is a timing chart of P3. In the light receiving period τ1 (imaging period), all of the clock signals P1, P2, and P3 are held at a predetermined low voltage (hereinafter, referred to as “L” level) VL . On the other hand, during the vertical charge transfer to be described later, the clock signal P1, P2, P3 a, "L" level and the voltage V L, the "L" level voltage V L higher than a predetermined voltage (referred to "H" level) V H , A potential profile for charge transfer is generated. The voltage applied to the transfer electrode is V L
Of the potential in the channel layer below the transfer electrode when the voltage changes from VH to VH is smaller than the value of the potential difference between the barrier portion and the non-barrier portion when the same voltage is applied to the corresponding transfer electrode. The applied voltage value is set so as to increase.
【0021】このようにクロック信号P1,P2,P3
が共に“L”レベルに保持される受光期間τ1中では、
時刻t0 で代表されるように、図5(a)に示すポテン
シャルプロフィールとなる。即ち、バリア部B1 ,B2
……が形成されている部分では、ポテンシャル井戸が発
生せず、バリア部B1 ,B2 ……が形成されていない部
分では、“L”レベルの電圧VL に従ったポテンシャル
の比較的浅いポテンシャル井戸が発生する。そして、受
光期間τ1に発生する信号電荷q0 ,q1 ,q2 ……は
これらのポテンシャル井戸に集積される。As described above, the clock signals P1, P2, P3
Are held at the “L” level during the light receiving period τ1,
As represented by the time t 0 , the potential profile shown in FIG. That is, the barrier portions B 1 and B 2
In the portion where... Are formed, no potential well is generated, and in the portion where the barrier portions B 1 , B 2 ... Are not formed, the potential according to the “L” level voltage VL is relatively shallow. A potential well is created. The signal charges q 0 , q 1 , q 2, ... Generated in the light receiving period τ1 are accumulated in these potential wells.
【0022】次に、垂直電荷転送期間τ2 では、図4に
示すように、クロックP1,P2,P3が所定周期・所
定位相関係で“L”レベルの電圧VL と“H”レベルの
電圧VH で交互に反転変化する。Next, in the vertical charge transfer period τ 2 , as shown in FIG. 4, the clocks P 1, P 2, and P 3 have the “L” level voltage V L and the “H” level voltage in a predetermined cycle / phase relation. It alternately reverses at VH .
【0023】まず、クロック信号P1,P2が“L”レ
ベルのままで、クロック信号P3が“H”レベルに反転
する(転送位相状態1)。“L”レベルのままの転送電
極(G1 ,G2 ,G3 )および転送電極(G5 ,G6 ,
G7 )…、すなわち転送電極(G4l+1,G4l+2,
G4l+3)に対応するポテンシャルプロフィールは変化し
ないが、“H”レベルとなる転送電極G0 ,転送電極G
4 および転送電極G8 …、すなわち転送電極G4l+4に対
応するポテンシャルは深くなる(図5(b)参照)。し
たがって、“H”レベルとなる転送電極G4l+4下のポテ
ンシャル井戸のポテンシャルが最大となり(換言すれ
ば、最も深くなる)、転送電極G4l+2,G4l+3下のポテ
ンシャル井戸に集積されていた信号電荷(q0 ,q1 ,
q2 …)が転送電極G4l+4下のポテンシャル井戸方向へ
移動する。First, while the clock signals P1 and P2 remain at the "L" level, the clock signal P3 is inverted to the "H" level (transfer phase state 1). The transfer electrodes (G 1 , G 2 , G 3 ) and the transfer electrodes (G 5 , G 6 ,
G 7 ), that is, the transfer electrodes (G 4l + 1 , G 4l + 2 ,
G 4l + 3 ) does not change, but the transfer electrodes G 0 and G attain “H” level.
4 and the transfer electrode G 8 ..., That is, the potential corresponding to the transfer electrode G 4l + 4 becomes deeper (see FIG. 5B). Therefore, the potential of the potential well under the transfer electrode G 4l + 4 which becomes “H” level becomes the maximum (in other words, becomes deepest), and is integrated in the potential well under the transfer electrodes G 41 + 2 and G 41 + 3. Signal charge (q 0 , q 1 ,
q 2 ...) move toward the potential well below the transfer electrode G 41 + 4 .
【0024】次に、転送位相状態1からクロック信号1
が“H”レベルに反転する(転送位相状態2)と、転送
電極(G4l+1,G4l+2)に対応するポテンシャルプロフ
ィールが変化する(図5(c)参照)。この結果、信号
電荷は転送電極G4l+4側から転送電極(G4l+1,
G4l+2)側へ移動する。引き続き、転送位相状態2から
クロック信号P3が“L”レベルへの反転(転送位相状
態3;図5(d)参照)、転送位相状態3からクロック
信号P2が“H”レベルへの反転(転送位相状態4;図
6(a)参照)、転送位相状態4からクロック信号P1
が“L”レベルへの反転(転送位相状態5;図6(b)
参照)、転送位相状態5からクロック信号P3が“H”
レベルへの反転(転送位相状態6;図6(c)参照)が
順次発生する。そして、転送位相状態6からクロック信
号P2が“L”レベルへの反転することにより、転送位
相状態1と全く同様のポテンシャルプロフィールとなる
転送位相状態1′となる(図6(d)参照)なり、以
後、上記のポテンシャルプロフィールの周期的変化が継
続する。こうした転送位相状態の遷移の進行に伴い、図
5(a)〜(d)および図6(a)〜(d)に示すよう
に、ポテンシャルプロフィールが連続的に変化して信号
電荷ごとに分離してが電荷転送が実行される。Next, from the transfer phase state 1 to the clock signal 1
Is inverted to the "H" level (transfer phase state 2), the potential profile corresponding to the transfer electrodes ( G4l + 1 , G4l + 2 ) changes (see FIG. 5C). As a result, the signal charges are transferred from the transfer electrode G 4l + 4 side to the transfer electrode (G 4l + 1 ,
G 4l + 2 ) Move to the side. Subsequently, the clock signal P3 is inverted from the transfer phase state 2 to the “L” level (transfer phase state 3; see FIG. 5D), and the clock signal P2 is inverted from the transfer phase state 3 to the “H” level (transfer). Phase state 4; see FIG. 6 (a));
Is inverted to "L" level (transfer phase state 5; FIG. 6 (b)
From the transfer phase state 5, the clock signal P3 becomes “H”.
Inversion to the level (transfer phase state 6; see FIG. 6C) sequentially occurs. Then, when the clock signal P2 is inverted from the transfer phase state 6 to the "L" level, the transfer phase state 1 'has the same potential profile as the transfer phase state 1 (see FIG. 6D). Thereafter, the above-described periodic change of the potential profile continues. As the transition of the transfer phase state progresses, as shown in FIGS. 5A to 5D and FIGS. 6A to 6D, the potential profile continuously changes and separates for each signal charge. Then, charge transfer is performed.
【0025】図7は、図4に対する垂直の3相クロック
信号P1,P2,P3の変形例のタイミングチャートで
ある。図7に示す3相クロック信号P1′,P2′,P
3′は、相互の位相関係は図4と同様であるが、クロッ
ク信号P1′の“H”レベルの電圧値VH2がクロック信
号P2′,P3′の“H”レベルの電圧値VH1よりも大
きく設定している点が異なる。以下、転送電極に印加さ
れる電圧値がVH2の場合とVH1の場合とで発生するチャ
ネル層内のポテンシャルの差は、同一電圧が対応する転
送電極に印加された場合のバリア部とバリア部でない部
分とのポテンシャルの差の値よりも大きくなるように、
印加電圧値を設定した場合について説明する。FIG. 7 is a timing chart of a modification of the three-phase clock signals P1, P2, and P3 which are vertical to FIG. The three-phase clock signals P1 ', P2', P shown in FIG.
3 'has the same phase relationship as that of FIG. 4 except that the "H" level voltage value V H2 of the clock signal P1' is higher than the "H" level voltage value V H1 of the clock signals P2 'and P3'. Is also set to be large. Hereinafter, the difference in the potential in the channel layer between the case where the voltage value applied to the transfer electrode is V H2 and the case where the voltage value is V H1 is the barrier portion and the barrier when the same voltage is applied to the corresponding transfer electrode. So that it is larger than the value of the potential difference with the non-part
The case where the applied voltage value is set will be described.
【0026】図8および図9は、3相クロック信号P
1′,P2′,P3′の駆動によるチャネル層内のポテ
ンシャルプロフィールの変化と信号電荷の移動の説明図
である。図8(a)〜(d)および図9(a)〜(d)
の各転送位相状態は、夫々図5(a)〜(d)および図
6(a)〜(d)の各転送位相状態に対応している。図
8および図9と図5および図7とを比較すると、転送位
相状態2(図8(c)および図5(c)参照)におい
て、図5(c)で見られる電荷移動の障壁であるバリア
部のポテンシャルプロフィールが図8(c)では電荷移
動の障壁とはならないことが確認できる。FIGS. 8 and 9 show a three-phase clock signal P.
FIG. 5 is an explanatory diagram of a change in a potential profile in a channel layer and a movement of a signal charge due to driving of 1 ′, P2 ′, and P3 ′. 8 (a) to 8 (d) and FIGS. 9 (a) to 9 (d)
5 correspond to the transfer phase states of FIGS. 5A to 5D and 6A to 6D, respectively. Comparing FIGS. 8 and 9 with FIGS. 5 and 7, in the transfer phase state 2 (see FIGS. 8 (c) and 5 (c)), there is a charge transfer barrier seen in FIG. 5 (c). In FIG. 8C, it can be confirmed that the potential profile of the barrier portion does not act as a barrier for charge transfer.
【0027】なお、転送電極に印加される電圧値がVH2
の場合とVH1の場合とで発生するチャネル層内のポテン
シャルの差が、同一電圧が対応する転送電極に印加され
た場合のバリア部とバリア部でない部分とのポテンシャ
ルの差の値よりも小さい場合であっても、転送状態2に
おけるバリア部のポテンシャルプロフィールによる障壁
高は図5に比べて低減され、3相クロック信号P1,P
2,P3による駆動時よりもスムーズに電荷移動が実行
される。The voltage applied to the transfer electrode is V H2
The difference in potential of the channel layer that occurs in the case where the V H1 of less than the value of the potential difference between the barrier portion and the non-barrier portion when the same voltage is applied to corresponding transfer electrodes Even in this case, the barrier height due to the potential profile of the barrier unit in the transfer state 2 is reduced as compared with FIG. 5, and the three-phase clock signals P1, P
The charge transfer is executed more smoothly than when driven by P2 and P3.
【0028】上記実施例における“L”レベルの電圧V
L は、図10に示すCCDの特性に基づいて決定される
ことが好適である。図10は、転送電極に印加されるク
ロックのゲート電圧VG (ボルト)と暗電流Id(nA
/cm2 )との相関関係を示す実験結果であり、CCD
はゲート電圧VG が低いほど暗電流Idが減少するとい
う特性を有することが明らかである。そして、ゲート電
圧VG がピニング電圧VP を境にして暗電流Idの減少
傾向が止まる。したがって、このピニング電圧VP より
低い所定電圧を“L”レベルの電圧VL とすることが、
極めて微弱な光の像を撮像するような特殊な計測分野、
例えば、極めて遠距離の星から到達した光を集光してそ
の映像を解析する等の特殊計測分野では特に望ましい。The "L" level voltage V in the above embodiment
L is preferably determined based on the characteristics of the CCD shown in FIG. FIG. 10 shows the gate voltage V G (volt) of the clock applied to the transfer electrode and the dark current Id (nA).
/ Cm 2 ), which is the experimental result showing the correlation with
It is found to have a characteristic that the gate voltage V G is higher dark current Id is reduced lower. The decrease of the dark current Id stops the gate voltage V G is a boundary pinning voltage V P. Therefore, it is a voltage V L of the lower predetermined voltage than a pinning voltage V P "L" level,
Special measurement fields such as capturing extremely weak light images,
For example, it is particularly desirable in the special measurement field where light arriving from an extremely distant star is collected and its image is analyzed.
【0029】なお、図1に示したFT方式のCCDで
は、蓄積部4の電荷転送路も同様に電荷転送動作するの
で、信号電荷は次第に蓄積部4へ保持される。一方、図
2に示したFFT方式のCCDでは、電荷転送路から1
列分の信号電荷が転送されて来る毎に、水平電荷転送路
7が水平の所定周期のクロック信号S1,S2に同期し
て水平電荷転送動作を繰り返すので、信号電荷の読出し
が可能となっている。又、図1に示すFT方式のCCD
では、蓄積部4に一旦保持された1フレーム相当の信号
電荷を、蓄積部4の電荷転送路と水平電荷転送路7が図
2のFFT方式のCCDの電荷転送と同じ転送動作を行
うことによって出力させる。In the FT type CCD shown in FIG. 1, since the charge transfer path of the storage section 4 also performs a charge transfer operation, signal charges are gradually held in the storage section 4. On the other hand, in the FFT type CCD shown in FIG.
Each time the signal charges of a column are transferred, the horizontal charge transfer path 7 repeats the horizontal charge transfer operation in synchronization with the clock signals S1 and S2 having a predetermined horizontal period, so that the signal charges can be read. I have. The FT type CCD shown in FIG.
Then, the signal charge corresponding to one frame once held in the storage unit 4 is transferred to the charge transfer path and the horizontal charge transfer path 7 of the storage unit 4 by performing the same transfer operation as the charge transfer of the FFT type CCD in FIG. Output.
【0030】上記の実施例のCCD固体撮像装置の受光
部は以下の工程で製造される。なお、以下の説明では、
1つの垂直電荷転送路の製造について説明するが、他の
垂直電荷転送路も同様に、且つ同時に製造される。図1
1および図12はCCD固体撮像装置の受光部の製造工
程図である。The light receiving section of the CCD solid-state imaging device of the above embodiment is manufactured by the following steps. In the following description,
The manufacture of one vertical charge transfer path is described, but the other vertical charge transfer paths are manufactured similarly and simultaneously. FIG.
1 and 12 are manufacturing process diagrams of the light receiving section of the CCD solid-state imaging device.
【0031】まず、p型のSi基板10の表面上にn型
のチャネル層11を形成(図11(a)参照)後、チャ
ネル層11の表面上にSiO2 絶縁層12を形成する
(図11(b)参照)。引き続き、SiO2 絶縁層12
の表面上にポリシリコン層を形成後選択エッチングし
て、SiO2 絶縁層12の表面上に第1の電極群である
ポリシリコン電極21を形成する(図11(c)参
照)。First, after forming an n-type channel layer 11 on the surface of a p-type Si substrate 10 (see FIG. 11A), an SiO 2 insulating layer 12 is formed on the surface of the channel layer 11 (see FIG. 11). 11 (b)). Subsequently, the SiO 2 insulating layer 12
After a polysilicon layer is formed on the surface of the SiO 2 insulating layer 12, selective etching is performed to form a polysilicon electrode 21 as a first electrode group on the surface of the SiO 2 insulating layer 12 (see FIG. 11C).
【0032】次に、表面全体にSiO2 絶縁層を形成
後、イオン注入を行わないチャネル層11の領域の上部
のレジストを形成し、チャネル層内で活性化するとp型
導電性を示すp型ドーパントを選択的にイオン注入して
p型のバリア部15を形成する(図12(a)参照)。Next, after an SiO 2 insulating layer is formed on the entire surface, a resist is formed on the region of the channel layer 11 where ion implantation is not performed, and when activated in the channel layer, a p-type conductive material having p-type conductivity is formed. A p-type barrier portion 15 is formed by selectively ion-implanting a dopant (see FIG. 12A).
【0033】次いで、レジスト除去後、SiO2 絶縁層
の表面上にポリシリコン層を形成後選択エッチングし
て、SiO2 絶縁層12の表面上に第2の電極群である
ポリシリコン電極22を形成する(図12(b)参
照)。引き続き、各電極にクロック信号供給用の接続配
線を施し、最終的にSiO2 絶縁層を全表面に形成して
(図12(c)参照)受光部を完成する。Next, after removing the resist, a polysilicon layer is formed on the surface of the SiO 2 insulating layer and then selectively etched to form a polysilicon electrode 22 as a second electrode group on the surface of the SiO 2 insulating layer 12. (See FIG. 12B). Subsequently, connection wiring for supplying a clock signal is applied to each electrode, and finally, an SiO 2 insulating layer is formed on the entire surface (see FIG. 12C) to complete the light receiving section.
【0034】こうして、自己整合的にバリア部を形成す
るとともに、2回の電極形成工程で3相クロック駆動の
電荷転送路群を備えた受光部を製造する。In this way, the barrier section is formed in a self-aligned manner, and the light receiving section having the charge transfer path group driven by the three-phase clock is manufactured in two electrode forming steps.
【0035】本発明は、上記の実施例に限定されるもの
ではなく、変形が可能である。例えば、上記実施例では
3相クロック駆動のCCDとしたが、バリア部形成の間
隔および供給クロック信号の接続配線を変更すれば、4
相以上のクロック駆動のCCDを同様にして構成するこ
とができる。The present invention is not limited to the above embodiments, but can be modified. For example, in the above-described embodiment, a CCD driven by a three-phase clock is used.
A clock-driven CCD of more than one phase can be similarly configured.
【0036】[0036]
【発明の効果】以上、詳細に説明した通り、本発明のC
CD固体撮像装置によれば、電荷転送路の転送駆動クロ
ック信号を供給する転送電極群を、互いに電気的に分離
され、電荷転送方向に配列された2つの電極を1組とし
て、電極の組を周期的に電荷転送方向に配列して形成
後、3相以上の転送駆動クロック信号の各相のクロック
信号の供給の仕方を配線接続で決定できる構造としたの
で、2回の転送電極形成工程で転送電極の全てが形成が
可能となり製造工程の簡易化ができるとともに、接続配
線以前の工程の統一化が可能なCCD固体撮像装置を実
現できる。また、ピクセルごとの信号電荷を効率良く集
積するバリア部を選択された転送電極の占める領域の下
方に形成するので、バリア部の形成を自己整合的に実施
できる。As described above in detail, the C of the present invention
According to the CD solid-state imaging device, the transfer electrode group for supplying the transfer drive clock signal of the charge transfer path is electrically separated from each other and two electrodes arranged in the charge transfer direction are regarded as one set, and the set of electrodes is defined as After a periodic arrangement in the charge transfer direction, the method of supplying clock signals of each phase of three or more transfer drive clock signals can be determined by wiring connection. All of the transfer electrodes can be formed, so that the manufacturing process can be simplified, and a CCD solid-state imaging device capable of unifying processes before connection wiring can be realized. Further, since the barrier portion for efficiently collecting the signal charges for each pixel is formed below the area occupied by the selected transfer electrode, the barrier portion can be formed in a self-aligned manner.
【0037】更に、撮像時に、CCDのピニング電圧よ
り低い電圧を全転送電極に印加することにすれば、暗電
流の低減が可能となり、極めて微弱な光の像を撮像する
ような特殊な計測分野、例えば、極めて遠距離の星から
到達した光を集光してその映像を解析する等の特殊計測
分野で特に有効である。Further, when a voltage lower than the pinning voltage of the CCD is applied to all the transfer electrodes at the time of imaging, the dark current can be reduced, and a special measurement field for imaging an extremely weak light image can be obtained. For example, the present invention is particularly effective in a special measurement field in which light arriving from an extremely distant star is collected and its image is analyzed.
【0038】また、本発明のCCD固体撮像装置によれ
ば、上記の1組の電極の一方の電極を形成後バリア部を
形成し、引き続き1組の他方の電極を形成後にクロック
供給用の接続配線を施すことにしたので、本発明のCC
Dを効率良く製造することができる。According to the CCD solid-state imaging device of the present invention, the barrier portion is formed after forming one electrode of the above-mentioned one set of electrodes, and then the connection for clock supply is formed after the other set of electrodes is formed. Since wiring is to be performed, the CC of the present invention is used.
D can be manufactured efficiently.
【図1】本発明が適用されるCCD固体撮像装置の一実
施例の構成を示す構成説明図である。FIG. 1 is a configuration explanatory view showing a configuration of an embodiment of a CCD solid-state imaging device to which the present invention is applied.
【図2】本発明が適用されるCCD固体撮像装置の他の
実施例の構成を示す構成説明図である。FIG. 2 is a configuration explanatory view showing the configuration of another embodiment of a CCD solid-state imaging device to which the present invention is applied;
【図3】図1及び図2中の電荷転送路のA−A線断面構
造を示す断面図である。FIG. 3 is a cross-sectional view showing a cross-sectional structure taken along line AA of the charge transfer path in FIGS. 1 and 2;
【図4】電荷転送路を駆動するためのクロックの一例の
タイミングチャートである。FIG. 4 is a timing chart of an example of a clock for driving a charge transfer path.
【図5】図4に示すクロックによって発生するポテンシ
ャルプロフィールを示す図である。FIG. 5 is a diagram showing a potential profile generated by the clock shown in FIG. 4;
【図6】図4に示すクロックによって発生するポテンシ
ャルプロフィールを示す図である。FIG. 6 is a diagram showing a potential profile generated by the clock shown in FIG. 4;
【図7】電荷転送路を駆動するためのクロックの他の例
のタイミングチャートである。FIG. 7 is a timing chart of another example of a clock for driving a charge transfer path.
【図8】図7に示すクロックによって発生するポテンシ
ャルプロフィールを示す図である。FIG. 8 is a diagram showing a potential profile generated by the clock shown in FIG. 7;
【図9】図7に示すクロックによって発生するポテンシ
ャルプロフィールを示す図である。FIG. 9 is a diagram showing a potential profile generated by the clock shown in FIG. 7;
【図10】転送電極に印加するゲート電圧と暗電流の関
係を示す特性図である。FIG. 10 is a characteristic diagram showing a relationship between a gate voltage applied to a transfer electrode and a dark current.
【図11】本発明のCCD固体撮像装置の製造方法の工
程(前半)図である。FIG. 11 is a process diagram (first half) of a method for manufacturing a CCD solid-state imaging device according to the present invention.
【図12】本発明のCCD固体撮像装置の製造方法の工
程(後半)図である。FIG. 12 is a process diagram (second half) of the method for manufacturing a CCD solid-state imaging device according to the present invention;
【図13】従来のCCD固体撮像装置の受光部の構成図
である。FIG. 13 is a configuration diagram of a light receiving section of a conventional CCD solid-state imaging device.
3…受光部、4…蓄積部、7…水平電荷転送路、10…
半導体基板、11…チャネル層、12…絶縁層、15,
B1 ,B2 〜…バリア層、21,22,G1 ,G2 ,G
3 〜…転送電極。3 ... light receiving section, 4 ... accumulating section, 7 ... horizontal charge transfer path, 10 ...
Semiconductor substrate, 11: channel layer, 12: insulating layer, 15,
B 1 , B 2 -... barrier layer, 21, 22, G 1 , G 2 , G
3 ... Transfer electrodes.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/148 H01L 21/339 H01L 29/762 H04N 5/335 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/148 H01L 21/339 H01L 29/762 H04N 5/335
Claims (4)
転送路群を有するCCD固体撮像装置であって、 前記電荷転送路群は、 信号電荷を転送するチャネル層と、 前記チャネル層の表面上に形成された絶縁層と、 前記絶縁層の表面領域に電荷転送方向に沿って交互に形
成された複数の第1の種類および第2の種類の電極から
なる第1の電極群および第2の電極群と、 前記第2の種類の電極に関して前記電荷転送方向に沿っ
て2個ごとの前記第2の種類の電極の下方のチャネル層
内に形成されたバリア部と、 前記バリア部の上方に形成された前記第2の電極群の第
1の電極と前記第1の電極の前記電荷転送方向側で隣接
する前記第1の電極群の第2の電極とには、3相クロッ
ク信号の第1の相のクロック信号を印加する第1の電気
配線と、 前記第2の電極の前記電荷転送方向側で隣接する前記第
2の電極群の第3の電極には、前記3相クロック信号の
第2の相のクロック信号を印加する第2の電気配線と、 前記第3の電極の前記電荷転送方向側で隣接する前記第
1の電極群の第4の電極には、前記3相クロック信号の
第3の相のクロック信号を印加する第3の電気配線と、 を備え、 撮像時には、前記第1の電気配線、前記第2の電気配線
および前記第3の電気配線を利用して、全ての前記第1
の電極群および前記第2の電極群の電極に前記バリア部
の形成されていないチャネル層領域に発生するピクセル
に相当するポテンシャル井戸群を形成するよう電圧が印
加され、 電荷転送時には、前記第1の電極群および前記第2の電
極群の電極に前記3相のクロック信号が前記第1の電気
配線、前記第2の電気配線および前記第3の電気配線を
介して印加されて、ポテンシャル井戸に集積した信号電
荷を他のポテンシャル井戸に集積した信号電荷とは分離
して電荷転送する、ことを特徴とするCCD固体撮像装
置。1. A CCD solid-state imaging device having a charge transfer path group having a photoelectric conversion function and a charge transfer function, the charge transfer path group comprising: a channel layer for transferring signal charges; A first electrode group including a plurality of first type and second type electrodes alternately formed along a charge transfer direction on a surface region of the insulating layer; An electrode group; a barrier portion formed in a channel layer below every second electrode of the second type along the charge transfer direction with respect to the second type of electrode; The formed first electrode of the second electrode group and the second electrode of the first electrode group adjacent to the first electrode on the side of the charge transfer direction are connected to the third electrode of the three-phase clock signal. A first electric wiring for applying a clock signal of one phase; A second electric wiring for applying a clock signal of a second phase of the three-phase clock signal is provided to a third electrode of the second electrode group adjacent to the second electrode on the side of the charge transfer direction. A third electric wiring for applying a clock signal of a third phase of the three-phase clock signal to a fourth electrode of the first electrode group adjacent to the third electrode on the side of the charge transfer direction; And at the time of imaging, the first electric wiring, the second electric wiring, and the third electric wiring are used for all of the first electric wiring.
A voltage is applied to the electrodes of the second electrode group and the electrodes of the second electrode group so as to form a potential well group corresponding to a pixel generated in a channel layer region where the barrier portion is not formed. The three-phase clock signal is applied to the electrodes of the electrode group and the electrodes of the second electrode group via the first electric wiring, the second electric wiring, and the third electric wiring, and is applied to the potential well. A CCD solid-state imaging device, wherein an integrated signal charge is transferred separately from signal charges integrated in another potential well.
極群の電極および前記第2の電極群の電極に印加される
電圧値はピニング電圧値以下であり、前記クロック信号
はピニング電圧とピニング電圧よりも高い電圧値とが交
互に発生する、ことを特徴とする請求項1記載のCCD
固体撮像装置。2. A voltage value applied to all the electrodes of the first electrode group and the electrodes of the second electrode group during the imaging is equal to or less than a pinning voltage value, and the clock signal is a pinning voltage and a pinning voltage. 2. The CCD according to claim 1, wherein a voltage value higher than the voltage is generated alternately.
Solid-state imaging device.
転送路群を有するCCD固体撮像装置の製造方法であっ
て、 前記電荷転送路群の製造方法は、 第1の導電型の半導体基板の表面に信号電荷を転送する
チャネル層を形成する工程と、 前記チャネル層の一方の表面に絶縁層を形成する工程
と、 前記絶縁層の表面領域を電荷転送方向に沿って交互に存
在する複数の第1および第2の領域からなる第1および
第2の領域群の第1の領域群上に複数の第1の種類の電
極からなる第1の電極群を形成する工程と、 前記第2の領域に関して前記電荷転送方向に沿って2以
上の所定の数ごとの前記第2の領域の下方のチャネル層
内に第1の導電型のバリア部を形成する工程と、 前記第1の電極群とは電気的に分離された、第2の領域
群上に複数の第2の種類の電極からなる第2の電極群を
形成する工程と、 撮像時には、全ての前記第1の電極群および前記第2の
電極群の電極に前記バリア部の形成されていないチャネ
ル層領域に発生するピクセルに相当するポテンシャル井
戸群を形成する電圧を供給し、電荷転送時には、ポテン
シャル井戸に集積した信号電荷を他のポテンシャル井戸
に集積した信号電荷とは分離して電荷転送を行わせる3
相以上の相数のクロック信号を第1の電極群および前記
第2の電極群に供給する電気配線を施す工程と、 を備えることを特徴とするCCD固体撮像装置の製造方
法。3. A method of manufacturing a CCD solid-state imaging device having a charge transfer path group having a photoelectric conversion function and a charge transfer function, wherein the method of manufacturing the charge transfer path group includes a method of manufacturing a semiconductor substrate of a first conductivity type. A step of forming a channel layer for transferring signal charges on the surface; a step of forming an insulating layer on one surface of the channel layer; and a plurality of the insulating layers having a surface region alternately arranged along the charge transfer direction. Forming a first electrode group including a plurality of first type electrodes on a first region group of the first and second region groups including the first and second regions; Forming a first conductivity type barrier portion in a channel layer below the second region by a predetermined number of two or more along the charge transfer direction with respect to a region; Are electrically isolated, and a plurality of second regions are formed on the second group of regions. Forming a second electrode group composed of the following types of electrodes; and at the time of imaging, all the electrodes of the first electrode group and the electrodes of the second electrode group are formed in a channel layer region where the barrier portion is not formed. A voltage for forming a potential well group corresponding to a generated pixel is supplied, and at the time of charge transfer, signal charges accumulated in a potential well are separated from signal charges accumulated in other potential wells to perform charge transfer.
Providing a wiring for supplying clock signals of a number of phases equal to or greater than the number of phases to the first electrode group and the second electrode group.
信号の相数は3であり、 前記電気配線を施す工程は、 前記バリア部の上方に形成された前記第2の電極群の第
1の電極と前記第1の電極の前記電荷転送方向側で隣接
する前記第1の電極群の第2の電極とには、前記3相ク
ロック信号の第1の相のクロック信号を印加する第1の
電気配線を施す第1の副工程と、 前記第2の電極の前記電荷転送方向側で隣接する前記第
2の電極群の第3の電極には、前記3相クロック信号の
第2の相のクロック信号を印加する第2の電気配線を施
す第2の副工程と、 前記第3の電極の前記電荷転送方向側で隣接する前記第
1の電極群の第4の電極には、前記3相クロック信号の
第3の相のクロック信号を印加する第3の電気配線を施
す第3の副工程と、 を備えることを特徴とする請求項3記載のCCD固体撮
像装置の製造方法。4. The method according to claim 1, wherein the predetermined number is two, the number of phases of the clock signal is three, and the step of applying the electric wiring includes a step of forming a second one of the second electrode group formed above the barrier portion. A first phase clock signal of the three-phase clock signal is applied to a first electrode and a second electrode of the first electrode group adjacent to the first electrode on the side of the charge transfer direction. A first sub-step of providing one electrical wiring; and a third electrode of the second electrode group adjacent to the second electrode on the side of the charge transfer direction. A second sub-step of providing a second electrical wiring for applying a phase clock signal; and a fourth electrode of the first electrode group adjacent to the third electrode on the side of the charge transfer direction. A third sub-step of providing third electrical wiring for applying a clock signal of a third phase of the three-phase clock signal; Method of manufacturing a CCD solid-state imaging device according to claim 3, characterized in that it comprises.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02446294A JP3334992B2 (en) | 1994-02-22 | 1994-02-22 | CCD solid-state imaging device and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02446294A JP3334992B2 (en) | 1994-02-22 | 1994-02-22 | CCD solid-state imaging device and manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07235656A JPH07235656A (en) | 1995-09-05 |
JP3334992B2 true JP3334992B2 (en) | 2002-10-15 |
Family
ID=12138843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02446294A Expired - Fee Related JP3334992B2 (en) | 1994-02-22 | 1994-02-22 | CCD solid-state imaging device and manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3334992B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4246964B2 (en) * | 2002-05-27 | 2009-04-02 | 浜松ホトニクス株式会社 | Solid-state imaging device and solid-state imaging device array |
JP6348272B2 (en) * | 2013-11-05 | 2018-06-27 | 浜松ホトニクス株式会社 | Charge coupled device, method for manufacturing the same, and solid-state imaging device |
-
1994
- 1994-02-22 JP JP02446294A patent/JP3334992B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07235656A (en) | 1995-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0468034B1 (en) | Selective operation in interlaced and non-interlaced modes of interline transfer ccd image sensing device | |
JPH0578946B2 (en) | ||
JP2001267548A (en) | Solid-state image pickup device | |
US4689687A (en) | Charge transfer type solid-state imaging device | |
US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
KR890005237B1 (en) | Solide - state imaging device / jp | |
KR20120087855A (en) | Charge-integration multilinear image sensor | |
JPH06121238A (en) | Ccd imaging element | |
JPH08181300A (en) | Image pickup device | |
JPH05344425A (en) | Ccd video element | |
JP2845216B2 (en) | Solid-state imaging device and method of manufacturing the same | |
JP3317248B2 (en) | Solid-state imaging device | |
JP3334992B2 (en) | CCD solid-state imaging device and manufacturing method | |
JPH07161970A (en) | Solid-state image pickup device | |
US5900769A (en) | Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods | |
JP2001053263A (en) | Solid-state image pickup device | |
JPS62208668A (en) | Charge transfer type solid-state image sensing element | |
US6222586B1 (en) | Solid-state imaging device having partially covered conversion region, and method for producing and method for driving the same | |
JP2825075B2 (en) | Solid-state imaging device and driving method thereof | |
JP2592193B2 (en) | CCD image element | |
KR20010050863A (en) | Charge transfer device, solid state image pickup device using charge transfer device, and control method for solid state image pickup device | |
JPS58175372A (en) | Solid-state image pickup element | |
JPH01241863A (en) | Solid-state image sensing device and manufacture thereof | |
JPH06311434A (en) | Ccd solid-state image pickup device | |
JPH0433143B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |