JP3325435B2 - Record processing device - Google Patents

Record processing device

Info

Publication number
JP3325435B2
JP3325435B2 JP24099195A JP24099195A JP3325435B2 JP 3325435 B2 JP3325435 B2 JP 3325435B2 JP 24099195 A JP24099195 A JP 24099195A JP 24099195 A JP24099195 A JP 24099195A JP 3325435 B2 JP3325435 B2 JP 3325435B2
Authority
JP
Japan
Prior art keywords
processing
data
lines
line
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24099195A
Other languages
Japanese (ja)
Other versions
JPH0965363A (en
Inventor
悟 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24099195A priority Critical patent/JP3325435B2/en
Publication of JPH0965363A publication Critical patent/JPH0965363A/en
Application granted granted Critical
Publication of JP3325435B2 publication Critical patent/JP3325435B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光学系を介して結
像される被写体像のCCD出力をA/D変換し,NTS
C信号変換処理した後、記録媒体に記録する記録処理装
置、さらに詳しくいえば、NTSC信号変換処理を高速
に行えるようにした記録処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D converter for converting a CCD output of a subject image formed through an optical system into an NTS image.
More specifically, the present invention relates to a recording processing apparatus that records on a recording medium after C signal conversion processing, and more specifically, a recording processing apparatus that can perform NTSC signal conversion processing at high speed.

【0002】[0002]

【従来の技術】電子スチルカメラ等の記録処理装置にお
いて、CCDのデータから輝度信号を作るには基本的に
は垂直方向に3ライン分のデータが垂直エンハンス処理
のため必要である。これにより3ライン分のデータから
1ラインの輝度信号を作ることができる。かかる場合、
CCD出力のA/D変換したデータを容量の大きい外部
RAMに格納し、ディジタル演算器で外部RAMにアク
セスしてNTSC信号変換処理を行うのは、外部RAM
へのアクセス時間が大きいため、処理時間がかかるとい
う問題がある。
2. Description of the Related Art In a recording processing apparatus such as an electronic still camera or the like, in order to generate a luminance signal from CCD data, basically three lines of data in the vertical direction are required for vertical enhancement processing. Thus, a one-line luminance signal can be generated from three lines of data. In such cases,
The A / D converted data of the CCD output is stored in a large external RAM, and the digital arithmetic unit accesses the external RAM to perform the NTSC signal conversion process.
There is a problem that it takes a long processing time because the access time is long.

【0003】[0003]

【発明が解決しようとする課題】これを解決する方法と
して、アクセス時間の速いディジタル演算器の内部RA
Mに3ライン分を転送し、内部RAMをディジタルプロ
セッサがアクセスして処理(1ライン毎に順次処理)す
ることによりNTSC信号に変換処理して記録する回路
構成が考えられる。図4は、ディジタル演算器の内部R
AMに3ライン分のデータを転送して輝度信号を作る例
を示す図、図5はその場合の動作を説明するためのフロ
ーチャートである。各回路に対し初期設定がなされ(ス
テップ(以下「S」という)301)、A/D変換され
たCCD出力は外部RAMに格納され、さらに内部RA
Mに3ライン分転送される(S302)。この場合、内
部RAMの容量は小さいため1ライン分すべてのデータ
を内部RAMに保持することは不可能であるので、水平
方向にいくつかのブロックに分割して格納する。
As a method for solving this problem, an internal RA of a digital arithmetic unit having a short access time is used.
A circuit configuration is conceivable in which three lines are transferred to M, and the internal RAM is converted and converted into an NTSC signal by accessing and processing (sequentially processing each line) the internal RAM by a digital processor. FIG. 4 shows the internal R of the digital arithmetic unit.
FIG. 5 is a diagram showing an example of creating a luminance signal by transferring data for three lines to the AM, and FIG. 5 is a flowchart for explaining the operation in that case. Initial settings are made for each circuit (step (hereinafter referred to as "S") 301), the A / D-converted CCD output is stored in an external RAM, and an internal RA is output.
M lines are transferred to M (S302). In this case, since the capacity of the internal RAM is small, it is impossible to hold all data for one line in the internal RAM. Therefore, the data is divided into several blocks in the horizontal direction and stored.

【0004】ディジタルプロセッサは、内部RAMをア
クセスすることにより色信号処理および輝度信号処理を
行う(S303)。つぎにFM変調を行い内部RAMか
ら外部RAMに転送する(S304,S305)。そし
て1ライン分の輝度信号処理が終了する(S306)
と、最終ラインまで処理(525ライン分)が終了した
か否かを判断し、終了すれば1フレームの処理が終了し
たこととなる。上記演算処理において、極力処理時間を
短縮するためには、高速にアクセスできる内部RAMを
用いるとともに内部RAMとアクセス時間の遅い外部R
AMとのデータ転送を極力少なくすることが必要であ
る。フィルタ処理などのデータを多く使う演算ではRA
Mへのアクセススピードが処理速度を決定する要因の1
つとなるからである。また,内部RAMは、アクセス時
間が速い反面、上述したように容量が小さいため処理効
率が悪く、それほど処理時間が速くならない。本発明の
目的は、ディジタル演算器におけるNTSC信号変換の
処理速度をさらに上げることができる記録処理装置を提
供することにある。
The digital processor performs color signal processing and luminance signal processing by accessing the internal RAM (S303). Next, FM modulation is performed and the data is transferred from the internal RAM to the external RAM (S304, S305). Then, the luminance signal processing for one line is completed (S306).
Then, it is determined whether or not the processing (for 525 lines) has been completed up to the last line. If the processing has been completed, the processing of one frame has been completed. In the above-described arithmetic processing, in order to reduce the processing time as much as possible, an internal RAM that can be accessed at a high speed is used, and the internal RAM and an external RAM with a slow access time are used.
It is necessary to minimize data transfer with the AM. For operations that use a lot of data, such as filter processing, RA
Access speed to M is one of the factors that determine the processing speed
Because it becomes one. In addition, although the access time of the internal RAM is short, the processing efficiency is low because the capacity is small as described above, and the processing time is not so fast. An object of the present invention is to provide a recording processing device capable of further increasing the processing speed of NTSC signal conversion in a digital arithmetic unit.

【0005】[0005]

【課題を解決するための手段】前記目的を達成するため
に本発明による記録処理装置は、CCDからのデータを
外部RAMに蓄積した後、ディジタル演算器の内部RA
Mに転送し、ディジタル演算器で演算を行うことにより
NTSC信号変換処理を行った後、前記外部RAMに転
送して記録媒体に記録する記録処理装置において、垂直
4ライン分×水平m個の第1のブロックデータを前記外
部RAMから前記内部RAMに転送し、前記垂直4ライ
ンのうち最初の3ラインとつぎの3ラインによって第n
番目と第(n+1)番目のラインに対し、色信号処理
よび輝度信号処理を行うとともに第n番目のラインに対
しFM変調まで行い、前記第n番目のFM変調データと
第(n+1)番目のベースバンドデータを前記外部RA
Mに転送し、つぎに前記第1のブロックデータに対し水
平方向に繋がる垂直4ライン分×水平m個の第2のブロ
ックデータについても第1のブロックデータに対して行
った処理と同様な処理を行い、このようにして第3のブ
ロックデータ以降、第n番目のライン最後尾のブロック
データまで同様な処理を行い、その後、前記第(n+
1)番目のラインについてFM変調処理を行うことによ
り、前記ディジタル演算器でNTSC信号変換処理を行
うように構成してある。ただし、m,nは自然数。
In order to achieve the above-mentioned object, a recording processing apparatus according to the present invention stores data from a CCD in an external RAM and then stores the data in an internal RA of a digital arithmetic unit.
M, and performs an NTSC signal conversion process by performing an arithmetic operation with a digital arithmetic unit, and then transfers the data to the external RAM and records it on a recording medium. 1 block data is transferred from the external RAM to the internal RAM, and the first three lines and the next three lines of the four vertical lines
To th and the (n + 1) th line, color signal processing Contact
And the luminance signal processing and FM modulation for the n-th line, and the n-th FM-modulated data and the (n + 1) -th baseband data are transferred to the external RA.
M, and then the same processing as that performed on the first block data is performed on the first block data with respect to the second block data of 4 vertical lines × m horizontal blocks connected in the horizontal direction to the first block data. Is performed in this manner, the same processing is performed up to the block data at the end of the n-th line after the third block data, and then the (n +
1) The digital arithmetic unit performs NTSC signal conversion processing by performing FM modulation processing on the first line. Here, m and n are natural numbers.

【0006】[0006]

【発明の実施の形態】以下、図面を参照して本発明のよ
り好ましい実施の形態を説明する。図1は本発明による
記録処理装置の実施例を示す回路ブロック図である。C
CD1には図示しない光学系によって被写体像が結像さ
れ、映像データが出力される。映像データはA/D変換
器2によってディジタル信号に変換され、外部RAM3
に蓄積される。外部RAM3は2フレーム分の記憶部3
a,3bを有し、A/D変換器2からの映像データの1
フィールド 分が第1記憶部3aに蓄積される。第1記
憶部3aに蓄積された映像データは、垂直4ライン分×
水平m個のブロックデータ単位で内部RAM5に転送さ
れる。
Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a circuit block diagram showing an embodiment of a recording processing apparatus according to the present invention. C
A subject image is formed on the CD 1 by an optical system (not shown), and video data is output. The video data is converted into a digital signal by the A / D converter 2,
Is accumulated in The external RAM 3 is a storage unit 3 for two frames.
a, 3b, and 1 of the video data from the A / D converter 2.
The fields are stored in the first storage unit 3a. The video data accumulated in the first storage unit 3a is equivalent to four vertical lines ×
The data is transferred to the internal RAM 5 in units of m horizontal block data.

【0007】内部RAM5に転送された垂直4ライン分
×水平m個のブロックデータに対し、ディジタル演算器
4は第1番目,第2番目および第3番目の3つのライン
×水平m個のデータにアクセスし、さらに第2番目,第
3番目および第4番目の3つのライン×水平m個のデー
タにアクセスして後述するようなNTSC信号変換のデ
ィジタル処理を行う。NTSC信号変換されたディジタ
ル信号は、第2の記憶部3bに格納され、D/A変換器
6でアナログ信号に変換され、記録回路7によって記録
媒体8に記録される。
The digital arithmetic unit 4 converts the first, second and third three lines × m horizontal data into four vertical lines × m horizontal block data transferred to the internal RAM 5. Then, access is made to the second, third and fourth three lines × m horizontal data to perform NTSC signal conversion digital processing as described later. The digital signal subjected to the NTSC signal conversion is stored in the second storage unit 3b, converted into an analog signal by the D / A converter 6, and recorded on the recording medium 8 by the recording circuit 7.

【0008】図2は、外部RAM3と内部RAM5との
間の映像データの転送方法を説明するための図である。
外部RAM3に格納された1フィールドの内、左上から
垂直4ライン×水平m個のデータブロックa11をまず内
部RAM5に転送する。このデータブロックに対しディ
ジタル処理が終了すると、このデータは第2の記憶ブロ
ック3bに転送される。つぎに右に連続するデータブロ
ックa12を転送し、同様の処理を行なっていき、そのラ
インの最終部分すなわちデータブロックa1pまで処理が
進むと、引き続き第3番目,第4番目,第5番目および
第6番目の垂直4ライン×水平m個を内部RAM5に転
送して同様の処理を行う。このようにして1フィールド
に対しデータブロックaqpまでディジタル処理を行って
第2の記録部3bに転送する。
FIG. 2 is a diagram for explaining a method of transferring video data between the external RAM 3 and the internal RAM 5.
In one field stored in the external RAM 3, the data block a 11 of 4 vertical lines × m horizontal lines from the upper left is first transferred to the internal RAM 5. When digital processing is completed for this data block, this data is transferred to the second storage block 3b. Then transfers the data blocks a 12 contiguous to the right, will perform the same processing, the processing proceeds to the final portion or the data block a 1p of the line, it continued third, fourth, fifth The same processing is performed by transferring the sixth vertical 4 lines × m horizontal pixels to the internal RAM 5. In this way, digital processing is performed on one field up to the data block a qp and transferred to the second recording unit 3b.

【0009】図3は、本発明による記憶処理動作を説明
するためのフローチャートである。まず、各回路にリセ
ットをかける等の初期設定を行う(S301)。CCD
1の出力はA/D変換器2でディジタル変換され、外部
RAM3の第1記憶部3aに1フィールド分が格納さ
れ、さらに垂直4ライン分×水平m個のデータブロック
が内部RAM5に転送される(S302)。ディジタル
演算器4は内部RAM5よりデータブロックの最初の3
ラインを読み出し、色信号処理および輝度信号処理を行
う(Yn ライン,偶数ラインn)。さらにつぎの3ライ
ンを読み出し、色信号処理および輝度信号処理を行う
(Yn+1 ライン,奇数ライン(n+1))。2ライン分
のベースバンド処理である(S303)。
FIG. 3 is a flowchart for explaining the storage processing operation according to the present invention. First, initial settings such as resetting each circuit are performed (S301). CCD
The output of 1 is digitally converted by the A / D converter 2, one field is stored in the first storage unit 3 a of the external RAM 3, and further, 4 vertical lines × m horizontal data blocks are transferred to the internal RAM 5. (S302). The digital arithmetic unit 4 stores the first three data blocks from the internal RAM 5.
Read lines, performs color signal processing and luminance signal processing (Y n lines, even lines n). Further, the next three lines are read, and color signal processing and luminance signal processing are performed (Yn + 1 line, odd line (n + 1)). This is baseband processing for two lines (S303).

【0010】そして、奇数ラインデータをFM変調処理
することなく外部RAM3の第2記憶部3bに退避させ
る(S304)。偶数ラインのベースバンド処理した信
号はFM変調処理が行われ内部RAM5より外部RAM
3の第2記憶部3bに転送される(S305,S30
6)。つぎに1ライン分の輝度信号の処理が終了したか
否かを判定する(S307)。1ライン分の輝度信号の
処理が終了していない場合はS302に戻り、つぎの連
続する垂直4ライン分×水平m個のデータブロックを内
部RAMに転送し、同様の処理を行う(S302〜S3
06)。このようにして偶数の1ライン分の輝度信号の
処理が終了すると、第2記憶部3bより奇数の1ライン
のデータが内部RAM5に転送され、ディジタル演算器
4によってFM変調される(S308)。このように偶
数ラインについて各データブロックごとにFM変調が施
され、奇数ラインについて偶数の1ラインのFM変調が
行われた後に1ライン分のFM変調が行なわれるのは、
FM変調は時間的に信号が連続している必要があり、画
面上部の信号から順次処理を行わなければならないため
である。
Then, the odd line data is saved in the second storage section 3b of the external RAM 3 without performing the FM modulation processing (S304). The signals subjected to the baseband processing of the even-numbered lines are subjected to FM modulation processing,
3 is transferred to the second storage unit 3b (S305, S30).
6). Next, it is determined whether the processing of the luminance signal for one line has been completed (S307). If the processing of the luminance signal for one line has not been completed, the process returns to S302, and the next consecutive data blocks of 4 vertical lines × m horizontal data blocks are transferred to the internal RAM, and the same processing is performed (S302 to S3).
06). When the processing of the luminance signal for one even line is completed in this way, the data of one odd line is transferred from the second storage unit 3b to the internal RAM 5, and FM-modulated by the digital calculator 4 (S308). As described above, the FM modulation is performed for each data block for the even lines, and the FM modulation for one line is performed after the FM modulation for one even line is performed for the odd lines.
This is because FM modulation requires that signals be continuous in time, and that processing must be performed sequentially from the signal at the top of the screen.

【0011】つぎに最終の輝度信号のラインまで処理が
終了したか否かを判断し(S309)、最終の輝度信号
のラインまで終了していない場合はS302に戻り、つ
ぎの垂直4ライン分×水平m個のデータブロックを内部
RAM5に転送し、同様の処理を行う。このようにし
て、1フィールドの最終の輝度信号のラインまで処理が
終了すると、NTSC信号変換処理が終了し、記録媒体
に記録する動作に移行する。なお、1ライン目の輝度信
号と最終ラインの輝度信号処理を行う場合は、データブ
ロックの1ラインが欠如するので、この場合は同じライ
ンを重ねて用い処理している。
Next, it is determined whether or not the processing has been completed up to the last line of the luminance signal (S309). If the processing has not been completed up to the last line of the luminance signal, the process returns to S302, and the next four vertical lines × The horizontal m data blocks are transferred to the internal RAM 5, and the same processing is performed. When the processing is completed up to the last line of the luminance signal of one field in this way, the NTSC signal conversion processing ends, and the operation shifts to an operation of recording on a recording medium. When processing the luminance signal of the first line and the luminance signal of the last line, since one line of the data block is missing, in this case, the same line is overlapped and processed.

【0012】[0012]

【発明の効果】以上、説明したように本発明は、外部R
AMに格納された1フィールドの映像データの内、4ラ
イン分を内部RAMに転送し、1度の内部RAMの転送
で2ライン分の輝度信号を作成してFM変調するという
ディジタル処理を行っているので、内部RAM空間が小
さいにもかかわらず、NTSC信号に変換するディジタ
ル処理の効率が向上し、処理時間を短縮することができ
るという効果がある。
As described above, according to the present invention, the external R
Digital processing is performed in which four lines of the video data of one field stored in the AM are transferred to the internal RAM, and a luminance signal for two lines is created and FM-modulated by one transfer of the internal RAM. Therefore, although the internal RAM space is small, there is an effect that the efficiency of digital processing for converting to an NTSC signal is improved and the processing time can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による記憶処理装置の実施例を示すブロ
ック図である。
FIG. 1 is a block diagram showing an embodiment of a storage processing device according to the present invention.

【図2】外部RAM3と内部RAM5との間の映像デー
タの転送方法を説明するための図である。
FIG. 2 is a diagram for explaining a method of transferring video data between an external RAM 3 and an internal RAM 5;

【図3】本発明による記憶処理動作を説明するためのフ
ローチャートである。
FIG. 3 is a flowchart for explaining a storage processing operation according to the present invention.

【図4】従来の内部RAMにおける処理の方法を説明す
るための図である。
FIG. 4 is a diagram for explaining a processing method in a conventional internal RAM.

【図5】従来の記憶処理動作を説明するためのフローチ
ャートである。
FIG. 5 is a flowchart for explaining a conventional storage processing operation.

【符号の説明】[Explanation of symbols]

1…CCD 2…A/D変換器 3…外部RAM 3a…第1記憶部 3b…第2記憶部 4…ディジタル演算器 5…内部RAM 6…D/A変換器 7…記録回路 8…記録媒体 DESCRIPTION OF SYMBOLS 1 ... CCD 2 ... A / D converter 3 ... External RAM 3a ... First storage part 3b ... Second storage part 4 ... Digital arithmetic unit 5 ... Internal RAM 6 ... D / A converter 7 ... Recording circuit 8 ... Recording medium

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 9/04 - 9/11 H04N 9/44 - 9/898 H04N 5/225 H04N 5/76 - 5/956 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) H04N 9/04-9/11 H04N 9/44-9/898 H04N 5/225 H04N 5/76-5 / 956

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 CCDからのデータを外部RAMに蓄積
した後、ディジタル演算器の内部RAMに転送し、ディ
ジタル演算器で演算を行うことによりNTSC信号変換
処理を行った後、前記外部RAMに転送して記録媒体に
記録する記録処理装置において、 垂直4ライン分×水平m個の第1のブロックデータを前
記外部RAMから前記内部RAMに転送し、 前記垂直4ラインのうち最初の3ラインとつぎの3ライ
ンによって第n番目と第(n+1)番目のラインに対
し、色信号処理および輝度信号処理を行うとともに第n
番目のラインに対しFM変調まで行い、前記第n番目の
FM変調データと第(n+1)番目のベースバンドデー
タを前記外部RAMに転送し、 つぎに前記第1のブロックデータに対し水平方向に繋が
る垂直4ライン分×水平m個の第2のブロックデータに
ついても第1のブロックデータに対して行った処理と同
様な処理を行い、 このようにして第3のブロックデータ以降、第n番目の
ライン最後尾のブロックデータまで同様な処理を行い、 その後、前記第(n+1)番目のラインについてFM変
調処理を行うことにより、 前記ディジタル演算器でNTSC信号変換処理を行うこ
とを特徴とする記録処理装置。ただし、m,nは自然
数。
1. After accumulating data from a CCD in an external RAM, transferring the data to an internal RAM of a digital arithmetic unit, performing an NTSC signal conversion process by performing an operation in the digital arithmetic unit, and then transferring the data to the external RAM. In the recording processing apparatus for recording on the recording medium, the first block data of 4 vertical lines × m horizontal blocks is transferred from the external RAM to the internal RAM, Color signal processing and luminance signal processing are performed on the nth and (n + 1) th lines by the three lines
The FM modulation is performed on the nth line, the nth FM modulation data and the (n + 1) th baseband data are transferred to the external RAM, and then connected to the first block data in the horizontal direction. The same processing as the processing performed on the first block data is performed on the vertical 4 lines × horizontal m second block data. Thus, the third block data and thereafter, the n-th line The same processing is performed up to the last block data, and then the (n + 1) -th line is subjected to FM modulation processing, so that the digital arithmetic unit performs NTSC signal conversion processing. . Here, m and n are natural numbers.
JP24099195A 1995-08-25 1995-08-25 Record processing device Expired - Fee Related JP3325435B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24099195A JP3325435B2 (en) 1995-08-25 1995-08-25 Record processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24099195A JP3325435B2 (en) 1995-08-25 1995-08-25 Record processing device

Publications (2)

Publication Number Publication Date
JPH0965363A JPH0965363A (en) 1997-03-07
JP3325435B2 true JP3325435B2 (en) 2002-09-17

Family

ID=17067704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24099195A Expired - Fee Related JP3325435B2 (en) 1995-08-25 1995-08-25 Record processing device

Country Status (1)

Country Link
JP (1) JP3325435B2 (en)

Also Published As

Publication number Publication date
JPH0965363A (en) 1997-03-07

Similar Documents

Publication Publication Date Title
JP3096618B2 (en) Imaging device
JP3438205B2 (en) Digital electronic camera device
JP3887060B2 (en) Image correction information recording apparatus and image restoration processing apparatus for electronic still camera
US5153730A (en) Electronic still camera having two recording stages for recording still-image signals
US5960155A (en) Electronic still camera
US5428456A (en) Method and apparatus for adaptively reducing interline flicker of TV-displayed image
JP2873046B2 (en) Image signal processing device
JP2004304387A (en) Image processing apparatus
JPH0570186B2 (en)
JP3342388B2 (en) Digital camera
JP3325435B2 (en) Record processing device
US20020081104A1 (en) Image pickup apparatus for processing an image signal by using memory
JPH02268089A (en) Recording and reproducing device
JPH0670275A (en) Electronic still camera device
JPS62248390A (en) Picture recorder
US5751886A (en) Video image processing apparatus
JP3081538B2 (en) Digital still camera
JP2666260B2 (en) Electronic still camera
JP3253538B2 (en) Image processing apparatus and image processing method thereof
US20040179241A1 (en) Image processing apparatus
JP2000354193A (en) Camera system and video signal processor
JPH07322195A (en) Image recording/reproducing device and image/sound recording/reproducing device
JP3331227B2 (en) Imaging device
JPS63152289A (en) Digital data recorder
JP3062702B2 (en) Image storage device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees