JP3317740B2 - Semiconductor energy ray detector and method of manufacturing the same - Google Patents
Semiconductor energy ray detector and method of manufacturing the sameInfo
- Publication number
- JP3317740B2 JP3317740B2 JP10702893A JP10702893A JP3317740B2 JP 3317740 B2 JP3317740 B2 JP 3317740B2 JP 10702893 A JP10702893 A JP 10702893A JP 10702893 A JP10702893 A JP 10702893A JP 3317740 B2 JP3317740 B2 JP 3317740B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit
- ccd
- energy ray
- protection plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、紫外線やγ線、あるい
は荷電粒子線などの吸収係数が極めて大きいエネルギー
線の照射に対して有効な、裏面照射型の電荷転送型半導
体エネルギー検出器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a back-illuminated charge-transfer type semiconductor energy detector which is effective for irradiating an energy ray having an extremely large absorption coefficient, such as ultraviolet rays, .gamma. Rays, or charged particle rays. It is.
【0002】[0002]
【従来の技術】電荷転送素子(CCD)は、アナログ電
荷群を外部からクロックパルスに同期した速度で一方向
に順繰りに送るものであり、一端に出力部を設けておけ
ば、空間情報を時系列信号に変換できる極めて巧妙な機
能デバイスである。一般に、実用的なCCD撮像デバイ
スとしては、フレーム転送(FT)、フル・フレーム転
送(FFT)、インターライン転送(IT)構成の三方
式が代表的であり、このうち計測用としては、主にフル
・フレーム転送方式が用いられる。2. Description of the Related Art A charge transfer device (CCD) sequentially transmits an analog charge group in one direction at a speed synchronized with a clock pulse from the outside. It is a very clever functional device that can be converted to a series signal. Generally, as a practical CCD image pickup device, there are three typical systems of a frame transfer (FT), a full frame transfer (FFT), and an interline transfer (IT) configuration. A full frame transfer method is used.
【0003】図4及び5はフル・フレーム転送方式の構
成を示すものであり、図4はその上面図、図5はその要
部の断面図である。図4に示すようにこの方式では、基
板に形成されたチャンネルストップ拡散層1によって電
荷転送のチャンネルが垂直方向に分割され、水平画素数
に対応する画素列を形成する。一方、このチャンネルス
トップ拡散層1に直交して転送電極群2を配置してい
る。フル・フレーム転送方式CCDでは蓄積部はなく、
電荷を転送する時間中即ち読みだし時間中は、シャッタ
を閉じるなどしてCCDに光が入射しないようにしてい
る。なお、垂直方向の4列の画素列の間には3本のオー
バーフロードレイン5が形成されている。FIGS. 4 and 5 show a configuration of a full frame transfer system, FIG. 4 is a top view thereof, and FIG. 5 is a sectional view of a main part thereof. As shown in FIG. 4, in this method, a charge transfer channel is divided in a vertical direction by a channel stop diffusion layer 1 formed on a substrate, and a pixel column corresponding to the number of horizontal pixels is formed. On the other hand, a transfer electrode group 2 is arranged orthogonal to the channel stop diffusion layer 1. There is no storage unit in the full frame transfer type CCD,
During the charge transfer time, that is, during the reading time, the shutter is closed so that light does not enter the CCD. Note that three overflow drains 5 are formed between the four pixel columns in the vertical direction.
【0004】図5に示すように、一画素はCCDの一段
分を構成するクロックパルス(φ1〜φ4 )の相数
(4)に対応する数の電極20とチャンネルストップ拡
散層1で囲まれた面積となる。垂直転送クロックパルス
電極群2はクロックパルスφ1 〜φ4 をポリシリコン電
極20に供給する。PSG(リンガラス)による層間絶
縁膜19はポリシリコン電極20の上面に堆積され、こ
の電極20とシリコン基板48上のn−ウェル22との
間にはゲート酸化膜21が介在されている。As shown in FIG. 5, one pixel is surrounded by a number of electrodes 20 and channel stop diffusion layers 1 corresponding to the number of phases (4) of clock pulses (φ 1 to φ 4 ) constituting one stage of the CCD. Area. The vertical transfer clock pulse electrode group 2 supplies clock pulses φ 1 to φ 4 to the polysilicon electrode 20. An interlayer insulating film 19 made of PSG (phosphorus glass) is deposited on the upper surface of the polysilicon electrode 20, and a gate oxide film 21 is interposed between the electrode 20 and the n-well 22 on the silicon substrate 48.
【0005】受光領域に光が入射すると、図5に示すよ
うに励起された信号電荷が一つの転送電極(蓄積電
極)、即ち立ち上がったクロックパルスφ1 が加えられ
たポリシリコン電極20下のポテンシャル井戸3に集め
られる。When light enters the light receiving region, as shown in FIG. 5, the excited signal charge is applied to one transfer electrode (storage electrode), that is, the potential under the polysilicon electrode 20 to which the rising clock pulse φ 1 is applied. Collected in well 3.
【0006】光信号を信号電荷に変換する電荷蓄積時間
が終わると、受光領域上にある垂直転送電極群2に与え
られたクロック電圧φ1 〜φ4 が順次立ち上がり、信号
電荷の読み出しが開始される。しかしフル・フレーム転
送CCDにおいては、前述したようにFT−CCDのよ
うな受光部とは別のいわゆる蓄積部というものがない。
このため、信号読み出しを開始する前にシャッタを閉じ
るなどして光信号の入力を遮断しなければ、転送してい
る途中の信号に新たに光信号が混入してくることにな
り、信号純度が低下する。但し、単発現象をとらえる場
合には、信号電荷の転送中に新たな光入力はないと考え
られるから、シャッタ等は必要ない。When the charge storage time for converting the optical signal into the signal charge ends, the clock voltages φ 1 to φ 4 applied to the vertical transfer electrode group 2 on the light receiving region sequentially rise, and the reading of the signal charge is started. You. However, in the full frame transfer CCD, there is no so-called storage unit different from the light receiving unit such as the FT-CCD as described above.
Therefore, if the input of the optical signal is not interrupted by closing the shutter or the like before starting the signal reading, the optical signal is newly mixed into the signal being transferred, and the signal purity is reduced. descend. However, in the case of capturing a one-shot phenomenon, it is considered that there is no new light input during the transfer of the signal charge, so that a shutter or the like is not required.
【0007】ここで、図4を用いて信号読みだし動作に
ついて説明する。信号電荷は垂直転送用クロックパルス
電極群2に与えられるパルスφ1 〜φ4 によって1行ず
つ下方に送られ、水平読みだしレジスタ6を通して出力
端に転送される。すなわち同図において、まず一番下の
行にある信号電荷が同時に水平読みだしレジスタ6に送
り込まれ、水平方向に高い周波数のクロックφ5 、φ6
で転送され、時系列信号として出力端から読み出され
る。なお、水平転送クロックφ5 、φ6 は水平転送用ク
ロックパルス電極群7から加えられる。このときすでに
次の信号電荷が垂直レジスタの1段下方に移動している
ので、次の垂直転送クロックパルスで水平読みだしレジ
スタ6に入り、出力端に読み出される。このようにし
て、1画面分の信号電荷が全て水平読み出しレジスタ6
を通して読み出されると、シャッタを開き新たな信号蓄
積動作を開始する。以上のように、水平読みだしレジス
タ6は垂直レジスタに比べて高速で動作するので、2相
クロックパルスφ5 、φ6 として高速転送を可能にして
いる。Here, a signal reading operation will be described with reference to FIG. The signal charges are sent downward one row at a time by pulses φ 1 to φ 4 applied to the clock pulse electrode group 2 for vertical transfer, and are transferred to the output terminal through the horizontal read register 6. That is, in the figure, first, the signal charges in the bottom row are simultaneously sent to the horizontal read register 6, and the clocks φ 5 , φ 6
And read from the output terminal as a time series signal. The horizontal transfer clocks φ 5 and φ 6 are applied from the horizontal transfer clock pulse electrode group 7. At this time, since the next signal charge has already moved one step below the vertical register, the signal charge enters the horizontal read register 6 at the next vertical transfer clock pulse and is read to the output terminal. Thus, the signal charges for one screen are all transferred to the horizontal readout register 6.
, The shutter is opened and a new signal accumulation operation is started. As described above, since the horizontal read register 6 operates at a higher speed than the vertical register, high-speed transfer is enabled by using the two-phase clock pulses φ 5 and φ 6 .
【0008】フル・フレーム転送方式の特徴は、蓄積部
がなく受光部の面積が大きくとれるので、光の利用率が
高く、したがって計測用など微弱光の用途に広く用いら
れる。反面、入射光が転送電極で吸収されるので、波長
が短い青色の光に対する感度低下が著しい。これは、ポ
リシリコン電極20が隙間なく表面を覆い、またそれぞ
れの電極の分離のため、厚さ数ミクロンにも及ぶPSG
膜19が重ねられているので、これらの膜で光が吸収さ
れることに起因している。特に、ポリシリコンは、40
0nm以下の波長の光や電子を吸収するという性質があ
る。The feature of the full frame transfer method is that the light receiving section has a large area without a storage section, so that the utilization rate of light is high, and therefore, it is widely used for faint light use such as measurement. On the other hand, since the incident light is absorbed by the transfer electrode, the sensitivity to blue light having a short wavelength is significantly reduced. This is because the polysilicon electrode 20 covers the surface without any gaps, and the PSG reaches a thickness of several microns due to the separation of each electrode.
Since the films 19 are superimposed, light is absorbed by these films. In particular, polysilicon has a 40
It has the property of absorbing light and electrons having a wavelength of 0 nm or less.
【0009】このような光検出器に関しては、基板48
を15μmから20μm程度に薄くして、光を裏面から
照射するようにしたものがある。光電変換部はゲ−ト酸
化膜21の下に設けられて、ポリシリコン電極20が隙
間無く覆い、短波長光を吸収してしまうが、基板48の
裏面には薄い酸化膜23の他に障害物はなく、短波長光
に対して高感度が期待できる。この裏面照射型CCDは
0.1nm程度の短波長光まで感度があり、更に電子衝
撃型CCD撮像デバイスにも応用される。このデバイス
は電子衝撃により生じる信号電荷の増倍作用を利用でき
るので、高感度撮像デバイスとして期待される。For such a photodetector, the substrate 48
Is reduced to about 15 μm to about 20 μm so that light is irradiated from the back surface. The photoelectric conversion portion is provided below the gate oxide film 21 so that the polysilicon electrode 20 covers the gap without any gap and absorbs short-wavelength light. There is nothing, and high sensitivity to short wavelength light can be expected. This back-illuminated CCD has sensitivity to light having a short wavelength of about 0.1 nm, and is further applied to an electron impact CCD imaging device. This device can be used as a high-sensitivity imaging device because it can use the multiplication effect of signal charges generated by electron impact.
【0010】この裏面照射型CCDは新しいタイプのC
CDなので、例は少ないのだが、その製造プロセスの例
としてはつぎのものがある。This back-illuminated CCD is a new type of C
Although there are few examples because it is a CD, the following are examples of the manufacturing process.
【0011】図6(a)は、保護板(サブストレイト)
120の断面構造を示したものであり、この保護板12
0の材料には焼結セラミックなどが用いられる。保護板
のうち後にウエファのCCDが形成された部分には貫通
した穴27が設けられており、セラミックの部分25に
は金属配線26が施されている。FIG. 6A shows a protection plate (substrate).
120 shows a sectional structure of the protective plate 12.
For the material of No. 0, a sintered ceramic or the like is used. A through hole 27 is provided in a portion of the protection plate where the CCD is formed later on the wafer, and a metal wiring 26 is provided in the ceramic portion 25.
【0012】図6(b)は、CCD31が形成されたウ
エファ130の断面を示したものである。このウエファ
130は、P+ 型ウエファ28にP型エピ層29を成長
させた後、CCD31及びCCD31と外部回路をつな
ぐ金属配線(パッド)32を形成したものである。FIG. 6B shows a cross section of the wafer 130 on which the CCD 31 is formed. This wafer 130 is formed by growing a P-type epi layer 29 on a P + -type wafer 28 and then forming a CCD 31 and a metal wiring (pad) 32 connecting the CCD 31 and an external circuit.
【0013】ここで、ウエファ130には、P/P+ 型
エピウエファが用いられ、このエピ層29の比抵抗及び
厚さは、それぞれ30Ω−cm、20μmである。P+
型サブストレイト28の比抵抗及び厚さは、それぞれ
0.01Ω−cm、500μmである。CCDは通常P
/P+ 型エピタキシャル成長ウェファが用いられるのだ
が、これはCCD内蔵読みだし回路のFETがNチャン
ネルになるので、PチャンネルFETに比較してオン抵
抗を小さくでき、発生する熱ノイズ(ジョンソンノイ
ズ)を低減できるから、という理由に基づく。さらに、
基板がP/P+ 型であれば、バルク(ウエファ)中の少
数キャリアのライフタイムが短くなり、バルク中の暗電
流成分がCCDのポテンシャル井戸に流れ込んで暗電流
が大きくなるのが抑えられる、という利点がある。Here, a P / P + type epi wafer is used as the wafer 130, and the specific resistance and thickness of the epi layer 29 are 30 Ω-cm and 20 μm, respectively. P +
The specific resistance and the thickness of the mold substrate 28 are 0.01 Ω-cm and 500 μm, respectively. CCD is usually P
/ P + type epitaxial growth wafer is used, but since the FET of the readout circuit with built-in CCD is N-channel, the on-resistance can be made smaller than that of P-channel FET, and the generated thermal noise (Johnson noise) is reduced. It is based on the reason that it can be reduced. further,
If the substrate is of the P / P + type, the lifetime of minority carriers in the bulk (wafer) is shortened, and the dark current component in the bulk is prevented from flowing into the potential well of the CCD and the dark current is suppressed from increasing. There is an advantage.
【0014】また、通常バルク領域は酸素濃度を高くし
ており、プロセス中の熱処理でバルク中には多くの結晶
欠陥が励起されるのであるが、ウェファにはP+ 型領域
が形成されており、この高濃度層が欠陥のシンクとなる
のを抑え、CCDを構成する表面付近に結晶欠陥が生じ
るのが抑えられる。Usually, the oxygen concentration is high in the bulk region, and many crystal defects are excited in the bulk by the heat treatment during the process. However, a P + type region is formed on the wafer. This prevents the high-concentration layer from becoming a sink for defects, and suppresses the occurrence of crystal defects near the surface constituting the CCD.
【0015】保護板120及びウエファ130の位置合
わせをし、金属配線26と金属配線32とをワイアボン
ディングし、ボンディングワイア38aで接続する(図
6(c))。つぎに、保護板120の貫通穴27に低融
点ガラスやエポキシ樹脂などの充填物33を満たす(図
6(d))。この充填物33は、CCD基板130と保
護板120との接着,ボンディングワイアの保護,CC
D基板130に薄膜を形成する際のCCDの保護,CC
D冷却時の冷却媒体などとして機能する。The protective plate 120 and the wafer 130 are aligned, and the metal wiring 26 and the metal wiring 32 are wire-bonded and connected by a bonding wire 38a (FIG. 6C). Next, the through-hole 27 of the protection plate 120 is filled with a filler 33 such as low-melting glass or epoxy resin (FIG. 6D). The filler 33 is used for bonding the CCD substrate 130 and the protection plate 120, protecting the bonding wires,
Protection of CCD when forming thin film on D substrate 130, CC
It functions as a cooling medium for D cooling.
【0016】そして、CCD基板130の裏面を削って
機械的及び化学的に薄形化する(図7(e))。まず、
グラインダー(ディスコ社)などの機械的な研磨で、C
CD基板130の残り厚が30〜40μmになるまでP
+ 型サブストレイト28を削って機械的なエッチングを
し、バルク中の高濃度欠陥層を除去する。始めに機械的
なエッチングをするのはつぎの理由による。化学的エッ
チングは微視的には酸化−エッチングのプロセスの繰り
返しであり、欠陥層の酸化速度は純粋シリコンの酸化速
度とは異なる。化学的エッチングのみで薄形化するとな
ると、エッチング後の表面に凸凹や曇りを生じそれなり
の手間と工夫が必要になる。そのため、予め機械的なエ
ッチングをある程度行うことで、良好な薄形化を行って
いる。Then, the rear surface of the CCD substrate 130 is shaved to make it mechanically and chemically thin (FIG. 7 (e)). First,
Mechanical polishing with a grinder (Disco Corporation)
P until the remaining thickness of the CD substrate 130 becomes 30 to 40 μm.
The + -type substrate 28 is shaved and mechanically etched to remove the high concentration defect layer in the bulk. The mechanical etching is performed first for the following reason. Chemical etching is microscopically a repetition of the oxidation-etching process, and the oxidation rate of the defective layer is different from that of pure silicon. If the thickness is reduced only by chemical etching, the surface after the etching will be uneven or cloudy, requiring a certain amount of time and effort. Therefore, good thinning is performed by performing mechanical etching to some extent in advance.
【0017】また、機械的なエッチングの後に化学的エ
ッチングを行うのは、機械的エッチングの後はどうして
も表面破砕層が残り、その除去が必要なのと、所定の厚
さにCCD基板130をコントロールする必要があるた
めであり、フッ酸−硝酸−酢酸系のエッチング液で化学
的エッチングを行う。例えば、HF:HNO3 :CH3
COOH=1:3:8の割合のエッチング液を用いる
と、数μm/min の速度でエッチングされるが、0.0
68Ω−cm以上の比抵抗を持つP層はエッチングされな
い。したがって、P/P+ 型エピウエファのうち機械的
なエッチングでP+ 層34を残した状態から化学的エッ
チングを行うと20μmのエピタキシャル成長層29は
完全に残り、さらに1018cm-3のP+ 層を残した状態
でエッチングはストップする。このプロセスにより、2
0μmの膜厚のコントロールとアキュムレーションが同
時に行われることになり、P+ 層34がアキュムレーシ
ョン層として機能することになる(アキュムレーション
については後述する)。In addition, the reason why chemical etching is performed after mechanical etching is that the surface crushed layer always remains after mechanical etching and that removal is necessary, and the CCD substrate 130 is controlled to a predetermined thickness. This is because it is necessary to perform chemical etching with a hydrofluoric acid-nitric acid-acetic acid-based etchant. For example, HF: HNO 3 : CH 3
When an etching solution having a COOH ratio of 1: 3: 8 is used, etching is performed at a rate of several μm / min.
The P layer having a specific resistance of 68 Ω-cm or more is not etched. Therefore, if chemical etching is performed from the P / P + -type epitaxial wafer while leaving the P + layer 34 by mechanical etching, the epitaxially grown layer 29 of 20 μm completely remains, and the P + layer of 10 18 cm -3 is further removed. Etching is stopped in a state where is left. By this process, 2
The control of the film thickness of 0 μm and the accumulation are performed at the same time, and the P + layer 34 functions as an accumulation layer (the accumulation will be described later).
【0018】エネルギー線がUV光である場合、反射防
止膜としてSi酸化膜35を形成する(図7(e)の符
号35)。その条件としては120℃水蒸気中で48時
間酸化を行う。When the energy beam is UV light, a Si oxide film 35 is formed as an antireflection film (reference numeral 35 in FIG. 7E). As the condition, oxidation is performed in steam at 120 ° C. for 48 hours.
【0019】つぎに、ダイシングを行い、個々のチップ
140に分割する(図7(f)、符号35はダイシング
ラインを示す)。分割された個々のチップ140のアセ
ンブリを行う(図7(f))。まず、セラミックパッケ
ージ37にチップ140をダイボンディングし、チップ
140の金属配線26とパッケージ37の端子42とを
ワイアボンディングし、ボンディングワイア38bで接
続する。そして、チップ140の低融点ガラスの充填物
33と熱的に容易に接続できるように、熱容量が小さい
充填物39を介して放熱用の冷却ブロック40で封止す
る。CCDを冷却してリーク電流やrmsノイズを下げ
ることは微弱光を計測するのに適したものにしている。Next, dicing is performed to divide the chips into individual chips 140 (FIG. 7F, reference numeral 35 denotes a dicing line). The divided individual chips 140 are assembled (FIG. 7F). First, the chip 140 is die-bonded to the ceramic package 37, and the metal wiring 26 of the chip 140 and the terminal 42 of the package 37 are wire-bonded and connected by a bonding wire 38b. Then, the chip 140 is sealed with a cooling block 40 for heat radiation through a filler 39 having a small heat capacity so as to be easily thermally connected to the filler 33 of the low-melting glass of the chip 140. Cooling the CCD to reduce the leak current and rms noise makes it suitable for measuring weak light.
【0020】裏面照射型CCDでは、アキュムレーショ
ン層が必要なのはつぎの理由による。The need for an accumulation layer in a backside illuminated CCD is based on the following reasons.
【0021】前述したように、裏面照射型CCDは、C
CDの裏面が光の入射面となる。通常CCDを形成する
シリコンウエファの厚さは400〜600μmである。
また、200nmから300nmの光は吸収係数が非常
に大きく、そのほとんどが表面からわずかに入ったとこ
ろ(具体的には0.01μm程度)で吸収されてしま
う。したがって、数百μmの厚さを有するCCDをその
まま裏面照射型として使用しても、裏面で発生した光電
子は表面にあるCCDのポテンシャル井戸に拡散してい
くことができず、ほとんどは再結合して失われてしま
う。また、そのうちのいくらかはポテンシャル井戸まで
到達できたとしても、長い道のりを拡散してくる間に信
号同士が混じり合い、いわゆる解像度を著しく低下させ
る。そこで、裏面照射型CCDでは、受光面である裏面
をエッチング、研磨によって薄くして、発生した電子が
最短距離で表面のポテンシャル井戸に到達できるように
している。As described above, the backside illuminated CCD has a C
The back surface of the CD becomes the light incident surface. Usually, the thickness of the silicon wafer forming the CCD is 400 to 600 μm.
In addition, light having a wavelength of 200 nm to 300 nm has a very large absorption coefficient, and most of the light is absorbed at a position slightly entering the surface (specifically, about 0.01 μm). Therefore, even if a CCD having a thickness of several hundred μm is used as it is as a backside illumination type, the photoelectrons generated on the backside cannot diffuse into the potential well of the CCD on the front side, and most of them recombine. Lost. Also, even if some of them can reach the potential well, the signals are mixed while spreading along a long way, so that the so-called resolution is remarkably reduced. Therefore, in a backside illumination type CCD, the backside, which is the light receiving surface, is thinned by etching and polishing so that the generated electrons can reach the potential well on the front surface in the shortest distance.
【0022】しかし、酸化膜には酸化膜電荷や界面準位
が必ず存在し、これらはいずれもP型シリコン基板の表
面を空乏化させるように働く。そのため、裏面から浅い
ところで生じた光電子はCCDのポテンシャル井戸には
行くことができず、裏面酸化膜とシリコンの界面に押し
やられ再結合するのを待つ運命となる。したがって、受
光部を薄形化し裏面にP型シリコンの表面をアキューム
レーション状態にすることにより、裏面の浅いところで
生じた光電子も効率よく表面側のCCDのポテンシャル
井戸に到達することができる。However, oxide film charges and interface states always exist in the oxide film, and all of them work to deplete the surface of the P-type silicon substrate. Therefore, photoelectrons generated at a position shallow from the back surface cannot reach the potential well of the CCD, and are destined to be pushed to the interface between the back surface oxide film and silicon and wait for recombination. Therefore, by making the light receiving section thin and making the front surface of the P-type silicon into an accumulation state on the rear surface, photoelectrons generated at a shallow rear surface can efficiently reach the potential well of the CCD on the front surface side.
【0023】図8は、ポテンシャルプロファイルを比較
して示したものであり、実線はアキュームレーション層
がない場合、点線はある場合を示す。左側が裏面、右側
が表面を表している。基板48の裏面には、保護膜であ
る酸化膜23が成長されている。なお、代表的な検出器
において受光面のシリコンの厚さは10〜15μm程度
であり、酸化膜23は、厚さ数十オングストロームから
数百オングストロームである。実線のように、裏面から
浅いところで生じた光電子は、裏面酸化膜23とシリコ
ンの界面に押しやられ再結合し、CCD表面に形成され
た蓄積用のポテンシャル井戸には行くことが難しいもの
になる。これに対し、アキュームレーションの為のプロ
セスを施すことにより点線のように、裏面の酸化膜23
に近付くにしたがって電子に対するポテンシャルが高く
なり、裏面から電極側に傾斜を持つポテンシャルが形成
されることにより、光電子が効率よく表面側に到達する
ことができるようになる。FIG. 8 shows a comparison of the potential profiles. The solid line shows the case without the accumulation layer and the dotted line shows the case with the accumulation layer. The left side shows the back side and the right side shows the front side. On the rear surface of the substrate 48, an oxide film 23 as a protective film is grown. In a typical detector, the silicon on the light receiving surface has a thickness of about 10 to 15 μm, and the oxide film 23 has a thickness of several tens Å to several hundred Å. As shown by the solid line, photoelectrons generated at a position shallow from the back surface are pushed to the interface between the back surface oxide film 23 and silicon and recombine, making it difficult to go to the accumulation potential well formed on the CCD surface. On the other hand, by performing a process for accumulation, as shown by a dotted line, the oxide film 23 on the back surface is formed.
, The potential for electrons increases, and a potential having a slope from the back surface to the electrode side is formed, so that photoelectrons can efficiently reach the front surface side.
【0024】上述の工程では、予めアルミニウム(A
l)配線工程まで含めたすべてのCCD製造プロセスを
終了させている。そのため、後の工程で受光部シリコン
の薄形化後にアルミニウム配線を施す場合と比較して、
薄形化した膜の部分に写真食刻法を用いるのは困難であ
り、またアルミニウム配線プロセス中に薄形化した部分
が割れるなどのおそれがある、という問題が抑えられる
ので、その意味では良好な工程と考えられる。In the above-described process, aluminum (A
l) All the CCD manufacturing processes including the wiring process have been completed. Therefore, compared to the case where aluminum wiring is applied after thinning of the light receiving portion silicon in a later step,
It is difficult to use the photolithography method for the thinned film part, and the problem that the thinned part may be broken during the aluminum wiring process is suppressed. Process
【0025】[0025]
【発明が解決しようとする課題】しかし、つぎのような
問題点がある。まず第1に、図6(c)において保護板
120及びCCD基板130の位置合わせを必要として
いるが、この作業は非常に微妙なものであり、熟練を要
し、作業時間やコストなどを大幅に削減するのは困難で
ある。However, there are the following problems. First, in FIG. 6 (c), it is necessary to position the protection plate 120 and the CCD substrate 130, but this work is very delicate, requires skill, and greatly reduces the work time and cost. It is difficult to reduce.
【0026】第2に、ボンディングワイアで保護板12
0とCCD基板130との電気的な接続を行っている
が、ボンディングワイアが形成するワイアーループのた
め、図の横方向に余分な面積を必要とする。例えば、チ
ップの両側にワイアボンディングする場合、トータルで
およそ2mmチップが長くなる。1チップが大きくなれば
1枚のウェファからの取れ数が減りチップ単価を上げる
ことになる。また、チップが大きくなった分だけ装置全
体が大きくなり、それだけ熱容量が大きくなる。そのた
め、冷却時の効率が悪くなり、装置の小形化、軽量化の
妨げになる。Second, the protective plate 12 is bonded with a bonding wire.
0 and the CCD substrate 130 are electrically connected, but an extra area is required in the horizontal direction of the drawing because of the wire loop formed by the bonding wires. For example, when wire bonding is performed on both sides of a chip, the chip becomes longer by about 2 mm in total. If one chip becomes larger, the number of chips taken from one wafer decreases, and the chip unit price increases. In addition, the whole device is enlarged by the size of the chip, and the heat capacity is increased accordingly. For this reason, the efficiency at the time of cooling deteriorates, which hinders downsizing and weight reduction of the device.
【0027】第3に、図6(d)において充填物33を
満たす必要があるが、ボンディングワイアを保護するた
めに、ワイアーループを覆えるだけの厚みで充填物33
を満たす必要がある。したがって、その分だけ余分な充
填物33を必要とし、その分だけ装置全体が大きくな
り、それだけ熱容量が大きくなる。そのため、冷却時の
効率が悪くなり、装置の小形化、軽量化の妨げになる。
信頼性の観点からボンディングワイアの保護は不可欠で
あり、これによる厚さの増加はおよそ500μmと、お
よそ倍の厚みになる。Third, in FIG. 6D, it is necessary to fill the filler 33, but in order to protect the bonding wire, the filler 33 has a thickness enough to cover the wire loop.
Needs to be satisfied. Therefore, the extra filler 33 is required by that much, and the whole apparatus becomes large by that much, and the heat capacity becomes large accordingly. For this reason, the efficiency at the time of cooling deteriorates, which hinders downsizing and weight reduction of the device.
From the viewpoint of reliability, protection of the bonding wire is indispensable, and the increase in the thickness is about 500 μm, which is about double.
【0028】そこで本発明は、上記の問題点を解決した
半導体エネルギー検出器を提供することを目的とする。Therefore, an object of the present invention is to provide a semiconductor energy detector which has solved the above-mentioned problems.
【0029】[0029]
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体エネルギー線検出器は、撮像機能を
持つ回路がその一方の面に形成され、他方の面から入射
したエネルギー線を検出するための基板と、基板をその
内部に格納すると共に外部との電気的接続をするための
リード配線を持つパッケージと、基板を一方の面の側か
ら保護する保護板とを備え、保護板には、貫通口が設け
られ、この貫通口を通して基板上の回路とリード配線が
電気的に接続され、基板上の回路とリード配線とは、金
属バンプ及び熱硬化性の導電材料で接続されていること
を特徴とする。In order to solve the above-mentioned problems, a semiconductor energy ray detector according to the present invention has a circuit having an imaging function formed on one surface thereof and detects energy rays incident from the other surface. A protection board that includes a board for detection, a package having lead wires for storing the board therein and electrically connecting to the outside, and a protection plate for protecting the board from one side; Is provided with a through hole, through which the circuit on the substrate and the lead wiring are electrically connected, and the circuit on the substrate and the lead wiring are connected by a metal bump and a thermosetting conductive material. It is characterized by being.
【0030】また、本発明の半導体エネルギー線検出器
は、撮像機能を持つ回路がその一方の面に形成され、他
方の面から入射したエネルギー線を検出するための基板
と、基板をその内部に格納すると共に外部との電気的接
続をするためのリード配線を持つパッケージと、基板を
一方の面の側から保護する保護板とを備え、保護板に
は、貫通口が設けられ、この貫通口を通して基板上の回
路とリード配線が電気的に接続され、保護板は、基板上
の回路と対応する位置に開口部を有するとともに開口部
には硬化した充填物がつめられていることを特徴とす
る。Further, in the semiconductor energy ray detector of the present invention, a circuit having an imaging function is formed on one surface of the semiconductor energy ray detector, and a substrate for detecting an energy ray incident from the other surface, and the substrate is placed inside the substrate. A package having lead wiring for storing and making electrical connection to the outside; and a protection plate for protecting the substrate from one side, wherein the protection plate is provided with a through hole. The circuit on the substrate and the lead wiring are electrically connected through the protective plate, the protective plate has an opening at a position corresponding to the circuit on the substrate, and the opening is filled with a cured filler. I do.
【0031】この場合、パッケージは、充填物若しくは
保護板を介して基板で発生した熱を放熱するとともに、
パッケージと充填物との間には熱抵抗を低下させるため
の熱媒体が塗布されていることを特徴としても良い。In this case, the package dissipates the heat generated on the substrate via the filler or the protection plate,
A heat medium for reducing thermal resistance may be applied between the package and the filler.
【0032】[0032]
【0033】また、本発明の半導体エネルギー線検出器
の製造方法は、基板の一方の面に形成された撮像機能を
持つ回路の端子にバンプを形成する第1の工程と、保護
板に、基板上の回路の位置に対応して開口部と、回路の
各端子及びパッケージのリード配線の位置に対応して貫
通口とを設けておき、貫通口とバンプとの位置を合わせ
て保護板と基板とを重ねる第2の工程と、開口部を、硬
化性の流動物で充填する第3の工程と、回路が形成され
た反対側の基板の面を機械的或いは化学的に削る第4の
工程と、保護板及び前記基板を前記回路ごとに切断し、
切断された前記保護板及び前記基板をパッケージにいれ
て前記回路と前記リード配線とを前記バンブを介して接
続し、封止する第5の工程とを有する半導体エネルギー
線検出器の製造方法。The method of manufacturing a semiconductor energy ray detector according to the present invention includes a first step of forming a bump on a terminal of a circuit having an imaging function formed on one surface of the substrate; An opening is provided corresponding to the position of the circuit above, and a through hole is provided corresponding to the position of each terminal of the circuit and the lead wiring of the package. A second step of filling the opening with a curable fluid, and a fourth step of mechanically or chemically shaving the surface of the opposite substrate on which the circuit is formed. And, cutting the protection plate and the substrate for each circuit,
A method of manufacturing a semiconductor energy ray detector, comprising: a fifth step of placing the cut protection plate and the substrate in a package, connecting the circuit and the lead wiring via the bump, and sealing.
【0034】第5の工程では、バンプとの接続点近傍の
リード配線に熱硬化性の導電材料を注入した後に硬化さ
せて接続することを特徴としても良い。The fifth step may be characterized in that a thermosetting conductive material is injected into the lead wiring near the connection point with the bump, and then cured and connected.
【0035】第5の工程では、パッケージと充填物との
間には熱抵抗を低下させるための熱媒体を塗布すること
を特徴としても良い。The fifth step may be characterized in that a heat medium for reducing the thermal resistance is applied between the package and the filling.
【0036】[0036]
【作用】本発明の半導体エネルギー線検出器では、保護
板で製造時及び使用時で基板の機械的な保護がなされる
ので、基板を薄くして基板上の回路を冷却しやすくな
る。そのため、より感度良くエネルギー線(例えば、紫
外線、軟X線、電子線など)を検出できる。In the semiconductor energy ray detector according to the present invention, since the substrate is mechanically protected by the protective plate at the time of manufacture and during use, the substrate is thinned and the circuit on the substrate is easily cooled. Therefore, energy rays (for example, ultraviolet rays, soft X-rays, and electron beams) can be detected with higher sensitivity.
【0037】ここで、基板、保護板、パッケージを重ね
て接着し、基板の回路とリード配線の電気的接続がなさ
れることから、保護板、基板及びパッケージの面積及び
体積を小さくすることができる。また、保護板には貫通
口が設けられていることから、これにあわせて電気的接
続・機械的接着をより確実にして小形化することができ
る。Here, the substrate, the protection plate, and the package are superposed and adhered, and the circuit of the substrate and the lead wiring are electrically connected, so that the area and volume of the protection plate, the substrate, and the package can be reduced. . In addition, since the protective plate is provided with the through-hole, the electrical connection and mechanical bonding can be more reliably performed and the size can be reduced accordingly.
【0038】また、開口部に硬化した充填物を詰めるよ
うにすることで、基板上の回路へのダメージを減少させ
ることができ、より冷却しやすいものにし得る。熱抵抗
を低下させるための熱媒体が塗布されていることでより
放熱しやすいものになる。さらに、貫通口または貫通口
に導電材料をさらに有することで、電気的接続をより確
実にすることができる。Further, by filling the opening with the hardened filler, damage to the circuit on the substrate can be reduced, and cooling can be easily performed. Since the heat medium for lowering the thermal resistance is applied, heat can be more easily radiated. Further, by further providing a conductive material in the through-hole or the through-hole, electrical connection can be further ensured.
【0039】本発明の半導体エネルギー線検出器の製造
方法では、予め保護板にもうけられた貫通口がバンブと
あわせられるので、基板と保護板の位置合わせが簡単に
なる。そのため、基板、保護板、パッケージの電気的接
続及び接着が簡単なものになる。保護板で基板の機械的
保護がなされることから、基板の面を機械的に薄く削る
ことができ、開口部につめた充填物で回路が保護される
から、合わせて化学的に精密に削ることもできる。そし
て、保護板及び基板がバンプで重なるように接続・接着
がなされることから、保護板、基板及びパッケージの面
積及び体積を小さくすることができる。In the method for manufacturing a semiconductor energy ray detector according to the present invention, the through hole previously formed in the protection plate is aligned with the bump, so that the positioning of the substrate and the protection plate is simplified. Therefore, electrical connection and adhesion of the substrate, the protection plate, and the package are simplified. Since the protection plate protects the substrate mechanically, the surface of the substrate can be mechanically thinned, and the circuit is protected by the filler filled in the opening, so it can be chemically and precisely cut together You can also. Since the connection and adhesion are performed so that the protection plate and the substrate are overlapped by the bump, the area and volume of the protection plate, the substrate, and the package can be reduced.
【0040】[0040]
【実施例】本発明の実施例を図面を参照して説明する。
前述の従来例と同一または同等のものについてはその説
明を簡略化し若しくは省略するものとする。An embodiment of the present invention will be described with reference to the drawings.
The description of the same or equivalent components as those of the above-described conventional example will be simplified or omitted.
【0041】図1は、本発明の半導体エネルギー線検出
器の実施例についての構造を示したものである。この検
出器は、パッケージ37の内部に、CCD基板130,
保護板220を有し、パッケージ37にはセラミックパ
ッケージが用いられ、基板130上の回路31で発生し
た熱を放熱し冷却できるようになっている。また、保護
板220に貫通口が設けられ、この貫通口を通してCC
D基板130の電極32とパッケージ37のリード配線
の電極42とがバンプ143及び硬化した導電ペースト
142で電気的に接続されている点に特徴を有する。こ
れによって、内部のCCD基板130上の回路とピン5
2との接続がなされている。FIG. 1 shows the structure of an embodiment of the semiconductor energy ray detector according to the present invention. This detector includes a CCD substrate 130,
The package 37 has a protection plate 220, and a ceramic package is used as the package 37, so that heat generated in the circuit 31 on the substrate 130 can be radiated and cooled. Further, a through-hole is provided in the protective plate 220, and through this through-hole, CC
The feature is that the electrode 32 of the D substrate 130 and the electrode 42 of the lead wiring of the package 37 are electrically connected by the bump 143 and the cured conductive paste 142. As a result, the circuit on the internal CCD substrate 130 and the pin 5
2 is made.
【0042】CCD基板130は、パッケージ37の内
部にその底面を図の上側にして収納され、表面には撮像
のためのフルフレーム転送方式のCCD31が形成され
ている。CCD31の表面には、poly−Si電極,
層間絶縁膜であるPSGが形成されている。ここで、表
面側では吸収係数が大きいエネルギー線(例えば、紫外
線、軟X線、電子線など)を吸収してしまうので、表面
照射型CCDはこのようなエネルギー線に対して感度を
持たない。また、無理に照射を行えば、CCDを構成す
るゲート酸化膜がいわゆる照射損傷を受け、転送効率が
低下する、ノイズが増大するなどの損傷を生じる。図1
の検出器では、吸収係数が大きいエネルギー線に感度を
持つようにするために、裏面型CCDの構造を持たせ、
図の上方からの入射光hνを検出するようになってい
る。The CCD substrate 130 is housed inside the package 37 with its bottom surface facing upward in the drawing, and the full-frame transfer type CCD 31 for imaging is formed on the surface. A poly-Si electrode,
PSG, which is an interlayer insulating film, is formed. Here, the surface side absorbs energy rays having a large absorption coefficient (for example, ultraviolet rays, soft X-rays, electron beams, etc.), and thus the front-side illuminated CCD has no sensitivity to such energy rays. Further, if the irradiation is performed forcibly, the gate oxide film forming the CCD suffers so-called irradiation damage, which causes damage such as a decrease in transfer efficiency and an increase in noise. FIG.
In order to make the detector sensitive to energy rays having a large absorption coefficient, the detector has a backside CCD structure.
An incident light hν from above is detected.
【0043】また、通常のCCDを作る基板の厚みは4
00μmであるのに対し、図1の検出器では、CCD基
板130を15μm程度まで薄形化し、その後裏面をイ
オン注入などでアキュムレーション状態にしている。通
常の基板をそのまま用い得ると、基板の裏面入射面付近
で生じた信号電荷は、表面にあるCCDポテンシャル井
戸まで拡散で移動しなければならず、途中で再結合で失
われたり、長い距離を拡散してくる間に横方向に広が
り、解像度を著しく悪化させる。しかし、図1の検出器
では、裏面界面付近で生じた信号電荷が効率良くCCD
ポテンシャル井戸に流れる構造にし、入射面である裏面
から表面にあるCCDポテンシャル井戸までの物理的な
距離を短くして、解像度の劣化を抑えている。そして、
使用時には、ペルチェ素子などでパッケージ37を冷却
することにより、CCD31の冷却がなされ、CCD3
1で発生するノイズの低減が図られている。The thickness of the substrate for making a normal CCD is 4
On the other hand, in the detector of FIG. 1, the CCD substrate 130 is thinned to about 15 μm, and then the back surface is in an accumulation state by ion implantation or the like. If a normal substrate can be used as it is, the signal charge generated near the rear surface incident surface of the substrate must move by diffusion to the CCD potential well on the surface, and is lost by recombination on the way, or a long distance. While spreading, it spreads laterally, significantly reducing the resolution. However, in the detector shown in FIG.
The structure is such that it flows into the potential well, and the physical distance from the rear surface, which is the incident surface, to the CCD potential well, which is on the front surface, is shortened to suppress the deterioration in resolution. And
At the time of use, the CCD 31 is cooled by cooling the package 37 with a Peltier device or the like.
1 is intended to reduce noise.
【0044】保護板220は、薄形化したCCD基板1
30を組み立て時及び使用時において保護するもので、
貫通口が設けられている。この貫通口を通して電気的な
接続を行い、CCD基板130と重なるようにして接続
されるので、この装置全体を小さく製作することが可能
になる。これによって良好な冷却が行われ、リーク電流
やrmsノイズを下げて微弱光を計測するのに適したも
のにしている。また、CCD基板130とリード配線4
2との接続が直接なされているので、接続点数が少なく
て済み、より信頼性が向上する。The protection plate 220 is a thinned CCD substrate 1
30 protects both during assembly and during use.
A through hole is provided. Electrical connection is made through this through-hole, and the connection is made so as to overlap the CCD substrate 130, so that the entire device can be manufactured small. As a result, good cooling is performed, and the leak current and rms noise are reduced to make the device suitable for measuring weak light. Also, the CCD substrate 130 and the lead wiring 4
2, the number of connection points is small, and the reliability is further improved.
【0045】このように、図1の検出器は、薄くなった
シリコンのCCD基板130を十分に保護するとともに
暗電流を低減するための冷却も十分に行える構造になっ
ている。この構造を持つ検出器を良好に製作するには、
その製造工程もそれが十分に配慮されたものであること
を要する。図2,3は、図1の検出器の組み立て工程を
示したものであり、この工程は次のようになる。As described above, the detector of FIG. 1 has a structure capable of sufficiently protecting the thinned silicon CCD substrate 130 and sufficiently cooling to reduce dark current. To make a detector with this structure well,
The manufacturing process also requires that it be carefully considered. 2 and 3 show a process of assembling the detector of FIG. 1, and the process is as follows.
【0046】図2(a)は、図1の検出器に用いられる
保護板220の断面構造を示したものである。保護板2
20は、前述の従来例と同様にCCD基板130のCC
D31が形成された部分には貫通した穴127が設けら
れ、CCD基板130の金属配線(パッド)32と対応
する部分に貫通口141dが設けられている。この貫通
口141dは、配線32に形成されるバンプに対して余
裕を持った大きさで形成される。また、この保護板12
0の材料には、シリコン,ガラス,窒化アルミニウムな
どの研磨性セラミックを用いることができ、CCD基板
130とよく熱膨張率があったものを用いるのがより望
ましく、厚さは200μm程度の薄いものを用いる。FIG. 2A shows a sectional structure of the protection plate 220 used in the detector shown in FIG. Protection plate 2
Reference numeral 20 denotes the CC of the CCD substrate 130 as in the above-described conventional example.
A through hole 127 is provided in a portion where D31 is formed, and a through hole 141d is provided in a portion of the CCD substrate 130 corresponding to the metal wiring (pad) 32. The through hole 141d is formed to have a sufficient size for the bump formed on the wiring 32. The protection plate 12
As the material of No. 0, an abrasive ceramic such as silicon, glass, or aluminum nitride can be used. It is more preferable to use a material having a coefficient of thermal expansion that is good with that of the CCD substrate 130. Is used.
【0047】図2(b)は、CCD基板130を示した
ものであり、このCCD基板130は、前述の従来例と
同様に、シリコンP+ 型ウエファ28にP型エピ層29
を成長させた後、CCD31を形成し、外部回路につな
ぐ金属配線(パッド)32が設けられたものである。そ
して、CCD基板130の金属配線32に金属バンプ1
43を形成している。このバンプ143は、ワイヤーボ
ンダーを使用することにより、直径60μm,高さ80
μmのものが容易に形成できる。同じところにバンプを
形成することで、積み重ねられ、2回形成すれば高さが
2倍に、3回形成すれば3倍になる。FIG. 2 (b) shows a CCD substrate 130. The CCD substrate 130 has a P-type epitaxial layer 29 on a silicon P + -type wafer 28 as in the above-described conventional example.
Is formed, a CCD 31 is formed, and a metal wiring (pad) 32 for connecting to an external circuit is provided. Then, the metal bumps 1 are formed on the metal wires 32 of the CCD substrate 130.
43 are formed. The bump 143 has a diameter of 60 μm and a height of 80 μm by using a wire bonder.
μm can be easily formed. By forming bumps in the same place, they are stacked, and the height is doubled if formed twice and tripled if formed three times.
【0048】そして、保護板220(図2(a))と、
金属バンプ143を形成したCCD基板130(図2
(b))とを重ね合わせる(図2(c))。このとき、
貫通口141dがバンプ143にかみあわさるので、保
護板220とCCD基板130との位置合わせは容易に
なされる。即ち特殊な装置や熟練を必要とされない。ま
た、貫通口141dの中にバンプ143が入り込むの
で、ボンディング後の厚さがより小さなものになる。そ
のため、より小さなものにすることができる。Then, the protection plate 220 (FIG. 2A)
The CCD substrate 130 on which the metal bumps 143 are formed (FIG. 2)
(B)) is superimposed (FIG. 2 (c)). At this time,
Since the through-hole 141d meshes with the bump 143, the alignment between the protection plate 220 and the CCD substrate 130 is easily performed. That is, no special equipment or skill is required. Further, since the bump 143 enters the through hole 141d, the thickness after bonding becomes smaller. Therefore, it can be made smaller.
【0049】つぎに、低融点ガラス,エポキシ樹脂,ゲ
ル状樹脂など、硬化前には液相の充填物33を、保護板
220とCCD基板130とで形成された窪み(保護板
220の穴127の部分)に充填した後、充填物33を
硬化させる(図2(d))。充填物33は、電気的に絶
縁性であることを要し、さらに、保護板220及びCC
D基板130と熱膨張係数があっていること、熱伝導が
良いことが重要で、シリコンのエッチングに用いるエッ
チャント(酸またはアルカリ系)に耐えること、数百℃
以上の高温に耐えること、アウトガスがないことがさら
に望ましい。これは、数百℃以上の高温に耐えうること
で、薄形化後のアキュムレーションで熱処理が行いやす
いし、アウトガスがなければ、エレクトロンボンバート
メント用として電子管に封入するのに適するからであ
る。Next, before curing, a liquid-phase filler 33 such as a low-melting glass, an epoxy resin, or a gel resin is filled with a depression (a hole 127 of the protection plate 220) formed by the protection plate 220 and the CCD substrate 130. ), The filler 33 is cured (FIG. 2D). The filling 33 needs to be electrically insulative, and furthermore, the protection plate 220 and the CC
It is important that the D substrate 130 has a coefficient of thermal expansion and good thermal conductivity, and that it withstands an etchant (acid or alkali) used for etching silicon, and has a temperature of several hundred degrees
It is further desirable to withstand the above high temperatures and to have no outgassing. This is because it can withstand a high temperature of several hundred degrees Celsius or more and is easy to perform heat treatment by accumulation after thinning, and if there is no outgas, it is suitable for sealing in an electron tube for electron bombardment.
【0050】また、つぎの薄形化の工程の前に充填物3
3を硬化させているので、もし硬化時に充填物33が体
積減少を起こしても、CCD基板に凸凹が生じることは
なく、薄形化の工程の後に入射面に凸凹が生じることも
少ない。そして、保護板220の穴127がなければ充
填物33の充填の際に多数の空気層が存在することにな
るが、穴127の部分に充填するようにしていること
で、熱伝導の悪い空気層ができるのを防止し、充填物3
3が良好に冷却の際の冷却媒体としても機能するように
している。Before the next thinning step, the filling 3
Since 3 is cured, even if the volume of the filler 33 is reduced during curing, no irregularities are generated on the CCD substrate, and irregularities are rarely generated on the incident surface after the thinning process. If there is no hole 127 in the protective plate 220, a large number of air layers will be present at the time of filling with the filling material 33. However, since the hole 127 is filled, air with poor heat conduction is formed. Prevents the formation of layers and fills 3
3 functions well as a cooling medium at the time of cooling.
【0051】そして、前述の従来例と同様に、CCD基
板130の裏面を削って機械的または化学的に薄形化す
る(図3(e))。化学的エッチングのみで薄形化する
となると、基板のP+ 層は高濃度欠陥層を有し、欠陥層
の酸化速度は純粋シリコンの酸化速度とは異なるので、
エッチング後の表面に凸凹や曇りを生じそれなりの手間
と工夫が必要になる。しかし、この製造工程において
は、充填物33が満たされ、CCD基板130全体が補
強された構造になっているので、グラインダー(ディス
コ社)などの機械的な研磨での薄形化が可能となってい
る。薄形化後、裏面のアキュムレーション及び酸化を行
ってアキュムレーション層34及び酸化膜36を形成す
る。Then, similarly to the above-described conventional example, the back surface of the CCD substrate 130 is shaved to make it mechanically or chemically thin (FIG. 3E). When thinning is performed only by chemical etching, the P + layer of the substrate has a high concentration defect layer, and the oxidation rate of the defect layer is different from the oxidation rate of pure silicon.
Irregularities and fogging occur on the surface after the etching, and a certain amount of time and effort are required. However, in this manufacturing process, since the filling 33 is filled and the CCD substrate 130 has a reinforced structure as a whole, it is possible to reduce the thickness by mechanical polishing using a grinder (Disco Corporation) or the like. ing. After thinning, accumulation and oxidation of the back surface are performed to form an accumulation layer 34 and an oxide film 36.
【0052】つぎに、ダイシングを行い、個々のチップ
140に分割する(図3(f)、符号36はダイシング
ラインを示す)。そして、分割された個々のチップ14
0のアセンブリを行う。Next, dicing is performed to divide the chips into individual chips 140 (FIG. 3F, reference numeral 36 denotes a dicing line). Then, the divided individual chips 14
0 assembly.
【0053】図3(g)は、パッケージ37を示したも
のであり、パッケージ37のピン52と電気的な接続の
ためのリードパターン42が形成され、保護板220の
貫通口141dに対応する部分には凹部53が設けられ
ている。この凹部に熱硬化性の導電ペースト142(例
えば、銀ガラスなど、導電性があって硬化前には液相の
物質)をいれる(図3(h))。チップ140の裏面を
上にしてパッケージに貼り付け、導電ペースト142を
熱硬化すると共に絶縁性で熱伝導度の大きい充填物(例
えば、シリコン樹脂など)39を充填した後(図3
(i))、封止する。導電ペースト142を使用して接
続を行うことで、バンプボンディングマシーンを使用し
ないで簡易的に接続をするようにしている。また、充填
物39で冷却しやすいようにしている。FIG. 3 (g) shows the package 37, in which a lead pattern 42 for electrical connection with the pins 52 of the package 37 is formed, and a portion corresponding to the through hole 141d of the protection plate 220. Is provided with a concave portion 53. A thermosetting conductive paste 142 (for example, a conductive and liquid phase material such as silver glass before being cured) is put into the recess (FIG. 3 (h)). After the chip 140 is attached to the package with the back surface facing upward, the conductive paste 142 is thermally cured and filled with a filler 39 (for example, a silicone resin) having an insulating property and a high thermal conductivity (FIG. 3).
(I)) sealing. The connection is made using the conductive paste 142, so that the connection can be easily made without using a bump bonding machine. In addition, cooling is facilitated by the filling material 39.
【0054】このように、本製造工程では、まず、保護
板220とCCD基板130との位置合わせが、貫通口
141d及びバンプ143でなされるので、高価で取扱
いの面倒なフリップチップボンダーを使用せずに容易に
組み立てが行える。また、従来例のように、保護板22
0とCCD基板130との電気的接続をワイアボンディ
ングで行う場合、ワイヤーループのために横方向と高さ
方向に余分なスペースを必要とし、チップ自体も離して
配置する必要があったので、1枚あたりのウエファのと
れ数が少なくなる。それに加えて、縦,横,高さ共に大
きくなり小型軽量化が困難なうえに、おおきくなった分
熱容量が大きく、パワーの大きな冷却装置(ペルチェ素
子)を必要としていた。しかし、本発明では、保護板2
20とCCD基板130との電気的接続がバンプ143
でなされるため、薄く小さく構成できるので、小型軽量
化が行え、熱容量が小さくなって冷却効率が向上する。
また、ペルチェ素子を使った場合、そのパワーが少ない
もので済む。As described above, in the present manufacturing process, first, since the alignment between the protection plate 220 and the CCD substrate 130 is performed by the through holes 141d and the bumps 143, an expensive and cumbersome flip chip bonder can be used. It can be easily assembled without using. Further, as in the conventional example, the protection plate 22
In the case where the electrical connection between the 0 and the CCD substrate 130 is made by wire bonding, extra space is required in the horizontal direction and the height direction for the wire loop, and the chip itself needs to be arranged at a distance. The number of wafers per sheet is reduced. In addition, the height, width, and height are all large, and it is difficult to reduce the size and weight. In addition, a cooling device (Peltier element) having a large heat capacity and a large power is required. However, in the present invention, the protection plate 2
20 and the CCD substrate 130 are electrically connected to the bumps 143.
Therefore, it can be configured to be thin and small, so that the size and weight can be reduced, the heat capacity is reduced, and the cooling efficiency is improved.
When a Peltier element is used, the power of the Peltier element is small.
【0055】さらに、バンプ143で保護板220とリ
ード配線42との接続がなされことから、ワイアボンデ
ィングで行う場合と比較するとワイヤーループのための
スペースを必要としないので、より小型軽量化が行え
る。Further, since the protection plate 220 and the lead wiring 42 are connected by the bumps 143, a space for a wire loop is not required as compared with the case where wire bonding is performed, so that the size and weight can be further reduced.
【0056】また、本製造工程では、薄形化の際、保護
板220とCCD基板130とが充填物33が満たされ
た構造で行っている。そのため、CCD基板130上の
CCDは保護された構造であり、薄形化後に入射面に凸
凹が生じることもない。さらに、CCDがある部分は保
護板220に穴が開けられており、CCDの保護は充填
物33でなされる形なので、保護板220とCCD基板
130との間に熱抵抗の大きな空気層が入り込む可能性
がほとんど無い。したがって、CCDの冷却時に暗電流
のユニフォミティが悪化するのが小さくなることにな
る。また、CCD基板130全体を薄形化するので、機
械研磨でほとんど削ってから最後の仕上げで化学的なエ
ッチングを行うことも可能であり、エッチング液の周り
込みなどで生じるエッチングの不均一も生じない。Further, in the present manufacturing process, the protective plate 220 and the CCD substrate 130 have a structure in which the filler 33 is filled during thinning. Therefore, the CCD on the CCD substrate 130 has a protected structure, and there is no unevenness on the incident surface after the thickness is reduced. Further, a portion where the CCD is located is provided with a hole in the protection plate 220, and since the protection of the CCD is performed by the filler 33, an air layer having a large thermal resistance enters between the protection plate 220 and the CCD substrate 130. There is almost no possibility. Therefore, the deterioration of dark current uniformity during cooling of the CCD is reduced. In addition, since the entire CCD substrate 130 is thinned, it is possible to perform almost all of the polishing by mechanical polishing and then to perform chemical etching in the final finishing, which may cause non-uniformity of the etching caused by the surrounding of the etching solution. Absent.
【0057】さらに、セラミックパッケージで放熱を行
っていることから、放熱のための組み立て部品が減少
し、構成が簡素化するうえ、より小型軽量化が行える。Further, since the heat is dissipated by the ceramic package, the number of assembly parts for heat dissipation is reduced, the structure is simplified, and the size and weight can be further reduced.
【0058】[0058]
【発明の効果】以上の通り本発明の半導体エネルギー線
検出器によれば、保護板、基板及びパッケージの面積及
び体積を小さくすることができ、保護板の貫通口で位置
を合わせて電気的接続をより確実にして小形化すること
ができるので、より感度の良いエネルギー線の検出をす
ることができる。As described above, according to the semiconductor energy ray detector of the present invention, the area and volume of the protective plate, the substrate and the package can be reduced, and the electrical connection is made by adjusting the positions of the through holes of the protective plate. Can be more reliably reduced in size, so that more sensitive energy rays can be detected.
【0059】また、本発明の半導体エネルギー線検出器
の製造方法によれば、パッケージと基板との電気的接続
・及び接着が簡単なものになり、保護板で基板の機械的
保護がなされて基板の面を機械的薄く削ることができる
ので、上記半導体エネルギー線検出器を小さく製造する
事ができる。According to the method for manufacturing a semiconductor energy ray detector of the present invention, electrical connection and adhesion between the package and the substrate are simplified, and the substrate is mechanically protected by the protective plate. Can be mechanically thinned so that the semiconductor energy ray detector can be manufactured small.
【図1】本発明の半導体エネルギー線検出器の実施例の
構成図である。FIG. 1 is a configuration diagram of an embodiment of a semiconductor energy ray detector of the present invention.
【図2】実施例の製造工程図である。FIG. 2 is a manufacturing process diagram of the embodiment.
【図3】実施例の製造工程図である。FIG. 3 is a manufacturing process diagram of the embodiment.
【図4】フル・フレーム転送方式の構成を示す上面図で
ある。FIG. 4 is a top view showing a configuration of a full frame transfer system.
【図5】フル・フレーム転送方式の要部を示す断面図で
ある。FIG. 5 is a sectional view showing a main part of a full frame transfer method.
【図6】従来例の製造工程図である。FIG. 6 is a manufacturing process diagram of a conventional example.
【図7】従来例の製造工程図である。FIG. 7 is a manufacturing process diagram of a conventional example.
【図8】従来の裏面照射型検出器のポテンシャルプロフ
ァイルを示す図である。FIG. 8 is a diagram showing a potential profile of a conventional backside illumination type detector.
31…CCD、32…配線、37…パッケージ、42…
リード配線、126…配線、130…CCD基板、14
1d…貫通口、142…導電ペースト、143,144
…金属バンプ、220…保護板31 ... CCD, 32 ... Wiring, 37 ... Package, 42 ...
Lead wiring, 126 ... wiring, 130 ... CCD board, 14
1d: through hole, 142: conductive paste, 143, 144
... metal bumps, 220 ... protective plate
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−159760(JP,A) 特開 平4−10635(JP,A) 特開 平3−209746(JP,A) 特開 平2−270374(JP,A) 特開 平2−260658(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/14 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-159760 (JP, A) JP-A-4-10635 (JP, A) JP-A-3-209746 (JP, A) JP-A-2-209 270374 (JP, A) JP-A-2-260658 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 27/14
Claims (6)
成され、他方の面から入射したエネルギー線を検出する
ための基板と、 前記基板をその内部に格納すると共に外部との電気的接
続をするためのリード配線を持つパッケージと、 前記基板を前記一方の面の側から保護する保護板とを備
え、 前記保護板には、貫通口が設けられ、この貫通口を通し
て前記基板上の回路と前記リード配線が電気的に接続さ
れ、 前記基板上の回路と前記リード配線とは、金属バンプ及
び熱硬化性の導電材料で接続されていることを特徴とす
る半導体エネルギー線検出器。A circuit having an imaging function is formed on one surface thereof, and a substrate for detecting energy rays incident from the other surface is stored in the substrate and electrically connected to the outside. And a protective plate for protecting the substrate from the one surface side. The protective plate has a through hole, and a circuit on the substrate is provided through the through hole. And the lead wiring are electrically connected, and the circuit on the substrate and the lead wiring are connected by a metal bump and a thermosetting conductive material.
成され、他方の面から入射したエネルギー線を検出する
ための基板と、 前記基板をその内部に格納すると共に外部との電気的接
続をするためのリード配線を持つパッケージと、 前記基板を前記一方の面の側から保護する保護板とを備
え、 前記保護板には、貫通口が設けられ、この貫通口を通し
て前記基板上の回路と前記リード配線が電気的に接続さ
れ、 前記保護板は、前記基板上の前記回路と対応する位置に
開口部を有するとともに前記開口部には硬化した充填物
がつめられていることを特徴とする半導体エネルギー線
検出器。2. A substrate having an imaging function formed on one surface thereof for detecting an energy ray incident from the other surface, and a substrate stored in the substrate and electrically connected to the outside. And a protective plate for protecting the substrate from the one surface side. The protective plate has a through hole, and a circuit on the substrate is provided through the through hole. And the lead wiring are electrically connected, the protection plate has an opening at a position corresponding to the circuit on the substrate, and the opening is filled with a cured filler. Semiconductor energy ray detector.
前記保護板を介して前記基板で発生した熱を放熱すると
ともに、前記パッケージと前記充填物との間には熱抵抗
を低下させるための熱媒体が塗布されていることを特徴
とする請求項2記載の半導体エネルギー線検出器。3. A heat medium for dissipating heat generated in the substrate via the filling material or the protection plate, and reducing a thermal resistance between the package and the filling material. The semiconductor energy ray detector according to claim 2, wherein is applied.
持つ回路の端子にバンプを形成する第1の工程と、 保護板に、前記基板上の前記回路の位置に対応して開口
部と、前記回路の各端子及びパッケージのリード配線の
位置に対応して貫通口とを設けておき、前記貫通口と前
記バンプとの位置を合わせて前記保護板と前記基板とを
重ねる第2の工程と、 前記開口部を、硬化性の流動物で充填する第3の工程
と、 前記回路が形成された反対側の前記基板の面を機械的或
いは化学的に削る第4の工程と、 前記保護板及び前記基板を前記回路ごとに切断し、切断
された前記保護板及び前記基板をパッケージにいれて前
記回路と前記リード配線とを前記バンブを介して接続
し、封止する第5の工程とを有する半導体エネルギー線
検出器の製造方法。4. A first step of forming a bump on a terminal of a circuit having an imaging function formed on one surface of a substrate, and an opening corresponding to a position of the circuit on the substrate in a protective plate. And a through hole is provided corresponding to the position of each terminal of the circuit and the lead wiring of the package, and the protection plate and the substrate are overlapped by aligning the position of the through hole and the bump. A third step of filling the opening with a curable fluid, a fourth step of mechanically or chemically shaving the surface of the substrate on the opposite side where the circuit is formed, A fifth step of cutting the protection plate and the substrate for each circuit, placing the cut protection plate and the substrate in a package, connecting the circuit and the lead wiring via the bumps, and sealing; A method for manufacturing a semiconductor energy ray detector comprising:
続点近傍の前記リード配線に熱硬化性の導電材料を注入
した後に硬化させて接続することを特徴とする請求項4
記載の半導体エネルギー線検出器の製造方法。5. The method according to claim 4, wherein in the fifth step, a thermosetting conductive material is injected into the lead wiring near the connection point with the bump, and then the lead wiring is cured and connected.
A manufacturing method of the semiconductor energy ray detector according to the above.
前記充填物との間には熱抵抗を低下させるための熱媒体
を塗布することを特徴とする請求項4記載の半導体エネ
ルギー線検出器の製造方法。6. The semiconductor energy ray detector according to claim 4, wherein in the fifth step, a heat medium for reducing thermal resistance is applied between the package and the filling. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10702893A JP3317740B2 (en) | 1993-05-07 | 1993-05-07 | Semiconductor energy ray detector and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10702893A JP3317740B2 (en) | 1993-05-07 | 1993-05-07 | Semiconductor energy ray detector and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06318690A JPH06318690A (en) | 1994-11-15 |
JP3317740B2 true JP3317740B2 (en) | 2002-08-26 |
Family
ID=14448692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10702893A Expired - Lifetime JP3317740B2 (en) | 1993-05-07 | 1993-05-07 | Semiconductor energy ray detector and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3317740B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100383964C (en) * | 2002-09-20 | 2008-04-23 | 卡西欧计算机株式会社 | Semiconductor package and its producing method |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3684233B2 (en) * | 2002-05-14 | 2005-08-17 | キヤノン株式会社 | Fingerprint input device and manufacturing method thereof |
JP4373695B2 (en) | 2003-04-16 | 2009-11-25 | 浜松ホトニクス株式会社 | Manufacturing method of backside illuminated photodetector |
JP2012151200A (en) * | 2011-01-18 | 2012-08-09 | Nikon Corp | Back-irradiation type solid-state image sensor, method of manufacturing the same and solid-state image pick-up device |
JP6500336B2 (en) * | 2014-03-27 | 2019-04-17 | 日本電気株式会社 | Optical waveguide type module device and manufacturing method |
CN105280630B (en) | 2014-06-10 | 2019-01-01 | 意法半导体(格勒诺布尔2)公司 | Electronic equipment including optical sensor chip |
JP6756357B2 (en) * | 2018-11-29 | 2020-09-16 | 株式会社ニコン | Imaging device |
JP7478657B2 (en) * | 2019-12-23 | 2024-05-07 | ガタン インコーポレイテッド | Electron imaging detector with a thermally conductive layer. |
-
1993
- 1993-05-07 JP JP10702893A patent/JP3317740B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100383964C (en) * | 2002-09-20 | 2008-04-23 | 卡西欧计算机株式会社 | Semiconductor package and its producing method |
Also Published As
Publication number | Publication date |
---|---|
JPH06318690A (en) | 1994-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7688382B2 (en) | Solid-state imaging device and method for manufacturing the same | |
US7384812B2 (en) | Method of manufacturing a semiconductor device with light shading means | |
JP4443865B2 (en) | Solid-state imaging device and manufacturing method thereof | |
US10446598B2 (en) | Semiconductor device, manufacturing method, and electronic apparatus | |
US7692720B2 (en) | Solid-state imaging device and method for manufacturing the same | |
JPH06350068A (en) | Manufacture of semiconductor energy ray detector | |
JP2821062B2 (en) | Manufacturing method of semiconductor energy detector | |
JP3317740B2 (en) | Semiconductor energy ray detector and method of manufacturing the same | |
JP2651323B2 (en) | Semiconductor energy detector | |
JPH06196680A (en) | Semiconductor energy detector and manufacture thereof | |
JPH1140087A (en) | Electron tube | |
JP3315466B2 (en) | Semiconductor energy ray detector and method of manufacturing the same | |
JP4271909B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP3315465B2 (en) | Semiconductor energy ray detector and method of manufacturing the same | |
US20070205480A1 (en) | Semiconductor Device | |
JP3310051B2 (en) | Back-illuminated semiconductor device and method of manufacturing the same | |
JP3290703B2 (en) | Manufacturing method of semiconductor energy detector | |
US7612442B2 (en) | Semiconductor device | |
JP2004063765A (en) | Solid-state image sensing device and its manufacturing method | |
JP3486267B2 (en) | Back-illuminated semiconductor device and method of manufacturing the same | |
US20230378223A1 (en) | Semiconductor element, semiconductor device, and method for manufacturing semiconductor element | |
JP3360928B2 (en) | Method for manufacturing solid-state imaging device | |
JP2023154826A (en) | Electronic device, and method of manufacturing the same | |
JP2023082697A (en) | X-ray imaging device | |
Marion et al. | Hybrid Heterogeneous Imaging Arrays with Reinforced Functionality and Reliability [C] |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |