JP3315060B2 - Reference voltage generation circuit - Google Patents

Reference voltage generation circuit

Info

Publication number
JP3315060B2
JP3315060B2 JP21552697A JP21552697A JP3315060B2 JP 3315060 B2 JP3315060 B2 JP 3315060B2 JP 21552697 A JP21552697 A JP 21552697A JP 21552697 A JP21552697 A JP 21552697A JP 3315060 B2 JP3315060 B2 JP 3315060B2
Authority
JP
Japan
Prior art keywords
transistor
resistor
reference voltage
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21552697A
Other languages
Japanese (ja)
Other versions
JPH1145126A (en
Inventor
浩昭 佐久間
誠幸 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP21552697A priority Critical patent/JP3315060B2/en
Publication of JPH1145126A publication Critical patent/JPH1145126A/en
Application granted granted Critical
Publication of JP3315060B2 publication Critical patent/JP3315060B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は基準電圧発生回路、
特に半導体集積回路上に形成されバンドギャップ電圧を
利用して温度補償された基準電圧を発生させる基準電圧
発生回路に関する。
The present invention relates to a reference voltage generating circuit,
In particular, the present invention relates to a reference voltage generation circuit that is formed on a semiconductor integrated circuit and generates a temperature-compensated reference voltage using a bandgap voltage.

【0002】[0002]

【従来の技術】半導体集積回路の基準電圧源には、バン
ドギャップ電圧を利用した基準電圧発生回路が使用され
ている。図3は、従来のこの種の基準電圧発生回路の一
例を示す。トランジスタQ11 とトランジスタQ12 のエミ
ッタ面積比はN:1に設定され、各々のコレクタ電流I
C1 とIC2 は、トランジスタQ41 ,Q42 ,抵抗R44 ,R45
で構成されるカレントミラー回路から供給される電流
で、その電流値は等しい。また、トランジスタQ11 のエ
ミッタは抵抗R13 ,抵抗R14 を介して接地され、トラン
ジスタQ12 のエミッタは抵抗R14 を介して接地されてい
る。また、トランジスタQ11 とQ12 の共通のベースには
基準電圧の出力端子OREFが接続されており、この出力端
子OREFにはバッファアンプを形成するトランジスタQ43
のエミッタが接続され、トランジスタQ11 ,Q12 のベー
スに電流を供給するように構成されている。
2. Description of the Related Art A reference voltage generator utilizing a bandgap voltage is used as a reference voltage source of a semiconductor integrated circuit. FIG. 3 shows an example of such a conventional reference voltage generating circuit. The emitter area ratio of the transistor Q 11 and the transistor Q 12 is N: set to 1, each of the collector currents I
C1 and I C2 are transistors Q 41 and Q 42 , resistors R 44 and R 45
And the current values are equal. The emitter of the transistor Q 11 is grounded through a resistor R 13, the resistor R 14, the emitter of the transistor Q 12 is grounded through a resistor R 14. Further, the common base of the transistors Q 11 and Q 12 are connected to the output terminal O REF of the reference voltage, the transistor Q 43 in the output terminal O REF to a buffer amplifier
The emitter is connected, and is configured to supply current to the base of the transistor Q 11, Q 12.

【0003】図3に示す回路において、トランジスタQ
11 のコレクタ電流IC1 及びトランジスタQ12 のコレク
タ電流IC2 は、q を単位電荷量、T を絶対温度、k をボ
ルツマン定数とすると、 IC1=IC2 =(k・T/q・R13)・In(N) ・・・(1) で表すことができ、IC1 が決定すれば、R13 を求めるこ
とができる。また基準電圧VREFは、トランジスタQ12
ベース・エミッタ間電圧をVBE12 とすると、 VREF=2・IC1・R14+VBE12・・・(2) で表すことができる。上述のようにコレクタ電流IC1
抵抗R13 によって決定する定数であり、VBE12 も定数な
ので、基準電圧VREFは抵抗R14 の値によって決まる。
In the circuit shown in FIG.
The collector current I C2 of the collector current I C1 and the transistor Q 12 of the 11, unit charge amount q, absolute temperature T, when the Boltzmann constant k, I C1 = I C2 = (k · T / q · R 13 ) · In (N) (1) If I C1 is determined, R 13 can be obtained. The reference voltage V REF, when the base-emitter voltage of the transistor Q 12 and V BE12, can be expressed by V REF = 2 · I C1 · R 14 + V BE12 ··· (2). As described above, since the collector current I C1 is a constant determined by the resistor R 13 and V BE12 is also a constant, the reference voltage V REF is determined by the value of the resistor R 14 .

【0004】また基準電圧の温度特性(∂/∂T)VREFは、
温度変化によってコレクタ電流IC1とベース・エミッタ
間電圧VBE12 が変動するので、 (∂/∂T)VREF=2・R14・(∂/∂T)IC1+(∂/∂T)VBE12 ・・・(3) で表すことができる。ここで、(∂/∂T)IC1 は上述の式
(1)を絶対温度T で微分した式で、これを上記式
(3)に代入すると、 (∂/∂T)VREF=2・(R14/R13)・(k/q)・In(N)+(∂/∂T)VBE12 ・・・(4) で表すことができる。図3に示す回路は、抵抗R13 ,抵
抗R14 が温度特性を持っていたとしても、同一の温度係
数を持つ抵抗を使えば、上述の式(4)の(R14/R13) か
ら、抵抗の温度特性を打ち消し合うことができる特徴を
有している。また、上述の式(4)の右辺第2項のベー
ス・エミッタ間電圧の温度特性(∂/∂T)VBE12は、負の
温度係数を有することが知られており、第1項の値と打
ち消し合い、基準電圧VREFの温度特性を0とすることが
できる。すなわち抵抗R14 の抵抗値を、 R14=-{R13・q/2・k・In(N)}・{(∂/∂T)VBE12}・・・(5) の関係に設定することによって、基準電圧の温度特性を
0とすることができる。例えば、温度特性 (∂/∂T)V
BE12を-2.5mV/k° とするとき、2(R14/R13)・In(N)=29.4
に設定することにより、温度依存性のない基準電圧V
REF=1.205V (シリコンの場合)が得られる。
The temperature characteristic of the reference voltage (∂ / ∂T) V REF is
Since the collector current I C1 and the base-emitter voltage V BE12 fluctuate due to temperature changes, (∂ / ∂T) V REF = 2 ・ R 14・ (∂ / ∂T) I C1 + (∂ / ∂T) V BE12 (3) Here, (∂ / ∂T) I C1 is an equation obtained by differentiating the above equation (1) with the absolute temperature T. When this is substituted into the above equation (3), (∂ / ∂T) V REF = 2 · (R 14 / R 13 ) · (k / q) · In (N) + (∂ / ∂T) V BE12 (4) In the circuit shown in FIG. 3, even if the resistors R 13 and R 14 have temperature characteristics, if a resistor having the same temperature coefficient is used, (R 14 / R 13 ) in the above equation (4) is used. In addition, the temperature characteristic of the resistor can be canceled. It is known that the temperature characteristic (∂ / ∂T) V BE12 of the base-emitter voltage in the second term on the right side of the above equation (4) has a negative temperature coefficient. And the temperature characteristic of the reference voltage V REF can be set to zero. That the resistance of the resistor R 14, R 14 = - setting the relationship of {R 13 · q / 2 · k · In (N)} · {(∂ / ∂T) V BE12} ··· (5) Thus, the temperature characteristic of the reference voltage can be set to zero. For example, temperature characteristics (∂ / ∂T) V
When the BE12 and -2.5mV / k °, 2 (R 14 / R 13) · In (N) = 29.4
The reference voltage V is independent of temperature
REF = 1.205V (in the case of silicon) is obtained.

【0005】[0005]

【発明が解決しようとする課題】然しながら従来の基準
電圧発生回路では上述のように、温度補償された(温度
特性 (∂/∂T)VREF=0)の基準電圧を得ようとする場合、
出力基準電圧VREFが約1.2Vに固定されてしまう。また抵
抗R14 を変化させればVREF の値を変化させることがで
きるが、図4に示すように温度特性が変化し、温度特性
0を実現できず、従って1.2V以上の基準電圧を得ようと
する場合、この回路の後段に電圧変換回路を設けなけれ
ばならなくなる等の問題点があった。
However, in the conventional reference voltage generating circuit, as described above, when a temperature-compensated (temperature characteristic (∂ / ∂T) V REF = 0) reference voltage is to be obtained,
The output reference voltage V REF is fixed at about 1.2V. Although be varied resistance R 14 the value of V REF can be changed, the temperature characteristic is changed as shown in FIG. 4, obtained can not be realized the temperature characteristic 0, therefore 1.2V or more reference voltages In such a case, there is a problem that a voltage conversion circuit must be provided at a subsequent stage of the circuit.

【0006】本発明はかかる問題点を解決するためにな
されたものであり、温度特性0において、1.2V以上の任
意の値の基準電圧を発生させる等、所望の温度特性の所
望の基準電圧(1.2V 以上)を発生させることができる基
準電圧発生回路を提供することを目的としている。
The present invention has been made in order to solve such a problem. For example, a reference voltage having a desired value of 1.2 V or more is generated at a temperature characteristic of 0. (1.2V or more).

【0007】[0007]

【課題を解決するための手段】本発明に係わる基準電圧
発生回路は、従来の回路のエミッタ面積比が1であるト
ランジスタQ12 のベース・エミッタ間に新たな抵抗R31
を接続し、この抵抗R31 と抵抗R14 の抵抗値を調整する
こととしたものである。
Reference voltage generating circuit according to the present invention According to an aspect of the base-emitter new resistor between R 31 of the emitter area ratio of the conventional circuit transistor Q 12 is 1
Connect is obtained by the adjusting the resistance value of the resistor R 31 and the resistor R 14.

【0008】このような回路構成とすることで、得られ
る基準電圧VREFは、エミッタ面積比が1であるトランジ
スタQ12 のベース・エミッタ間電圧VBE12 と、エミッタ
・GND 間の抵抗R14 に発生する電圧VR14の和になる。こ
の抵抗R14 に発生する電圧VR14は、抵抗R14 に流れる電
流とその抵抗値とによって定まる。この抵抗R14 に流れ
る電流は、2つのトランジスタQ11 ,Q12 のコレクタ電
流IC1 ,IC2 と、トランジスタQ12 のベース・エミッタ
間に接続した抵抗R31 に流れる電流の総和となる。ベー
ス・エミッタ間電圧VBE12は一定の値なので、ベース・
エミッタ間に接続した抵抗R31 によって抵抗R14 に流れ
る電流の総和を変化させることができる。従って、トラ
ンジスタQ12 のエミッタ・GND 間の抵抗R14 の抵抗値
と、ベース・エミッタ間の抵抗R31の抵抗値とによっ
て、出力される基準電圧VREF を決定できる。
[0008] With such a circuit configuration, the reference voltage V REF obtained is the base-emitter voltage V BE12 of the transistor Q 12 an emitter area ratio of 1, the resistance R 14 between the emitter-GND It is the sum of the generated voltage VR14 . Voltage V R14 occurring in the resistor R 14 is determined by the current flowing through the resistor R 14 and its resistance. Current flowing through the resistor R 14 is provided with a collector current I C1, I C2 of the two transistors Q 11, Q 12, the sum of the current flowing through the resistor R 31 connected between the base and emitter of the transistor Q 12. Since the base-emitter voltage V BE12 is a constant value,
It is possible to change the sum of the current flowing through the resistor R 14 by a resistor R 31 connected between the emitter. Accordingly, the resistance value of the resistor R 14 between the emitter-GND of the transistor Q 12, by the resistance of the resistor R 31 between the base and emitter, can determine the reference voltage V REF to be output.

【0009】一方、基準電圧の温度特性(∂/ ∂T) VREF
は、エミッタ面積が1であるトランジスタQ12 のベース
・エミッタ間電圧の温度特性(∂/ ∂T)VBE12と、エミッ
タ・GND 間の抵抗R14 に発生する電圧の温度特性(∂/
∂T)VR14 との和になる。ベース・エミッタ間電圧VBE12
は、上述のように一定の負の温度特性を持つ。またエ
ミッタ・GND 間の抵抗R14 に発生する電圧の温度特性
は、この抵抗R14に流れる電流の温度特性に抵抗値を乗
じたものとなる。この抵抗R14 に流れるコレクタ電流I
C1 ,IC2 は、正の温度特性を有し、エミッタ面積が1
であるトランジスタQ12 のベース・エミッタ間に接続し
た抵抗R31 に流れる電流は、ベース・エミッタ間電圧が
負の温度特性を持っているので電流も負の温度特性を有
する。このことから、コレクタ電流IC1 ,IC2 と、抵抗
31に流れる電流の温度特性は相反する方向へ変化す
る。従って抵抗R31 によって、エミッタ・GND 間に接続
している抵抗R14 に流れる電流の温度特性を制御し、こ
の抵抗R14 に発生する電圧の温度特性を設定することが
できる。上述のようにベース・エミッタ間電圧の温度特
性(∂/ ∂T)VBE12は、負の一定値を取るので、これを打
ち消すように、抵抗R14に発生する電圧の温度特性(∂/
∂T)VR14 を正の同じ値の温度特性に設定すると、出力
される基準電圧の温度特性(∂/ ∂T)VREF は0となる。
On the other hand, the temperature characteristic of the reference voltage (∂ / ∂T) V REF
Includes a temperature characteristic of the base-emitter voltage of the transistor Q 12 emitter area is 1 (∂ / ∂T) V BE12 , temperature characteristics of the voltage generated in the resistor R 14 between the emitter-GND (∂ /
∂T) V Sum of R14 . Base-emitter voltage V BE12
Has a constant negative temperature characteristic as described above. The temperature characteristics of the voltage generated in the resistor R 14 between the emitter · GND becomes multiplied by resistance to the temperature characteristic of the current flowing through the resistor R 14. Collector current I flowing through the resistor R 14
C1 and I C2 have a positive temperature characteristic and an emitter area of 1
Current flowing through the resistor R 31 connected between the base and emitter of the transistor Q 12 is a current also having a negative temperature characteristic because the base-emitter voltage has a negative temperature characteristic. Therefore, the collector currents I C1, I C2, the temperature characteristic of the current flowing through the resistor R 31 is changed to the opposite direction. Thus the resistors R 31, and controls the temperature characteristic of the current flowing through the resistor R 14 connected between the emitter · GND, it is possible to set the temperature characteristic of the voltage generated in the resistor R 14. Temperature characteristics of the base-emitter voltage as described above (∂ / ∂T) V BE12, since a negative constant value, so as to cancel this, the temperature characteristics of the voltage generated in the resistor R 14 (∂ /
If ∂T) V R14 is set to the same positive temperature characteristic, the temperature characteristic (∂ / ∂T) V REF of the output reference voltage becomes zero.

【0010】具体的に本発明の基準電圧発生回路は、そ
れぞれのエミッタが電源に接続されたエミッタ面積を
じくする対のトランジスタ41,42で形成され、一方の
トランジスタ41のコレクタが両トランジスタ41,42のベ
ースに接続されたカレントミラー回路ミッタ面積
比がN:1であり、そのベースが互いに接続された
のトランジスタであって、そのコレクタが前記トランジ
スタ41コレクタに接続されたトランジスタ11及び
そのコレクタが前記トランジスタ42コレクタに接続さ
れたトランジスタ12、前記トランジスタ11,12のベー
スに接続された出力端子OREF、前記トランジスタ11の
エミッタと前記トランジスタ12のエミッタとの間に接続
された抵抗13、前記トランジスタ12のエミッタとGN
Dとの間に接続された抵抗14、コレクタが前記電源に
接続され、ベースが前記トランジスタ42,12のコレクタ
に接続されたトランジスタであって、前記トランジス
タ11,12のベースに電流を供給するトランジスタ43
を備え、前記抵抗14に発生する電圧と、前記トランジス
タ12のベース・エミッタ間電圧との和である基準電圧を
前記出力端子OREFに出力する基準電圧発生回路におい
て、さらに、一端が前記トランジスタ11,12のベースに
接続され、他端が前記トランジスタ12のエミッタに接続
された抵抗31を有し、前記トランジスタ43から前記抵抗
31を介して前記抵抗14に電流を供給し、高基準電圧を得
ことを特徴とする。
[0010] The reference voltage generating circuit specifically the present invention is formed a connected emitter surface product respective emitters to the power supply in the transistors 41 and 42 of a pair of the <br/> axis, of one
The collector of transistor 41 is the base of both transistors 41 and 42.
A current mirror circuit connected to the over scan, emitter area ratio N: 1, a transistor of a pair of the base are connected to each other, the collector before Quito lunge <br/> Star 41 transistors 11 and connected to the collector of
Its collector is connected to the collector of the transistor 42.
A transistor 12, and an output terminal OREF connected to said transistor 11,1 2 based <br/> scan, a resistor 13 connected between the emitters of said transistors 12 of the transistor 11, The emitter of the transistor 12 and GN
A resistor 14 connected between by D, a collector connected to said power source, base of the transistor 42,12 collector
A transistor connected between a transistor 43 for supplying a current to the prior SL transistors 11, 12 based of
A voltage generated at the resistor 14 and the transistor
The reference voltage, which is the sum of the base-emitter voltage of the
In the reference voltage generating circuit that outputs to the output terminal OREF,
And one end is connected to the base of the transistors 11 and 12
Connected, the other end connected to the emitter of the transistor 12
The resistor 31 and the transistor 43
A current is supplied to the resistor 14 via 31 to obtain a high reference voltage.
Characterized in that that.

【0011】また、出力端子OREFと、それぞれのエミッ
タ面積比がN:1であり、そのベースが互いに接続され
対のトランジスタであって、そのコレクタが抵抗21
を介して前記出力端子OREFに接続されたトランジスタ11
と、そのコレクタが前記抵抗21と抵抗値を同じくする抵
抗22を介して前記出力端子OREFに接続され、また、その
コレクタがそのベースに接続されたトランジスタ12と、
前記トランジスタ11のエミッタとGND との間に接続され
た抵抗13、ベースが前記トランジスタ11のコレクタに
接続され、コレクタが前記出力端子OREFに接続され、エ
ミッタがGND に接続されたトランジスタであって、前記
トランジスタ12とエミッタ面積を同じくするトランジス
タ15を備え、前記トランジスタ12のベース・エミッ
タ間電圧と、前記抵抗22に発生する電圧との和である基
準電圧を前記出力端子OREFに出力する基準電圧発生回路
において、さらに、一端が前記トランジスタ11,12のベ
ースに接続され、他端がGND に接続された抵抗31と、前
記トランジスタ15のベースとGND との間に接続され、前
記抵抗31とその抵抗値を同じくする抵抗32と、を有し、
高基準電圧を得ることを特徴とする。
Further, an output terminal OREF, the respective emitter area ratio N: 1, a transistor of a pair of the base are connected to each other, a collector resistor 21
The transistor 11 connected to the output terminal OREF through
And a resistor whose collector has the same resistance value as the resistor 21.
Connected to the output terminal OREF via a resistor 22;
A transistor 12 having a collector connected to its base;
A resistor 13 connected between the emitter and the GND of the transistor 11, a base connected to the collector of the transistor 11, a collector connected to said output terminal OREF, a transistor having an emitter connected to the GND , a transistor 15 which also the transistor 12 and the emitter surface product, comprising a base emitter of the transistor 12
And the voltage generated at the resistor 22.
Reference voltage generation circuit for outputting a reference voltage to the output terminal OREF
In addition, one end has a base of the transistors 11 and 12.
And the other end connected to GND.
Connected between the base of transistor 15 and GND,
Having a resistor 31 and a resistor 32 having the same resistance value,
It is characterized by obtaining a high reference voltage .

【0012】さらにこれらの回路は、半導体集積回路上
に形成された回路であることを特徴とする。
Further, these circuits are characterized in that they are circuits formed on a semiconductor integrated circuit.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の基準電圧発生回
路の回路構成の一実施形態を示す回路図である。図1に
おいて、11,12はそれぞれのエミッタ面積比がN:
1のトランジスタQ11 ,Q12 、OREFはトランジスタQ
11 ,Q12 の共通ベースに接続された出力端子である。
また、トランジスタQ11 のエミッタは13の抵抗R13
14の抵抗R14 を介して接地され、トランジスタQ12
エミッタは14の抵抗R14 を介して接地されている。ま
た、31はトランジスタQ12 のベース・エミッタ間に設
けられた抵抗R31 、41,42はそれぞれのエミッタ面
積比を同じくしカレントミラー回路を形成する一対のト
ランジスタQ41 ,Q42 、44,45は同じくカレントミ
ラー回路を形成する抵抗R44 ,R45 、43はバッファア
ンプを形成するトランジスタQ43 である。また抵抗R13
の値は、従来技術と同様トランジスタQ11 のコレクタ電
流IC1で決定される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of a circuit configuration of a reference voltage generation circuit according to the present invention. In FIG. 1, 11 and 12 have respective emitter area ratios N:
One transistor Q 11 , Q 12 , OREF is a transistor Q
11 is an output terminal connected to the common base of Q 12.
The resistance R 13 of the emitter of the transistor Q 11 is 13,
Via the resistor R 14 of 14 are grounded, the emitter of the transistor Q 12 is grounded through a resistor R 14 of 14. Reference numeral 31 denotes a pair of transistors Q 41 , Q 42 , 44, and 45 which are provided between the base and the emitter of the transistor Q 12 and form a current mirror circuit with the same emitter area ratio. Are resistors R 44 and R 45 forming a current mirror circuit, and 43 is a transistor Q 43 forming a buffer amplifier. The resistance R 13
Values are determined by the collector current I C1 of the prior art as well as the transistor Q 11.

【0014】図1に示す回路で得られる基準電圧V
REFは、トランジスタQ12 のベース・エミッタ間電圧V
BE12 と、抵抗R14で発生する電圧VR14 の和で決定す
るので、 VREF=VBE12+VR14=VBE12+{(2・IC1)+(VBE12/R31)}・R14・・・(6) で表すことができ、これらの式から抵抗R14 と抵抗R31
の関係は、 R31=(R14・VBE12)/(VREF-VBE12-2・R14・IC1) ・・・(7)となる。
Reference voltage V obtained by the circuit shown in FIG.
REF is, between the base and emitter of the transistor Q 12 voltage V
And BE12, as it determines the sum of the voltage V R14 occurring in the resistor R 14, V REF = V BE12 + V R14 = V BE12 + {(2 · I C1) + (V BE12 / R 31)} · R 14 (6). From these equations, the resistance R 14 and the resistance R 31
R 31 = (R 14 · V BE12 ) / (V REF -V BE 12 -2 · R 14 · I C1 ) (7)

【0015】また得られる基準電圧VREFの温度特性(∂/
∂T)VREF は、 (∂/ ∂T)VREF =(∂/ ∂T)VBE12+{2・(∂/ ∂T)IC1+(1/R31)・(∂/ ∂T)VBE12 }・R14・・・(8) で表すことができ、この式(8)から、抵抗R14 と抵抗
R31 の関係は、 R31={R14・(∂/ ∂T)VBE12}/{(∂/ ∂T)VREF-(∂/ ∂T)VBE12-2・R14・(∂/ ∂T)IC1}・・・(9)となる。 上述の式(6)の基準電圧VREF から導かれた抵抗R14
と抵抗R31 の関係と、上述の式(8)の基準電圧の温度
特性(∂/ ∂T)VREF から導かれた抵抗R14 と抵抗R31
関係とから、抵抗R14 と抵抗R31 が求められる。すなわ
ち式(8)から、 (∂/ ∂T)VREF =2・R14・(∂/ ∂T)IC1+(1+R14/R31)・(∂
/ ∂T)VBE12 ・・・(10)が得られ、ここで、(∂/
∂T)VREF=0 とし、(∂/ ∂T)IC1=α, (∂/ ∂T)VBE12=
β に置き換えると、 R14=-β/{2α+(β/R31)} ・・・(11) また式(6)と式(11)より、 VREF=VBE12+{(2・IC1)+(VBE12/R31)}・-β/{2α+(β/R31)}・・・(12) となり、VREFはR31 とR13 の関数で定めることができ、
またR14 もR31 とR13 の関数で定めることができる。
The temperature characteristic of the obtained reference voltage V REF (∂ /
(∂T) V REF is (∂ / ∂T) V REF = (∂ / ∂T) V BE12 + {2 ・ (∂ / ∂T) I C1 + (1 / R 31 ) ・ (∂ / ∂T) V BE12 } · R 14 ... (8) From this equation (8), the resistance R 14 and the resistance
Relation R 31 is, R 31 = {R 14 · (∂ / ∂T) V BE12} / {(∂ / ∂T) V REF - (∂ / ∂T) V BE12 -2 · R 14 · (∂ / {T) I C1 } (9) The resistance R 14 derived from the reference voltage V REF in the above equation (6)
And the relationship between the resistor R 31, and a relationship between the temperature characteristics (∂ / ∂T) and a resistor R 14 which is derived from V REF resistor R 31 of the reference voltage of the aforementioned formula (8), the resistor R 14 and the resistor R 31 is required. That is, from equation (8), (、 / ∂T) V REF = 2 · R 14 · (∂ / ∂T) I C1 + (1 + R 14 / R 31 ) · (∂
/ ∂T) V BE12・ ・ ・ (10) is obtained, where (∂ /
(∂T) V REF = 0, (∂ / ∂T) I C1 = α, (∂ / ∂T) V BE12 =
When replaced by β, R 14 = −β / {2α + (β / R 31 )} (11) From Expressions (6) and (11), V REF = V BE12 + {(2 · I C1 ) + (V BE12 / R 31 )} · −β / {2α + (β / R 31 )} (12), and V REF can be determined by a function of R 31 and R 13 .
The R 14 can also be defined as a function of R 31 and R 13.

【0016】またこの回路において、出力される基準電
圧VREFが1.2V以下であると、抵抗R14 または抵抗R31
負の値となるので、得られる基準電圧VREFは1.2V以上の
任意の値となる。
In this circuit, if the output reference voltage V REF is 1.2 V or less, the resistance R 14 or the resistance R 31 becomes a negative value. Therefore, the obtained reference voltage V REF is an arbitrary value of 1.2 V or more. Value.

【0017】また応用例として、この回路で任意に設定
した基準電圧の温度特性をある程度変化させることがで
きる。一例として、出力される基準電圧の温度特性(∂/
∂T)VREF を、トランジスタQ12 のベース・エミッタ間
電圧の温度特性(∂/ ∂T)VBE12と等しく設定した場合を
考える。出力される基準電圧の温度特性(∂/ ∂T)VREF
から求められる抵抗R14 と抵抗R31 の関係式(9)か
ら、抵抗R31 は、 R31=-{(∂/ ∂T)VBE12}/{2・(∂/ ∂T)IC1}・・・(13)となる。 なお式(13)の(∂/ ∂T)VBE12は上述のように一定の
負の値、(∂/ ∂T)IC1は一定の正の値となる。
As an application example, the temperature characteristic of the reference voltage arbitrarily set by this circuit can be changed to some extent. As an example, the temperature characteristics of the output reference voltage (∂ /
The ∂T) V REF, a temperature characteristic of the base-emitter voltage of the transistor Q 12 (∂ / ∂T) Consider the case of setting equal to V BE12. Output reference voltage temperature characteristics (∂ / ∂T) V REF
From obtained from the resistor R 14 and relationship of the resistance R 31 (9), the resistance R 31 is, R 31 = - {(∂ / ∂T) V BE12} / {2 · (∂ / ∂T) I C1} (13) Note that (∂ / ∂T) V BE12 in equation (13) is a constant negative value as described above, and (∂ / ∂T) I C1 is a constant positive value.

【0018】図2は、本発明の他の実施形態を示す回路
図である。図2において、図1と同一符号は同一又は相
当部分を示し、21,22,32はそれぞれ抵抗R21
R22 ,R32 、15はトランジスタQ15 であり、トランジ
スタQ11,Q12 のコレクタ電流を同一にさせるために、抵
抗R21 と抵抗R22 の抵抗値と、抵抗R31 と抵抗R32 の抵
抗値が等しく設定され、トランジスタQ15 のエミッタ面
積はトランジスタQ12 のエミッタ面積と同一に設定され
ている。
FIG. 2 is a circuit diagram showing another embodiment of the present invention. 2, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and 21 , 22 , and 32 denote resistors R 21 and R 21 , respectively.
R 22 , R 32 , and 15 are transistors Q 15. In order to make the collector currents of the transistors Q 11 and Q 12 the same, the resistances of the resistors R 21 and R 22 and the resistors R 31 and R 32 resistance value is set equal to the emitter area of the transistor Q 15 is set to be the same as the emitter area of the transistor Q 12.

【0019】トランジスタQ11 のコレクタ電流IC1 は、
トランジスタQ15 のベース・エミッタ間電圧をVBE15
すると、 IC1=(VREF-VBE15)/R21-VBE15/R32・・・(14) で表せる。また、トランジスタQ12 のコレクタ電流IC2
は、トランジスタQ12 のベース・エミッタ間電圧をV
BE12 とすると、 IC2=(VREF-VBE12)/R22-VBE12/R31・・・(15) で表せる。トランジスタQ12 とトランジスタQ15 は特性
を同じにしているので、VBE12 とVBE15 は等しく、また
抵抗R21 と抵抗R22 、抵抗R31 と抵抗R32 は等しいの
で、上述の式(14)及び(15)の右辺が等しくなる
ことから、IC1 とIC2 は同じとなる。また抵抗R13 の値
は、従来技術と同様トランジスタQ11 のコレクタ電流I
C1 で決定される。
[0019] The collector current I C1 of the transistor Q 11 is,
When the base-emitter voltage of the transistor Q 15 and V BE15, expressed by I C1 = (V REF -V BE15 ) / R 21 -V BE15 / R 32 ··· (14). In addition, the collector current I C2 of the transistor Q 12
Is, the base-emitter voltage of the transistor Q 12 V
Assuming BE12 , I C2 = (V REF -V BE12 ) / R 22 -V BE12 / R 31 (15) Since the transistor Q 12 and the transistor Q 15 has the same characteristics, V BE12 and V BE15 are equal, also the resistance R 21 and the resistor R 22, since the resistor R 31 resistor R 32 are equal, the above equation (14) Since the right sides of (15) and (15) are equal, I C1 and I C2 are the same. The value of the resistor R 13, the collector current I of the prior art as well as the transistor Q 11
Determined by C1 .

【0020】この回路構成において得られる基準電圧V
REFは、トランジスタQ12 のベース・エミッタ間電圧V
BE12 と、抵抗R22 で発生する電圧VR22 の和で決定
し、 VREF=VBE12+VR22 =VBE12+(IC1+VBE12/R31)・R22・・・(16) で表せられ、これらの式から抵抗R22 と抵抗R31 との関
係は、 R31=(R22・VBE12)/(VREF-VBE12-IC1・R12) ・・・(17) となる。また得られる基準電圧VREF の温度特性(∂/
∂T)VREF は、 (∂/ ∂T)VREF=(∂/ ∂T)VBE12+{(∂/ ∂T)Ic1+(1/R31)・(∂/ ∂T)VBE12}・R 22 ・・・(18) で表すことができ、この式(18)から抵抗R22 と抵抗
R31 の関係は、 R31={R22・(∂/ ∂T)VBE12}/{(∂/ ∂T)VREF-(∂/ ∂T)VBE12-R22・(∂/ ∂T )Ic1}・・・(19)となる。
Reference voltage V obtained in this circuit configuration
REFIs the transistor Q12 Base-emitter voltage V
BE12 And the resistance Rtwenty two Voltage V generated atR22 Determined by the sum of
Then VREF= VBE12+ VR22 = VBE12+ (IC1+ VBE12/ R31) ・ Rtwenty two(16), and from these equations, the resistance Rtwenty two And resistance R31 Relationship with
The clerk, R31= (Rtwenty two・ VBE12) / (VREF-VBE12-IC1・ R12) (17) Also, the obtained reference voltage VREF Temperature characteristics (∂ /
∂T) VREF Is (∂ / ∂T) VREF= (∂ / ∂T) VBE12+ {(∂ / ∂T) Ic1+ (1 / R31) ・ (∂ / ∂T) VBE12} ・ R twenty two .. (18). From this equation (18), the resistance Rtwenty two And resistance
R31 The relationship is R31= {Rtwenty two・ (∂ / ∂T) VBE12} / {(∂ / ∂T) VREF-(∂ / ∂T) VBE12-Rtwenty two・ (∂ / ∂T) Ic1} ... (19)

【0021】そして上述の式(16)で得られる基準電
圧VREFから導かれた抵抗R22 と抵抗R31 の関係と、上述
の式(18)で得られる基準電圧の温度特性(∂/ ∂T)V
REFから導かれた抵抗R22 と抵抗R31 の関係から、図1
に示す回路と同様にして抵抗R22 と抵抗R31 が求められ
る。またこの回路において、出力される基準電圧VREF
1.2V以下であると、抵抗R22 または抵抗R31 が負の値と
なるので、得られる基準電圧は1.2V以上の任意の値とな
る。
[0021] The temperature characteristic of the resistor R 22 derived from the reference voltage V REF obtained by the above equation (16) and the relationship of the resistor R 31, a reference voltage obtained by the aforementioned formula (18) (∂ / ∂ T) V
The relationship between the resistance R 22 guided resistor R 31 from REF, 1
The resistance R 31 and the resistor R 22 in the same manner as the circuit shown in demanded. In this circuit, the output reference voltage V REF is
If it is below 1.2V, the resistance R 22 or a resistance R 31 is a negative value, the reference voltage obtained is the arbitrary value of more than 1.2V.

【0022】またこの図2の回路においても、任意に設
定した基準電圧の温度特性をある程度変化させることが
できる。一例として、出力される基準電圧の温度特性
(∂/ ∂T)VREF をトランジスタQ12 のベース・エミッタ
間電圧の温度特性(∂/ ∂T)VBE12と等しく設定した場合
を考える。出力される基準電圧の温度特性(∂/ ∂T)V
REF から求められる抵抗R22 と抵抗R31 の関係式(1
9)から、抵抗R31 は、 R31=-{(∂/ ∂T)VBE12}/{(∂/ ∂T)IC1}・・・(20) となる。
Also in the circuit of FIG. 2, the temperature characteristics of the arbitrarily set reference voltage can be changed to some extent. As an example, the temperature characteristics of the output reference voltage
(∂ / ∂T) Temperature characteristics of the base-emitter voltage of the V REF transistor Q 12 (∂ / ∂T) Consider the case of setting equal to V BE12. Temperature characteristics of output reference voltage (∂ / ∂T) V
Relationship between the resistance R 22 obtained from REF resistor R 31 (1
From 9), the resistance R 31 becomes R 31 = − 31 (∂ / ∂T) V BE12 } / {(∂ / ∂T) I C1 } (20)

【0023】[0023]

【発明の効果】以上説明したように本発明の基準電圧発
生回路は、エミッタ面積が1であるトランジスタQ12
ベース・エミッタ間に抵抗を接続することにより、出力
される基準電圧の温度特性が0で1.2V以上の任意の電圧
が得られ、高基準電圧を必要とする半導体集積回路にお
ける電圧変換回路の接続を不要とでき、回路全体の簡素
化が図れる。また所望の基準電圧を設定し、この基準電
圧の温度特性をある程度の範囲で選択できるので、半導
体集積回路において接続される他の回路の温度特性を温
度特性変換回路を用いることなく相殺することができ、
このような場合にも回路全体の小型化が図れる等の効果
がある。
Reference voltage generating circuit of the present invention as described above, according to the present invention, by the emitter area is a resistor between the base and emitter of the transistor Q 12 is 1, the temperature characteristic of the reference voltage output is An arbitrary voltage of 1.2 V or more can be obtained at 0, and connection of a voltage conversion circuit in a semiconductor integrated circuit requiring a high reference voltage can be eliminated, and the entire circuit can be simplified. Since a desired reference voltage can be set and the temperature characteristics of the reference voltage can be selected within a certain range, the temperature characteristics of other circuits connected in the semiconductor integrated circuit can be offset without using a temperature characteristic conversion circuit. Can,
Even in such a case, there is an effect that the size of the entire circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】本発明の他の実施形態を示す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the present invention.

【図3】従来のこの種の基準電圧発生回路の構成の一例
を示す回路図である。
FIG. 3 is a circuit diagram showing an example of the configuration of a conventional reference voltage generation circuit of this type.

【図4】図3に示す従来の回路の問題点を示す図であ
る。
4 is a diagram showing a problem of the conventional circuit shown in FIG.

【符号の説明】[Explanation of symbols]

11,12,15,41,42,43 トランジスタ 13,14,21,22,31,32,44,45 抵
抗 IC1,Ic2 電流値が同一のコレクタ電流 OREF 出力端子
11, 12, 15, 41, 42, 43 Transistors 13, 14, 21, 22, 31, 32, 44, 45 Resistance I C1 , I c2 Collector current having the same current value OREF Output terminal

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 それぞれのエミッタが電源に接続され
ミッタ面積を同じくする対のトランジスタ41,42で
形成され、一方のトランジスタ41のコレクタが両トラン
ジスタ41,42のベースに接続されたカレントミラー回路
ミッタ面積比がN:1であり、そのベースが互いに
続された対のトランジスタであって、そのコレクタが
記トランジスタ41コレクタに接続されたトランジス
タ11及びそのコレクタが前記トランジスタ42コレ
クタに接続されたトランジスタ12、 前記トランジスタ11,12のベースに接続された出力端子
OREF、 前記トランジスタ11のエミッタと前記トランジスタ12の
エミッタとの間に接続された抵抗13、 前記トランジスタ12のエミッタとGNDとの間に接続され
た抵抗14、 コレクタが前記電源に接続され、ベースが前記トランジ
スタ42,12のコレクタに接続されたトランジスタであ
って、前記トランジスタ11,12のベースに電流を供給す
るトランジスタ43、 を備え、前記抵抗14に発生する電圧と、前記トランジスタ12のベ
ース・エミッタ間電圧との和である基準電圧を前記出力
端子OREFに出力する基準電圧発生回路において、 さらに、一端が前記トランジスタ11,12のベースに接続
され、他端が前記トランジスタ12のエミッタに接続され
た抵抗31を有し、 前記トランジスタ43から前記抵抗31を介して前記抵抗14
に電流を供給し、高基準電圧を得ることを特徴とする
準電圧発生回路。
1. Each emitter is connected to a power supply .
Formed by transistors 41 and 42 of a pair of like-emitter surface product, the collector of one transistor 41 both Trang
Current mirror circuit connected to the bases of the transistors 41 and 42
If, emitter area ratio N: 1, a transistor of a pair of the base is contact <br/> connection with each other, its collector connected to the collector of <br/> before Quito transistor 41 and transistor <br/> motor 11, and a transistor 12 whose collector is connected to <br/> Kuta of the transistor 42, base over scan the connected output terminals of the transistors 11 and 12
And OREF, a resistor 13 connected between the emitters of said transistors 12 of the transistor 11, a resistor 14 connected between the emitter and the GND of the transistor 12 is connected collector to said power source , a voltage to a transistor whose base is connected between the collector of the transistor 42,12, a front Symbol transistors 11, 12 transistor 43 supplies current to the base of comprises, generated in the resistor 14 , The transistor 12
Output a reference voltage that is the sum of the source-emitter voltage
In the reference voltage generating circuit for outputting to the terminal OREF , one end is further connected to the bases of the transistors 11 and 12
And the other end is connected to the emitter of the transistor 12.
The resistor 14 via the resistor 31 from the transistor 43.
A reference voltage generating circuit for supplying a current to the circuit and obtaining a high reference voltage .
【請求項2】 出力端子OREFと、 それぞれのエミッタ面積比がN:1であり、そのベース
互いに接続された対のトランジスタであって、その
コレクタが抵抗21を介して前記出力端子OREFに接続され
たトランジスタ11と、そのコレクタが前記抵抗21と抵抗
値を同じくする抵抗22を介して前記出力端子OREFに接続
され、また、そのコレクタがそのベースに接続されたト
ランジスタ12と、 前記トランジスタ11のエミッタとGND との間に接続され
た抵抗13 ベースが前記トランジスタ11のコレクタに接続され、コ
レクタが前記出力端子OREFに接続され、エミッタがGND
に接続されたトランジスタであって、前記トランジスタ
12とエミッタ面積を同じくするトランジスタ15を備え、 前記トランジスタ12のベース・エミッタ間電圧と、前記
抵抗22に発生する電圧との和である基準電圧を前記出力
端子OREFに出力する基準電圧発生回路において、 さらに、 一端が前記トランジスタ11,12のベースに接続され、他
端がGND に接続された抵抗31と、 前記トランジスタ15のベースとGND との間に接続され、
前記抵抗31とその抵抗値を同じくする抵抗32と、 を有し、高基準電圧を得ることを特徴とする 基準電圧発
生回路。
(2)Output terminal OREF, Each emitter area ratio is N: 1AndIts base
ButEach otherConnectedoneA pair of transistors,That
A collector is connected to the output terminal OREF via a resistor 21.
Transistor 11 and its collector are connected to the resistor 21
Connected to the output terminal OREF via a resistor 22 with the same value
And the collector is connected to its base
Transistor 12,  Connected between the emitter of the transistor 11 and GND
Resistance 13When,  The base is connected to the collector of the transistor 11,
Lector is saidOutput terminal OREFAnd the emitter is connected to GND
A transistor connected to the
12 and emitter surfaceMultiplySame transistor 15When,With The base-emitter voltage of the transistor 12,
A reference voltage that is the sum of the voltage generated at the resistor 22 and the output
In the reference voltage generation circuit that outputs to the terminal OREF, further, One end is connected to the bases of the transistors 11, 12,
A resistor 31 whose end is connected to GND, Connected between the base of the transistor 15 and GND;
A resistor 32 having the same resistance value as the resistor 31; To obtain a high reference voltage Reference voltage source
Raw circuit.
【請求項3】 半導体集積回路上に形成された回路であ
ることを特徴とする請求項1乃至請求項2の何れかに記
載の基準電圧発生回路。
3. The reference voltage generation circuit according to claim 1, wherein the reference voltage generation circuit is a circuit formed on a semiconductor integrated circuit.
JP21552697A 1997-07-28 1997-07-28 Reference voltage generation circuit Expired - Fee Related JP3315060B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21552697A JP3315060B2 (en) 1997-07-28 1997-07-28 Reference voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21552697A JP3315060B2 (en) 1997-07-28 1997-07-28 Reference voltage generation circuit

Publications (2)

Publication Number Publication Date
JPH1145126A JPH1145126A (en) 1999-02-16
JP3315060B2 true JP3315060B2 (en) 2002-08-19

Family

ID=16673891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21552697A Expired - Fee Related JP3315060B2 (en) 1997-07-28 1997-07-28 Reference voltage generation circuit

Country Status (1)

Country Link
JP (1) JP3315060B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605842B2 (en) * 1999-11-04 2011-01-05 三洋電機株式会社 Constant current circuit
KR100981732B1 (en) 2008-09-01 2010-09-13 한국전자통신연구원 The Band-gap reference voltage generator

Also Published As

Publication number Publication date
JPH1145126A (en) 1999-02-16

Similar Documents

Publication Publication Date Title
JP4380812B2 (en) How to generate a bandgap reference voltage
TW577190B (en) Internal power supply for an integrated circuit having a temperature compensated reference voltage generator
KR100361715B1 (en) Calibration circuit for voltage reference circuit
JPH04266110A (en) Band-gap reference circuit
JPS6326895B2 (en)
JP4328391B2 (en) Voltage and current reference circuit
US5739682A (en) Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit
US20070069709A1 (en) Band gap reference voltage generator for low power
JP3315060B2 (en) Reference voltage generation circuit
JP3157746B2 (en) Constant current circuit
JP4031043B2 (en) Reference voltage source with temperature compensation
JP2002318626A (en) Constant voltage circuit
JPH08339232A (en) Reference voltage circuit
JP2721286B2 (en) Temperature compensation type reference voltage generation circuit for semiconductor device
JPH04290B2 (en)
JPH05251954A (en) Reference voltage generating circuit
JPS60250417A (en) Reference voltage circuit
KR20010087440A (en) A low-power current-mode CMOS voltage reference circuit
KR100330094B1 (en) Bias circuit using band gap reference
JP3509317B2 (en) DC control circuit
JP3267023B2 (en) DC motor control circuit
JP2000055945A (en) Comparison circuit
JP3106607B2 (en) Constant voltage circuit
JPH07121256A (en) Current mirror circuit
JPH0820915B2 (en) Constant current circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees