JP3312008B2

JP3312008B2 - 電界電子放出型サージ吸収素子の製造方法

Info

Publication number: JP3312008B2
Application number: JP18671699A
Authority: JP
Inventors: 良人河西; 光晴丸山; 雅芳三沢; 荘米久保
Original assignee: NAGANO PREFECTURAL GOVERNMENT; Okaya Electric Industry Co Ltd
Current assignee: NAGANO PREFECTURAL GOVERNMENT; Okaya Electric Industry Co Ltd
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2002-08-05
Anticipated expiration: 2019-06-30
Also published as: JP2001016768A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電源線や通信線
等を伝って侵入して来るサージ等の過電圧から電子機器
の電子回路を保護するために、線間あるは各線とグラン
ドとの間に挿入接続されるサージ吸収素子の製造方法に
係り、特に、電界電子放出現象を用いたサージ吸収素子
の製造方法に関する。

【０００２】

【従来の技術】従来、図２１に示すように、電子機器の
電源線や通信線等の線Ｌ1，Ｌ2間、あるいは各線とＧＮ
Ｄ（グランド）との間にサージ吸収素子72を接続し、誘
導雷等のサージから電子回路73を保護することが行われ
ている。すなわち、線Ｌ1，Ｌ2間あるいは線Ｌ1，Ｌ2−
ＧＮＤ間に、サージ吸収素子72の定格以上のサージ電圧
が印加される場合には、上記サージ吸収素子72が導通し
てサージをバイパスし、電子回路73を保護する仕組みで
ある。

【０００３】このようなサージ吸収素子72としては、放
電間隙における放電現象を利用するガスアレスタや、電
圧非直線特性を備えた高抵抗体素子であるバリスタ、あ
るいはｐｎ接合形半導体のアバランシェ（電子雪崩）効
果を利用したシリコンサージアブソーバなど様々な種類
が存在しているが、最近になって電界電子放出現象を用
いたサージ吸収素子が新たに加えられることとなった。

【０００４】この電界電子放出現象を用いたサージ吸収
素子は、特開平９−298833号、特開平10−285793号等に
記載されている。図２２に示すように、そこで開示され
ている電界電子放出型サージ吸収素子74は、ｎ形半導体
より成る第１の基板部材75と第２の基板部材76とを所定
の距離を隔てて対向配置させ、両基板部材の対向面周縁
部をスペーサも兼ねた枠部材77を間に介して気密封止す
ることによって形成された外囲器78を備えており、該外
囲器78内は１０^-6〜１０^-8Torrの高真空状態に維持され
ている。また、第１の基板部材75の内面には、ｎ形半導
体より成る多数のエミッタ・コーン79が、所定の間隔を
おいて突設されている。該エミッタ・コーン79は先端が
尖った円錐または角錐形状をなしており、その先端部79
ａが第２の基板部材76の内面に向いている。

【０００５】エミッタ・コーン79の表面をも含んだ第１
の基板部材75の内面と第２の基板部材76の内面には、Ｎ
ｂ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔｈ、Ｓｉ、Ｎｉ、Ｌａ、
Ｇｅ、Ａｌ等よりなる薄膜や、Ｗ及びＺｒの二層構造、
あるいは以上の各物質の中、少なくとも１種類を含んだ
炭化物、酸化物、窒化物、無機化合物より構成される保
護膜80が被覆されている。上記第１の基板部材75及び第
２の基板部材76の外面には、それぞれ第１の外部電極81
及び第２の外部電極82が形成され、各外部電極81，82に
はカソード端子83及びアノード端子84が接続されてい
る。そして、各端子83，84を線Ｌ1，Ｌ2あるいはＧＮＤ
に接続することにより、上記電界電子放出型サージ吸収
素子74は、図２１に示したサージ吸収素子72と同様に、
線Ｌ1，Ｌ2間あるいは線Ｌ1，Ｌ2−ＧＮＤ間に挿入接続
されることとなる。

【０００６】しかして、上記線Ｌ1，Ｌ2間あるいは線Ｌ
1，Ｌ2−ＧＮＤ間にサージ等の定格以上の過電圧が印加
され、カソード側のエミッタ・コーン先端部79ａに強い
電界集中が生じると、量子力学的なトンネル効果によっ
て、ｎ形半導体内の電子がポテンシャル障壁を越えて真
空中に放出される、いわゆる電界電子放出現象が生じ
る。放出された電子は高い電位のアノード側、すなわち
第２の基板部材76の内面で捕捉される結果、第２の基板
部材76及び第１の基板部材75間に電流が流れる先駆放電
が生成され、この先駆放電はその後真空火花放電（真空
アーク放電）に移行することとなる。

【０００７】上記先駆放電が真空火花放電に移行する仕
組みとしては、以下のものが考えられる。すなわち、上
記先駆放電時の電子放出によってエミッタ・コーン先端
部79ａの電流密度が増加して生じた熱エネルギの作用
で、エミッタ・コーン79の表面を覆っている保護膜80を
構成する金属から金属蒸気が発生したり、先駆放電によ
る電子がアノード側に衝突する結果生じる熱エネルギに
よって、第２の基板部材76の内面を覆っている保護膜80
の金属から同じく金属蒸気が発生し、これら電荷を帯び
た金属蒸気が電流を形成する素となって真空火花放電が
生起される。また、外囲器78内を完全な真空にするのは
実際上困難であり、放電空間を構成する物質の表面には
僅かながらガス分子が吸着あるいは付着しているのであ
るが、これらのガス分子が先駆放電の衝撃で空間内に放
出され、このイオン化されたガス分子が電流を形成する
素となることも、真空火花放電を促進する要因として挙
げられる。

【０００８】上記の電界電子放出現象は、エミッタ・コ
ーン79に集中する電界強度が所定以上に高まった時点で
初めて生じるものであり、これは所定値以上の電圧が両
電極間に印加された場合にのみ両電極間に電流が流れる
ことを意味するものである。すなわち、両端子83，84間
に印加される電圧の値と流れる電流との間には非直線的
な関係が現れるため、定格以上の過電圧が印加された場
合にのみ導通して過電圧をバイパスするというサージ吸
収作用を発揮することが可能となる。

【０００９】しかも、半導体中の電子の速度に比べ、真
空中の電子は散乱を受けることなく進行するため、この
電界電子放出型サージ吸収素子74は極めて高速に動作可
能となる。また、ｐ形半導体とｎ形半導体との接合構造
を有していないため、シリコンサージアブソーバのよう
に静電容量が大きくなるという問題も生じない。

【００１０】図２３は、このような電界電子放出型サー
ジ吸収素子74によるサージ吸収特性を示すものであり、
ピーク電圧値が３ｋＶの原サージ波形に対するサージ吸
収波形を示すグラフである。図示の通り、サージ電圧が
印加されると、瞬時にピークが約２.３２ｋＶの先駆放
電が生成した後、直ちに真空火花放電に移行して約４０
０Ｖの安定したサージ吸収波形が得られる様子が示され
ている。

【００１１】この電界電子放出型サージ吸収素子74にと
って最も重要な構成要素であるエミッタ・コーン79は、
ｎ形Ｓｉ基板の表面に各エミッタ・コーン79に対応した
円形の酸化膜マスクを形成すると共に、該Ｓｉ基板の表
面にエッチング処理を施して酸化膜マスクで覆われてい
ない部分をややオーバーエッチング気味に浸食させ、最
後に酸化膜マスクを除去することによって形成される。

【００１２】

【発明が解決しようとする課題】ところで、この電界電
子放出型サージ吸収素子74の動作電圧（定格電圧）は、
外囲器78内の真空度やエミッタ・コーン79の仕事関数、
エミッタ・コーン先端部79ａと第２の基板部材76の内面
との間の距離、あるいはエミッタ・コーン先端部79ａの
尖鋭度によって決定される。すなわち、電界電子放出型
サージ吸収素子74の動作電圧を比較的低く設定する必要
がある場合には、外囲器78内の真空度を高める方法、エ
ミッタ・コーン79の仕事関数を低下させる方法、エミッ
タ・コーン先端部79ａと第２の基板部材76内面との間の
距離をより短縮化させる方法、あるいはエミッタ・コー
ンの先端部79ａをより尖鋭化させる方法が理論上は考え
られる。

【００１３】しかしながら、外囲器78内の真空度の向上
には一定の限界があり、また、エミッタ・コーンの先端
部79ａと第２の基板部材76との位置関係をμｍオーダー
で制御することは極めて困難である。さらに、基板部材
表面にエッチング処理を施し、オーバーエッチングによ
るアンダーカットを利用してエミッタ・コーンを一体形
成する従来の方法では、エミッタ・コーン先端部79ａの
先鋭度を高めることには一定の限界があり、また、エミ
ッタ・コーン79自信の仕事関数を大幅に低減することも
できず、せいぜい保護膜80として、できるだけ仕事関数
の低いものを選択する程度しか方法がなかった。

【００１４】この発明は、従来の上記問題に鑑みてなさ
れたものであり、その目的とするところは、エミッタ・
コーン先端部の電界集中を高めることによって、動作電
圧を比較的低く設定することが可能な電界電子放出型サ
ージ吸収素子の製造方法を実現することにある。

【００１５】

【課題を解決するための手段】上記の目的を達成するた
め、この発明に係る電界電子放出型サージ吸収素子の製
造方法は、半導体よりなる第１の基板部材と第２の基板
部材とを対向配置し、両基板部材の対向面周縁を気密封
止して外囲器を形成し、該外囲器内を高真空状態となす
と共に、上記第１の基板部材の対向面及び第２の基板部
材の対向面の少なくとも一方に多数のエミッタ・コーン
を形成し、当該エミッタ・コーンと他方の基板部材の内
面あるいはエミッタ・コーンとの間に所定の間隙を形成
すると共に、両基板部材の外面にそれぞれ外部電極を形
成し、さらに上記エミッタ・コーンの表面に、尖状突起
を備えた導電膜を形成してなる電界電子放出型サージ吸
収素子の製造方法であって、上記エミッタ・コーンの形
成された基板部材の表面にフォトレジスト又はポリイミ
ド溶液を所定の厚さで塗布した後、上記基板部材を真空
中において所定温度で焼成することにより、上記フォト
レジスト又はポリイミドを炭化、収縮させて、上記エミ
ッタ・コーンの表面に、尖状突起を備えた上記導電膜を
形成したことを特徴とする。

【００１６】上記方法で製造される電界電子放出型サー
ジ吸収素子は、エミッタ・コーンの表面に、尖状突起を
備えた導電膜が形成されているため、サージ電圧の印加
時にエミッタ・コーンの先端部に生じる電界集中の度合
いが高まり、その結果、比較的低い電圧印加によって電
子放出が実現されるため、電界電子放出型サージ吸収素
子の動作電圧を低い値に設定することが可能となる。

【００１７】上記の通り、エミッタ・コーンが形成され
た基板部材の表面に、フォトレジスト又はポリイミド溶
液を所定の厚さ、例えば２００ｎｍ以下の厚さで塗布し
た後、この基板部材を真空中において所定温度（例え
ば、８００〜１０００度）で焼成すると、上記フォトレ
ジスト又はポリイミドが炭化すると共に、斯かる焼成に
よりフォトレジスト又はポリイミドが不均一に収縮する
結果、エミッタ・コーンの表面に、尖状突起を備えた導
電膜が形成される。

【００１８】また、本発明に係る他の電界電子放出型サ
ージ吸収素子の製造方法は、半導体よりなる第１の基板
部材と第２の基板部材とを対向配置し、両基板部材の対
向面周縁を気密封止して外囲器を形成し、該外囲器内を
高真空状態となすと共に、上記第１の基板部材の対向面
及び第２の基板部材の対向面の少なくとも一方に多数の
エミッタ・コーンを形成し、当該エミッタ・コーンと他
方の基板部材の内面あるいはエミッタ・コーンとの間に
所定の間隙を形成すると共に、両基板部材の外面にそれ
ぞれ外部電極を形成し、さらに上記エミッタ・コーンの
表面に、尖状突起を備えた導電膜を形成してなる電界電
子放出型サージ吸収素子の製造方法であって、上記エミ
ッタ・コーンの形成された基板部材の表面にフォトレジ
スト又はポリイミド溶液を所定の厚さで塗布した後、上
記基板部材を真空中において所定温度で焼成することに
より、上記フォトレジスト又はポリイミドを炭化させ、
その後、炭化した上記フォトレジスト又はポリイミドの
相当量を、プラズマ化した反応ガスのイオンでアッシン
グ除去して、上記エミッタ・コーンの表面に、尖状突起
を備えた上記導電膜を形成したことを特徴とする。

【００１９】上記方法で製造される電界電子放出型サー
ジ吸収素子は、エミッタ・コーンの表面に、尖状突起を
備えた導電膜が形成されているため、サージ電圧の印加
時にエミッタ・コーンの先端部に生じる電界集中の度合
いが高まり、その結果、比較的低い電圧印加によって電
子放出が実現されるため、電界電子放出型サージ吸収素
子の動作電圧を低い値に設定することが可能となる。

【００２０】上記の通り、エミッタ・コーンが形成され
た基板部材の表面に、フォトレジスト又はポリイミド溶
液を所定の厚さ、例えば１μｍ〜３μｍ程度の厚さで塗
布した後、この基板部材を真空中において所定温度（例
えば、８００〜１０００度）で焼成すると、上記フォト
レジスト又はポリイミドが炭化する。その後、炭化した
フォトレジスト又はポリイミドの相当量を、プラズマ化
した反応ガスのイオンでアッシング除去することによ
り、エミッタ・コーンの表面に、尖状突起を備えた導電
膜を形成することができる。

【００２１】

【発明の実施の形態】本発明に係る電界電子放出型サー
ジ吸収素子10は、図１に示すように、第１の基板部材11
と第２の基板部材12とを所定の距離を隔てて対向配置さ
せ、両基板部材の内面周縁部をスペーサを兼ねた枠部材
13を間に介して気密封止することによって外囲器14を形
成し、該外囲器14内を１０^−６〜１０^−８Torrの高真空
状態に維持してなる。

【００２２】上記第１の基板部材11及び第２の基板部材
12の内面には、多数のエミッタ・コーン15が所定の間隔
をおいて略全面に亘って突設されている。図１は断面図
であるため、一列のエミッタ・コーン15のみが表されて
いるが、エミッタ・コーン15は、実際には一定の間隔を
おいて縦横に整列配置されている。上記第１の基板部材
11及び第２の基板部材12は、Ｓｉ中にＰやＡｓ等の不純
物を混入させてなるｎ形半導体によって形成されてい
る。また、エミッタ・コーン15も同様にｎ形半導体より
成り、第１の基板部材11及び第２の基板部材12と一体的
に形成されている。エミッタ・コーン15は先端が尖った
円錐または角錐形状をなしており、両基板部材11，12に
形成されたエミッタ・コーン15の先端部15ａは、所定の
間隙を隔てて他方の基板部材のエミッタ・コーン15や内
面と対向するように位置決めされている。上記エミッタ
・コーン15の高さは約２．５〜３．５μｍに、底面の直
径は約３〜５μｍに、またエミッタ・コーン15間のピッ
チは約７.５〜１５μｍに設定されている。

【００２３】また、図２に拡大して示すように、上記エ
ミッタ・コーン15の表面を含んだ第１の基板部材11及び
第２の基板部材12の内面は、多数の尖状突起16を備えた
導電膜17によって被覆されている。この尖状突起16及び
導電膜17は、後述するように、フォトレジストやポリイ
ミドを炭化させることによって形成されるものである。
上記尖状突起16の長さは、数十ｎｍ〜２００ｎｍ程度に
形成されている。

【００２４】上記第１の基板部材11の外面には、Ａｌま
たはＣｒを蒸着して形成した第１の層23ａと、該第１の
層23ａの表面にＮｉを蒸着して形成した第２の層23ｂか
らなる第１の外部電極23が形成されている。また、第２
の基板部材12の外面にも、ＡｌまたはＣｒを蒸着して形
成した第１の層24ａと、該第１の層24ａの表面にＮｉを
蒸着して形成した第２の層24ｂからなる第２の外部電極
24が形成されている。この第１の層23ａ，24ａを構成す
るＡｌまたはＣｒと、第２の層23ｂ，24ｂを構成するＮ
ｉとは、良好なオーム接触（ohmic contact）を実現す
るものとして選定された。もっとも、上記第１の外部電
極23及び第２の外部電極24は、必ずしも二層構造とする
必要はなく、Ｎｉのみを蒸着して形成してもよい。上記
枠部材13の材質としては、ｎ形半導体と熱膨張係数が近
く、内部に可動イオン（Ｎａ^＋）を含んだパイレックス
（登録商標）ガラス等が用いられる。

【００２５】上記第１の外部電極23及び第２の外部電極
24には、それぞれ第１の外部端子25及び第２の外部端子
26が接続される。そして、各端子25，26を線Ｌ1，Ｌ2あ
るいはＧＮＤに接続することにより、電界電子放出型サ
ージ吸収素子10は、図２１に示したサージ吸収素子72と
同様、線Ｌ1，Ｌ2間あるいは線Ｌ1，Ｌ2−ＧＮＤ間に挿
入接続されることとなる。

【００２６】なお、図示の便宜上、エミッタ・コーン15
及び尖状突起16の大きさを強調して描かれているが、実
際には上記のようにエミッタ・コーン15はμｍ単位の大
きさ、尖状突起16はｎｍ単位の大きさであるのに対し、
第１の基板部材11及び第２の基板部材12はmm単位（例え
ば２〜６mm角）の大きさであり、エミッタ・コーン15も
数万〜数十万個以上形成されている。因みに、電界電子
放出型サージ吸収素子10の全体の大きさは、６mm角で厚
さが０.６mm程度となる。

【００２７】しかして、上記線Ｌ1，Ｌ2間あるいは線Ｌ
1，Ｌ2−ＧＮＤ間に定格以上のサージ電圧が印加される
と、エミッタ・コーン15の先端部15ａに電界集中が生
じ、電子が表面のポテンシャル障壁を通過して真空中に
放出される。この際、エミッタ・コーン15表面には、ｎ
ｍ単位の極めて微小な尖状突起16が多数形成されている
ため、エミッタ・コーン先端部15ａにおける電界集中の
度合いが高まり、その結果、比較的低い電圧印加によっ
て電子放出を実現することができる。上記のいわゆる電
界電子放出現象によって生じた電子は、対向する基板部
材の内面で捕捉されるため、第１の基板部材11と第２の
基板部材12との間に電流が流れる先駆放電が生成され、
この先駆放電が真空火花放電に移行することでサージの
吸収が実現されるのである。

【００２８】この電界電子放出型サージ吸収素子10の場
合、第１の基板部材11及び第２の基板部材12がそれぞれ
エミッタ・コーン15を備えており、双方向に電子放出が
可能であるため、回路に接続する際にその極性を考慮す
る必要がない。

【００２９】つぎに、図３〜図９に基づき、エミッタ・
コーン15の形成方法について説明する。まず、第１の基
板部材11及び第２の基板部材12の素になる抵抗率が０.
０１〜５（Ω・cm）のｎ形Ｓｉ基板27を用意し、その表
面を酸化させて厚さ約１５０〜３０００オングストロー
ムのＳｉＯ_２薄膜28を形成する（図３）。つぎに、上記
ＳｉＯ_２薄膜28の表面全域に、フォトレジスト29を均一
に塗布する（図４）。また、フォトレジスト29の上方に
遮光塗料30を円形に塗布したフォトマスク31を被せ、紫
外線ＵＶによる露光処理を施す。この結果、遮光塗料30
によって紫外線ＵＶが遮られる部分を除き、フォトレジ
スト29の表面が感光する。つぎに、所定の薬品を用いて
フォトレジスト29の中で感光された部分を除去し、Ｓｉ
Ｏ_２薄膜28の表面に円形のフォトレジスト・マスク32を
形成する（図５）。

【００３０】つぎに、ＢＨＦ（Buffered 弗酸を用いた
ウエットエッチング）により、ＳｉＯ_２薄膜28の中でフ
ォトレジスト・マスク32で覆われていない部分を除去し
た後に、フォトレジスト・マスク32を剥離することによ
り、円形のドット状酸化膜マスク33を形成する（図
６）。なお、図においては１個の酸化膜マスク33のみが
表されているが、この酸化膜マスク33はエミッタ・コー
ン15の数に対応して形成されるものであり、実際には15
μｍ間隔でマトリクス状に多数形成されるものである。
また、酸化膜マスク33の直径は約10μｍに設定されてい
る。

【００３１】つぎに、Ｓｉ基板27表面にＲＩＥ（リアク
ティブ・イオン・エッチング）を施して、酸化膜マスク
33で覆われていない部分を侵食させる（図７）。ＲＩＥ
は、図示しない真空チャンバ内に設置した２枚の平行電
極間にＳｉ基板27を配置させた上で、所定のガス媒体を
真空チャンバ内に充填し、両電極間に約150Ｗの電力を
加えて高周波プラズマ放電を発生させ、このプラズマに
よる化学作用とイオン衝撃による物理作用を利用してエ
ッチングを行う方法である。この場合、ガス媒体として
反応性のＯ_２とＳＦ_６を用いるのが望ましく、両者の体
積比は、２.２×１０^−１Torrの圧力下で、例えばＳＦ
_６：Ｏ_２＝９：１に設定される。ＲＩＥは異方性に優れ
ているため、酸化膜マスク33の裏面側にもエッチングが
進行してしまう、いわゆるアンダーカットの程度が比較
的低くなり、この結果、四角錐状の突出部34が形成され
る。このＲＩＥは、上記の条件下において例えば１５分
間実施される。

【００３２】つぎに、上記Ｓｉ基板27の表面に異方性ウ
ェットエッチングを施し、上記突出部34の表面を侵食さ
せて先端部を尖鋭化させる（図８）。一般にウェットエ
ッチングというのは、エッチング対象物を所定の化学薬
品に浸し、その化学反応を利用してエッチングを行うも
のであり、等方性が強い（すなわち、エッチング方向を
制御し難く、オーバーエッチングが生じ易い）という特
徴を備えている。これに対し、異方性ウェットエッチン
グは、エッチング液の選定に工夫を凝らすことにより、
ウェットエッチングながらも等方性を弱めてエッチング
方向を制御し易くしたものである。ここでは、異方性ウ
ェットエッチング用のエッチング液として、ＫＯＨとＨ
_２Ｏとの混合水溶液を用いており、その溶液温度は摂氏
５０度程度に設定される。また、両者の混合比率として
は、例えば１００mlのＨ_２Ｏに対して５０ｇのＫＯＨを
混合することが挙げられる。

【００３３】上記の異方性ウェットエッチングが進行
し、ある程度のアンダーカット35が生じて突出部34の先
端が極めて尖鋭化すると、酸化膜マスク33は安定性を失
って落下する（図９）。この段階に至れば、突出部34の
先端の角度は25〜30度まで尖鋭化され、エミッタ・コー
ン15として完成しているため、上記異方性ウェットエッ
チングが停止される。ここに至るまでの異方性ウェット
エッチングの所要時間としては、約８分程度が見込まれ
る。以上のようにしてエミッタ・コーン15を形成すれ
ば、その先端部15ａを極めて尖鋭に形成することができ
る。

【００３４】次に、複数の尖状突起16を備えた上記導電
膜17を形成する第１の方法について説明する。先ず、エ
ミッタ・コーン15の形成された上記Ｓｉ基板27の表面
に、フォトレジスト18を２００ｎｍ以下の厚さで塗布す
る（図１０）。本実施の形態で使用したフォトレジスト
18は、ノボラック樹脂４０重量％及びエチルセロソルブ
アセテート６０重量％より成るものを用いたが、これ以
外にも各種の樹脂系やゴム系のフォトレジストを用いる
ことができる。また、上記フォトレジスト18の代わり
に、ポリイミド溶液を２００ｎｍ以下の厚さで塗布して
も良い。

【００３５】次に、フォトレジスト18の塗布されたＳｉ
基板27を、真空中において約３０分間、８００〜１００
０度で高温焼成する。このように、真空中で焼成するこ
とによりフォトレジスト18が炭化すると共に、斯かる焼
成によりフォトレジスト18が不均一に収縮する結果、エ
ミッタ・コーン15を含むＳｉ基板27の表面に、数十〜１
００ｎｍの長さの尖状突起16を多数備えた導電膜17が形
成されるのである（図１１及び図１２）。

【００３６】複数の尖状突起16を備えた上記導電膜17
は、次の第２の方法で形成することもできる。先ず、エ
ミッタ・コーン15の形成された上記Ｓｉ基板27の表面
に、フォトレジスト18を、１μｍ〜３μｍ程度の厚さで
塗布する（図１３）。尚、上記第１の方法と同様に、フ
ォトレジスト18の代わりに、ポリイミド溶液を１μｍ〜
３μｍ程度の厚さで塗布しても良い。

【００３７】次に、フォトレジスト18の塗布されたＳｉ
基板27を、真空中において約３０分間、８００〜１００
０度で高温焼成し、フォトレジスト18を炭化させる。こ
の第２の方法は、上記第１の方法に比べて、フォトレジ
スト18を比較的厚く塗布するため、上記焼成工程でフォ
トレジスト18が若干収縮するものの、尖状突起16を備え
た導電膜17を形成するまでには至らない。

【００３８】そこで、上記焼成後に、Ｏ_２プラズマアッ
シング処理を行う。すなわち、反応ガスとしての酸素ガ
スをプラズマ化した雰囲気中に上記Ｓｉ基板27を配置
し、酸素イオン（Ｏ^２−）をＳｉ基板27表面の炭化した
フォトレジスト18に衝突させるのである（図１４）。こ
の結果、炭化したフォトレジスト18の相当量が上記酸素
イオンによりアッシング除去されて、エミッタ・コーン
15を含むＳｉ基板27の表面に、２００ｎｍ程度の長さの
尖状突起16を多数備えた導電膜17が形成されるのである
（図１５）。

【００３９】上記第２の方法で形成される尖状突起16
は、第１の方法で形成される尖状突起16より約２倍以上
の長さを有していることから、エミッタ・コーン先端部
15ａの電界集中の度合いをより高めることができ、動作
電圧を一層低く設定することが可能である。一方、上記
第１の方法は、第２の方法におけるＯ_２プラズマアッシ
ング処理が不要であり、フォトレジスト18の塗布、焼成
工程のみで尖状突起16を形成することができため、尖状
突起16の製造が極めて容易である。

【００４０】上記のようにして、表面にエミッタ・コー
ン15及び尖状突起16を備えた導電膜17が形成された第１
の基板部材11及び第２の基板部材12の外面には、それぞ
れ第１の外部電極23及び第２の外部電極24が形成され
る。

【００４１】つぎに、図１６に示すように、第１の基板
部材11の表面に枠部材13を重ね合わせる。この枠部材13
は、長方形状のガラス板の真ん中部分を長方形状に大き
く切り欠いた形状を備えており、第１の基板部材11の対
向面周縁40にその第１の端面（下面）13ａが重ねられ
る。

【００４２】つぎに、図１７に示すように、ホットプレ
ート42上に第１の基板部材11を、第１の外部電極23を下
にして載置する。そして、枠部材13の第２の端面13ｂに
は、電極板43が圧着される。また、第１の基板部材11の
第１の外部電極23には、ホットプレート42を経由して直
流電源44のプラス側が接続されると共に、上記電極板43
には直流電源44のマイナス側が接続される。つぎに、上
記ホットプレート42によって、第１の基板部材11及び枠
部材13が摂氏２００〜６００度に加熱された状態で、上
記直流電源44より５０〜１０００Ｖの直流電圧が印加さ
れる。

【００４３】この結果、図１８に示すように、一定時間
経過後には枠部材13中の陽イオン45がマイナス側（すな
わち枠部材13の第２の端面13ｂ側）に移動すると共に、
第１の基板部材14の対向面周縁40近傍にマイナスの電荷
が集中して空間電荷層46が現れ、大きな吸引力を伴う化
学結合が生じて陽極接合が実現される。

【００４４】以上のようにして、第１の基板部材11の対
向面周縁40と枠部材13の第１の端面13ａとの強固な接合
が完了した後、図１９に示すように、枠部材13の第２の
端面13ｂを砥石車47で研磨し、枠部材13を必要な高さ
（厚さ）に調整する。

【００４５】図２０に示すように、今度は真空雰囲気中
において、ホットプレート42上に第２の基板部材12を第
２の外部電極24を下にして載置すると共に、枠部材13の
第２の端面13ｂを第２の基板部材12の対向面周縁48に当
接させる。また、上記第２の基板部材12の第２の外部電
極24には、ホットプレート42経由して直流電源44のプラ
ス側が接続されると共に、第１の基板部材11の第１の外
部電極23には電極板43を介して直流電源44のマイナス側
が接続される。そして、上記ホットプレート42によっ
て、第２の基板部材12及び枠部材13が摂氏２００〜６０
０度に加熱された状態で、上記直流電源44より５０〜１
０００Ｖの直流電圧が印加される。この結果、上記と同
様のメカニズムによって、第２の基板部材12の対向面周
縁48と枠部材13の第２の端面13ｂとの強固な陽極接合が
実現され、高い気密性を備えた外囲器14が完成する。

【００４６】上記陽極接合法は、溶融ガラスや接着剤を
使用しないため、両基板部材11，12と枠部材13とを高い
位置精度で接合することができると共に、接合後の脱ガ
ス処理が不要である利点を備えている。また、枠部材13
は両基板部材11，12と陽極接合されるため、内部に可動
イオンを含んだパイレックス（登録商標）ガラス等によ
って構成する必要があり、これをあまり薄く形成すると
割れ易くなるため、製造過程での取扱いを考慮すると１
００μｍ以下にはできないという問題があったが、上記
の通り、枠部材13を第１の基板部材11に陽極接合した後
で、研磨によって枠部材13の高さを調整する工程を設け
ることにより、枠部材13の高さを１００μｍ以下に形成
することができ、従って、両基板部材の内面間の距離を
狭めることで動作電圧を低く設定することが可能であ
る。一旦第１の基板部材11に接合させた後で研磨工程を
行うものであるため、例え枠部材13の厚さが１００μｍ
以下であっても容易に割れたりすることがなく、取扱上
の不都合は生じない。

【００４７】上記電界電子放出型サージ吸収素子10は、
両基板部材11，12の対向面にエミッタ・コーン15が形成
されたタイプのものであるが、この発明はこの種の電界
電子放出型サージ吸収素子に限定されるものではない。
すなわち、従来技術で説明したような、一方の基板部材
の対向面に形成されたエミッタ・コーンが他方の基板部
材の内面と対向するように構成された電界電子放出型サ
ージ吸収素子にも応用できる。

【００４８】

【発明の効果】本発明に係る方法で製造される電界電子
放出型サージ吸収素子は、エミッタ・コーンの表面に、
尖状突起を備えた導電膜を形成しているため、エミッタ
・コーンの先端部に生じる電界集中の度合いが高まり、
その動作電圧を比較的低い値に容易に設定することがで
きる。

【図面の簡単な説明】

【図１】この発明に係る電界電子放出型サージ吸収素子
を示す断面図である。

【図２】この発明に係る電界電子放出型サージ吸収素子
の要部拡大断面図である。

【図３】エミッタ・コーンの形成過程を示す部分断面図
である。

【図４】エミッタ・コーンの形成過程を示す部分断面図
である。

【図５】エミッタ・コーンの形成過程を示す部分断面図
である。

【図６】エミッタ・コーンの形成過程を示す部分断面図
である。

【図７】エミッタ・コーンの形成過程を示す部分断面図
である。

【図８】エミッタ・コーンの形成過程を示す部分断面図
である。

【図９】エミッタ・コーンの形成過程を示す部分断面図
である。

【図１０】尖状突起を備えた導電膜を形成する第１の方
法を示す部分断面図である。

【図１１】尖状突起を備えた導電膜を形成する第１の方
法を示す部分断面図である。

【図１２】尖状突起を備えた導電膜を形成する第１の方
法を示す部分拡大断面図である。

【図１３】尖状突起を備えた導電膜を形成する第２の方
法を示す部分断面図である。

【図１４】尖状突起を備えた導電膜を形成する第２の方
法を示す部分断面図である。

【図１５】尖状突起を備えた導電膜を形成する第２の方
法を示す部分断面図である。

【図１６】第１の基板部材と枠部材との接合過程を示す
斜視図である。

【図１７】第１の基板部材と枠部材との接合過程を示す
説明図である。

【図１８】第１の基板部材と枠部材との接合原理を示す
概念図である。

【図１９】枠部材の研磨工程を示す説明図である。

【図２０】第２の基板部材と枠部材との接合過程を示す
説明図である。

【図２１】サージ吸収素子一般の使用例を示す回路図で
ある。

【図２２】従来の電界電子放出型サージ吸収素子を示す
断面図である。

【図２３】電界電子放出形サージ吸収素子一般のサージ
吸収特性を示す波形図である。

【符号の説明】

10 電界電子放出型サージ吸収素子 11 第１の基板部材 12 第２の基板部材 15 エミッタ・コーン 15ａエミッタ・コーンの先端部 16 尖状突起 17 導電膜 18 フォトレジスト

───────────────────────────────────────────────────── フロントページの続き (72)発明者三沢雅芳長野県伊那市大字手良中坪449 (72)発明者米久保荘長野県塩尻市大字片丘4691 (56)参考文献特開平９−298833（ＪＰ，Ａ) 特開平11−96893（ＪＰ，Ａ) 特開昭62−295377（ＪＰ，Ａ) 特開平２−278681（ＪＰ，Ａ) 特開平８−77916（ＪＰ，Ａ) 特開平10−285793（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02 H01T 4/12 H02H 9/04

Claims

(57)【特許請求の範囲】

【請求項１】半導体よりなる第１の基板部材と第２の
基板部材とを対向配置し、両基板部材の対向面周縁を気
密封止して外囲器を形成し、該外囲器内を高真空状態と
なすと共に、上記第１の基板部材の対向面及び第２の基
板部材の対向面の少なくとも一方に多数のエミッタ・コ
ーンを形成し、当該エミッタ・コーンと他方の基板部材
の内面あるいはエミッタ・コーンとの間に所定の間隙を
形成すると共に、両基板部材の外面にそれぞれ外部電極
を形成し、さらに上記エミッタ・コーンの表面に、尖状
突起を備えた導電膜を形成してなる電界電子放出型サー
ジ吸収素子の製造方法であって、上記エミッタ・コーン
の形成された基板部材の表面にフォトレジスト又はポリ
イミド溶液を所定の厚さで塗布した後、上記基板部材を
真空中において所定温度で焼成することにより、上記フ
ォトレジスト又はポリイミドを炭化、収縮させて、上記
エミッタ・コーンの表面に、尖状突起を備えた上記導電
膜を形成したことを特徴とする電界電子放出型サージ吸
収素子の製造方法。
【請求項２】半導体よりなる第１の基板部材と第２の
基板部材とを対向配置し、両基板部材の対向面周縁を気
密封止して外囲器を形成し、該外囲器内を高真空状態と
なすと共に、上記第１の基板部材の対向面及び第２の基
板部材の対向面の少なくとも一方に多数のエミッタ・コ
ーンを形成し、当該エミッタ・コーンと他方の基板部材
の内面あるいはエミッタ・コーンとの間に所定の間隙を
形成すると共に、両基板部材の外面にそれぞれ外部電極
を形成し、さらに上記エミッタ・コーンの表面に、尖状
突起を備えた導電膜を形成してなる電界電子放出型サー
ジ吸収素子の製造方法であって、上記エミッタ・コーン
の形成された基板部材の表面にフォトレジスト又はポリ
イミド溶液を所定の厚さで塗布した後、上記基板部材を
真空中において所定温度で焼成することにより、上記フ
ォトレジスト又はポリイミドを炭化させ、その後、炭化
した上記フォトレジスト又はポリイミドの相当量を、プ
ラズマ化した反応ガスのイオンでアッシング除去して、
上記エミッタ・コーンの表面に、尖状突起を備えた上記
導電膜を形成したことを特徴とする電界電子放出型サー
ジ吸収素子の製造方法。