JP3309747B2 - Alignment method of ceramic multilayer wiring board and thin film pattern - Google Patents

Alignment method of ceramic multilayer wiring board and thin film pattern

Info

Publication number
JP3309747B2
JP3309747B2 JP34093596A JP34093596A JP3309747B2 JP 3309747 B2 JP3309747 B2 JP 3309747B2 JP 34093596 A JP34093596 A JP 34093596A JP 34093596 A JP34093596 A JP 34093596A JP 3309747 B2 JP3309747 B2 JP 3309747B2
Authority
JP
Japan
Prior art keywords
thin film
film pattern
position coordinates
multilayer wiring
mounting area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34093596A
Other languages
Japanese (ja)
Other versions
JPH10186683A (en
Inventor
重匡 佐藤
衛 荻原
一敏 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34093596A priority Critical patent/JP3309747B2/en
Publication of JPH10186683A publication Critical patent/JPH10186683A/en
Application granted granted Critical
Publication of JP3309747B2 publication Critical patent/JP3309747B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミックス多層
配線基板上に薄膜パターンを形成する際の両者のアライ
メント方法、特にセラミックス多層配線基板の多数のL
SI搭載エリアに所望の薄膜配線を直接描画露光方式に
より形成する場合に適用して好適なアライメント方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alignment method for forming a thin film pattern on a ceramic multilayer wiring substrate, and more particularly, to a method for forming a large number of L layers on a ceramic multilayer wiring substrate.
The present invention relates to an alignment method suitable for forming a desired thin film wiring in an SI mounting area by a direct drawing exposure method.

【0002】[0002]

【従来の技術】近年、注目すべきLSI実装技術の一つ
として、セラミックス多層配線基板上に薄膜配線・端子
パッドを形成した厚膜・薄膜混成基板を使用する方法が
ある。この方法では、シート積層法又は厚膜印刷法を用
いてセラミックス内部に多層配線を形成したセラミック
ス基板上にホトリソ・エッチング・メッキなどの手法を
用いて薄膜パターンを形成した後、当該基板上に多数の
LSIチップを並べて高密度に搭載し、これらチップの
相互接続を基板内部の多層配線及び基板上の薄膜配線を
用いて行う。
2. Description of the Related Art In recent years, as one of the notable LSI mounting techniques, there is a method of using a thick-film / thin-film hybrid substrate in which thin-film wiring and terminal pads are formed on a ceramic multilayer wiring substrate. In this method, a thin film pattern is formed by a technique such as photolithography, etching, and plating on a ceramic substrate having multilayer wiring formed inside the ceramic by using a sheet laminating method or a thick film printing method, and then a large number of layers are formed on the substrate. LSI chips are arranged side by side and mounted at high density, and these chips are interconnected using multilayer wiring inside the substrate and thin film wiring on the substrate.

【0003】薄膜配線の形成は、多層配線基板上にフォ
トレジストを塗布し、所定のフォトマスクパターンを露
光機にて基板上に転写する露光方式が一般的である。こ
の露光方式の場合、薄膜パターンの形成には、それに対
応したフォトマスクが必ず必要である。これは、薄膜
層、品種、サイズ毎に必要となってくる。
In general, a thin film wiring is formed by applying a photoresist on a multilayer wiring substrate and transferring a predetermined photomask pattern onto the substrate by an exposing machine. In the case of this exposure method, a photomask corresponding to the formation of a thin film pattern is necessarily required. This is required for each thin film layer, product type, and size.

【0004】最近では、基板サイズ大型化や、セラミッ
クス基板の歪み及び変形、収縮を吸収するために、露光
を分割して行う分割露光方式もある。この場合は、更に
大量のフォトマスクが必要となる。
[0004] Recently, there is also a division exposure method in which exposure is divided to increase the size of the substrate and absorb distortion, deformation, and shrinkage of the ceramic substrate. In this case, a larger amount of photomask is required.

【0005】このように、必要フォトマスク枚数の増加
は、薄膜配線のコスト増加につながる。
As described above, an increase in the required number of photomasks leads to an increase in the cost of thin-film wiring.

【0006】マスクレス薄膜パターン形成技術は、以前
から検討されており、電子線やレーザ光を用いた直接描
画技術がある。これらは、主にフォトマスクを製作する
手法として、実用化されている。この技術をセラミック
ス多層配線基板上への薄膜配線形成に適用する場合、セ
ラミックスの焼成工程にて発生する歪み又は変形、収縮
を考慮して、薄膜配線を形成する必要があり、フォトマ
スクを用いた露光方式の場合と同様アライメントを高精
度に行う必要がある。
A maskless thin film pattern forming technique has been studied for a long time, and there is a direct drawing technique using an electron beam or a laser beam. These are put into practical use mainly as a method of manufacturing a photomask. When this technology is applied to the formation of thin-film wiring on a ceramic multilayer wiring board, it is necessary to form a thin-film wiring in consideration of the distortion, deformation, and shrinkage that occur during the firing process of ceramics. As in the case of the exposure method, it is necessary to perform alignment with high accuracy.

【0007】公知の例では、基板上のマークを認識して
基板を装置に対して位置合せをするものであり、上記の
ような歪み、変形、収縮のあるセラミックス基板は、位
置合せできない。
In a known example, a mark on a substrate is recognized and the substrate is aligned with the apparatus. A ceramic substrate having the above-described distortion, deformation, and contraction cannot be aligned.

【0008】[0008]

【発明が解決しようとする課題】本発明の目的は、前記
従来技術の問題点を解決し、歪み又は変形を含むセラミ
ックス多層配線基板を使用した場合であっても、当該基
板の全領域にわたる多数のLSI搭載エリアに対して、
薄膜配線の形成をマスクレス露光方式で高精度に行うこ
とができる改良されたアライメント方法を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and to use a multi-layered ceramic wiring board including a strained or deformed ceramic multilayer wiring board over the entire area of the board. LSI mounting area
An object of the present invention is to provide an improved alignment method capable of forming a thin film wiring with high accuracy by a maskless exposure method.

【0009】[0009]

【課題を解決するための手段】本発明の前記課題は、セ
ラミックス多層配線基板上に設けられている多数のLS
I搭載エリアと基板周辺に配置するターゲットマークの
両者をアライメント用基準マークとして利用することに
より、効果的に解決することができる。
SUMMARY OF THE INVENTION The object of the present invention is to provide a multi-layer LS provided on a ceramic multilayer wiring board.
The problem can be effectively solved by using both the I mounting area and the target marks arranged around the substrate as alignment reference marks.

【0010】LSI搭載エリアは、多層配線基板のほぼ
前面にわたって多数形成されており、例えばテレビカメ
ラを用いて撮影した画像データに所定の演算処理を施す
ことによって、個々の位置座標に変換することが可能で
ある。本発明では、このようにして変換したLSI搭載
エリア及びターゲットマークの位置座標と個々のLSI
搭載エリア及びターゲットマークに対応した設計座標に
所定の演算処理(例えば最小二乗法による演算処理)を
施すことにより、アライメントに必要な多層配線基板の
補正量(回転角度及び平行移動量)を算出し、算定した
補正量に基づいて露光データを変換することにより、当
該基板と薄膜パターンのアライメントを行う。
A large number of LSI mounting areas are formed substantially over the front surface of the multilayer wiring board. For example, image data obtained by using a television camera can be converted into individual position coordinates by performing predetermined arithmetic processing. It is possible. In the present invention, the position coordinates of the LSI mounting area and the target mark converted in this way and the individual LSI
By performing predetermined arithmetic processing (for example, arithmetic processing by the least square method) on the design coordinates corresponding to the mounting area and the target mark, the correction amount (rotation angle and translation amount) of the multilayer wiring board required for alignment is calculated. By converting the exposure data based on the calculated correction amount, the substrate and the thin film pattern are aligned.

【0011】[0011]

【発明の実施の形態】本発明に係わるアライメント方法
の原理を図1及び図2を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The principle of an alignment method according to the present invention will be described with reference to FIGS.

【0012】図1は、代表的なセラミックス多層配線基
板の構成例を示す概念図である。同図において、1は多
層配線基板、2は薄膜パターンをアライメントするのに
必要なターゲットマーク、3は基板1の薄膜を形成する
側に設けられた多数のLSI搭載エリアである。図2
は、代表的な設計薄膜パターンの構成例を示す概念図で
ある。同図において、4は設計薄膜パターン、5はター
ゲットマークの設計パターン、6は多数のLSI搭載エ
リアの薄膜パターンである。ターゲットマーク設計パタ
ーン5は、基板1が歪み又は変形、収縮を含まなければ
ターゲットマーク2に一致するよう形成されている。
FIG. 1 is a conceptual diagram showing a configuration example of a typical ceramic multilayer wiring board. In the figure, 1 is a multilayer wiring board, 2 is a target mark required for aligning a thin film pattern, and 3 is a large number of LSI mounting areas provided on the side of the substrate 1 on which a thin film is formed. FIG.
FIG. 3 is a conceptual diagram showing a configuration example of a representative designed thin film pattern. In the figure, 4 is a design thin film pattern, 5 is a design pattern of a target mark, and 6 is a thin film pattern of a large number of LSI mounting areas. The target mark design pattern 5 is formed so as to match the target mark 2 if the substrate 1 does not include distortion, deformation, or contraction.

【0013】今、第一番目の演算として、基板1上にあ
るLSI搭載エリアとそれに対応する設計薄膜パターン
4との間のずれを小さくする両者の位置関係を求める。
これは、以下の演算処理を行う。
Now, as a first calculation, a positional relationship between the LSI mounting area on the substrate 1 and the corresponding design thin film pattern 4 for minimizing the deviation is obtained.
It performs the following arithmetic processing.

【0014】多層配線基板1上に設けられたLSI搭載
エリア3内にある撮影部の総数をn、位置座標を(xi,
yi)、この位置座標に対応する設計薄膜パターン4上
の位置座標を(Xi,Yi)とする。この場合、基板1
上にあるLSI搭載エリアとそれに対応する設計薄膜パ
ターン4との間のずれを小さくする両者の位置関係は、
次の計算方法により求めることができる。
The total number of photographing units in the LSI mounting area 3 provided on the multilayer wiring board 1 is n, and the position coordinates are (xi,
yi), position coordinates on the design thin film pattern 4 corresponding to the position coordinates are (Xi, Yi). In this case, the substrate 1
The positional relationship between the LSI mounting area above and the design thin film pattern 4 corresponding to the LSI mounting area is as follows:
It can be obtained by the following calculation method.

【0015】即ち、基板1が角度θ回転し、(a, b)平
行移動した場合における個々のLSI搭載エリアの位置
座標を(x'i, y'i)とすると、いわゆる最小二乗法を
用いて、 L=Σ{(Xi−x’i)2+(Yi−y’i)2} ……(1) が最小になるθ,a,bの値は、Lをθ,a,bで偏微分して0
となる次の方程式の解である。
That is, assuming that the position coordinates of each LSI mounting area when the substrate 1 rotates by an angle θ and moves (a, b) in parallel is (x′i, y′i), the so-called least square method is used. Then, L = {(Xi−x′i) 2 + (Yi−y′i) 2 } (1) The value of θ, a, b at which L becomes minimum is obtained by setting L to θ, a, b. Partially differentiated to 0
Is the solution of the following equation:

【0016】 ∂L/∂θ=0 ……(2) ∂L/∂a=0 ……(3) ∂L/∂b=0 ……(4) tanθ={(ΣXiΣyi−ΣxiΣYi)/n+Σ(xiYi−Xiyi)} ÷{(ΣxiΣXi+ΣyiΣYi)/n−Σ(xiXi−yiYi)} ……( 5) a=(cosθΣxi−sinθΣyi−ΣXi)/n ……(6) b=−(cosθΣyi+sinθΣxi+ΣYi)/n ……(7) 従って、基板1を回転及び平行移動した後における個々
のLSI搭載エリアの位置座標を(x'i,y'i)は、次の
計算式によって得られる。
∂L / ∂θ = 0 (2) ∂L / ∂a = 0 (3) ∂L / ∂b = 0 (4) tanθ = {(ΣXiΣyi−ΣxiΣYi) / n + Σ ( xiYi-Xiyi)} ÷ {(ΣxiΣXi + ΣyiΣYi) / n-Σ (xiXi-yiYi)} ... (5) a = (cosθΣxi-sinθΣyi-ΣXi) / n ... (6) (7) Accordingly, (x′i, y′i) representing the position coordinates of each LSI mounting area after rotating and translating the substrate 1 can be obtained by the following formula.

【0017】x'i=xicosθ+yisinθ+a ……(8) y'i=−xisinθ+yicosθ+b ……(9) 次に、移動後における個々のLSI搭載エリアの位置座
標(x'i, y'i)と個々のエリアに対応する設計薄膜パ
ターンの位置座標(Xi,Yi)とのx方向及びy方向
のずれの最大値及び最小値をそれぞれ、max(x), min
(x), max(y), min(y) とする時、( x"i, y"i )を次
の式で定義することができる。
X′i = xicosθ + yisinθ + a (8) y′i = −xisinθ + yicosθ + b (9) Next, the position coordinates (x′i, y′i) of each LSI mounting area after the movement and the individual The maximum value and the minimum value of the deviation in the x direction and the y direction from the position coordinates (Xi, Yi) of the designed thin film pattern corresponding to the area are max (x), min, respectively.
(x), max (y), min (y), (x "i, y" i) can be defined by the following equation.

【0018】 α=x"i −x'i = (|max(x)|−|min(x)|)/2 ……(10) β=y"i −y'i =(|max(y)|−|min(y)|)/2 ……(11) 次に第二番目の演算として、今度は、基板1上にあるタ
ーゲットマーク2とそれに対応するターゲットマークの
設計パターン5との間のずれを小さくする両者の位置関
係を求める。薄膜パターンをアライメントするのに必要
なターゲットマーク2の総数をn、位置座標を(xi, y
i)、この位置座標に対応するターゲットマークの設計
パターン5の位置座標を(Xi,Yi)とし、第一番目
の演算と同様に上記式1〜式11を用いて計算を行う。
Α = x ″ i−x′i = (| max (x) | − | min (x) |) / 2 (10) β = y ″ i−y′i = (| max (y ) | − | Min (y) |) / 2 (11) Next, as a second operation, this time, between the target mark 2 on the substrate 1 and the corresponding target mark design pattern 5 The positional relationship between the two to reduce the deviation is determined. The total number of target marks 2 necessary for aligning the thin film pattern is n, and the position coordinates are (xi, y
i), the position coordinates of the design pattern 5 of the target mark corresponding to the position coordinates are set to (Xi, Yi), and the calculation is performed using the above equations 1 to 11 as in the first calculation.

【0019】最後に第一番目と第二番目の演算より求め
たθ,a,b,α,βをそれぞれθ1,a1,b1,α1,β1,θ
2,a2,b2,α2,β2とすると、基板1上に薄膜パター
ンを形成するために必要な補正量は、以下ののように表
すことができる。
Finally, θ, a, b, α, β obtained by the first and second calculations are respectively θ1, a1, b1, α1, β1, θ
Assuming that 2, a2, b2, α2, β2, the correction amount required for forming a thin film pattern on the substrate 1 can be expressed as follows.

【0020】1)一次変換移動分 回転角度:θ1−θ2 平行移動(x方向):a1−a2 平行移動(y方向):b1−b2 2)ずれ最大値を最小にする平行移動分 x方向:α1−α2 y方向:β1−β2 そして、上記で求めた補正量に従って、薄膜パターンを
形成する露光データを変換することにより、基板と薄膜
パターンをアライメントできる。
1) Primary conversion movement Rotation angle: θ1-θ2 Parallel movement (x direction): a1-a2 Parallel movement (y direction): b1-b2 2) Parallel movement for minimizing the maximum displacement x direction: α1-α2 y direction: β1-β2 Then, by converting the exposure data for forming the thin film pattern according to the correction amount obtained above, the substrate and the thin film pattern can be aligned.

【0021】薄膜パターンを露光する方式としては、フ
ォトマスクを用いない直接描画方式を用いてもよい。
As a method of exposing the thin film pattern, a direct drawing method without using a photomask may be used.

【0022】直接描画露光の光源としては、用いる感材
に合せたレーザ光を用いることも可能である。
As a light source for direct drawing exposure, it is possible to use a laser beam suitable for the photosensitive material to be used.

【0023】LSI搭載エリアの位置座標は、同エリア
内における画像認識可能な特定のコンポーネントな(例
えば、4隅に形成された接続パッド)の位置座標をもっ
て代表させることが可能である。また、LSI搭載エリ
アの位置座標は、必ずしも全てのLSI搭載エリアにつ
いて算出する必要はなく、例えば一つおきのLSI搭載
エリアの位置座標を算出することによって、アライメン
トすることも可能である。
The position coordinates of the LSI mounting area can be represented by the position coordinates of specific components (for example, connection pads formed at four corners) in the area where images can be recognized. Also, the position coordinates of the LSI mounting area need not necessarily be calculated for all the LSI mounting areas, and alignment can be performed by calculating the position coordinates of every other LSI mounting area, for example.

【0024】[0024]

【実施例】以下、本発明に係わるセラミックス多層配線
基板とその上に形成する薄膜パターンとのアライメント
方法の実施例を図面を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for aligning a ceramic multilayer wiring board and a thin film pattern formed thereon according to the present invention will be described below in detail with reference to the drawings.

【0025】基板1の上に設けられたLSI搭載エリア
及び薄膜パターンをアライメントするためのターゲット
マークの位置座標を求める装置の構成を図3を用いて説
明する。図3において、カメラ7は基板1の画像データ
を演算処理用計算機8に送る。演算処理用計算機8は送
られてきた画像データから各測定点の位置座標を算出
し、前述の方法により補正量を算出する。そして、演算
処理用計算機8が露光機制御用計算機9に補正量の指示
を与える。次に、基板を露光し、薄膜パターンを形成す
る露光装置の構成について図4を用いて説明する。図4
において、カメラ10は露光機上にセットされた基板1
の薄膜パターンをアライメントするためのターゲットマ
ークの位置座標を測定するのに用いる。そして、得られ
た位置座標から露光機制御用計算機9を用いて前述の演
算処理を行う。その結果と演算処理用計算機8から送ら
れてくる補正量を加味して、露光機制御用計算機9が露
光データを変換して、基板1と薄膜パターンのアライメ
ントを行う。
The configuration of an apparatus for obtaining the position coordinates of a target mark for aligning an LSI mounting area and a thin film pattern provided on the substrate 1 will be described with reference to FIG. In FIG. 3, a camera 7 sends image data of the substrate 1 to a computer 8 for arithmetic processing. The arithmetic processing computer 8 calculates the position coordinates of each measurement point from the transmitted image data, and calculates the correction amount by the above-described method. Then, the arithmetic processing computer 8 gives an instruction of the correction amount to the exposure machine control computer 9. Next, the configuration of an exposure apparatus that exposes a substrate to form a thin film pattern will be described with reference to FIG. FIG.
, The camera 10 is mounted on the substrate 1 set on the exposure machine.
It is used to measure the position coordinates of the target mark for aligning the thin film pattern. Then, the above-described arithmetic processing is performed by using the exposure machine control computer 9 from the obtained position coordinates. In consideration of the result and the correction amount sent from the arithmetic processing computer 8, the exposure machine control computer 9 converts the exposure data and aligns the substrate 1 with the thin film pattern.

【0026】[0026]

【発明の効果】以上の詳細説明から明らかなように、本
発明に係わるセラミックス多層配線基板とその上に形成
する薄膜パターンのアライメント方法によれば、歪み、
変形、収縮を含むセラミックス多層配線基板の全体と薄
膜パターンとを高精度にアライメントし、フォトマスク
を使用せずにパターンを形成できる。
As is apparent from the above detailed description, according to the method for aligning a ceramic multilayer wiring board and a thin film pattern formed thereon according to the present invention, distortion,
The entire ceramic multilayer wiring board including deformation and shrinkage can be aligned with the thin film pattern with high precision, and the pattern can be formed without using a photomask.

【図面の簡単な説明】[Brief description of the drawings]

【図1】セラミックス多層配線基板の構成例を示す概念
FIG. 1 is a conceptual diagram showing a configuration example of a ceramic multilayer wiring board.

【図2】設計薄膜パターンの構成例を示す概念図FIG. 2 is a conceptual diagram showing a configuration example of a designed thin film pattern.

【図3】本発明の基板上のパターンの位置座標を及び補
正量を計算する装置の構成図
FIG. 3 is a configuration diagram of an apparatus for calculating position coordinates and a correction amount of a pattern on a substrate according to the present invention;

【図4】本発明の薄膜パターンを露光する装置の構成図FIG. 4 is a configuration diagram of an apparatus for exposing a thin film pattern according to the present invention.

【符号の説明】[Explanation of symbols]

1:セラミックス多層配線基板 2:ターゲットマーク 3:LSI搭載エリア 4:設計薄膜パターン 5:設計ターゲットマークパターン 6:LSI搭載エリア薄膜パターン 7:カメラ 8:演算処理用計算機 9:露光機制御用計算機 10:カメラ 11:基板支持台 12:基板制御装置 13:露光装置ユニット 1: Ceramic multilayer wiring board 2: Target mark 3: LSI mounting area 4: Design thin film pattern 5: Design target mark pattern 6: LSI mounting area thin film pattern 7: Camera 8: Computer for arithmetic processing 9: Computer for exposure machine control 10: Camera 11: Substrate support 12: Substrate controller 13: Exposure unit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−20909(JP,A) 特開 昭60−179745(JP,A) 特開 平4−37023(JP,A) 特開 平10−106931(JP,A) (58)調査した分野(Int.Cl.7,DB名) G03F 7/20 - 7/24 G03F 9/00 - 9/02 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-6-20909 (JP, A) JP-A-60-179745 (JP, A) JP-A-4-37023 (JP, A) JP-A-10- 106931 (JP, A) (58) Fields surveyed (Int. Cl. 7 , DB name) G03F 7/ 20-7/24 G03F 9/00-9/02

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】セラミックス多層配線基板上に設けられた
複数のLSI搭載エリアと薄膜パターンをアライメント
する為のターゲットマークを撮影することによって得ら
れた画像データを基に前記LSI搭載エリアと前記ター
ゲットマークの位置座標を算出し、算出した位置座標
と、個々のLSI搭載エリアと薄膜パターンをアライメ
ントする為のターゲットマークに対応する設計位置座標
に所定の演算処理を施すことにより、アライメントに必
要な補正量(回転角度及び平行移動量)を算出し、算出
した前記補正量に基づいて前記薄膜パターンを露光する
為に必要な露光データを変換することを特徴とするセラ
ミックス多層配線基板と薄膜パターンのアライメント方
法。
A plurality of LSI mounting areas provided on a ceramic multi-layered wiring board and a target mark for aligning a thin film pattern with the LSI mounting area and the target mark based on image data obtained by photographing the target mark; By calculating predetermined position coordinates and performing predetermined arithmetic processing on the calculated position coordinates and the design position coordinates corresponding to the target mark for aligning the individual LSI mounting area and the thin film pattern, the correction amount required for the alignment is obtained. (Rotation angle and translation amount) and converting exposure data necessary for exposing the thin film pattern based on the calculated correction amount. .
【請求項2】前記補正量の算出は、前記LSI搭載エリ
アの位置座標と個々のLSI搭載エリアに対応する設計
座標に最小二乗法による演算処理を施した後、更に、補
正後における個々のLSI搭載エリアの位置座標と、対
応する設計座標とのX軸方向とY軸方向のずれ量の最大
値を最小にする為の平行移動量の算出を含むことを特徴
とする請求項1に記載のセラミックス多層配線基板と薄
膜パターンのアライメント方法。
2. The method according to claim 1, wherein the correction amount is calculated by subjecting the position coordinates of the LSI mounting area and the design coordinates corresponding to each LSI mounting area to an arithmetic processing by the least square method, and further calculating the corrected individual LSI area. 2. The method according to claim 1, further comprising calculating a parallel movement amount for minimizing a maximum value of a shift amount between the position coordinates of the mounting area and the corresponding design coordinates in the X-axis direction and the Y-axis direction. Alignment method of ceramic multilayer wiring board and thin film pattern.
【請求項3】前記薄膜パターンの露光において、フォト
マスクを用いない直接描画露光方式を用いることを特徴
とする請求項1記載のセラミックス多層配線基板と薄膜
パターンのアライメント方法。
3. The method according to claim 1, wherein a direct writing exposure method without using a photomask is used in the exposure of the thin film pattern.
【請求項4】前記薄膜パターンを露光する為に必要な露
光データを変換することにおいて、セラミックス多層配
線基板側ではなく設計薄膜パターンを前記補正量に基づ
いて移動させることを特徴とする請求項1〜3に記載の
セラミックス多層配線基板と薄膜パターンのアライメン
ト方法。
4. The method according to claim 1, wherein in converting the exposure data necessary for exposing the thin film pattern, the designed thin film pattern is moved on the basis of the correction amount, not on the ceramic multilayer wiring substrate side. 4. The method for aligning a ceramic multilayer wiring board and a thin film pattern according to any one of items 1 to 3.
JP34093596A 1996-12-20 1996-12-20 Alignment method of ceramic multilayer wiring board and thin film pattern Expired - Fee Related JP3309747B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34093596A JP3309747B2 (en) 1996-12-20 1996-12-20 Alignment method of ceramic multilayer wiring board and thin film pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34093596A JP3309747B2 (en) 1996-12-20 1996-12-20 Alignment method of ceramic multilayer wiring board and thin film pattern

Publications (2)

Publication Number Publication Date
JPH10186683A JPH10186683A (en) 1998-07-14
JP3309747B2 true JP3309747B2 (en) 2002-07-29

Family

ID=18341659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34093596A Expired - Fee Related JP3309747B2 (en) 1996-12-20 1996-12-20 Alignment method of ceramic multilayer wiring board and thin film pattern

Country Status (1)

Country Link
JP (1) JP3309747B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376819B1 (en) 2012-04-26 2014-03-20 삼성전기주식회사 System and method for monitoring exposure

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4274784B2 (en) * 2002-05-28 2009-06-10 新光電気工業株式会社 Wiring forming system and method thereof
EP1482373A1 (en) * 2003-05-30 2004-12-01 ASML Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4588581B2 (en) * 2004-09-30 2010-12-01 富士フイルム株式会社 Drawing method and apparatus
JP2006259715A (en) * 2005-02-21 2006-09-28 Fuji Photo Film Co Ltd Image-drawing method, image-drawing apparatus, image-drawing system, and correction method
JP4881376B2 (en) 2006-04-24 2012-02-22 アルプス電気株式会社 Wiring board manufacturing method
KR101059811B1 (en) 2010-05-06 2011-08-26 삼성전자주식회사 Maskless exposure apparatus and method of alignment for overlay in maskless exposure
KR101175871B1 (en) * 2010-09-28 2012-08-21 삼성전기주식회사 Method for revision of printing error in pcb

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376819B1 (en) 2012-04-26 2014-03-20 삼성전기주식회사 System and method for monitoring exposure

Also Published As

Publication number Publication date
JPH10186683A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
US7847938B2 (en) Alignment system for optical lithography
WO2002033492A1 (en) Nonlinear image distortion correction in printed circuit board manufacturing
WO2007049640A1 (en) Exposure method and exposure apparatus
JP3309747B2 (en) Alignment method of ceramic multilayer wiring board and thin film pattern
JP3501276B2 (en) Semiconductor wafer alignment method
JP2610815B2 (en) Exposure method
JP2012220923A (en) Method for alignment between mask and work
JPH0450730B2 (en)
JP2005148531A (en) Aligner for printed-circuit board corresponding to expansion and contraction thereof
JP3408106B2 (en) Exposure apparatus and device manufacturing method
JPH0664337B2 (en) Photomask for semiconductor integrated circuit
JP2007164059A (en) Exposure system for solder resist and method of manufacturing printed wiring board
JP2001022098A (en) Alignment device, substrate to be exposed and alignment mark in aligner
JP2004145174A (en) Method for forming double-sided mask
JP3529967B2 (en) Manufacturing method of photomask blanks with alignment marks
JP3110796B2 (en) Reticle alignment method and exposure apparatus
JPH02126628A (en) Alignment device and its alignment method
JPH10213896A (en) Reticle
JPS6254434A (en) Exposure device
JPH1152545A (en) Reticle and pattern transferred by the same as well as method for aligning reticle and semiconductor wafer
JPS6244740A (en) Formation of pattern
JPS60192945A (en) Method of mask print
JP2987899B2 (en) Positioning method
CN115128908A (en) Photoetching system and photoetching method for double-sided photoetching
JPH09148223A (en) Exposure device and method of micromachining

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees