JP3308260B2 - Integrated circuit with EMI filter element - Google Patents

Integrated circuit with EMI filter element

Info

Publication number
JP3308260B2
JP3308260B2 JP2000086975A JP2000086975A JP3308260B2 JP 3308260 B2 JP3308260 B2 JP 3308260B2 JP 2000086975 A JP2000086975 A JP 2000086975A JP 2000086975 A JP2000086975 A JP 2000086975A JP 3308260 B2 JP3308260 B2 JP 3308260B2
Authority
JP
Japan
Prior art keywords
emi filter
integrated circuit
emi
chip
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000086975A
Other languages
Japanese (ja)
Other versions
JP2001274314A (en
Inventor
直治 秋野
義昭 赤地
忠重 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000086975A priority Critical patent/JP3308260B2/en
Publication of JP2001274314A publication Critical patent/JP2001274314A/en
Application granted granted Critical
Publication of JP3308260B2 publication Critical patent/JP3308260B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路(以下、
ICと略記)チップに直流電源を供給する対を成すライ
ン(プラスライン、マイナスライン)に付加された静電
容量素子(以下、デカップリングコンデンサと呼称)を
備えるICに係り、特に、直流電源とデカップリングコ
ンデンサの間に貫通型EMIフィルタを有するもので、
複合磁性体を用いたフィルタ素子をインナーリードに形
成することにより、好適な電磁妨害雑音(以下、EMI
と略記)の抑圧効果を実現したEMIフィルタ素子付き
ICに関する。
The present invention relates to an integrated circuit (hereinafter referred to as an integrated circuit).
The present invention relates to an IC having a capacitance element (hereinafter, referred to as a decoupling capacitor) added to a pair of lines (plus line, minus line) for supplying DC power to a chip. With a through EMI filter between the decoupling capacitors,
By forming a filter element using a composite magnetic material on the inner lead, a suitable electromagnetic interference noise (hereinafter referred to as EMI) can be obtained.
Abbreviated as above) and an IC with an EMI filter element.

【0002】[0002]

【従来の技術】従来の直流電源を供給するラインの構成
法は大別して次の3通りがある。
2. Description of the Related Art Conventional methods for configuring a line for supplying DC power are roughly classified into the following three methods.

【0003】(1) 半導体プロセスによりICチップ内
にデカップリングコンデンサを形成(特開平6−120
072号公報)。具体的には、図11の如く、ICチッ
プ1上に第1電極2、絶縁膜3,第2電極4から成るコ
ンデンサを形成し、これをデカップリングコンデンサと
して使用するものである。
(1) A decoupling capacitor is formed in an IC chip by a semiconductor process (JP-A-6-120).
No. 072). Specifically, as shown in FIG. 11, a capacitor composed of a first electrode 2, an insulating film 3, and a second electrode 4 is formed on an IC chip 1 and used as a decoupling capacitor.

【0004】(2) ICを搭載するダイパッド付きリー
ドフレーム部にデカップリングコンデンサとしての積層
セラミックコンデンサを搭載、接続(特開昭55−10
8785号公報、特開昭59−143355号公報)。
具体的には、図12の如く、ICチップ5を搭載するダ
イパッド付きリードフレーム部6上の直流電源ライン間
にディスクリートの積層セラミックコンデンサ7を搭
載、接続するものである。
(2) A multilayer ceramic capacitor as a decoupling capacitor is mounted and connected to a lead frame portion having a die pad on which an IC is mounted (Japanese Patent Laid-Open No. 55-10 / 55).
8785, JP-A-59-143355).
Specifically, as shown in FIG. 12, a discrete multilayer ceramic capacitor 7 is mounted and connected between DC power supply lines on a lead frame part 6 with a die pad on which an IC chip 5 is mounted.

【0005】(3) ICを搭載するプリント基板にデカ
ップリングコンデンサを搭載し、接続すると共に、該プ
リント基板にインダクタを形成、接続{電子情報通信学
会技報EMCJ97−82(1997−12)、特開平
10−163636号公報「多層プリント基板およびそ
の製造法」}。具体的には、図13の回路に示すよう
に、IC10を搭載するプリント基板にコンデンサ11
を搭載し、接続すると共に、図14(A)の平面図、同
図(B)の断面図の構造に示すように、前記プリント基板
12にインダクタ13を構成している。インダクタ13
は上下の複数の導体パターン14をビア・ホール15で
フェライト層16を周回する如く直列に接続したもので
ある。
(3) A decoupling capacitor is mounted and connected to a printed circuit board on which an IC is mounted, and an inductor is formed and connected to the printed circuit board. Technical report EMCJ97-82 of the Institute of Electronics, Information and Communication Engineers (1997-12). JP-A-10-163636, "Multilayer printed circuit board and manufacturing method thereof". Specifically, as shown in the circuit of FIG. 13, the capacitor 11 is mounted on a printed circuit board on which the IC 10 is mounted.
Are mounted and connected, and as shown in the plan view of FIG. 14A and the cross-sectional view of FIG. Inductor 13
Is formed by connecting a plurality of upper and lower conductor patterns 14 in series around the ferrite layer 16 by via holes 15.

【0006】[0006]

【発明が解決しようとする課題】ところで、上記(1)の
方法の不具合点としては、ICのチップ面積の増大によ
る製造原価の高騰、設計の自由度(コンデンサ容量の変
更等)の阻害が挙げられる。
However, the disadvantages of the method (1) include an increase in the manufacturing cost due to an increase in the chip area of the IC, and a hindrance to the degree of freedom of design (change of the capacitance of the capacitor, etc.). Can be

【0007】また、上記(2)の方法の不具合の点として
は、デカップリングコンデンサからIC側を見込んだイ
ンピーダンスZICと当該コンデンサから電源を見込ん
だインピーダンスZPSの間にZIC<<ZPSの関係
が必要になるが、必ずしも満足されていないことが挙げ
られる。このZIC<<ZPSの関係が満足されなけれ
ばならない理由を図15で説明する。
The disadvantage of the method (2) is that Z IC << Z PS is located between the impedance Z IC from the decoupling capacitor to the IC side and the impedance Z PS from the capacitor to the power supply. Is necessary, but it is not always satisfied. The reason why the relationship of Z IC << Z PS must be satisfied will be described with reference to FIG.

【0008】図15はデカップリングコンデンサC
着目した電流経路モデルであり、図中CはICに対
応したデカップリングコンデンサ,CはICに対応
したデカップリングコンデンサである。ループAは、C
とICで作る最小ループ(又は、CとICで作
る最小ループ)で、IC(又は、IC)のスイッチ
ング動作で生じる高周波電流を還流するものである。ル
ープBは,Cと前段回路(この場合、直流電圧供給ラ
イン)で作るループで、EMIの抑圧という観点から
は、本来不要なループである。ループCはCと後段回
路(この場合、C 、IC以後も電気回路的には含ま
れる)で作るループで、EMIの抑圧という観点から
は、本来不要なループである。IC(又は、IC
のスイッチング動作で生じる高周波電流が最小ループA
のみを還流している状態が理想的であるが、ZIC<<
PSが満たされない場合には、スイッチング動作に伴
い生じる高周波電流は直流電源ラインを広範に流れる
(ループB,Cにも流れる)ようになり、その電流経路
は個々のIC、ICの電流ループに比べて大きくな
る。このループが大きくなるに従い、ループから放射さ
れるEMIのレベルは高くなる問題が生じる。
FIG. 15 shows a decoupling capacitor C1To
This is a current path model focused on.1Is IC1To
Corresponding decoupling capacitor, C2Is IC2Compatible with
This is a decoupling capacitor. Loop A is C
1And IC1Minimum loop (or C2And IC2Made with
IC)1(Or IC2) Switch
The high-frequency current generated by the tuning operation is returned. Le
B is C1And the preceding circuit (in this case, the DC voltage supply
Inn) loop, from the viewpoint of EMI suppression
Is an inherently unnecessary loop. Loop C is C1And later
Road (in this case, C 2, IC2After that, it is included in the electric circuit
From the viewpoint of EMI suppression
Is an inherently unnecessary loop. IC1(Or IC2)
The high-frequency current generated by the switching operation of the minimum loop A
Ideally, only the state of reflux isIC<<<
ZPSIs not satisfied, the switching operation
The resulting high-frequency current flows widely through the DC power line
(It also flows through loops B and C) and the current path
Is an individual IC1, IC2Larger than the current loop of
You. As this loop grows,
The problem is that the level of EMI is high.

【0009】さらに、(3)の不具合な点としては、プリ
ント基板内にZPSを大きくするためインダクタ(チョ
ークコイル)を形成させるため、プリント基板の面積が
増加するし、プリント基板の製造原価も高騰することが
挙げられる。
Furthermore, a bug point (3), to form an inductor (choke coil) to increase the Z PS to the printed substrate, to the area of the printed circuit board is increased, the manufacturing cost of the printed circuit board Soaring.

【0010】本発明は、上記の点に鑑み、前記ZIC
<ZPSの関係を満足させて、ICが発生源となるEM
Iの抑制効果を高めることが可能で、特に、コスト・パ
ーフォーマンスの高いEMIフィルタ素子付きICを提
供することを目的とする。
The present invention has been made in view of the above points, and has been made in consideration of the aforementioned Z IC <
<Allowed to satisfy the relation of Z PS, IC is a source EM
An object of the present invention is to provide an IC with an EMI filter element which can enhance the effect of suppressing I, and in particular, has a high cost performance.

【0011】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
Other objects and novel features of the present invention will be clarified in embodiments described later.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るEMIフィルタ素子付きICは、集積
回路チップと、該集積回路チップに接続された直流電源
供給用のインナーリード対の間に接続される静電容量素
子と、前記インナーリード対の一方の周囲に設けられる
複合磁性体と、該複合磁性体の外周に設けられていて前
記インナーリード対の他方に電気的に接続された外部用
電極とを有する貫通型EMIフィルタとを外装パッケー
ジ内部に備え、前記貫通型EMIフィルタは前記インナ
ーリードの前記静電容量素子の接続点よりも外側寄り位
置に配置されていることを特徴としている。
In order to achieve the above object, an IC with an EMI filter element according to the present invention comprises an integrated circuit chip and an inner lead pair for supplying DC power, which is connected to the integrated circuit chip. A capacitive element connected therebetween, a composite magnetic body provided around one of the inner lead pairs, and a composite magnetic body provided around the composite magnetic body and electrically connected to the other of the inner lead pairs. A through-type EMI filter having an external electrode and an external electrode, wherein the through-type EMI filter is disposed at a position closer to the outside than a connection point of the capacitance element of the inner lead. And

【0013】前記EMIフィルタ素子付きICにおい
て、前記外装パッケージに収納された前記ICチップに
静電容量素子が設けられた構成であってもよい。
In the IC with an EMI filter element, a configuration may be employed in which a capacitance element is provided on the IC chip housed in the outer package.

【0014】前記複合磁性体は、フェライト焼結体の粉
末及び樹脂結合材より成る複合材料を成型したもの、あ
るいは、金属磁性体の粉末及び樹脂結合材より成る複合
材料を成型したものであるとよい。
The above-mentioned composite magnetic body is formed by molding a composite material comprising a powder of a ferrite sintered body and a resin binder, or by molding a composite material comprising a powder of a metal magnetic substance and a resin binder. Good.

【0015】前記集積回路チップの周囲を導体でシール
ドする構成が望ましい。
It is desirable that the periphery of the integrated circuit chip be shielded by a conductor.

【0016】[0016]

【発明の実施の形態】以下、本発明に係るEMIフィル
タ素子付きICの実施の形態を図面に従って説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of an IC with an EMI filter element according to the present invention.

【0017】図1乃至図3で本発明に係るEMIフィル
タ素子付きICの第1の実施の形態を説明する。図1は
第1の実施の形態の構成図(概略平断面図)であり、図
2はICの直流電流供給部分に着目したモデルをそれぞ
れ示している。また、図3は第1の実施の形態のシール
ド構造を主に示す部分斜視図である。
A first embodiment of an IC with an EMI filter element according to the present invention will be described with reference to FIGS. FIG. 1 is a configuration diagram (schematic plan sectional view) of the first embodiment, and FIG. 2 shows models focusing on a DC current supply portion of an IC. FIG. 3 is a partial perspective view mainly showing the shield structure according to the first embodiment.

【0018】図1乃至図3に示すEMIフィルタ素子付
きICは、ICチップ20の各ボンディングパッド21
に導体リード(導体ピン)25をそれぞれボンディング
ワイヤー等で接続し外装パッケージ30内側に収納した
構成に対して、デカップリングコンデンサとカスケード
接続となるように、デカップリングコンデンサと直流電
源との間に貫通型EMIフィルタ50を当該外装パッケ
ージ30内側において付加したものである。
The IC with an EMI filter element shown in FIGS.
In the configuration in which the conductor leads (conductor pins) 25 are respectively connected by bonding wires or the like and housed inside the exterior package 30, the conductor leads (conductor pins) are penetrated between the decoupling capacitor and the DC power supply so as to be cascaded with the decoupling capacitor. A type EMI filter 50 is added inside the outer package 30.

【0019】デカップリングコンデンサとしての積層チ
ップコンデンサ40は、直流電流を供給するための導体
リード25a、25bの外装パッケージ30の内側に位
置するインナーリード(インナーピン)26a、26b
の対の間に搭載、接続されている。
The multilayer chip capacitor 40 as a decoupling capacitor has inner leads (inner pins) 26a, 26b located inside the outer package 30 of the conductor leads 25a, 25b for supplying a direct current.
Mounted and connected between the pair.

【0020】前記貫通型EMIフィルタ50は、前記イ
ンナーリード対の一方(本例では、図2のラインVCC
に接続されるべきVDD端子となるインナーリード26
a)の周囲に複合磁性体51を形成させ、該複合磁性体
51の外周に塗布、硬化あるいは無電解メッキ等の手法
により外部用電極52を設け、該外部用電極52を前記
インナーリード対の他方(本例では、図2のラインGN
Dに接続されるべきV SS端子となるインナーリード2
6b)に電気的に接続せしめるごとく構成したものであ
る。
The through-type EMI filter 50 is provided with
One of the inner lead pairs (in this example, line V in FIG. 2)CC
V to be connected toDDInner lead 26 to be a terminal
a) forming a composite magnetic body 51 around the composite magnetic body
Method such as coating, curing or electroless plating on the outer periphery of 51
The external electrode 52 is provided by
The other of the inner lead pair (in this example, the line GN in FIG. 2)
V to be connected to D SSInner lead 2 to be a terminal
6b) so that they can be electrically connected to each other.
You.

【0021】前記貫通型EMIフィルタ50はインナー
リード対の積層チップコンデンサ40の接続点(本例で
は、インナーリード26a及び26b)と直流電源給電
点との間にカスケード接続となるように配置される。換
言すれば、貫通型EMIフィルタ50はインナーリード
26aの積層チップコンデンサ40の接続点よりも外側
寄り位置に配置される。なお、25a、26aはVDD
用、25b、26bはVss用の導体リード、インナーリ
ードを各々示すものとする。
The feed-through EMI filter 50 is arranged in a cascade connection between the connection point (in this example, the inner leads 26a and 26b) of the multilayer chip capacitor 40 of the inner lead pair and the DC power supply point. . In other words, the feed-through EMI filter 50 is arranged at a position closer to the outside than the connection point of the multilayer chip capacitor 40 of the inner lead 26a. In addition, 25a and 26a are V DD
, 25b and 26b indicate a conductor lead and an inner lead for Vss, respectively.

【0022】前記貫通型EMIフィルタ50の主素子で
ある複合磁性体51はフェライト粉末又は金属磁性体粉
末及び樹脂結合材より成る複合材料をインナーリードの
周囲を囲むように成型したものであり詳細は後述する。
The composite magnetic body 51, which is the main element of the penetration type EMI filter 50, is formed by molding a composite material made of ferrite powder or metal magnetic powder and a resin binder so as to surround the inner lead. It will be described later.

【0023】前記外装パッケージ30は、ICチップ2
0と各導体リード25との接続、積層チップコンデンサ
40の接続及び貫通型EMIフィルタ50の成型後に樹
脂モールド等による樹脂成型で構成する。
The package 30 is made up of the IC chip 2
It is configured by resin molding using a resin mold or the like after the connection of the conductor leads 25 to each other, the connection of the multilayer chip capacitor 40, and the molding of the through-type EMI filter 50.

【0024】前記ICチップ20の周囲は、図1、図2
中点線で示し、また図3に斜線で示すように導体シール
ド55で囲まれている。この導体シールド55はライン
GNDに接続されるべきVSS端子以外の導体リードに
接触しないように、ICチップ20の上下を覆うシール
ド部分を持ち、かつ導体リードの引き出されていない側
面があれば、上下のシールド部分を接続する。そして、
導体シールド55、つまり上下のシールド部分はVSS
端子となる導体リード25bに接続される。具体的に
は、外装パッケージ30の内側又は外面に金属箔、導電
性塗料、無電解メッキ等により導体シールド55を形成
すればよい。
The periphery of the IC chip 20 is shown in FIGS.
It is surrounded by a conductor shield 55 as shown by a middle dotted line and as shown by oblique lines in FIG. The conductor shield 55 so does not contact the conductor leads other than V SS terminal to be connected to the line GND, has a shield portion that covers the top and bottom of the IC chip 20, and if there is a side that is not pulled out of the conductor lead, Connect the upper and lower shield parts. And
The conductor shield 55, that is, the upper and lower shield portions are connected to VSS
It is connected to a conductor lead 25b which is a terminal. Specifically, the conductor shield 55 may be formed on the inside or the outside of the exterior package 30 by using metal foil, conductive paint, electroless plating, or the like.

【0025】この第1の実施の形態において、デカップ
リングコンデンサ40からICチップ20側を見込んだ
インピーダンスZICとコンデンサ40から電源を見込
んだインピーダンスZPS(ラインVcc及びGND間)
とを比べたとき、デカップリングコンデンサ40とライ
ンVcc間に貫通型EMIフィルタ50が形成されること
になるため、ZIC<<ZPSの関係が満たされる。あ
わせて、貫通型EMIフィルタを用いたゾーンの分離に
よるEMI対策を施すことで、EMIの低減効果を発揮
できる。
In the first embodiment, the impedance Z IC from the decoupling capacitor 40 to the IC chip 20 side and the impedance Z PS from the capacitor 40 to the power supply (between the line Vcc and GND)
When a comparison is made, the through-type EMI filter 50 is formed between the decoupling capacitor 40 and the line Vcc, so that the relationship of Z IC << Z PS is satisfied. In addition, by performing EMI countermeasures by separating zones using a penetration type EMI filter, the effect of reducing EMI can be exhibited.

【0026】図4は貫通型EMIフィルタを用いたゾー
ンの分離によるEMI対策を説明したものである。機器
の機能ユニット部を遮蔽構造、すなわちシールド1と
し、電子機器のゾーン1から機能ユニット部のゾーン2
を遮蔽し、電源ライン、信号ライン、コントロールライ
ン等に貫通型EMIフィルタを装着する。また、ゾーン
2内の集積回路のゾーン3をシールド2で遮蔽し、前述
の電源ラインに貫通型EMIフィルタを装着する方法を
とることができる。本実施の形態では、ゾーン3として
最も狭い領域であるICチップ20を導体シールド55
でシールドし、かつ貫通型EMIフィルタ50を配置し
たことになり、ゾーンの分離によるEMI対策として見
た場合にも優れていることが判る。
FIG. 4 illustrates an EMI measure by separating zones using a through-type EMI filter. The functional unit portion of the device is a shield structure, that is, shield 1, and the electronic device zone 1 to the functional unit portion zone 2
EMI filters are mounted on power supply lines, signal lines, control lines, and the like. Further, a method can be adopted in which the zone 3 of the integrated circuit in the zone 2 is shielded by the shield 2 and the above-mentioned power supply line is provided with a through-type EMI filter. In the present embodiment, the IC chip 20 which is the narrowest area as the zone 3 is
This means that the EMI filter 50 is shielded and the through-type EMI filter 50 is disposed, which is excellent even when viewed as an EMI measure by separating the zones.

【0027】上記のようなフィルタ素子付きICを構成
することにより、以下の効果を奏することができる。
By configuring the IC with the filter element as described above, the following effects can be obtained.

【0028】(1) デカップリングコンデンサとしての
積層チップコンデンサ40とICチップ20で形成され
る電流ループを最小化できる。これによりICのスイッ
チング動作に伴い流れる高周波電流のループを小さくで
き、ループから放射するEMIを低く抑えることができ
る。
(1) The current loop formed by the multilayer chip capacitor 40 as a decoupling capacitor and the IC chip 20 can be minimized. Thereby, the loop of the high-frequency current flowing with the switching operation of the IC can be reduced, and the EMI radiated from the loop can be reduced.

【0029】(2) デカップリングコンデンサとしての
積層チップコンデンサ40からみたICチップ20内の
インピーダンスを当該コンデンサ40からみた直流電源
ラインのインピーダンスに比べて低くでき、デカップリ
ングコンデンサとICチップ20で形成される最小の電
流ループから他のループへの高周波電流の漏出を小さく
でき、他のより大きなループから放射するEMIを低く
抑えることができる。
(2) The impedance in the IC chip 20 as viewed from the multilayer chip capacitor 40 as the decoupling capacitor can be made lower than the impedance of the DC power supply line as viewed from the capacitor 40, and is formed by the decoupling capacitor and the IC chip 20. The leakage of the high-frequency current from the smallest current loop to another loop can be reduced, and the EMI radiated from the other larger loop can be reduced.

【0030】(3) 上記(1)、(2)より、ICチップ2
0に供給する直流電流の安定化やバッファー用ICチッ
プの多出力の同時スイッチングノイズ(ΔIノイズと言
われることがある)の低減に有効であり、同時スイッチ
ングノイズを低減させることにより、ICが発生源とな
るEMIの抑制効果を高めることができる。
(3) From the above (1) and (2), the IC chip 2
This is effective for stabilizing the DC current supplied to the IC and reducing simultaneous switching noise (sometimes referred to as ΔI noise) of multiple outputs of the buffer IC chip. The effect of suppressing the source EMI can be enhanced.

【0031】(4) ICチップ面積の増大、製造原価の
高騰、設計の自由度の低下を招くことがなく、また装置
側のインダクタを形成する必要もなく、プリント基板の
面積が増加したり、プリント基板の製造原価が高くなる
こともない。従って、コストパーフォーマンスの良好な
高性能のデカップリング回路を構成できる。
(4) The area of the printed circuit board does not increase because the area of the IC chip does not increase, the manufacturing cost increases, the degree of freedom in design does not decrease, and no inductor is formed on the device side. The manufacturing cost of the printed circuit board does not increase. Therefore, a high-performance decoupling circuit with good cost performance can be configured.

【0032】(5) 貫通型EMIフィルタ50は複合磁
性体51の外周を外部用電極52で囲った構造を持ち、
インナーリードに単に磁性体を設けた構造のインピーダ
に比較してノイズに対する挿入減衰量を大きくできる。
(5) The through-type EMI filter 50 has a structure in which the outer periphery of the composite magnetic body 51 is surrounded by an external electrode 52.
As compared with an impedance having a structure in which a magnetic material is simply provided in an inner lead, an insertion attenuation amount with respect to noise can be increased.

【0033】(6) 図4の貫通型EMIフィルタを用い
たゾーンの分離によるEMI対策からも明らかなよう
に、ゾーン3として最も狭い領域であるICチップ20
を対象としてシールドし、かつ貫通型EMIフィルタ5
0を配置したことにより、ゾーンの分離によるEMI低
減効果を得ることができる。
(6) As is clear from the EMI countermeasure by separating the zones using the through-type EMI filter shown in FIG.
EMI filter 5 that shields and targets
By disposing 0, it is possible to obtain an EMI reduction effect by separating the zones.

【0034】図5及び図6で本発明に係るEMIフィル
タ素子付きICの第2の実施の形態を説明する。図5は
第2の実施の形態の構成図(概略平断面図)であり、図
6はICの直流電源供給部分に着目したモデルをそれぞ
れ示している。
A second embodiment of the IC with an EMI filter element according to the present invention will be described with reference to FIGS. FIG. 5 is a configuration diagram (schematic plan sectional view) of the second embodiment, and FIG. 6 shows models focusing on a DC power supply portion of the IC.

【0035】この場合、ICチップ20に直流電源を供
給するためのVDD用導体リード25a、VSS用導体
リード25b間(換言すればインナーリード26a,2
6b間)に接続されるようにICチップ20内にデカッ
プリングコンデンサ41を設けている。つまり、VDD
用導体リード25a、VSS用導体リード25bがそれ
ぞれ接続されたICチップ20上のボンディングパッド
21間に、半導体プロセスでデカップリングコンデンサ
41を当該ICチップ内に形成している。
[0035] In this case, V DD conductor lead 25a for supplying DC power to the IC chip 20, between V SS conductor lead 25b (in other words, the inner lead 26a, 2
6b), a decoupling capacitor 41 is provided in the IC chip 20. That is, V DD
Use conductor leads 25a, between the bonding pads 21 on the IC chip 20 V SS conductor lead 25b are connected respectively, and a decoupling capacitor 41 is formed in the IC chip by a semiconductor process.

【0036】そして、貫通型EMIフィルタ50は、導
体リード25a、25bの外装パッケージ30の内側に
位置するインナーリード(インナーピン)26a、26
bの対の一方(本例では、図6のラインVCCに接続さ
れるべきVDD端子となるインナーリード26a)の周
囲に複合磁性体51を形成させ、該複合磁性体51の外
周に塗布、硬化あるいは無電解メッキ等の手法により外
部用電極52を設け、該外部用電極52を前記インナー
リード対の他方(本例では、図6のラインGNDに接続
されるべきVSS端子となるインナーリード26b)に
電気的に接続せしめるごとく構成したものである。
The through-type EMI filter 50 includes inner leads (inner pins) 26a, 26 located inside the outer package 30 of the conductor leads 25a, 25b.
The composite magnetic body 51 is formed around one of the pair b (in this example, the inner lead 26a serving as the VDD terminal to be connected to the line VCC in FIG. 6), and is applied to the outer periphery of the composite magnetic body 51. the external electrode 52 by a technique such as curing or electroless plating provided in an external electrode 52 other (this example of the inner lead pair, the V SS terminal to be connected to the line GND in FIG. 6 inner It is configured to be electrically connected to the lead 26b).

【0037】前記貫通型EMIフィルタ50はデカップ
リングコンデンサ41の接続点と直流電源給電点(本例
では、導体リード25a及び25b)との間にカスケー
ド接続となるように配置される。換言すれば、貫通型E
MIフィルタ50はデカップリングコンデンサ41の接
続点よりも外側寄り位置に配置される。
The feed-through EMI filter 50 is arranged in a cascade connection between the connection point of the decoupling capacitor 41 and the DC power supply point (the conductor leads 25a and 25b in this example). In other words, the penetration type E
MI filter 50 is arranged at a position closer to the outside than the connection point of decoupling capacitor 41.

【0038】なお、その他の構成は前述の第1の実施の
形態と同様であり、同一又は相当部分に同一符号を付し
た。
The other structure is the same as that of the first embodiment, and the same or corresponding parts are denoted by the same reference characters.

【0039】この第2の実施の形態によれば、前述の第
1の実施の形態の効果に加えて、デカップリングコンデ
ンサ41を半導体プロセスでICチップ20内に予め形
成しておくことで、個別部品のコンデンサをインナーリ
ード対に接続する工程を省略して、製造工数を削減で
き、量産性の点で優れている。
According to the second embodiment, in addition to the effects of the above-described first embodiment, the decoupling capacitor 41 is formed in the IC chip 20 in advance by a semiconductor process. The step of connecting the capacitor of the component to the inner lead pair can be omitted, the number of manufacturing steps can be reduced, and mass production is excellent.

【0040】上述のように、ICチップに直流電源を供
給するためのVDD端子及びVss端子として導出される
インナーリード26a,26bに、貫通型EMIフィル
タ50を形成するための複合磁性体としては、図7に示
したような複素比透磁率(実数部μ’、虚数部μ”)を
示すフェライト焼結体粉末と樹脂結合材とを配合、混
練、成型した複合材料、図8に示したような複素比透磁
率を示す金属磁性体粉末と樹脂結合材とを配合、混練、
成型した複合材料が挙げられ、該複合磁性体はインナー
リード26aの周囲に樹脂成型技術で成型、固着され
る。
As described above, the composite magnetic material for forming the feed-through EMI filter 50 on the inner leads 26a and 26b led out as the VDD terminal and the Vss terminal for supplying DC power to the IC chip is as follows. A composite material obtained by mixing, kneading, and molding a ferrite sintered body powder having a complex relative magnetic permeability (real part μ ′, imaginary part μ ″) as shown in FIG. 7 and a resin binder, as shown in FIG. Mixing and kneading a metal magnetic material powder having a complex relative magnetic permeability and a resin binder,
The composite magnetic material is molded and fixed around the inner lead 26a by a resin molding technique.

【0041】フェライト焼結体粉末及び樹脂結合材より
成る複合材料で成型した複合磁性体の場合、フェライト
焼結材には高周波において複素比透磁率が大きいNi−
Zn系フェライトが適する。この場合、Ni−Zn系の
母材を粉砕し、粒子のサイズをおよそ30μmに整粒す
る。フェライト焼結体粉末をインナーリード部分に成型
固着するための樹脂結合材には、例えば、ポリエステル
系、ポリフェニレンサルファイド(略称、PPS)のよ
うな熱可塑性樹脂、エポキシ系、フェノール系等の熱硬
化性樹脂等が適する。フェライト焼結体粉末の重量配合
比率は50%から85%が磁気特性と成型性の面から適
性範囲である。つまり、フェライト焼結体粉末が50%
未満では磁気特性が劣り、85%を超えると成型性が損
なわれる。
In the case of a composite magnetic material molded from a composite material consisting of a ferrite sintered powder and a resin binder, the ferrite sintered material has a high complex relative magnetic permeability at high frequencies.
Zn-based ferrite is suitable. In this case, the Ni-Zn base material is pulverized, and the size of the particles is adjusted to about 30 µm. Examples of the resin binder for molding and fixing the ferrite sintered body powder to the inner lead portion include thermoplastic resins such as polyester, polyphenylene sulfide (abbreviation: PPS), and thermosetting resins such as epoxy and phenol. Resins and the like are suitable. The weight ratio of the ferrite sintered body powder is in the range of 50% to 85% in terms of magnetic properties and moldability. In other words, 50% ferrite sintered powder
If it is less than 85%, the magnetic properties are poor, and if it exceeds 85%, the moldability is impaired.

【0042】また、金属磁性体粉末及び樹脂結合材より
成る複合材料で成型した複合磁性体の場合、高周波にお
いて複素比透磁率が大きいFe−Si系が適する。この
場合、Fe−Si系粉末には球状あるいは扁平状の粉末
が用いられる。球状粉末の直径はおよそ幅50μmに整
粒され、扁平状の粉末の寸法は長さ50μm、厚さ0.
3μm位に加工される。この金属磁性体粉末をインナー
リード部分に成型固着するために用いる結合材には、上
記したフェライト焼結体粉末の結合材の場合と同様な熱
可塑性あるいは熱硬化性の樹脂が用いられる。この場
合、金属磁性体粉末の重量配合比率は磁気特性と成型性
の面から40%から80%が適性範囲である。つまり、
金属磁性体粉末が40%未満では磁気特性が劣り、80
%を超えると成型性が損なわれる。
In the case of a composite magnetic material molded from a composite material composed of a metal magnetic material powder and a resin binder, an Fe—Si system having a large complex relative permeability at a high frequency is suitable. In this case, spherical or flat powder is used as the Fe-Si powder. The diameter of the spherical powder is adjusted to about 50 μm in width, and the dimensions of the flat powder are 50 μm in length and 0.1 μm in thickness.
It is processed to about 3 μm. The same thermoplastic or thermosetting resin as that used for the ferrite sintered body powder described above is used as the binder used for molding and fixing the metal magnetic material powder to the inner lead portion. In this case, the suitable mixing ratio of the metal magnetic powder is 40% to 80% in view of magnetic properties and moldability. That is,
If the metal magnetic material powder is less than 40%, the magnetic properties are inferior.
%, The moldability is impaired.

【0043】なお、上述のフェライト焼結体の粉末にお
いて、Mn−Mg系フェライト、Mn−Zn系フェライ
ト等を用い得ることは当然である。
It should be noted that Mn-Mg based ferrite, Mn-Zn based ferrite and the like can be used in the above-mentioned ferrite sintered body powder.

【0044】同様に、金属磁性体の粉末の場合、Fe−
Ni系、Fe−Al−Si系等を用い得ることも当然で
ある。
Similarly, in the case of a powder of a metal magnetic material, Fe-
Naturally, Ni-based, Fe-Al-Si-based or the like can be used.

【0045】図9は、上記第1、第2の実施の形態に示
した貫通型EMIフィルタ50の構造例であり、厚さ
0.15mm、幅0.4mmの42アロイ合金を用いた導体リ
ードのインナーリード26aの周囲に厚さ1.8mm、幅
1.5mm、長さ2.0mmの断面角筒形状となるよう前記F
e−Si系の扁平状粉末を80%、ポリエステル系樹脂
の結合材を20%の重量配合比率で配合、混練した複合
材料を作製し、複合磁性体51として成型、固着させた
後、外周に外部用電極を形成したものである。
FIG. 9 is a structural example of the through-type EMI filter 50 shown in the first and second embodiments, and is a conductor lead using a 42 alloy alloy having a thickness of 0.15 mm and a width of 0.4 mm. Around the inner lead 26a, the F is formed so as to have a rectangular cylindrical cross section having a thickness of 1.8 mm, a width of 1.5 mm, and a length of 2.0 mm.
A composite material was prepared by mixing and kneading 80% of the e-Si-based flat powder and 20% of the binder material of the polyester-based resin at a weight ratio, molded and fixed as a composite magnetic body 51, and then attached to the outer periphery. An external electrode is formed.

【0046】図10は、図9の貫通型EMIフィルタの
特性をインピーダンスが50Ωの測定系で測定した時に
得られる減衰量の周波数特性である。図10から判るよ
うに、ICの高速スイッチング動作時に生じるGHz帯
での高周波電流を阻止する機能を備え、EMIを抑圧さ
せ得ることが判る。
FIG. 10 shows the frequency characteristics of the attenuation obtained when the characteristics of the feed-through EMI filter of FIG. 9 are measured with a measuring system having an impedance of 50Ω. As can be seen from FIG. 10, it has a function of blocking a high-frequency current in the GHz band generated during the high-speed switching operation of the IC, and can suppress EMI.

【0047】また、特に周波数1GHz以上においては
複合磁性体が抵抗としての性質をもかもし出すため(複
素比透磁率の虚数部μr"が図8のように1GHz前後で
増大しているため)、EMIのもととなる不要な高周波
エネルギーを消費させる働きもあり、インナーリード部
分における高周波電流を低減させるために極めて有効で
ある。
In particular, at frequencies of 1 GHz and higher, the composite magnetic material also exhibits a property as resistance (the imaginary part μr ″ of the complex relative magnetic permeability increases around 1 GHz as shown in FIG. 8), and thus EMI. It also has a function of consuming unnecessary high-frequency energy, which is a cause of the high frequency current, and is extremely effective in reducing high-frequency current in the inner lead portion.

【0048】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
Although the embodiments of the present invention have been described above, it is obvious to those skilled in the art that the present invention is not limited to the embodiments and various modifications and changes can be made within the scope of the claims. There will be.

【0049】[0049]

【発明の効果】ICをプリント基板に搭載した回路にお
いては、高速でスイッチング動作するICが高周波電流
を生じ、この電流がICに直流電源を供給するラインの
ループを流れ、EMIを放射させることが知られてい
る。こうしたICを用いた回路においては直流電源を安
定に給電し、前記の高周波電流を低減させるため、Vcc
及びGND間(ICのVDD及びVss端子ピン間)にデ
カップリングコンデンサを設けている。デカップリング
コンデンサの容量値はバイパスさせる高周波電流によっ
て決まるが、1,000pFから0.1μF程度である。
In a circuit in which an IC is mounted on a printed circuit board, a high-speed switching operation of the IC generates a high-frequency current, which flows through a loop of a line for supplying DC power to the IC to emit EMI. Are known. In a circuit using such an IC, a DC power supply is supplied stably, and the high-frequency current is reduced.
And a decoupling capacitor between GND and GND (between the VDD and Vss terminal pins of the IC). Although the capacitance value of the decoupling capacitor is determined by the high-frequency current to be bypassed, it is about 1,000 pF to about 0.1 μF.

【0050】こうしたデカップリングコンデンサが接続
されたICが多数接続される実用回路においては、各I
Cの動作速度の違いにより、デカップリングコンデンサ
の容量値が異なってくることがもとで、図15に示した
ようにICのスイッチング動作に伴い生じる高周波電流
は直流電源ラインを広範に流れるようになり、その電流
経路は個々のICチップの電流ループ(ループA)に比
べて大きくなる。このループが大きくなるに従い、ルー
プから放射されるEMIのレベルは高くなる。
In a practical circuit in which a number of ICs to which such decoupling capacitors are connected are connected, each I
Since the capacitance value of the decoupling capacitor differs due to the difference in the operation speed of C, the high-frequency current generated by the switching operation of the IC flows through the DC power supply line widely as shown in FIG. The current path is larger than the current loop (loop A) of each IC chip. As the loop gets larger, the level of EMI emitted from the loop increases.

【0051】本発明の実施の形態で詳述したとおり、デ
カップリングコンデンサを備え、且つ、インナーリード
部に複合磁性体を用いて貫通型EMIフィルタを形成し
てなる本発明に係るEMIフィルタ素子付きICによ
り、次のような効果を奏することができる。
As described in detail in the embodiment of the present invention, the EMI filter element according to the present invention is provided with a decoupling capacitor and a through-type EMI filter formed of a composite magnetic material in the inner lead portion. The following effects can be obtained by the IC.

【0052】(1) ICのスイッチング動作により生ず
る高周波電流が流れるループを小さくできるため、この
ループから放射する電磁妨害波を低く抑えることができ
る。
(1) Since the loop through which the high-frequency current generated by the switching operation of the IC flows can be reduced, the electromagnetic interference wave radiated from this loop can be suppressed low.

【0053】さらに、ICチップの周囲を導体でシール
ドする構成とすれば、そのシールドと貫通型EMIフィ
ルタによりICチップを外部から分離することができ
(ゾーン分離ができ)、いっそう優れたEMI対策とな
る。
Further, if the configuration is such that the periphery of the IC chip is shielded with a conductor, the IC chip can be separated from the outside by the shield and the penetrating EMI filter (zone separation can be performed). Become.

【0054】(2) インナーリード部分でEMIを抑圧
できるため、ICを実装するプリント配線基板上にEM
Iを抑圧するための部品を不要とする、あるいは員数を
削減できる等の効果があり、基板サイズの縮小、配線パ
ターンの簡素化もでき、経済的効果が大きい。
(2) Since the EMI can be suppressed at the inner lead portion, the EM is mounted on the printed wiring board on which the IC is mounted.
There is an effect that components for suppressing I are unnecessary or the number of members can be reduced, and the size of the substrate can be reduced, the wiring pattern can be simplified, and the economic effect is large.

【0055】(3) Fe−Si系等の金属磁性体粉末と
結合材樹脂より成る複合材料を成型して得られる複合磁
性体においてはVHF帯からSHF帯で、また、フェラ
イト焼結体粉末と結合材樹脂とより成る複合材料を成型
して得られる複合磁性体においてはUHF帯からSHF
帯で複素比透磁率が大きくICが発生するEMIの周波
数スペクトラムをカバーする。
(3) In a composite magnetic material obtained by molding a composite material comprising a metal magnetic material powder such as Fe—Si and a binder resin, the composite magnetic material is formed from a VHF band to an SHF band, and a ferrite sintered body powder. In a composite magnetic material obtained by molding a composite material composed of a binder resin, SHF
The band covers the EMI frequency spectrum where the complex relative magnetic permeability is large in the band and an IC is generated.

【0056】ちなみに、CPU(マイクロプロセッサ)
のクロック周波数は500MHzを超えるほどにもな
り、EMIとなるクロック周波数の高調波成分はUHF
帯からSHF帯にまで及ぶ。また、パーソナルコンピュ
ーターのメインクロック周波数は100MHzを超える
ほどにまでなり、EMIとなるクロック周波数の高調波
成分はVHF帯からSHF帯にまで及ぶ。
By the way, CPU (microprocessor)
Clock frequency exceeds 500 MHz, and the harmonic component of the clock frequency that becomes EMI is UHF
From band to SHF band. Further, the main clock frequency of the personal computer exceeds 100 MHz, and the harmonic component of the clock frequency serving as EMI ranges from the VHF band to the SHF band.

【0057】(4) インナーリード部分へ形成する貫通
型EMIフィルタは金型を用いた樹脂成型工法を適用で
きるため、形状、寸法設定の自由度が大きい。
(4) A resin molding method using a mold can be applied to the through-type EMI filter formed on the inner lead portion, so that the degree of freedom in setting the shape and dimensions is large.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るEMIフィルタ素子付きICの第
1の実施の形態を示す平断面図である。
FIG. 1 is a plan sectional view showing a first embodiment of an IC with an EMI filter element according to the present invention.

【図2】第1の実施の形態において、ICの直流電源供
給部分に着目したモデルの等価回路図である。
FIG. 2 is an equivalent circuit diagram of a model focusing on a DC power supply portion of an IC in the first embodiment.

【図3】第1の実施の形態におけるシールド構造を説明
する部分斜視図である。
FIG. 3 is a partial perspective view illustrating a shield structure according to the first embodiment.

【図4】ゾーン分離によるEMI対策を示す説明図であ
る。
FIG. 4 is an explanatory diagram showing EMI measures by zone separation.

【図5】本発明の第2の実施の形態を示す平断面図であ
る。
FIG. 5 is a plan sectional view showing a second embodiment of the present invention.

【図6】第2の実施の形態において、ICの直流電源供
給部分に着目したモデルを示す等価回路図である。
FIG. 6 is an equivalent circuit diagram showing a model focusing on a DC power supply portion of an IC in the second embodiment.

【図7】貫通型EMIフィルタを構成するための複合磁
性体の一例であって、フェライト焼結体の粉末と樹脂結
合材より成る複合材料を成型して得られる複合磁性体の
複素比透磁率を示すグラフである。
FIG. 7 is an example of a composite magnetic material for forming a through-type EMI filter, which is a complex relative magnetic permeability of a composite magnetic material obtained by molding a composite material composed of powder of a ferrite sintered body and a resin binder. FIG.

【図8】貫通型EMIフィルタをを構成するための複合
磁性体の他の例であって、金属磁性体粉末と樹脂結合材
より成る複合材料を成型して得られる複合磁性体の複素
比透磁率を示すグラフである。
FIG. 8 is another example of a composite magnetic body for forming a through-type EMI filter, which shows a complex specific permeability of a composite magnetic body obtained by molding a composite material including a metal magnetic powder and a resin binder. It is a graph which shows a magnetic susceptibility.

【図9】金属磁性体粉末と樹脂結合材より成る複合材料
を成型して得られる複合磁性体を用いた貫通型EMIフ
ィルタの構造の1例である。
FIG. 9 is an example of a structure of a through-type EMI filter using a composite magnetic body obtained by molding a composite material including a metal magnetic substance powder and a resin binder.

【図10】金属磁性体粉末と樹脂結合材より成る複合材
料を成型して得られる複合磁性体を用いた貫通型EMI
フィルタの減衰量の周波数特性を示すグラフである。
FIG. 10 shows a penetration type EMI using a composite magnetic body obtained by molding a composite material composed of a metal magnetic substance powder and a resin binder.
6 is a graph showing frequency characteristics of the amount of attenuation of a filter.

【図11】第1従来例の断面図である。FIG. 11 is a sectional view of a first conventional example.

【図12】第2従来例の斜視図である。FIG. 12 is a perspective view of a second conventional example.

【図13】第3従来例の回路図である。FIG. 13 is a circuit diagram of a third conventional example.

【図14】第3従来例の構造図である。FIG. 14 is a structural view of a third conventional example.

【図15】デカップリングコンデンサに着目した電流帰
路モデルの回路図である。
FIG. 15 is a circuit diagram of a current return model focusing on a decoupling capacitor.

【符号の説明】[Explanation of symbols]

1,5,20 ICチップ 10 IC 21 ボンディングパッド 25,25a,25b 導体リード 26,26a,26b インナーリード 30 外装パッケージ 40,41 デカップリングコンデンサ 50 貫通型EMIフィルタ 51 複合磁性体 52 外部用電極 55 導体シールド 1, 5, 20 IC chip 10 IC 21 Bonding pad 25, 25a, 25b Conductor lead 26, 26a, 26b Inner lead 30 Outer package 40, 41 Decoupling capacitor 50 Penetrating EMI filter 51 Composite magnetic body 52 External electrode 55 Conductor shield

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今野 忠重 東京都中央区日本橋一丁目13番1号ティ ーディーケイ株式会社内 (56)参考文献 特開2000−58740(JP,A) 実開 平4−130453(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 25/00 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tadashige Konno 1-13-1 Nihonbashi, Chuo-ku, Tokyo Inside TDK Corporation (56) References JP 2000-58740 (JP, A) 130453 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/50 H01L 25/00

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 集積回路チップと、 該集積回路チップに接続された直流電源供給用のインナ
ーリード対の間に接続される静電容量素子と、 前記インナーリード対の一方の周囲に設けられる複合磁
性体と、該複合磁性体の外周に設けられていて前記イン
ナーリード対の他方に電気的に接続された外部用電極と
を有する貫通型EMIフィルタとを外装パッケージ内部
に備え、 前記貫通型EMIフィルタは前記インナーリードの前記
静電容量素子の接続点よりも外側寄り位置に配置されて
いることを特徴とするEMIフィルタ素子付き集積回
路。
An integrated circuit chip, a capacitive element connected between a pair of DC power supply inner leads connected to the integrated circuit chip, and a composite provided around one of the inner lead pairs A through-type EMI filter having a magnetic body and an external electrode provided on the outer periphery of the composite magnetic body and electrically connected to the other of the pair of inner leads, inside the outer package; An integrated circuit with an EMI filter element, wherein the filter is arranged at a position closer to the outer side than the connection point of the capacitance element of the inner lead.
【請求項2】 前記外装パッケージに収納された前記集
積回路チップに前記静電容量素子が設けられている請求
項1記載のEMIフィルタ素子付き集積回路。
2. The integrated circuit with an EMI filter element according to claim 1, wherein the capacitance element is provided on the integrated circuit chip housed in the package.
【請求項3】 前記複合磁性体は、フェライト焼結体の
粉末及び樹脂結合材より成る複合材料、又は金属磁性体
の粉末及び樹脂結合材より成る複合材料を成型したもの
である請求項1又は2記載のEMIフィルタ素子付き集
積回路。
3. The composite magnetic material is formed by molding a composite material composed of a powder of a ferrite sintered body and a resin binder, or a composite material composed of a powder of a metal magnetic material and a resin binder. 3. The integrated circuit with an EMI filter element according to 2.
【請求項4】 前記集積回路チップの周囲が導体でシー
ルドされている請求項1,2又は3記載のEMIフィル
タ素子付き集積回路。
4. The integrated circuit with an EMI filter element according to claim 1, wherein the periphery of said integrated circuit chip is shielded by a conductor.
JP2000086975A 2000-03-27 2000-03-27 Integrated circuit with EMI filter element Expired - Fee Related JP3308260B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000086975A JP3308260B2 (en) 2000-03-27 2000-03-27 Integrated circuit with EMI filter element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086975A JP3308260B2 (en) 2000-03-27 2000-03-27 Integrated circuit with EMI filter element

Publications (2)

Publication Number Publication Date
JP2001274314A JP2001274314A (en) 2001-10-05
JP3308260B2 true JP3308260B2 (en) 2002-07-29

Family

ID=18603066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086975A Expired - Fee Related JP3308260B2 (en) 2000-03-27 2000-03-27 Integrated circuit with EMI filter element

Country Status (1)

Country Link
JP (1) JP3308260B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335107A (en) * 2001-05-08 2002-11-22 Nec Corp Transmission line type component
JP3637903B2 (en) 2002-06-12 2005-04-13 日本電気株式会社 Semiconductor circuit manufacturing method
KR100761853B1 (en) 2006-07-18 2007-09-28 삼성전자주식회사 Repairable and scalable filter, filter-embedded tape distribution substrate and display panel assembly with the same

Also Published As

Publication number Publication date
JP2001274314A (en) 2001-10-05

Similar Documents

Publication Publication Date Title
EP0766503B1 (en) Multi-layered printed circuit board, and grid array package adopting the same
US9220165B2 (en) Printed circuit board
US7466560B2 (en) Multilayered printed circuit board
US6365828B1 (en) Electromagnetic interference suppressing device and circuit
JP6683289B2 (en) Electronic components with thin film shield layer
EP1387431A1 (en) Transmission line type components
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
JP3471679B2 (en) Printed board
JPH1140915A (en) Printed wiring board
US6855893B2 (en) Wiring board, semiconductor device, electronic device, and circuit board for electronic parts
JP2000174443A (en) Multilayer printed circuit board
JP2013105756A (en) Electronic component to be incorporated into wiring substrate and part built-in type substrate
EP1577947A1 (en) Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
JPH08167522A (en) Lc composite component and manufacture thereof
JP3308260B2 (en) Integrated circuit with EMI filter element
KR100711365B1 (en) Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction
JPH10223997A (en) Printed wiring board
US20120184326A1 (en) Electronic Circuit
JP2000091491A (en) Semiconductor device with built-in decoupling circuit
JP2000058740A (en) Semiconductor device incorporating common-mode filter element
JP2002100724A (en) Semiconductor device with through-type emi filter
JPH08250962A (en) Lc filter
KR20190108541A (en) Chip electronic component and board having the same mounted thereon
JPH11220056A (en) Wiring board, and semiconductor device, and electronic device
JP2850874B2 (en) IC package

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020402

LAPS Cancellation because of no payment of annual fees