JP3303365B2 - エラーレート表示装置 - Google Patents
エラーレート表示装置Info
- Publication number
- JP3303365B2 JP3303365B2 JP29308792A JP29308792A JP3303365B2 JP 3303365 B2 JP3303365 B2 JP 3303365B2 JP 29308792 A JP29308792 A JP 29308792A JP 29308792 A JP29308792 A JP 29308792A JP 3303365 B2 JP3303365 B2 JP 3303365B2
- Authority
- JP
- Japan
- Prior art keywords
- count value
- rom
- bit
- level signal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばディジタル記
録再生装置の再生時に発生するエラーをカウントし、あ
る一定時間に発生したエラーのカウント値を表示するエ
ラーレート表示装置に関する。
録再生装置の再生時に発生するエラーをカウントし、あ
る一定時間に発生したエラーのカウント値を表示するエ
ラーレート表示装置に関する。
【０００２】
【従来の技術】従来、ディジタル記録再生装置にあっ
て、再生側読み取りエラーが発生する蓄積メディアのエ
ラーレートを実測する目的でエラーカウンタを取り付け
ることが知られている。そして、ある一定時間に発生し
たエラーのカウント値、つまりエラーレートを複数個の
発光ダイオード（ＬＥＤ）が直列に配設されてなるＬＥ
Ｄアレイ等を用いてレベル表示することが提案されてい
る。この場合、全データがエラーとなったとき表示の最
大となるように設定される。
て、再生側読み取りエラーが発生する蓄積メディアのエ
ラーレートを実測する目的でエラーカウンタを取り付け
ることが知られている。そして、ある一定時間に発生し
たエラーのカウント値、つまりエラーレートを複数個の
発光ダイオード（ＬＥＤ）が直列に配設されてなるＬＥ
Ｄアレイ等を用いてレベル表示することが提案されてい
る。この場合、全データがエラーとなったとき表示の最
大となるように設定される。
【０００３】図７は、従来のＲＯＭ変換テーブルを使用
したエラーレート表示装置の一例を示している。
したエラーレート表示装置の一例を示している。
【０００４】同図において、１はｎビットカウンタ、２
はレジスタであり、これらカウンタ１およびレジスタ２
にはクロックＣＬＫが供給される。カウンタ１にはディ
ジタル記録再生装置の再生系よりエラーフラグＥＦが供
給され、カウンタ１ではエラーフラグＥＦがクロックＣ
ＬＫに同期してカウントされる。このカウンタ１のｎビ
ットのカウント出力はレジスタ２に供給される。このレ
ジスタ２にはクロックイネーブル信号ＣＬＫＥＮが供給
され、レジスタ２にはイネーブル信号ＣＬＫＥＮのタイ
ミングでカウンタ１のカウント出力がラッチされる。つ
まり、レジスタ２より出力されるｎビットの信号は、カ
ウンタ１がクリアされてからイネーブル信号ＣＬＫＥＮ
が供給されるまでの一定時間に発生したエラーのカウン
ト値を示すものとなる。
はレジスタであり、これらカウンタ１およびレジスタ２
にはクロックＣＬＫが供給される。カウンタ１にはディ
ジタル記録再生装置の再生系よりエラーフラグＥＦが供
給され、カウンタ１ではエラーフラグＥＦがクロックＣ
ＬＫに同期してカウントされる。このカウンタ１のｎビ
ットのカウント出力はレジスタ２に供給される。このレ
ジスタ２にはクロックイネーブル信号ＣＬＫＥＮが供給
され、レジスタ２にはイネーブル信号ＣＬＫＥＮのタイ
ミングでカウンタ１のカウント出力がラッチされる。つ
まり、レジスタ２より出力されるｎビットの信号は、カ
ウンタ１がクリアされてからイネーブル信号ＣＬＫＥＮ
が供給されるまでの一定時間に発生したエラーのカウン
ト値を示すものとなる。
【０００５】また、レジスタ２より出力されるｎビット
のカウント値はレベル信号に変換するための変換テーブ
ルを構成するＲＯＭ３に入力アドレスとして供給され
る。そして、このＲＯＭ３より出力されるｍビットのレ
ベル信号はバッファ４を介してＬＥＤアレイ５に供給さ
れる。このＬＥＤアレイ５はｍ個のＬＥＤが直列に配設
されてなるものであり、ｍ個のＬＥＤはそれぞれｍビッ
トのレベル信号を構成する各ビットの信号で駆動され
る。これにより、ＬＥＤアレイ５にはエラーのカウント
値がＬＥＤの発光個数でもってレベル表示される。
のカウント値はレベル信号に変換するための変換テーブ
ルを構成するＲＯＭ３に入力アドレスとして供給され
る。そして、このＲＯＭ３より出力されるｍビットのレ
ベル信号はバッファ４を介してＬＥＤアレイ５に供給さ
れる。このＬＥＤアレイ５はｍ個のＬＥＤが直列に配設
されてなるものであり、ｍ個のＬＥＤはそれぞれｍビッ
トのレベル信号を構成する各ビットの信号で駆動され
る。これにより、ＬＥＤアレイ５にはエラーのカウント
値がＬＥＤの発光個数でもってレベル表示される。
【０００６】図８は、ＲＯＭ３の変換特性であり、横軸
はエラーのカウント値を示しており、縦軸はｍビットの
レベル信号のＬＳＢより何ビットまでを「１」または
「０」とするか、つまりＬＥＤアレイ５のＬＥＤの発光
個数を示している。
はエラーのカウント値を示しており、縦軸はｍビットの
レベル信号のＬＳＢより何ビットまでを「１」または
「０」とするか、つまりＬＥＤアレイ５のＬＥＤの発光
個数を示している。
【０００７】ところで、エラーのカウント値のビット数
ｎがＲＯＭのアドレスビット数ｐを上回った場合には、
１個のＲＯＭのみではカウント値をレベル信号に変換で
きず、複数のＲＯＭを用いる必要がある。図９は、ｎ＞
ｐであって、ＲＯＭを複数個用いたエラーレート表示装
置の一例を示している。図９において、図７と対応する
部分には同一符号を付している。
ｎがＲＯＭのアドレスビット数ｐを上回った場合には、
１個のＲＯＭのみではカウント値をレベル信号に変換で
きず、複数のＲＯＭを用いる必要がある。図９は、ｎ＞
ｐであって、ＲＯＭを複数個用いたエラーレート表示装
置の一例を示している。図９において、図７と対応する
部分には同一符号を付している。
【０００８】図において、３-1〜３-kは変換テーブルを
構成するＲＯＭである。ここで、ｋ＝２n-pである。レ
ジスタ２より出力されるｎビットのカウント値の下位ｐ
ビットはＲＯＭ３-1〜３-kに入力アドレスとして供給さ
れる。また、ｎビットのカウント値の上位ｎ−ｐビット
はアドレスデコーダ６に供給される。アドレスデコーダ
６からはｋ個の出力ＣＳ1〜ＣＳkが出力され、それぞれ
ＲＯＭ３-1〜３-kのチップセレクト端子に供給され、カ
ウント値が増加するにつれてＲＯＭ３-1〜３-kが順次選
択される。
構成するＲＯＭである。ここで、ｋ＝２n-pである。レ
ジスタ２より出力されるｎビットのカウント値の下位ｐ
ビットはＲＯＭ３-1〜３-kに入力アドレスとして供給さ
れる。また、ｎビットのカウント値の上位ｎ−ｐビット
はアドレスデコーダ６に供給される。アドレスデコーダ
６からはｋ個の出力ＣＳ1〜ＣＳkが出力され、それぞれ
ＲＯＭ３-1〜３-kのチップセレクト端子に供給され、カ
ウント値が増加するにつれてＲＯＭ３-1〜３-kが順次選
択される。
【０００９】ＲＯＭ３-1〜３-kからは選択された範囲内
でカウント値に対応するｍビットのレベル信号が出力さ
れる。図１０は、ＲＯＭ３-1〜３-kの変換特性を示して
いる。そして、選択されたＲＯＭより出力されるｍビッ
トのレベル信号がバッファ４を介してＬＥＤアレイ５に
供給され、図７の例と同様に、ＬＥＤアレイ５にエラー
のカウント値がレベル表示される。
でカウント値に対応するｍビットのレベル信号が出力さ
れる。図１０は、ＲＯＭ３-1〜３-kの変換特性を示して
いる。そして、選択されたＲＯＭより出力されるｍビッ
トのレベル信号がバッファ４を介してＬＥＤアレイ５に
供給され、図７の例と同様に、ＬＥＤアレイ５にエラー
のカウント値がレベル表示される。
【００１０】例えば、ｎ＝１０、ｐ＝８である場合に
は、４個のＲＯＭ３-1〜３-4が用いられ、上位２ビット
［ｂ2，ｂ1］の入力に対応してアドレスデコーダ６の４
個の出力ＣＳ1〜ＣＳ4は図１１に示すように変化し、カ
ウント値が増加するにつれてＲＯＭ３-1〜３-4が順次選
択される。図１２は、その場合のＲＯＭ３-1〜３-4の変
換特性を示している。
は、４個のＲＯＭ３-1〜３-4が用いられ、上位２ビット
［ｂ2，ｂ1］の入力に対応してアドレスデコーダ６の４
個の出力ＣＳ1〜ＣＳ4は図１１に示すように変化し、カ
ウント値が増加するにつれてＲＯＭ３-1〜３-4が順次選
択される。図１２は、その場合のＲＯＭ３-1〜３-4の変
換特性を示している。
【００１１】
【発明が解決しようとする課題】一般的に、データが全
てエラーになることはあり得ず、上述したエラーレート
表示装置における実際の表示は低レベル付近での表示と
なる。そのため、図８の変換特性に示すようにカウント
値をレベル信号に線形変換して表示すると、エラーレー
トの変化量が表示に現れにくく、表示感度がよくないと
いった問題点があった。
てエラーになることはあり得ず、上述したエラーレート
表示装置における実際の表示は低レベル付近での表示と
なる。そのため、図８の変換特性に示すようにカウント
値をレベル信号に線形変換して表示すると、エラーレー
トの変化量が表示に現れにくく、表示感度がよくないと
いった問題点があった。
【００１２】また、エラーのカウント値のビット数ｎが
ＲＯＭのアドレスビット数ｐを上回った場合、図９に示
すような構成とすると、２n-p個のＲＯＭが必要とな
る。つまり、ｎ−ｐが大きくなる程、必要とするＲＯＭ
数が指数関数的に増加するといった問題点があった。
ＲＯＭのアドレスビット数ｐを上回った場合、図９に示
すような構成とすると、２n-p個のＲＯＭが必要とな
る。つまり、ｎ−ｐが大きくなる程、必要とするＲＯＭ
数が指数関数的に増加するといった問題点があった。
【００１３】この発明の目的は、エラーレートの表示を
高感度にできるエラーレート表示装置を提供することに
ある。また、この発明の他の目的は、エラーのカウント
値がＲＯＭ変換テーブルのアドレスビット数を上回る場
合に少ないＲＯＭ変換テーブル数で構成できるエラーレ
ート表示装置を提供することにある。
高感度にできるエラーレート表示装置を提供することに
ある。また、この発明の他の目的は、エラーのカウント
値がＲＯＭ変換テーブルのアドレスビット数を上回る場
合に少ないＲＯＭ変換テーブル数で構成できるエラーレ
ート表示装置を提供することにある。
【００１４】
【課題を解決するための手段】この発明は、エラーをカ
ウントするカウンタと、このカウンタの一定時間のカウ
ント値をレベル信号に変換する際に、上記カウント値が
小さいときその変化に対する上記レベル信号の変化が大
きくなるような変換を行う変換手段と、この変換手段よ
り出力されるレベル信号によって上記カウント値をレベ
ル表示する表示手段とを備え、変換手段として複数個の
ＲＯＭ変換テーブルを使用し、この複数個のＲＯＭ変換
テーブルにはカウンタのカウント値を複数のビット出力
に分割して入力アドレスとして供給すると共に、上位ビ
ット側のＲＯＭ変換テーブルの出力に応じて下位ビット
側のＲＯＭ変換テーブルの出力を制御し、複数個のＲＯ
Ｍ変換テーブルの出力を合成してレベル信号とするもの
である。
ウントするカウンタと、このカウンタの一定時間のカウ
ント値をレベル信号に変換する際に、上記カウント値が
小さいときその変化に対する上記レベル信号の変化が大
きくなるような変換を行う変換手段と、この変換手段よ
り出力されるレベル信号によって上記カウント値をレベ
ル表示する表示手段とを備え、変換手段として複数個の
ＲＯＭ変換テーブルを使用し、この複数個のＲＯＭ変換
テーブルにはカウンタのカウント値を複数のビット出力
に分割して入力アドレスとして供給すると共に、上位ビ
ット側のＲＯＭ変換テーブルの出力に応じて下位ビット
側のＲＯＭ変換テーブルの出力を制御し、複数個のＲＯ
Ｍ変換テーブルの出力を合成してレベル信号とするもの
である。
【００１５】
【００１６】
【作用】この発明においては、例えばｍビットのレベル
信号が複数のビット出力に分割され、複数個のＲＯＭ変
換テーブルよりそれぞれのビット出力が得られる。その
ため、エラーのカウント値のビット数ｎがＲＯＭ変換テ
ーブルのアドレスビット数ｐを上回る場合にも、従来例
のようにｎ−ｐが大きくなる程必要とするＲＯＭ変換テ
ーブル数が指数関数的に増加するということはなくな
る。
信号が複数のビット出力に分割され、複数個のＲＯＭ変
換テーブルよりそれぞれのビット出力が得られる。その
ため、エラーのカウント値のビット数ｎがＲＯＭ変換テ
ーブルのアドレスビット数ｐを上回る場合にも、従来例
のようにｎ−ｐが大きくなる程必要とするＲＯＭ変換テ
ーブル数が指数関数的に増加するということはなくな
る。
【００１７】
【００１８】
【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。本例は、ディジタルＶＴＲのエ
ラーレートを表示する例である。
施例について説明する。本例は、ディジタルＶＴＲのエ
ラーレートを表示する例である。
【００１９】図５は、ディジタルＶＴＲのプロセッサ部
分の構成を示すブロック図である。同図において、入力
ビデオ信号Ｖｉ（輝度信号Ｙ、色信号Ｕ／Ｖ）はＡ／Ｄ
変換器１１でディジタル信号に変換されて信号処理回路
１２に供給される。この信号処理回路１２では、例えば
ＡＤＲＣを用いたデータ圧縮処理が行なわれる。
分の構成を示すブロック図である。同図において、入力
ビデオ信号Ｖｉ（輝度信号Ｙ、色信号Ｕ／Ｖ）はＡ／Ｄ
変換器１１でディジタル信号に変換されて信号処理回路
１２に供給される。この信号処理回路１２では、例えば
ＡＤＲＣを用いたデータ圧縮処理が行なわれる。
【００２０】信号処理回路１２の出力信号はシャフリン
グ回路１３でシャフリング処理された後、パリティ付加
回路１４でエラーコレクションのためのパリティが付加
される。そして、同期符号およびＩＤ符号の付加回路１
５では同期符号ブロック単位に同期符号が付加されると
共に、同期符号ブロックのアドレスや付加情報がＩＤ符
号として付加された後、ヘッド数に応じてチャネルに振
り分けられてチャネルコーディング回路１６で記録再生
系に適した形態に符号が変換されてテープに記録され
る。
グ回路１３でシャフリング処理された後、パリティ付加
回路１４でエラーコレクションのためのパリティが付加
される。そして、同期符号およびＩＤ符号の付加回路１
５では同期符号ブロック単位に同期符号が付加されると
共に、同期符号ブロックのアドレスや付加情報がＩＤ符
号として付加された後、ヘッド数に応じてチャネルに振
り分けられてチャネルコーディング回路１６で記録再生
系に適した形態に符号が変換されてテープに記録され
る。
【００２１】また、テープからの各チャネルの再生信号
はチャネルデコーディング回路１７で上述したコーディ
ング回路１６とは逆の符号変換処理が行なわれた後、Ｔ
ＢＣ兼用同期符号およびＩＤ符号抽出回路１８に供給さ
れる。この抽出回路１８では、同期符号に基づいて同期
符号ブロック毎の切り出し処理、ＩＤ符号の抽出処理等
が行なわれる。
はチャネルデコーディング回路１７で上述したコーディ
ング回路１６とは逆の符号変換処理が行なわれた後、Ｔ
ＢＣ兼用同期符号およびＩＤ符号抽出回路１８に供給さ
れる。この抽出回路１８では、同期符号に基づいて同期
符号ブロック毎の切り出し処理、ＩＤ符号の抽出処理等
が行なわれる。
【００２２】抽出回路１８を介して出力されるビデオデ
ータはエラーコレクション回路１９に供給されてビデオ
データ中のエラーがパリティを用いて訂正され、訂正で
きなかったビデオデータに対してはエラーフラグＥＦが
立てられる。エラーコレクション回路１９より出力され
るビデオデータＹ，Ｕ，ＶおよびエラーフラグＥＦはデ
シャフリング回路２０に供給されて上述したシャフリン
グ回路１３とは逆の符号入れ替え処理が行なわれる。
ータはエラーコレクション回路１９に供給されてビデオ
データ中のエラーがパリティを用いて訂正され、訂正で
きなかったビデオデータに対してはエラーフラグＥＦが
立てられる。エラーコレクション回路１９より出力され
るビデオデータＹ，Ｕ，ＶおよびエラーフラグＥＦはデ
シャフリング回路２０に供給されて上述したシャフリン
グ回路１３とは逆の符号入れ替え処理が行なわれる。
【００２３】デシャフリング回路２０より出力されるビ
デオデータＹ，Ｕ，ＶおよびエラーフラグＥＦは信号処
理回路２１に供給されてデータ伸長処理等が行なわれ
る。信号処理回路２１より出力されるビデオデータＹ，
Ｕ，ＶはＤ／Ａ変換器２２でアナログ信号に変換されて
出力ビデオ信号Ｖｏが得られる。
デオデータＹ，Ｕ，ＶおよびエラーフラグＥＦは信号処
理回路２１に供給されてデータ伸長処理等が行なわれ
る。信号処理回路２１より出力されるビデオデータＹ，
Ｕ，ＶはＤ／Ａ変換器２２でアナログ信号に変換されて
出力ビデオ信号Ｖｏが得られる。
【００２４】図１は、この発明の一実施例を示すブロッ
ク図である。図１において図７と対応する部分には同一
符号を付し、その詳細説明は省略する。
ク図である。図１において図７と対応する部分には同一
符号を付し、その詳細説明は省略する。
【００２５】本例において、カウンタに供給されるエラ
ーフラグＥＦは、図６に示すようにエラーコレクション
後、デシャフリング後およびＡＤＲＣデコード後の３箇
所で切り換え可能とされ、さらに信号のＹ，Ｕ，Ｖの対
象も切り換え可能とされる。
ーフラグＥＦは、図６に示すようにエラーコレクション
後、デシャフリング後およびＡＤＲＣデコード後の３箇
所で切り換え可能とされ、さらに信号のＹ，Ｕ，Ｖの対
象も切り換え可能とされる。
【００２６】本例においては、図７の例のＲＯＭ３の代
わりに、図２に示すような変換特性を持つＲＯＭ３０が
変換テーブルとして使用される。すなわち、ＲＯＭ変換
テーブル３０では、エラーのカウント値が対数的にレベ
ル信号に変換される。本例は以上のように構成され、そ
の他は図６の例と同様に構成される。
わりに、図２に示すような変換特性を持つＲＯＭ３０が
変換テーブルとして使用される。すなわち、ＲＯＭ変換
テーブル３０では、エラーのカウント値が対数的にレベ
ル信号に変換される。本例は以上のように構成され、そ
の他は図６の例と同様に構成される。
【００２７】本例のＲＯＭ３０では、エラーのカウント
値が小さいときはカウント値の変化に対してレベル信号
の変化が大きくなるような変換される。したがって、上
述したようにエラーレートの実際の表示は低レベル付近
の表示となるため、ＬＥＤアレイ５にはエラーレートの
変化量が良好に現れるようになり、エラーレートの表示
を高感度にできる。
値が小さいときはカウント値の変化に対してレベル信号
の変化が大きくなるような変換される。したがって、上
述したようにエラーレートの実際の表示は低レベル付近
の表示となるため、ＬＥＤアレイ５にはエラーレートの
変化量が良好に現れるようになり、エラーレートの表示
を高感度にできる。
【００２８】なお、図２の変換特性ではカウント値が対
数的に変換されてレベル信号が得られる例を述べたが、
これに限定されるものではない。要は、エラーのカウン
ト値が小さいときはカウント値の変化に対してレベル信
号の変化が大きくなるように変換されればよい。よっ
て、変換特性は折れ線的であってもよい。
数的に変換されてレベル信号が得られる例を述べたが、
これに限定されるものではない。要は、エラーのカウン
ト値が小さいときはカウント値の変化に対してレベル信
号の変化が大きくなるように変換されればよい。よっ
て、変換特性は折れ線的であってもよい。
【００２９】次に、図３を参照しながら、この発明の他
の実施例について説明する。本例においては、エラーの
カウント値のビット数ｎがＲＯＭのアドレスビット数ｐ
を上回った場合の例である。この図３において、図１と
対応する部分には同一符号を付し、その詳細説明は省略
する。
の実施例について説明する。本例においては、エラーの
カウント値のビット数ｎがＲＯＭのアドレスビット数ｐ
を上回った場合の例である。この図３において、図１と
対応する部分には同一符号を付し、その詳細説明は省略
する。
【００３０】図において、３１ａ，３１ｂは変換テーブ
ルを構成するＲＯＭである。ここで、レジスタ２より出
力されるｎビットのカウント値の下位ｎ−ｋ（ｐ）ビッ
トはＲＯＭ３０ａに入力アドレスとして供給される。ま
た、ｎビットのカウント値の上位ｋ（≦ｐ）ビットはＲ
ＯＭ３０ｂに入力アドレスとして供給される。
ルを構成するＲＯＭである。ここで、レジスタ２より出
力されるｎビットのカウント値の下位ｎ−ｋ（ｐ）ビッ
トはＲＯＭ３０ａに入力アドレスとして供給される。ま
た、ｎビットのカウント値の上位ｋ（≦ｐ）ビットはＲ
ＯＭ３０ｂに入力アドレスとして供給される。
【００３１】ＲＯＭ３０ａより出力されるｍ−ｊビット
のレベル信号はバッファ４ａを介してＬＥＤアレイ５に
供給される。そして、ＬＥＤアレイ５の下位ｍ−ｊ個の
ＬＥＤはそれぞれｍ−ｊビットのレベル信号を構成する
各ビットの信号で駆動される。ＲＯＭ３０ｂより出力さ
れるｊビットのレベル信号はバッファ４ｂを介してＬＥ
Ｄアレイ５に供給される。そして、ＬＥＤアレイ５の上
位ｊ個のＬＥＤはそれぞれｊビットのレベル信号を構成
する各ビットの信号で駆動される。つまり、本例におい
ては、ＲＯＭ３０ａ，３０ｂよりそれぞれ出力されるｍ
−ｊビットおよびｊビットのレベル信号が合成されてｍ
ビットのレベル信号が形成され、このｍビットのレベル
信号によって図１の例と同様にＬＥＤアレイ５が駆動さ
れる。
のレベル信号はバッファ４ａを介してＬＥＤアレイ５に
供給される。そして、ＬＥＤアレイ５の下位ｍ−ｊ個の
ＬＥＤはそれぞれｍ−ｊビットのレベル信号を構成する
各ビットの信号で駆動される。ＲＯＭ３０ｂより出力さ
れるｊビットのレベル信号はバッファ４ｂを介してＬＥ
Ｄアレイ５に供給される。そして、ＬＥＤアレイ５の上
位ｊ個のＬＥＤはそれぞれｊビットのレベル信号を構成
する各ビットの信号で駆動される。つまり、本例におい
ては、ＲＯＭ３０ａ，３０ｂよりそれぞれ出力されるｍ
−ｊビットおよびｊビットのレベル信号が合成されてｍ
ビットのレベル信号が形成され、このｍビットのレベル
信号によって図１の例と同様にＬＥＤアレイ５が駆動さ
れる。
【００３２】図４Ａ，Ｂは、それぞれＲＯＭ３０ａ，３
０ｂの変換特性であり、横軸はエラーのカウント値を示
しており、縦軸はｍビットのレベル信号のＬＳＢより何
ビットまでを「１」または「０」とするか、つまりＬＥ
Ｄアレイ５のＬＥＤの発光個数を示している。すなわ
ち、ＲＯＭ３０ａではｍビットのレベル信号のうち０〜
２n-k−１のカウント値に対応して下位ｍ−ｊビットの
レベル信号に変換され、ＲＯＭ３０ｂではｍビットのレ
ベル信号のうち２n-k〜２nのカウント値に対応して上位
ｊビットのレベル信号に変換される。
０ｂの変換特性であり、横軸はエラーのカウント値を示
しており、縦軸はｍビットのレベル信号のＬＳＢより何
ビットまでを「１」または「０」とするか、つまりＬＥ
Ｄアレイ５のＬＥＤの発光個数を示している。すなわ
ち、ＲＯＭ３０ａではｍビットのレベル信号のうち０〜
２n-k−１のカウント値に対応して下位ｍ−ｊビットの
レベル信号に変換され、ＲＯＭ３０ｂではｍビットのレ
ベル信号のうち２n-k〜２nのカウント値に対応して上位
ｊビットのレベル信号に変換される。
【００３３】ここで、カウント値が２n-k以上となると
きは、ＲＯＭ３０ｂより出力されるｊビットの出力信号
でもってＬＥＤアレイ５の上位ｊ個のＬＥＤの少なくと
も１個が発光駆動されるが、このときＬＥＤアレイ５の
下位ｍ−ｊ個のＬＥＤは全て発光駆動される必要があ
る。
きは、ＲＯＭ３０ｂより出力されるｊビットの出力信号
でもってＬＥＤアレイ５の上位ｊ個のＬＥＤの少なくと
も１個が発光駆動されるが、このときＬＥＤアレイ５の
下位ｍ−ｊ個のＬＥＤは全て発光駆動される必要があ
る。
【００３４】そこで、本例においては、カウント値が２
n-kより小さいときは「０」となり、一方カウント値が
２n-kとなるときは「１」となる１ビットの信号（ｃビ
ット信号）が出力される（図４Ｃに図示）。そして、こ
のｃビット信号がＲＯＭ３０ａに制御信号として供給さ
れ、カウント値が２n-k以上であるときはｍ−ｊビット
のレベル信号の全てが「１」または「０」とされて、Ｌ
ＥＤアレイ５の下位ｍ−ｊ個のＬＥＤが全て発光駆動さ
れる。
n-kより小さいときは「０」となり、一方カウント値が
２n-kとなるときは「１」となる１ビットの信号（ｃビ
ット信号）が出力される（図４Ｃに図示）。そして、こ
のｃビット信号がＲＯＭ３０ａに制御信号として供給さ
れ、カウント値が２n-k以上であるときはｍ−ｊビット
のレベル信号の全てが「１」または「０」とされて、Ｌ
ＥＤアレイ５の下位ｍ−ｊ個のＬＥＤが全て発光駆動さ
れる。
【００３５】このように本例においては、ＲＯＭ３０
ａ，３０ｂの共働によって図１の例と同様に０〜２nの
カウント値が対数的に変換されてｍビットのレベル信号
が形成され、ＬＥＤアレイ５を発光駆動することができ
る。このようにカウント値が対数的に変換されてレベル
信号が得られるので、図１の例と同様にエラーレートを
高感度で表示できる。
ａ，３０ｂの共働によって図１の例と同様に０〜２nの
カウント値が対数的に変換されてｍビットのレベル信号
が形成され、ＬＥＤアレイ５を発光駆動することができ
る。このようにカウント値が対数的に変換されてレベル
信号が得られるので、図１の例と同様にエラーレートを
高感度で表示できる。
【００３６】また本例においては、２個のＲＯＭ３０
ａ，３０ｂより出力されるビット信号が合成されてｍビ
ットのレベル信号が得られるため、エラーのカウント値
のビット数がＲＯＭのアドレスビット数ｐを上回る場合
にも、図９の例のようにｎ−ｐが大きくなる程必要とす
るＲＯＭ数が指数関数的に増加するということはなくな
る。
ａ，３０ｂより出力されるビット信号が合成されてｍビ
ットのレベル信号が得られるため、エラーのカウント値
のビット数がＲＯＭのアドレスビット数ｐを上回る場合
にも、図９の例のようにｎ−ｐが大きくなる程必要とす
るＲＯＭ数が指数関数的に増加するということはなくな
る。
【００３７】なお、図３の例においてはＲＯＭ３０ａ，
３０ｂによってカウント値が対数的に変換されてレベル
信号が得られるものであるが、線形的に変換されるもの
であってもよい。この場合には、エラーレートを高感度
で表示できるという効果を得ることはできないが、エラ
ーのカウント値のビット数がＲＯＭのアドレスビット数
ｐを上回る場合に少ないＲＯＭ数で構成できるという効
果は得ることができる。
３０ｂによってカウント値が対数的に変換されてレベル
信号が得られるものであるが、線形的に変換されるもの
であってもよい。この場合には、エラーレートを高感度
で表示できるという効果を得ることはできないが、エラ
ーのカウント値のビット数がＲＯＭのアドレスビット数
ｐを上回る場合に少ないＲＯＭ数で構成できるという効
果は得ることができる。
【００３８】また、図３の例においては、２個のＲＯＭ
３０ａ，３０ｂを使用する例を示したが、ｋ＞ｐとなる
ときは、３個以上のＲＯＭを使用して同様に構成するこ
とができる。この場合、上位ビット側のＲＯＭの出力に
応じて下位ビット側のＲＯＭの出力が制御され、複数個
のＲＯＭの出力が合成されてｍビットのレベル信号が形
成されることになる。
３０ａ，３０ｂを使用する例を示したが、ｋ＞ｐとなる
ときは、３個以上のＲＯＭを使用して同様に構成するこ
とができる。この場合、上位ビット側のＲＯＭの出力に
応じて下位ビット側のＲＯＭの出力が制御され、複数個
のＲＯＭの出力が合成されてｍビットのレベル信号が形
成されることになる。
【００３９】
【発明の効果】この発明によれば、例えばｍビットのレ
ベル信号が複数のビット出力に分割され、複数個のＲＯ
Ｍ変換テーブルよりそれぞれのビット出力が得られるた
め、エラーのカウント値のビット数ｎがＲＯＭ変換テー
ブルのアドレスビット数ｐを上回る場合でも、従来例の
ようにｎ−ｐが大きくなる程必要とするＲＯＭ変換テー
ブル数が指数関数的に増加するということはなくなる等
の効果がある。
ベル信号が複数のビット出力に分割され、複数個のＲＯ
Ｍ変換テーブルよりそれぞれのビット出力が得られるた
め、エラーのカウント値のビット数ｎがＲＯＭ変換テー
ブルのアドレスビット数ｐを上回る場合でも、従来例の
ようにｎ−ｐが大きくなる程必要とするＲＯＭ変換テー
ブル数が指数関数的に増加するということはなくなる等
の効果がある。
【００４０】
【図１】この発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】ＲＯＭ変換テーブルの変換特性を示す図であ
る。
る。
【図３】この発明の他の実施例の構成を示すブロック図
である。
である。
【図４】ＲＯＭ変換テーブルの変換特性を示す図であ
る。
る。
【図５】ディジタルＶＴＲのプロセッサ部分の構成を示
すブロック図である。
すブロック図である。
【図６】エラーフラグＥＦの取り出しを説明するための
図である。
図である。
【図７】従来例の構成を示すブロック図である。
【図８】ＲＯＭ変換テーブルの変換特性を示す図であ
る。
る。
【図９】従来例の構成を示すブロック図である。
【図１０】ＲＯＭ変換テーブルの変換特性を示す図であ
る。
る。
【図１１】アドレスデコーダの真理値表の例を示す図で
ある。
ある。
【図１２】ＲＯＭ変換テーブルの変換特性を示す図であ
る。
る。
１ カウンタ ２ レジスタ ４，４ａ，４ｂ バッファ ５ ＬＥＤアレイ ３０，３０ａ，３０ｂ 変換テーブルを構成するＲＯＭ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/18
Claims (1)
- 【請求項１】 エラーをカウントするカウンタと、 上記カウンタの一定時間のカウント値をレベル信号に変
換する際に、上記カウント値が小さいときその変化に対
する上記レベル信号の変化が大きくなるような変換を行
う変換手段と、 上記変換手段より出力されるレベル信号によって上記カ
ウント値をレベル表示する表示手段とを備え、 上記変換手段として複数個のＲＯＭ変換テーブルを使用
し、 上記複数個のＲＯＭ変換テーブルには上記カウンタのカ
ウント値を複数のビット出力に分割して入力アドレスと
して供給すると共に、上位ビット側のＲＯＭ変換テーブ
ルの出力に応じて下位ビット側のＲＯＭ変換テーブルの
出力を制御し、 上記複数個のＲＯＭ変換テーブルの出力を合成して上記
レベル信号とする ことを特徴とするエラーレート表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29308792A JP3303365B2 (ja) | 1992-10-30 | 1992-10-30 | エラーレート表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29308792A JP3303365B2 (ja) | 1992-10-30 | 1992-10-30 | エラーレート表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06150572A JPH06150572A (ja) | 1994-05-31 |
| JP3303365B2 true JP3303365B2 (ja) | 2002-07-22 |
Family
ID=17790270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29308792A Expired - Fee Related JP3303365B2 (ja) | 1992-10-30 | 1992-10-30 | エラーレート表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3303365B2 (ja) |
-
1992
- 1992-10-30 JP JP29308792A patent/JP3303365B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06150572A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192949A (en) | Digital data transmission system having error detecting and correcting function | |
| CA1310112C (en) | Apparatus for decoding error correcting code | |
| US4707818A (en) | Method and apparatus for recording digitized information on a disc | |
| US4677421A (en) | Digital information signal encoding method with reduced run length and improved self-clocking | |
| CA1193016A (en) | Method and apparatus for n-to-m encoding | |
| CA1152651A (en) | Method and apparatus for encoding a digital signal to have minimal dc component | |
| KR860000821B1 (ko) | 디지탈 신호처리장치 | |
| US4907215A (en) | Integral optical recording of product code in data areas | |
| US5386425A (en) | Two-dimensional error correcting method and decoder | |
| JPH04216288A (ja) | デジタル化されたテレビジョン画像用の転送システム | |
| JPS5945556A (ja) | デイジタル・デ−タの誤りを補正する装置 | |
| GB2120423A (en) | Sequential data block address processing circuits | |
| US4451919A (en) | Digital signal processor for use in recording and/or reproducing equipment | |
| US5003541A (en) | Method and circuit for semiconductor memory processing of video signals with Reed-Solomon error detection | |
| JP2867383B2 (ja) | 映像信号記録方法 | |
| US5257271A (en) | Sample data transmission apparatus | |
| JP3303365B2 (ja) | エラーレート表示装置 | |
| US4491882A (en) | Disc players | |
| EP0405885A1 (en) | Recording device and reproducing device | |
| US4698811A (en) | Method and apparatus for generating error correction codes for digitized picture signal recording/reproducing | |
| EP0851689A2 (en) | A method of recording data | |
| JPH0454415B2 (ja) | ||
| JP3304217B2 (ja) | 誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用いたディジタル装置 | |
| JP2536860B2 (ja) | 多段符号化方法 | |
| JPH0628343B2 (ja) | 積符号の復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |