JP3299815B2 - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JP3299815B2
JP3299815B2 JP16062093A JP16062093A JP3299815B2 JP 3299815 B2 JP3299815 B2 JP 3299815B2 JP 16062093 A JP16062093 A JP 16062093A JP 16062093 A JP16062093 A JP 16062093A JP 3299815 B2 JP3299815 B2 JP 3299815B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
sensing
hot carrier
hot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16062093A
Other languages
Japanese (ja)
Other versions
JPH0778940A (en
Inventor
野 健 司 吉
岸 賢 治 浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP16062093A priority Critical patent/JP3299815B2/en
Publication of JPH0778940A publication Critical patent/JPH0778940A/en
Application granted granted Critical
Publication of JP3299815B2 publication Critical patent/JP3299815B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ホットキャリア効果に
よる特性劣化の可能性のあるトランジスタを用いた保護
回路を内蔵する半導体集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit having a built-in protection circuit using a transistor whose characteristics may be degraded due to a hot carrier effect.

【0002】[0002]

【従来の技術】トランジスタが微細化され、そのチャネ
ル長が短く、例えば1.5μmより短くなってくると、
ホットキャリアの問題がでてくることはよく知られてい
る。トランジスタの微細化が進んでいった時には、内部
電界(ドレイン近傍の電界)が高くなるため、チャネル
中のキャリア(ソースからドレインに流れる電気)が強
い電界で加速され、大きなエネルギを得て、いわゆるホ
ットキャリアと呼ばれるものとなる。このようにキャリ
アが大きなエネルギを得ると、衝突電離(インパクト・
アイオンゼーション)が起こり、電子と正孔対が発生す
る。これらのホットキャリアがトランジスタのゲート酸
化膜中にトラップされたり、表面準位を作ることで、ト
ランジスタのスレッシホルド電圧(しきい値)の変化、
相互コンダクタンスの変化を引き起こし、トランジスタ
の特性を変化させる。このホットキャリアの問題は、チ
ャネル(ゲート)長が1.5μm以下のNMOSトラン
ジスタにおいて著しい。
2. Description of the Related Art When a transistor is miniaturized and its channel length becomes short, for example, shorter than 1.5 μm,
It is well known that hot carrier issues arise. As the miniaturization of transistors progresses, the internal electric field (electric field near the drain) increases, so that carriers in the channel (electricity flowing from the source to the drain) are accelerated by a strong electric field, and a large energy is obtained. It will be called a hot carrier. When the carrier gains a large energy in this way, impact ionization (impact
Ionization) to generate an electron-hole pair. These hot carriers are trapped in the gate oxide film of the transistor or create a surface state, which causes a change in the threshold voltage (threshold) of the transistor,
It causes a change in transconductance and changes the characteristics of the transistor. This problem of hot carriers is significant in NMOS transistors having a channel (gate) length of 1.5 μm or less.

【0003】このように、MOSトランジスタは、その
チャンネル長が短かくなると、通電時間に従って、ホッ
トキャリアの効果により、スレッシホルド電圧(Vt
h)がその初期値から変動する。このスレッシホルド電
圧の変動は序々にわずかづつ変動していくので、思いが
けず突然半導体集積回路(以下、LSIという)が動か
なくなるもしくは不良となることがある。
As described above, when the channel length of a MOS transistor becomes shorter, the threshold voltage (Vt) is increased by the effect of hot carriers according to the conduction time.
h) varies from its initial value. Since the fluctuation of the threshold voltage gradually changes little by little, a semiconductor integrated circuit (hereinafter, referred to as an LSI) may suddenly stop working or become defective.

【0004】このため、ホットキャリアによるトランジ
スタ(デバイス)の劣化(特性変動)を防止するため、
以下のような種々の手段が採られている。トランジス
タの構造をLDD構造やDDD構造などにすることによ
って、デバイス内部(ドレイン近傍)の電界を緩和し
て、ホットキャリアの発生そのものを抑制する。トラ
ンジスタのソースおよびドレインの不純物プロファイル
を工夫して、ホットキャリアの発生をSi−SiO2
面から遠ざける。ゲート酸化膜やパッシベーション膜
などを高品質として、プロセス的にホットキャリアの発
生を抑制する。回路的に工夫して基板電流の発生する
デューティ比を下げる。
For this reason, in order to prevent transistor (device) deterioration (characteristic fluctuation) due to hot carriers,
The following various means are employed. When the transistor has an LDD structure, a DDD structure, or the like, an electric field inside the device (in the vicinity of the drain) is reduced, and the generation of hot carriers is suppressed. The generation of hot carriers is kept away from the Si—SiO 2 interface by devising the impurity profiles of the source and drain of the transistor. A high quality gate oxide film, passivation film, etc. is used to suppress the generation of hot carriers in a process. The circuit is devised to reduce the duty ratio at which the substrate current occurs.

【0005】ところで、このようにホットキャリアによ
るMOSトランジスタの特性変動、すなわち特性劣化は
一般に広く知られているし、この特性劣化を抑制する方
法も、またよく知られ、種々の対策が講じられている。
しかし、これらの種々の対策を講じ、トランジスタ、ひ
いてはLSIの寿命を長くすることはできても、ホット
キャリアを完全になくすことはできないし、トランジス
タの経時的特性劣化を完全になくすことはできない。従
って、このようなホットキャリア等による特性劣化が生
じやすいトランジスタを用いたLSIの突然の動作停止
などの問題を解決することはできなかった。にもかかわ
らず、このようなトランジスタの特性の変動を検知し、
トランジスタの寿命、従ってLSIの寿命を外部に、す
なわちユーザに知らせる回路あるいは装置は今迄には存
在していなかった。
[0005] By the way, such characteristic fluctuations of MOS transistors due to hot carriers, that is, characteristic deterioration, are generally widely known, and methods for suppressing this characteristic deterioration are also well known, and various measures have been taken. I have.
However, although these measures can be taken to extend the life of the transistor, and thus the LSI, the hot carriers cannot be completely eliminated, and the deterioration of the transistor with time cannot be completely eliminated. Therefore, it has not been possible to solve such a problem as sudden stoppage of operation of an LSI using a transistor in which characteristics are likely to deteriorate due to hot carriers or the like. Nevertheless, such a change in transistor characteristics is detected,
There has been no circuit or device that informs the user of the life of the transistor, that is, the life of the LSI to the outside, that is, the user.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、上記
従来技術の問題点を解消し、半導体集積回路(LSI)
に使用されているトランジスタの中で最もホットキャリ
ア効果を受けるトランジスタと同じトランジスタを感知
用トランジスタとして用い、この感知用トランジスタに
電源ON時に通電し、ホットキャリアによるしきい値
(Vth)にある定められた値より大きな変動が生じた
場合に、外部に信号を出し、アラームを立てることので
きるホットキャリア効果感知回路を内蔵する半導体集積
回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art and to provide a semiconductor integrated circuit (LSI).
The same transistor as the transistor receiving the hot carrier effect among the transistors used in the above is used as a sensing transistor, and this sensing transistor is energized when the power is turned on, and the threshold value (Vth) due to the hot carrier is determined. An object of the present invention is to provide a semiconductor integrated circuit having a built-in hot carrier effect sensing circuit capable of outputting a signal to the outside and generating an alarm when a fluctuation larger than the value occurs.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の態様は、ホットキャリアによる経時
的特性変動があるトランジスタを有する半導体集積回路
であって、前記トランジスタと同じトランジスタをホッ
トキャリア感知用トランジスタとして用い、該半導体集
積回路への通電時には常にこのホットキャリア感知用ト
ランジスタをオン状態とし、該ホットキャリア感知用ト
ランジスタの特性変動が初期設定値以上となった時に寿
命信号を発生するホットキャリア効果感知回路を設けた
ことを特徴とする半導体集積回路を提供するものであ
る。ここで、前記ホットキャリア感知回路が、差動型セ
ンスアンプであるのが好ましい。また、本発明は、ホッ
トキャリアによる経時的特性変動があるトランジスタを
有する半導体集積回路であって、前記トランジスタと同
じトランジスタをホットキャリア感知用トランジスタと
して用い、このホットキャリア感知用トランジスタの特
性変動が初期設定値以上となった時に寿命信号を発生す
る、差動型センスアンプからなるホットキャリア効果感
知回路を設けたことを特徴とする半導体集積回路を提供
するものである。
In order to achieve the above object, a first aspect of the present invention is a semiconductor integrated circuit having a transistor whose characteristics change with time due to hot carriers, wherein the same transistor as the transistor is used. used as the hot carrier sensing transistor, the semiconductor collection
When energizing the integrated circuit, the hot carrier sensing transistor is always turned on, and the hot carrier sensing transistor is turned on.
It is an object of the present invention to provide a semiconductor integrated circuit provided with a hot carrier effect sensing circuit for generating a lifetime signal when a characteristic variation of a transistor becomes equal to or more than an initial set value. Here, it is preferable that the hot carrier sensing circuit is a differential sense amplifier. In addition, the present invention
Transistors whose characteristics change over time due to carrier
A semiconductor integrated circuit having the same configuration as the transistor.
The same transistor as the hot carrier sensing transistor
The characteristics of this hot carrier sensing transistor
Life signal is generated when the variation of the property exceeds the initial set value.
Hot carrier effect with differential sense amplifier
Provide a semiconductor integrated circuit characterized by providing an intelligent circuit
Is what you do.

【0008】また、本発明の第2の態様は、ホットキャ
リアによる経時的特性変動があるトランジスタが組み込
まれた主要回路と、周辺回路と、前記トランジスタと同
じトランジスタをホットキャリア感知用トランジスタと
して用い、このホットキャリア感知用トランジスタの特
性変動が初期設定値以上となった時に寿命信号を発生す
るホットキャリア効果感知回路を設け、前記ホットキャ
リア効果感知回路の発生する寿命信号によって前記周辺
回路を停止するよう構成したことを特徴とする半導体集
積回路を提供するものである。
[0008] A second aspect of the present invention is a hot carrier.
A main circuit in which a transistor whose characteristics vary with time due to the rear is incorporated; a peripheral circuit ;
The same transistor as the hot carrier sensing transistor
The characteristics of this hot carrier sensing transistor
Life signal is generated when the variation of the property exceeds the initial set value.
That the hot carrier effect sensing circuit is provided, there is provided a semiconductor integrated circuit, characterized by being configured to stop the peripheral circuit by generating for life signal of the hot carrier effect sensing circuit.

【0009】[0009]

【発明の作用】本発明の第1の態様の半導体集積回路
は、半導体集積回路(LSI)の内部にこのLSI通電
時には常にそのLSIに使用しているトランジスタ、例
えばMOSトランジスタの中で最もホットキャリアの影
響を受け易いトランジスタと同じトランジスタ(以下、
感知用トランジスタという)を用いてホットキャリア効
果感知回路(以下、感知回路という)を構成し、通電時
常に電流が流れる様にしておき、ホットキャリア等によ
る感知用トランジスタの特性の変動があるとその変動を
感知回路が感知し、この感知回路の外部および/または
本発明の半導体集積回路外部に寿命信号を発生し、使用
トランジスタの特性の劣化を検知するようにしたもので
ある。
The semiconductor integrated circuit according to the first aspect of the present invention has a hot carrier among transistors used in the semiconductor integrated circuit (LSI), such as MOS transistors, when the LSI is energized. The same transistor that is easily affected by
A hot carrier effect sensing circuit (hereinafter referred to as a sensing circuit) is constituted by using the sensing transistor, and a current always flows when current is applied. The variation is detected by a sensing circuit, a life signal is generated outside the sensing circuit and / or outside the semiconductor integrated circuit of the present invention, and deterioration of the characteristics of a transistor used is detected.

【0010】また、本発明の第2の態様の半導体集積回
路は、上記感知回路の発生する寿命信号を用いて、LS
I内部の周辺回路を停止し、ユーザに不具合(寿命)を
認識させ、LSI内部の主要回路、例えばCPUに直接
つながるような信号の授受を行う回路の停止を防止し、
主要回路の機能が失われることを防止するものである。
A semiconductor integrated circuit according to a second aspect of the present invention uses the life signal generated by the sensing circuit to perform LS
I. Peripheral circuits inside the I are stopped, the user is made aware of a defect (lifetime), and a main circuit inside the LSI, for example, a circuit for transmitting and receiving signals directly connected to the CPU is prevented from being stopped,
This is to prevent the function of the main circuit from being lost.

【0011】[0011]

【実施例】本発明に係る半導体集積回路を添付の図面に
示す好適実施例に基づいて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor integrated circuit according to the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.

【0012】図1は、本発明の半導体集積回路に用いら
れるホットキャリア効果感知回路(感知回路)の一実施
例の構成回路図である。同図に示すように、本発明に用
いられる感知回路10は、センスアンプブロック12
と、入力部14と、出力部16とを有する。
FIG. 1 is a circuit diagram showing an embodiment of a hot carrier effect sensing circuit (sensing circuit) used in a semiconductor integrated circuit according to the present invention. As shown in FIG. 1, a sensing circuit 10 used in the present invention includes a sense amplifier block 12.
And an input unit 14 and an output unit 16.

【0013】センスアンプブロック12では、抵抗R1
およびNMOSトランジスタT1 と抵抗R2 およびNM
OSトランジスタT2 とがそれぞれ直列に接続される。
また、抵抗R1 およびR2 はそれぞれ電源に接続され
る。トランジスタT1 およびT 2 のソースは互いに接続
されて、トランジスタT5 のドレインに接続される。ト
ランジスタT5 のソースは接地される。トランジスタT
1 のゲートは抵抗R2 とトランジスタT2 との接点(ノ
ード)Aに、トランジスタT2 のゲートは抵抗R 1 とト
ランジスタT1 との接点(ノード)Bに接続される。ま
た、トランジスタT5 のゲートは電源に接続される。こ
こで、NMOSトタンジスタT1 は本発明の最も特徴と
する部分であって、ホットキャリア感知用トランジスタ
18として機能するもので、トランジスタT1 には、本
発明の半導体集積回路の本体に用いられているNMOS
トランジスタのうち最もホットキャリアの影響を受けや
すいNMOSトランジスタと同じNMOSトランジスタ
が用いられる。
In the sense amplifier block 12, a resistor R1
And NMOS transistor T1And resistance RTwoAnd NM
OS transistor TTwoAre connected in series.
The resistance R1And RTwoAre connected to power
You. Transistor T1And T TwoSources connected to each other
The transistor TFiveConnected to the drain of G
Lanista TFiveAre grounded. Transistor T
1Is a resistor RTwoAnd transistor TTwoContact with
Mode) A, transistor TTwoIs a resistor R 1And to
Lanista T1Is connected to a contact (node) B. Ma
The transistor TFiveAre connected to a power supply. This
Here, the NMOS transistor T1Is the most characteristic of the present invention.
The hot carrier sensing transistor
18 and the transistor T1The book
NMOS used in the body of the semiconductor integrated circuit of the invention
Most of the transistors are affected by hot carriers
The same NMOS transistor as the pan NMOS transistor
Is used.

【0014】入力部14は、モニタ信号Mを入力する入
力端子20と、入力端子20に接続されるインバータ2
2と、ゲートにインバータ22の反転モニタ信号出力
(Mバー)が入力されるNMOSトランジスタT4 と、
トランジスタT4 と電源との間に直列接続される抵抗R
4 とを有する。ここで、トランジスタT4 の他方の電極
(ソース)は抵抗R2 とトランジスタT2 との間の接点
Aに接続される。
The input section 14 has an input terminal 20 for inputting a monitor signal M, and an inverter 2 connected to the input terminal 20.
2, an NMOS transistor T 4 whose gate receives the inverted monitor signal output (M bar) of the inverter 22,
Resistor R connected in series between the transistor T 4 and the power source
And 4 . Here, the other electrode of the transistor T 4 (source) is connected to the contact point A between the resistor R 2 and the transistor T 2.

【0015】出力部16は、抵抗R1 とホットキャリア
効果感知用トランジスタT1 との間の接点Bに接続さ
れ、そのゲートがモニタ信号Mを入力する入力端子20
と接続されるトランジスタT3 と、このトランジスタT
3 の他方の電極(ソース)に接続されるバッファアンプ
24と、バッファアンプ24の反転出力を寿命信号Sと
して出力する出力端子26とを有している。
The output section 16 is connected to a contact point B between the resistor R 1 and the hot carrier effect sensing transistor T 1, and has a gate connected to an input terminal 20 for inputting the monitor signal M.
The transistor T 3 which is connected to this transistor T
3 has a buffer amplifier 24 connected to the other electrode (source) and an output terminal 26 for outputting an inverted output of the buffer amplifier 24 as a lifetime signal S.

【0016】センスアンプブロック12は、差動型セン
スアンプを構成しており、これを構成している抵抗
1 ,R2 ,NMOSトランジスタT2 ,T3 ,T4
どを調整することにより、ホットキャリア効果感知用ト
ランジスタ18(T1 )のしきい値(スレッシホルド電
圧Vth)の変動、すなわち劣化(低下)検出するもの
である。
The sense amplifier block 12 constitutes a differential sense amplifier. By adjusting the resistors R 1 and R 2 , the NMOS transistors T 2 , T 3 and T 4 , which constitute this differential amplifier, This is to detect a change in the threshold value (threshold voltage V th ) of the hot carrier effect sensing transistor 18 (T 1 ), that is, a deterioration (decrease).

【0017】ここで、差動型センスアンプを構成するホ
ットキャリア効果感知用トランジスタ18(T1 )とし
ては、本発明の感知回路が内蔵された半導体集積回路
(LSI)の中のトランジスタのうち最もホットキャリ
ア効果を受けやすいトランジスタが用いられる。このよ
うなホットキャリアの影響を受けやすいトランジスタと
しては、チャネル幅(チャネル長、ゲート長)が狭いト
ランジスタ、例えば1.5μm以下、特に1.0μm以
下のMOSトランジスタが挙げられ、MOSトランジス
タではPMOSトランジスタよりもNMOSトランジス
タの方が影響を受けやすい。この他、デザインルールの
線幅は狭い方が、例えば1.0μmデザインルールより
は0.8μmデザインルールの方がホットキャリアの影
響を受けやすいし、また、ホットキャリアの影響は、ト
ランジスタの形状、構造、製造方法に依存する。従っ
て、半導体集積回路の設計およびプロセスの段階で、ホ
ットキャリアの影響を最も受けやすいトランジスタを特
定または選定することができ、それと同一のトランジス
タをホットキャリア効果感知用トランジスタ18
(T1)として用いることができる。
Here, the hot carrier effect sensing transistor 18 (T 1 ) constituting the differential sense amplifier is the most transistor among semiconductor integrated circuits (LSI) incorporating the sensing circuit of the present invention. A transistor which is easily affected by the hot carrier effect is used. Such a transistor which is easily affected by hot carriers includes a transistor having a narrow channel width (channel length, gate length), for example, a MOS transistor having a width of 1.5 μm or less, particularly 1.0 μm or less. The NMOS transistor is more susceptible than the NMOS transistor. In addition, when the line width of the design rule is narrower, for example, the 0.8 μm design rule is more susceptible to hot carriers than the 1.0 μm design rule. Depends on structure and manufacturing method. Therefore, at the stage of designing and processing a semiconductor integrated circuit, it is possible to specify or select a transistor most susceptible to the effects of hot carriers, and to replace the same transistor with the hot carrier effect sensing transistor 18.
(T 1 ).

【0018】ここで、図1に示す差動型センスアンプブ
ロック12は、抵抗R1 およびR2に流れる電流を比較
するものであるので、感知用トランジスタT1 とトラン
ジスタT2 とは同じしきい値Vthである必要があるが、
ホットキャリア効果によって感知用トランジスタT1
しきい値がだんだん低下し、両者のしきい値の差がある
レベル以上になると、センスアンプのバランスが反転
し、この反転をアラーム信号として出力部16から外部
に出力する。なお、感知回路10で検出されるホットキ
ャリア効果感知用トランジスタ18(T1 )のしきい値
(Vth)の劣化(低下)レベルは、上述したように抵抗
1 ,R2 の抵抗値、トランジスタT5 の大きさを調整
することによってホットキャリア効果感知用トンラジス
タT1 に流れる電流を変えることにより設定されるが、
このトランジスタ18と同じトランジスタを用いる半導
体集積回路、例えばCPUなどに常時アクセスしている
主要回路や周辺回路に誤動作、機能停止や動作停止を生
じさせるレベルであるのが好ましい。より好ましくは、
このレベルより少し上(停止直前)のレベルに設定して
おくのがよい。また、LSIの寿命、例えば10年を想
定して、感知用トランジスタ18(T1 )のしきい値の
低下レベルを感知するようにしてもよい。
Since the differential sense amplifier block 12 shown in FIG. 1 compares the currents flowing through the resistors R 1 and R 2 , the sensing transistor T 1 and the transistor T 2 have the same threshold. The value must be V th ,
Threshold is gradually lowered in the sensing transistors T 1 by a hot carrier effect, becomes more than a certain level difference between the threshold, the balance of the sense amplifier is inverted, from the output unit 16 to the inversion as an alarm signal Output to the outside. The deterioration (decrease) level of the threshold value (V th ) of the hot carrier effect sensing transistor 18 (T 1 ) detected by the sensing circuit 10 is determined by the resistance values of the resistors R 1 and R 2 , as described above. Although set by varying the current flowing through the hot carrier effect sensing Tonrajisuta T 1 by adjusting the size of the transistor T 5,
The level is preferably such that a main circuit or a peripheral circuit that always accesses a semiconductor integrated circuit using the same transistor as the transistor 18, such as a CPU, malfunctions, stops functioning, or stops operating. More preferably,
It is better to set a level slightly higher than this level (just before stopping). Further, assuming the life of the LSI, for example, 10 years, the lowering level of the threshold value of the sensing transistor 18 (T 1 ) may be sensed.

【0019】図1に示す感知回路10において、初期時
には、感知用NMOSトランジスタ18(T1 )に対し
て差動型センスアンプからなるブロック1を構成する抵
抗R 1 、R2 、NMOSトランジスタT2 、T5 などの
サイズを調整し、感知用トランジスタ18(T1 )がオ
フ(OFF)し、トランジスタT2 はオン(ON)する
ようにしておく。従って、この時、各々のゲート電位に
等しい接点AおよびBの電位は、それぞれトランジスタ
1 およびT2 のしきい値(Vth)より低電位および高
電位である。
In the sensing circuit 10 shown in FIG.
The sensing NMOS transistor 18 (T1) For
To form a block 1 comprising a differential sense amplifier.
Anti-R 1, RTwo, NMOS transistor TTwo, TFiveSuch as
The size is adjusted, and the sensing transistor 18 (T1) Is
(OFF) and the transistor TTwoTurns on
So that Therefore, at this time, each gate potential
The potentials of equal contacts A and B are
T1And TTwoThreshold (Vth) Lower potential and higher
Potential.

【0020】ここで、本発明の半導体集積回路の動作時
(通電時)には、入力部14の入力端子20からロウレ
ベル(LOW)のモニタ信号Mが入力されると、トラン
ジスタT3 のゲートにはそのままロウレベル(L)信号
が入力され、トンラジスタT 4 のゲートにはインバータ
22で反転されたハイレベル(HIGH)の信号が入力
される。このため、トランジスタT3 はオフ、トランジ
スタT4 はオンとなる。その結果、接点Aはハイレベル
(H)となるので、トランジタT1 のゲートはハイレベ
ル(H)となり、感知用トランジスタ18(T1 )はオ
ンする。この時、電源から、抵抗R1 、トランジスタT
1 、T5 を通って接地まで電流が流れる。一方、感知用
トランジスタ18(T1 )がオンすることから、接点B
の電位がロウレベル(L)となりトランジスタT2 はオ
フしてしまう。なお、この時、トランジスタT3 はオフ
となっているので、接点Bの電位の変化は出力端子26
に伝わらず、出力端子26から寿命信号Sが出力される
ことはない。
Here, during operation of the semiconductor integrated circuit of the present invention,
(When power is supplied), the input terminal 20
When the bell (LOW) monitor signal M is input, the
Jista TThreeLow level (L) signal as it is
Is input, and the Tonradista T FourInverter at the gate
High level (HIGH) signal inverted at 22 is input
Is done. Therefore, the transistor TThreeOff, transi
Star TFourTurns on. As a result, contact A is at high level
(H), the transitor T1The gate is high level
(H), and the sensing transistor 18 (T1) Is oh
On. At this time, the resistor R1, Transistor T
1, TFiveThe current flows through to the ground. Meanwhile, for sensing
Transistor 18 (T1) Turns on, the contact B
Becomes low level (L) and the transistor TTwoHa
I will. At this time, the transistor TThreeIs off
, The change in the potential of the contact B is
, The life signal S is output from the output terminal 26.
Never.

【0021】このように、本発明の半導体集積回路への
通電時には、常に感知用トランジスタ(T1 )はオン状
態となるように構成される。このため、ホットキャリア
等の影響により経時的に感知用トランジスタT1 のしき
い値(スレッシホルド電圧)が低下してくる。この時、
定期的もしくは必要な時に応じて、モニタ信号Mをロウ
レベル(L)からハイレベル(H)として感知用トラン
ジスタ18(T1 )の状態のモニタを行う。
As described above, the structure is such that the sensing transistor (T 1 ) is always turned on when the semiconductor integrated circuit of the present invention is energized. Thus, over time the sensing transistor T 1 of the threshold (Suresshihorudo voltage) is lowered by influence of hot carriers. At this time,
Periodically or as needed, the monitor signal M is changed from a low level (L) to a high level (H) to monitor the state of the sensing transistor 18 (T 1 ).

【0022】寿命モニタ時にモニタ信号Mをハイレベル
(H)にすると、トランジスタT3のゲートはHとな
り、トランジスタT3 はオンとなり、一方、トンラジス
タT4のゲートは反転モニタ信号(Mバー)のLとなる
ので、トランジスタT4はオフとなり、抵抗R4 は切り
離されることになる。その結果、接点Bの電位の変化を
寿命信号Sとして出力端子26から出力することが可能
となる。ここで、抵抗R 2 の抵抗値を抵抗R1 の抵抗値
より大きく(R2 >R1 )かつ感知用トランジスタT1
とトランジスタT2 のしきい値を等しく(Vth(T1
=Vth(T2 ))しておく、あるいは抵抗R1 とR2
抵抗値を等しくかつトランジスタT2 のしきい値を感知
用トランジスタT1 のしきい値より大きく(V
th(T2 )>Vth(T1 ))しておくと、感知用トンラ
ジスタT1 の寿命がきていなければ(そのしきい値が予
め設定された設定値よりも劣化していなければ)、通電
時と同様に感知用トランジスタT1 はオン、トランジス
タT2 はオフとなるので接点Aの電位はハイレベル
(H)となり、接点Bの電位は、ロウレベル(L)とな
る。その結果、接点Bの電位がトンラジスタT3 、バッ
ファアンプ24を通って出力端子26に伝送されるの
で、寿命信号Sはロウレベル(L)となる。従って、寿
命モニタ時に感知用トランジスタT1 のしきい値の変動
(劣化)が予め設定された設定値よりも小さいと、出力
部16の出力端子26からLレベルの寿命信号Sが出力
される。
When the life is monitored, the monitor signal M is set to the high level.
(H), the transistor TThreeGate is H
The transistor TThreeTurns on, while Tonradis
TFourGate becomes L of the inverted monitor signal (M bar)
So the transistor TFourIs turned off and the resistance RFourCut
Will be separated. As a result, the change in the potential of the contact B is
Can be output from output terminal 26 as life signal S
Becomes Where the resistance R TwoThe resistance value of R1Resistance value
Greater (RTwo> R1) And the sensing transistor T1
And transistor TTwoEqual to (Vth(T1)
= Vth(TTwo)) Or the resistance R1And RTwoof
Transistor TTwoSensing the threshold of
Transistor T1Greater than the threshold of (V
th(TTwo)> Vth(T1)) If you keep it, it will be used for sensing
Jista T1If the life of the
(If it has not deteriorated below the set value),
As in the case of the sensing transistor T1Is on, Transis
TTwoIs turned off, the potential of the contact A is high level
(H), and the potential of the contact B becomes the low level (L).
You. As a result, the potential of the contact B becomesThree,
Is transmitted to the output terminal 26 through the
Then, the life signal S becomes low level (L). Therefore, longevity
Transistor T for sensing at the time of life monitoring1Fluctuation of threshold
If (deterioration) is smaller than a preset value, output
L level life signal S is output from output terminal 26 of section 16
Is done.

【0023】これに対し、寿命モニタ時に、すなわち、
モニタ信号MをHレベルにする時には、ホットキャリア
効果によってホットキャリア効果感知用トランジスタT
1 のしきい値の変動(劣化)が予め設定された設定値よ
り大きくなり、スレッシホルド電圧Vth(T1 )が増大
してくると、すなわち感知用トンラジスタT1 に寿命が
くると、感知用トランジスタT1 がオフし、トランジス
タT2 がオンすることになる。このため接点Bの電位は
寿命がくる前のLレベルからHレベルに変化し、これが
トランジスタT3 を通り、バッファアンプ24で整形さ
れ、出力パッド26から出力される寿命信号Sが初期値
のLレベルから、寿命アラーム信号であるHレベルとな
り、感知用トランジスタ特性が設定値以上に変動し寿命
がきたことを検知する。こうして、半導体集積回路が停
止したり、その構成要素やそれらの機能が停止する前
に、これらを構成しているトランジスタ特性の変動を予
め検知することができる。
On the other hand, when the life is monitored, that is,
When the monitor signal M is set to the H level, the hot carrier effect sensing transistor T
When the variation (deterioration) of the threshold value of 1 becomes larger than a preset value, and the threshold voltage V th (T 1 ) increases, that is, when the life of the sensing transistor T 1 becomes longer, the sensing voltage becomes lower. transistor T 1 is turned off, so that the transistor T 2 is turned on. Therefore, the potential of the contact B changes from the L level before the end of the life to the H level, passes through the transistor T 3 , is shaped by the buffer amplifier 24, and the life signal S output from the output pad 26 has the initial value of L. From the level, it becomes H level which is a life alarm signal, and it is detected that the characteristic of the sensing transistor fluctuates beyond the set value and the life has come. In this way, before the semiconductor integrated circuit stops or its components or their functions stop, it is possible to detect in advance the fluctuations in the characteristics of the transistors that make up these components.

【0024】図1に示す例では、感知用トランジスタ1
8(T1 )の特性(しきい値)劣化が所定レベルに達し
ていない時、感知回路10は寿命信号SとしてLレベル
信号を出力し、特性劣化が所定レベルを超えた時にHレ
ベルの寿命アラーム信号を出力するように構成している
が、本発明はこれに限定されず、逆に寿命アラーム信号
をLレベルとし、特性劣化が所定レベルに達していない
時の寿命信号をHレベルとしてもよい。また、図示例で
は、Nチャンネルトランジスタ、すなわちNMOSトラ
ンジスタを用いているが、本発明はこれに限定されず、
Pチャンネルトランジスタ、すなわちPMOSトランジ
スタを用いても、バイポーラトランジスタを用いてもよ
いことはもちろんである。また、図1に示す例では、ト
ランジスタT1 ,T2 ,T4 の負荷として、それぞれ抵
抗R1 ,R2 ,R4 を用いているが、本発明はこれに限
定されず、抵抗R1 ,R2 ,R4 の代わりに図2に示す
ようにそれぞれ負荷トランジスタTP1,TP2,TP3を用
いてもよい。ここで、負荷トランジスタTP1,TP2,T
P3の各ゲートは接地される。
In the example shown in FIG. 1, the sensing transistor 1
When the characteristic (threshold) deterioration of 8 (T 1 ) does not reach the predetermined level, the sensing circuit 10 outputs an L level signal as the life signal S, and when the characteristic deterioration exceeds the predetermined level, the H level life Although an alarm signal is configured to be output, the present invention is not limited to this. Conversely, the life alarm signal may be set to L level, and the life signal when the characteristic deterioration has not reached the predetermined level may be set to H level. Good. In the illustrated example, an N-channel transistor, that is, an NMOS transistor is used, but the present invention is not limited to this.
It goes without saying that a P-channel transistor, that is, a PMOS transistor or a bipolar transistor may be used. Further, in the example shown in FIG. 1, as the load of the transistors T 1, T 2, T 4, although each with resistors R 1, R 2, R 4, the invention is not limited to this, the resistance R 1 , R 2 and R 4 may be replaced by load transistors T P1 , T P2 and T P3 , respectively, as shown in FIG. Here, load transistors T P1 , T P2 , T
Each gate of P3 is grounded.

【0025】次に、上述したホットキャリア効果感知回
路を組み込んだ本発明の第2の態様の半導体集積回路を
図3に示す。同図に示す半導体集積回路(ICまたはL
SI)30は、その内部回路(システム)として、図1
に示すホットキャリア効果感知回路10と、この感知回
路10に送るためのモニタ信号Mを発生するタイマ32
と、この半導体集積回路30の主要な機能を発揮する主
要回路34と、この主要回路36の周辺に設けられる周
辺回路36と、感知回路10の出力する寿命信号Sを制
御(コントロール)信号とし、周辺回路36の出力の反
転信号を入力とする3ステート・ゲート38とを有す
る。
Next, FIG. 3 shows a semiconductor integrated circuit according to a second embodiment of the present invention incorporating the above-described hot carrier effect sensing circuit. The semiconductor integrated circuit (IC or L
SI) 30 as its internal circuit (system) as shown in FIG.
And a timer 32 for generating a monitor signal M to be sent to the hot carrier effect sensing circuit 10 shown in FIG.
And a main circuit 34 that performs the main functions of the semiconductor integrated circuit 30, a peripheral circuit 36 provided around the main circuit 36, and a life signal S output from the sensing circuit 10 as a control signal. A three-state gate 38 to which an inverted signal of the output of the peripheral circuit 36 is input.

【0026】ここで、タイマ32は、ホットキャリア効
果感知回路10のホットキャリア感知用トランジスタ1
8(T1 )の特性劣化(しきい値の低下)検出するモ
ニタタイミングを決定するモニタ信号Mを発生する。主
要回路34は、例えば、CPUが直接繋がるような信号
を処理し、主要な機能を発揮する回路であって、感知回
路10の感知用トランジスタ18(T1 )と同じトラン
ジスタを最もホットキャリアの影響を受けやすいトラン
ジスタとして用いている回路である。周辺回路36は、
例えば、ランプを点灯するなどのシステムの機能の一部
を発揮する回路である。
Here, the timer 32 is connected to the hot carrier sensing transistor 1 of the hot carrier effect sensing circuit 10.
8 characteristic degradation (decrease in threshold) of (T 1) for generating a monitor signal M which determines the monitor timing detected. The main circuit 34 is, for example, a circuit which processes a signal directly connected to the CPU and exerts a main function. The main circuit 34 uses the same transistor as the sensing transistor 18 (T 1 ) of the sensing circuit 10 under the influence of the hot carrier. This is a circuit that is used as a transistor that is easily affected. The peripheral circuit 36
For example, it is a circuit that performs a part of the function of the system such as turning on a lamp.

【0027】図示の半導体集積回路30においては、タ
イマ32から出力され、感知回路10に入力されるモニ
タ信号MがHレベルである寿命モニタ時に、感知用トラ
ンジスタ18(T1 )の寿命がきていなければ、感知回
路10から出力される寿命信号SはLレベルであり、3
ステート・ゲート38の制御端子にはLレベル信号が入
力されるので、3ステート・ゲート38の入力端子に入
力される周辺回路36からの出力信号は、そのまま3ス
テート・ゲート38から出力される。従って、周辺回路
36の機能が停止されることはない。なお、モニタ信号
がLレベルの通電時(LSIの動作時)においては、初
期時と同様に感知回路10から、寿命信号Sは出力され
ることはないので、3ステート・ゲート38の制御端子
はLレベルであり、周辺回路36の出力が3ステート・
ゲート38からそのまま出力され、周辺回路36の機能
が阻害されることはない。
In the illustrated semiconductor integrated circuit 30, when the monitor signal M output from the timer 32 and input to the sensing circuit 10 is at the H level, the life of the sensing transistor 18 (T 1 ) must be longer. For example, the life signal S output from the sensing circuit 10 is at L level,
Since an L level signal is input to the control terminal of the state gate 38, an output signal from the peripheral circuit 36 input to the input terminal of the three-state gate 38 is output from the three-state gate 38 as it is. Therefore, the function of the peripheral circuit 36 is not stopped. When the monitor signal is at the L level (when the LSI is operating), the life signal S is not output from the sensing circuit 10 as in the initial state, so the control terminal of the three-state gate 38 is L level, and the output of the peripheral circuit 36 has three states.
The signal is output from the gate 38 as it is, and the function of the peripheral circuit 36 is not hindered.

【0028】これに対し、感知回路10の感知用トラン
ジスタ18(T1 )の特性(しきい値Vth)劣化が所定
レベルを超えた時、感知回路10から出力される寿命信
号SはHレベルの寿命アラーム信号となるため、周辺回
路36の出力がHレベル信号であってもLレベル信号で
あっても3ステート・ゲート38からの出力はハイイン
ピーダンス状態となって、周辺回路36の機能が停止す
る。このように、感知回路10からの出力信号Sが寿命
アラーム信号である場合には、この寿命アラーム信号を
用いて図示例では周辺回路36の出力を切り離してハイ
インピーダンス状態に固定して半導体集積回路30の一
部の機能を停止させるように構成することにより、例え
ばCPUなどに常時アクセスしている主要回路34は機
能停止や誤動作等を生じさせることがない。従って、最
もホットキャリア効果の影響を受けやすいトランジスタ
の劣化が原因で半導体集積回路30全体、すなわちシス
テム全体が停止したり、誤動作したりすることはない。
On the other hand, when the characteristic (threshold value V th ) of the sensing transistor 18 (T 1 ) of the sensing circuit 10 deteriorates beyond a predetermined level, the life signal S output from the sensing circuit 10 becomes H level. , The output from the 3-state gate 38 is in a high-impedance state regardless of whether the output of the peripheral circuit 36 is an H-level signal or an L-level signal. Stop. As described above, when the output signal S from the sensing circuit 10 is a lifetime alarm signal, the output of the peripheral circuit 36 is cut off and fixed to a high impedance state in the illustrated example by using the lifetime alarm signal. By arranging such that some of the functions of the main circuit 30 are stopped, the main circuit 34 constantly accessing the CPU, for example, does not stop functioning or malfunction. Therefore, the entire semiconductor integrated circuit 30, that is, the entire system does not stop or malfunction due to deterioration of the transistor which is most susceptible to the hot carrier effect.

【0029】なお、上述した例では、感知回路10から
出力される寿命信号がHレベル信号である時寿命アラ
ーム信号としたが、寿命アラーム信号としてLレベル信
号を用いてもよいことはもちろんである。さらに、図示
例では寿命信号Sを制御信号とする3ステート・ゲート
38を用い、寿命信号Sによって周辺回路36の出力を
制御し、寿命信号SがHレベルの寿命アラーム信号であ
る時、3ステート・ゲートの出力をハイインピーダンス
状態にして切り離し、周辺回路36の機能を停止するよ
うに構成したが、本発明はこれに限定されず、Hレベル
の寿命アラーム信号入力時に3ステート・ゲートの出力
を強制的にLレベルにしてもよい。また、図示例では、
寿命アラーム信号によって周辺回路36の機能を停止す
る手段として3ステート・ゲートを用いているが、本発
明はこれに限定されず、寿命信号Sが寿命アラーム信号
(H/L)である時、周辺回路の機能を停止できればど
のようなものでもよく、AND回路を用いても、OR回
路を用いてもよいし、他の論理回路を用いてもよい。
[0029] In the example described above, the life signal output from the sensing circuit 10 has a life alarm signal when an H level signal, it may be used L-level signal as a life alarm signal course is there. Further, in the illustrated example, a three-state gate 38 using the life signal S as a control signal is used, and the output of the peripheral circuit 36 is controlled by the life signal S. When the life signal S is an H-level life alarm signal, the three-state gate 38 is used. The output of the gate is set to a high impedance state and cut off, and the function of the peripheral circuit 36 is stopped. However, the present invention is not limited to this. The L level may be forcibly set. In the illustrated example,
Although a three-state gate is used as a means for stopping the function of the peripheral circuit 36 by the life alarm signal, the present invention is not limited to this. When the life signal S is the life alarm signal (H / L), Any circuit can be used as long as the function of the circuit can be stopped, and an AND circuit, an OR circuit, or another logic circuit may be used.

【0030】さらに、上述した例では、最もホットキャ
リア効果を受けやすいトランジスタの特性、例えばしき
い値(Vth)の劣化の感知(検出)に差動型センスアン
プを用いているが、本発明はこれに限定されず、トラン
ジスタの特性(例えばしきい値)の劣化を確実に感知で
きれば、どのような回路であってもよい。
Further, in the above-described example, the differential type sense amplifier is used for sensing (detecting) deterioration of the characteristics of the transistor which is most susceptible to the hot carrier effect, for example, the threshold value (V th ). The present invention is not limited to this, and any circuit may be used as long as deterioration of the characteristics (for example, threshold value) of the transistor can be reliably detected.

【0031】[0031]

【発明の効果】以上詳述したように、本発明によれば、
半導体集積回路(LSI)において、ホットキャリア等
の影響によりトランジスタ、例えばMOSトランジスタ
が経時的に特性変動すなわち特性劣化する可能性のある
ものに、LSIの通電時に継続的にトランジスタを動作
させ、特性変動が初期に設定した値以上になった時に寿
命アラーム信号(“H/L”)を出すホットキャリア効
果感知回路を内蔵させることにより、年々微細化してく
るLSIを構成しているトランジスタ(MOSトランジ
スタ)の欠点である経時的な特性変動により、使用時に
LSIが突然誤動作したり動かなくなったりする寿命を
各々のLSIについてモニタできる様にし、これらの問
題が発生する以前に寿命アラーム信号を出し、ユーザに
LSIの交換をうながすよにすることができる。従っ
て、現在、重要なシステム(例えば、飛行機等)ではコ
ンピュータ単位で複数動作させバックアップを行なうよ
うにしているが、本発明を適用することにより、重要な
LSIのみをバックアップとして持つことにより大幅な
システムのコストダウンを可能にする。
As described in detail above, according to the present invention,
In a semiconductor integrated circuit (LSI), when a transistor, for example, a MOS transistor, whose characteristics may change over time due to the influence of hot carriers or the like, the characteristics of which may deteriorate, the transistor is continuously operated when the LSI is energized, and the characteristics change. A transistor (MOS transistor) that constitutes an LSI that is miniaturized year by year by incorporating a hot carrier effect sensing circuit that outputs a life alarm signal ("H / L") when the value of the signal becomes equal to or more than an initially set value. Due to the characteristic fluctuation over time, which is a drawback of the above, it is possible to monitor the life of each LSI in which the LSI suddenly malfunctions or stops operating at the time of use, and issues a life alarm signal to the user before these problems occur. It is possible to prompt the exchange of the LSI. Therefore, at present, in important systems (for example, airplanes), a plurality of computers are operated to perform backup, but by applying the present invention, a significant system is provided by having only important LSIs as backups. Costs can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る半導体集積回路に内蔵されるホ
ットキャリア効果感知回路の一実施例の構成回路図であ
る。
FIG. 1 is a configuration circuit diagram of an embodiment of a hot carrier effect sensing circuit built in a semiconductor integrated circuit according to the present invention.

【図2】 本発明に係る半導体集積回路に内蔵されるホ
ットキャリア効果感知回路の別の実施例の構成回路図で
ある。
FIG. 2 is a configuration circuit diagram of another embodiment of a hot carrier effect sensing circuit built in a semiconductor integrated circuit according to the present invention.

【図3】 本発明に係る半導体集積回路の一実施例のブ
ロック図である。
FIG. 3 is a block diagram of one embodiment of a semiconductor integrated circuit according to the present invention.

【符号の説明】 10 ホットキャリア効果感知回路 12 センスアンプブロック 14 入力部 16 出力部 18 ホットキャリア効果感知用トランジスタ 20 入力端子 22 インバータ 24 バッファアンプ 26 出力端子 30 半導体集積回路 32 タイマ 34 主要回路 36 周辺回路 38 3ステート・ゲート R1 ,R2 ,R4 抵抗 T1 ,T2 ,T3 ,T4 ,T5 NMOSトランジスタ TP1,TP2,TP3 負荷トランジスタDESCRIPTION OF SYMBOLS 10 Hot carrier effect sensing circuit 12 Sense amplifier block 14 Input unit 16 Output unit 18 Hot carrier effect sensing transistor 20 Input terminal 22 Inverter 24 Buffer amplifier 26 Output terminal 30 Semiconductor integrated circuit 32 Timer 34 Main circuit 36 Peripheral circuit 38 three-state gates R 1, R 2, R 4 resistance T 1, T 2, T 3 , T 4, T 5 NMOS transistor T P1, T P2, T P3 load transistor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−291475(JP,A) 特開 平3−228360(JP,A) 特開 昭62−32641(JP,A) 特表 平1−500785(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 G01R 31/26 H01L 27/04 H03F 3/45 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-291475 (JP, A) JP-A-3-228360 (JP, A) JP-A-62-32641 (JP, A) 500785 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/822 G01R 31/26 H01L 27/04 H03F 3/45

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ホットキャリアによる経時的特性変動があ
るトランジスタを有する半導体集積回路であって、前記
トランジスタと同じトランジスタをホットキャリア感知
用トランジスタとして用い、該半導体集積回路への通電
時には常にこのホットキャリア感知用トランジスタをオ
ン状態とし、該ホットキャリア感知用トランジスタの特
性変動が初期設定値以上となった時に寿命信号を発生す
るホットキャリア効果感知回路を設けたことを特徴とす
る半導体集積回路。
1. A semiconductor integrated circuit having a transistor whose characteristics vary with time due to hot carriers, wherein the same transistor as the transistor is used as a hot carrier sensing transistor, and power is supplied to the semiconductor integrated circuit.
Sometimes this hot carrier sensing transistor is always off.
And a hot carrier effect sensing circuit for generating a lifetime signal when a characteristic variation of the hot carrier sensing transistor becomes equal to or greater than an initial set value.
【請求項2】前記ホットキャリア効果感知回路が、差動
型センスアンプである請求項1に記載の半導体集積回
路。
2. The semiconductor integrated circuit according to claim 1, wherein said hot carrier effect sensing circuit is a differential sense amplifier.
【請求項3】ホットキャリアによる経時的特性変動があ3. A characteristic variation with time due to hot carriers.
るトランジスタを有する半導体集積回路であって、前記A semiconductor integrated circuit having a transistor,
トランジスタと同じトランジスタをホットキャリア感知Hot carrier sensing for the same transistor as the transistor
用トランジスタとして用い、このホットキャリア感知用For hot carrier sensing
トランジスタの特性変動が初期設定値以上となった時にWhen the transistor characteristic fluctuation exceeds the initial set value
寿命信号を発生する、差動型センスアンプからなるホッA hot sensor consisting of a differential sense amplifier that generates a life signal
トキャリア効果感知回路を設けたことを特徴とする半導Semiconductor with a carrier effect sensing circuit
体集積回路。Body integrated circuit.
【請求項4】ホットキャリアによる経時的特性変動があ
るトランジスタが組み込まれた主要回路と、周辺回路
、前記トランジスタと同じトランジスタをホットキャ
リア感知用トランジスタとして用い、このホットキャリ
ア感知用トランジスタの特性変動が初期設定値以上とな
った時に寿命信号を発生するホットキャリア効果感知回
路を設け、前記ホットキャリア効果感知回路の発生する
寿命信号によって前記周辺回路を停止するよう構成した
ことを特徴とする半導体集積回路。
4. A characteristic variation with time due to hot carriers.
The main circuit in which the transistor is incorporated, the peripheral circuit and the same transistor as the hot transistor
This hot carrier is used as a rear sensing transistor.
A If the characteristic fluctuation of the sensing transistor
Hot carrier effect detection circuit that generates a life signal when
The road is provided, a semiconductor integrated circuit, characterized in that configured to stop the peripheral circuit by generating for life signal of the hot carrier effect sensing circuit.
JP16062093A 1993-06-30 1993-06-30 Semiconductor integrated circuit Expired - Fee Related JP3299815B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16062093A JP3299815B2 (en) 1993-06-30 1993-06-30 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16062093A JP3299815B2 (en) 1993-06-30 1993-06-30 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH0778940A JPH0778940A (en) 1995-03-20
JP3299815B2 true JP3299815B2 (en) 2002-07-08

Family

ID=15718874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16062093A Expired - Fee Related JP3299815B2 (en) 1993-06-30 1993-06-30 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP3299815B2 (en)

Also Published As

Publication number Publication date
JPH0778940A (en) 1995-03-20

Similar Documents

Publication Publication Date Title
EP0157905B1 (en) Semiconductor device
JP3238562B2 (en) Semiconductor integrated circuit
KR100282380B1 (en) Method and apparatus for reducing disturbances on an integrated circuit
US6414521B1 (en) Sense amplifier systems and methods
JP4181695B2 (en) Regulator circuit
US20070146023A1 (en) Reset signal generating circuit and semiconductor integrated circuit device
US5982225A (en) Hot electron compensation for improved MOS transistor reliability
JP3299815B2 (en) Semiconductor integrated circuit
JPH06112802A (en) Output buffer circuit
JP4620480B2 (en) Semiconductor device
JPH10163852A (en) Input-output circuit of semiconductor device
JP3565067B2 (en) Power supply circuit for CMOS logic
US6891419B2 (en) Methods and apparatus for employing feedback body control in cross-coupled inverters
JPH118928A (en) Short-circuit preventing circuit
JP3909542B2 (en) Voltage detector
JPH05152936A (en) Logic circuit
JP2000268574A (en) Semiconductor memory
JP2758735B2 (en) Logic circuit
KR0136421B1 (en) Output of suppressing noise
US6335650B1 (en) Method and apparatus for adjusting time delays in circuits with multiple operating supply voltages
JP2848324B2 (en) Source follower circuit
US6337827B1 (en) Voltage-dropping power unit for semiconductor memory device
KR100243306B1 (en) Output buffer circuit
KR0147469B1 (en) Output noise decreasing circuit
JPH09161486A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

LAPS Cancellation because of no payment of annual fees