JP3295880B2 - ビデオ信号の時間圧縮または時間伸長を容易にする装置 - Google Patents
ビデオ信号の時間圧縮または時間伸長を容易にする装置Info
- Publication number
- JP3295880B2 JP3295880B2 JP09177191A JP9177191A JP3295880B2 JP 3295880 B2 JP3295880 B2 JP 3295880B2 JP 09177191 A JP09177191 A JP 09177191A JP 9177191 A JP9177191 A JP 9177191A JP 3295880 B2 JP3295880 B2 JP 3295880B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- value
- signal
- accumulator
- compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
- H04N7/122—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line
- H04N7/125—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line the signal segment being a picture element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ビデオ信号の時間伸長
／圧縮システムにおいて出力ビデオ信号サンプルの補間
を補助するための補助信号を発生する装置に関する。
／圧縮システムにおいて出力ビデオ信号サンプルの補間
を補助するための補助信号を発生する装置に関する。
【０００２】
【発明の背景】ビデオ信号ラスターのマッピングに使わ
れるビデオ信号の時間圧縮と時間伸長装置の１つの型式
は、エム・エイ・イスナーディ（Ｍ．Ａ・Ｉｓｎａｒｄ
ｉ）氏に付与された米国特許第４，８５５，８１１号に
示されている。イスナーディ氏の特許に示されている装
置には、４×ｆＳＣの周波数で動作するピクセル・カウ
ンタが含まれている。ここでｆＳＣは色副搬送波周波数
（ＮＴＳＣテレビジョン方式では３．５８ＭＨｚ）であ
る。このピクセル・カウンタは、ビデオ・ラスター上に
おけるピクセルの位置を表す出力書込みアドレス信号Ｍ
を供給する。この書込みアドレス信号はＰＲＯＭに供給
される。ＰＲＯＭの中にはルック・アップ表が入ってお
り、この表の中には、実行されるラスター・マッピング
の性質（例えば、圧縮あるいは伸長）に依り異なるプロ
グラムされた値が入っている。ＰＲＯＭは書込みアドレ
ス信号に応答し、整数を表す出力読出しアドレス信号Ｎ
とゼロに等しいかゼロよりも大きいが１よりも小さい分
数を表す出力信号ＤＸを供給する。
れるビデオ信号の時間圧縮と時間伸長装置の１つの型式
は、エム・エイ・イスナーディ（Ｍ．Ａ・Ｉｓｎａｒｄ
ｉ）氏に付与された米国特許第４，８５５，８１１号に
示されている。イスナーディ氏の特許に示されている装
置には、４×ｆＳＣの周波数で動作するピクセル・カウ
ンタが含まれている。ここでｆＳＣは色副搬送波周波数
（ＮＴＳＣテレビジョン方式では３．５８ＭＨｚ）であ
る。このピクセル・カウンタは、ビデオ・ラスター上に
おけるピクセルの位置を表す出力書込みアドレス信号Ｍ
を供給する。この書込みアドレス信号はＰＲＯＭに供給
される。ＰＲＯＭの中にはルック・アップ表が入ってお
り、この表の中には、実行されるラスター・マッピング
の性質（例えば、圧縮あるいは伸長）に依り異なるプロ
グラムされた値が入っている。ＰＲＯＭは書込みアドレ
ス信号に応答し、整数を表す出力読出しアドレス信号Ｎ
とゼロに等しいかゼロよりも大きいが１よりも小さい分
数を表す出力信号ＤＸを供給する。
【０００３】ＰＲＯＭは、蓄えられた信号Ｎの値の関数
としてビデオ信号の伸長あるいは圧縮を可能にする。従
って、読出しアドレス信号Ｎについてのプログラムされ
た値と分数部分ＤＸについてのプログラムされた値は、
ピクセル位置信号の整数値に応答して供給される。信号
の伸長は、読出しアドレス信号Ｎをピクセル位置信号Ｍ
よりも遅い速度で発生することにより行われる。逆に、
信号の圧縮を行うためには、読出しアドレス信号Ｎはピ
クセル位置信号よりも速い速度で発生される。読出しア
ドレス信号Ｎと書込みアドレス・ピクセル位置信号Ｍ
は、時間伸長または時間圧縮されるビデオ信号と共に複
数のメモリ・ユニットに供給される。メモリ・ユニット
からの出力は、圧縮または伸長された出力ビデオ信号を
供給する線形補間器に供給される前に、ピーキング・フ
ィルタにより処理される。このピーキング・フィルタ
は、信号ＤＸの値に依存するピーキング量を供給し、補
間器による高周波の減衰を補償する。補間器は補間され
たサンプルの分数の時間間隔に相当する信号ＤＸにも応
答する。
としてビデオ信号の伸長あるいは圧縮を可能にする。従
って、読出しアドレス信号Ｎについてのプログラムされ
た値と分数部分ＤＸについてのプログラムされた値は、
ピクセル位置信号の整数値に応答して供給される。信号
の伸長は、読出しアドレス信号Ｎをピクセル位置信号Ｍ
よりも遅い速度で発生することにより行われる。逆に、
信号の圧縮を行うためには、読出しアドレス信号Ｎはピ
クセル位置信号よりも速い速度で発生される。読出しア
ドレス信号Ｎと書込みアドレス・ピクセル位置信号Ｍ
は、時間伸長または時間圧縮されるビデオ信号と共に複
数のメモリ・ユニットに供給される。メモリ・ユニット
からの出力は、圧縮または伸長された出力ビデオ信号を
供給する線形補間器に供給される前に、ピーキング・フ
ィルタにより処理される。このピーキング・フィルタ
は、信号ＤＸの値に依存するピーキング量を供給し、補
間器による高周波の減衰を補償する。補間器は補間され
たサンプルの分数の時間間隔に相当する信号ＤＸにも応
答する。
【０００４】
【発明の概要】ビデオ信号のラスター・マッパーに関連
して、入力ピクセル・サンプル間の出力ピクセル・サン
プルの端数位置を表す補助信号（ＤＸ）を発生すること
により時間圧縮または時間伸長を容易にする、本発明に
よる装置が開示されている。マルチプレクサが、２個の
レジスタからの値をアキュムレータに選択的に供給し、
圧縮または伸長に適する方法でアキュムレータの値を制
御する。第１のレジスタは、圧縮動作モードで所定の時
間圧縮値を貯え、伸長動作モードで所定の時間伸長値を
貯える。第２のレジスタは、時間圧縮動作モードで負の
整数値を貯える。補助信号はアキュムレータの出力に供
給される。開示された装置は、時間圧縮または時間伸長
システムの複雑性を低減する上で利点があり、特に圧縮
または伸長アルゴリズムおよびメモリの必要性に関して
顕著な利点を有する。特に、圧縮を行うためにプログラ
ムされるルック・アップ表あるいは伸長を行うためにプ
ログラムされるルック・アップ表のようなメモリ装置が
必要とされない。発明の構成 時間圧縮モードにおいて所
望の時間圧縮率を表す第１の値を貯え、時間伸長モード
において所望の時間伸長率を表す第２の値を貯える第１
の記憶装置（５２）と、 前記時間圧縮モードにおいて用
いられる負の整数値を貯える第２の記憶装置（５４）
と、 アキュムレータ（５８）と、 時間圧縮モードを示す
制御信号に応答して前記第１および第２の記憶装置から
前記第１および第２の記憶装置に貯えられた値を前記ア
キュムレータに供給し、時間伸長モードを示す制御信号
に応答して前記１の記憶装置から第１の記憶装置に貯え
られた第２の値を前記アキュムレータに供給する手段
（５６）と、 前記時間圧縮モードにおいて、前記第１の
記憶装置から供給される前記第１の値の整数部分がゼロ
になるまで、前記第１の記憶装置から供給される前記第
１の値に前記負の整数値を繰り返し加え、前記時間伸長
モードにおいて、前記第１の 記憶装置から供給される前
記第２の値を繰り返し加算することにより、入力ピクセ
ル・サンプルのストリームが圧縮または伸長されて、出
力ピクセル・サンプルが発生される時間に依存する位置
を表す補助信号ＤＸ（但し、０≦ＤＸ＜１）を前記アキ
ュムレータから得る手段（５７、５９）と、から成るビ
デオ信号の時間圧縮または時間伸長を容易にするための
装置。
して、入力ピクセル・サンプル間の出力ピクセル・サン
プルの端数位置を表す補助信号（ＤＸ）を発生すること
により時間圧縮または時間伸長を容易にする、本発明に
よる装置が開示されている。マルチプレクサが、２個の
レジスタからの値をアキュムレータに選択的に供給し、
圧縮または伸長に適する方法でアキュムレータの値を制
御する。第１のレジスタは、圧縮動作モードで所定の時
間圧縮値を貯え、伸長動作モードで所定の時間伸長値を
貯える。第２のレジスタは、時間圧縮動作モードで負の
整数値を貯える。補助信号はアキュムレータの出力に供
給される。開示された装置は、時間圧縮または時間伸長
システムの複雑性を低減する上で利点があり、特に圧縮
または伸長アルゴリズムおよびメモリの必要性に関して
顕著な利点を有する。特に、圧縮を行うためにプログラ
ムされるルック・アップ表あるいは伸長を行うためにプ
ログラムされるルック・アップ表のようなメモリ装置が
必要とされない。発明の構成 時間圧縮モードにおいて所
望の時間圧縮率を表す第１の値を貯え、時間伸長モード
において所望の時間伸長率を表す第２の値を貯える第１
の記憶装置（５２）と、 前記時間圧縮モードにおいて用
いられる負の整数値を貯える第２の記憶装置（５４）
と、 アキュムレータ（５８）と、 時間圧縮モードを示す
制御信号に応答して前記第１および第２の記憶装置から
前記第１および第２の記憶装置に貯えられた値を前記ア
キュムレータに供給し、時間伸長モードを示す制御信号
に応答して前記１の記憶装置から第１の記憶装置に貯え
られた第２の値を前記アキュムレータに供給する手段
（５６）と、 前記時間圧縮モードにおいて、前記第１の
記憶装置から供給される前記第１の値の整数部分がゼロ
になるまで、前記第１の記憶装置から供給される前記第
１の値に前記負の整数値を繰り返し加え、前記時間伸長
モードにおいて、前記第１の 記憶装置から供給される前
記第２の値を繰り返し加算することにより、入力ピクセ
ル・サンプルのストリームが圧縮または伸長されて、出
力ピクセル・サンプルが発生される時間に依存する位置
を表す補助信号ＤＸ（但し、０≦ＤＸ＜１）を前記アキ
ュムレータから得る手段（５７、５９）と、から成るビ
デオ信号の時間圧縮または時間伸長を容易にするための
装置。
【０００５】
【実施例】図３と図４について説明してから図１と図２
に示す装置について説明する。図３は、入力サンプルＳ
および所望の出力Ｙに関して、３対１の時間圧縮動作を
示す。補間／圧縮されたサンプルＹ１を計算するには、
隣接する４つの入力サンプルＳ１，Ｓ２，Ｓ３，Ｓ４が
必要とされる。隣接する入力サンプルＳ４，Ｓ５，Ｓ
６，Ｓ７は次の補間されたサンプルＹ２を計算するのに
必要とされる。図４は入力サンプルＳと所望の出力サン
プルＹに関して、１対２の伸長動作を示す。補間／伸長
されたサンプルＹ１とＹ２を計算するには、隣接する４
つの入力サンプルＳ１，Ｓ２，Ｓ３，Ｓ４が必要であ
る。隣接する入力サンプルＳ２，Ｓ３，Ｓ４，Ｓ５は次
の補間／伸長された２つの出力サンプルＹ３およびＹ４
のために必要である。
に示す装置について説明する。図３は、入力サンプルＳ
および所望の出力Ｙに関して、３対１の時間圧縮動作を
示す。補間／圧縮されたサンプルＹ１を計算するには、
隣接する４つの入力サンプルＳ１，Ｓ２，Ｓ３，Ｓ４が
必要とされる。隣接する入力サンプルＳ４，Ｓ５，Ｓ
６，Ｓ７は次の補間されたサンプルＹ２を計算するのに
必要とされる。図４は入力サンプルＳと所望の出力サン
プルＹに関して、１対２の伸長動作を示す。補間／伸長
されたサンプルＹ１とＹ２を計算するには、隣接する４
つの入力サンプルＳ１，Ｓ２，Ｓ３，Ｓ４が必要であ
る。隣接する入力サンプルＳ２，Ｓ３，Ｓ４，Ｓ５は次
の補間／伸長された２つの出力サンプルＹ３およびＹ４
のために必要である。
【０００６】図１は、時間圧縮モードにおける開示され
た装置の構成を示す。この圧縮モードにおいて、入力サ
ンプルはピーク補間器を通ってメモリに書き込まれる。
特に入力ビデオ信号はマルチプレクサ（ＭＵＸ）１０を
介して、例えば、上述のイスナーディ氏の特許に開示さ
れ図６に示されるような線形補間器である、ピーク補間
器１２に送られ、その後マルチプレクサ１４を介して１
Ｈラインメモリ１６に送られる。メモリ１６はクロック
信号と読出し／書込みクロック・イネーブル信号に応答
するＦＩＦＯ（ファースト・イン／ファースト・アウ
ト）メモリ装置である。イネーブル信号は、各クロック
パルスでデータをメモリ１６の中に書き込ませまたはメ
モリ１６から読み出させる。イネーブル信号は図５に関
連して説明するようにして供給される。出力信号は、図
示する位置でマルチプレクサ１８を介してメモリ１６か
ら得られる。各マルチプレクサ・ユニットは第１の入力
と第２の入力および１つの出力を有し、時間圧縮または
時間伸長が所望されるかに依り、制御信号Ｃに応答し
て、マルチプレクサの位置を決定する。信号Ｃは、ハー
ドウェアによる配線あるいはソフトウェアによるプログ
ラムにより決定される一定の値を示し、開示された装置
が時間圧縮または時間伸長の何れかを行うようにする。
た装置の構成を示す。この圧縮モードにおいて、入力サ
ンプルはピーク補間器を通ってメモリに書き込まれる。
特に入力ビデオ信号はマルチプレクサ（ＭＵＸ）１０を
介して、例えば、上述のイスナーディ氏の特許に開示さ
れ図６に示されるような線形補間器である、ピーク補間
器１２に送られ、その後マルチプレクサ１４を介して１
Ｈラインメモリ１６に送られる。メモリ１６はクロック
信号と読出し／書込みクロック・イネーブル信号に応答
するＦＩＦＯ（ファースト・イン／ファースト・アウ
ト）メモリ装置である。イネーブル信号は、各クロック
パルスでデータをメモリ１６の中に書き込ませまたはメ
モリ１６から読み出させる。イネーブル信号は図５に関
連して説明するようにして供給される。出力信号は、図
示する位置でマルチプレクサ１８を介してメモリ１６か
ら得られる。各マルチプレクサ・ユニットは第１の入力
と第２の入力および１つの出力を有し、時間圧縮または
時間伸長が所望されるかに依り、制御信号Ｃに応答し
て、マルチプレクサの位置を決定する。信号Ｃは、ハー
ドウェアによる配線あるいはソフトウェアによるプログ
ラムにより決定される一定の値を示し、開示された装置
が時間圧縮または時間伸長の何れかを行うようにする。
【０００７】図２は、時間伸長モードにおける図１の装
置の構成を示す。伸長モードでは入力サンプルは最初メ
モリに貯えられてからピーク補間器を介して読み出され
る。特に、マルチプレクサ１０，１４および１８は図示
したような位置を示し、入力信号はＭＵＸ１４、メモリ
１６、ＭＵＸ１０、ピーク補間器１２および出力ＭＵＸ
１８に送られる。イネーブル信号およびＤＸ信号は図５
に関連して説明するようにして供給される。信号ＰＸ
は、補間器の作用に因る高周波の減衰を補償する信号ピ
ーキング量を与える。ピーキング信号ＰＸの値は信号Ｄ
Ｘの値の関数であり（図７に示す）、プログラムされた
ルック・アップ表により与えることができる。信号ＤＸ
は、後で述べる図８と図９の説明から分るように、入力
ピクセル・サンプル間の出力信号サンプルの分数位置を
表す。
置の構成を示す。伸長モードでは入力サンプルは最初メ
モリに貯えられてからピーク補間器を介して読み出され
る。特に、マルチプレクサ１０，１４および１８は図示
したような位置を示し、入力信号はＭＵＸ１４、メモリ
１６、ＭＵＸ１０、ピーク補間器１２および出力ＭＵＸ
１８に送られる。イネーブル信号およびＤＸ信号は図５
に関連して説明するようにして供給される。信号ＰＸ
は、補間器の作用に因る高周波の減衰を補償する信号ピ
ーキング量を与える。ピーキング信号ＰＸの値は信号Ｄ
Ｘの値の関数であり（図７に示す）、プログラムされた
ルック・アップ表により与えることができる。信号ＤＸ
は、後で述べる図８と図９の説明から分るように、入力
ピクセル・サンプル間の出力信号サンプルの分数位置を
表す。
【０００８】図６はピーク補間器１２の特徴を示す。入
力Ｓ０，Ｓ１，Ｓ２およびＳ３は、図に示すように、ピ
クセル遅延ユニット６１ａ，６１ｂおよび６１ｃから得
られるビデオ信号ラインの順次的隣接ピクセルを表す。
隣接する４ピクセルはＳ１とＳ２の値をピークにするの
に用いられる。信号ＤＸの値はピクセルＳ１とＳ２間の
距離を表す。ピーキング信号ＰＸは、上述したように、
線形補間作用による高周波数の減衰を補償するために用
いられる。ピーキング部では、ピクセルＳ０−Ｓ３は、
図に示すように回路網６０と６２により重み付けされ
る。乗算器６３は回路網６０からの出力信号とピーキン
グ信号ＰＸの積を供給し、乗算器６４は回路網６２から
の出力信号とピーキング信号ＰＸの積を供給する。乗算
器６３の出力は加算器６５で信号Ｓ１と合成され、乗算
器６４の出力は加算器６６で信号Ｓ２と合成される。補
間器の部分では、減算的合成器６７が加算器６６の出力
から加算器６５の出力信号を差し引き、その結果生じる
差信号に、乗算器６８において信号ＤＸを掛ける。加算
器６９は乗算器６８と加算器６５からの出力信号を合成
し、補間された出力信号を発生する。或るピクセルが受
けるピーキング量はＰＸの値により決定される。ＰＸは
ＤＸの関数であり、補間されたピクセルが２つのピーク
化された値の丁度中間に位置するとき最大である。図７
は信号ＰＸとＤＸの関係を示す。
力Ｓ０，Ｓ１，Ｓ２およびＳ３は、図に示すように、ピ
クセル遅延ユニット６１ａ，６１ｂおよび６１ｃから得
られるビデオ信号ラインの順次的隣接ピクセルを表す。
隣接する４ピクセルはＳ１とＳ２の値をピークにするの
に用いられる。信号ＤＸの値はピクセルＳ１とＳ２間の
距離を表す。ピーキング信号ＰＸは、上述したように、
線形補間作用による高周波数の減衰を補償するために用
いられる。ピーキング部では、ピクセルＳ０−Ｓ３は、
図に示すように回路網６０と６２により重み付けされ
る。乗算器６３は回路網６０からの出力信号とピーキン
グ信号ＰＸの積を供給し、乗算器６４は回路網６２から
の出力信号とピーキング信号ＰＸの積を供給する。乗算
器６３の出力は加算器６５で信号Ｓ１と合成され、乗算
器６４の出力は加算器６６で信号Ｓ２と合成される。補
間器の部分では、減算的合成器６７が加算器６６の出力
から加算器６５の出力信号を差し引き、その結果生じる
差信号に、乗算器６８において信号ＤＸを掛ける。加算
器６９は乗算器６８と加算器６５からの出力信号を合成
し、補間された出力信号を発生する。或るピクセルが受
けるピーキング量はＰＸの値により決定される。ＰＸは
ＤＸの関数であり、補間されたピクセルが２つのピーク
化された値の丁度中間に位置するとき最大である。図７
は信号ＰＸとＤＸの関係を示す。
【０００９】図５の（Ａ）は、時間圧縮モードと時間伸
長モードの両方において、適正なビデオ信号補間のため
に必要な信号ＤＸの正確な値を発生する回路網を示す。
図５の（Ａ）の回路網を使用して、信号ＤＸを発生させ
ると、図１、図２に示されるように、伸長または圧縮を
行うために１Ｈメモリ装置を１つ使用するだけでよい。
圧縮の間、図８に示すように、３．５対１の圧縮の場
合、信号ＤＸは入力ピクセルのストリームに関して得ら
れる。伸長の間、１対３の伸長の場合、信号ＤＸは図９
に示すように発生される。この回路網は、適当なＤＸを
選択して、圧縮されたピクセルを計算するために、回路
網が入力ピクセルのストリームのどこで動作しているか
を知る必要がある。しかしながら、この回路は適当なＤ
Ｘを選択して伸長されたピクセルを正確に計算するため
に、出力ピクセルのストリームのどこに位置しているか
を知らなければならない。
長モードの両方において、適正なビデオ信号補間のため
に必要な信号ＤＸの正確な値を発生する回路網を示す。
図５の（Ａ）の回路網を使用して、信号ＤＸを発生させ
ると、図１、図２に示されるように、伸長または圧縮を
行うために１Ｈメモリ装置を１つ使用するだけでよい。
圧縮の間、図８に示すように、３．５対１の圧縮の場
合、信号ＤＸは入力ピクセルのストリームに関して得ら
れる。伸長の間、１対３の伸長の場合、信号ＤＸは図９
に示すように発生される。この回路網は、適当なＤＸを
選択して、圧縮されたピクセルを計算するために、回路
網が入力ピクセルのストリームのどこで動作しているか
を知る必要がある。しかしながら、この回路は適当なＤ
Ｘを選択して伸長されたピクセルを正確に計算するため
に、出力ピクセルのストリームのどこに位置しているか
を知らなければならない。
【００１０】図５の（Ａ）は第１と第２の選択可能な状
態入力レジスタ５２と５４を含んでおり、出力はマルチ
プレクサ（ＭＵＸ）５６を介してアキュムレータ５８に
選択的に結合される。図５の（Ａ）に構成されているよ
うに、各レジスタはレジスタ５２の入力に供給されてる
圧縮率または伸長率を表す信号に応答して圧縮率または
伸長率の何れかの２進値を貯える。しかしながら、レジ
スタ５２と５４は図に示すように相互に接続する必要は
ない。その場合、各レジスタはそれぞれ別個の圧縮率信
号または伸長率信号を受け取る。アキュムレータ５８
は、図５の（Ｂ）に示すように、普通の設計の加算器と
ラッチの構成を含んでいる。
態入力レジスタ５２と５４を含んでおり、出力はマルチ
プレクサ（ＭＵＸ）５６を介してアキュムレータ５８に
選択的に結合される。図５の（Ａ）に構成されているよ
うに、各レジスタはレジスタ５２の入力に供給されてる
圧縮率または伸長率を表す信号に応答して圧縮率または
伸長率の何れかの２進値を貯える。しかしながら、レジ
スタ５２と５４は図に示すように相互に接続する必要は
ない。その場合、各レジスタはそれぞれ別個の圧縮率信
号または伸長率信号を受け取る。アキュムレータ５８
は、図５の（Ｂ）に示すように、普通の設計の加算器と
ラッチの構成を含んでいる。
【００１１】圧縮の場合、２進アキュムレータの状態
は、整数部分と小数部分を有する正の実数と解釈され
る。圧縮を行うためには、所望の圧縮率をレジスタ５２
の中に入力し、レジスタ５４の中に−１の値を入力す
る。最初にレジスタ５２の出力は、ＭＵＸ制御信号の初
期状態に応答してマルチプレクサ５６の入力１を介して
アキュムレータ５８の入力に供給される。レジスタ５２
中の値がアキュムレータ５８の中にクロック制御されて
入力された後、ＭＵＸ制御信号の値が変化し、マルチプ
レクサ５６はレジスタ５４を選択する。すなわち、レジ
スタ５４の出力はマルチプレクサ５６の入力２を介して
アキュムレータ５８の入力に送られる。クロック・パル
ス毎にレジスタ５４中の−１の値がアキュムレータ５８
に結合される。レジスタ５４からの−１の値を加える
と、アキュムレータの値の整数部分から１の値が差し引
かれる。各−１の値をアキュムレータ５８に加えた後、
アキュムレータの値の整数部分（ＩＰ）は、整数部分が
ゼロであるかどうかを判断するために、ゼロ検出器５７
によってアキュムレータ５８のＩＰ出力の所で検査され
る。アキュムレータの値の整数部分がゼロになると、圧
縮処理に用いるＤＸの適当な値が計算されたことにな
る。この時、ＭＵＸ制御信号ラインは、ゼロ値を示すア
キュムレータ５８のＩＰ出力に応答してトグル（ｔｏｇ
ｇｌｅ）される。すなわち、ゼロ検出器５７の出力は感
知されて、ＭＵＸ制御信号ラインをトグルし、これによ
って、レジスタ５２中の値がＭＵＸ５６を介して再びア
キュムレータ５８の中に加えられ、この処理が繰り返さ
れる。
は、整数部分と小数部分を有する正の実数と解釈され
る。圧縮を行うためには、所望の圧縮率をレジスタ５２
の中に入力し、レジスタ５４の中に−１の値を入力す
る。最初にレジスタ５２の出力は、ＭＵＸ制御信号の初
期状態に応答してマルチプレクサ５６の入力１を介して
アキュムレータ５８の入力に供給される。レジスタ５２
中の値がアキュムレータ５８の中にクロック制御されて
入力された後、ＭＵＸ制御信号の値が変化し、マルチプ
レクサ５６はレジスタ５４を選択する。すなわち、レジ
スタ５４の出力はマルチプレクサ５６の入力２を介して
アキュムレータ５８の入力に送られる。クロック・パル
ス毎にレジスタ５４中の−１の値がアキュムレータ５８
に結合される。レジスタ５４からの−１の値を加える
と、アキュムレータの値の整数部分から１の値が差し引
かれる。各−１の値をアキュムレータ５８に加えた後、
アキュムレータの値の整数部分（ＩＰ）は、整数部分が
ゼロであるかどうかを判断するために、ゼロ検出器５７
によってアキュムレータ５８のＩＰ出力の所で検査され
る。アキュムレータの値の整数部分がゼロになると、圧
縮処理に用いるＤＸの適当な値が計算されたことにな
る。この時、ＭＵＸ制御信号ラインは、ゼロ値を示すア
キュムレータ５８のＩＰ出力に応答してトグル（ｔｏｇ
ｇｌｅ）される。すなわち、ゼロ検出器５７の出力は感
知されて、ＭＵＸ制御信号ラインをトグルし、これによ
って、レジスタ５２中の値がＭＵＸ５６を介して再びア
キュムレータ５８の中に加えられ、この処理が繰り返さ
れる。
【００１２】図８に関する圧縮処理の更に特定の例を以
下に述べる。最初に、マルチプレクサ５９へのＣ／Ｅ
（圧縮／伸長）選定入力の値が圧縮動作を行うために設
定される。このような場合、マルチプレクサ５９はその
入力２に供給される信号（ゼロ検出器５７の出力）を、
図１と図２におけるメモリ・ユニットのための読出し／
書込みイネーブル信号として選択させられる。次にレジ
スタ５２と５４には圧縮率３．５と−１の値の２の補数
の２進等価値がそれぞれ入力される。次にＭＵＸ制御信
号はマルチプレクサ５６にその入力１の信号を選択さ
せ、これによりレジスタ５２の値（圧縮値３．５）がア
キュムレータ５８の入力に供給される。次にＭＵＸ制御
信号はマルチプレクサ５６にその入力２の信号を選択さ
せ、これによってレジスタ５４の−１の値がアキュムレ
ータ５８に供給される。レジスタ５４からの−１の値が
加えられると、アキュムレータ５８の値は２．５とな
る。この処理が継続すると、アキュムレータ５８の値は
１．５となりそれから０．５となる。この時ゼロ検出器
５７は状態を変え、整数部分（ＩＰ）が今ゼロであるこ
とを示す出力信号を発生する。次にイネーブル信号出力
が状態を変え、適当なピクセルとＤＸが計算されたこと
を示す。
下に述べる。最初に、マルチプレクサ５９へのＣ／Ｅ
（圧縮／伸長）選定入力の値が圧縮動作を行うために設
定される。このような場合、マルチプレクサ５９はその
入力２に供給される信号（ゼロ検出器５７の出力）を、
図１と図２におけるメモリ・ユニットのための読出し／
書込みイネーブル信号として選択させられる。次にレジ
スタ５２と５４には圧縮率３．５と−１の値の２の補数
の２進等価値がそれぞれ入力される。次にＭＵＸ制御信
号はマルチプレクサ５６にその入力１の信号を選択さ
せ、これによりレジスタ５２の値（圧縮値３．５）がア
キュムレータ５８の入力に供給される。次にＭＵＸ制御
信号はマルチプレクサ５６にその入力２の信号を選択さ
せ、これによってレジスタ５４の−１の値がアキュムレ
ータ５８に供給される。レジスタ５４からの−１の値が
加えられると、アキュムレータ５８の値は２．５とな
る。この処理が継続すると、アキュムレータ５８の値は
１．５となりそれから０．５となる。この時ゼロ検出器
５７は状態を変え、整数部分（ＩＰ）が今ゼロであるこ
とを示す出力信号を発生する。次にイネーブル信号出力
が状態を変え、適当なピクセルとＤＸが計算されたこと
を示す。
【００１３】時間伸長を行う場合、２進アキュムレータ
の値は正の分数として処理される。例えば１対３の伸長
の場合、アキュムレータの分数値は１／３すなわち０．
３３となる。伸長を行うためには、伸長率の２進等価値
をレジスタ５２の中に入力する。マルチプレクサ５９へ
の圧縮／伸長の選択入力の値が伸長動作のために設定さ
れる。この場合、マルチプレクサ５９にその入力１に供
給される信号（アキュムレータ５８からの波及的桁上げ
出力（ＲＣＯ）オーバーフロー信号）をイネーブル信号
として選択させる。ＭＵＸ制御信号の値は、マルチプレ
クサ５６にその入力１の値（レジスタ５２からの値）を
アキュムレータ５８への入力として選択させるような値
である。アキュムレータ５８は各クロック・パルスでレ
ジスタ５２からの値を反復加算することによりＤＸを変
化させる。アキュムレータにオーバーフローが生じると
（すなわちＲＣＯ出力ラインの状態が変化すると）正し
いＤＸ値が計算されたことになる。アキュムレータ５８
はラップアラウンドするように構成されており、この処
理が継続する。例えば１対３の伸長が行われている場
合、アキュムレータの値は０．０、０．３３３、０．６
６７、ＲＣＯ、０．３３３、０．６６７、ＲＣＯなどと
なる。ＲＣＯの発生はその度にアキュムレータのオーバ
ーフローを表すと共に、補間処理を継続するためにはピ
クセルのストリームを更新する必要があることを示す。
の値は正の分数として処理される。例えば１対３の伸長
の場合、アキュムレータの分数値は１／３すなわち０．
３３となる。伸長を行うためには、伸長率の２進等価値
をレジスタ５２の中に入力する。マルチプレクサ５９へ
の圧縮／伸長の選択入力の値が伸長動作のために設定さ
れる。この場合、マルチプレクサ５９にその入力１に供
給される信号（アキュムレータ５８からの波及的桁上げ
出力（ＲＣＯ）オーバーフロー信号）をイネーブル信号
として選択させる。ＭＵＸ制御信号の値は、マルチプレ
クサ５６にその入力１の値（レジスタ５２からの値）を
アキュムレータ５８への入力として選択させるような値
である。アキュムレータ５８は各クロック・パルスでレ
ジスタ５２からの値を反復加算することによりＤＸを変
化させる。アキュムレータにオーバーフローが生じると
（すなわちＲＣＯ出力ラインの状態が変化すると）正し
いＤＸ値が計算されたことになる。アキュムレータ５８
はラップアラウンドするように構成されており、この処
理が継続する。例えば１対３の伸長が行われている場
合、アキュムレータの値は０．０、０．３３３、０．６
６７、ＲＣＯ、０．３３３、０．６６７、ＲＣＯなどと
なる。ＲＣＯの発生はその度にアキュムレータのオーバ
ーフローを表すと共に、補間処理を継続するためにはピ
クセルのストリームを更新する必要があることを示す。
【００１４】水平リセット信号は、各水平走査線毎にア
キュムレータの値をリセットするためにアキュムレータ
５８のＲＳＴ（リセット）入力部に供給される。水平リ
セット信号は、例えば、各水平同期パルスを検出するこ
とにより発生することができる。
キュムレータの値をリセットするためにアキュムレータ
５８のＲＳＴ（リセット）入力部に供給される。水平リ
セット信号は、例えば、各水平同期パルスを検出するこ
とにより発生することができる。
【００１５】ここに開示された装置は、メモリを能率的
に利用することのできる良いメモリ管理により、種々の
伸長および圧縮率を援助する。これは図１と図２に示す
ように、ブログラム可能なアーキテクチャによって行わ
れ、圧縮を選択するか伸長を選択するかに依り、ユーザ
ーはビデオデータをピーク補間それからメモリでの記憶
（またはこれと逆）の順序で管理することができる。図
１と図２の要素１６のような１Ｈライン記憶メモリ装置
が１つだけ必要とされる。このため、前述のイスナーデ
ィ氏の特許に示す装置ではラスター・マッピング機能を
果たすデュアルポート・メモリ装置が４個必要であるの
に対し、メモリが著しく節約される。メモリの著しい節
約は、圧縮動作モードまたは伸長動作モードの何れに対
してもプログラムされたルック・アップ表を必要とせず
に信号ＤＸを発生する図５に示す装置からも得られる。
に利用することのできる良いメモリ管理により、種々の
伸長および圧縮率を援助する。これは図１と図２に示す
ように、ブログラム可能なアーキテクチャによって行わ
れ、圧縮を選択するか伸長を選択するかに依り、ユーザ
ーはビデオデータをピーク補間それからメモリでの記憶
（またはこれと逆）の順序で管理することができる。図
１と図２の要素１６のような１Ｈライン記憶メモリ装置
が１つだけ必要とされる。このため、前述のイスナーデ
ィ氏の特許に示す装置ではラスター・マッピング機能を
果たすデュアルポート・メモリ装置が４個必要であるの
に対し、メモリが著しく節約される。メモリの著しい節
約は、圧縮動作モードまたは伸長動作モードの何れに対
してもプログラムされたルック・アップ表を必要とせず
に信号ＤＸを発生する図５に示す装置からも得られる。
【図１】時間圧縮と時間伸長を行う装置を示す。
【図２】時間圧縮と時間伸長を行う装置を示す。
【図３】圧縮モードの動作を理解するのに役立つ信号サ
ンプルの図である。
ンプルの図である。
【図４】伸長モードの動作を理解するのに役立つ信号サ
ンプルの図である。
ンプルの図である。
【図５】図１と図２の装置の動作を援助する信号を発生
するための、本発明による回路網のブロック図である。
するための、本発明による回路網のブロック図である。
【図６】図１と図２におけるピーク補間器の詳細図であ
る。
る。
【図７】開示された装置の特徴となる動作を理解するの
に役立つ図である。
に役立つ図である。
【図８】開示された装置の特徴となる動作を理解するの
に役立つ図である。
に役立つ図である。
【図９】開示された装置の特徴となる動作を理解するの
に役立つ図である。
に役立つ図である。
１０ マルチプレクサ（ＭＵＸ） １２ ピーク補間器 １４ マルチプレクサ １６ １Ｈメモリ １８ マルチプレクサ ５２ レジスタ ５４ レジスタ ５６ マルチプレクサ ５７ ゼロ検出器 ５８ アキュムレータ ６３ 乗算器 ６４ 乗算器 ６５ 加算器 ６７ 減算器 ６８ 乗算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート フランシス ナター アメリカ合衆国 ニユージヤージ州 プ リンストン ワシントン・ロード 117 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/01
Claims (1)
- 【請求項１】 時間圧縮モードにおいて所望の時間圧縮
率を表す第１の値を貯え、時間伸長モードにおいて所望
の時間伸長率を表す第２の値を貯える第１の記憶装置
と、 前記時間圧縮モードにおいて用いられる負の整数値を貯
える第２の記憶装置と、 アキュムレータと、時間圧縮モードを示す制御信号に応答して 前記第１およ
び第２の記憶装置から前記第１および第２の記憶装置に
貯えられた値を前記アキュムレータに供給し、時間伸長
モードを示す制御信号に応答して前記１の記憶装置から
第１の記憶装置に貯えられた第２の値を前記アキュムレ
ータに供給する手段と、 前記時間圧縮モードにおいて、前記第１の記憶装置から
供給される前記第１の値の整数部分がゼロになるまで、
前記第１の記憶装置から供給される前記第１の値に前記
負の整数値を繰り返し加え、前記時間伸長モードにおい
て、前記第１の記憶装置から供給される前記第２の値を
繰り返し加算することにより、 入力ピクセル・サンプル
のストリームが圧縮または伸長されて、出力ピクセル・
サンプルが発生される時間に依存する位置を表す補助信
号ＤＸ（但し、０≦ＤＸ＜１）を前記アキュムレータか
ら得る手段と、から成るビデオ信号の時間圧縮または時
間伸長を容易にするための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/472,553 US4963964A (en) | 1990-01-30 | 1990-01-30 | Apparatus for computing interpolation weighting factor for time compression or expansion |
| US472553 | 1995-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614304A JPH0614304A (ja) | 1994-01-21 |
| JP3295880B2 true JP3295880B2 (ja) | 2002-06-24 |
Family
ID=23875991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09177191A Expired - Fee Related JP3295880B2 (ja) | 1990-01-30 | 1991-01-29 | ビデオ信号の時間圧縮または時間伸長を容易にする装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4963964A (ja) |
| JP (1) | JP3295880B2 (ja) |
| KR (1) | KR100235798B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW269091B (ja) * | 1993-12-22 | 1996-01-21 | Matsushita Electric Ind Co Ltd |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8721565D0 (en) * | 1987-09-14 | 1987-10-21 | Rca Corp | Video signal processing system |
-
1990
- 1990-01-30 US US07/472,553 patent/US4963964A/en not_active Expired - Lifetime
-
1991
- 1991-01-15 KR KR1019910000505A patent/KR100235798B1/ko not_active IP Right Cessation
- 1991-01-29 JP JP09177191A patent/JP3295880B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100235798B1 (ko) | 2000-01-15 |
| US4963964A (en) | 1990-10-16 |
| JPH0614304A (ja) | 1994-01-21 |
| KR910015176A (ko) | 1991-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0453558B1 (en) | A high speed interpolation filter for television standards conversion | |
| US4432009A (en) | Video pre-filtering in phantom raster generating apparatus | |
| JP2652402B2 (ja) | 拡大ビデオ画像発生回路 | |
| JP2646532B2 (ja) | 信号補間回路 | |
| KR100629886B1 (ko) | 화상확대 처리회로 | |
| JPH06268477A (ja) | 標本化周波数変換器 | |
| JPH06502748A (ja) | ワイドスクリーンテレビジョン | |
| JPH07152693A (ja) | 情報処理装置 | |
| JPH0191576A (ja) | 時間伸長されたビデオ信号発生回路 | |
| JP2003069960A (ja) | パノラマ／ウォータガラス機能実現のための映像処理装置およびその実現方法 | |
| US6404458B1 (en) | Apparatus for converting screen aspect ratio | |
| JP3295880B2 (ja) | ビデオ信号の時間圧縮または時間伸長を容易にする装置 | |
| GB2073536A (en) | Television signal processing | |
| JP3310117B2 (ja) | テレビジョン信号処理装置 | |
| US6774952B1 (en) | Bandwidth management | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| JPH01208985A (ja) | テレビジョン画像拡大システム | |
| JPH05244456A (ja) | ビデオ画像ろ波装置 | |
| JP3194980B2 (ja) | Ｃｉｆ変換回路 | |
| KR100224919B1 (ko) | 영상처리장치의 화면 종횡비 변환회로 및 방법 | |
| JP3545577B2 (ja) | 走査線変換装置 | |
| KR100228711B1 (ko) | 화면 수직압축/신장 방법 및 그 장치 | |
| JP3352116B2 (ja) | 画像処理装置 | |
| JP2839061B2 (ja) | 画像処理装置 | |
| JPH0611098B2 (ja) | デイジタルフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |