JP3294759B2 - Spectrum analyzer - Google Patents

Spectrum analyzer

Info

Publication number
JP3294759B2
JP3294759B2 JP07237496A JP7237496A JP3294759B2 JP 3294759 B2 JP3294759 B2 JP 3294759B2 JP 07237496 A JP07237496 A JP 07237496A JP 7237496 A JP7237496 A JP 7237496A JP 3294759 B2 JP3294759 B2 JP 3294759B2
Authority
JP
Japan
Prior art keywords
frequency
signal
processing program
converter
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07237496A
Other languages
Japanese (ja)
Other versions
JPH09257843A (en
Inventor
朋久 岡田
千博 田河
高志 清家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP07237496A priority Critical patent/JP3294759B2/en
Priority to US08/823,525 priority patent/US6112067A/en
Publication of JPH09257843A publication Critical patent/JPH09257843A/en
Application granted granted Critical
Publication of JP3294759B2 publication Critical patent/JP3294759B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は被測定信号の周波数
特性を測定するスペクトラムアナライザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spectrum analyzer for measuring a frequency characteristic of a signal under test.

【0002】[0002]

【従来の技術】自動車電話、携帯電話等の移動通信シス
テムで採用される信号は種々の方式で変調されている。
また、通信回線を有効に使用するために、通信方式とし
てTDMA(時分割多元接続)方式が採用されている。
このような移動通信システムで用いられる信号を搬送す
る搬送波の周波数は数百MHz〜数GHzと非常に高
い。
2. Description of the Related Art Signals used in mobile communication systems such as automobile telephones and mobile telephones are modulated by various methods.
Further, in order to effectively use a communication line, a TDMA (time division multiple access) system is adopted as a communication system.
The frequency of a carrier that carries a signal used in such a mobile communication system is as high as several hundred MHz to several GHz.

【0003】一般に、このような信号に含まれる種々の
周波数成分を正確に測定するためにスペクトラムアナラ
イザが用いられる。図5は上述したような高周波の被測
定信号の周波数特性を測定するスペクトラムアナライザ
の概略構成を示すブロック図である。
Generally, a spectrum analyzer is used to accurately measure various frequency components contained in such a signal. FIG. 5 is a block diagram showing a schematic configuration of a spectrum analyzer for measuring the frequency characteristics of the high-frequency signal under measurement as described above.

【0004】入力端子1を介して入力された高周波の被
試験信号aは減衰器2で予め定められた規定レベルに調
整されて、周波数変換部3へ入力される。周波数変換部
3へ入力された高周波の被試験信号aは信号混合器4で
局部発振器5からの局部発振信号bと混合されて、中間
周波数を有する中間周波数信号に変換される。この中間
周波数信号はBPF6で帯域制限された後、再度、別の
信号混合器7で局部発振器8からの局部発振信号b1
混合されて最終の中間周波数信号cとしてこの周波数変
換部3から出力される。
A high-frequency signal under test a input through an input terminal 1 is adjusted to a predetermined level by an attenuator 2 and input to a frequency converter 3. The high frequency signal under test a input to the frequency converter 3 is mixed with the local oscillation signal b from the local oscillator 5 by the signal mixer 4 and converted into an intermediate frequency signal having an intermediate frequency. Then intermediate frequency signals band-limited by BPF 6, again, the output from the local oscillation signal b 1 and were mixed the frequency converter 3 as the final intermediate-frequency signal c from the local oscillator 8 in a different signal mixer 7 Is done.

【0005】周波数変換部3の局部発振器5の発振周波
数は掃引制御部9によって、所定の周波数範囲に亘って
掃引される。その結果、周波数変換部3から出力される
中間周波数信号cの周波数fI も掃引動作に同期して変
化する。
The oscillation frequency of the local oscillator 5 of the frequency converter 3 is swept by a sweep controller 9 over a predetermined frequency range. As a result, the frequency f I of the intermediate frequency signal c output from the frequency converter 3 also changes in synchronization with the sweep operation.

【0006】周波数変換部3から出力された周波数が低
減された中間周波数信号cは次のRBWフィルタ10へ
入力される。このRBWフィルタ10は、例えば図6に
示した周波数特性を有するバンドパスフィルタで構成さ
れており、不要な周波数成分を除き、必要な中間周波数
信号のみを選択する。このバンドパスフィルタの周波数
特性の通過中心周波数fC におけるピークレベルから3
dB低下した時点におけるバンド幅(RBW)は、この
スペクトラムアナライザにおける周波数分解能を表す。
The intermediate frequency signal c whose frequency has been reduced and output from the frequency converter 3 is input to the next RBW filter 10. The RBW filter 10 is formed of, for example, a band-pass filter having the frequency characteristics shown in FIG. 6, and selects only a necessary intermediate frequency signal except for unnecessary frequency components. From the peak level at the pass center frequency f C of the frequency characteristic of this bandpass filter, 3
The bandwidth (RBW) at the time of the decrease in dB indicates the frequency resolution in the spectrum analyzer.

【0007】周波数変換部3から出力される中間周波数
信号cの周波数fI は掃引動作に同期して変化するの
で、RBWフィルタ10から1掃引期間(掃引周期)内
において時間経過と共に出力される出力信号は、掃引受
信して中間周波数信号cに変換された被試験信号の各周
波数成分における時系列波形となる。
Since the frequency f I of the intermediate frequency signal c output from the frequency conversion unit 3 changes in synchronization with the sweep operation, the output output from the RBW filter 10 over time within one sweep period (sweep cycle). The signal has a time-series waveform in each frequency component of the signal under test converted into the intermediate frequency signal c by the sweep reception.

【0008】RBWフィルタ10からの出力信号は増幅
器11でゲイン調整された後に、LOG変換器12で対
数変換される。信号レベルがdB単位に変換された出力
信号は次の検波器13で検波される。その結果、掃引期
間内に検波された信号は、掃引された周波数における時
系列波形の大きさを示す。したがって、横軸を周波数、
縦軸を振幅とすれば、周波数スペクトラム波形となる。
The output signal from the RBW filter 10 is gain-adjusted by the amplifier 11 and then logarithmically converted by the LOG converter 12. The output signal whose signal level has been converted into the unit of dB is detected by the next detector 13. As a result, the signal detected during the sweep period indicates the magnitude of the time-series waveform at the swept frequency. Therefore, the horizontal axis is frequency,
If the vertical axis is the amplitude, the waveform is a frequency spectrum waveform.

【0009】この検波器13から出力された周波数スペ
クトラム波形を示す信号は次のVBWフィルタ14へ入
力される。このVBWフィルタ14は例えば図7に示す
スペクトラムアナライザの前面パネル19に取付けられ
た表示器17に最終的に表示される周波数スペクトラム
波形18の高周波成分(雑音成分)を除去するLPF
(ローパスフィルタ)で構成されている。
A signal representing the frequency spectrum waveform output from the detector 13 is input to the next VBW filter 14. The VBW filter 14 removes a high-frequency component (noise component) of a frequency spectrum waveform 18 finally displayed on a display 17 mounted on a front panel 19 of a spectrum analyzer shown in FIG.
(Low-pass filter).

【0010】このVBWフィルタ14から出力されたア
ナログの周波数スペクトラム波形はピーク検出器15に
て各時間軸位置におけるピーク値が検出され、包絡線検
波された状態の最終的な周波数スペクトラム波形18が
得られる。この最終的な周波数スペクトラム波形を示す
信号は次のA/D変換器16でデジタルデータに変換さ
れる。デジタルデータに変換された周波数スペクトラム
波形は前述したように前面パネル19の表示器17に表
示する。
The analog frequency spectrum waveform output from the VBW filter 14 has a peak value at each time axis position detected by a peak detector 15 to obtain a final frequency spectrum waveform 18 in an envelope detection state. Can be The signal indicating the final frequency spectrum waveform is converted into digital data by the next A / D converter 16. The frequency spectrum waveform converted into the digital data is displayed on the display 17 of the front panel 19 as described above.

【0011】よって、図7に示すように、被測定信号a
の周波数スペクトラム波形18が前面パネル19の表示
器17に表示出力される。なお、掃引周波数範囲を及び
表示器17上における周波数の表示範囲を変更すること
によって、広い周波数範囲に亘って、かつ任意の周波数
範囲内の周波数スペクトラムを測定可能である。
Therefore, as shown in FIG.
Is output on the display 17 of the front panel 19. By changing the sweep frequency range and the display range of the frequency on the display 17, it is possible to measure the frequency spectrum over a wide frequency range and within an arbitrary frequency range.

【0012】さらに、RBWフィルタ10のバンド幅
(RBW)を変更することによって、スペクトラムアナ
ライザの周波数分解能を任意の値に変更できる。一般的
には、掃引周波数範囲を広くするとバンド幅(RBW)
を広くして周波数分解能を低下させる。すなわち、RB
Wフィルタ10のバンド幅(RBW)を掃引周波数範囲
の変化に対応させて変化させている。
Further, by changing the bandwidth (RBW) of the RBW filter 10, the frequency resolution of the spectrum analyzer can be changed to an arbitrary value. In general, increasing the sweep frequency range will increase the bandwidth (RBW)
To reduce the frequency resolution. That is, RB
The bandwidth (RBW) of the W filter 10 is changed according to the change of the sweep frequency range.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、図5に
示したスペクトラムアナライザにおいても、まだ解消す
べき次のような課題があった。すなわち、スペクトラム
アナライザの周波数分解能を示すRBWフィルタ10の
バンド幅(RBW)や通過中心周波数fC の調整、LO
G変換器12における対数変換の直線性、RBWフィル
タ10におけるバンド幅(RBW)の切換による振幅値
のずれ、バンド幅(RBW)の掃引周波数範囲に対する
同調ずれ発生に対する校正作業を実施する必要がある。
However, the spectrum analyzer shown in FIG. 5 still has the following problems to be solved. That is, the bandwidth (RBW) of the RBW filter 10 indicating the frequency resolution of the spectrum analyzer, the adjustment of the pass center frequency f C , and the LO
It is necessary to carry out calibration work for the linearity of logarithmic conversion in the G converter 12, the deviation of the amplitude value due to the switching of the bandwidth (RBW) in the RBW filter 10, and the occurrence of the tuning deviation in the sweep frequency range of the bandwidth (RBW). .

【0014】特に、従来のスペクトラムアナライザのR
BWフィルタ10においては、急峻な特性を複数のフィ
ルタを従属接続して得ていたので、より精密さが要求さ
れている。
In particular, the R of a conventional spectrum analyzer
In the BW filter 10, a steep characteristic is obtained by cascade-connecting a plurality of filters, so that more precision is required.

【0015】このように、アナログの電子部品を用いて
高周波信号に対する周波数解析処理を実施するスペクト
ラムアナライザにおいては、実際に測定を開始する前の
校正が繁雑であり、測定作業能率が大幅に低下する懸念
があった。
As described above, in a spectrum analyzer that performs a frequency analysis process on a high-frequency signal using analog electronic components, calibration before actually starting measurement is complicated, and the efficiency of measurement operation is greatly reduced. There were concerns.

【0016】また、たとえ測定開始前に完全に調整や校
正を実施したとしても、測定開始後において、測定環境
の変化に応じて、各部品の周波数特性が変動する懸念が
あり、高い測定精度が得られない懸念がある。
Further, even if the adjustment and calibration are completely performed before the start of the measurement, there is a concern that the frequency characteristics of each component fluctuate according to the change of the measurement environment after the start of the measurement. There are concerns that cannot be obtained.

【0017】本発明はこのような事情に鑑みてなされた
ものであり、周波数変換部から出力される中間周波数信
号に対する処理をデジタル化することによって、測定開
始時点における繁雑な調整作業や校正作業を省略でき、
操作者の作業負担を大幅に軽減できると共に、たとえ測
定環境が変化したとしても高い測定精度を維持できるス
ペクトラムアナライザを提供することを目的とする。
The present invention has been made in view of such circumstances, and digitizes the processing for the intermediate frequency signal output from the frequency conversion unit, thereby simplifying complicated adjustment work and calibration work at the start of measurement. Can be omitted,
It is an object of the present invention to provide a spectrum analyzer that can greatly reduce the work load on an operator and can maintain high measurement accuracy even if the measurement environment changes.

【0018】[0018]

【課題を解決するための手段】上記課題を解消するため
に本発明は、入力したアナログの被測定信号の周波数を
中間周波数に変換する周波数変換部と、周波数変換部に
おける局部発振周波数を変化させて出力される中間周波
数信号の周波数を掃引する掃引制御部と、周波数変換部
から出力される中間周波数信号をデジタルの中間周波数
信号に変換するA/D変換器と、A/D変換器から出力
されたデジタルの中間周波数信号を受けて、周波数分解
能を定める所定バンド幅の周波数成分を選択して出力す
るRBWデジタルフィルタと、RBWデジタルフィルタ
が出力した信号の時系列波形を記憶する波形メモリと、
波形メモリに記憶された時系列波形を検波処理する検波
処理手段と、検波処理手段にて検波処理された時系列波
形の信号レベルを対数変換して、周波数スペクトラム波
形を得るLOG変換処理手段と、LOG変換処理手段に
て得られた周波数スペクトラム波形の高周波成分を除去
するVBWデジタルフィルタと、VBWデジタルフィル
タで高周波成分が除去された周波数スペクトラム波形を
表示する表示器とを備えたスペクトラムアナライザであ
る。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a frequency converter for converting the frequency of an analog signal to be measured into an intermediate frequency, and changing a local oscillation frequency in the frequency converter. Control unit for sweeping the frequency of the intermediate frequency signal output from the frequency converter, an A / D converter for converting the intermediate frequency signal output from the frequency converter to a digital intermediate frequency signal, and an output from the A / D converter. An RBW digital filter that receives the digital intermediate frequency signal, selects and outputs a frequency component having a predetermined bandwidth that determines the frequency resolution, and a waveform memory that stores a time-series waveform of the signal output by the RBW digital filter.
Detection processing means for detecting the time-series waveform stored in the waveform memory, and LOG conversion processing means for logarithmically converting the signal level of the time-series waveform detected by the detection processing means to obtain a frequency spectrum waveform; The spectrum analyzer includes a VBW digital filter for removing a high frequency component of a frequency spectrum waveform obtained by a LOG conversion processing unit, and a display for displaying a frequency spectrum waveform from which the high frequency component has been removed by the VBW digital filter.

【0019】そして、このスペクトラムアナライザにお
いては、検波処理手段、LOG変換処理手段及びVBW
デジタルフィルタは、それぞれ、検波処理プログラム、
LOG変換処理プログラム及びVBWデジタルフィルタ
処理プログラムに沿って実行される。さらに、CPUと
処理プログラムを記憶する記憶部とを有し、RBWデジ
タルフィルタが出力するデジタルの中間周波数信号を受
けて、CPUが処理プログラムに沿った処理を行うDS
Pと、外部記憶装置に記憶されている検波処理プログラ
、LOG変換処理プログラム及びVBWデジタルフィ
ルタ処理プログラムを読出して、処理プログラムとし
て、記憶部に書込むとともに、DSPに処理プログラム
に沿った処理を実行させる主制御部とを備えている。
Then, the spectrum analyzer
The detection processing means, the LOG conversion processing means and the VBW
The digital filter is a detection processing program,
LOG conversion processing program and VBW digital filter
It is executed according to the processing program. Furthermore, with CPU
A storage unit for storing a processing program, wherein the CPU receives a digital intermediate frequency signal output from the RBW digital filter, and the CPU performs processing in accordance with the processing program.
P and a detection processing program stored in an external storage device.
And a main control unit for reading out a LOG conversion processing program and a VBW digital filter processing program , writing the processing program in a storage unit, and causing a DSP to execute processing in accordance with the processing program.

【0020】このように構成されたスペクトラムアナラ
イザにおいては、入力された例えば高周波の被測定信号
は周波数変換部において、掃引制御部で周波数が掃引制
御される中間周波数信号に変換される。この周波数変換
部から出力されたアナログの中間周波数信号はA/D変
換器でデジタルの中間周波数信号に変換される。そし
て、このデジタルの中間周波数信号はRBWデジタルフ
ィルタへ入力される。
In the thus constructed spectrum analyzer, the input high-frequency signal to be measured, for example, is converted into an intermediate frequency signal whose frequency is controlled by the sweep controller in the frequency converter. The analog intermediate frequency signal output from the frequency converter is converted into a digital intermediate frequency signal by an A / D converter. Then, this digital intermediate frequency signal is input to the RBW digital filter.

【0021】RBWデジタルフィルタは、前述したアナ
ログのRBWフィルタと同様に、このスペクトラムアナ
ライザの周波数分解能に対応するバンド幅の周波数成分
を通過させる機能を有している。周波数変換部から出力
される中間周波数信号の周波数は掃引動作に同期して変
化するので、RBWデジタルフィルタから掃引期間内に
おいて時間経過と共に出力される出力信号は掃引受信し
て中間周波数信号に変換された被測測定信号の各周波数
における時系列波形となる。
The RBW digital filter has a function of passing a frequency component having a bandwidth corresponding to the frequency resolution of the spectrum analyzer, similarly to the analog RBW filter described above. Since the frequency of the intermediate frequency signal output from the frequency conversion unit changes in synchronization with the sweep operation, the output signal output from the RBW digital filter as time elapses within the sweep period is swept and converted to the intermediate frequency signal. It becomes a time series waveform at each frequency of the measured signal under test.

【0022】RBWデジタルフィルタから出力された時
系列波形は一旦波形メモリに記憶保持された後、デジタ
ル・シグナル・プロセッサ(以下DSPと略記する)へ
入力される。このDSPは一種の超小型高速演算モジー
ルであり、内部に計算プログラムが書込まれている。
The time-series waveform output from the RBW digital filter is temporarily stored in a waveform memory and then input to a digital signal processor (hereinafter abbreviated as DSP). This DSP is a kind of ultra-small high-speed operation module in which a calculation program is written.

【0023】本発明においては、このDSP内に、検波
処理手段とLOG変換処理手段とVBWデジタルフィル
タを実現するための各プログラムが書込まれている。D
SP内へ入力された時系列波形は検波処理手段にて検波
処理されて、振幅値か求められ、LOG変換処理手段に
て振幅値が対数変換される。これにより、横軸を掃引受
信された周波数としたときのLOG変換処理手段の出力
の振幅値を縦軸とする周波数スペクトラム波形となる。
さらに、VBWデジタルフィルタにて周波数スペクトラ
ム波形の高周波成分が除去されたのち、DSPから出力
される。
In the present invention, each program for realizing the detection processing means, the LOG conversion processing means, and the VBW digital filter is written in the DSP. D
The time-series waveform input into the SP is subjected to detection processing by the detection processing means to obtain an amplitude value, and the LOG conversion processing means performs logarithmic conversion of the amplitude value. As a result, a frequency spectrum waveform having the amplitude value of the output of the LOG conversion processing means on the vertical axis when the horizontal axis is the frequency of the sweep reception is obtained.
Further, after the high frequency component of the frequency spectrum waveform is removed by the VBW digital filter, the signal is output from the DSP.

【0024】DSPから出力された周波数スペクトラム
波形は表示器に表示される。このように、周波数変換部
から出力される中間周波数信号に対する処理をデジタル
化することによって、測定開始時点における繁雑な調整
作業や校正作業を省略できる。
The frequency spectrum waveform output from the DSP is displayed on a display. By digitizing the processing for the intermediate frequency signal output from the frequency conversion unit, complicated adjustment work and calibration work at the start of measurement can be omitted.

【0025】[0025]

【発明の実施の形態】以下本発明の一実施形態を図面を
用いて説明する。図1は実施形態のスペクトラムアナラ
イザの概略構成を示すブロック図である。図5に示す従
来のスペクトラムアナライザと同一部分には同一符号が
付してある。したがって、重複する部分の詳細説明は省
略されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of the spectrum analyzer of the embodiment. The same parts as those of the conventional spectrum analyzer shown in FIG. Therefore, the detailed description of the overlapping part is omitted.

【0026】入力端子1を介して入力された例えば数百
KHz〜数GHzの高周波のアナログの被試験信号aの
信号レベルは減衰器2で規定レベルに調整されて、周波
数変換部3へ入力される。周波数変換部3へ入力された
高周波の被試験信号aは信号混合器4で局部発振器5か
らの局部発振信号bと合成されて、中間周波数を有する
中間周波数信号に変換される。この中間周波数信号はB
PF6で帯域制限された後、再度、信号混合器7で局部
発振器8からの局部発振信号b1 と合成されて最終の中
間周波数信号cとしてこの周波数変換部3から出力され
る。
The signal level of a high-frequency analog signal under test a of several hundred KHz to several GHz, for example, input through the input terminal 1 is adjusted to a specified level by the attenuator 2 and input to the frequency conversion unit 3. You. The high frequency signal under test a input to the frequency conversion unit 3 is combined with the local oscillation signal b from the local oscillator 5 by the signal mixer 4 and converted into an intermediate frequency signal having an intermediate frequency. This intermediate frequency signal is B
After band-limited by the PF6 @, is output again from the frequency converter 3 is synthesized with a local oscillation signal b 1 from the local oscillator 8 by the signal mixer 7 as a final intermediate frequency signal c.

【0027】周波数変換部3の局部発振器5の発振周波
数は掃引制御部21によって、所定の周波数範囲に亘っ
て掃引される。その結果、周波数変換部3から出力され
る中間周波数信号cの周波数fI も掃引動作に同期して
変化する。
The oscillation frequency of the local oscillator 5 of the frequency converter 3 is swept by the sweep controller 21 over a predetermined frequency range. As a result, the frequency f I of the intermediate frequency signal c output from the frequency converter 3 also changes in synchronization with the sweep operation.

【0028】例えば6MHzに低減された周波数fI
有する中間周波数信号cは、次のA/D変換器22でク
ロック発振器23から出力される例えば30MHzのサ
ンプリング周波数fS を有するサンプリング信号でサン
プリングされて、例えば12ビット構成のデジタルの中
間周波数信号c1 となる。デジタルの中間周波数信号c
1 は次のRBWデジタルフィルタ24へ入力される。
The intermediate frequency signal c having the frequency f I reduced to, for example, 6 MHz is sampled by the next A / D converter 22 with a sampling signal output from the clock oscillator 23 and having a sampling frequency f S of , for example, 30 MHz. Thus, for example, a 12-bit digital intermediate frequency signal c 1 is obtained. Digital intermediate frequency signal c
1 is input to the next RBW digital filter 24.

【0029】RBWデジタルフィルタ24は、例えば、
サンプリング周波数を変更しながらデジタルフイルタ処
理を実行していく高速処理が実現可能なデシメーション
・デジタルフィルタで構成されている。そして、このR
BWデジタルフィルタ24は、前述したアナログのRB
Wフィルタ10と近似した周波数特性を有しており、図
6の周波数特性に示すように、予め定められた中心周波
数fC を中心として、このスペクトラムアナライザの周
波数分解能に対応するバンド幅(RBW)の周波数成分
を通過させる機能を有している。
The RBW digital filter 24 includes, for example,
It is composed of a decimation digital filter capable of realizing high-speed processing of executing digital filter processing while changing the sampling frequency. And this R
The BW digital filter 24 is the analog RB described above.
It has a frequency characteristic similar to that of the W filter 10, and as shown in the frequency characteristic of FIG. 6, a bandwidth (RBW) corresponding to the frequency resolution of this spectrum analyzer centered on a predetermined center frequency f C. Has the function of passing the frequency component of

【0030】このバンド幅(RBW)は、掃引制御部2
1にて掃引周波数範囲の大きさに連動して変更される。
周波数変換部3から出力されてA/D変換器22でデジ
タルに変換された中間周波数信号c2 の周波数fI は、
RBWデジタルフィルタ24で不要成分が除かれて、時
間経過と共に出力される時系列波形となる。
This bandwidth (RBW) is determined by the sweep controller 2
At 1 the value is changed in conjunction with the size of the sweep frequency range.
The frequency f I of the intermediate frequency signal c 2 output from the frequency converter 3 and converted to digital by the A / D converter 22 is
Unnecessary components are removed by the RBW digital filter 24, resulting in a time-series waveform output over time.

【0031】RBWデジタルフィルタ24から出力され
た時系列波形は一旦波形メモリ25に記憶保持された
後、DSP26入力される。このDSP26は一種の超
小型高速演算モジールで構成されている。そして、この
DSP26内には、コンピュータ等の主制御部28によ
ってHDD等の外部記憶装置29に記憶されている処理
プログラムが読出されて予め書込まれる。DSP26は
書込まれた処理プログラムに従って複数種類の演算処理
を実行する。
The time-series waveform output from the RBW digital filter 24 is temporarily stored in the waveform memory 25 and then input to the DSP 26. This DSP 26 is composed of a kind of ultra-compact high-speed operation module. In the DSP 26, a processing program stored in an external storage device 29 such as an HDD is read out and written in advance by a main control unit 28 such as a computer. The DSP 26 executes a plurality of types of arithmetic processing according to the written processing program.

【0032】このDSP26内には、図2に示すよう
に、入出力のインタフェースの機能をはたす入力I/F
34及び出力I/F35の他に、図3に示すように、C
PU32がRAM33に書込まれた処理プログラムを実
行することにより、機能的には、検波処理部50,LO
G変換処理部51,VBWフィルタ処理部52,ピーク
検出処理部53及び表示編集処理部54とが設けられて
いる。
As shown in FIG. 2, the DSP 26 has an input interface (I / F) serving as an input / output interface.
34 and an output I / F 35, as shown in FIG.
When the PU 32 executes the processing program written in the RAM 33, the detection processing unit 50 and the LO
A G conversion processing unit 51, a VBW filter processing unit 52, a peak detection processing unit 53, and a display editing processing unit 54 are provided.

【0033】次に、各部50〜54の動作を順を追って
説明していく。入力I/F34は波形メモリ25に記憶
された1掃引期間(掃引周期)分の時系列波形を順次取
込んで次の検波処理部50へ送出する。検波処理部50
は入力した時系列波形の負極性成分を除去して時系列波
形の振幅を示す検波波形として次のLOG変換処理部5
1へ送出する。
Next, the operation of each unit 50 to 54 will be described step by step. The input I / F 34 sequentially captures a time-series waveform for one sweep period (sweep cycle) stored in the waveform memory 25 and sends it to the next detection processing unit 50. Detection processing unit 50
Is the next LOG conversion processing unit 5 which removes the negative component of the input time-series waveform and generates a detected waveform indicating the amplitude of the time-series waveform.
Send to 1.

【0034】このLOG変換処理部51は、入力が予想
される各データ値に対して、対数変換された値を予め記
憶した変換テーブルで構成されており、順次入力される
検波波形の各データ値に対応する各変換値(dB:デジ
ベル値)を読出して出力する。したがって、このLOG
変換処理部51から出力される時系列波形は、時間軸を
周波数軸として、縦軸をデジベル単位で示した周波数ス
ペクトラム波形となる。
The LOG conversion processing section 51 is constituted by a conversion table in which the logarithmically converted values are stored in advance for each data value expected to be input. Is read out and output. Therefore, this LOG
The time-series waveform output from the conversion processing unit 51 is a frequency spectrum waveform with the time axis being the frequency axis and the vertical axis being shown in units of decibels.

【0035】LOG変換処理部51から出力された周波
数スペクトラム波形は次のVBWフィルタ処理部52へ
入力される。このVBWフィルタ処理部52は、例え
ば、線形デジタルフィルタの一種である無限インパルス
応答フィルタ(IIRフィルタ)で構成されている。機
能的には、このVBWフィルタ処理部52は、図5に示
すアナログのVBWフィルタ14と同様に、周波数スペ
クトラム波形の高周波成分を除去するLPF(ローパス
フィルタ)で構成されている。
The frequency spectrum waveform output from the LOG conversion processing section 51 is input to the next VBW filter processing section 52. The VBW filter processing unit 52 is configured by, for example, an infinite impulse response filter (IIR filter), which is a type of linear digital filter. Functionally, the VBW filter processing unit 52 is configured by an LPF (low-pass filter) that removes a high-frequency component of a frequency spectrum waveform, similarly to the analog VBW filter 14 illustrated in FIG.

【0036】このVBWフィルタ処理部52から出力さ
れた周波数スペクトラム波形はピーク検出処理部53へ
送出される。ピーク検出処理部53は、周波数スペクト
ラム波形の各時間軸位置におけるピーク値を検出して、
包絡線検波された状態の最終的な周波数スペクトラム波
形を生成する。ピーク検出処理部53から出力された周
波数スペクトラム波形は次の表示編集処理部54へ送出
する。
The frequency spectrum waveform output from the VBW filter processing section 52 is sent to a peak detection processing section 53. The peak detection processing unit 53 detects a peak value at each time axis position of the frequency spectrum waveform,
A final frequency spectrum waveform in a state where the envelope detection is performed is generated. The frequency spectrum waveform output from the peak detection processing unit 53 is sent to the next display editing processing unit 54.

【0037】表示編集処理部54は入力された周波数ス
ペクトラム波形を表示器27の表示画面に表示するフオ
ーマットにイメージ展開して出力I/F35を介して表
示器27へ送出する。例えばCRT表示装置又は液晶表
示器等で構成された表示器27は受領した周波数スペク
トラム波形を表示出力する。
The display editing processor 54 develops the input frequency spectrum waveform into an image to be displayed on the display screen of the display 27 and sends it to the display 27 via the output I / F 35. For example, a display device 27 including a CRT display device or a liquid crystal display device displays and outputs the received frequency spectrum waveform.

【0038】主制御部28はDSP26に対する処理プ
ログラムを書込む機能の他に、掃引制御部21へ掃引範
囲の設定指令を送出する。掃引制御部21は、主制御部
28が指定した周波数範囲で周波数変換部3の局部発振
信号bを掃引する。また、主制御部28はRBWデジタ
ルフィルタ24のバンド幅(RBW)を掃引範囲に対応
した値に設定する。さらに、掃引制御部21は表示器2
7上における周波数の表示範囲の設定を実施する。
The main control unit 28 sends a command for setting a sweep range to the sweep control unit 21 in addition to a function of writing a processing program to the DSP 26. The sweep control unit 21 sweeps the local oscillation signal b of the frequency conversion unit 3 in the frequency range specified by the main control unit 28. Further, the main control unit 28 sets the bandwidth (RBW) of the RBW digital filter 24 to a value corresponding to the sweep range. Further, the sweep control unit 21 displays the display 2
7 is set.

【0039】よって、被測定信号aにおける広い周波数
範囲に亘って、かつ任意の周波数範囲内の周波数スペク
トラムを測定可能である。次に、主制御部28のDSP
26に対する処理プログラムの設定手順を説明する。
Accordingly, it is possible to measure the frequency spectrum of the signal under test a over a wide frequency range and within an arbitrary frequency range. Next, the DSP of the main control unit 28
The setting procedure of the processing program for the H.26 will be described.

【0040】図3はDSP26及び主制御部28の概略
構成を示すブロック図である。DSP26内のシステム
バス31に対して、CPU32,RAM33,入力I/
F34,出力I/F35,内部アドレスデコーダ36,
外部アドレスデコーダ37等が接続され、さらに、DS
P26内にはバス切換器38,信号切換器39が組込ま
れている。
FIG. 3 is a block diagram showing a schematic configuration of the DSP 26 and the main control unit 28. For a system bus 31 in the DSP 26, a CPU 32, a RAM 33, an input I / O
F34, output I / F 35, internal address decoder 36,
An external address decoder 37 and the like are connected.
A bus switch 38 and a signal switch 39 are incorporated in P26.

【0041】前記RAM33内には、主制御部28から
書込まれた、前記検波処理部50に対応する検波処理プ
ログラム、LOG変換処理部51に対応するLOG変換
処理プログラム、ピーク検出処理部53に対応するピー
ク検出処理プログラム、VBWフィルタ処理部52に対
応するVBWフィルタ処理プログラム及び表示編集処理
部54に対応する表示編集処理プログラムが記憶されて
いる。
In the RAM 33, the detection processing program corresponding to the detection processing section 50, the LOG conversion processing program corresponding to the LOG conversion processing section 51, and the peak detection processing section 53 written from the main control section 28 are stored. A corresponding peak detection processing program, a VBW filter processing program corresponding to the VBW filter processing section 52, and a display editing processing program corresponding to the display editing processing section 54 are stored.

【0042】主制御部28内のシステムバス41に対し
て、CPU42,主メモリ43,バスバッファ44,リ
セット回路45,外部記憶装置I/F46,アドレスデ
コーダ47等が接続されている。バスバッファ44は接
続バス40を介してDSP26側の外部アドレスデコー
ダ37及びバス切換器38に接続されている。
A CPU 42, a main memory 43, a bus buffer 44, a reset circuit 45, an external storage device I / F 46, an address decoder 47, and the like are connected to a system bus 41 in the main control unit 28. The bus buffer 44 is connected to the external address decoder 37 on the DSP 26 side and the bus switch 38 via the connection bus 40.

【0043】また、主制御部28の外部記憶装置I/F
46には前述した外部記憶装置29が接続されている。
この外部記憶装置29にはDSP26に書込むための各
種の処理プログラムが予め記憶されている。
The external storage device I / F of the main control unit 28
The external storage device 29 described above is connected to 46.
Various processing programs for writing to the DSP 26 are stored in the external storage device 29 in advance.

【0044】このような構成の主制御部28及びDSP
26において、外部記憶装置29に記憶された各処理プ
ログラムをDSP26のRAM33内に書込む手順を説
明する。
The main control unit 28 and DSP having such a configuration
At 26, a procedure for writing each processing program stored in the external storage device 29 into the RAM 33 of the DSP 26 will be described.

【0045】主制御部28のCPU42は、システムバ
ス41を介してリセット回路45を駆動して、DSP2
6に対してリセット信号rを送出する。その結果、DS
P26内におけるバス切換器38及び信号切換器39が
作動して、図示するように、RAM33を接続バス40
に接続すると共に、外部アドレスデコーダ37の書込制
御信号線をRAM33へ接続し、かつCPU32の動作
がリセット状態となる。
The CPU 42 of the main control unit 28 drives the reset circuit 45 via the system bus 41 to
6 is sent a reset signal r. As a result, DS
The bus switch 38 and the signal switch 39 in the P26 are operated to connect the RAM 33 to the connection bus 40 as shown in FIG.
And the write control signal line of the external address decoder 37 is connected to the RAM 33, and the operation of the CPU 32 is reset.

【0046】この状態においては、DSP26のRAM
33は、主制御部28のCPU42のアドレス空間に入
ることになる。したがって、主制御部28のCPU42
は外部記憶装置29に記憶されて各処理プログラムを外
部記憶装置I/F46を介して読出して、システムバス
41,バスバッファ44,接続バス40を介してDSP
26のRAM33に直接書込む。
In this state, the RAM of the DSP 26
33 enters the address space of the CPU 42 of the main control unit 28. Therefore, the CPU 42 of the main control unit 28
Read out each processing program stored in the external storage device 29 via the external storage device I / F 46, and read out the DSP via the system bus 41, the bus buffer 44 and the connection bus 40.
26 is directly written into the RAM 33.

【0047】主制御部28のCPU42は、必要な全て
の処理プログラムのDSP26のRAM33に対する書
込処理が終了すると、システムバス41を介してリセッ
ト回路45を駆動して、DSP26に対するリセット信
号rを解除する。
When the CPU 42 of the main control unit 28 finishes writing all necessary processing programs to the RAM 33 of the DSP 26, it drives the reset circuit 45 via the system bus 41 to release the reset signal r for the DSP 26. I do.

【0048】その結果、DSP26内におけるバス切換
器38及び信号切換器39が作動して、RAM33がシ
ステムバス31に接続されると共に、内部アドレスデコ
ーダ36の書込制御信号線がRAM33に接続され、か
つCPU32が動作状態に移行する。
As a result, the bus switch 38 and the signal switch 39 in the DSP 26 operate to connect the RAM 33 to the system bus 31 and to connect the write control signal line of the internal address decoder 36 to the RAM 33. At the same time, the CPU 32 shifts to the operating state.

【0049】なお、上記説明してきた外部記憶装置29
として、ICカードメモリ、FDD等も採用できる。ま
た、この外部記憶装置29は、主制御部28内部に組込
まれたROM等で構成されていてもよい。
The external storage device 29 described above
As an example, an IC card memory, an FDD, or the like can be adopted. The external storage device 29 may be constituted by a ROM or the like incorporated in the main control unit 28.

【0050】よって、DSP26のCPU32は入力I
/F34を介して波形メモリ25から入力した時系列波
形の各データに対してRAM33に書込まれた各処理プ
ログラムに従って上述した50〜54の各演算処理を順
次実行して実行結果を出力I/F35を介して表示器2
7へ出力する。
Therefore, the CPU 32 of the DSP 26
In accordance with each processing program written in the RAM 33, each of the above-described arithmetic processing steps 50 to 54 is sequentially executed on each data of the time-series waveform input from the waveform memory 25 via the / F34, and an execution result is output as I / Display 2 via F35
7 is output.

【0051】このように構成されたスペクトラムアナラ
イザにおいては、入力された例えば高周波のアナログの
被測定信号aは周波数変換部3において掃引制御部21
で周波数fI が掃引制御される中間周波数信号cに変換
される。この周波数変換部3から出力されたアナログの
中間周波数信号cはA/D変換器22でデジタルの中間
周波数信号c1 に変換される。
In the thus constructed spectrum analyzer, the input high-frequency analog signal under test a, for example, is converted by the sweep control section 21 into the frequency conversion section 3.
Converts the frequency f I into an intermediate frequency signal c that is subjected to sweep control. The analog intermediate frequency signal c output from the frequency converter 3 is converted by the A / D converter 22 into a digital intermediate frequency signal c 1 .

【0052】そして、このデジタルの中間周波数信号c
1 は、RBWデジタルフィルタ24にて、周波数分解能
に対応するバンド幅(RBW)の周波数成分が抽出され
る。RBWデジタルフィルタ24から出力された時系列
波形は一旦波形メモリ25に記憶保持された後、DSP
26へ入力される。
The digital intermediate frequency signal c
In 1 , the RBW digital filter 24 extracts a frequency component of a bandwidth (RBW) corresponding to the frequency resolution. The time-series waveform output from the RBW digital filter 24 is temporarily stored in the waveform memory 25, and then stored in the DSP.
26.

【0053】DSP26は波形メモリ25内に記憶され
ている1掃引期間(掃引周期)分の時系列波に対して、
ソフトェア手法にて、検波処理,LOG変換処理,V
BWフィルタ処理、ピーク検出処理及び表示編集処理を
実行して、最終的に得られる周波数スペクトラム波形を
表示器27に表示出力している。
The DSP 26 applies the time series wave for one sweep period (sweep cycle) stored in the waveform memory 25 to the
By software c E A technique, detection processing, LOG conversion processing, V
The BW filter processing, the peak detection processing, and the display editing processing are executed, and the finally obtained frequency spectrum waveform is displayed on the display 27.

【0054】このように、周波数変換部3から出力され
る中間周波数信号cに対する処理をデジタル化すること
によって、アナログ電子部品を除去している。したがっ
て、図5に示す従来装置で各アナログ電子部品に対して
実施していた定開始時点における繁雑な調整作業や校正
作業を省略できるので、操作者の作業負担が大幅に簡素
化され、測定作業能率を大幅に向上できる。
As described above, by digitizing the processing for the intermediate frequency signal c output from the frequency converter 3, analog electronic components are eliminated. Therefore, complicated adjustment work and calibration work at the time of fixed start which are performed on each analog electronic component in the conventional apparatus shown in FIG. 5 can be omitted, so that the workload of the operator is greatly simplified, and the measurement work is simplified. Efficiency can be greatly improved.

【0055】また、RBWデジタルフィルタ24,波形
メモリ25及びDPS26は温度等の測定環境が多少変
動したとしても、演算結果に誤差が混入することは非常
に少ないので、従来装置に比較して測定精度を大幅に向
上できる。
The RBW digital filter 24, the waveform memory 25, and the DPS 26 have very little error in the calculation result even if the measurement environment such as temperature fluctuates slightly. Can be greatly improved.

【0056】また、RBWデジタルフィルタ24やDS
P26内にソフト的に組込まれたVBWフィルタの通過
周波数帯幅や通過中心周波数fC 等は、ソフト的に簡単
に変更できる。したがって、RBWデジタルフィルタ2
4のバンド幅(RBW)を掃引範囲に対応した値に簡単
に変更できる。よって、被測定信号aにおける広い周波
数範囲に亘って、かつ任意の周波数範囲内の周波数スペ
クトラムを測定可能である。
The RBW digital filter 24 and DS
The pass frequency bandwidth, pass center frequency f C, and the like of the VBW filter incorporated in P26 in software can be easily changed in software. Therefore, the RBW digital filter 2
4 can be easily changed to a value corresponding to the sweep range. Therefore, it is possible to measure the frequency spectrum of the signal under test a over a wide frequency range and within an arbitrary frequency range.

【0057】さらに、演算処理を専用に行うDSP26
を採用することによって、デジタルデータの処理速度の
高速化を図っているので、高周波の被測定信号aに対す
る周波数スペクトラム解析をほぼ実時間で実施できる。
Further, the DSP 26 for performing the arithmetic processing exclusively
Since the processing speed of digital data is increased by adopting, the frequency spectrum analysis of the high-frequency signal under test a can be performed in almost real time.

【0058】また、図4に示すように、主制御部28
が、外部記憶装置29から信号復調に関するシンボル同
期検出部61,ビット復調部62,同期ワード検出部6
3,復号部64等にそれぞれ対応する各処理プログラム
を読出して、DSP26のRAM33に書込んて実行さ
せることによって、このDSP26に対してデジタル変
調信号の復調処理を実行させることも可能である。
Further, as shown in FIG.
From the external storage device 29, the symbol synchronization detection unit 61, the bit demodulation unit 62, and the synchronization word
3. By reading out the respective processing programs respectively corresponding to the decoding unit 64 and the like, and writing and executing them in the RAM 33 of the DSP 26, the DSP 26 can also execute the demodulation processing of the digital modulation signal.

【0059】[0059]

【発明の効果】以上説明したように、本発明のスペクト
ラムアナライザにおいては、周波数変換部から出力され
る中間周波数信号をA/D変換器でデジタルの中間周波
数信号に変換して、これ以降の中間周波数信号に対する
RBWフィルタ処理やLOG変換処理等の周波数スペク
トラム波形を得るための各種の処理をデジタル部品やソ
フトウエアで実施している。
As described above, in the spectrum analyzer of the present invention, the intermediate frequency signal output from the frequency converter is converted into a digital intermediate frequency signal by the A / D converter, and the intermediate frequency signal thereafter is converted. Various processes for obtaining a frequency spectrum waveform such as an RBW filter process and a LOG conversion process for a frequency signal are performed by digital components and software.

【0060】したがって、測定開始時点における繁雑な
調整作業や校正作業を省略でき、操作者の作業負担を大
幅に軽減できると共に、たとえ測定環境が変化したとし
ても高い測定精度を維持できる。
Therefore, complicated adjustment work and calibration work at the start of measurement can be omitted, and the work load on the operator can be greatly reduced, and high measurement accuracy can be maintained even if the measurement environment changes.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施形態に係わるスペクトラム
アナライザの概略構成を示すブロック図
FIG. 1 is a block diagram showing a schematic configuration of a spectrum analyzer according to a first embodiment of the present invention.

【図2】 同スペクトラムアナライザに組込まれたDS
P内に形成された各処理部を示す図
Fig. 2 DS built into the spectrum analyzer
The figure which shows each processing part formed in P

【図3】 同スペクトラムアナライザに組込まれたDS
P及び主制御部の概略構成を示すブロック図
Fig. 3 DS built into the spectrum analyzer
Block diagram showing a schematic configuration of P and a main control unit

【図4】 デジタル変調信号に対する復調処理機能が組
込まれたDSPを説明するための図
FIG. 4 is a diagram for explaining a DSP in which a demodulation processing function for a digital modulation signal is incorporated.

【図5】 従来のアナログ電子部品で構成されたスペク
トラムアナライザの概略構成を示すブロック図
FIG. 5 is a block diagram illustrating a schematic configuration of a conventional spectrum analyzer configured with analog electronic components.

【図6】 一般的なRBWフィルタの周波数特性図FIG. 6 is a frequency characteristic diagram of a general RBW filter.

【図7】 表示器に表示された一般的な周波数スペクト
ラム波形を示す図
FIG. 7 is a diagram showing a general frequency spectrum waveform displayed on a display device.

【符号の説明】[Explanation of symbols]

2…減衰器、3…周波数変換部、21…掃引制御部、2
2…A/D変換器、23…クロック発振器、24…RB
Wデジタルフィルタ、25…波形メモリ、26…DS
P、27…表示器、28…主制御部、29…外部記憶装
置、50…検波処理部、51…LOG変換処理部、52
…VBWフィルタ処理部、53…ピーク検出部、54…
表示編集処理部
2 ... attenuator, 3 ... frequency converter, 21 ... sweep controller, 2
2: A / D converter, 23: Clock oscillator, 24: RB
W digital filter, 25: waveform memory, 26: DS
P, 27: display unit, 28: main control unit, 29: external storage device, 50: detection processing unit, 51: LOG conversion processing unit, 52
... VBW filter processing section, 53 ... Peak detection section, 54 ...
Display / edit processing unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 清家 高志 東京都港区南麻布五丁目10番27号 アン リツ株式会社内 (56)参考文献 実開 昭63−67976(JP,U) (58)調査した分野(Int.Cl.7,DB名) G01R 23/00 - 23/20 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Takashi Seike, Inventor Anritsu Co., Ltd., 5-10-27 Minamiazabu, Minato-ku, Tokyo Field (Int.Cl. 7 , DB name) G01R 23/00-23/20

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力したアナログの被測定信号の周波数
を中間周波数に変換する周波数変換部(3) と、 この周波数変換部における局部発振周波数を変化させて
出力される前記中間周波数信号の周波数を掃引する掃引
制御部(21)と、 前記周波数変換部から出力される中間周波数信号をデジ
タルの中間周波数信号に変換するA/D変換器(22)と、 このA/D変換器から出力されたデジタルの中間周波数
信号を受けて、周波数分解能を定める所定バンド幅の周
波数成分を選択して出力するRBWデジタルフィルタ(2
4)と、 このRBWデジタルフィルタが出力した信号の時系列波
形を記憶する波形メモリ(25)と、 この波形メモリに記憶された時系列波形を検波処理する
検波処理手段(50)と、 この検波処理手段にて検波処理された時系列波形の信号
レベルを対数変換して、周波数スペクトラム波形を得る
LOG変換処理手段(51)と、 このLOG変換処理手段にて得られた周波数スペクトラ
ム波形の高周波成分を除去するVBWデジタルフィルタ
(52)と、 このVBWデジタルフィルタで高周波成分が除去された
周波数スペクトラム波形を表示する表示器(27)と を有するスペクトラムアナライザにおいて、前記検波処理手段、前記LOG変換処理手段及び前記V
BWデジタルフィルタは、それぞれ、検波処理プログラ
ム、LOG変換処理プログラム及びVBWデジタルフィ
ルタ処理プログラムに沿って実行され、 さらに、 CPU(32)と処理プログラムを記憶する記憶部
(33)とを有し、前記RBWデジタルフィルタが出力する
デジタルの中間周波数信号を受けて、前記CPUが前記
処理プログラムに沿った処理を行うDSP(26)と、 外部記憶装置(29)に記憶されている検波処理プログ
ラム、LOG変換処理プログラム及びVBWデジタルフ
ィルタ処理プログラムを読出して、前記処理プログラム
として、前記記憶部(33)に書込むとともに、前記DSP
(26)に前記処理プログラムに沿った処理を実行させる主
制御部(28)とを備えた ことを特徴とするスペクトラムアナライザ。
A frequency converter for converting a frequency of an input analog signal to be measured into an intermediate frequency; and a frequency converter for changing a local oscillation frequency in the frequency converter to output a frequency of the intermediate frequency signal. A sweep controller (21) for sweeping, an A / D converter (22) for converting an intermediate frequency signal output from the frequency converter into a digital intermediate frequency signal, and an A / D converter output from the A / D converter. An RBW digital filter (2) that receives a digital intermediate frequency signal, selects and outputs a frequency component having a predetermined bandwidth that determines the frequency resolution.
4), a waveform memory (25) for storing a time-series waveform of the signal output from the RBW digital filter, a detection processing means (50) for detecting the time-series waveform stored in the waveform memory, and LOG conversion processing means (51) for logarithmically converting the signal level of the time-series waveform detected by the processing means to obtain a frequency spectrum waveform; and high-frequency components of the frequency spectrum waveform obtained by the LOG conversion processing means VBW digital filter that removes noise
(52) and a display (27) for displaying a frequency spectrum waveform from which high-frequency components have been removed by the VBW digital filter, wherein the detection processing means, the LOG conversion processing means, and the V
Each of the BW digital filters is a detection processing program.
LOG conversion processing program and VBW digital file
Storage unit that is executed along with the CPU processing program and further stores the CPU (32) and the processing program.
(33), receiving the digital intermediate frequency signal output by the RBW digital filter, the CPU
A DSP (26) for performing processing according to a processing program, and a detection processing program stored in an external storage device (29).
RAM , a LOG conversion processing program and a VBW digital filter processing program , and write the processing program into the storage section (33).
The spectrum analyzer according to (26) , further comprising a main control unit (28) for executing a process according to the processing program.
JP07237496A 1996-03-27 1996-03-27 Spectrum analyzer Expired - Lifetime JP3294759B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07237496A JP3294759B2 (en) 1996-03-27 1996-03-27 Spectrum analyzer
US08/823,525 US6112067A (en) 1996-03-27 1997-03-24 Radio communication analyzer suited for measurement of plurality of types of digital communication systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07237496A JP3294759B2 (en) 1996-03-27 1996-03-27 Spectrum analyzer

Publications (2)

Publication Number Publication Date
JPH09257843A JPH09257843A (en) 1997-10-03
JP3294759B2 true JP3294759B2 (en) 2002-06-24

Family

ID=13487472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07237496A Expired - Lifetime JP3294759B2 (en) 1996-03-27 1996-03-27 Spectrum analyzer

Country Status (1)

Country Link
JP (1) JP3294759B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3748225B2 (en) * 1999-11-12 2006-02-22 アンリツ株式会社 Modulation signal analyzer
DE10337913B4 (en) * 2003-08-18 2017-01-05 Rohde & Schwarz Gmbh & Co. Kg Measuring or testing device with exchangeable functional units
JP4205070B2 (en) 2005-03-09 2009-01-07 アンリツ株式会社 Signal measuring apparatus and signal analyzing apparatus
JPWO2008023640A1 (en) 2006-08-24 2010-01-07 株式会社アドバンテスト Spectrum analyzer system and spectrum analysis method
US20080205557A1 (en) * 2007-02-27 2008-08-28 Tektronix, Inc. Systems and Methods for Performing External Correction
JP4704384B2 (en) * 2007-03-20 2011-06-15 アンリツ株式会社 Spectrum analyzer
CN102879644A (en) * 2012-11-01 2013-01-16 南京国睿安泰信科技股份有限公司 System for realizing resolution bandwidth of spectrum analyzer by utilizing pre-switching of analog bandwidth
CN103869159A (en) * 2014-02-25 2014-06-18 苏州美高立电气有限公司 Harmonic detection device
KR102240440B1 (en) * 2019-05-28 2021-04-15 주식회사 이노와이어리스 spectrum analyzer and the control method thereof

Also Published As

Publication number Publication date
JPH09257843A (en) 1997-10-03

Similar Documents

Publication Publication Date Title
US6243576B1 (en) Radio communication analyzer suited for measurement of plurality of types of digital communication systems
JP3942790B2 (en) Signal analyzer
JP3444904B2 (en) Signal analyzer
JP3377391B2 (en) Real-time signal analyzer
JP5783667B2 (en) Electronic component tester, spectrum analyzer, electronic component test method, and magnetic head component / magnetic medium component tester
JP3294759B2 (en) Spectrum analyzer
JP4762382B2 (en) Spectrum analyzer
US6112067A (en) Radio communication analyzer suited for measurement of plurality of types of digital communication systems
CN103019117B (en) Digitalizer based on PXI e interface
JP5386061B2 (en) Frequency component measuring device
US4568878A (en) Spectrum analyzers
JP3375919B2 (en) Signal analyzer
JP4732238B2 (en) Test apparatus and test method
JP2000137046A (en) Wide band signal analyzer
JP4260344B2 (en) Spectrum analyzer
CN109541309B (en) Spectrum analyzer and signal processing method thereof
WO2001037502A1 (en) Modulated signal analyzing device
JP2849787B2 (en) Receiver and automatic calibration method thereof.
JP3304325B2 (en) Band variable filter and signal analyzer using the filter
JP2001313616A (en) Signal analyzer
JP3369700B2 (en) Burst wave rise / fall characteristics evaluation device
JPH08146062A (en) Phase jitter analyzer
JP2574636Y2 (en) Waveform analyzer
JP3102657B2 (en) Spectrum analyzer
JPH0562869U (en) Spectrum analyzer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140405

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term