JP3281140B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3281140B2
JP3281140B2 JP24782093A JP24782093A JP3281140B2 JP 3281140 B2 JP3281140 B2 JP 3281140B2 JP 24782093 A JP24782093 A JP 24782093A JP 24782093 A JP24782093 A JP 24782093A JP 3281140 B2 JP3281140 B2 JP 3281140B2
Authority
JP
Japan
Prior art keywords
bonding group
metal wiring
insulating film
via hole
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24782093A
Other languages
Japanese (ja)
Other versions
JPH07106418A (en
Inventor
正 松能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24782093A priority Critical patent/JP3281140B2/en
Publication of JPH07106418A publication Critical patent/JPH07106418A/en
Application granted granted Critical
Publication of JP3281140B2 publication Critical patent/JP3281140B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関するもので、特に多層金属配線技術におい
て、高速、高周波数で動作するLSIにおける金属配線
の信頼性向上と配線間容量によって生じる信号遅延の改
善に対して使用されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a multilevel metal wiring technology, which improves the reliability of metal wiring in an LSI operating at high speed and high frequency and a signal generated by capacitance between wirings. It is used for delay improvement.

【0002】[0002]

【従来の技術】図10は、従来の半導体装置を示す断面
図である。シリコン基板1の表面上には第1の金属配線
2が設けられ、この金属配線2及びシリコン基板1の上
には第1のTEOS酸化膜3が堆積される。このTEO
S酸化膜3の上には第2のTEOS酸化膜4が堆積さ
れ、このTEOS酸化膜4の上には第3のTEOS酸化
膜5が堆積される。前記第1乃至第3のTEOS酸化膜
3〜5には第1の金属配線2の上に位置するビアホ−ル
5aが設けられ、このビアホ−ル5aの内及び第3のT
EOS酸化膜5の上には第2の金属配線6が設けられ
る。
2. Description of the Related Art FIG. 10 is a sectional view showing a conventional semiconductor device. A first metal wiring 2 is provided on the surface of the silicon substrate 1, and a first TEOS oxide film 3 is deposited on the metal wiring 2 and the silicon substrate 1. This TEO
On the S oxide film 3, a second TEOS oxide film 4 is deposited, and on the TEOS oxide film 4, a third TEOS oxide film 5 is deposited. The first to third TEOS oxide films 3 to 5 are provided with a via hole 5a located above the first metal wiring 2, and the via hole 5a and the third T
On EOS oxide film 5, second metal wiring 6 is provided.

【0003】上述したように製造された半導体装置にお
いて、層間絶縁膜である第2のTEOS酸化膜4にはS
i−F、Si−OH及びSi−H等の不純物が多く含ま
れている。これら不純物の影響により、金属配線2、6
が腐食されやすくなり、図10に示すような配線断線不
良6aが生じるという問題がある。
In the semiconductor device manufactured as described above, the second TEOS oxide film 4 as an interlayer insulating film has
Many impurities such as i-F, Si-OH and Si-H are contained. Due to the influence of these impurities, the metal wirings 2, 6
Is liable to be corroded, and there is a problem that a wiring disconnection defect 6a as shown in FIG. 10 occurs.

【0004】図11及び図12は、上記の問題を解決し
た他の従来の半導体装置の製造方法を示す断面図であ
り、図10と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
FIGS. 11 and 12 are cross-sectional views showing another conventional method for manufacturing a semiconductor device which solves the above-mentioned problem. The same parts as those in FIG. 10 are denoted by the same reference numerals, and only different parts will be described. I do.

【0005】図11に示すように、第1乃至第3のTE
OS酸化膜3〜5には第1の金属配線2の上に位置する
ビアホ−ル5aが設けられた後、前記TEOS酸化膜3
〜5には温度が300℃以上の熱によるエネルギ−7が
加えられる。これにより、TEOS酸化膜3〜5におけ
るSi−F、Si−OH及びSi−H等の不純物は、前
記TEOS酸化膜3〜5の外に取り除かれ、分割され
る。この結果、前記TEOS酸化膜3〜5における前記
不純物の濃度は低下される。
As shown in FIG. 11, the first to third TEs
After the OS oxide films 3 to 5 are provided with via holes 5a located on the first metal wiring 2, the TEOS oxide film 3 is formed.
Energy -7 due to heat at a temperature of 300 [deg.] C. or higher is applied to. Thereby, impurities such as Si-F, Si-OH, and Si-H in the TEOS oxide films 3 to 5 are removed outside the TEOS oxide films 3 to 5 and are divided. As a result, the concentration of the impurities in the TEOS oxide films 3 to 5 is reduced.

【0006】この後、図12に示すように、ビアホ−ル
5aの内及び第3のTEOS酸化膜5の上には第2の金
属配線6が設けられる。ところで、上記他の従来の半導
体装置の製造方法では、TEOS酸化膜3〜5における
前記不純物の濃度を低下させているため、金属配線2、
6が腐食されにくくなり、配線断線不良の発生を防止し
ている。しかし、前記TEOS酸化膜3〜5における前
記不純物の濃度を低下させると、TEOS酸化膜3〜5
の誘電率が高くなり、第1及び第2の金属配線2、6相
互間の容量が増大する。これにより、半導体装置におい
て高速、高周波数動作をさせる際、前記容量の増大に伴
う信号遅延が起こる。
Thereafter, as shown in FIG. 12, a second metal wiring 6 is provided in the via hole 5a and on the third TEOS oxide film 5. By the way, in the other conventional method for manufacturing a semiconductor device, since the concentration of the impurity in the TEOS oxide films 3 to 5 is reduced, the metal wiring 2,
6 is less likely to be corroded, thereby preventing the occurrence of wiring disconnection defects. However, when the concentration of the impurities in the TEOS oxide films 3 to 5 is reduced, the TEOS oxide films 3 to 5
And the capacitance between the first and second metal wires 2 and 6 increases. As a result, when operating the semiconductor device at high speed and high frequency, signal delay occurs due to the increase in the capacitance.

【0007】[0007]

【発明が解決しようとする課題】上記他の従来の半導体
装置の製造方法では、第2のTEOS酸化膜4にSi−
F、Si−OH及びSi−H等の不純物が多く含まれて
いると、図10に示す配線断線不良6aが発生するか
ら、TEOS酸化膜4における前記不純物の濃度を低下
させている。しかし、前記不純物の濃度を低下させる
と、半導体装置において高速、高周波数動作をさせる
際、第1及び第2の金属配線2、6相互間の容量が増大
し、信号遅延が発生する問題がある。
In the above-mentioned other conventional method for manufacturing a semiconductor device, the second TEOS oxide film 4 has a Si-
If a large amount of impurities such as F, Si—OH, and Si—H are contained, the wiring disconnection failure 6 a shown in FIG. 10 occurs, so that the concentration of the impurities in the TEOS oxide film 4 is reduced. However, when the impurity concentration is reduced, the capacitance between the first and second metal wirings 2 and 6 increases when operating the semiconductor device at high speed and high frequency, which causes a problem that a signal delay occurs. .

【0008】この発明は上記のような事情を考慮してな
されたものであり、その目的は、配線断線不良の発生を
防止し、且つ高速、高周波数動作をさせる際の信号遅延
の発生を防止した半導体装置およびその製造方法を提供
することにある。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above circumstances, and has as its object to prevent the occurrence of wiring disconnection defects and to prevent the occurrence of signal delay during high-speed, high-frequency operation. And a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段】この発明は、上記課題を
解決するため、第1の金属配線と、前記第1の金属配線
の上に設けられ、Si−F結合基を低濃度で含む領域と
Si−F結合基を高濃度で含む領域とを有する絶縁膜
と、前記Si−F結合基を低濃度で含む領域に設けられ
た前記第1の金属配線の上に位置するビアホ−ルと、前
記ビアホ−ルの内及び前記ビアホ−ル近傍の前記絶縁膜
の上に設けられた第2の金属配線と、を有する多層配線
を具備することを特徴としている。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a first metal wiring and a region provided on the first metal wiring and containing a Si--F bonding group at a low concentration. An insulating film having a region containing Si—F bonding groups at a high concentration, and a via hole located on the first metal wiring provided in the region containing the Si—F bonding groups at a low concentration. And a second metal wiring provided on the insulating film in the via hole and in the vicinity of the via hole.

【0010】また、前記絶縁膜においては、前記Si−
F結合基を低濃度で含む領域の誘電率が前記Si−F結
合基を高濃度で含む領域のそれより高いことを特徴とし
ている。
Further, in the insulating film, the Si-
It is characterized in that the dielectric constant of the region containing the F-bond group at a low concentration is higher than that of the region containing the Si-F bond group at a high concentration.

【0011】また、第1の金属配線と、前記第1の金属
配線の上に設けられ、Si−F結合基、Si−OH結合
基及びSi−H結合基を低濃度で含む領域とSi−F結
合基、Si−OH結合基及びSi−H結合基を高濃度で
含む領域とを有する絶縁膜と、前記Si−F結合基、S
i−OH結合基及びSi−H結合基を低濃度で含む領域
に設けられた前記第1の金属配線の上に位置するビアホ
−ルと、前記ビアホ−ルの内及び前記ビアホ−ル近傍の
前記絶縁膜の上に設けられた第2の金属配線と、を有す
る多層配線を具備することを特徴としている。
A first metal wiring and a region provided on the first metal wiring and containing a Si—F bonding group, a Si—OH bonding group, and a Si—H bonding group at a low concentration are formed. An insulating film having a region containing an F bonding group, a Si—OH bonding group, and a Si—H bonding group at a high concentration;
a via hole located on the first metal wiring provided in a region containing a low concentration of an i-OH bond group and a Si-H bond group, and a via hole in the via hole and in the vicinity of the via hole. And a second metal wiring provided on the insulating film.

【0012】また、前記絶縁膜においては、前記Si−
F結合基、Si−OH結合基及びSi−H結合基を低濃
度で含む領域の誘電率が前記Si−F結合基、Si−O
H結合基及びSi−H結合基を高濃度で含む領域のそれ
より高いことを特徴としている。
Further, in the insulating film, the Si-
The dielectric constant of the region containing the F-bonding group, the Si-OH bonding group and the Si-H bonding group at a low concentration is the above-mentioned Si-F bonding group, Si-O
It is characterized by being higher than that of the region containing a high concentration of H-bonding group and Si-H bonding group.

【0013】また、第1の金属配線の上にSi−F結合
基、Si−OH結合基及びSi−H結合基を有する絶縁
膜を設ける工程と、前記絶縁膜に、前記第1の金属配線
の上に位置するビアホ−ルを設ける工程と、前記ビアホ
−ルの内及び前記ビアホ−ル近傍の前記絶縁膜の上に赤
外線吸収体を設ける工程と、前記赤外線吸収体に赤外線
を照射する工程と、前記赤外線吸収体を除去する工程
と、前記ビアホ−ルの内及び前記絶縁膜の上に第2の金
属配線を設ける工程と、を具備することを特徴としてい
る。
A step of providing an insulating film having a Si—F bonding group, a Si—OH bonding group and a Si—H bonding group on the first metal wiring; and forming the first metal wiring on the insulating film. Providing a via hole located on the substrate, providing an infrared absorber in the via hole and on the insulating film in the vicinity of the via hole, and irradiating the infrared absorber with infrared light. Removing the infrared absorber, and providing a second metal wiring in the via hole and on the insulating film.

【0014】また、前記赤外線吸収体は、カ−ボンから
なることを特徴としている。また、第1の金属配線の上
にSi−F結合基、Si−OH結合基及びSi−H結合
基を有する絶縁膜を設ける工程と、前記第1の金属配線
上及びその近傍における絶縁膜に、波長が10nm以下
のマイクロ波を選択的に照射する工程と、前記マイクロ
波が照射された部分の前記絶縁膜に、前記第1の金属配
線の上に位置するビアホ−ルを設ける工程と、前記ビア
ホ−ルの内及び前記絶縁膜の上に第2の金属配線を設け
る工程と、を具備することを特徴としている。
Further, the infrared absorber is made of carbon. A step of providing an insulating film having a Si—F bonding group, a Si—OH bonding group, and a Si—H bonding group on the first metal wiring; and forming an insulating film on and in the vicinity of the first metal wiring. Selectively irradiating a microwave having a wavelength of 10 nm or less; and providing a via hole located on the first metal wiring in the insulating film in a portion irradiated with the microwave, Providing a second metal wiring in the via hole and on the insulating film.

【0015】また、第1の金属配線の上にSi−F結合
基、Si−OH結合基及びSi−H結合基を有する絶縁
膜を設ける工程と、前記第1の金属配線上及びその近傍
における絶縁膜に、誘導放出により得た電磁波を選択的
に照射する工程と、前記電磁波が照射された部分の前記
絶縁膜に、前記第1の金属配線の上に位置するビアホ−
ルを設ける工程と、前記ビアホ−ルの内及び前記絶縁膜
の上に第2の金属配線を設ける工程と、を具備すること
を特徴としている。
A step of providing an insulating film having a Si—F bonding group, a Si—OH bonding group and a Si—H bonding group on the first metal wiring; and forming an insulating film on the first metal wiring and in the vicinity thereof. Selectively irradiating the insulating film with an electromagnetic wave obtained by stimulated emission; and providing a via hole positioned above the first metal wiring to the insulating film in a portion irradiated with the electromagnetic wave.
A step of providing a second metal wiring in the via hole and on the insulating film.

【0016】[0016]

【作用】この発明は、第1の金属配線の上に絶縁膜を設
け、この絶縁膜に、前記第1の金属配線の上に位置する
ビアホ−ルを設け、このビアホ−ルの内及び絶縁膜の上
に赤外線吸収体を設ける。次に、この赤外線吸収体に赤
外線を照射することにより、前記赤外線吸収体の温度を
上昇させ、ビアホ−ルの近傍における絶縁膜中のSi−
F結合基を分解し、絶縁膜の外へ拡散させる。この結
果、前記絶縁膜におけるビアホ−ルの近傍に、前記Si
−F結合基が減少した領域を形成することができる。し
たがって、第1及び第2の金属配線における配線断線不
良の発生を防止することができる。また、前記Si−F
結合基が減少した領域を、ビアホ−ルの近傍の絶縁膜に
選択的に形成しているため、前記絶縁膜において誘電率
が低くなるのはビアホ−ル近傍のみである。したがっ
て、第1及び第2の金属配線相互間の容量の増大を防止
することができ、高速、高周波数動作をさせる際の信号
遅延の発生を防止することができる。
According to the present invention, an insulating film is provided on a first metal wiring, and a via hole located on the first metal wiring is provided on the insulating film. An infrared absorber is provided on the film. Next, by irradiating the infrared ray to the infrared ray absorber, the temperature of the infrared ray absorber is increased, and the Si-
Decomposes the F-bond group and diffuses it out of the insulating film. As a result, the Si film is placed near the via hole in the insulating film.
A region having a reduced -F bonding group can be formed. Therefore, it is possible to prevent the occurrence of a disconnection failure in the first and second metal wirings. Further, the Si-F
Since the region where the bonding groups are reduced is selectively formed in the insulating film near the via hole, the dielectric constant of the insulating film is low only in the vicinity of the via hole. Therefore, it is possible to prevent an increase in capacitance between the first and second metal wirings, and to prevent a signal delay when operating at high speed and high frequency.

【0017】[0017]

【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図1乃至図7は、この発明の第1の実施例
による半導体装置の製造方法を示す断面図である。先
ず、図2に示すように、シリコン基板21の表面上には
厚さが8000オングストロ−ム程度の熱酸化膜22が
形成される。この熱酸化膜22の上にはスパッタ法によ
り例えば厚さが6000オングストロ−ム程度のAl−
Cu−Si膜23が堆積される。このAl−Cu−Si
膜23が加工されることにより、前記熱酸化膜22の上
には第1の金属配線24が形成される。この第1の金属
配線24及び熱酸化膜22の上には例えば350℃の温
度で成膜された厚さが3000オングストロ−ム程度の
第1のTEOS酸化膜25が堆積される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. 1 to 7 are sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention. First, as shown in FIG. 2, a thermal oxide film 22 having a thickness of about 8000 Å is formed on the surface of a silicon substrate 21. On this thermal oxide film 22, for example, an Al—
A Cu-Si film 23 is deposited. This Al-Cu-Si
By processing the film 23, a first metal wiring 24 is formed on the thermal oxide film 22. On the first metal wiring 24 and the thermal oxide film 22, a first TEOS oxide film 25 formed at a temperature of, for example, 350 ° C. and having a thickness of about 3000 Å is deposited.

【0018】次に、図3に示すように、前記第1のTE
OS酸化膜25の上には例えば250℃で成膜された厚
さが12000オングストロ−ム程度の第2のTEOS
酸化膜26が堆積される。このTEOS酸化膜26は、
少なくともSi−F、Si−OH、Si−H結合基等の
うちのいずれかを含有するものであり、その誘電率がε
1 である。この後、前記第2のTEOS酸化膜26は、
図示せぬ平坦化用レジストとエッチバックRIE(React
ive Ion Etching)とを用いて平坦化される。次に、第2
のTEOS酸化膜26の上には例えば350℃の温度で
成膜された厚さが3000オングストロ−ム程度の第3
のTEOS酸化膜27が堆積される。このとき、第2の
TEOS酸化膜26の誘電率は酸化膜26内で一定の値
ε1 、例えば2.6×10-11 F/mとなっている。こ
の後、前記第1乃至第3のTEOS酸化膜25〜27に
は第1の金属配線24の上に位置するビアホ−ル(接続
孔)26aが設けられる。
Next, as shown in FIG. 3, the first TE
On the OS oxide film 25, for example, a second TEOS film formed at 250 ° C. and having a thickness of about 12,000 angstroms.
An oxide film 26 is deposited. This TEOS oxide film 26
It contains at least any one of Si—F, Si—OH, and Si—H bonding groups, and has a dielectric constant of ε.
Is one. After this, the second TEOS oxide film 26
Unillustrated planarization resist and etch-back RIE (React
ive Ion Etching). Next, the second
A third film having a thickness of about 3000 Å formed at a temperature of, for example, 350 ° C. on the TEOS oxide film 26 of FIG.
Of TEOS oxide film 27 is deposited. At this time, the dielectric constant of the second TEOS oxide film 26 has a constant value ε 1 in the oxide film 26, for example, 2.6 × 10 −11 F / m. Thereafter, via holes (connection holes) 26a located above the first metal wiring 24 are provided in the first to third TEOS oxide films 25 to 27.

【0019】この後、図4に示すように、前記ビアホ−
ル26aの内及び第3のTEOS酸化膜27の上には赤
外線のエネルギ−を吸収しやすい物質、例えば厚さが1
000オングストロ−ム程度のカ−ボン28aがスパッ
タ法により堆積される。次に、前記ビアホ−ル26aの
内及びその近傍の第3のTEOS酸化膜27の上に残る
ように、前記カ−ボン28aが異方性エッチング技術に
よりパタ−ニングされる。これにより、前記ビアホ−ル
26aの内及び第3のTEOS酸化膜27の上にはカ−
ボン28aからなる赤外線吸収体28が形成される。
Thereafter, as shown in FIG.
A material which easily absorbs infrared energy, for example, a thickness of 1
Carbon 28a of about 000 angstroms is deposited by sputtering. Next, the carbon 28a is patterned by an anisotropic etching technique so as to remain on the third TEOS oxide film 27 in and near the via hole 26a. As a result, a card is formed in the via hole 26a and on the third TEOS oxide film 27.
An infrared absorber 28 composed of a bon 28a is formed.

【0020】次に、図5に示すように、前記赤外線吸収
体28にはエネルギ−hνを有する赤外線19が60秒
間照射される。これにより、赤外線吸収体28の温度は
例えば350℃とされる。この結果、ビアホ−ル26a
の近傍における第2のTEOS酸化膜26中のSi−
F、Si−OH、Si−H結合基等の不純物は、分解さ
れ、酸化膜26の外へ拡散される。これにより、赤外線
吸収体28の近傍には前記各結合基が減少した領域、即
ち不純物の濃度を低下させた領域26bが形成される。
この領域26bの誘電率はε2 、例えば4.5×10
-11 F/mとなり、このε2 は前記ε1 より高い値であ
る。即ち、第2のTEOS酸化膜26内において、その
誘電率は場所依存性を有し、誘電率の分布は2.6×1
-11 F/m〜4.5×10-11 F/mとなる。
Next, as shown in FIG. 5, the infrared ray absorber 28 is irradiated with infrared rays 19 having energy -hv for 60 seconds. Thereby, the temperature of the infrared absorber 28 is set to, for example, 350 ° C. As a result, the via hole 26a
In the second TEOS oxide film 26 in the vicinity of
Impurities such as F, Si—OH, and Si—H bonding groups are decomposed and diffused out of the oxide film 26. As a result, in the vicinity of the infrared absorber 28, a region in which each of the bonding groups is reduced, that is, a region 26b in which the impurity concentration is reduced is formed.
The dielectric constant of this region 26b is ε 2 , for example, 4.5 × 10
−11 F / m, and this ε 2 is a higher value than the aforementioned ε 1 . That is, in the second TEOS oxide film 26, the dielectric constant has a location dependency, and the distribution of the dielectric constant is 2.6 × 1.
0 −11 F / m to 4.5 × 10 −11 F / m.

【0021】この後、図6に示すように、前記赤外線吸
収体28は例えばO2 プラズマにより除去される。次
に、図7に示すように、前記ビアホ−ル26aの内及び
第3のTEOS酸化膜27の上には例えば厚さが800
0オングストロ−ム程度のAl−Cu−Si膜29aが
スパッタ法により堆積される。このAl−Cu−Si膜
29aが加工されることにより、ビアホ−ル26aの内
及び第3のTEOS酸化膜27の上には第2の金属配線
29が形成される。この結果、第2の金属配線29は第
1の金属配線24と電気的に接続される。
Thereafter, as shown in FIG. 6, the infrared absorber 28 is removed by, for example, O 2 plasma. Next, as shown in FIG. 7, for example, a thickness of 800 is formed on the via hole 26a and on the third TEOS oxide film 27.
An Al-Cu-Si film 29a of about 0 Å is deposited by a sputtering method. By processing the Al-Cu-Si film 29a, a second metal wiring 29 is formed in the via hole 26a and on the third TEOS oxide film 27. As a result, the second metal wiring 29 is electrically connected to the first metal wiring 24.

【0022】この後、図1に示すように、前記第2の金
属配線29及び第3のTEOS酸化膜27の上には例え
ば厚さが7000オングストロ−ム程度のTEOS酸化
膜からなるパッシベ−ション膜30が堆積される。
Thereafter, as shown in FIG. 1, a passivation film made of, for example, a TEOS oxide film having a thickness of about 7000 Å is formed on the second metal wiring 29 and the third TEOS oxide film 27. A film 30 is deposited.

【0023】上記第1の実施例によれば、ビアホ−ル2
6aの内及び第3のTEOS酸化膜27の上にカ−ボン
28aからなる赤外線吸収体28を形成し、この赤外線
吸収体28にエネルギ−hνを有する赤外線19を60
秒間照射する。これにより、前記赤外線吸収体28の温
度を350℃とし、ビアホ−ル26aの近傍における第
2のTEOS酸化膜26中のSi−F、Si−OH、S
i−H結合基等の不純物を分解し、酸化膜26の外へ拡
散する。これにより、赤外線吸収体28の近傍に前記各
結合基が減少した領域、即ち不純物の濃度を低下させた
領域26bを形成している。このため、第1及び第2の
金属配線24、29がビアホ−ル26a内において腐食
されにくくなり、配線断線不良の発生を防止することが
できる。
According to the first embodiment, the via hole 2
6a and on the third TEOS oxide film 27, an infrared absorber 28 made of carbon 28a is formed.
Irradiate for seconds. As a result, the temperature of the infrared absorber 28 is set to 350 ° C., and the Si—F, Si—OH, S in the second TEOS oxide film 26 in the vicinity of the via hole 26a.
Impurities such as i-H bonding groups are decomposed and diffuse out of the oxide film 26. As a result, a region where each of the bonding groups is reduced, that is, a region 26b where the concentration of impurities is reduced is formed near the infrared absorber 28. For this reason, the first and second metal wirings 24 and 29 are less likely to be corroded in the via hole 26a, and the occurrence of wiring disconnection failure can be prevented.

【0024】これとともに、前記領域26を、ビアホ−
ル26aの近傍の第2のTEOS酸化膜26に選択的に
形成している。つまり、ビアホ−ル26aの近傍のみの
第2のTEOS酸化膜26における前記不純物の濃度を
低下させている。このため、TEOS酸化膜26におい
て誘電率が低くなるのはビアホ−ル26a近傍のみであ
る。したがって、第1及び第2の金属配線24、29相
互間の容量の増大を防止することができる。これによ
り、半導体装置において高速、高周波数動作をさせる
際、従来品のような信号遅延を抑制することができる。
At the same time, the region 26 is
This is selectively formed on the second TEOS oxide film 26 near the hole 26a. That is, the concentration of the impurity in the second TEOS oxide film 26 only in the vicinity of the via hole 26a is reduced. Therefore, the dielectric constant of the TEOS oxide film 26 is reduced only in the vicinity of the via hole 26a. Therefore, it is possible to prevent an increase in capacitance between the first and second metal wirings 24 and 29. Thereby, when operating the semiconductor device at a high speed and a high frequency, it is possible to suppress a signal delay unlike a conventional product.

【0025】図1、図2及び図6乃至図9は、この発明
の第2の実施例による半導体装置の製造方法を示す断面
図であり、第1の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
FIGS. 1, 2 and 6 to 9 are cross-sectional views showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention. Only different parts will be described.

【0026】図8に示すように、第2のTEOS酸化膜
26の上に第3のTEOS酸化膜27が堆積された後、
この第3のTEOS酸化膜27の上方にはマスク材31
が固定される。このマスク材31は、例えばガラス板3
1aの上に、開孔部31cが形成されたCrを含む金属
層31bが堆積されているものである。前記開孔部31
cは第1の金属配線24の上方に位置している。
As shown in FIG. 8, after a third TEOS oxide film 27 is deposited on the second TEOS oxide film 26,
A mask material 31 is formed above the third TEOS oxide film 27.
Is fixed. The mask material 31 is, for example, a glass plate 3
A metal layer 31b containing Cr and having an opening 31c formed thereon is deposited on 1a. The opening 31
c is located above the first metal wiring 24.

【0027】次に、図9に示すように、前記マスク材3
1をマスクとして、第2及び第3のTEOS酸化膜2
6、27には例えば波長が1.5nmのマイクロ波20
が照射される。これにより、第1の金属配線24上の近
傍における第2のTEOS酸化膜26中のSi−F、S
i−OH、Si−H結合基等の不純物は、分解され、酸
化膜26の外へ拡散される。この結果、前記第2のTE
OS酸化膜26には前記各結合基が減少した領域、即ち
不純物の濃度を低下させた領域26bが形成される。こ
の領域26bの誘電率はε2 となり、このε2 はε1
り高い値である。
Next, as shown in FIG.
1 as a mask, the second and third TEOS oxide films 2
For example, microwaves 20 having a wavelength of 1.5 nm
Is irradiated. As a result, Si-F, S in the second TEOS oxide film 26 near the first metal wiring 24
Impurities such as i-OH and Si-H bonding groups are decomposed and diffused out of the oxide film 26. As a result, the second TE
In the OS oxide film 26, a region in which each of the bonding groups is reduced, that is, a region 26b in which the impurity concentration is reduced is formed. The dielectric constant epsilon 2 next to the region 26b, the epsilon 2 is higher than the epsilon 1 value.

【0028】この後、図6に示すように、前記マスク材
31は取り外され、第1乃至第3のTEOS酸化膜25
〜27には第1の金属配線24の上に位置するビアホ−
ル26aが設けられる。
Thereafter, as shown in FIG. 6, the mask material 31 is removed, and the first to third TEOS oxide films 25 are removed.
To 27 are via holes located on the first metal wiring 24.
26a is provided.

【0029】上記第2の実施例においても第1の実施例
と同様の効果を得ることができる。尚、上記第2の実施
例では、第2及び第3のTEOS酸化膜26、27に波
長が1.5nmのマイクロ波20を照射しているが、第
2及び第3のTEOS酸化膜26、27に照射するマイ
クロ波の波長は10nm以下であれば他の波長とするこ
とも可能である。
The same effects as those of the first embodiment can be obtained in the second embodiment. Although the second and third TEOS oxide films 26 and 27 are irradiated with the microwave 20 having a wavelength of 1.5 nm in the second embodiment, the second and third TEOS oxide films 26 and 27 are irradiated with the microwave 20 having a wavelength of 1.5 nm. Other wavelengths can be used as long as the wavelength of the microwave applied to 27 is 10 nm or less.

【0030】図1、図2及び図6乃至図9は、この発明
の第3の実施例による半導体装置の製造方法を示す断面
図であり、第2の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
FIGS. 1, 2 and 6 to 9 are sectional views showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention. Only different parts will be described.

【0031】図9に示すように、前記マスク材31をマ
スクとして、第2及び第3のTEOS酸化膜26、27
には誘導放出により得た電磁波、例えば電子ビ−ム電流
密度が60A/cm2 のレ−ザ−18が照射される。上
記第3の実施例においても第1の実施例と同様の効果を
得ることができる。
As shown in FIG. 9, the second and third TEOS oxide films 26 and 27 are formed by using the mask material 31 as a mask.
Is irradiated with an electromagnetic wave obtained by stimulated emission, for example, a laser 18 having an electron beam current density of 60 A / cm @ 2. In the third embodiment, the same effects as in the first embodiment can be obtained.

【0032】[0032]

【発明の効果】以上説明したようにこの発明によれば、
第1の金属配線の上に、Si−F結合基を低濃度で含む
領域とSi−F結合基を高濃度で含む領域とを有する絶
縁膜を設けている。したがって、配線断線不良の発生を
防止でき、且つ高速、高周波数動作をさせる際の信号遅
延の発生を防止することができる。
As described above, according to the present invention,
An insulating film having a region containing a Si—F bonding group at a low concentration and a region containing a Si—F bonding group at a high concentration is provided over the first metal wiring. Therefore, it is possible to prevent the occurrence of the disconnection of the wiring and to prevent the occurrence of the signal delay at the time of performing the high-speed and high-frequency operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1、第2又は第3の実施例による
半導体装置の製造方法を示すものであり、図7の次の工
程を示す断面図。
FIG. 1 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to a first, second, or third embodiment of the present invention and illustrating a step subsequent to FIG. 7;

【図2】この発明の第1、第2又は第3の実施例による
半導体装置の製造方法を示す断面図。
FIG. 2 is a cross-sectional view showing a method for manufacturing a semiconductor device according to the first, second, or third embodiment of the present invention.

【図3】この発明の第1の実施例による半導体装置の製
造方法を示すものであり、図2の次の工程を示す断面
図。
FIG. 3 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and illustrating a step subsequent to FIG. 2;

【図4】この発明の第1の実施例による半導体装置の製
造方法を示すものであり、図3の次の工程を示す断面
図。
FIG. 4 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention, showing a step subsequent to FIG. 3;

【図5】この発明の第1の実施例による半導体装置の製
造方法を示すものであり、図4の次の工程を示す断面
図。
FIG. 5 is a sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment of the present invention, and illustrating a step subsequent to FIG. 4;

【図6】この発明の第1、第2又は第3の実施例による
半導体装置の製造方法を示すものであり、図5又は図9
の次の工程を示す断面図。
FIG. 6 shows a method of manufacturing a semiconductor device according to the first, second, or third embodiment of the present invention, and FIG.
Sectional drawing which shows the next process.

【図7】この発明の第1、第2又は第3の実施例による
半導体装置の製造方法を示すものであり、図6の次の工
程を示す断面図。
FIG. 7 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the first, second, or third embodiment of the present invention, and showing a step subsequent to FIG. 6;

【図8】この発明の第2又は第3の実施例による半導体
装置の製造方法を示すものであり、図2の次の工程を示
す断面図。
FIG. 8 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the second or third embodiment of the present invention, and showing a step subsequent to FIG. 2;

【図9】この発明の第2又は第3の実施例による半導体
装置の製造方法を示すものであり、図8の次の工程を示
す断面図。
FIG. 9 is a sectional view illustrating the method for manufacturing the semiconductor device according to the second or third embodiment of the present invention, and showing the step subsequent to FIG. 8;

【図10】従来の半導体装置を示す断面図。FIG. 10 is a cross-sectional view illustrating a conventional semiconductor device.

【図11】他の従来の半導体装置の製造方法を示す断面
図。
FIG. 11 is a sectional view showing another conventional method for manufacturing a semiconductor device.

【図12】他の従来の半導体装置の製造方法を示すもの
であり、図11の次の工程を示す断面図。
FIG. 12 is a cross-sectional view illustrating another conventional method of manufacturing a semiconductor device and illustrating a step subsequent to FIG. 11;

【符号の説明】[Explanation of symbols]

18…レ−ザ−、19…エネルギ−hνを有する赤外線、20
…マイクロ波、21…シリコン基板、22…熱酸化膜、23…
Al−Cu−Si膜、24…第1の金属配線、25…第1の
TEOS酸化膜、26…第2のTEOS酸化膜、26a …ビ
アホ−ル(接続孔)、26b …不純物の濃度を低下させた
領域(各結合基が減少した領域)、27…第3のTEOS
酸化膜、28…赤外線吸収体、28a …カ−ボン、29…第2
の金属配線、29a …Al−Cu−Si膜、30…パッシベ
−ション膜、31…マスク材、31a…ガラス板、31b …C
rを含む金属層、31c …開孔部、ε1 …第2のTEOS
酸化膜の誘電率、ε2 …不純物の濃度を低下させた領域
の誘電率。
18 ... Laser, 19 ... Infrared ray having energy hv, 20
… Microwave, 21… silicon substrate, 22… thermal oxide film, 23…
Al-Cu-Si film, 24 first metal wiring, 25 first TEOS oxide film, 26 second TEOS oxide film, 26a via hole (connection hole), 26b lower impurity concentration Region (region where each bonding group is reduced), 27... Third TEOS
Oxide film, 28: infrared absorber, 28a: carbon, 29: second
Metal wiring, 29a ... Al-Cu-Si film, 30 ... passivation film, 31 ... mask material, 31a ... glass plate, 31b ... C
metal layer containing r, 31c ... opening, epsilon 1 ... second TEOS
Dielectric constant of oxide film, ε 2 ... Dielectric constant of region where impurity concentration is reduced.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−94539(JP,A) 特開 昭58−92235(JP,A) 特開 昭63−131543(JP,A) 特開 平7−37980(JP,A) 特開 平2−156538(JP,A) 特開 平1−198050(JP,A) 特開 昭63−76331(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-94539 (JP, A) JP-A-58-92235 (JP, A) JP-A-63-131543 (JP, A) JP-A-7-97 37980 (JP, A) JP-A-2-156538 (JP, A) JP-A-1-198050 (JP, A) JP-A-63-76331 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の金属配線と、 前記第1の金属配線の上に設けられ、Si−F結合基を
低濃度で含む領域とSi−F結合基を高濃度で含む領域
とを有する絶縁膜と、 前記Si−F結合基を低濃度で含む領域に設けられた前
記第1の金属配線の上に位置するビアホ−ルと、 前記ビアホ−ルの内及び前記ビアホ−ル近傍の前記絶縁
膜の上に設けられた第2の金属配線と、 を有する多層配線を具備することを特徴とする半導体装
置。
A first metal wiring, a region provided on the first metal wiring and containing a Si—F bonding group at a low concentration and a region containing a Si—F bonding group at a high concentration; An insulating film; a via hole located on the first metal wiring provided in a region containing the Si-F bonding group at a low concentration; and a via hole in the via hole and in the vicinity of the via hole. A semiconductor device, comprising: a second metal wiring provided on an insulating film; and a multilayer wiring having the following.
【請求項2】 前記絶縁膜においては、前記Si−F結
合基を低濃度で含む領域の誘電率が前記Si−F結合基
を高濃度で含む領域のそれより高いことを特徴とする請
求項1記載の半導体装置。
2. In the insulating film, a dielectric constant of the region containing the Si—F bonding group at a low concentration is higher than that of a region containing the Si—F bonding group at a high concentration. 2. The semiconductor device according to 1.
【請求項3】 第1の金属配線と、 前記第1の金属配線の上に設けられ、Si−F結合基、
Si−OH結合基及びSi−H結合基を低濃度で含む領
域とSi−F結合基、Si−OH結合基及びSi−H結
合基を高濃度で含む領域とを有する絶縁膜と、 前記Si−F結合基、Si−OH結合基及びSi−H結
合基を低濃度で含む領域に設けられた前記第1の金属配
線の上に位置するビアホ−ルと、 前記ビアホ−ルの内及び前記ビアホ−ル近傍の前記絶縁
膜の上に設けられた第2の金属配線と、 を有する多層配線を具備することを特徴とする半導体装
置。
3. A first metal wiring, provided on the first metal wiring, a Si—F bonding group,
An insulating film having a region containing a Si—OH bonding group and a Si—H bonding group at a low concentration and a region containing a Si—F bonding group, a Si—OH bonding group and a Si—H bonding group at a high concentration; A via hole located on the first metal wiring provided in a region containing the -F bonding group, the Si-OH bonding group and the Si-H bonding group at a low concentration; A second metal wiring provided on the insulating film in the vicinity of the via hole; and a multi-layer wiring having the following.
【請求項4】 前記絶縁膜においては、前記Si−F結
合基、Si−OH結合基及びSi−H結合基を低濃度で
含む領域の誘電率が前記Si−F結合基、Si−OH結
合基及びSi−H結合基を高濃度で含む領域のそれより
高いことを特徴とする請求項3記載の半導体装置。
4. In the insulating film, the dielectric constant of a region containing the Si—F bonding group, the Si—OH bonding group, and the Si—H bonding group at a low concentration is equal to the Si—F bonding group, the Si—OH bonding group. 4. The semiconductor device according to claim 3, wherein the semiconductor device is higher than that of a region containing a group and a Si—H bonding group at a high concentration.
【請求項5】 第1の金属配線の上にSi−F結合基、
Si−OH結合基及びSi−H結合基を有する絶縁膜を
設ける工程と、 前記絶縁膜に、前記第1の金属配線の上に位置するビア
ホ−ルを設ける工程と、 前記ビアホ−ルの内及び前記ビアホ−ル近傍の前記絶縁
膜の上に赤外線吸収体を設ける工程と、 前記赤外線吸収体に赤外線を照射する工程と、 前記赤外線吸収体を除去する工程と、 前記ビアホ−ルの内及び前記絶縁膜の上に第2の金属配
線を設ける工程と、 を具備することを特徴とする半導体装置の製造方法。
5. A Si—F bonding group on the first metal wiring,
Providing an insulating film having a Si-OH bonding group and a Si-H bonding group; providing a via hole located on the first metal wiring on the insulating film; Providing an infrared absorber on the insulating film in the vicinity of the via hole; irradiating the infrared absorber with infrared light; removing the infrared absorber; Providing a second metal wiring on the insulating film. A method of manufacturing a semiconductor device, comprising:
【請求項6】 前記赤外線吸収体は、カ−ボンからなる
ことを特徴とする請求項5記載の半導体装置の製造方
法。
6. The method according to claim 5, wherein the infrared absorber is made of carbon.
【請求項7】 第1の金属配線の上にSi−F結合基、
Si−OH結合基及びSi−H結合基を有する絶縁膜を
設ける工程と、 前記第1の金属配線上及びその近傍における絶縁膜に、
波長が10nm以下のマイクロ波を選択的に照射する工
程と、 前記マイクロ波が照射された部分の前記絶縁膜に、前記
第1の金属配線の上に位置するビアホ−ルを設ける工程
と、 前記ビアホ−ルの内及び前記絶縁膜の上に第2の金属配
線を設ける工程と、 を具備することを特徴とする半導体装置の製造方法。
7. A Si—F bonding group on the first metal wiring,
Providing an insulating film having a Si-OH bonding group and a Si-H bonding group; and forming an insulating film on the first metal wiring and in the vicinity thereof.
Selectively irradiating a microwave having a wavelength of 10 nm or less; and providing a via hole located on the first metal wiring in the insulating film in a portion irradiated with the microwave; Providing a second metal wiring in the via hole and on the insulating film.
【請求項8】 第1の金属配線の上にSi−F結合基、
Si−OH結合基及びSi−H結合基を有する絶縁膜を
設ける工程と、 前記第1の金属配線上及びその近傍における絶縁膜に、
誘導放出により得た電磁波を選択的に照射する工程と、 前記電磁波が照射された部分の前記絶縁膜に、前記第1
の金属配線の上に位置するビアホ−ルを設ける工程と、 前記ビアホ−ルの内及び前記絶縁膜の上に第2の金属配
線を設ける工程と、 を具備することを特徴とする半導体装置の製造方法。
8. A Si—F bonding group on the first metal wiring,
Providing an insulating film having a Si-OH bonding group and a Si-H bonding group; and forming an insulating film on the first metal wiring and in the vicinity thereof.
Selectively irradiating an electromagnetic wave obtained by stimulated emission; and providing the first portion on the insulating film in a portion irradiated with the electromagnetic wave.
Providing a via hole located on the metal wiring of step (a), and providing a second metal wiring in the via hole and on the insulating film. Production method.
JP24782093A 1993-10-04 1993-10-04 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3281140B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24782093A JP3281140B2 (en) 1993-10-04 1993-10-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24782093A JP3281140B2 (en) 1993-10-04 1993-10-04 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH07106418A JPH07106418A (en) 1995-04-21
JP3281140B2 true JP3281140B2 (en) 2002-05-13

Family

ID=17169150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24782093A Expired - Fee Related JP3281140B2 (en) 1993-10-04 1993-10-04 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3281140B2 (en)

Also Published As

Publication number Publication date
JPH07106418A (en) 1995-04-21

Similar Documents

Publication Publication Date Title
US5930674A (en) Semiconductor device with improved planarization properties
US6479407B2 (en) Semiconductor device and process for producing the same
US6759321B2 (en) Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US20100216303A1 (en) Semiconductor device having reinforced low-k insulating film and its manufacture method
US5942801A (en) Borderless vias with HSQ gap filled metal patterns having high etching resistance
JP3240725B2 (en) Wiring structure and its manufacturing method
US6703302B2 (en) Method of making a low dielectric insulation layer
US5792702A (en) Method for forming a film over a spin-on-glass layer by means of plasma-enhanced chemical-vapor deposition
JP3149739B2 (en) Multilayer wiring formation method
JP3061558B2 (en) Method for forming insulating layer of semiconductor device
KR19990006655A (en) How to manufacture a semiconductor device
JP3281140B2 (en) Semiconductor device and manufacturing method thereof
KR100219562B1 (en) Method for forming of multi-level interconnections in semiconductor device
US5024969A (en) Hybrid circuit structure fabrication methods using high energy electron beam curing
JP4032447B2 (en) Manufacturing method of semiconductor device
KR100468688B1 (en) Manufacturing method of inter dielectric layer by using spin on glass layer for semiconductor device
TW413917B (en) Semiconductor device and method of manufacturing the same
JPH0226053A (en) Manufacture of semiconductor device
JP3473302B2 (en) Method for forming coating type insulating film, method for manufacturing semiconductor device, and semiconductor device
JPH08125023A (en) Manufacture of semiconductor device
JPH0629282A (en) Manufacture of semiconductor device
JP4585656B2 (en) Semiconductor device and manufacturing method thereof
JPH09199495A (en) Sog film forming method of semiconductor device
JPH0555226A (en) Semiconductor device and manufacture thereof
JPS59114824A (en) Flattening method of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees