JP3278533B2 - Method for manufacturing resin-encapsulated semiconductor device - Google Patents
Method for manufacturing resin-encapsulated semiconductor deviceInfo
- Publication number
- JP3278533B2 JP3278533B2 JP17630794A JP17630794A JP3278533B2 JP 3278533 B2 JP3278533 B2 JP 3278533B2 JP 17630794 A JP17630794 A JP 17630794A JP 17630794 A JP17630794 A JP 17630794A JP 3278533 B2 JP3278533 B2 JP 3278533B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- connection conductive
- resin
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】[0001]
【産業上の利用分野】この発明は、樹脂封止型半導体装
置の製造方法に関し、特に、樹脂封止型半導体装置にお
ける外部電極近傍の形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a resin-encapsulated semiconductor device, and more particularly to a method for forming a region near an external electrode in a resin-encapsulated semiconductor device.
【０００２】[0002]
【従来の技術】従来から、半導体装置の外部電極として
種々のタイプのものが提案されている。図２６（ａ）〜
（ｃ）は、特開昭６３−１５２１５２号公報に開示され
た従来の外部電極の形成方法の一例を段階的に示す部分
断面図である。2. Description of the Related Art Conventionally, various types of external electrodes for semiconductor devices have been proposed. FIG.
FIG. 1C is a partial cross-sectional view illustrating stepwise an example of a conventional method for forming an external electrode disclosed in Japanese Patent Application Laid-Open No. 63-152152.
【０００３】図２６（ａ）を参照して、半導体チップ１
０１表面の絶縁層上に、Ｔｉ層１０３と、Ｐｔ層１０４
と、Ａｕからなる第１バンプ１０２を順次形成する。そ
して、半導体チップ１０１の表面上に、第１バンプ１０
２上に開口部１０６を有するポリイミド層１０５を形成
する。このポリイミド層１０５は、従来から一般に、次
のような工程を経て形成されていた。まず、半導体チッ
プ１０１の表面上に、第１バンプ１０２を覆うようにポ
リイミド層１０５を塗布する。そして、写真製版技術な
どを用いて、ポリイミド層１０５をパターニングするこ
とによって、第１バンプ１０２上に開口部１０６を形成
する。その後、ポリイミド層に所定の熱処理を施すこと
によって、ポリイミド層１０５のキュア処理を行なう。
それにより、ポリイミド層１０５を硬化させる。Referring to FIG. 26A, a semiconductor chip 1
01 on the insulating layer on the surface, a Ti layer 103 and a Pt layer 104
Then, the first bumps 102 made of Au are sequentially formed. Then, the first bump 10 is formed on the surface of the semiconductor chip 101.
A polyimide layer 105 having an opening 106 is formed on the substrate 2. Conventionally, the polyimide layer 105 has been formed through the following steps. First, a polyimide layer 105 is applied on the surface of the semiconductor chip 101 so as to cover the first bump 102. Then, an opening 106 is formed on the first bump 102 by patterning the polyimide layer 105 using a photolithography technique or the like. Thereafter, the polyimide layer 105 is subjected to a predetermined heat treatment, so that the polyimide layer 105 is cured.
Thereby, the polyimide layer 105 is cured.
【０００４】次に、図２６（ｂ）を参照して、開口部１
０６内に、Ａｕボール１０７を載置する。そして、この
Ａｕボール１０７と第１バンプ１０２とを熱圧着する。
それにより、図２６（ｃ）に示されるように、第２バン
プ１０９が形成されることになる。[0006] Next, referring to FIG.
06, the Au ball 107 is placed. Then, the Au ball 107 and the first bump 102 are thermocompression bonded.
As a result, as shown in FIG. 26C, the second bump 109 is formed.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述の
特開昭６３−１５２１５２号公報に開示された外部電極
の形成方法には、次に説明するような問題点があった。
通常、ポリイハド層１０５のキュア処理は、３５０℃程
度の温度条件のもとで行なわれる。このとき、図２６
（ａ）に示されるように、第１バンプ１０２の表面は露
出している。そのため、このポリイミド層１０５のキュ
ア処理を行なう際に、第１バンプ１０２の表面が酸化さ
れるといった問題が生じる。また、それに伴い、この酸
化膜を除去するための工程が必要となり、工程が増える
こととなる。その結果、工程が煩雑になり、製造コスト
が増大するといった問題が生じる。However, the method of forming an external electrode disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 63-152152 has the following problems.
Usually, the curing process of the polysilicon layer 105 is performed under a temperature condition of about 350 ° C. At this time, FIG.
As shown in (a), the surface of the first bump 102 is exposed. Therefore, when the polyimide layer 105 is cured, the surface of the first bump 102 is oxidized. Along with this, a step for removing the oxide film is required, and the number of steps is increased. As a result, there is a problem that the process becomes complicated and the manufacturing cost increases.
【０００６】この発明は上記のような課題を解決するた
めになされたものである。この発明の目的は、製造工程
を簡略化することによって製造コストを低減することが
可能な樹脂封止型半導体装置の製造方法を提供すること
にある。The present invention has been made to solve the above problems. An object of the present invention is to provide a method of manufacturing a resin-encapsulated semiconductor device capable of reducing a manufacturing cost by simplifying a manufacturing process.
【０００７】[0007]
【課題を解決するための手段】この発明に従う樹脂封止
型半導体装置の製造方法によれば、まず、半導体チップ
表面上の所定位置にパッド電極を形成する。このパッド
電極を覆うように熱硬化性材料からなる表面保護層を塗
布する。パッド電極上に位置する表面保護層に開口部を
形成する。この開口部内に接続導電層材料塊を載置す
る。そして、表面保護層と接続導電層材料塊に熱処理を
施すことによって、表面保護層を硬化させるとともに接
続導電層材料をも溶融させて接続導電層を形成する。接
続導電層上に外部電極を形成する。この外部電極の一部
表面を露出させるように半導体チップを封止する封止樹
脂を形成する。According to the method of manufacturing a resin-encapsulated semiconductor device according to the present invention, first, a pad electrode is formed at a predetermined position on the surface of a semiconductor chip. A surface protective layer made of a thermosetting material is applied so as to cover the pad electrode. An opening is formed in the surface protection layer located on the pad electrode. The connection conductive layer material block is placed in the opening. Then, a heat treatment is performed on the surface protective layer and the connection conductive layer material mass, thereby hardening the surface protection layer and melting the connection conductive layer material to form a connection conductive layer. An external electrode is formed on the connection conductive layer. A sealing resin for sealing the semiconductor chip is formed so as to expose a part of the surface of the external electrode.
【０００８】[0008]
【作用】この発明に従う樹脂封止型半導体装置の製造方
法によれば、表面保護層の硬化処理と、接続導電層材料
塊の溶融処理とを同一工程で行なっている。このとき、
接続導電層材料塊の材質としては、表面保護層を硬化さ
せるための熱処理の温度以下の融点を有するものが選択
される。それにより、表面保護層の硬化処理と接続導電
層材料塊の溶融処理とを同一工程で行なうことが可能と
なる。According to the method of manufacturing a resin-encapsulated semiconductor device according to the present invention, the hardening treatment of the surface protective layer and the melting treatment of the connection conductive layer material block are performed in the same step. At this time,
As the material of the connection conductive layer material block, a material having a melting point equal to or lower than the temperature of the heat treatment for curing the surface protective layer is selected. This makes it possible to perform the curing treatment of the surface protective layer and the melting treatment of the connection conductive layer material block in the same step.
【０００９】そして、表面保護層を硬化させるための熱
処理を施すことによって、接続導電層材料塊が溶融す
る。それにより、溶融した接続導電層材料が、その下地
となる金属層の表面を覆う。そのため、表面保護層を硬
化させるための熱処理を行なった場合においても、下地
となる金属層の表面は酸化されない。それにより、従来
例において行なわれていた酸化膜除去工程を省略するこ
とが可能となる。それにより、工程を簡略化することが
可能となる。Then, by performing a heat treatment for curing the surface protective layer, the connection conductive layer material block is melted. Thereby, the molten connection conductive layer material covers the surface of the metal layer serving as the base. Therefore, even when heat treatment for hardening the surface protective layer is performed, the surface of the metal layer serving as a base is not oxidized. Thus, the oxide film removing step performed in the conventional example can be omitted. Thereby, the process can be simplified.
【００１０】[0010]
【実施例】以下、この発明に従う実施例について、図１
〜図２５を用いて説明する。FIG. 1 is a block diagram showing an embodiment according to the present invention.
This will be described with reference to FIG.
【００１１】（第１実施例）図１〜図９を用いて、この
発明に従う第１の実施例について説明する。図１は、こ
の発明に従う第１の実施例における樹脂封止型半導体装
置の外部電極近傍を示す部分断面図である。図２〜図９
は、図１に示される樹脂封止型半導体装置の製造工程の
第１工程〜第８工程を示す部分断面図である。(First Embodiment) A first embodiment according to the present invention will be described with reference to FIGS. FIG. 1 is a partial sectional view showing the vicinity of an external electrode of a resin-sealed semiconductor device according to a first embodiment of the present invention. 2 to 9
FIG. 5 is a partial cross-sectional view showing first to eighth steps of the manufacturing process of the resin-sealed semiconductor device shown in FIG. 1.
【００１２】まず図１を用いて、この発明に従う第１の
実施例における樹脂封止型半導体装置の外部電極近傍の
構造について説明する。図１を参照して、半導体チップ
１の表面の所定位置には、Ａｌ合金などからなるパッド
電極２が形成される。このパッド電極２の一部表面と半
導体チップ１の表面とを覆うようにパッシベーション膜
３が形成される。パッド電極２上には、このパッド電極
２と電気的に接続される下地金属層４が形成される。図
１に示される態様においては、下地金属層４はパッド電
極２上からこのパッド電極２が形成されていない領域上
にまで延在するように形成されているが、パッド電極２
上にのみこの下地金属層４は形成されてもよい。この下
地金属層４の材質としては、パッド電極２の材質（Ａｌ
合金など）と、後述する接続導電層（半田層）７との間
の相互拡散を阻止し得るバリア層としての機能を有する
ものを挙げることができる。また、下地金属層４の材質
としては、パッド電極２および接続導電層７との密着性
の良好なものが選択されることが好ましい。具体的に
は、Ｔｉ／Ｎｉ／Ａｕ，ＴｉＮ／Ｎｉ／Ａｕ，Ｃｒ／Ｃ
ｕ／Ａｕなどを挙げることができる。First, the structure near the external electrodes of a resin-sealed semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. Referring to FIG. 1, a pad electrode 2 made of an Al alloy or the like is formed at a predetermined position on the surface of a semiconductor chip 1. A passivation film 3 is formed to cover a part of the surface of pad electrode 2 and the surface of semiconductor chip 1. On the pad electrode 2, a base metal layer 4 electrically connected to the pad electrode 2 is formed. In the embodiment shown in FIG. 1, base metal layer 4 is formed to extend from above pad electrode 2 to a region where pad electrode 2 is not formed.
The base metal layer 4 may be formed only on the upper side. As a material of the base metal layer 4, a material (Al
An alloy having a function as a barrier layer capable of preventing interdiffusion between a later-described connection conductive layer (solder layer) 7 and the like. It is preferable that a material having good adhesion to the pad electrode 2 and the connection conductive layer 7 be selected as the material of the base metal layer 4. Specifically, Ti / Ni / Au, TiN / Ni / Au, Cr / C
u / Au and the like.
【００１３】外部電極への接続領域以外の表面上にポリ
イミド層（表面保護層）５が形成される。次に、下地金
属層４の一部表面上に設けられたポリイミド層５の開口
部に、接続導電層７が形成される。この接続導電層７の
材質は、好ましくは、半田である。接続導電層７の一部
表面上には、転写バンプ８が形成される。転写バンプ８
の材質としては、銅（Ｃｕ）などを挙げることができ
る。この転写バンプ８上には、外部電極１１が形成され
る。そして、この外部電極１１の表面のみを露出するよ
うに、半導体チップ１を封止するようにモールド樹脂１
０が形成される。A polyimide layer (surface protection layer) 5 is formed on the surface other than the connection region to the external electrode. Next, a connection conductive layer 7 is formed in an opening of the polyimide layer 5 provided on a partial surface of the base metal layer 4. The material of the connection conductive layer 7 is preferably solder. A transfer bump 8 is formed on a partial surface of the connection conductive layer 7. Transfer bump 8
May be copper (Cu) or the like. External electrodes 11 are formed on the transfer bumps 8. Then, the molding resin 1 is sealed to seal the semiconductor chip 1 so that only the surface of the external electrode 11 is exposed.
0 is formed.
【００１４】次に、図２〜図９を用いて、図１に示され
る樹脂封止型半導体装置の製造方法について説明する。
図２を参照して、半導体チップ１の表面上の所定位置
に、パッド電極２を形成する。このパッド電極２を覆う
ように、ＣＶＤ（Chemical Vapor Deposition)法などを
用いてパッシベーション膜３を形成する。そして、写真
製版技術およびエッチング技術を用いて、パッド電極２
の一部表面を露出させる開口部をパッシベーション膜３
に形成する。Next, a method of manufacturing the resin-encapsulated semiconductor device shown in FIG. 1 will be described with reference to FIGS.
Referring to FIG. 2, pad electrode 2 is formed at a predetermined position on the surface of semiconductor chip 1. A passivation film 3 is formed so as to cover the pad electrode 2 by using a CVD (Chemical Vapor Deposition) method or the like. Then, using the photoengraving technology and the etching technology, the pad electrode 2 is formed.
The opening for exposing a part of the surface of the passivation film 3 is formed.
Formed.
【００１５】次に、図３を参照して、スパッタリング法
などを用いて、Ｔｉ層，Ｎｉ層，Ａｕ層を順次積層す
る。そして、これらの層をそれぞれ所定形状にパターニ
ングする。それにより、Ｔｉ／Ｎｉ／Ａｕからなる下地
金属層４が形成される。Next, referring to FIG. 3, a Ti layer, a Ni layer, and an Au layer are sequentially laminated by using a sputtering method or the like. Then, each of these layers is patterned into a predetermined shape. Thereby, a base metal layer 4 made of Ti / Ni / Au is formed.
【００１６】次に、図４を参照して、半導体チップ１の
表面全面にポリイミド層５を塗布する。そして、写真製
版技術などを用いて、下地金属層４の一部表面を露出さ
せる開口部５ａをポリイミド層５に形成する。このと
き、従来例とは異なり、このポリイミド層５を硬化させ
るための熱処理（キュア処理）は行なわない。Next, referring to FIG. 4, a polyimide layer 5 is applied to the entire surface of the semiconductor chip 1. Then, an opening 5 a exposing a partial surface of the base metal layer 4 is formed in the polyimide layer 5 by using a photolithography technique or the like. At this time, unlike the conventional example, heat treatment (curing treatment) for curing the polyimide layer 5 is not performed.
【００１７】次に、図５を参照して、開口部５ａ内に、
半田ボール７ａを載置する。そして、この状態で、ポリ
イミド層５と、半田ボール７ａとに熱処理を施す。この
熱処理温度は、好ましくは、３５０℃程度のものであ
る。それにより、ポリイミド層５のキュア処理を行なう
とともに、半田ボール７ａを溶融させる。半田ボール７
ａの融点は、３１０℃程度であるので、このポリイミド
層５のキュア処理によって半田ボール７ａは溶融する。
それにより、開口部５ａ内の下地金属層４の表面が、溶
融した半田によって覆われる。それにより、このポリイ
ミド層５のキュア処理の際に、開口部５ａ内に位置する
下地金属層４の表面は酸化されない。そのため、下地金
属層４の表面の酸化膜の除去工程が不要となる。また、
ポリイミド層５のキュア処理と接続導電層７ａの溶融処
理とを同一工程で行なえる。それにより製造工程が簡略
化される。上記の工程を経て、図６に示されるように、
下地金属層４の表面上に接続導電層（半田層）７ａが形
成される。Next, referring to FIG. 5, in the opening 5a,
The solder ball 7a is placed. Then, in this state, heat treatment is performed on the polyimide layer 5 and the solder balls 7a. This heat treatment temperature is preferably about 350 ° C. This cures the polyimide layer 5 and melts the solder balls 7a. Solder ball 7
Since the melting point of “a” is about 310 ° C., the curing of the polyimide layer 5 causes the solder ball 7 a to melt.
Thereby, the surface of base metal layer 4 in opening 5a is covered with the molten solder. Thereby, during the curing treatment of the polyimide layer 5, the surface of the base metal layer 4 located in the opening 5a is not oxidized. Therefore, the step of removing the oxide film on the surface of the base metal layer 4 becomes unnecessary. Also,
The curing process of the polyimide layer 5 and the melting process of the connection conductive layer 7a can be performed in the same step. This simplifies the manufacturing process. Through the above steps, as shown in FIG.
A connection conductive layer (solder layer) 7a is formed on the surface of base metal layer 4.
【００１８】次に、図７を参照して、表面に所定形状の
転写バンプ８が形成された基板９を準備する。そして、
転写バンプ８を上記の接続導電層７ａ上に載置する。そ
して、フリップチップボンディングにより、接続導電層
７と転写バンプ８とを接合する。Next, referring to FIG. 7, a substrate 9 having transfer bumps 8 of a predetermined shape formed on its surface is prepared. And
The transfer bump 8 is placed on the connection conductive layer 7a. Then, the connection conductive layer 7 and the transfer bump 8 are joined by flip chip bonding.
【００１９】次に、図８を参照して、図７に示される状
態で、基板９と半導体チップ１との間に、モールド樹脂
１０を注入する。次に、図９に示されるように、基板９
を取外す。その後は、転写バンプ８の表面上に、外部電
極１１を形成する。以上の工程を経て図１に示される樹
脂封止型半導体装置が形成されることになる。Next, referring to FIG. 8, in a state shown in FIG. 7, a mold resin 10 is injected between the substrate 9 and the semiconductor chip 1. Next, as shown in FIG.
Remove. After that, the external electrode 11 is formed on the surface of the transfer bump 8. Through the above steps, the resin-sealed semiconductor device shown in FIG. 1 is formed.
【００２０】なお、上記の第１の実施例において、開口
部５ａ内に半田ボール７ａを載置する際に、予め半導体
チップ１を加熱しておけば、半田ボール７ａの載置工程
と加熱工程（ポリイミド層５のキュア工程）とを同時に
行なうことが可能となる。それにより、さらに製造工程
を簡略化することが可能となる。In the first embodiment, when the semiconductor chip 1 is heated in advance when the solder ball 7a is placed in the opening 5a, the step of placing the solder ball 7a and the step of heating are performed. (Curing step of the polyimide layer 5) can be performed simultaneously. Thereby, the manufacturing process can be further simplified.
【００２１】（第２実施例）次に、図１０および図１１
を用いて、この発明に従う第２の実施例について説明す
る。図１０および図１１は、この発明に従う第２の実施
例における樹脂封止型半導体装置の製造工程の第４工程
および第５工程を示す部分断面図である。(Second Embodiment) Next, FIGS.
A second embodiment according to the present invention will be described with reference to FIG. 10 and 11 are partial cross-sectional views showing the fourth and fifth steps of the process of manufacturing the resin-sealed semiconductor device in the second embodiment according to the present invention.
【００２２】まず図１０を参照して、上記の第１の実施
例と同様の工程を経て、開口部５ａまでを形成する。そ
して、この開口部５ａ内に、複数個の半田ボール７ｂを
載置する。図１０に示されるように、上記の第１の実施
例の場合よりも、半田ボール７ｂの大きさは小さいもの
となっている。そのため、ポリイミド層５の厚みが小さ
い場合においても、開口部５ａ内に確実に半田ボール７
ｂを載置することが可能となる。First, referring to FIG. 10, the steps up to the opening 5a are formed through the same steps as in the first embodiment. Then, a plurality of solder balls 7b are placed in the opening 5a. As shown in FIG. 10, the size of the solder ball 7b is smaller than in the case of the first embodiment. Therefore, even when the thickness of the polyimide layer 5 is small, the solder balls 7
b can be placed.
【００２３】次に、図１１を参照して、上記の第１の実
施例の場合と同様の方法で、ポリイミド層５のキュア処
理を行なう。それにより、同時に、下地金属層４の表面
上に接続導電層７ｂが形成される。それにより得られる
効果は上記の第１の実施例の場合と同様である。Next, referring to FIG. 11, a curing process is performed on the polyimide layer 5 in the same manner as in the first embodiment. Thereby, at the same time, the connection conductive layer 7 b is formed on the surface of the base metal layer 4. The effect obtained thereby is the same as that of the first embodiment.
【００２４】（第３実施例）次に、図１２および図１３
を用いて、この発明に従う第３の実施例について説明す
る。図１２および図１３は、この発明に従う第３の実施
例における樹脂封止型半導体装置の製造工程の第４工程
および第５工程を示す部分断面図である。(Third Embodiment) Next, FIGS.
A third embodiment according to the present invention will be described with reference to FIG. 12 and 13 are partial cross-sectional views showing the fourth and fifth steps of the process of manufacturing the resin-encapsulated semiconductor device in the third embodiment according to the present invention.
【００２５】まず図１２を参照して、上記の第１の実施
例の場合と同様の工程を経て、開口部５ａまでを形成す
る。そして、開口部５ａに対応した位置に開口部１２ａ
を有するメタルマスク１２を準備する。このメタルマス
ク１２をポリイミド層５上に載置する。このとき、メタ
ルマスク１２の開口部１２ａが開口部５ａ上に位置する
ようにメタルマスク１２は載置される。そして、開口部
１２ａおよび開口部５ａ内に、半田ボール７ｃが載置さ
れる。First, referring to FIG. 12, the steps up to the opening 5a are formed through the same steps as in the first embodiment. The opening 12a is located at a position corresponding to the opening 5a.
Is prepared. This metal mask 12 is placed on the polyimide layer 5. At this time, the metal mask 12 is placed so that the opening 12a of the metal mask 12 is located above the opening 5a. Then, the solder ball 7c is placed in the opening 12a and the opening 5a.
【００２６】このように、メタルマスク１２を載置する
ことによって、径の大きな半田ボール７ｃを確実に開口
部５ａ内に載置することが可能となる。そして、図１２
に示される状態で、ポリイミド層５のキュア処理が行な
われる。その後、メタルマスク１２を取外す。それによ
り、図１３に示されるように、接続導電層７ｃが形成さ
れる。Thus, by mounting the metal mask 12, it is possible to reliably mount the large-diameter solder ball 7c in the opening 5a. And FIG.
Are cured in the state shown in FIG. After that, the metal mask 12 is removed. Thereby, as shown in FIG. 13, the connection conductive layer 7c is formed.
【００２７】（第４実施例）次に、図１４および図１５
を用いて、この発明に従う第４の実施例について説明す
る。図１４および図１５は、この発明に従う第４の実施
例における樹脂封止型半導体装置の製造工程の第４工程
および第５工程を示す部分断面図である。(Fourth Embodiment) Next, FIGS.
A fourth embodiment according to the present invention will be described with reference to FIG. 14 and 15 are partial cross-sectional views showing the fourth and fifth steps of the process of manufacturing the resin-encapsulated semiconductor device in the fourth embodiment according to the present invention.
【００２８】まず図１４を参照して、上記の第３の実施
例の場合と同様のメタルマスク１２をポリイミド層５上
に載置する。そして、開口部５ａ内に、径の小さい複数
個の半田ボール７ｄを載置する。この場合にも、上記の
第３の実施例の場合のように、半田ボール７ｄを確実に
開口部５ａ内に載置することが可能となる。そして、図
１４に示される状態で、上記の第３の実施例の場合と同
様に、ポリイミド層５のキュア処理を行なう。その後、
メタルマスク１２を取外す。それにより、図１５に示さ
れるように、接続導電層７ｄが形成される。First, referring to FIG. 14, a metal mask 12 similar to that of the third embodiment is mounted on polyimide layer 5. Then, a plurality of small-diameter solder balls 7d are placed in the opening 5a. Also in this case, as in the case of the third embodiment, the solder ball 7d can be securely placed in the opening 5a. Then, in the state shown in FIG. 14, the curing process of the polyimide layer 5 is performed as in the case of the third embodiment. afterwards,
The metal mask 12 is removed. Thereby, as shown in FIG. 15, the connection conductive layer 7d is formed.
【００２９】なお、図１４に示されるメタルマスク１２
の開口部１２ａを、半田ボール７ｄの寸法に合わせたメ
ッシュ状の開口部としてもよい。また、メタルマスク１
２の開口部１２ａの上端部を面取りしてもよい。それに
より、半田ボール７ｄの載置が容易となる。The metal mask 12 shown in FIG.
The opening 12a may be a mesh-shaped opening that is adjusted to the size of the solder ball 7d. Also, metal mask 1
The upper end of the second opening 12a may be chamfered. This facilitates placement of the solder ball 7d.
【００３０】（第５実施例）次に、図１６および図１７
を用いて、この発明に従う第５の実施例について説明す
る。図１６は、この発明に従う第５の実施例における樹
脂封止型半導体装置の第４工程を示す部分断面図であ
る。図１７は、図１６に示される工程の変形例う示す部
分断面図である。(Fifth Embodiment) Next, FIGS.
A fifth embodiment according to the present invention will be described with reference to FIG. FIG. 16 is a partial sectional view showing a fourth step of the resin-encapsulated semiconductor device in the fifth embodiment according to the present invention. FIG. 17 is a partial cross-sectional view showing a modification of the step shown in FIG.
【００３１】まず図１６を参照して、上記の第１の実施
例と同様の工程を経て開口部５ａまでを形成する。そし
て、半田ボールを真空吸着できる吸着ノズル１３を用い
て、半田ボール７ｅを吸着した状態で、開口部５ａ内に
半田ボール７ｅを載置する。それにより、半田ボール７
ｅを、開口部５ａ上に確実にかつ容易に載置することが
可能となる。その後は、上記の各実施例の場合と同様
に、ポリイミド層５のキュア処理が行なわれる。First, referring to FIG. 16, the steps up to the opening 5a are formed through the same steps as in the first embodiment. Then, the solder ball 7e is placed in the opening 5a in a state where the solder ball 7e is sucked by using the suction nozzle 13 capable of sucking the solder ball in vacuum. Thereby, the solder ball 7
e can be reliably and easily placed on the opening 5a. After that, the curing treatment of the polyimide layer 5 is performed in the same manner as in each of the above embodiments.
【００３２】次に、図１７を参照して、半田ボール７ｅ
を載置する際に、複数のノズルが連結されたマルチ吸着
ノズル１３ａを用いて、複数の開口部５ａ内に同時に半
田ボール７ｅを載置するようにしてもよい。それによ
り、図１６に示される場合よりも、半田ボール７ｅを効
率的に載置することが可能となる。Next, referring to FIG. 17, solder balls 7e
When placing the solder balls 7e, the multi-suction nozzles 13a to which a plurality of nozzles are connected may be used to simultaneously place the solder balls 7e in the plurality of openings 5a. Thus, the solder balls 7e can be placed more efficiently than in the case shown in FIG.
【００３３】（第６実施例）上記の第５の実施例におけ
る吸着ノズル１３，１３ａと、上記の第３および第４の
実施例におけるメタルマスク１２とを適宜組合わせるも
のであってもよい。それにより、半田ボールの載置を、
確実かつ容易に行なうことが可能となる。(Sixth Embodiment) The suction nozzles 13 and 13a of the fifth embodiment and the metal mask 12 of the third and fourth embodiments may be appropriately combined. Thereby, the placement of the solder ball,
This can be performed reliably and easily.
【００３４】（第７実施例）次に、図１８および図１９
を用いて、この発明に従う第７の実施例における樹脂封
止型半導体装置の製造方法について説明する。図１８
は、この発明に従う第７の実施例における樹脂封止型半
導体装置の製造工程の第４工程を示す部分断面図であ
る。図１９は、図１８に示される工程の変形例を示す部
分断面図である。(Seventh Embodiment) Next, FIG. 18 and FIG.
A method of manufacturing the resin-encapsulated semiconductor device according to the seventh embodiment of the present invention will be described with reference to FIGS. FIG.
FIG. 27 is a partial cross-sectional view showing a fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the seventh embodiment according to the present invention. FIG. 19 is a partial cross-sectional view showing a modification of the step shown in FIG.
【００３５】上記の各実施例においては、半田ボールを
開口部５ａ内に載置した。しかし、本実施例において
は、図１８に示されるように、射出ノズル１４を用い
て、溶融半田７ｆを、開口部５ａ内に射出する。それに
より、半田ボールの形成のための費用が不要となる。そ
のため、半田ボールを用いる場合に比べて、材料費を低
減することが可能となる。それ以降の工程は上記の各実
施例の場合と同様である。In each of the above embodiments, a solder ball is placed in the opening 5a. However, in the present embodiment, as shown in FIG. 18, the molten solder 7f is injected into the opening 5a using the injection nozzle 14. This eliminates the cost for forming the solder balls. Therefore, material cost can be reduced as compared with the case where solder balls are used. Subsequent steps are the same as in the above embodiments.
【００３６】次に、図１９を参照して、本実施例の場合
も、上記の第６の実施例の場合と同様に、複数のノズル
が連結されたマルチ射出ノズル１４ａを用いてもよい。
それにより、上記の第６の実施例の場合と同様に、溶融
半田７ｆを効率的に開口部５ａ内に載置することが可能
となる。Next, referring to FIG. 19, in the present embodiment, similarly to the sixth embodiment, a multi-injection nozzle 14a in which a plurality of nozzles are connected may be used.
Thus, similarly to the sixth embodiment, the molten solder 7f can be efficiently placed in the opening 5a.
【００３７】（第８実施例）次に、図２０〜図２２を用
いて、この発明に従う第８の実施例について説明する。
図２０〜図２２は、この発明に従う第８の実施例におけ
る樹脂封止型半導体装置の製造工程の第４工程〜第６工
程を示す部分断面図である。(Eighth Embodiment) Next, an eighth embodiment according to the present invention will be described with reference to FIGS.
20 to 22 are partial cross-sectional views showing the fourth to sixth steps of the process of manufacturing the resin-encapsulated semiconductor device in the eighth embodiment according to the present invention.
【００３８】まず図２０を参照して、上記の第１の実施
例と同様の工程を経て開口部５ａまでを形成する。そし
て、ポリイミド層５上に、スクリーン印刷において用い
られるスクリーンマスク１５を載置する。このとき、ス
クリーンマスク１５には、開口部５ａ上に位置する部分
に、透過部１５ａが設けられている。そして、スクリー
ンマスク１５上に、半田ペースト７ｇを載置し、スキー
ジ１６を用いて半田ペースト７ｇを、スクリーンマスク
１５表面に均一に塗布する。First, referring to FIG. 20, the steps up to the opening 5a are formed through the same steps as in the first embodiment. Then, a screen mask 15 used in screen printing is placed on the polyimide layer 5. At this time, the screen mask 15 is provided with a transmissive portion 15a in a portion located above the opening 5a. Then, 7 g of the solder paste is placed on the screen mask 15, and 7 g of the solder paste is uniformly applied to the surface of the screen mask 15 using a squeegee 16.
【００３９】それより、図２１に示されるように、半田
ペースト７ｇは、透過部１５ａを通して開口部５ａ内に
塗布される。そして、スクリーンマスク１５を取外す。Then, as shown in FIG. 21, the solder paste 7g is applied to the inside of the opening 5a through the transmission part 15a. Then, the screen mask 15 is removed.
【００４０】次に、図２２を参照して、上記の各実施例
と同様の方法で、ポリイミド層５にキュア処理を施す。
それにより、接続導電層７ｇが形成される。Next, referring to FIG. 22, a curing process is performed on the polyimide layer 5 in the same manner as in each of the above embodiments.
Thereby, a connection conductive layer 7g is formed.
【００４１】本実施例によれば、スクリーン印刷機とい
う比較的安価な装置で接続導電層７ｇが形成される。そ
れにより、さらに製造コストを低減することが可能とな
る。According to this embodiment, the connection conductive layer 7g is formed by a relatively inexpensive device such as a screen printer. Thereby, it is possible to further reduce the manufacturing cost.
【００４２】（第９実施例）次に、図２３〜図２５を用
いて、この発明に従う第９の実施例について説明する。
図２３（ａ）は、ボンディングツールによって半田ボー
ル７ｈを保持している様子を示す断面図である。図２３
（ｂ）は、この発明に従う第９の実施例における樹脂封
止型半導体装置の製造工程の第４工程を示す部分断面図
である。図２４および図２５は、この発明に従う第９の
実施例における樹脂封止型半導体装置の製造工程の第５
工程および第６工程を示す部分断面図である。(Ninth Embodiment) Next, a ninth embodiment according to the present invention will be described with reference to FIGS.
FIG. 23A is a cross-sectional view showing a state where the solder ball 7h is held by a bonding tool. FIG.
FIG. 23B is a partial cross-sectional view showing a fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the ninth embodiment according to the present invention. FIGS. 24 and 25 show a fifth embodiment of a process for manufacturing a resin-encapsulated semiconductor device according to the ninth embodiment of the present invention.
It is a fragmentary sectional view showing a process and a sixth process.
【００４３】まず図２３（ａ）を参照して、半田ボール
７ｈは、ワイヤボンディング後のトーチにより線状の半
田から形成される。そして、ボンディングツール１７に
よって保持された状態で、図２３（ｂ）に示されるよう
に、開口部５ａ内に位置する下地金属層４と加熱接合さ
れる。そして、ボンディングツール１７は、接合された
半田ボール１７ｈのネック部分を切断するように半田ボ
ール７ｈから離れる。それにより、図２４に示されるよ
うに、塊状の接続導電層７ｈが、開口部５ａ内に形成さ
れる。First, referring to FIG. 23A, the solder ball 7h is formed of a linear solder by a torch after wire bonding. Then, while being held by the bonding tool 17, as shown in FIG. 23 (b), it is heated and joined to the underlying metal layer 4 located in the opening 5a. Then, the bonding tool 17 is separated from the solder ball 7h so as to cut the neck portion of the joined solder ball 17h. Thereby, as shown in FIG. 24, a massive connection conductive layer 7h is formed in opening 5a.
【００４４】そして、上記の各実施例の場合と同様のポ
リイミド層５のキュア処理が施されることによって、図
２５に示されるように、接続導電層７ｈが形成されるこ
とになる。By subjecting the polyimide layer 5 to the same curing treatment as in the above-described embodiments, the connection conductive layer 7h is formed as shown in FIG.
【００４５】なお、接続導電層の材質は、ポリイミド層
５のキュア処理温度以下の融点を有する材質であれば半
田以外のものであってもよい。The material of the connection conductive layer may be other than solder as long as it has a melting point lower than the curing temperature of the polyimide layer 5.
【００４６】[0046]
【発明の効果】以上説明したように、この発明によれ
ば、表面保護層を硬化させるための熱処理と、接続導電
層材料塊を溶融させて接続導電層を形成するための熱処
理とを同一工程で行なっている。それにより、表面保護
層を硬化させるための熱処理を施すことによって、下地
となる金属層の表面が接続導電層材料によって覆われる
ことになる。それにより、下地となる金属層表面の酸化
を効果的に阻止することが可能となる。その結果、下地
となる金属層表面が酸化されることによる酸化膜の除去
のための工程が不要となる。それにより、工程を簡略化
することが可能となる。それにより、製造コストを低減
することが可能となる。As described above, according to the present invention, the heat treatment for hardening the surface protective layer and the heat treatment for melting the connection conductive layer material block to form the connection conductive layer are performed in the same step. It is done in. Accordingly, by performing a heat treatment for curing the surface protective layer, the surface of the metal layer serving as the base is covered with the connection conductive layer material. Thereby, it is possible to effectively prevent oxidation of the surface of the metal layer serving as a base. As a result, a step for removing an oxide film due to oxidation of the surface of the metal layer serving as a base is not required. Thereby, the process can be simplified. This makes it possible to reduce the manufacturing cost.
【図１】 この発明に従う第１の実施例における樹脂封
止型半導体装置を示す部分断面図である。FIG. 1 is a partial sectional view showing a resin-sealed semiconductor device according to a first embodiment of the present invention.
【図２】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第１工程を示す部分断面図
である。FIG. 2 is a partial cross-sectional view showing a first step of a manufacturing process of the resin-sealed semiconductor device in the first embodiment according to the present invention.
【図３】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第２工程を示す部分断面図
である。FIG. 3 is a partial cross-sectional view showing a second step of the process of manufacturing the resin-sealed semiconductor device in the first embodiment according to the present invention.
【図４】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第３工程を示す部分断面図
である。FIG. 4 is a partial cross-sectional view showing a third step in the process of manufacturing the resin-sealed semiconductor device in the first embodiment according to the present invention.
【図５】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第４工程を示す部分断面図
である。FIG. 5 is a partial sectional view showing a fourth step in the process of manufacturing the resin-sealed semiconductor device in the first embodiment according to the present invention.
【図６】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第５工程を示す部分断面図
である。FIG. 6 is a partial cross-sectional view showing a fifth step of the process of manufacturing the resin-encapsulated semiconductor device in the first embodiment according to the present invention.
【図７】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第６工程を示す部分断面図
である。FIG. 7 is a partial cross-sectional view showing a sixth step of the process of manufacturing the resin-encapsulated semiconductor device in the first embodiment according to the present invention.
【図８】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第７工程を示す部分断面図
である。FIG. 8 is a partial cross-sectional view showing a seventh step in the process of manufacturing the resin-encapsulated semiconductor device in the first embodiment according to the present invention.
【図９】 この発明に従う第１の実施例における樹脂封
止型半導体装置の製造工程の第８工程を示す部分断面図
である。FIG. 9 is a partial cross-sectional view showing an eighth step of the process of manufacturing the resin-sealed semiconductor device in the first embodiment according to the present invention.
【図１０】 この発明に従う第２の実施例における樹脂
封止型半導体装置の製造工程の第４工程を示す部分断面
図である。FIG. 10 is a partial cross-sectional view showing a fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the second embodiment according to the present invention.
【図１１】 この発明に従う第２の実施例における樹脂
封止型半導体装置の製造工程の第５工程を示す部分断面
図である。FIG. 11 is a partial cross-sectional view showing a fifth step in the process of manufacturing the resin-encapsulated semiconductor device in the second embodiment according to the present invention.
【図１２】 この発明に従う第３の実施例における樹脂
封止型半導体装置の製造工程の第４工程を示す部分断面
図である。FIG. 12 is a partial sectional view showing a fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the third embodiment according to the present invention.
【図１３】 この発明に従う第３の実施例における樹脂
封止型半導体装置の製造工程の第５工程を示す部分断面
図である。FIG. 13 is a partial sectional view showing a fifth step in the process of manufacturing the resin-sealed semiconductor device in the third embodiment according to the present invention.
【図１４】 この発明に従う第４の実施例における樹脂
封止型半導体装置の製造工程の第４工程を示す部分断面
図である。FIG. 14 is a partial cross-sectional view showing a fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the fourth embodiment according to the present invention.
【図１５】 この発明に従う第４の実施例における樹脂
封止型半導体装置の製造工程の第５工程を示す部分断面
図である。FIG. 15 is a partial sectional view showing a fifth step in the process of manufacturing the resin-encapsulated semiconductor device in the fourth embodiment according to the present invention.
【図１６】 この発明に従う第５の実施例における樹脂
封止型半導体装置の製造工程の第４工程を示す部分断面
図である。FIG. 16 is a partial sectional view showing a fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the fifth embodiment according to the present invention.
【図１７】 この発明に従う第５の実施例における樹脂
封止型半導体装置の製造工程の第４工程の変形例を示す
部分断面図である。FIG. 17 is a partial cross-sectional view showing a modification of the fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the fifth embodiment according to the present invention.
【図１８】 この発明に従う第６の実施例における樹脂
封止型半導体装置の製造工程の第４工程を示す部分断面
図である。FIG. 18 is a partial sectional view showing a fourth step in the process of manufacturing the resin-sealed semiconductor device in the sixth embodiment according to the present invention.
【図１９】 この発明に従う第６の実施例における樹脂
封止型半導体装置の製造工程の第４工程の変形例を示す
部分断面図である。FIG. 19 is a partial cross-sectional view showing a modification of the fourth step of the process for manufacturing the resin-encapsulated semiconductor device in the sixth embodiment according to the present invention.
【図２０】 この発明に従う第７の実施例における樹脂
封止型半導体装置の製造工程の第４工程を示す部分断面
図である。FIG. 20 is a partial sectional view showing a fourth step in the process of manufacturing the resin-encapsulated semiconductor device in the seventh embodiment according to the present invention.
【図２１】 この発明に従う第７の実施例における樹脂
封止型半導体装置の製造工程の第５工程を示す部分断面
図である。FIG. 21 is a partial sectional view showing a fifth step in the process of manufacturing the resin-encapsulated semiconductor device in the seventh embodiment according to the present invention.
【図２２】 この発明に従う第７の実施例における樹脂
封止型半導体装置の製造工程の第６工程を示す部分断面
図である。FIG. 22 is a partial sectional view showing a sixth step in the process of manufacturing the resin-sealed semiconductor device in the seventh embodiment according to the present invention.
【図２３】 （ａ） 半田ボールをボンディングツール
で保持した状態を示す部分断面図である。 （ｂ） この発明に従う第９の実施例における樹脂封止
型半導体装置の製造工程の第４工程を示す部分断面図で
ある。FIG. 23A is a partial cross-sectional view showing a state where a solder ball is held by a bonding tool. (B) It is a fragmentary sectional view showing the 4th process of the manufacturing process of the resin-sealed semiconductor device in the ninth embodiment according to the present invention.
【図２４】 この発明に従う第９の実施例における樹脂
封止型半導体装置の製造工程の第５工程を示す部分断面
図である。FIG. 24 is a partial cross-sectional view showing a fifth step of the process of manufacturing the resin-encapsulated semiconductor device in the ninth embodiment according to the present invention.
【図２５】 この発明に従う第９の実施例における樹脂
封止型半導体装置の製造工程の第６工程を示す部分断面
図である。FIG. 25 is a partial cross-sectional view showing a sixth step of the process of manufacturing the resin-encapsulated semiconductor device in the ninth embodiment according to the present invention.
【図２６】 （ａ） 特開昭６３−１５２１５２号公報
に開示された外部電極の形成工程の第１工程を示す部分
断面図である。 （ｂ） 特開昭６３−１５２１５２号公報に開示された
外部電極の形成工程の第２工程を示す部分断面図であ
る。 （ｃ） 特開昭６３−１５２１５２号公報に開示された
外部電極の形成工程の第３工程を示す部分断面図であ
る。FIG. 26A is a partial cross-sectional view showing a first step of a step of forming an external electrode disclosed in Japanese Patent Application Laid-Open No. 63-152152. FIG. 3B is a partial cross-sectional view showing a second step of the step of forming the external electrodes disclosed in Japanese Patent Application Laid-Open No. 63-152152. FIG. 3C is a partial cross-sectional view showing a third step of the step of forming the external electrode disclosed in Japanese Patent Application Laid-Open No. 63-152152.
１，１０１ 半導体チップ、２ パッド電極、３ パッ
シベーション膜、４下地金属層、５，１０５ ポリイミ
ド層、５ａ，１２ａ，１０６ 開口部、１２メタルマス
ク、１３ 吸着ノズル、１３ａ マルチ吸着ノズル、１
４ 射出ノズル、１５ スクリーンマスク、１７ ボン
ディングツール。1, 101 semiconductor chip, 2 pad electrode, 3 passivation film, 4 base metal layer, 5, 105 polyimide layer, 5a, 12a, 106 opening, 12 metal mask, 13 suction nozzle, 13a multi suction nozzle, 1
4 Injection nozzle, 15 screen mask, 17 bonding tool.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−187948（ＪＰ，Ａ) 特開 平４−94131（ＪＰ，Ａ) 特開 平６−302604（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-1-187948 (JP, A) JP-A-4-94131 (JP, A) JP-A-6-302604 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 23/12 H01L 21/60
Claims (6)
電極を形成する工程と、 前記パッド電極を覆うように熱硬化性材料からなる表面
保護層を塗布する工程と、 前記パッド電極上に位置する前記表面保護層に開口部を
形成する工程と、 前記開口部内に接続導電層材料塊を載置する工程と、 前記表面保護層と前記接続導電層材料塊とに熱処理を施
すことによって、前記表面保護層を硬化させるとともに
前記接続導電層材料をも溶融させて接続導電層を形成す
る工程と、 前記接続導電層上に外部電極を形成する工程と、 前記外部電極の一部表面を露出させるように前記半導体
チップを封止する封止樹脂を形成する工程と、を備えた
樹脂封止型半導体装置の製造方法。A step of forming a pad electrode at a predetermined position on the surface of the semiconductor chip; a step of applying a surface protection layer made of a thermosetting material so as to cover the pad electrode; Forming an opening in the surface protective layer; placing a connection conductive layer material block in the opening; performing a heat treatment on the surface protection layer and the connection conductive layer material block to obtain the surface. Curing the protective layer and also melting the connection conductive layer material to form a connection conductive layer; forming an external electrode on the connection conductive layer; and exposing a partial surface of the external electrode. Forming a sealing resin for sealing the semiconductor chip.
前記接続導電層材料は半田である、請求項１に記載の樹
脂封止型半導体装置の製造方法。2. The surface protective layer is a polyimide layer,
The method according to claim 1, wherein the connection conductive layer material is a solder.
は、 前記表面保護層上に、前記表面保護層の前記開口部に対
応した位置に開口部を有するメタルマスクを載置する工
程と、 前記表面保護層および前記メタルマスクの開口部内に前
記接続導電層材料塊を載置する工程と、を含む、請求項
１に記載の樹脂封止型半導体装置の製造方法。3. The step of placing the connection conductive layer material block, the step of placing a metal mask having an opening at a position corresponding to the opening of the surface protection layer on the surface protection layer. 2. The method of manufacturing a resin-encapsulated semiconductor device according to claim 1, further comprising: placing the connection conductive layer material block in openings of the surface protection layer and the metal mask. 3.
は、 吸着ノズルを用いて前記接続導電層材料塊を吸着して前
記開口部内に載置する工程を含む、請求項１に記載の樹
脂封止型半導体装置の製造方法。4. The method according to claim 1, wherein the step of placing the connection conductive layer material block includes a step of suctioning the connection conductive layer material block using a suction nozzle and placing the connection conductive layer block in the opening. A method for manufacturing a resin-sealed semiconductor device.
は、 射出ノズルを用いて前記接続導電層材料塊を前記開口部
内に載置する工程を含む、請求項１に記載の樹脂封止型
半導体装置の製造方法。5. The resin sealing according to claim 1, wherein the step of mounting the connection conductive layer material block includes the step of mounting the connection conductive layer material block in the opening using an injection nozzle. Of manufacturing a semiconductor device.
は、 スクリーン印刷によって前記開口部内に前記接続導電層
材料塊を載置する工程を含む、請求項１に記載の樹脂封
止型半導体装置の製造方法。6. The resin-encapsulated semiconductor according to claim 1, wherein the step of placing the connection conductive layer material block includes a step of placing the connection conductive layer material block in the opening by screen printing. Device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17630794A JP3278533B2 (en) | 1994-07-28 | 1994-07-28 | Method for manufacturing resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17630794A JP3278533B2 (en) | 1994-07-28 | 1994-07-28 | Method for manufacturing resin-encapsulated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845990A JPH0845990A (en) | 1996-02-16 |
| JP3278533B2 true JP3278533B2 (en) | 2002-04-30 |
Family
ID=16011305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17630794A Expired - Fee Related JP3278533B2 (en) | 1994-07-28 | 1994-07-28 | Method for manufacturing resin-encapsulated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278533B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW392262B (en) | 1997-03-10 | 2000-06-01 | Seiko Epson Corp | Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same |
| WO1998040912A1 (en) * | 1997-03-10 | 1998-09-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chip arrangement and method for the production of the same |
| KR100269540B1 (en) * | 1998-08-28 | 2000-10-16 | 윤종용 | Method for manufacturing chip scale packages at wafer level |
| TW556329B (en) | 1999-02-26 | 2003-10-01 | Hitachi Ltd | Wiring board, its production method, semiconductor device and its production method |
| JP4121665B2 (en) | 1999-04-19 | 2008-07-23 | 株式会社ルネサステクノロジ | Semiconductor substrate bonding method |
| JP5036127B2 (en) * | 2004-10-26 | 2012-09-26 | オンセミコンダクター・トレーディング・リミテッド | Manufacturing method of semiconductor device |
| JP2010251791A (en) * | 2010-06-24 | 2010-11-04 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
| JP6317629B2 (en) * | 2014-06-02 | 2018-04-25 | 株式会社東芝 | Semiconductor device |
-
1994
- 1994-07-28 JP JP17630794A patent/JP3278533B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0845990A (en) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159837A (en) | Manufacturing method of semiconductor device | |
| JP3142723B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP0684644B1 (en) | Method for manufacturing bump leaded film carrier type semiconductor device | |
| JP3503133B2 (en) | Connection method of electronic device assembly and electronic device | |
| JP3450238B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000183094A (en) | Semiconductor device and its manufacture | |
| JP3787295B2 (en) | Semiconductor device | |
| JP2001250889A (en) | Mounting structure of optical element and its manufacturing method | |
| JP3451987B2 (en) | Functional element, substrate for mounting functional element, and method of connecting them | |
| JP3278533B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH10135404A (en) | Semiconductor chip module and its manufacture | |
| JP3563635B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3502056B2 (en) | Semiconductor device and laminated structure using the same | |
| US20030207572A1 (en) | Semiconductor device and its manufacturing method | |
| JP2003142523A (en) | Electronic component and method for manufacturing the same | |
| JP3259562B2 (en) | Manufacturing method of semiconductor device with bump | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP2003086620A (en) | Semiconductor device having protruding electrode and manufacturing method therefor | |
| JP2001118968A (en) | Semiconductor device | |
| JP3417292B2 (en) | Semiconductor device | |
| JP3087819B2 (en) | Terminal electrode formation method for solder bump mounting | |
| US6984576B1 (en) | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip | |
| JPH1027824A (en) | Semiconductor device having bump electrode and manufacture thereof | |
| JP3277830B2 (en) | How to assemble electronic components | |
| JP3382516B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020129 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |