JP3276898B2 - Lead frame manufacturing method - Google Patents
Lead frame manufacturing methodInfo
- Publication number
- JP3276898B2 JP3276898B2 JP25099997A JP25099997A JP3276898B2 JP 3276898 B2 JP3276898 B2 JP 3276898B2 JP 25099997 A JP25099997 A JP 25099997A JP 25099997 A JP25099997 A JP 25099997A JP 3276898 B2 JP3276898 B2 JP 3276898B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead frame
- post
- metal plate
- island portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Automatic Assembly (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明はリードフレームの製
造方法に関し、さらに詳しくいえば、許容損失の向上と
リードフレームのサイズの縮小化についての改善に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a lead frame, and more particularly, to an improvement in the allowable loss and a reduction in the size of the lead frame.
【０００２】[0002]
【従来の技術】以下で、従来のリードフレームについて
図面を参照しながら説明する。このリードフレームは、
図６に示すように、半導体チップを搭載して固着するた
めのアイランド部１と、電極端子となるポスト部２とを
有する。また、上記のリードフレームは、単一の金属板
を、プレス加工することにより形成される。2. Description of the Related Art A conventional lead frame will be described below with reference to the drawings. This lead frame
As shown in FIG. 6, the semiconductor device includes an island portion 1 for mounting and fixing a semiconductor chip, and a post portion 2 serving as an electrode terminal. The lead frame is formed by pressing a single metal plate.
【０００３】このようなリードフレームを用いた半導体
装置の構造について図７を参照しながら説明する。図６
に示すようなリードフレームのアイランド部１に半導体
チップ６を固着して搭載し、半導体チップ１とポスト部
２とを図７に示すようにボンディングワイヤ７で接続し
て固着した後に、封止材８を用いてこれらを封止するこ
とによって、図７に示すような半導体装置が完成する。The structure of a semiconductor device using such a lead frame will be described with reference to FIG. FIG.
After the semiconductor chip 6 is fixedly mounted on the island portion 1 of the lead frame as shown in FIG. 1 and the semiconductor chip 1 and the post portion 2 are connected and fixed by bonding wires 7 as shown in FIG. The semiconductor device as shown in FIG. 7 is completed by sealing these with 8.
【０００４】[0004]
【発明が解決しようとする課題】上記従来の半導体装置
においては、リードフレームに半導体チップを搭載した
場合において許容損失を増大させたいという要求があ
る。この許容損失は、半導体チップの発熱量と、放熱量
とのバランスを示す値である。この値は大きい方が望ま
しい。そして、この値はリードフレームのアイランド部
の面積が大きくなると大きくなり、またアイランド部の
膜厚が厚くなると大きくなる。従って、アイランド部の
膜厚は一般に厚く設定されている。In the above-mentioned conventional semiconductor device, there is a demand for increasing the allowable loss when a semiconductor chip is mounted on a lead frame. This allowable loss is a value indicating the balance between the heat generation amount of the semiconductor chip and the heat release amount. It is desirable that this value be large. This value increases as the area of the island portion of the lead frame increases, and increases as the thickness of the island portion increases. Therefore, the thickness of the island portion is generally set to be large.
【０００５】しかし、上述の通り、リードフレームはほ
ぼ膜厚が均一な金属板をプレス加工することにより形成
されるので、その膜厚はどこでもほぼ一定になってい
る。その際に、近接する部分のギャップ例えば図６のア
イランド部１とポスト部２との間のギャップΔｔは、プ
レス加工の精度上、少なくとも膜厚の８０％程度は確保
することが要求される。従って、膜厚が厚ければ厚いほ
どそのギャップΔｔを大きく確保することが要求される
ことになる。However, as described above, since the lead frame is formed by pressing a metal plate having a substantially uniform film thickness, the film thickness is almost constant everywhere. At this time, it is required that a gap of an adjacent portion, for example, a gap Δt between the island portion 1 and the post portion 2 in FIG. Therefore, it is required that the larger the film thickness is, the larger the gap Δt is.
【０００６】しかしこのギャップΔｔを大きくとると、
リードフレームのサイズの縮小化が困難になってしまう
という問題が生じていた。また、同様に、プレス加工の
精度上、ポスト部２の幅も、その膜厚の８０％程度は少
なくとも確保されることが要求されるが、ポスト部２の
膜厚が厚いと、当然ポスト部２の幅も大きくなってしま
うので、やはりリードフレームのサイズの縮小化に反し
てしまうという問題が生じていた。However, when this gap Δt is increased,
There has been a problem that it is difficult to reduce the size of the lead frame. Similarly, the width of the post portion 2 is required to be at least about 80% of the film thickness for the accuracy of the press working. Since the width of the lead frame 2 is also increased, there is a problem that the size of the lead frame is also reduced.
【０００７】[0007]
【課題を解決するための手段】本発明は、上記従来の欠
点に鑑み成されたもので、半導体チップを搭載して固着
するためのアイランド部が設けられ、金属板よりなる第
１のフレームを用意する工程と、前記半導体チップの電
極端子となるポスト部が設けられ、前記第１のフレーム
よりも膜厚の薄い金属板よりなる第２のフレームを、前
記第１のフレームと重ね合せて固着する工程とを有する
ことを特徴とするリードフレームの製造方法により、上
記課題を解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional drawbacks, and has an island portion for mounting and fixing a semiconductor chip, and a first frame made of a metal plate. A step of preparing, and a post portion serving as an electrode terminal of the semiconductor chip are provided, and a second frame made of a metal plate having a smaller thickness than the first frame is fixed by overlapping with the first frame. The above object is achieved by a method for manufacturing a lead frame, comprising the steps of:
【０００８】[0008]
【発明の実施の形態】以下で、本発明の実施形態につい
て図面を参照しながら説明する。図１〜図３は、本実施
形態に係るリードフレームの製造方法を説明する図であ
る。本実施形態に係るリードフレームは、図１，図２に
示すような２種類の金属板からなるフレームを用いるこ
とによって形成されるものである。Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 are views for explaining a method for manufacturing a lead frame according to the present embodiment. The lead frame according to the present embodiment is formed by using a frame composed of two types of metal plates as shown in FIGS.
【０００９】図１は、半導体チップをその上に固着して
搭載するべきものであるアイランド部１１が設けられた
第１のフレーム１５の構造を説明する図であって、図２
は、半導体チップの電極端子となるべきポスト部１２が
設けられた第２のフレーム１６を説明する図である。第
１のフレーム１５は図１に示すように、アイランド部１
１と、これをフレームに支持させるための支持部１４と
を有し、膜厚が比較的厚い金属板で形成されるものであ
る。また図１において１３は、のちに半導体チップが搭
載される領域となるチップ搭載領域を示している。この
第１のフレーム１５は、比較的膜厚が厚い金属板を、プ
レス加工することによって形成している。FIG. 1 is a view for explaining the structure of a first frame 15 provided with an island portion 11 on which a semiconductor chip is to be fixed and mounted.
FIG. 3 is a diagram illustrating a second frame 16 provided with a post portion 12 to be an electrode terminal of a semiconductor chip. The first frame 15 is, as shown in FIG.
1 and a support portion 14 for supporting the frame 1 on a frame, and is formed of a metal plate having a relatively thick film thickness. Further, in FIG. 1, reference numeral 13 denotes a chip mounting area which will be an area where a semiconductor chip is mounted later. The first frame 15 is formed by pressing a relatively thick metal plate.
【００１０】第２のフレーム１６は、図２に示すよう
に、半導体チップの電極端子となるべきポスト部１２を
有し、第１のフレーム１５に比して膜厚が薄い金属板で
形成されている。この第２のフレーム１６も、膜厚が薄
い金属板をプレス加工することによって形成している。
このような第１，第２のフレーム１５，１６を用意した
のち、これらを図３に示すように重ね合せる。すなわ
ち、第１，第２のフレーム１５，１６が互いに直交する
ように配置し、アイランド部１１と、ポスト部１２とが
所定のギャップΔｔを持つように配置されるように重ね
合せ、これらをカシメて固着する。第２のフレーム１６
には、各リードフレームを区画する部分に溝１９が設け
られており、第１のフレーム１５と固着された後には、
溝１９の部分から切断する。As shown in FIG. 2, the second frame 16 has a post portion 12 to be an electrode terminal of a semiconductor chip, and is formed of a metal plate having a smaller thickness than the first frame 15. ing. The second frame 16 is also formed by pressing a thin metal plate.
After preparing such first and second frames 15 and 16, these are superimposed as shown in FIG. That is, the first and second frames 15 and 16 are arranged so as to be orthogonal to each other, and the island portion 11 and the post portion 12 are overlapped so as to be arranged so as to have a predetermined gap Δt. And stick. Second frame 16
Is provided with a groove 19 in a portion that partitions each lead frame, and after being fixed to the first frame 15,
Cut from the groove 19 portion.
【００１１】こうして１つのリードフレームについての
固着工程が完了した後、第１のフレーム１５は紙面に対
して右方向の第１の方向Ｄ１に向けて移動し、第２のフ
レーム１６は紙面に対して上方向である第２の方向Ｄ２
に向けて移動させる。そして、再び第２のフレーム１６
を第１のフレーム１５と位置合せした後に重ね合せて、
カシメて固着し、溝１９より切断する。この工程を繰り
返すことにより、複数のリードフレームが形成されるこ
とになる。After the fixing step for one lead frame is completed, the first frame 15 moves in the first direction D1 which is rightward with respect to the plane of the drawing, and the second frame 16 moves with respect to the plane of the drawing. The second direction D2 which is upward
Move toward. Then, again, the second frame 16
Are aligned with the first frame 15 and then superimposed,
It is fixed by caulking and cut from the groove 19. By repeating this process, a plurality of lead frames are formed.
【００１２】このようにして形成されたリードフレーム
の上面図を図４に、その断面図を図５に示す。図４に示
すように、このリードフレームは２種類の膜厚の異なる
第１，第２のフレーム１５，１６を用いて形成されてい
る。従って、アイランド部１１の膜厚を厚くしても、ポ
スト部１２はこれより薄い膜厚の金属膜からなる第２の
フレーム１６に形成されている。FIG. 4 is a top view of the lead frame thus formed, and FIG. 5 is a sectional view thereof. As shown in FIG. 4, the lead frame is formed using two kinds of first and second frames 15 and 16 having different thicknesses. Therefore, even if the thickness of the island portion 11 is increased, the post portion 12 is formed on the second frame 16 made of a metal film having a smaller thickness.
【００１３】ポスト部１２の幅はプレス加工の精度の都
合上、膜厚の８０％程度確保することが要求されるが、
アイランド部１１の膜厚よりも薄い膜厚でポスト部１２
を形成することができるので、いくらアイランド部１１
の膜厚を厚くしても、ポスト部１２の幅Δｗを小さく抑
えることができるので、リードフレームのサイズの縮小
化が可能になる。The width of the post 12 is required to be about 80% of the film thickness due to the accuracy of press working.
The post portion 12 has a thickness smaller than that of the island portion 11.
Can be formed.
Even if the film thickness is increased, the width Δw of the post portion 12 can be kept small, so that the size of the lead frame can be reduced.
【００１４】例えば、アイランド部の膜厚を０．７mmと
した場合には、従来はポスト部の膜厚も０．７mmなの
で、プレス加工の精度の都合上ポスト部の幅は０．７×
０．８＝０．５６mm程度確保しておく必要があったが、
実際にはそれほどの幅は必要ない。また、アイランド部
１１の膜厚を厚くしても、アイランド部１１，ポスト部
１２とで別々のフレームを用いて１つのリードフレーム
を形成しているので、アイランド部１１の膜厚に関りな
く、アイランド部１１とポスト部１２との間のギャップ
Δｔを小さくすることができるので、その意味において
も、リードフレームのサイズの縮小化が可能になる。For example, when the thickness of the island portion is 0.7 mm, since the thickness of the post portion is conventionally 0.7 mm, the width of the post portion is 0.7 × for convenience of press working.
It was necessary to secure about 0.8 = 0.56mm,
Actually, not much width is needed. Even if the thickness of the island portion 11 is increased, since one lead frame is formed using separate frames for the island portion 11 and the post portion 12, regardless of the thickness of the island portion 11, Since the gap Δt between the island portion 11 and the post portion 12 can be reduced, the size of the lead frame can be reduced in that sense.
【００１５】例えば、アイランド部の膜厚を０．７mmと
した場合には、従来はポスト部とアイランド部との間の
ギャップも０．７×０．８＝０．５６mm程度確保してお
く必要があった。しかし実際にはそれほどのサイズは必
要なく、０．１５mm程度あれば足りるので、そのように
最初に第１のフレーム１５と第２のフレーム１６とが配
置されるようにしておけばよく、その分サイズの縮小か
化が可能になる。For example, when the thickness of the island portion is 0.7 mm, it is conventionally necessary to secure a gap between the post portion and the island portion of about 0.7 × 0.8 = 0.56 mm. was there. However, actually, such a size is not necessary, and it is sufficient if the size is about 0.15 mm. Therefore, it is sufficient that the first frame 15 and the second frame 16 are arranged first in such a manner. The size can be reduced or reduced.
【００１６】なお、本実施形態では第１のフレーム１５
と第２のフレーム１６とを固着する際にカシメて固着し
ていたが、本発明はこれに限らず、例えば溶接などを用
いて固着しても同様の効果を奏する。In this embodiment, the first frame 15
The second frame 16 and the second frame 16 are fixed by caulking. However, the present invention is not limited to this, and the same effect can be obtained by fixing using, for example, welding.
【００１７】[0017]
【発明の効果】以上説明したように、本発明によれば、
半導体チップを搭載して固着するためのアイランド部が
設けられ、金属板よりなる第１のフレームを用意し、半
導体チップの電極端子となるポスト部が設けられ、第１
のフレームよりも膜厚の薄い金属板よりなる第２のフレ
ームを、第１のフレームと重ね合せて固着している。As described above, according to the present invention,
An island portion for mounting and fixing a semiconductor chip is provided, a first frame made of a metal plate is prepared, and a post portion serving as an electrode terminal of the semiconductor chip is provided.
A second frame made of a metal plate having a smaller film thickness than that of the first frame is fixed by overlapping with the first frame.
【００１８】このため、アイランド部の膜厚を厚くして
許容損失を増大させるとともに、ポスト部の形成された
第２のフレームは膜厚が薄いので、ポスト部の幅を小さ
くすることができ、かつアイランド部とポスト部とのギ
ャップを小さくすることができるので、リードフレーム
のサイズの縮小化が可能になる。For this reason, the thickness of the island portion is increased to increase the allowable loss, and the width of the post portion can be reduced since the second frame on which the post portion is formed has a small thickness. In addition, since the gap between the island portion and the post portion can be reduced, the size of the lead frame can be reduced.
【図１】本発明の実施形態に係るリードフレームを構成
する第１のフレームの構造を説明する図である。FIG. 1 is a view for explaining the structure of a first frame constituting a lead frame according to an embodiment of the present invention.
【図２】本発明の実施形態に係るリードフレームを構成
する第２のフレームの構造を説明する図である。FIG. 2 is a diagram illustrating a structure of a second frame that forms the lead frame according to the embodiment of the present invention.
【図３】本発明の実施形態に係るリードフレームの製造
方法を説明する図である。FIG. 3 is a diagram illustrating a method for manufacturing a lead frame according to the embodiment of the present invention.
【図４】本発明の実施形態に係るリードフレームの上面
を示す図である。FIG. 4 is a diagram showing an upper surface of a lead frame according to the embodiment of the present invention.
【図５】本発明の実施形態に係るリードフレームの断面
を示す図である。FIG. 5 is a diagram showing a cross section of the lead frame according to the embodiment of the present invention.
【図６】従来のリードフレームの構造を説明する上面図
である。FIG. 6 is a top view illustrating the structure of a conventional lead frame.
【図７】リードフレームを用いた半導体装置の構造を示
す断面図である。FIG. 7 is a cross-sectional view illustrating a structure of a semiconductor device using a lead frame.
フロントページの続き (56)参考文献 特開 平３−190156（ＪＰ，Ａ) 特開 平６−252317（ＪＰ，Ａ) 特開 平５−315494（ＪＰ，Ａ) 特開 平２−235365（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/48 Continuation of front page (56) References JP-A-3-190156 (JP, A) JP-A-6-252317 (JP, A) JP-A-5-315494 (JP, A) JP-A-2-235365 (JP) , A) (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/50 H01L 23/48
Claims (2)
ームにあって、前記第１のフレームは第１の枠体、アイ
ランド部、複数の第１の支持部からなり、 前記第１の支持部は前記第１の枠体と直角になるように
複数箇所延在し、 前記アイランド部は半導体チップを固着するために設け
られ、前記第１の支持部によって両側から複数の箇所支
持され、 上記構成をなす前記第１のフレームを用意する工程と、１枚の金属板から打ち抜かれた、前記第１のフレームよ
りも膜厚の薄い第２のフレームにあって、 前記第２のフレームは第２の枠体、ポスト部、第２の支
持部からなり、 前記第２の支持部は前記第２の枠体と直角になるように
延在し、 前記ポスト部は前記第２の支持部によって片側から固定
された、上記構成をなす前記第２のフレームを用意する
工程と、 前記アイランド部と前記ポスト部とが重畳しない位置
で、所定の間隔隣接するように、前記第１のフレームと
前記第２のフレームとを重ね併せて固着する工程と、 を具備すること を特徴とするリードフレームの製造方
法。 1. A first frame punched from one metal plate.
The first frame is a first frame, an eye
A land portion and a plurality of first support portions, wherein the first support portion is perpendicular to the first frame body.
Extending a plurality of locations, the island portion is provided for fixing a semiconductor chip, and is supported at a plurality of locations from both sides by the first support portion, and a step of preparing the first frame having the above configuration; The first frame punched from one metal plate
A second frame having a thin film thickness, wherein the second frame includes a second frame, a post, and a second support.
And the second support portion is perpendicular to the second frame.
Extend and the post portion is fixed from one side by the second support portion
And preparing the second frame having the above configuration.
Process and a position where the island portion and the post portion do not overlap each other.
The first frame and the first frame are adjacent to each other at a predetermined interval.
Method for fabricating a lead frame, characterized by comprising the steps of sticking together overlapped with the second frame.
とを固着する工程では、前記第２のフレームを前記第１
のフレームにカシメるか、若しくは溶接することにより
固着する工程であることを特徴とする請求項１記載のリ
ードフレームの製造方法。2. The method according to claim 1, wherein the step of fixing the first frame and the second frame includes the step of fixing the second frame to the first frame.
2. The method for manufacturing a lead frame according to claim 1, further comprising the step of caulking or welding to said frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25099997A JP3276898B2 (en) | 1997-09-16 | 1997-09-16 | Lead frame manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25099997A JP3276898B2 (en) | 1997-09-16 | 1997-09-16 | Lead frame manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197600A JPH1197600A (en) | 1999-04-09 |
| JP3276898B2 true JP3276898B2 (en) | 2002-04-22 |
Family
ID=17216151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25099997A Expired - Fee Related JP3276898B2 (en) | 1997-09-16 | 1997-09-16 | Lead frame manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276898B2 (en) |
-
1997
- 1997-09-16 JP JP25099997A patent/JP3276898B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197600A (en) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9224676B1 (en) | Integrated circuit package and method of making the same | |
| US5365106A (en) | Resin mold semiconductor device | |
| JP4878580B2 (en) | Lead frame and manufacturing method thereof, semiconductor device and manufacturing method thereof | |
| US7332375B1 (en) | Method of making an integrated circuit package | |
| JP2002222906A (en) | Semiconductor device and manufacturing method therefor | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JP3602997B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3276898B2 (en) | Lead frame manufacturing method | |
| JP3417095B2 (en) | Semiconductor device | |
| US7005326B1 (en) | Method of making an integrated circuit package | |
| JP3290869B2 (en) | Semiconductor device | |
| JP3575945B2 (en) | Method for manufacturing semiconductor device | |
| US7071541B1 (en) | Plastic integrated circuit package and method and leadframe for making the package | |
| JPS63169753A (en) | Lead frame | |
| JP2859057B2 (en) | Lead frame | |
| JPH03147355A (en) | Manufacture of semiconductor device | |
| JP3305981B2 (en) | Semiconductor device | |
| JPS59129451A (en) | Lead frame | |
| JPS61237458A (en) | Resin-sealed type semiconductor device | |
| JP2798427B2 (en) | Laminated lead frame for semiconductor device and method of manufacturing semiconductor device using the same | |
| JP2870366B2 (en) | Film sticking device for lead frame | |
| JP2754675B2 (en) | Lead frame for semiconductor device, method of manufacturing the same, and semiconductor device | |
| JP2518247Y2 (en) | Lead frame | |
| JP2859136B2 (en) | Lead frame | |
| JPH08236679A (en) | Lead frame for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |