JP3274314B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JP3274314B2 JP3274314B2 JP14158295A JP14158295A JP3274314B2 JP 3274314 B2 JP3274314 B2 JP 3274314B2 JP 14158295 A JP14158295 A JP 14158295A JP 14158295 A JP14158295 A JP 14158295A JP 3274314 B2 JP3274314 B2 JP 3274314B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- chip
- semiconductor device
- electrical connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
及びその製造方法に関する。
及びその製造方法に関する。
【０００２】
【従来の技術】チップと配線基板との接続方法に、フリ
ップチップに挙げられるフェースダウンボンディングが
ある。この接続方法は、チップ表面を下に向け、チップ
の配線部分と基板表面の配線とをバンプまたはリードに
より電気的に接続しているが、このままでは接続信頼性
が低いため、チップ−基板の間を所定物質を充填してい
た。
ップチップに挙げられるフェースダウンボンディングが
ある。この接続方法は、チップ表面を下に向け、チップ
の配線部分と基板表面の配線とをバンプまたはリードに
より電気的に接続しているが、このままでは接続信頼性
が低いため、チップ−基板の間を所定物質を充填してい
た。
【０００３】この充填物質には、含浸性、寸法安定性、
耐水性、耐薬性が良く、特に電気絶縁性に優れている点
で、エポキシ系樹脂に代表される樹脂が適している。但
し、樹脂単体はヤング率が約3000Ｎ／ｍ2と、接続部分
に加わる力を減少できる強度（少なくとも9000Ｎ／ｍ2
程度のヤング率）に足りないため、接続寿命が短い。こ
のため、従来はヤング率を上げるために（また熱膨張、
及び樹脂硬化時の収縮を減少させるためにも）、シリカ
等の絶縁性のフィラーを混入させた樹脂が用いられてい
た。図８は、フリップチップ接続した基板−チップ間に
樹脂充填を行なった、従来の樹脂封止型半導体装置の断
面図を示す。
耐水性、耐薬性が良く、特に電気絶縁性に優れている点
で、エポキシ系樹脂に代表される樹脂が適している。但
し、樹脂単体はヤング率が約3000Ｎ／ｍ2と、接続部分
に加わる力を減少できる強度（少なくとも9000Ｎ／ｍ2
程度のヤング率）に足りないため、接続寿命が短い。こ
のため、従来はヤング率を上げるために（また熱膨張、
及び樹脂硬化時の収縮を減少させるためにも）、シリカ
等の絶縁性のフィラーを混入させた樹脂が用いられてい
た。図８は、フリップチップ接続した基板−チップ間に
樹脂充填を行なった、従来の樹脂封止型半導体装置の断
面図を示す。
【０００４】この樹脂封止型半導体装置は、配線基板82
にバンプ84を介してチップ81を接続した後、チップ81の
周辺の基板82上に、ディスペンサーでフィラーを混入し
た樹脂83を滴下し、毛細管現象を利用してチップ81−基
板82間にこの樹脂83を充填させた後、120 〜130 ℃程度
に加熱してこの樹脂83を硬化させることにより形成され
ている。
にバンプ84を介してチップ81を接続した後、チップ81の
周辺の基板82上に、ディスペンサーでフィラーを混入し
た樹脂83を滴下し、毛細管現象を利用してチップ81−基
板82間にこの樹脂83を充填させた後、120 〜130 ℃程度
に加熱してこの樹脂83を硬化させることにより形成され
ている。
【０００５】
【発明が解決しようとする課題】しかし、一般にフィラ
ーを混入した樹脂83は粘性が高いため、この樹脂83は、
基板とチップ間の距離が短いことにより生じる毛細管現
象では十分に広がらず、チップ−基板間にボイドを生じ
る等、均一に樹脂を充填できない問題を有していた。
ーを混入した樹脂83は粘性が高いため、この樹脂83は、
基板とチップ間の距離が短いことにより生じる毛細管現
象では十分に広がらず、チップ−基板間にボイドを生じ
る等、均一に樹脂を充填できない問題を有していた。
【０００６】また、チップと基板の接続状態の長期信頼
性の観点からは、基板と樹脂の密着性を高くする必要が
あるが、従来は、樹脂がチップ−基板間を良好に充填し
ていても、十分な密着力を確保できない問題を有してい
た。そこで、本発明は、上記問題を解決し、チップ−基
板間における樹脂の未充填の防止、及び、樹脂と基板間
の密着強度の向上を目的とする。
性の観点からは、基板と樹脂の密着性を高くする必要が
あるが、従来は、樹脂がチップ−基板間を良好に充填し
ていても、十分な密着力を確保できない問題を有してい
た。そこで、本発明は、上記問題を解決し、チップ−基
板間における樹脂の未充填の防止、及び、樹脂と基板間
の密着強度の向上を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の樹脂封止型半導体装置では、チップ搭載領
域内にプラズマ又はフッ素ガスのいずれかを照射するこ
とにより形成する粗面化領域を有する基板と、チップ搭
載領域内に粗面化領域を有する基板と、この基板とチッ
プを接続する電気的接続部と、この電気的接続部を介し
て搭載されるチップと、前記電気的接続部により設けら
れた前記チップと前記基板との空間を充填するフィラー
を含むエポキシ系樹脂とを有することを特徴とする。
に、本発明の樹脂封止型半導体装置では、チップ搭載領
域内にプラズマ又はフッ素ガスのいずれかを照射するこ
とにより形成する粗面化領域を有する基板と、チップ搭
載領域内に粗面化領域を有する基板と、この基板とチッ
プを接続する電気的接続部と、この電気的接続部を介し
て搭載されるチップと、前記電気的接続部により設けら
れた前記チップと前記基板との空間を充填するフィラー
を含むエポキシ系樹脂とを有することを特徴とする。
【０００８】尚、上記粗面化領域の最上部と、最低部と
の高さの差は、2 乃至50μｍであることを特徴とする。
尚、上記チップの外郭形状が線対称形であり、粗面化領
域の外郭形状はチップを対称形にする基準線に対し所定
誤差範囲内において対称形であることを特徴とする。
の高さの差は、2 乃至50μｍであることを特徴とする。
尚、上記チップの外郭形状が線対称形であり、粗面化領
域の外郭形状はチップを対称形にする基準線に対し所定
誤差範囲内において対称形であることを特徴とする。
【０００９】尚、上記樹脂は、フィラーを含むエポキシ
系樹脂であることを特徴とする。尚、上記電気的接続部
は、バンプ又はリードであることを特徴とする。尚、上
記粗面化領域は、配線をとるためのヴィアホール、又は
配線であることを特徴とする。
系樹脂であることを特徴とする。尚、上記電気的接続部
は、バンプ又はリードであることを特徴とする。尚、上
記粗面化領域は、配線をとるためのヴィアホール、又は
配線であることを特徴とする。
【００１０】また、上記目的を達成するために、本発明
の樹脂封止型半導体装置の製造方法では、基板にプラズ
マ又はフッ素ガスを照射することによりチップ搭載領域
内の基板上に粗面化領域を形成する工程と、電気的接続
部を形成することにより、この基板表面と前記粗面化領
域上に搭載するチップとを電気的に接続する工程と、前
記電気的接続部により設けられた前記チップと前記基板
との空間に樹脂を充填する工程とを有することを特徴と
する。
の樹脂封止型半導体装置の製造方法では、基板にプラズ
マ又はフッ素ガスを照射することによりチップ搭載領域
内の基板上に粗面化領域を形成する工程と、電気的接続
部を形成することにより、この基板表面と前記粗面化領
域上に搭載するチップとを電気的に接続する工程と、前
記電気的接続部により設けられた前記チップと前記基板
との空間に樹脂を充填する工程とを有することを特徴と
する。
【００１１】尚、上記粗面化領域は、基板表面にあるこ
とを特徴とする。尚、前記基板上に形成され且つ前記樹
脂と接触する保護膜を有し、上記粗面化領域は、この保
護膜の最上面にあることを特徴とする。
とを特徴とする。尚、前記基板上に形成され且つ前記樹
脂と接触する保護膜を有し、上記粗面化領域は、この保
護膜の最上面にあることを特徴とする。
【００１２】尚、上記粗面化領域の最上部と、最低部と
の高さの差は、2 乃至50μｍであることを特徴とする。
尚、上記樹脂は、フィラーを含むエポキシ系樹脂である
ことを特徴とする。
の高さの差は、2 乃至50μｍであることを特徴とする。
尚、上記樹脂は、フィラーを含むエポキシ系樹脂である
ことを特徴とする。
【００１３】尚、上記電気的接続部は、バンプ又はリー
ドであることを特徴とする。
ドであることを特徴とする。
【００１４】尚、上記粗面化領域を形成する工程は、基
板上に保護膜を形成することにより、この基板表面の粗
面形状を保護膜表面に再現させることを特徴とする。
尚、上記保護膜はソルダーレジストであることを特徴と
する。
板上に保護膜を形成することにより、この基板表面の粗
面形状を保護膜表面に再現させることを特徴とする。
尚、上記保護膜はソルダーレジストであることを特徴と
する。
【００１５】
【００１６】尚、上記チップの外郭形状が線対称形であ
り、粗面化領域の外郭形状は、チップを対称形にする基
準線に対し、所定誤差範囲内において対称形であること
を特徴とする。
り、粗面化領域の外郭形状は、チップを対称形にする基
準線に対し、所定誤差範囲内において対称形であること
を特徴とする。
【００１７】
【作用】本発明は、フェイスダウンボンディングにより
チップを接続する基板表面に、粗面化領域を形成する。
図９(a) は、滑らかな基板に樹脂を滴下した場合におけ
る、樹脂の広がりを示した概略断面図である。
チップを接続する基板表面に、粗面化領域を形成する。
図９(a) は、滑らかな基板に樹脂を滴下した場合におけ
る、樹脂の広がりを示した概略断面図である。
【００１８】この樹脂93の広がりは、(1) 樹脂93の表面
張力 rl 、(2) 基板92の表面張力rs 、(3) 樹脂93−基
板92間の表面張力 rlsによって決まる。具体的にその広
がり範囲は、全自由エネルギー FSUM （ FSUM =rs ×(
固体と液体との界面の表面積) ＋ rls×( 液体と固体と
の接触面積) ＋ rls×( 液面の表面積) ）を最少にする
ように決まる。
張力 rl 、(2) 基板92の表面張力rs 、(3) 樹脂93−基
板92間の表面張力 rlsによって決まる。具体的にその広
がり範囲は、全自由エネルギー FSUM （ FSUM =rs ×(
固体と液体との界面の表面積) ＋ rls×( 液体と固体と
の接触面積) ＋ rls×( 液面の表面積) ）を最少にする
ように決まる。
【００１９】よって、液体をより広げるためには、 rs
を大きく、 rl ,rlsを小さくすれば良い。しかし、 r
l ,rlsは樹脂93・基板92の材質により決まってしまうた
め、通常は rs を大きくすることが一般的である。
を大きく、 rl ,rlsを小さくすれば良い。しかし、 r
l ,rlsは樹脂93・基板92の材質により決まってしまうた
め、通常は rs を大きくすることが一般的である。
【００２０】図9(b)は、粗面化領域を有する基板92に樹
脂93を滴下する場合における、樹脂の広がりを示した概
略断面図である。基板92表面の表面張力が大きくなるた
め、滑らかな基板92に比べ、粗面化領域を有する基板92
に対する樹脂93の塗れ広がり性は向上する。
脂93を滴下する場合における、樹脂の広がりを示した概
略断面図である。基板92表面の表面張力が大きくなるた
め、滑らかな基板92に比べ、粗面化領域を有する基板92
に対する樹脂93の塗れ広がり性は向上する。
【００２１】さらに、この基板92の粗面化領域は、基板
92上にバンプを介してチップを接続した後、チップ−基
板92間に樹脂93を充填した際に樹脂93と接触する基板92
の表面積を増加させている。
92上にバンプを介してチップを接続した後、チップ−基
板92間に樹脂93を充填した際に樹脂93と接触する基板92
の表面積を増加させている。
【００２２】この２点より、基板92に対する樹脂93の接
触面積は、従来よりも増加し、樹脂93と基板92の密着性
は向上する。さらに、基板92に横から力が加わった場
合、粗面化領域に入った樹脂93は基板８かかる力を受け
るため、樹脂93を基板92からずらさない役割をもつ。ま
た樹脂93に横から力が加わった場合、粗面化領域に入っ
た樹脂93は、その力を基板に分散させるため、樹脂93を
基板92からずらさない役割をもつ。よって、粗面化領域
に入った樹脂93は、樹脂93と基板92を一体化させる支え
となり、アンカー効果と呼ばれる物理的密着力を確保す
る。
触面積は、従来よりも増加し、樹脂93と基板92の密着性
は向上する。さらに、基板92に横から力が加わった場
合、粗面化領域に入った樹脂93は基板８かかる力を受け
るため、樹脂93を基板92からずらさない役割をもつ。ま
た樹脂93に横から力が加わった場合、粗面化領域に入っ
た樹脂93は、その力を基板に分散させるため、樹脂93を
基板92からずらさない役割をもつ。よって、粗面化領域
に入った樹脂93は、樹脂93と基板92を一体化させる支え
となり、アンカー効果と呼ばれる物理的密着力を確保す
る。
【００２３】また、チップ−基板92の接続信頼性を高め
るためには、樹脂93に絶縁性のフィラー99を混入し、ヤ
ング率を高くする必要がある。図9(c)に示す様に、フィ
ラー99の径は、凹部の径より大きいため、凹部にフィラ
ー99が入らず、樹脂93と基板92の密着性に悪影響を及ぼ
すことなくヤング率を高く保つことができる。
るためには、樹脂93に絶縁性のフィラー99を混入し、ヤ
ング率を高くする必要がある。図9(c)に示す様に、フィ
ラー99の径は、凹部の径より大きいため、凹部にフィラ
ー99が入らず、樹脂93と基板92の密着性に悪影響を及ぼ
すことなくヤング率を高く保つことができる。
【００２４】
【実施例】以下、図面を参照して本発明の樹脂封止型半
導体装置、及びその製造方法を説明する。以下、本発明
の第一の実施例を説明する。
導体装置、及びその製造方法を説明する。以下、本発明
の第一の実施例を説明する。
【００２５】図１(a) 及び(b) は、各々本発明の第一の
実施例にかかる基板を示した上面図と断面図である。第
一の実施例は、チップ搭載領域10内において、粗面化領
域15を有する基板12（図１(a) 参照）上に、バンプ14を
介しチップ11が接続され、チップ11−基板12間にフィラ
ーを混入した樹脂13が充填されている( 図１(b) 参照)
。この粗面化領域15はバンプ14形成予定部以外を覆っ
ており、その形状は、主表面から2 〜50μｍの深さの凹
部が複数集合して形成され、上面からみた１つの凹部の
径は、フィラーの径以下になっている。また、バンプ14
の高さは約50〜100 μｍになっている。
実施例にかかる基板を示した上面図と断面図である。第
一の実施例は、チップ搭載領域10内において、粗面化領
域15を有する基板12（図１(a) 参照）上に、バンプ14を
介しチップ11が接続され、チップ11−基板12間にフィラ
ーを混入した樹脂13が充填されている( 図１(b) 参照)
。この粗面化領域15はバンプ14形成予定部以外を覆っ
ており、その形状は、主表面から2 〜50μｍの深さの凹
部が複数集合して形成され、上面からみた１つの凹部の
径は、フィラーの径以下になっている。また、バンプ14
の高さは約50〜100 μｍになっている。
【００２６】この製造方法は、基板12におけるチップ搭
載領域10のうち、バンプ14接続部以外に粗面化領域15を
形成する。尚、粗面化領域15の形成方法には、次の３方
法が挙げられる。
載領域10のうち、バンプ14接続部以外に粗面化領域15を
形成する。尚、粗面化領域15の形成方法には、次の３方
法が挙げられる。
【００２７】(1) Arプラズマ、 O2 プラズマ、基板12
との反応性に富んだガス( 例えば弗素ガス) を照射する
ことにより形成する。Arプラズマ及びの O2 プラズマ照
射は、加速されたイオンが基板12表面の原子をはぎ取る
ことを利用し、基板12表面に細かな凹部を形成する。弗
素ガスの照射は、弗素分子が、基板12表面の原子を揮発
化し除去することを利用し、基板12表面に細かな凹部を
形成する。尚、照射量、プラズマを使用する際の加速エ
ネルギー等は、基板12の素材、形成する凹部の深さ、凹
部間の距離等により選択する。
との反応性に富んだガス( 例えば弗素ガス) を照射する
ことにより形成する。Arプラズマ及びの O2 プラズマ照
射は、加速されたイオンが基板12表面の原子をはぎ取る
ことを利用し、基板12表面に細かな凹部を形成する。弗
素ガスの照射は、弗素分子が、基板12表面の原子を揮発
化し除去することを利用し、基板12表面に細かな凹部を
形成する。尚、照射量、プラズマを使用する際の加速エ
ネルギー等は、基板12の素材、形成する凹部の深さ、凹
部間の距離等により選択する。
【００２８】(2) 金型を用いて基板12を形成する場
合、金型に所定パターニングをつくりこみ、基板12形成
時に粗面化領域15を形成する。 (3) 砥粒などの研削を目的とした材質と基板12をすり
あわせることにより、機械的に粗面化領域15を形成す
る。尚、研削を目的とした材質は、基板12の素材、形成
する凹部の深さ、凹部間の距離等により選択する。
合、金型に所定パターニングをつくりこみ、基板12形成
時に粗面化領域15を形成する。 (3) 砥粒などの研削を目的とした材質と基板12をすり
あわせることにより、機械的に粗面化領域15を形成す
る。尚、研削を目的とした材質は、基板12の素材、形成
する凹部の深さ、凹部間の距離等により選択する。
【００２９】そして、これらの方法のうち、ガラスエポ
キシ、セラミックなどに挙げられる基板12の素材、粗面
化領域の粗さ（主表面からの高さ、主表面から高さの異
なる部分の間の距離）・形状から、最適な方法を選び、
その方法における諸条件を決定すれば良い。
キシ、セラミックなどに挙げられる基板12の素材、粗面
化領域の粗さ（主表面からの高さ、主表面から高さの異
なる部分の間の距離）・形状から、最適な方法を選び、
その方法における諸条件を決定すれば良い。
【００３０】そして、この基板12上にバンプ14を介して
チップ11を接続し、チップ11の周辺の基板12上にフィラ
ーを混入した樹脂13を滴下し、チップ11−基板12間にこ
の樹脂13を充填させた後、120 〜130 ℃に加熱してこの
樹脂13を硬化させて、樹脂封止型半導体装置を形成して
いる。
チップ11を接続し、チップ11の周辺の基板12上にフィラ
ーを混入した樹脂13を滴下し、チップ11−基板12間にこ
の樹脂13を充填させた後、120 〜130 ℃に加熱してこの
樹脂13を硬化させて、樹脂封止型半導体装置を形成して
いる。
【００３１】図２は、粗面化領域15として凹部を形成し
た場合において、基板12主表面からの凹部の高さと、チ
ップ11−基板12間のフィラーを混入した樹脂13の広がり
率の関係を示した図である。
た場合において、基板12主表面からの凹部の高さと、チ
ップ11−基板12間のフィラーを混入した樹脂13の広がり
率の関係を示した図である。
【００３２】この樹脂13が、平らな基板上に完全に広が
った状態を100 ％の広がり率とおくと、広がり率は平面
の表面形状に依存することが読み取れる。また、凹部の
高さが0.1 μm 以下では、基板12の表面張力が小さいた
め、広がり率は次第に低下し約76% 以下となることがわ
かっている。図２を参照すると、5 〜20μｍの凹部の高
さに広がり率のピークを有し、凹部の高さが20μm 以上
では毛細管現象が低下するため、樹脂13の広がり率は次
第に減少することがわかる。
った状態を100 ％の広がり率とおくと、広がり率は平面
の表面形状に依存することが読み取れる。また、凹部の
高さが0.1 μm 以下では、基板12の表面張力が小さいた
め、広がり率は次第に低下し約76% 以下となることがわ
かっている。図２を参照すると、5 〜20μｍの凹部の高
さに広がり率のピークを有し、凹部の高さが20μm 以上
では毛細管現象が低下するため、樹脂13の広がり率は次
第に減少することがわかる。
【００３３】バンプ14は、チップ搭載領域の周辺部近く
に存在するため、一般にバンプ周辺を完全に覆うために
は、約85％以上の広がり率が必要となるが、図２より、
本実施例の凹部の高さは、2 〜50μｍであるため、約88
% 以上の広がり率を確保できる。
に存在するため、一般にバンプ周辺を完全に覆うために
は、約85％以上の広がり率が必要となるが、図２より、
本実施例の凹部の高さは、2 〜50μｍであるため、約88
% 以上の広がり率を確保できる。
【００３４】また、樹脂単体に混入されているシリカ等
のフィラーの径は凹部の径より大きいので、粗面領域に
フィラーが入ることなく、樹脂単体と基板の接触表面積
が増加し、基板の凹部に樹脂単体が入る事によりアンカ
ー効果が得られる。よって、機械的強度を保った上で、
物理的密着性が向上する。従って、本実施例によれば、
チップ11−基板12間の樹脂13の充填率が向上し、且つ基
板12と樹脂13の密着性を向上できる。
のフィラーの径は凹部の径より大きいので、粗面領域に
フィラーが入ることなく、樹脂単体と基板の接触表面積
が増加し、基板の凹部に樹脂単体が入る事によりアンカ
ー効果が得られる。よって、機械的強度を保った上で、
物理的密着性が向上する。従って、本実施例によれば、
チップ11−基板12間の樹脂13の充填率が向上し、且つ基
板12と樹脂13の密着性を向上できる。
【００３５】以下、第一の実施例の応用例を述べるが、
第一の実施例と同じ部分についての説明は割愛し、基板
の粗面化状態、或は、粗面化領域の形成方法についての
み説明する。
第一の実施例と同じ部分についての説明は割愛し、基板
の粗面化状態、或は、粗面化領域の形成方法についての
み説明する。
【００３６】図３は、本発明の第一の実施例の応用例に
かかる基板の上面図である。この例では、粗面化領域15
の形状が第一の実施例と異なり、格子状になっている。
図４は、本発明の第一の実施例の応用例にかかる基板の
上面図である。この例では、粗面化領域15は、チップ搭
載領域10の中心点を中心にした星型形状になっている。
かかる基板の上面図である。この例では、粗面化領域15
の形状が第一の実施例と異なり、格子状になっている。
図４は、本発明の第一の実施例の応用例にかかる基板の
上面図である。この例では、粗面化領域15は、チップ搭
載領域10の中心点を中心にした星型形状になっている。
【００３７】これら粗面化領域15の形成方法は、原理的
には第一の実施例と同じであり、粗面加工を施したくな
い部分に保護膜を当て、粗面加工を行なっている。これ
ら二つの応用例においては、第一の実施例に比べ、滑ら
かな表面が増加しているが、粗面化領域15が局在してい
るため、樹脂13の表面張力は、滑らかな表面のみに対す
る表面張力に比べ十分小さい。よって、第一の実施例と
同様に約88％以上の広がり率を得られ、従来よりチップ
11−基板12間の樹脂13の充填率は向上する。
には第一の実施例と同じであり、粗面加工を施したくな
い部分に保護膜を当て、粗面加工を行なっている。これ
ら二つの応用例においては、第一の実施例に比べ、滑ら
かな表面が増加しているが、粗面化領域15が局在してい
るため、樹脂13の表面張力は、滑らかな表面のみに対す
る表面張力に比べ十分小さい。よって、第一の実施例と
同様に約88％以上の広がり率を得られ、従来よりチップ
11−基板12間の樹脂13の充填率は向上する。
【００３８】また、樹脂13と基板との接触面積は従来よ
り増加しているため、従来より密着性も向上する。以
下、第二の実施例を説明する。
り増加しているため、従来より密着性も向上する。以
下、第二の実施例を説明する。
【００３９】図５(a) 及び(b) は、各々本発明の第二の
実施例にかかる基板の上面図、及び断面図である。第二
の実施例では、チップ搭載領域20内において、信号配線
26を有する基板22（図６参照）上に、バンプ24を介しチ
ップ21が接続され、チップ21−基板22間に樹脂23が充填
されている。この信号配線26の高さは、基板22の主表面
から2 〜50μｍになっている。
実施例にかかる基板の上面図、及び断面図である。第二
の実施例では、チップ搭載領域20内において、信号配線
26を有する基板22（図６参照）上に、バンプ24を介しチ
ップ21が接続され、チップ21−基板22間に樹脂23が充填
されている。この信号配線26の高さは、基板22の主表面
から2 〜50μｍになっている。
【００４０】この製造方法は、チップ搭載領域20におい
て、基板22上に配線パターン26及びヴィアホール27を形
成することによって、基板22表面に凹凸を設ける。そし
て、この基板22上にバンプ24を介してチップ21を接続
し、チップ21の周辺の基板22上に樹脂23を滴下し、チッ
プ21−基板22間に樹脂23を充填した後、120 〜130 ℃に
加熱して樹脂23を硬化させて、樹脂封止型半導体装置を
形成している。
て、基板22上に配線パターン26及びヴィアホール27を形
成することによって、基板22表面に凹凸を設ける。そし
て、この基板22上にバンプ24を介してチップ21を接続
し、チップ21の周辺の基板22上に樹脂23を滴下し、チッ
プ21−基板22間に樹脂23を充填した後、120 〜130 ℃に
加熱して樹脂23を硬化させて、樹脂封止型半導体装置を
形成している。
【００４１】次に、第二の実施例にかかる応用例を説明
する。尚、第二の実施例との共通部分についての説明は
割愛する。図６(a) 及び(b) は、各々本発明の第二の実
施例の応用例にかかる基板の上面図、及び断面図であ
る。この実施例では、基板21表面に形成された配線パタ
ーン26上に形成された、所定溝状のパターニングを有す
るソルダーレジスト層28が、基板21主表面に対し凸部と
なっている。尚、このソルダーレジスト層28はバンプ24
以外の領域に形成されている。
する。尚、第二の実施例との共通部分についての説明は
割愛する。図６(a) 及び(b) は、各々本発明の第二の実
施例の応用例にかかる基板の上面図、及び断面図であ
る。この実施例では、基板21表面に形成された配線パタ
ーン26上に形成された、所定溝状のパターニングを有す
るソルダーレジスト層28が、基板21主表面に対し凸部と
なっている。尚、このソルダーレジスト層28はバンプ24
以外の領域に形成されている。
【００４２】この粗面化領域25の形成方法は、基板21上
に配線パターン26及びヴィアホール27を形成した後、表
面に溝状パターンを有する所定パターニングをおこなっ
たソルダーレジスト層28を基板21に密着させることによ
り、基板21表面に凸部を設けている。また、基板21上に
2 〜50μｍの保護層を形成した後、溝状パターンを形成
する方法も挙げられる。
に配線パターン26及びヴィアホール27を形成した後、表
面に溝状パターンを有する所定パターニングをおこなっ
たソルダーレジスト層28を基板21に密着させることによ
り、基板21表面に凸部を設けている。また、基板21上に
2 〜50μｍの保護層を形成した後、溝状パターンを形成
する方法も挙げられる。
【００４３】尚、保護層は絶縁層であれば良いが、特に
ソルダーレジストはエポキシ系樹脂の一種のため、熱膨
張係数等が樹脂のそれと近似し、密着性が良い点で特に
適している。
ソルダーレジストはエポキシ系樹脂の一種のため、熱膨
張係数等が樹脂のそれと近似し、密着性が良い点で特に
適している。
【００４４】第二の実施例及び応用例においては、基板
22に特別に粗面化領域を形成せず既存の配線を使用し
て、滑らかな基板−チップ21間の樹脂充填率に比べ、樹
脂充填率を向上することができる。また、基板22と樹脂
23の接合面積も、滑らかな基板に対するそれよりも増加
している。従って、物理的に基板22と樹脂23との密着性
の向上が図れる。
22に特別に粗面化領域を形成せず既存の配線を使用し
て、滑らかな基板−チップ21間の樹脂充填率に比べ、樹
脂充填率を向上することができる。また、基板22と樹脂
23の接合面積も、滑らかな基板に対するそれよりも増加
している。従って、物理的に基板22と樹脂23との密着性
の向上が図れる。
【００４５】尚、第一の実施例及びその応用例における
粗面形状のパターン、又は、第二の実施例の応用例にお
ける溝状パターンは、図７(a) のように格子状パター
ン、図７(b) のように放射線状パターン、図７(c) のよ
うに放射線＋同心円状パターンなど、特に問わないが、
線対称形が望ましい。
粗面形状のパターン、又は、第二の実施例の応用例にお
ける溝状パターンは、図７(a) のように格子状パター
ン、図７(b) のように放射線状パターン、図７(c) のよ
うに放射線＋同心円状パターンなど、特に問わないが、
線対称形が望ましい。
【００４６】理由は、チップ搭載領域10の中心点を基準
に、基板12表面に樹脂13を均一に広げるためには、樹脂
13の有する表面張力の等高線が、中心点から同心円状で
ある方が望ましいためである。また、仮にチップ11−基
板12に垂直方向に力が加わった場合、その力がチップ11
及び基板12表面の一部に集中し、その部分の疲労度を進
めない効果を得られる。仮にチップ11−基板12に水平方
向に力が加わった場合には、その力は、チップ11の中心
線に対し左右対称に加わり、アンカー効果が基板におい
て均一になる効果を得られるからである。
に、基板12表面に樹脂13を均一に広げるためには、樹脂
13の有する表面張力の等高線が、中心点から同心円状で
ある方が望ましいためである。また、仮にチップ11−基
板12に垂直方向に力が加わった場合、その力がチップ11
及び基板12表面の一部に集中し、その部分の疲労度を進
めない効果を得られる。仮にチップ11−基板12に水平方
向に力が加わった場合には、その力は、チップ11の中心
線に対し左右対称に加わり、アンカー効果が基板におい
て均一になる効果を得られるからである。
【００４７】従って、パターン幅、採用したパターンの
種類の数は特に限定されない。但し、基板の主表面に対
し、粗面化領域15の最大−最少の高さの差は2 〜50μｍ
である。 また、基板表面上から見た粗面化領域15の総
面積は、特に限定されないが、大きい方が好ましい。こ
れは、粗面化領域15の主表面からの高さは、チップ11−
基板12間を毛細管現象を利用して樹脂13が流動できる高
さであるため、粗面化領域15の増加は、基板12に対する
樹脂13の表面張力を抑制し、樹脂13の広がりを助けるか
らである。また、樹脂13と基板12の接合面積の増加にも
つながる。つまり、バンプ14によるチップ11と基板12の
電気的接続の寿命を長期的に保証できるためである。
種類の数は特に限定されない。但し、基板の主表面に対
し、粗面化領域15の最大−最少の高さの差は2 〜50μｍ
である。 また、基板表面上から見た粗面化領域15の総
面積は、特に限定されないが、大きい方が好ましい。こ
れは、粗面化領域15の主表面からの高さは、チップ11−
基板12間を毛細管現象を利用して樹脂13が流動できる高
さであるため、粗面化領域15の増加は、基板12に対する
樹脂13の表面張力を抑制し、樹脂13の広がりを助けるか
らである。また、樹脂13と基板12の接合面積の増加にも
つながる。つまり、バンプ14によるチップ11と基板12の
電気的接続の寿命を長期的に保証できるためである。
【００４８】
【発明の効果】本発明は、上述のように構成されている
ので、信頼性の高いフェイスダウンボンディング実装を
行なうことができる。
ので、信頼性の高いフェイスダウンボンディング実装を
行なうことができる。
【図１】(a) 本発明の第一の実施例にかかる基板の粗面
形状を示した平面図、(b) は、(a) の基板とチップをフ
リップチップ実装した断面図である。
形状を示した平面図、(b) は、(a) の基板とチップをフ
リップチップ実装した断面図である。
【図２】粗面化領域の基板主表面からの高さと、樹脂の
広がり率の関係を示した図である。
広がり率の関係を示した図である。
【図３】本発明の第一の実施例の応用例にかかる基板の
粗面形状を示した平面図である。
粗面形状を示した平面図である。
【図４】本発明の第一の実施例の応用例にかかる基板の
粗面形状を示した平面図である。
粗面形状を示した平面図である。
【図５】(a) 及び(b) は、各々本発明の第二の実施例に
かかる基板の粗面形状を示した平面図、及び断面図であ
る。
かかる基板の粗面形状を示した平面図、及び断面図であ
る。
【図６】(a) 及び(b) は、各々本発明の第三の実施例に
かかる基板の粗面形状を示した平面図、及び断面図であ
る。
かかる基板の粗面形状を示した平面図、及び断面図であ
る。
【図７】(a) 乃至(c) は、本発明の第一又は第二の実施
例にかかる、粗面化パターンを示した平面図である。
例にかかる、粗面化パターンを示した平面図である。
【図８】従来の樹脂封止型半導体装置の断面図である。
【図９】(a) は、滑らかな基板表面における充填樹脂の
広がりの模式断面図、(b) は、粗面加工した基板表面に
おける充填樹脂の広がりの模式断面図、(c) は、粗面加
工した基板表面におけるフィラーの挙動を示す模式断面
図である。
広がりの模式断面図、(b) は、粗面加工した基板表面に
おける充填樹脂の広がりの模式断面図、(c) は、粗面加
工した基板表面におけるフィラーの挙動を示す模式断面
図である。
10、20 チップ搭載領域 11、21、81 チップ 12、22、82、92 基板 13、23、83、93 樹脂 14、24、84 バンプ 15、25 粗面化領域 26 配線パターン 27 ヴィアホール 28 ソルダーレジスト層または保護層 99 フィラー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土井 一英 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 岡田 隆 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 蛭田 陽一 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 田窪 知章 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 田沢 浩 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 細美 英一 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平８−162497（ＪＰ，Ａ) 特開 平２−87638（ＪＰ，Ａ) 特開 平７−201917（ＪＰ，Ａ) 特開 平３−6828（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12
Claims (16)
- 【請求項１】 チップ搭載領域内にプラズマ又はフッ素
ガスのいずれかを照射することにより形成する粗面化領
域を有する基板と、この基板とチップを接続する電気的
接続部と、この電気的接続部を介して搭載されるチップ
と、前記電気的接続部により設けられた前記チップと前
記基板との空間を充填するフィラーを含むエポキシ系樹
脂とを有することを特徴とする樹脂封止型半導体装置。 - 【請求項２】 上記粗面化領域の最上部と、最低部との
高さの差は、２乃至５０μｍであることを特徴とする請
求項１記載の樹脂封止型半導体装置。 - 【請求項３】 上記電気的接続部は、バンプ又はリード
であることを特徴とする請求項１記載の樹脂封止型半導
体装置。 - 【請求項４】 上記粗面化領域は、配線をとるためのヴ
ィアホール、又は配線であることを特徴とする請求項１
記載の樹脂封止型半導体装置。 - 【請求項５】 上記粗面化領域は、前記電気的接続部に
囲まれた領域内であることを特徴とする請求項１記載の
樹脂封止型半導体装置。 - 【請求項６】 上記チップの外郭形状が線対称形であ
り、粗面化領域の外郭形状はチップを対称形にする基準
線に対し所定誤差範囲内において対称形であることを特
徴とする請求項１記載の樹脂封止型半導体装置。 - 【請求項７】 基板にプラズマ又はフッ素ガスを照射す
ることによりチップ搭載領域内の基板上に粗面化領域を
形成する工程と、電気的接続部を形成することにより、
この基板表面と前記粗面化領域上に搭載するチップとを
電気的に接続する工程と、前記電気的接続部により設け
られた前記チップと前記基板との空間に樹脂を充填する
工程とを有することを特徴とする樹脂封止型半導体装置
の製造方法。 - 【請求項８】 上記粗面化領域は、基板表面にあること
を特徴とする請求項７記載の樹脂封止型半導体装置の製
造方法。 - 【請求項９】 チップ搭載領域内の基板上に保護膜を形
成する工程と、この保護膜の最上面に粗面化領域を形成
する工程と、電気的接続部を形成することにより、前記
基板表面と前記粗面化領域上に搭載するチップとを電気
的に接続する工程と、前記電気的接続部により設けられ
た前記チップと前記保護膜との空間に樹脂を充填する工
程とを有することを特徴とする樹脂封止型半導体装置の
製造方法。 - 【請求項１０】 上記粗面化領域の最上部と、最低部と
の高さの差は、２乃至５０μｍであることを特徴とする
請求項７記載の樹脂封止型半導体装置の製造方法。 - 【請求項１１】 上記樹脂は、フィラーを含むエポキシ
系樹脂であることを特徴とする請求項７記載の樹脂封止
型半導体装置の製造方法。 - 【請求項１２】 上記電気的接続部は、バンプ又はリー
ドであることを特徴とする請求項７記載の樹脂封止型半
導体装置の製造方法。 - 【請求項１３】 上記粗面化領域は、前記電気的接続部
に囲まれた領域内に形成されることを特徴とする請求項
７記載の樹脂封止型半導体装置の製造方法。 - 【請求項１４】 上記粗面化領域を形成する工程は、基
板上に保護膜を形成することにより、この基板表面の粗
面形状を保護膜表面に再現させることを特徴とする請求
項９記載の樹脂封止型半導体装置の製造方法。 - 【請求項１５】 上記保護膜はソルダーレジストである
ことを特徴とする請求項１４記載の樹脂封止型半導体装
置の製造方法。 - 【請求項１６】 上記チップの外郭形状が線対称形であ
り、粗面化領域の外郭形状は、チップを対称形にする基
準線に対し、所定誤差範囲内において対称形であること
を特徴とする請求項７記載の樹脂封止型半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14158295A JP3274314B2 (ja) | 1995-06-08 | 1995-06-08 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14158295A JP3274314B2 (ja) | 1995-06-08 | 1995-06-08 | 樹脂封止型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335604A JPH08335604A (ja) | 1996-12-17 |
| JP3274314B2 true JP3274314B2 (ja) | 2002-04-15 |
Family
ID=15295353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14158295A Expired - Fee Related JP3274314B2 (ja) | 1995-06-08 | 1995-06-08 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274314B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011301A (en) * | 1998-06-09 | 2000-01-04 | Stmicroelectronics, Inc. | Stress reduction for flip chip package |
| US6744122B1 (en) | 1999-10-04 | 2004-06-01 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| JP3478225B2 (ja) | 2000-02-15 | 2003-12-15 | ソニーケミカル株式会社 | 接続材料及びそれを使用する実装方法 |
| JP4498842B2 (ja) * | 2004-07-05 | 2010-07-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP4534062B2 (ja) | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| ATE406405T1 (de) | 2005-06-25 | 2008-09-15 | Evonik Degussa Gmbh | Thermoplastische matrix enthaltend silanisierte pyrogene kieselsäure |
-
1995
- 1995-06-08 JP JP14158295A patent/JP3274314B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335604A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518223B2 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| JP3287310B2 (ja) | 半導体装置及びその製造方法 | |
| US10818628B2 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
| JP3484554B2 (ja) | 半導体装置 | |
| US20080277802A1 (en) | Flip-chip semiconductor package and package substrate applicable thereto | |
| US7217999B1 (en) | Multilayer interconnection board, semiconductor device having the same, and method of forming the same as well as method of mounting the semiconductor chip on the interconnection board | |
| US6750547B2 (en) | Multi-substrate microelectronic packages and methods for manufacture | |
| US7378731B2 (en) | Heat spreader and package structure utilizing the same | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| US20070200216A1 (en) | Chip stack package | |
| US20040201088A1 (en) | Semiconductor multi-chip package and fabrication method | |
| US6207477B1 (en) | Semiconductor device having a ball grid array and a fabrication process thereof | |
| JP2000228423A (ja) | 半導体装置及びその製造方法 | |
| US11183480B2 (en) | Semiconductor device | |
| JP3274314B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20220285305A1 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JP2001093935A (ja) | 半導体装置およびそれに用いる半導体チップ | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| KR100652374B1 (ko) | 반도체 멀티 칩 패키지 및 그 제조방법 | |
| US20240105681A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |