JP3264370B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3264370B2
JP3264370B2 JP13183199A JP13183199A JP3264370B2 JP 3264370 B2 JP3264370 B2 JP 3264370B2 JP 13183199 A JP13183199 A JP 13183199A JP 13183199 A JP13183199 A JP 13183199A JP 3264370 B2 JP3264370 B2 JP 3264370B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protection circuit
output terminal
circuit element
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13183199A
Other languages
Japanese (ja)
Other versions
JP2000323648A (en
Inventor
隆 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13183199A priority Critical patent/JP3264370B2/en
Publication of JP2000323648A publication Critical patent/JP2000323648A/en
Application granted granted Critical
Publication of JP3264370B2 publication Critical patent/JP3264370B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置に係わ
り、主としてソースフォロアアンプの負荷容量低減のた
めの構造に関する。
The present invention relates to a semiconductor device and, more particularly, to a structure for reducing a load capacitance of a source follower amplifier.

【0002】[0002]

【従来の技術】従来、半導体素子においては出力を外部
回路に取り出す際のインピーダンス変換のためにソース
フォロアがオンチップで設けられていることが多い。オ
ンチップソースフォロアアンプの負荷容量は配線容量、
出力拡散層の接合容量、オンチップソースフォロアアン
プ次段の外部回路の入力容量、及びソースフォロア出力
端子の保護回路の容量の和で形成される。ソースフォロ
アの帯域はドライブ側のトランジスタの相互コンダクタ
ンスをgm、負荷容量をCとすると、gm/Cで表され
るので広帯域確保のためにはgmを大きくしたり容量C
を小さくする必要がある。
2. Description of the Related Art Conventionally, in semiconductor devices, a source follower is often provided on-chip for impedance conversion when an output is taken out to an external circuit. The load capacitance of the on-chip source follower amplifier is the wiring capacitance,
It is formed by the sum of the junction capacitance of the output diffusion layer, the input capacitance of the external circuit at the next stage of the on-chip source follower amplifier, and the capacitance of the protection circuit at the source follower output terminal. Assuming that the transconductance of the drive-side transistor is gm and the load capacitance is C, the band of the source follower is represented by gm / C.
Needs to be smaller.

【0003】特開昭61−005680号公報では、通
常オンチップソースフォロアアンプ次段に外部回路とし
て形成されるバイポーラドライバトランジスタ141を
オンチップで形成し、配線短縮による配線容量低減や入
力容量の低減を図っている(図5参照)。図5におい
て、106はパッケージ、141はトランジスタ単体の
チップ、107は撮像素子のチップ、103はCCD
群、104は増幅器、143,143´はリード線、1
23´,142は端子、124´はピン端子、125は
外部配線、109は寄生容量、126はプルダウン抵
抗、110は信号処理部である。
In Japanese Patent Application Laid-Open No. 61-005680, a bipolar driver transistor 141, which is usually formed as an external circuit in the next stage of an on-chip source follower amplifier, is formed on-chip, and the wiring capacitance and input capacitance are reduced by shortening the wiring. (See FIG. 5). 5, reference numeral 106 denotes a package, 141 denotes a transistor single chip, 107 denotes an image sensor chip, and 103 denotes a CCD.
Group, 104 is an amplifier, 143, 143 'are leads, 1
23 'and 142 are terminals, 124' is a pin terminal, 125 is an external wiring, 109 is a parasitic capacitance, 126 is a pull-down resistor, and 110 is a signal processing unit.

【0004】特開昭63−199507号公報では、ソ
ースフォロアのロードトランジスタゲートにドライバト
ランジスタ入力パルスの反転パルスを入力することでプ
ッシュプルの動作を加えることによりソースフォロアの
gmを高めている(図6参照)。図6において、201
は正側電源線、202は負側電源線、203は入力端
子、204は出力端子、B1,B2はバイアス点、CL
は負荷容量である。
In Japanese Patent Application Laid-Open No. 63-199507, gm of a source follower is increased by applying a push-pull operation by inputting an inverted pulse of a driver transistor input pulse to a load transistor gate of a source follower (see FIG. 6). In FIG.
Is a positive power supply line, 202 is a negative power supply line, 203 is an input terminal, 204 is an output terminal, B1 and B2 are bias points, CL
Is the load capacity.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
方法では負荷容量の低減が不十分である。また、特開昭
61−005680号公報のようにMOSプロセスのソ
ースフォロアアンプとバイポーラプロセスのトランジス
タを別プロセスで別チップとして形成しボンディングす
るのは手間がかかる。また、特開昭63−199507
号公報では少なくともインバータが1段余分に必要にな
ってしまう。
However, the conventional method does not sufficiently reduce the load capacity. Also, as in Japanese Patent Application Laid-Open No. 61-005680, it is troublesome to form and bond a source follower amplifier in a MOS process and a transistor in a bipolar process as separate chips in separate processes. Also, JP-A-63-199507
In the publication, at least one extra inverter is required.

【0006】[0006]

【課題を解決するための手段】本発明の第1の半導体装
置は、半導体デバイスの出力端子を含む接続端子を装着
することで外部と電気的な接続を行う半導体装置におい
て、前記出力端子の保護回路素子が、前記半導体デバイ
スの非装着のときに前記出力端子と電気的に接続され、
前記半導体デバイスの装着のときに前記出力端子と電気
的に未接続となるようにしたことを特徴とするものであ
る。
According to a first aspect of the present invention, there is provided a semiconductor device in which a connection terminal including an output terminal of a semiconductor device is mounted to electrically connect to an external device. A circuit element is electrically connected to the output terminal when the semiconductor device is not mounted,
When the semiconductor device is mounted, it is electrically disconnected from the output terminal.

【0007】本発明の第2の半導体装置は、半導体デバ
イスがパッケージ化され、パッケージの出力端子を含む
接続端子を装着することで外部と電気的な接続を行う半
導体装置において、前記出力端子の保護回路素子が、前
記パッケージの出力端子と基準電位との間に接続され、
かつ前記出力端子と前記保護回路素子とが、前記パッケ
ージの非装着のときに電気的に接続され、前記パッケー
ジの装着のときに電気的に未接続となるようにしたこと
を特徴とするものである。
According to a second semiconductor device of the present invention, there is provided a semiconductor device in which a semiconductor device is packaged and a connection terminal including an output terminal of the package is mounted to make an electrical connection with the outside. A circuit element is connected between an output terminal of the package and a reference potential;
The output terminal and the protection circuit element are electrically connected when the package is not mounted, and are electrically disconnected when the package is mounted. is there.

【0008】本発明の第3の半導体装置は、パッケージ
化された半導体デバイスの出力端子と基準電位端子間に
保護回路素子が設けられており、前記保護回路素子の一
端は前記基準電位端子に電気的に接続されており、前記
保護回路素子の他端は前記半導体デバイスをソケットか
らはずしたときには前記出力端子に電気的に接続され、
前記半導体デバイスをソケットに差し込んだときには前
記出力端子に電気的に未接続となることを特徴とするも
のである。
In a third semiconductor device according to the present invention, a protection circuit element is provided between an output terminal of a packaged semiconductor device and a reference potential terminal, and one end of the protection circuit element is electrically connected to the reference potential terminal. The other end of the protection circuit element is electrically connected to the output terminal when the semiconductor device is removed from the socket,
When the semiconductor device is inserted into a socket, the semiconductor device is not electrically connected to the output terminal.

【0009】本発明の第4の半導体装置は、上記第3の
半導体装置において、前記保護回路素子がパッケージ裏
面に埋め込まれており、パッケージ裏面の前記保護回路
素子を埋め込んだ部分が凹型になっていることを特徴と
するものである。
In a fourth semiconductor device according to the present invention, in the third semiconductor device, the protection circuit element is embedded in the back surface of the package, and a portion of the back surface of the package in which the protection circuit element is embedded is concave. It is characterized by having.

【0010】本発明の第5の半導体装置は、上記第1〜
4のいずれかの半導体装置において、前記半導体デバイ
スの出力回路がオンチップソースフォロアアンプである
ことを特徴とするものである。
According to a fifth aspect of the present invention, there is provided a semiconductor device comprising:
4. The semiconductor device according to claim 4, wherein an output circuit of the semiconductor device is an on-chip source follower amplifier.

【0011】本発明の第6の半導体装置は、上記第1〜
5のいずれかの半導体装置において、前記半導体デバイ
スは固体撮像素子であることを特徴とするものである。
A sixth semiconductor device according to the present invention is characterized in that
5. The semiconductor device according to any one of items 5, wherein the semiconductor device is a solid-state imaging device.

【0012】(作用)保護回路は、主にデバイスにバイ
アスを印加したときに誤って高電圧が印加されたり、デ
バイスをパッケージに組む際のボンディング時に人間等
の静電気により高電圧が印加されたり、人間がパッケー
ジに組んだデバイスに触れたときの静電気により高電圧
が印加されたりして、拡散層が破壊することを防ぐ。
(Operation) The protection circuit mainly applies a high voltage erroneously when a bias is applied to a device, or a high voltage is applied by static electricity of a human or the like at the time of bonding when assembling the device into a package. This prevents the diffusion layer from being destroyed by applying a high voltage due to static electricity when a human touches a device assembled in the package.

【0013】出力拡散層に関しても保護回路は必要であ
るが、保護回路を設けると出力配線と保護回路の拡散層
を接続しないといけないため、少なくともその拡散層接
合容量分の負荷容量が出力配線に付加されてしまう。幸
いなことに出力配線は外部からバイアスされないので、
前述のデバイスを使用する際にデバイスにバイアスを印
加したときに誤って高電圧が印加され拡散層が破壊され
ることはない。出力拡散層においては保護回路はデバイ
スが動作している場合には必要が無く、人間等による静
電気により破壊される可能性のある場合のみ必要とな
る。
A protection circuit is also required for the output diffusion layer, but if a protection circuit is provided, the output wiring must be connected to the diffusion layer of the protection circuit. Will be added. Fortunately, the output wiring is not biased externally,
When a bias is applied to the device when using the above-described device, a high voltage is not erroneously applied and the diffusion layer is not destroyed. In the output diffusion layer, the protection circuit is not necessary when the device is operating, but is necessary only when there is a possibility that the device is destroyed by static electricity caused by a person or the like.

【0014】そこで本発明では、デバイスを装置からは
ずしたときは保護回路素子を接続し、デバイスを装置に
装着したときには接続しない構造とすることで、動作時
に負荷容量とならないようにした。
Therefore, in the present invention, a protection circuit element is connected when the device is detached from the apparatus, and is not connected when the device is mounted on the apparatus, so that a load capacity does not occur during operation.

【0015】[0015]

【発明の実施の形態】図1に本発明の実施の形態の例を
示す。図1(a)はデバイスを装置からはずしたときの
斜視図、図1(b)はデバイスを装置に装着したときの
斜視図である。図1(c)は出力端子4と保護回路素子
3の端子との接触部の拡大図である。
FIG. 1 shows an embodiment of the present invention. FIG. 1A is a perspective view when the device is removed from the apparatus, and FIG. 1B is a perspective view when the device is mounted on the apparatus. FIG. 1C is an enlarged view of a contact portion between the output terminal 4 and the terminal of the protection circuit element 3.

【0016】半導体デバイスである半導体素子2はパッ
ケージ1内に実装されている。半導体素子2においては
出力を外部回路に取り出す際のインピーダンス変換のた
めにソースフォロアがオンチップで設けられていること
が多い。
A semiconductor device 2 as a semiconductor device is mounted in a package 1. In the semiconductor device 2, a source follower is often provided on-chip for impedance conversion when an output is taken out to an external circuit.

【0017】図3にソースフォロアアンプを示す。P型
領域7上にゲート酸化膜とゲート電極9、N+拡散層8
を設け、ドライバトランジスタ16とロードトランジス
タ17が形成されている。ドライバトランジスタ16の
ドレインには電圧VDD10が印加されており、ゲート電
極9に接続される入力端子12には信号が加えられ、ソ
ースに接続される出力端子13から信号が出力される。
ロードトランジスタ17のゲートとソースはグランド1
1に接続され、ドレインはドライバトランジスタ16の
ソースと共通で出力端子13から信号が出力される。ま
た、ロードトランジスタ17のチャネルにはN型不純物
がドーズされ、N型領域14が形成されている。
FIG. 3 shows a source follower amplifier. A gate oxide film, a gate electrode 9, and an N + diffusion layer 8 are formed on the P-type region 7.
And a driver transistor 16 and a load transistor 17 are formed. Voltage VDD 10 is applied to the drain of driver transistor 16, a signal is applied to input terminal 12 connected to gate electrode 9, and a signal is output from output terminal 13 connected to the source.
The gate and source of the load transistor 17 are ground 1
1 and the drain is shared with the source of the driver transistor 16, and a signal is output from the output terminal 13. The channel of the load transistor 17 is doped with an N-type impurity to form an N-type region 14.

【0018】電源電圧VDD10には、静電気等による拡
散層とその下層のブレークダウンを防ぐため、例えばV
DD10に必要な電圧プラスアルファの電圧が加わるとブ
レークダウンするような、図4に示すようなトランジス
タ型の保護回路が設けられている。このトランジスタは
しきい値電圧が正でしきい値電圧以下ではカットオフす
る特性を持っている。従って、図4のようにゲートとソ
ースをグランド11に接続し、ドレインをVDD10に接
続しておくと電源電圧VDDは正なので通常はカットオフ
している。このトランジスタのドレインにVDDとして必
要な電圧プラスアルファの電圧が加わるとブレークダウ
ンするようにしておけば、VDDの拡散層には必要以上の
電圧が印加されず、図4の回路は保護回路として働く。
一方、出力端子13も出力層(ドライバトランジスタ1
6のソース)の拡散層がつながっているため静電気等に
よる出力拡散層のブレークダウンを防ぐため保護回路を
設けることが求められる。しかしながら出力層において
はその保護回路の容量は実際の信号出力時ソースフォロ
アアンプの負荷容量となってしまう。
In order to prevent the breakdown of the diffusion layer and the lower layer due to static electricity or the like, for example, V
A transistor-type protection circuit as shown in FIG. 4 is provided which breaks down when a required voltage plus a voltage of alpha is applied to DD10. This transistor has a characteristic that the threshold voltage is positive and cut off when the threshold voltage is lower than the threshold voltage. Therefore, when the gate and the source are connected to the ground 11 and the drain is connected to the VDD 10 as shown in FIG. 4, the power supply voltage VDD is positive, so that it is normally cut off. If the voltage required for VDD plus the voltage of alpha is applied to the drain of this transistor so that breakdown occurs, no excessive voltage is applied to the VDD diffusion layer, and the circuit of FIG. 4 functions as a protection circuit. .
On the other hand, the output terminal 13 is also connected to the output layer (the driver transistor 1).
(Source No. 6) is connected, so that a protection circuit is required to prevent breakdown of the output diffusion layer due to static electricity or the like. However, in the output layer, the capacity of the protection circuit becomes the load capacity of the source follower amplifier at the time of actual signal output.

【0019】そこで本発明においては、オンチップソー
スフォロアアンプのパッケージの出力端子4とグランド
端子(基準電位端子となる。なお基準電位は固定電位で
あればよく、必ずしもグランドでなくともよい。)5間
に耐圧が必要電圧プラスアルファの保護回路素子3(例
えばツェナーダイオード)を接続させている。ただし、
出力端子4と接続している端子はパッケージをソケット
に差し込んだときにはパッケージの足と電気的に接触し
ないようにしておく。図1においては、保護回路素子3
の線の両端をリング状にし保護回路素子3とグランド端
子5は接続し、保護回路素子3と出力端子4は絶縁され
るようにしている。また、出力端子4の上部に絶縁部6
を設け、かつ、保護回路素子3の線に弾力性を持たせ普
段は出力端子4と保護回路素子3の端子が電気的に接触
するようにしておき、パッケージ1をソケットに差し込
んだ場合には保護回路素子3が押され、保護回路素子3
端子が出力端子4の絶縁部6に行き、出力端子4と保護
回路素子3の端子が電気的に接触しないようしている。
Therefore, in the present invention, the output terminal 4 of the package of the on-chip source follower amplifier and the ground terminal (the reference potential terminal. The reference potential may be a fixed potential, not necessarily the ground) 5. The protection circuit element 3 (for example, a Zener diode) having a withstand voltage and a required voltage plus alpha is connected therebetween. However,
The terminal connected to the output terminal 4 should not be in electrical contact with the foot of the package when the package is inserted into the socket. In FIG. 1, the protection circuit element 3
The ends of the wire are ring-shaped, the protection circuit element 3 and the ground terminal 5 are connected, and the protection circuit element 3 and the output terminal 4 are insulated. Further, an insulating portion 6 is provided above the output terminal 4.
In addition, if the output terminal 4 and the terminal of the protection circuit element 3 are normally in electrical contact with each other so that the wire of the protection circuit element 3 has elasticity, and the package 1 is inserted into the socket, When the protection circuit element 3 is pressed, the protection circuit element 3
The terminal goes to the insulating portion 6 of the output terminal 4 so that the output terminal 4 and the terminal of the protection circuit element 3 are not in electrical contact.

【0020】パッケージ1をソケットからはずした場合
には保護回路素子3の線が弾力性を持っているため出力
端子4と保護回路素子3の端子が再び電気的に接触す
る。
When the package 1 is removed from the socket, the output terminal 4 and the terminal of the protection circuit element 3 make electrical contact again because the wire of the protection circuit element 3 has elasticity.

【0021】[0021]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0022】本発明の第1の実施例を図1を用いて示
す。既に説明したように、図1(a)がデバイスを装置
からはずしたときの斜視図で、図1(b)がデバイスを
装置に装着したときの斜視図である。図1(c)は出力
端子4と保護回路素子3の端子の接触部の拡大図であ
る。
A first embodiment of the present invention will be described with reference to FIG. As described above, FIG. 1A is a perspective view when the device is removed from the apparatus, and FIG. 1B is a perspective view when the device is mounted on the apparatus. FIG. 1C is an enlarged view of a contact portion between the output terminal 4 and the terminal of the protection circuit element 3.

【0023】ここでは半導体素子2は固体撮像素子であ
り、固体撮像素子はパッケージ1内に実装されている。
一般に固体撮像素子においては出力を外部回路に取り出
す際のインピーダンス変換のためにソースフォロアがオ
ンチップで設けられている。ソースフォロアアンプは図
3の最下層にN型基板が追加されたものである。N型シ
リコン基板上にP型領域7が形成され、シリコン酸化膜
またはシリコン窒化膜をシリコン酸化膜で挟んだ膜をゲ
ート酸化膜として、Nドープポリシリコンゲート電極
9、N+拡散層8を設け、ドライバトランジスタ16と
ロードトランジスタ17が形成されている。
Here, the semiconductor element 2 is a solid-state image sensor, and the solid-state image sensor is mounted in the package 1.
Generally, in a solid-state imaging device, a source follower is provided on-chip for impedance conversion when an output is taken out to an external circuit. The source follower amplifier is obtained by adding an N-type substrate to the lowermost layer in FIG. A P-type region 7 is formed on an N-type silicon substrate, and an N-doped polysilicon gate electrode 9 and an N + diffusion layer 8 are provided using a film in which a silicon oxide film or a silicon nitride film is sandwiched between silicon oxide films as a gate oxide film. , A driver transistor 16 and a load transistor 17 are formed.

【0024】ドライバトランジスタ16のドレインには
電圧VDD10が印加されており、ゲート電極9に接続さ
れる入力端子12には信号が入力され、ソースに接続さ
れる出力端子13から信号が出力される。ロードトラン
ジスタ17のゲートとソースはグランド11に接続さ
れ、ドレインはドライバトランジスタ16のソースと共
通で出力端子13から信号が出力される。また、ロード
トランジスタ17のチャネルにはN型不純物がドーズさ
れ、N型領域14が形成されている。
A voltage VDD 10 is applied to the drain of the driver transistor 16, a signal is input to an input terminal 12 connected to the gate electrode 9, and a signal is output from an output terminal 13 connected to the source. The gate and source of the load transistor 17 are connected to the ground 11, and the drain is common to the source of the driver transistor 16, and a signal is output from the output terminal 13. The channel of the load transistor 17 is doped with an N-type impurity to form an N-type region 14.

【0025】固体撮像素子において拡散層部は垂直オー
バーフロードレインの関係上一般に上層からN+拡散
層、P型領域、N型基板で構成されている。従って、静
電気により高電圧が印加された場合にN+拡散層とN型
基板がパンチスルーしないように、例えば電源電圧VDD
10にはVDDに必要な電圧プラスアルファの電圧(VDD
=15Vとすると20V程度の電圧)が加わるとブレー
クダウンするような、図4の最下層にN型シリコン基板
の加わった保護回路が設けられている。一方、出力端子
13も出力層(ドライバトランジスタのソース)の拡散
層がつながっているため静電気等による出力拡散層の基
板とのパンチスルーを防ぐため保護回路を設けることが
求められる。しかしながらVDDが定電圧なのに対し出力
層にはパルスが出力されるので、出力層においてはその
保護回路の容量は実際の信号出力時ソースフォロアアン
プの負荷容量となってしまう。
In a solid-state image pickup device, the diffusion layer portion is generally composed of an N + diffusion layer, a P-type region, and an N-type substrate from the upper layer due to the vertical overflow drain. Therefore, when a high voltage is applied due to static electricity, for example, the power supply voltage VDD is used to prevent punch-through between the N + diffusion layer and the N-type substrate.
10 is the voltage required for VDD plus the voltage of alpha (VDD
A protection circuit to which an N-type silicon substrate is added is provided in the lowermost layer of FIG. 4 so that a breakdown occurs when a voltage of about 20 V is applied when 15 V is applied. On the other hand, since the output terminal 13 is also connected to the diffusion layer of the output layer (source of the driver transistor), it is required to provide a protection circuit to prevent punch-through of the output diffusion layer with the substrate due to static electricity or the like. However, since VDD is a constant voltage, a pulse is output to the output layer, so that the capacity of the protection circuit in the output layer becomes the load capacity of the source follower amplifier at the time of actual signal output.

【0026】そこで本実施例においては、オンチップソ
ースフォロアアンプのパッケージ1の出力端子4とグラ
ンド端子5間に耐圧が必要電圧プラスアルファの保護回
路素子3(例えばツェナーダイオード)を接続させてい
る。ただし、出力端子4と接続している端子はパッケー
ジ1をソケットに差し込んだときにはパッケージ1の足
と電気的に接触しないようにしておく。図1において
は、保護回路素子3の線の両端をリング状にし保護回路
素子3とグランド端子5は接続し、保護回路素子3と出
力端子4は絶縁されるようにしている。また、出力端子
4の上部に絶縁部6を設け、かつ、保護回路素子3の線
に弾力性を持たせ普段は出力端子4と保護回路素子3の
端子が電気的に接触するようにしておき、パッケージ1
をソケットに差し込んだ場合には保護回路素子3が押さ
れ、保護回路素子3端子が出力端子4の絶縁部6に行
き、出力端子4と保護回路素子3の端子が電気的に接触
しないようしている。パッケージ1をソケットからはず
した場合には保護回路素子3の線が弾力性を持っている
ため出力端子4と保護回路素子3の端子が再び電気的に
接触する。
Therefore, in this embodiment, a protection circuit element 3 (for example, a Zener diode) having a required voltage plus an alpha is connected between the output terminal 4 and the ground terminal 5 of the package 1 of the on-chip source follower amplifier. However, the terminals connected to the output terminals 4 should not be in electrical contact with the feet of the package 1 when the package 1 is inserted into the socket. In FIG. 1, both ends of the line of the protection circuit element 3 are formed in a ring shape, the protection circuit element 3 and the ground terminal 5 are connected, and the protection circuit element 3 and the output terminal 4 are insulated. Also, an insulating portion 6 is provided above the output terminal 4 and the wire of the protection circuit element 3 is made elastic so that the output terminal 4 and the terminal of the protection circuit element 3 are usually in electrical contact. , Package 1
Is inserted into the socket, the protection circuit element 3 is pushed, the protection circuit element 3 terminal goes to the insulating portion 6 of the output terminal 4, and the output terminal 4 and the terminal of the protection circuit element 3 are prevented from being in electrical contact. ing. When the package 1 is removed from the socket, the output terminal 4 and the terminal of the protection circuit element 3 make electrical contact again because the wire of the protection circuit element 3 has elasticity.

【0027】図2に本発明の第2の実施例を示す。図2
(a)がデバイスを装置からはずしたときの斜視図、図
2(b)がデバイスを装置に装着したときの斜視図であ
る。図2においては固体撮像素子の場合、撮像する必要
があるので、デバイスパッケージ1をソケットに傾くこ
となく差し込めるように配慮されている。基本的な原理
は図1の場合と同じであるが、デバイスパッケージ1を
ソケットに差し込んだ場合に保護回路素子3がパッケー
ジ1に設けられた溝内に押し込まれるので、デバイスパ
ッケージ1をソケットに傾くことなく差し込める。
FIG. 2 shows a second embodiment of the present invention. FIG.
2A is a perspective view when the device is detached from the apparatus, and FIG. 2B is a perspective view when the device is mounted on the apparatus. In FIG. 2, in the case of a solid-state imaging device, it is necessary to take an image, so that consideration is given to inserting the device package 1 into the socket without tilting. The basic principle is the same as that of FIG. 1, but when the device package 1 is inserted into the socket, the protection circuit element 3 is pushed into the groove provided in the package 1, so that the device package 1 is inclined to the socket. Can be inserted without any problem.

【0028】以上の実施例ではNMOSソースフォロア
アンプについて述べてきたが、PMOSでもCMOSで
もソースフォロアであれば本発明は適用できる。また、
ロードトランジスタも図3では埋込型(しきい値電圧が
負でしきい値電圧以下でカットオフしない)となってい
るが、表面型(しきい値電圧が正でしきい値電圧以下で
カットオフする)でゲートに正バイアスされていたり、
ロードが単に抵抗で形成されていても本発明は適用でき
る。また、ソースフォロアに関わらず、インバータ等の
オンチップ回路から外部回路に信号を取り出す場合にも
本発明は適用できる。
In the above embodiments, the NMOS source follower amplifier has been described. However, the present invention can be applied to both PMOS and CMOS as long as the source follower is used. Also,
The load transistor is also buried in FIG. 3 (the threshold voltage is negative and the cut-off is not performed below the threshold voltage), but the surface type (the cut-off is positive and the threshold voltage is below the threshold voltage) Off), the gate is positively biased,
The present invention is applicable even if the load is simply formed by a resistor. Further, the present invention can be applied to a case where a signal is extracted from an on-chip circuit such as an inverter to an external circuit regardless of the source follower.

【0029】[0029]

【発明の効果】以上説明したように、本発明においては
半導体デバイスを装着しないときは保護回路を接続し、
装着するときは保護回路を接続しない構造とすることで
デバイス動作時負荷容量とならないようにし、オンチッ
プソースフォロアアンプの帯域を広げることができる。
As described above, in the present invention, when a semiconductor device is not mounted, a protection circuit is connected,
By adopting a structure in which a protection circuit is not connected when mounting, it is possible to prevent a load capacitance at the time of device operation and to broaden the band of the on-chip source follower amplifier.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の第1実施例を示す図であ
る。
FIG. 1 is a diagram showing a first embodiment of a semiconductor device of the present invention.

【図2】本発明の半導体装置の第2実施例を示す図であ
る。
FIG. 2 is a diagram showing a second embodiment of the semiconductor device of the present invention.

【図3】ソースフォロアアンプの構成を示す断面図であ
る。
FIG. 3 is a cross-sectional view illustrating a configuration of a source follower amplifier.

【図4】保護回路の構成を示す断面図である。FIG. 4 is a cross-sectional view illustrating a configuration of a protection circuit.

【図5】従来の半導体装置の一例を示す図である。FIG. 5 is a diagram illustrating an example of a conventional semiconductor device.

【図6】従来の半導体装置の他の例を示す図である。FIG. 6 is a diagram showing another example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 パッケージ 2 半導体素子 3 保護回路素子 4 出力端子 5 グランド端子 6 絶縁部 7 P型領域 8 N+拡散層 9 ゲート電極 10 VDD 11 グランド 12 入力 13 出力 14 N型領域 15 ゲート酸化膜 16 ドライバトランジスタ 17 ロードトランジスタDESCRIPTION OF SYMBOLS 1 Package 2 Semiconductor element 3 Protection circuit element 4 Output terminal 5 Ground terminal 6 Insulation part 7 P-type area 8 N + diffusion layer 9 Gate electrode 10 VDD 11 Ground 12 Input 13 Output 14 N-type area 15 Gate oxide film 16 Driver transistor 17 Load transistor

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体デバイスの出力端子を含む接続端
子を装着することで外部と電気的な接続を行う半導体装
置において、 前記出力端子の保護回路素子が、前記半導体デバイスの
非装着のときに前記出力端子と電気的に接続され、前記
半導体デバイスの装着のときに前記出力端子と電気的に
未接続となるようにしたことを特徴とする半導体装置。
1. A semiconductor device which is electrically connected to the outside by mounting a connection terminal including an output terminal of a semiconductor device, wherein the protection circuit element of the output terminal is mounted when the semiconductor device is not mounted. A semiconductor device which is electrically connected to an output terminal and is not electrically connected to the output terminal when the semiconductor device is mounted.
【請求項2】 半導体デバイスがパッケージ化され、パ
ッケージの出力端子を含む接続端子を装着することで外
部と電気的な接続を行う半導体装置において、 前記出力端子の保護回路素子が、前記パッケージの出力
端子と基準電位との間に接続され、かつ前記出力端子と
前記保護回路素子とが、前記パッケージの非装着のとき
に電気的に接続され、前記パッケージの装着のときに電
気的に未接続となるようにしたことを特徴とする半導体
装置。
2. A semiconductor device in which a semiconductor device is packaged and a connection terminal including an output terminal of the package is mounted to make an electrical connection with the outside, wherein a protection circuit element of the output terminal includes an output terminal of the package. Connected between a terminal and a reference potential, and the output terminal and the protection circuit element are electrically connected when the package is not mounted, and are electrically disconnected when the package is mounted. A semiconductor device characterized in that:
【請求項3】 パッケージ化された半導体デバイスの出
力端子と基準電位端子間に保護回路素子が設けられてお
り、前記保護回路素子の一端は前記基準電位端子に電気
的に接続されており、前記保護回路素子の他端は前記半
導体デバイスをソケットからはずしたときには前記出力
端子に電気的に接続され、前記半導体デバイスをソケッ
トに差し込んだときには前記出力端子に電気的に未接続
となることを特徴とする半導体装置。
3. A protection circuit element is provided between an output terminal of the packaged semiconductor device and a reference potential terminal, and one end of the protection circuit element is electrically connected to the reference potential terminal. The other end of the protection circuit element is electrically connected to the output terminal when the semiconductor device is removed from the socket, and is electrically disconnected from the output terminal when the semiconductor device is inserted into the socket. Semiconductor device.
【請求項4】 前記保護回路素子がパッケージ裏面に埋
め込まれており、パッケージ裏面の前記保護回路素子を
埋め込んだ部分が凹型になっていることを特徴とする請
求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein the protection circuit element is embedded in a back surface of the package, and a portion of the back surface of the package in which the protection circuit element is embedded is concave.
【請求項5】 前記半導体デバイスの出力回路がオンチ
ップソースフォロアアンプであることを特徴とする請求
項1〜4のいずれかの請求項に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein an output circuit of said semiconductor device is an on-chip source follower amplifier.
【請求項6】 前記半導体デバイスは固体撮像素子であ
る請求項1〜5のいずれかの請求項に記載の半導体装
置。
6. The semiconductor device according to claim 1, wherein said semiconductor device is a solid-state image sensor.
JP13183199A 1999-05-12 1999-05-12 Semiconductor device Expired - Fee Related JP3264370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13183199A JP3264370B2 (en) 1999-05-12 1999-05-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13183199A JP3264370B2 (en) 1999-05-12 1999-05-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000323648A JP2000323648A (en) 2000-11-24
JP3264370B2 true JP3264370B2 (en) 2002-03-11

Family

ID=15067127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13183199A Expired - Fee Related JP3264370B2 (en) 1999-05-12 1999-05-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3264370B2 (en)

Also Published As

Publication number Publication date
JP2000323648A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
US5663678A (en) ESD protection device
US6426244B2 (en) Process of forming a thick oxide field effect transistor
JP2954854B2 (en) Integrated circuit chip
US5349227A (en) Semiconductor input protective device against external surge voltage
JPH1032260A (en) Input protecting circuit
KR100297151B1 (en) Semiconductor integrated circuit
JP3530414B2 (en) Semiconductor device
JP4447768B2 (en) Field MOS transistor and semiconductor integrated circuit including the same
US5227327A (en) Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits
JPH1084098A (en) Esd protection of high-density dram using triple well tehchnology
JPS6386465A (en) Method of forming capacitor on substrate
JP2679046B2 (en) Memory device
JP3264370B2 (en) Semiconductor device
JPH0653497A (en) Semiconductor device equipped with i/o protective circuit
JP2602974B2 (en) CMOS semiconductor integrated circuit device
US6617625B2 (en) Solid state imager
JP2737629B2 (en) Semiconductor device having output circuit of CMOS configuration
JP3680488B2 (en) Semiconductor device
JP3211871B2 (en) I / O protection circuit
US20010038126A1 (en) Structure for esd protection with single crystal silicon sided junction diode
KR100591125B1 (en) Gate Grounded NMOS Transistor for protection against the electrostatic discharge
US20020109189A1 (en) Method and structure for providing ESD protection for silicon on insulator integrated circuits
JP4049472B2 (en) Semiconductor device
JP2669245B2 (en) Semiconductor device
JPH0532908B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees