JP3263590B2 - Electronics - Google Patents

Electronics

Info

Publication number
JP3263590B2
JP3263590B2 JP05911096A JP5911096A JP3263590B2 JP 3263590 B2 JP3263590 B2 JP 3263590B2 JP 05911096 A JP05911096 A JP 05911096A JP 5911096 A JP5911096 A JP 5911096A JP 3263590 B2 JP3263590 B2 JP 3263590B2
Authority
JP
Japan
Prior art keywords
clock
clock oscillator
oscillator
counting
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05911096A
Other languages
Japanese (ja)
Other versions
JPH09251327A (en
Inventor
正剛 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP05911096A priority Critical patent/JP3263590B2/en
Publication of JPH09251327A publication Critical patent/JPH09251327A/en
Application granted granted Critical
Publication of JP3263590B2 publication Critical patent/JP3263590B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、クロック発振器の
発振クロックを使って規定の処理を実行する電子機器に
関し、特に、クロック発振器が複数実装される場合に、
クロック発振器の実装ミスを自動的に検出できるように
する電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device for executing a prescribed process using an oscillation clock of a clock oscillator, and more particularly, to a case where a plurality of clock oscillators are mounted.
The present invention relates to an electronic device that can automatically detect a mounting error of a clock oscillator.

【0002】[0002]

【従来の技術】レーザプリンタ装置を具体例として従来
技術を説明するならば、レーザプリンタ装置は、1ドッ
ト間隔の基準となるビデオクロックを発生するビデオク
ロック発振器を備えることで、規定の印字密度を実現し
ている。
2. Description of the Related Art If the prior art is described by taking a laser printer as a specific example, the laser printer is provided with a video clock oscillator for generating a video clock which is a reference of one dot interval, so that a prescribed printing density can be obtained. Has been realized.

【0003】このレーザプリンタ装置では、複数の印字
密度を用意することがあり、このような場合には、複数
のビデオクロック発振器がプリント板上に実装されるこ
とになる。
In this laser printer, a plurality of printing densities may be prepared. In such a case, a plurality of video clock oscillators are mounted on a printed board.

【0004】従来では、複数のビデオクロック発振器を
実装するレーザプリンタ装置を製造する場合には、製造
ラインの作業者が、ビデオクロック発振器に印刷される
機種番号をチェックすることで、それらのビデオクロッ
ク発振器がプリント板に正確に実装されているのか否か
を調べていくという方法を採っていた。
Conventionally, when manufacturing a laser printer in which a plurality of video clock oscillators are mounted, an operator of a manufacturing line checks the model numbers printed on the video clock oscillators to check the video clocks. The method was to check whether the oscillator was correctly mounted on the printed board.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、レーザ
プリンタ装置に実装されるビデオクロック発振器は、通
常外観が同一である。これから、作業者の目視による検
査では自ずと限界があり、これがために、本来のものと
は異なる周波数を持つビデオクロック発振器が誤って実
装されてしまうことが起こるという問題点があった。こ
のような製造ミスは、レーザプリンタ装置を組み上げた
最終段階の検査で分かるために、従来技術に従っている
と、製造ミスによる作業工数が増大するという問題点が
あった。
However, the video clock oscillator mounted on the laser printer usually has the same appearance. Therefore, there is a limit in the visual inspection by the operator, and there is a problem that a video clock oscillator having a frequency different from the original one is erroneously mounted. Such a manufacturing error can be found in the final stage of inspection after assembling the laser printer device. Therefore, according to the related art, there is a problem that the number of working steps due to the manufacturing error increases.

【0006】本発明はかかる事情に鑑みてなされたもの
であって、複数のクロック発振器を備えるときにあっ
て、クロック発振器の実装ミスを自動的に検出できるよ
うにする新たな電子機器の提供を目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a new electronic device that can automatically detect a mounting error of a clock oscillator when a plurality of clock oscillators are provided. Aim.

【0007】[0007]

【課題を解決するための手段】図1に本発明の原理構成
を図示する。図中、1は本発明を備える電子機器であっ
て、システムの駆動用に用意されるシステムクロック発
振器2とは別に、異なる周波数で発振する複数のクロッ
ク発振器3を備えて、選択されるクロック発振器3の発
振クロックを使って規定の処理を実行するものである。
FIG. 1 shows the principle configuration of the present invention. In the figure, reference numeral 1 denotes an electronic device equipped with the present invention, which is provided with a plurality of clock oscillators 3 oscillating at different frequencies separately from a system clock oscillator 2 prepared for driving a system, and a selected clock oscillator. 3 performs a prescribed process using the oscillation clock of No. 3.

【0008】図1(a)に原理構成を図示する本発明の
電子機器1は、システムクロック発振器2の発振クロッ
クを計数してタイマ動作を行うタイマ手段10と、外部
に設けられる外部クロック発振器の発振クロックを選択
し、その選択によりシステムクロック発振器2の正当性
が確認される場合には、クロック発振器3の発振クロッ
クの内の1つを順番に選択する選択手段11と、選択手
段11の選択する発振クロックを計数する計数手段12
と、システムクロック発振器2及びクロック発振器3の
正当性を評価する評価手段13とを備える。
An electronic apparatus 1 of the present invention whose principle configuration is shown in FIG. 1A includes a timer means 10 for counting an oscillation clock of a system clock oscillator 2 to perform a timer operation, and an external device.
Selects the oscillation clock of the external clock oscillator provided in
And the selection makes the system clock oscillator 2 legitimate.
If There is confirmed, the selection means 11 for selecting one of the oscillation clock of the clock oscillator 3 in sequence, counting means for counting the oscillation clock selected in the selection means 11 12
And evaluation means 13 for evaluating the validity of the system clock oscillator 2 and the clock oscillator 3.

【0009】一方、図1(b)に原理構成を図示する本
発明の電子機器1は、外部に設けられる外部クロック発
振器の発振クロックを選択し、その選択によりシステム
クロック発振器2の正当性が確認される場合には、ク
ック発振器3の発振クロックの内の1つを順番に選択す
る選択手段20と、選択手段20の選択する発振クロッ
クを計数してタイマ動作を行うタイマ手段21と、シス
テムクロック発振器2の発振クロックを計数する計数手
段22と、システムクロック発振器2及びクロック発振
器3の正当性を評価する評価手段23とを備える。
On the other hand, the electronic device 1 of the present invention illustrating the basic configuration in FIG. 1 (b), the external clock onset provided outside
Select the oscillation clock of the vibrator, and select
Oscillation clock when the validity of the clock generator 2 is confirmed, the selection means 20 for selecting one of the oscillation clock click b <br/> click oscillator 3 in the order, the selection of the selection means 20 a timer means 21 for performing the timer operation by counting, a counting means 22 for counting the oscillation clock of the system clock oscillator 2, Ru and an evaluation unit 23 for evaluating the validity of the system clock oscillator 2 and the clock oscillator 3.

【0010】のように構成される図1(a)に原理構
成を図示する本発明の電子機器1では、選択手段11
は、先ず最初に、外部に設けられる外部クロック発振器
の発振クロックを選択し、これを受けて、計数手段12
は、外部に設けられる外部クロック発振器の発振クロッ
クの計数を開始する。 この計数開始を受けて、タイマ手
段10は、システムクロック発振器2の発振クロックの
計数を開始して、その計数値が規定値に到達するときに
その旨を出力し、これを受けて、評価手段13は、タイ
マ手段10が出力信号を出力するときに、計数手段12
の計数値を読み取って、その計数値に従って、システム
クロック発振器2の正当性を評価する。
[0010] In the electronic apparatus 1 of the present invention illustrating the principle configuration comprised Figure 1 (a) as this, the selection means 11
First, an external clock oscillator provided externally
The oscillating clock is selected and the counting means 12
Is the oscillation clock of the external clock oscillator provided externally.
Start counting clocks. In response to the start of counting, the timer
The stage 10 controls the oscillation clock of the system clock oscillator 2.
Start counting and when the count reaches the specified value
In response to this, the evaluation means 13 outputs the
When the output means outputs the output signal, the counting means 12
Read the count value of the
The validity of the clock oscillator 2 is evaluated.

【0011】システムクロック発振器2の正当性が確認
されると、選択手段11は、続いて、クロック発振器3
の発振クロックの内の1つを順番に選択し、これを受け
て、計数手段12は、選択されたクロック発振器3の発
振クロックの計数を開始する。 この計数開始を受けて、
イマ手段10は、システムクロック発振器2の発振ク
ロックの計数を開始して、その計数値が規定値に到達す
るときにその旨を出力し、これを受けて、評価手段13
は、タイマ手段10が出力信号を出力するときに、計数
手段12の計数値を読み取って、その計数値に従って、
選択手段11の選択するクロック発振器3の正当性を評
価する。
Confirmation of validity of system clock oscillator 2
Then, the selection means 11 continues to operate the clock oscillator 3
One of the oscillation clocks of
Thus, the counting means 12 generates the clock of the selected clock oscillator 3.
The counting of the oscillation clock is started. In response to the start of counting,
Timer means 10 starts the counting of the oscillation clock of the system clock oscillator 2, and outputs to that effect when its count value reaches a prescribed value, in response to this, the evaluation means 13
Reads the count value of the counting means 12 when the timer means 10 outputs an output signal, and according to the counted value,
The validity of the clock oscillator 3 selected by the selection means 11 is evaluated.

【0012】一方、図1(b)に原理構成を図示する本
発明の電子機器1では、選択手段20は、先ず最初に、
外部に設けられる外部クロック発振器の発振クロックを
選択し、これを受けて、計数手段22は、システムクロ
ック発振器2の発振クロックの計数を開始する。 この計
数開始を受けて、タイマ手段21は、選択手段20の選
択する外部に設けられる外部クロック発振器の発振クロ
ックの計数を開始して、その計数値が規定値に到達する
ときにその旨を出力し、これを受けて、評価手段23
は、タイマ 手段21が出力信号を出力するときに、計数
手段22の計数値を読み取って、その計数値に従って、
システムクロック発振器2の正当性を評価する。
Meanwhile, in the electronic apparatus 1 of the present invention illustrating the basic configuration in FIG. 1 (b), selecting means 20, first of all,
The oscillation clock of an external clock oscillator
In response to this selection, the counting means 22
The counting of the oscillation clock of the clock oscillator 2 is started. This meter
In response to the start of the counting, the timer means 21 selects the selection means 20.
Select the oscillation clock of the external clock oscillator provided externally.
Starts counting clocks, and the count reaches the specified value
Sometimes, the fact is output, and in response to this, the evaluation means 23
Is counted when the timer means 21 outputs an output signal.
Reading the count value of the means 22, according to the count value,
The validity of the system clock oscillator 2 is evaluated.

【0013】システムクロック発振器2の正当性が確認
されると、選択手段20は、続いて、クロック発振器3
の発振クロックの内の1つを順番に選択し、これを受け
て、計数手段22は、システムクロック発振器2の発振
クロックの計数を開始する。 この計数開始を受けて、タ
イマ手段21は、選択手段20の選択するクロック発振
器3の発振クロックの計数を開始して、その計数値が規
定値に到達するときにその旨を出力し、これを受けて、
評価手段23は、タイマ手段2が出力信号を出力する
ときに、計数手段22の計数値を読み取って、その計数
値に従って、選択手段20の選択するクロック発振器3
の正当性を評価する。
Confirmation of validity of system clock oscillator 2
Then, the selection means 20 continues to operate the clock oscillator 3
One of the oscillation clocks of
In addition, the counting means 22 controls the oscillation of the system clock oscillator 2
Start counting clocks. In response to the start of the counting, the timer means 21 starts counting the oscillation clock of the clock oscillator 3 selected by the selecting means 20, and when the count value reaches the specified value, the timer means 21 is notified. Output and receiving this,
Evaluation means 23, when the timer unit 2 1 outputs an output signal, reads the count value of the counting means 22, in accordance with the count value, the clock oscillator 3 to select the selection means 20
Evaluate the legitimacy of

【0014】のように、本発明の電子機器1では、先
ず最初に、外部に設けられる外部クロック発振器の発振
クロックを基準にして、実装されるシステムクロック発
振器2の発振周波数をチェックし、実装されるシステム
クロック発振器2の正当性が確認されると、その正当性
の確認されたシステムクロック発振器2の発振クロック
を基準として、実装される複数のクロック発振器3の発
振周波数を自動チェックする構成を採ることから、シス
テムクロック発振器2及びクロック発振器3の実装ミス
を自動的に検出できるようになる。
[0014] As of this, in the electronic device 1 of the present invention, previously
First, the oscillation of the external clock oscillator provided externally
Generates the system clock based on the clock
Checks the oscillation frequency of vibrator 2 and implements it
When the validity of the clock oscillator 2 is confirmed, the validity
As the confirmed sheet relative to the oscillation clock of system clock oscillator 2, et whether to adopt a configuration for automatically checking a plurality of oscillation frequency of the clock oscillator 3 is mounted, cis
Temu clock generator 2 and ing to allow automatic detection of implementation mistakes clock oscillator 3.

【0015】[0015]

【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。本発明は、例えば、複数のビデオク
ロックを使って異なる印字密度を実現するレーザプリン
タ装置に適用されて、それらのビデオクロックを生成す
るビデオクロック発振器の実装ミスの防止を実現するも
のである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail according to embodiments. The present invention is applied to, for example, a laser printer device that realizes different printing densities by using a plurality of video clocks, and realizes prevention of mounting errors of a video clock oscillator that generates the video clocks.

【0016】図に、本発明の一実施例を図示する。こ
の実施例では、CPU50と、ROM51と、システム
クロック発振器52と、複数のビデオクロック発振器5
3と、システムクロック発振器52の発振クロックを計
数してタイマ割込を発生するタイマ54とを実装する制
御プリント板100の上に、ビデオクロック発振器53
の発振クロックと装置外部に用意される外部クロック発
振器200の発振クロックとを入力として、その内の1
つを選択するセレクタ55と、セレクタ55の選択する
発振クロックを計数するカウンタ56とを備える構成を
採っている。ここで、外部クロック発振器200の発振
クロックの周波数は既知である。
FIG. 2 shows an embodiment of the present invention. In this embodiment, a CPU 50, a ROM 51, a system clock oscillator 52, a plurality of video clock oscillators 5,
3 and a video clock oscillator 53 on a control printed board 100 on which a timer 54 for counting the oscillation clock of the system clock oscillator 52 and generating a timer interrupt is mounted.
And an oscillation clock of an external clock oscillator 200 prepared outside the apparatus as inputs.
In this configuration, a selector 55 for selecting one of them and a counter 56 for counting the oscillation clock selected by the selector 55 are adopted. Here, the frequency of the oscillation clock of the external clock oscillator 200 is known.

【0017】図に、ビデオクロック発振器53の実装
ミスをチェックする検査プログラムが実行する処理フロ
ーの一実施例を図示する。本発明を実現する検査プログ
ラムは、図の実施例に従う場合には、この図の処理
フローに示すように、先ず最初に、ステップ1で、セレ
クタ55が外部クロック発振器200の発振クロックを
選択するように制御する。
FIG. 3 shows an embodiment of a processing flow executed by an inspection program for checking a mounting error of the video clock oscillator 53. When the inspection program for realizing the present invention follows the embodiment of FIG. 2 , as shown in the processing flow of FIG. 3 , first, in step 1, the selector 55 selects the oscillation clock of the external clock oscillator 200 in step 1. To control.

【0018】続いて、ステップ2で、タイマ54に対し
て、計時開始を指示するとともに、カウンタ56に対し
て、リセットを指示してから、セレクタ55の選択する
外部クロック発振器200の発振クロックの計数開始を
指示する。このようにして検査プログラムから計時指示
を受け取ると、タイマ54は、システムクロック発振器
52の発振クロックを計数することで計時処理に入っ
て、規定時間経過後にCPU50に対してタイマ割込を
通知するとともに、カウンタ56の計数処理を停止させ
る。
Subsequently, in step 2, the timer 54 is instructed to start timing and the counter 56 is instructed to reset, and then the counting of the oscillation clock of the external clock oscillator 200 selected by the selector 55 is performed. Instruct to start. When the timer 54 receives the time counting instruction from the inspection program in this way, the timer 54 starts the time counting process by counting the oscillation clock of the system clock oscillator 52, and notifies the CPU 50 of the timer interrupt after the lapse of the specified time. , The counting process of the counter 56 is stopped.

【0019】これから、検査プログラムは、続くステッ
プ3で、タイマ54からタイマ割込が通知されるのを待
って、タイマ割込が通知されると、ステップ4に進ん
で、カウンタ56の計数値を読み取って、その計数値が
規定の値を示しているのか否かを調べることで、システ
ムクロック発振器52に実装ミスがないか否かをチェッ
クする。
In step S3, the inspection program waits for a timer interrupt from the timer 54 to be notified. When the timer interrupt is notified, the program proceeds to step S4, where the count value of the counter 56 is counted. By reading and checking whether or not the count value indicates a prescribed value, it is checked whether or not the system clock oscillator 52 has a mounting error.

【0020】続いて、ステップ5で、ステップ4のチェ
ックによりシステムクロック発振器52に実装ミスがあ
るのか否かを判断して、実装ミスがあることを判断する
ときには、ステップ6に進んで、そのチェック結果を出
力して処理を終了する。一方、システムクロック発振器
52に実装ミスがないことを判断するときには、ステッ
プ7に進んで、未処理のビデオクロック発振器53が残
っているのか否かを判断して、残っていることを判断す
るときには、ステップ8に進んで、その中からビデオク
ロック発振器53を1つ選択して、セレクタ55がその
ビデオクロック発振器53の発振クロックを選択するよ
うに制御する。
Subsequently, in step 5, it is determined whether or not there is a mounting error in the system clock oscillator 52 by checking in step 4, and when it is determined that there is a mounting error, the process proceeds to step 6, where the check is performed. Output the result and end the process. On the other hand, when it is determined that there is no mounting error in the system clock oscillator 52, the process proceeds to step 7, where it is determined whether or not the unprocessed video clock oscillator 53 remains. , And proceeds to step 8 to select one of the video clock oscillators 53 and control the selector 55 to select the oscillation clock of the video clock oscillator 53.

【0021】続いて、ステップ9で、タイマ54に対し
て、計時開始を指示するとともに、カウンタ56に対し
て、リセットを指示してから、セレクタ55の選択する
ビデオクロック発振器53の発振クロックの計数開始を
指示する。
Subsequently, in step 9, the timer 54 is instructed to start timing and the counter 56 is instructed to reset, and then the counting of the oscillation clock of the video clock oscillator 53 selected by the selector 55 is performed. Instruct to start.

【0022】続いて、ステップ10で、タイマ54から
タイマ割込が通知されるのを待って、タイマ割込が通知
されると、ステップ11に進んで、カウンタ56の計数
値を読み取って、その計数値が規定の値を示しているの
か否かを調べることで、選択したビデオクロック発振器
53に実装ミスがないか否かを検査してから、ステップ
7に戻っていく。
Subsequently, in step 10, the process waits for the timer 54 to be notified of the timer interrupt. When the timer interrupt is notified, the process proceeds to step 11, where the count value of the counter 56 is read, and By checking whether or not the count value indicates a specified value, it is checked whether or not there is a mounting error in the selected video clock oscillator 53, and the process returns to step S7.

【0023】そして、ステップ7で、ビデオクロック発
振器53を全て処理したことを判断するときには、ステ
ップ6に進んで、ステップ4及びステップ11で行った
チェック結果を出力して処理を終了する。
When it is determined in step 7 that all of the video clock oscillators 53 have been processed, the process proceeds to step 6, where the check results performed in steps 4 and 11 are output, and the process is terminated.

【0024】このようにして、図の実施例では、先ず
最初に、外部クロック発振器200の発振クロックを使
ってシステムクロック発振器52をチェックし、続い
て、システムクロック発振器52の発振クロックを使っ
てビデオクロック発振器53をチェックすることで、シ
ステムクロック発振器52/ビデオクロック発振器53
に実装ミスがあるのか否かを自動的に検査していくので
ある。
As described above, in the embodiment shown in FIG. 2 , first, the system clock oscillator 52 is checked using the oscillation clock of the external clock oscillator 200, and then the oscillation clock of the system clock oscillator 52 is used. By checking the video clock oscillator 53, the system clock oscillator 52 / video clock oscillator 53
It automatically checks whether there is a mounting error in the system.

【0025】図に、本発明の他の実施例を図示する。
この実施例では、CPU50と、ROM51と、システ
ムクロック発振器52と、複数のビデオクロック発振器
53とを実装する制御プリント板100の上に、システ
ムクロック発振器52の発振クロックを計数する第1の
カウンタ57と、ビデオクロック発振器53の発振クロ
ックと装置外部に用意される外部クロック発振器200
の発振クロックとを入力として、その内の1つを選択す
るセレクタ55と、セレクタ55の選択する発振クロッ
クを計数する第2のカウンタ58と、第2のカウンタ5
8の計数値が規定値に到達するときに一致信号を出力し
て、第1のカウンタ57の計数処理を停止させるととも
に、CPU50に割り込みを通知するコンパレータ59
とを備える構成を採っている。
FIG. 4 shows another embodiment of the present invention.
In this embodiment, a first counter 57 for counting the oscillation clock of the system clock oscillator 52 is provided on a control printed board 100 on which a CPU 50, a ROM 51, a system clock oscillator 52, and a plurality of video clock oscillators 53 are mounted. And an oscillation clock of the video clock oscillator 53 and an external clock oscillator 200 provided outside the apparatus.
Selector 55 that receives one of the oscillation clocks as an input, selects one of them, a second counter 58 that counts the oscillation clock selected by the selector 55, and a second counter 5
The comparator 59 outputs a coincidence signal when the count value of the counter 8 reaches the specified value, stops the counting process of the first counter 57, and notifies the CPU 50 of an interrupt.
Is adopted.

【0026】図に、この実施例に従う場合の検査プロ
グラムの実行する処理フローの一実施例を図示する。検
査プログラムは、図の実施例に従う場合には、この図
の処理フローに示すように、先ず最初に、ステップ1
で、セレクタ55が外部クロック発振器200の発振ク
ロックを選択するように制御する。
FIG. 5 shows an embodiment of a processing flow executed by the inspection program according to this embodiment. Test program, in the case according to an embodiment of FIG. 4, FIG.
As shown in the processing flow of FIG.
Thus, the control is performed so that the selector 55 selects the oscillation clock of the external clock oscillator 200.

【0027】続いて、ステップ2で、第1のカウンタ5
7に対して、リセットを指示してから、システムクロッ
ク発振器52の発振クロックの計数開始を指示するとと
もに、第2のカウンタ58に対して、リセットを指示し
てから、セレクタ55の選択する外部クロック発振器2
00の発振クロックの計数開始を指示する。このように
して検査プログラムから計数指示を受け取ると、第2の
カウンタ58は、外部クロック発振器200の発振クロ
ックの計数処理に入って、コンパレータ59は、この計
数値が規定値に到達するときに一致信号を出力すること
でCPU50に対して割込を通知するとともに、第1の
カウンタ57の計数処理を停止させる。
Subsequently, in step 2, the first counter 5
7 instructs a reset, and then instructs the system clock oscillator 52 to start counting the oscillating clock, and instructs the second counter 58 to reset, and then outputs the external clock selected by the selector 55. Oscillator 2
Instruct the start of the 00 oscillation clock counting. Upon receiving the count instruction from the inspection program in this way, the second counter 58 starts counting the oscillation clock of the external clock oscillator 200, and the comparator 59 determines that the count value reaches the specified value. By outputting a signal, an interrupt is notified to the CPU 50 and the counting process of the first counter 57 is stopped.

【0028】これから、検査プログラムは、続くステッ
プ3で、コンパレータ59から一致信号が通知されるの
を待って、一致信号が通知されると、ステップ4に進ん
で、第1のカウンタ57の計数値を読み取って、その計
数値が規定の値を示しているのか否かを調べることで、
システムクロック発振器52に実装ミスがないか否かを
チェックする。
The test program waits for the coincidence signal from the comparator 59 to be notified in the subsequent step 3, and when the coincidence signal is notified, proceeds to step 4 where the count value of the first counter 57 By reading and checking whether the count value indicates the specified value,
It is checked whether the system clock oscillator 52 has no mounting error.

【0029】続いて、ステップ5で、ステップ4のチェ
ックによりシステムクロック発振器52に実装ミスがあ
るのか否かを判断して、実装ミスがあることを判断する
ときには、ステップ6に進んで、そのチェック結果を出
力して処理を終了する。
Subsequently, in step 5, it is determined whether or not there is a mounting error in the system clock oscillator 52 by the check in step 4, and when it is determined that there is a mounting error, the process proceeds to step 6, where the check is performed. Output the result and end the process.

【0030】一方、システムクロック発振器52に実装
ミスがないことを判断するときには、ステップ7に進ん
で、未処理のビデオクロック発振器53が残っているの
か否かを判断して、残っていることを判断するときに
は、ステップ8に進んで、その中からビデオクロック発
振器53を1つ選択して、セレクタ55がそのビデオク
ロック発振器53の発振クロックを選択するように制御
する。
On the other hand, when it is determined that there is no mounting error in the system clock oscillator 52, the process proceeds to step 7, where it is determined whether or not the unprocessed video clock oscillator 53 remains. When the determination is made, the process proceeds to step 8, wherein one video clock oscillator 53 is selected, and the selector 55 is controlled so as to select the oscillation clock of the video clock oscillator 53.

【0031】続いて、ステップ9で、第1のカウンタ5
7に対して、リセットを指示してから、システムクロッ
ク発振器52の発振クロックの計数開始を指示するとと
もに、第2のカウンタ58に対して、リセットを指示し
てから、セレクタ55の選択するビデオクロック発振器
53の計数開始を指示する。
Subsequently, at step 9, the first counter 5
7 is instructed to reset, and then instructed to start counting the oscillation clock of the system clock oscillator 52, and instructed to reset the second counter 58, the video clock selected by the selector 55 Instructs the oscillator 53 to start counting.

【0032】続いて、ステップ10で、コンパレータ5
9から一致信号が通知されるのを待って、一致信号が通
知されると、ステップ11に進んで、第1のカウンタ5
7の計数値を読み取って、その計数値が規定の値を示し
ているのか否かを調べることで、選択したビデオクロッ
ク発振器53に実装ミスがないか否かを検査してから、
ステップ7に戻っていく。
Subsequently, at step 10, the comparator 5
9 is notified of the coincidence signal, and when the coincidence signal is notified, the process proceeds to step 11 where the first counter 5
7 is read, and it is checked whether or not the selected video clock oscillator 53 has a mounting error by checking whether or not the count value indicates a specified value.
Return to step 7.

【0033】そして、ステップ7で、ビデオクロック発
振器53を全て処理したことを判断するときには、ステ
ップ6に進んで、ステップ4及びステップ11で行った
チェック結果を出力して処理を終了する。
When it is determined in step 7 that all the video clock oscillators 53 have been processed, the process proceeds to step 6, where the check results performed in steps 4 and 11 are output, and the process is terminated.

【0034】このようにして、図の実施例では、先ず
最初に、外部クロック発振器200の発振クロックを使
ってシステムクロック発振器52をチェックし、続い
て、システムクロック発振器52の発振クロックを使っ
てビデオクロック発振器53をチェックすることで、シ
ステムクロック発振器52/ビデオクロック発振器53
に実装ミスがあるのか否かを自動的に検査していくので
ある。
As described above, in the embodiment shown in FIG. 4 , first, the system clock oscillator 52 is checked using the oscillation clock of the external clock oscillator 200, and then, the oscillation clock of the system clock oscillator 52 is used. By checking the video clock oscillator 53, the system clock oscillator 52 / video clock oscillator 53
It automatically checks whether there is a mounting error in the system.

【0035】図に、本発明に関連する技術を図示す
る。この関連技術とに示した実施例との違いは、図
の実施例では、タイマ54がシステムクロック発振器
52の発振クロックを計数するのに対して、この関連技
術では、外部クロック発振器200の発振クロックを計
数(但し、この計数は検査時のみで、通常動作時にはシ
ステムクロック発振器52の発振クロックを計数する)
する点と、図の実施例では、セレクタ55に入力され
るものがビデオクロック発振器53と外部クロック発振
器200であるのに対して、この関連技術では、ビデオ
クロック発振器53とシステムクロック発振器52が入
力される点である。
[0035] FIG. 6 illustrates a technique related to the present onset Akira. The difference between the related art and the embodiment shown in FIG. 2 this is FIG.
In second embodiments, while the timer 54 counts the oscillation clock of the system clock oscillator 52, this related technique
In operation, the oscillation clock of the external clock oscillator 200 is counted (however, this counting is performed only at the time of inspection, and the oscillation clock of the system clock oscillator 52 is counted during normal operation).
A point of, in the embodiment of FIG. 2, whereas those to be input to the selector 55 is a video clock generator 53 and the external clock oscillator 200, in this related art, the video clock generator 53 and the system clock oscillator 52 is the input point.

【0036】この構成の違いにより、検査プログラム
は、図の実施例に従う場合には、図の処理フローの
ステップ1で、セレクタ55が外部クロック発振器20
0の発振クロックを選択するのに対して、この関連技術
従う場合には、セレクタ55がシステムクロック発振
器52の発振クロックを選択するという図7の処理フロ
ーを実行することになる。
[0036] This difference in structure, the test program, in the case according to an embodiment of FIG. 2, in step 1 of the process flow of FIG. 3, the selector 55 is an external clock oscillator 20
0 against to select the oscillation clock, this related technology
7 , the selector 55 executes the processing flow of FIG. 7 in which the oscillation clock of the system clock oscillator 52 is selected.

【0037】すなわち、図の処理フローに示すよう
に、先ず最初に、ステップ1で、セレクタ55がシステ
ムクロック発振器52の発振クロックを選択するように
制御する。
That is, as shown in the processing flow of FIG. 7 , first, in step 1, control is performed so that the selector 55 selects the oscillation clock of the system clock oscillator 52.

【0038】続いて、ステップ2で、タイマ54に対し
て、計時開始を指示するとともに、カウンタ56に対し
て、リセットを指示してから、セレクタ55の選択する
システムクロック発振器52の計数開始を指示する。こ
のようにして検査プログラムから計時指示を受け取る
と、タイマ54は、外部クロック発振器200の発振ク
ロックを計数することで計時処理に入って、規定時間経
過後にCPU50に対してタイマ割込を通知するととも
に、カウンタ56の計数処理を停止させる。
Subsequently, in step 2, the timer 54 is instructed to start time measurement, the counter 56 is instructed to reset, and then the selector 55 is instructed to start counting by the system clock oscillator 52 selected by the selector 55. I do. When the timer 54 receives the timing instruction from the inspection program in this way, the timer 54 starts the time counting process by counting the oscillation clock of the external clock oscillator 200, and notifies the CPU 50 of the timer interrupt after the lapse of the specified time. , The counting process of the counter 56 is stopped.

【0039】これから、検査プログラムは、続くステッ
プ3で、タイマ54からタイマ割込が通知されるのを待
って、タイマ割込が通知されると、ステップ4に進ん
で、カウンタ56の計数値を読み取って、その計数値が
規定の値を示しているのか否かを調べることで、システ
ムクロック発振器52に実装ミスがないか否かをチェッ
クする。
The inspection program waits for the timer 54 to be notified of the timer interrupt in the subsequent step 3, and when the timer interrupt is notified, proceeds to step 4 where the count value of the counter 56 is counted. By reading and checking whether or not the count value indicates a prescribed value, it is checked whether or not the system clock oscillator 52 has a mounting error.

【0040】続いて、ステップ5で、ステップ4のチェ
ックによりシステムクロック発振器52に実装ミスがあ
るのか否かを判断して、実装ミスがあることを判断する
ときには、ステップ6に進んで、そのチェック結果を出
力して処理を終了する。
Subsequently, in step 5, it is determined whether or not there is a mounting error in the system clock oscillator 52 by the check in step 4, and when it is determined that there is a mounting error, the process proceeds to step 6, where the check is performed. Output the result and end the process.

【0041】一方、システムクロック発振器52に実装
ミスがないことを判断するときには、ステップ7に進ん
で、未処理のビデオクロック発振器53が残っているの
か否かを判断して、残っていることを判断するときに
は、ステップ8に進んで、その中からビデオクロック発
振器53を1つ選択して、セレクタ55がそのビデオク
ロック発振器53の発振クロックを選択するように制御
する。
On the other hand, when it is determined that there is no mounting error in the system clock oscillator 52, the process proceeds to step 7, where it is determined whether or not the unprocessed video clock oscillator 53 remains. When the determination is made, the process proceeds to step 8, wherein one video clock oscillator 53 is selected, and the selector 55 is controlled so as to select the oscillation clock of the video clock oscillator 53.

【0042】続いて、ステップ9で、タイマ54に対し
て、計時開始を指示するとともに、カウンタ56に対し
て、リセットを指示してから、セレクタ55の選択する
ビデオクロック発振器53の発振クロックの計数開始を
指示する。
Subsequently, in step 9, the timer 54 is instructed to start timing and the counter 56 is instructed to reset, and then the counting of the oscillation clock of the video clock oscillator 53 selected by the selector 55 is performed. Instruct to start.

【0043】続いて、ステップ10で、タイマ54から
タイマ割込が通知されるのを待って、タイマ割込が通知
されると、ステップ11に進んで、カウンタ56の計数
値を読み取って、その計数値が規定の値を示しているの
か否かを調べることで、選択したビデオクロック発振器
53に実装ミスがないか否かを検査してから、ステップ
7に戻っていく。
Subsequently, in step 10, the process waits for the timer 54 to be notified of the timer interrupt. When the timer interrupt is notified, the process proceeds to step 11, where the count value of the counter 56 is read, and By checking whether or not the count value indicates a specified value, it is checked whether or not there is a mounting error in the selected video clock oscillator 53, and the process returns to step S7.

【0044】そして、ステップ7で、ビデオクロック発
振器53を全て選択したことを判断するときには、ステ
ップ6に進んで、ステップ4及びステップ11で行った
チェック結果を出力して処理を終了する。
If it is determined in step 7 that all the video clock oscillators 53 have been selected, the process proceeds to step 6, where the results of the checks performed in steps 4 and 11 are output, and the process ends.

【0045】このようにして、図6に示す本発明に関連
する技術では、外部クロック発振器200の発振クロッ
クを使ってシステムクロック発振器52/ビデオクロッ
ク発振器53をチェックすることで、システムクロック
発振器52/ビデオクロック発振器53に実装ミスがあ
るのか否かを自動的に検査していくのである。
As described above, the present invention relates to the present invention shown in FIG.
In this technique, the system clock oscillator 52 / video clock oscillator 53 is checked using the oscillation clock of the external clock oscillator 200, and it is automatically determined whether or not there is a mounting error in the system clock oscillator 52 / video clock oscillator 53. Inspection is carried out.

【0046】図に、本発明に関連する他の関連技術を
図示する。この関連技術とに示した実施例との違い
は、図の実施例では、第1のカウンタ57がシステム
クロック発振器52の発振クロックを計数するのに対し
て、この関連技術では、外部クロック発振器200の発
振クロックを計数する点と、図の実施例では、セレク
タ55に入力されるものがビデオクロック発振器53と
外部クロック発振器200であるのに対して、この関連
技術では、ビデオクロック発振器53とシステムクロッ
ク発振器52が入力される点である。
[0046] Figure 8 is <br/> illustrates another related art relating to the present onset bright. The difference between the embodiments shown in the related art and FIG. 4 of this, in the embodiment of FIG. 4, while the first counter 57 counts the oscillation clock of the system clock oscillator 52, in this related art are that counts the oscillation clock of the external clock oscillator 200, in the embodiment of FIG. 4, whereas those to be input to the selector 55 is a video clock generator 53 and the external clock oscillator 200, this related
In the technique, a video clock oscillator 53 and a system clock oscillator 52 are input.

【0047】この構成の違いにより、検査プログラム
は、図の実施例に従う場合には、図の処理フローの
ステップ1で、セレクタ55が外部クロック発振器20
0の発振クロックを選択するのに対して、この関連技術
従う場合には、セレクタ55がシステムクロック発振
器52の発振クロックを選択するという図の処理フロ
ーを実行することになる。
[0047] This difference in structure, the test program, in the case according to an embodiment of FIG. 4, in step 1 of the process flow of FIG. 5, the selector 55 is an external clock oscillator 20
0 against to select the oscillation clock, this related technology
If according to would selector 55 executes the processing flow of FIG. 9 that selects an oscillation clock of the system clock oscillator 52.

【0048】すなわち、図の処理フローに示すよう
に、先ず最初に、ステップ1で、セレクタ55がシステ
ムクロック発振器52の発振クロックを選択するように
制御する。
That is, as shown in the processing flow of FIG. 9 , first, in step 1, control is performed so that the selector 55 selects the oscillation clock of the system clock oscillator 52.

【0049】続いて、ステップ2で、第1のカウンタ5
7に対して、リセットを指示してから、外部クロック発
振器200の発振クロックの計数開始を指示するととも
に、第2のカウンタ58に対して、リセットを指示して
から、セレクタ55の選択するシステムクロック発振器
52の発振クロックの計数開始を指示する。このように
して検査プログラムから計数指示を受け取ると、第2の
カウンタ58は、システムクロック発振器52の発振ク
ロックの計数処理に入って、コンパレータ59は、この
計数値が規定値に到達するときに一致信号を出力するこ
とでCPU50に対して割込を通知するとともに、第1
のカウンタ57の計数処理を停止させる。
Subsequently, in step 2, the first counter 5
7 instructs a reset, and then instructs the external clock oscillator 200 to start counting the oscillation clock, and instructs the second counter 58 to reset, and then sets the system clock selected by the selector 55. Instructs to start counting the oscillation clock of the oscillator 52. Upon receiving the count instruction from the inspection program in this way, the second counter 58 starts counting the oscillation clock of the system clock oscillator 52, and the comparator 59 determines that the count value reaches the specified value. By outputting a signal, the CPU 50 is notified of the interrupt and the first
Of the counter 57 is stopped.

【0050】これから、検査プログラムは、続くステッ
プ3で、コンパレータ59から一致信号が通知されるの
を待って、一致信号が通知されると、ステップ4に進ん
で、第1のカウンタ57の計数値を読み取って、その計
数値が規定の値を示しているのか否かを調べることで、
システムクロック発振器52に実装ミスがないか否かを
チェックする。
In step S3, the test program waits for a match signal from the comparator 59 to be notified. When a match signal is notified, the program proceeds to step S4. By reading and checking whether the count value indicates the specified value,
It is checked whether the system clock oscillator 52 has no mounting error.

【0051】続いて、ステップ5で、ステップ4のチェ
ックによりシステムクロック発振器52に実装ミスがあ
るのか否かを判断して、実装ミスがあることを判断する
ときには、ステップ6に進んで、そのチェック結果を出
力して処理を終了する。
Subsequently, in step 5, it is determined whether or not there is a mounting error in the system clock oscillator 52 by the check in step 4, and when it is determined that there is a mounting error, the process proceeds to step 6, where the check is performed. Output the result and end the process.

【0052】一方、システムクロック発振器52に実装
ミスがないことを判断するときには、ステップ7に進ん
で、未処理のビデオクロック発振器53が残っているの
か否かを判断して、残っていることを判断するときに
は、ステップ8に進んで、その中からビデオクロック発
振器53を1つ選択して、セレクタ55がそのビデオク
ロック発振器53の発振クロックを選択するように制御
する。
On the other hand, when it is determined that there is no mounting error in the system clock oscillator 52, the process proceeds to step 7, where it is determined whether or not the unprocessed video clock oscillator 53 remains. When the determination is made, the process proceeds to step 8, wherein one video clock oscillator 53 is selected, and the selector 55 is controlled so as to select the oscillation clock of the video clock oscillator 53.

【0053】続いて、ステップ9で、第1のカウンタ5
7に対して、リセットを指示してから、外部クロック発
振器200の発振クロックの計数開始を指示するととも
に、第2のカウンタ58に対して、リセットを指示して
から、セレクタ55の選択するビデオクロック発振器5
3の計数開始を指示する。
Subsequently, at step 9, the first counter 5
7 instructs a reset and then instructs the external clock oscillator 200 to start counting the oscillating clock, and instructs the second counter 58 to reset and then selects the video clock selected by the selector 55. Oscillator 5
Instruct the start of counting of 3.

【0054】続いて、ステップ10で、コンパレータ5
9から一致信号が通知されるのを待って、一致信号が通
知されると、ステップ11に進んで、第1のカウンタ5
7の計数値を読み取って、その計数値が規定の値を示し
ているのか否かを調べることで、選択したビデオクロッ
ク発振器53に実装ミスがないか否かを検査してから、
ステップ7に戻っていく。
Subsequently, at step 10, the comparator 5
9 is notified of the coincidence signal, and when the coincidence signal is notified, the process proceeds to step 11 where the first counter 5
7 is read, and it is checked whether or not the selected video clock oscillator 53 has a mounting error by checking whether or not the count value indicates a specified value.
Return to step 7.

【0055】そして、ステップ7で、ビデオクロック発
振器53を全て選択したことを判断するときには、ステ
ップ6に進んで、ステップ4及びステップ11で行った
チェック結果を出力して処理を終了する。
If it is determined in step 7 that all the video clock oscillators 53 have been selected, the process proceeds to step 6, where the results of the checks performed in steps 4 and 11 are output, and the process is terminated.

【0056】このようにして、図8に示す本発明に関連
する技術では、外部クロック発振器200の発振クロッ
クを使ってシステムクロック発振器52/ビデオクロッ
ク発振器53をチェックすることで、システムクロック
発振器52/ビデオクロック発振器53に実装ミスがあ
るのか否かを自動的に検査していくのである。
Thus, the present invention is related to the present invention shown in FIG.
In this technique, the system clock oscillator 52 / video clock oscillator 53 is checked using the oscillation clock of the external clock oscillator 200, and it is automatically determined whether or not there is a mounting error in the system clock oscillator 52 / video clock oscillator 53. Inspection is carried out.

【0057】図示実施例に従って本発明を詳細に説明し
たが、本発明はこれに限定されるものではない。例え
ば、実施例では、レーザプリンタ装置への適用を想定し
て本発明を開示したが、本発明はこれに限られるもので
はない。
Although the present invention has been described in detail with reference to the illustrated embodiments, the present invention is not limited thereto. For example, in the embodiments, the present invention is disclosed assuming application to a laser printer, but the present invention is not limited to this.

【0058】[0058]

【発明の効果】以上説明したように、本発明の電子機器
では、システムクロック発振器とは別の複数のクロック
発振器を備えるときにあって、先ず最初に、外部に設け
られる外部クロック発振器の発振クロックを基準とし
て、システムクロック発振器の発振周波数を自動チェッ
クし、続いて、正当性の評価されたシステムクロック発
振器の発振クロックを基準として、それらのクロック発
振器の発振周波数を自動チェックする構成を採ることか
ら、システムクロック発振器の実装ミスを自動的に検出
できるようになるとともに、それらのクロック発振器の
実装ミスを自動的に検出できるようになる。
As described above, in the electronic apparatus of the present invention, when a plurality of clock oscillators other than the system clock oscillator are provided , first , the electronic equipment is provided outside.
Based on the oscillation clock of the external clock oscillator
Automatically check the oscillation frequency of the system clock oscillator.
And click, followed by, based on the oscillation clock of the evaluated system clock oscillator validity, or to adopt a configuration to automatically check the oscillation frequency of their clocks oscillator
Automatically detects system clock oscillator mounting errors
Together it becomes possible way, ing as implementation mistakes their clock oscillator can be detected automatically.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】本発明の一実施例である。FIG. 2 is an embodiment of the present invention.

【図3】検査プログラムの処理フローの一実施例であ
る。
FIG. 3 is an example of a processing flow of an inspection program.

【図4】本発明の他の実施例である。FIG. 4 is another embodiment of the present invention.

【図5】検査プログラムの処理フローの一実施例であ
る。
FIG. 5 is an example of a processing flow of an inspection program.

【図6】本発明に関連する技術である。FIG. 6 is a book onset Akira to the relevant technology.

【図7】検査プログラムの処理フローである。FIG. 7 is a processing flows of the inspection program.

【図8】本発明に関連する他の技術である。FIG. 8 is another technology related to the present onset Akira.

【図9】検査プログラムの処理フローである。FIG. 9 is a processing flows of the inspection program.

【符号の説明】[Explanation of symbols]

1 電子機器 2 システムクロック発振器 3 クロック発振器 10 タイマ手段 11 選択手段 12 計数手段 13 評価手段 20 選択手段 21 タイマ手段 22 計数手段 23 評価手段 REFERENCE SIGNS LIST 1 electronic device 2 system clock oscillator 3 clock oscillator 10 timer means 11 selecting means 12 counting means 13 evaluating means 20 selecting means 21 timer means 22 counting means 23 evaluating means

フロントページの続き (56)参考文献 特開 平4−326410(JP,A) 特開 昭64−38814(JP,A) 特開 昭62−144219(JP,A) 特開 昭62−191940(JP,A) 特開 平5−265587(JP,A) 特開 平9−16281(JP,A) 特開 平5−80872(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 1/04 302 G06F 1/04 301 G06F 1/06 G06F 11/22 G01R 31/28 H03B 5/32 Continuation of front page (56) References JP-A-4-326410 (JP, A) JP-A-64-38814 (JP, A) JP-A-62-144219 (JP, A) JP-A-62-191940 (JP) JP-A-5-265587 (JP, A) JP-A-9-16281 (JP, A) JP-A-5-80872 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB G06F 1/04 302 G06F 1/04 301 G06F 1/06 G06F 11/22 G01R 31/28 H03B 5/32

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 システムクロック発振器とは別に、異な
る周波数で発振する複数のクロック発振器を備えて、選
択される該クロック発振器の発振クロックを使って規定
の処理を実行する電子機器において、 上記システムクロック発振器の発振クロックを計数し
て、該計数値が規定値に到達するときに、その旨を出力
するタイマ手段と、外部に設けられる外部クロック発振器の発振クロックを
選択し、その選択により上記システムクロック発振器の
正当性が確認される場合には、上 記クロック発振器の発
振クロックの内の1つを順番に選択する選択手段と、 上記タイマ手段の計時開始に同期して、上記選択手段の
選択する発振クロックを計数する計数手段と、 上記タイマ手段が出力信号を出力するときに、上記計数
手段の計数値を読み取って、該計数値に従って上記選択
手段の選択する上記システムクロック発振器及び上記ク
ロック発振器の正当性を評価する評価手段とを備えるこ
とを、特徴とする電子機器。
1. An electronic device comprising a plurality of clock oscillators oscillating at different frequencies separately from a system clock oscillator and executing a specified process using an oscillation clock of the selected clock oscillator. Timer means for counting the oscillating clock of the oscillator and outputting an indication when the counted value reaches a specified value, and an oscillating clock of an external clock oscillator provided outside.
And select the above system clock oscillator
When the validity is confirmed, selection means for selecting one of the oscillation clock of the upper Symbol clock generator in order, in synchronism with the start of counting of the timer means, the oscillation clock selected in the selection means counting means for counting, when said timer means outputs an output signal, reads the count value of said counting means, for selecting the system clock oscillator and the upper Symbol clock oscillator you of the selection means in accordance with the regimen numerical An electronic device comprising: an evaluation unit that evaluates validity.
【請求項2】 システムクロック発振器とは別に、異な
る周波数で発振する複数のクロック発振器を備えて、選
択される該クロック発振器の発振クロックを使って規定
の処理を実行する電子機器において、外部に設けられる外部クロック発振器の発振クロックを
選択し、その選択により上記システムクロック発振器の
正当性が確認される場合には、上 記クロック発振器の発
振クロックの内の1つを順番に選択する選択手段と、 上記選択手段の選択する発振クロックを計数して、該計
数値が規定値に到達するときに、その旨を出力するタイ
マ手段と、 上記タイマ手段の計時開始に同期して、上記システムク
ロック発振器の発振クロックを計数する計数手段と、 上記タイマ手段が出力信号を出力するときに、上記計数
手段の計数値を読み取って、該計数値に従って上記選択
手段の選択する上記システムクロック発振器及 び上記ク
ロック発振器の正当性を評価する評価手段とを備えるこ
とを、 特徴とする電子機器。
2. Apart from the system clock oscillator, a plurality of clock oscillators oscillating at different frequencies, in the electronic apparatus to execute the processing specified using the oscillation clock of the clock oscillator is selected, provided outside External clock oscillator
And select the above system clock oscillator
When the validity is confirmed, selection means for selecting one of the oscillation clock of the upper Symbol clock generator in order, by counting the oscillation clock selected in the selection means, the regimen numerical specified value When the timer means outputs a signal, the timer means outputs the signal in synchronization with the start of timing of the timer means, and the counting means counts the oscillation clock of the system clock oscillator. in, it reads the count value of said counting means, in that it comprises an evaluation means for evaluating the validity of the selection to that said system clock generator及 beauty above Symbol clock oscillator of the selection means in accordance with the regimen numeric, characterized Electronics.
JP05911096A 1996-03-15 1996-03-15 Electronics Expired - Fee Related JP3263590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05911096A JP3263590B2 (en) 1996-03-15 1996-03-15 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05911096A JP3263590B2 (en) 1996-03-15 1996-03-15 Electronics

Publications (2)

Publication Number Publication Date
JPH09251327A JPH09251327A (en) 1997-09-22
JP3263590B2 true JP3263590B2 (en) 2002-03-04

Family

ID=13103858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05911096A Expired - Fee Related JP3263590B2 (en) 1996-03-15 1996-03-15 Electronics

Country Status (1)

Country Link
JP (1) JP3263590B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4842036B2 (en) * 2006-07-14 2011-12-21 ルネサスエレクトロニクス株式会社 Semiconductor device and abnormality detection method of timing control circuit
JP5618345B2 (en) * 2009-07-29 2014-11-05 日本信号株式会社 Duplex data processing circuit

Also Published As

Publication number Publication date
JPH09251327A (en) 1997-09-22

Similar Documents

Publication Publication Date Title
JP3263590B2 (en) Electronics
KR100251699B1 (en) Input data sampling device and method
JP5064610B2 (en) Analog clock module
US4779271A (en) Forced error generating circuit for a data processing unit
JP3059536B2 (en) Vibration control device for vibration testing machine
US6425102B1 (en) Digital signal processor with halt state checking during self-test
KR100207926B1 (en) Pulse width measuring method and its apparatus
US5678031A (en) Method of testing interconnections of an LSI on a simulator through the use of effective pulse widths
JPH09114541A (en) Interruption generation time confirming circuit and processor
JPH08163653A (en) Serial communication switching method
JP2002351692A (en) Operation testing device for microprocessor
JP2761306B2 (en) Test method of interval timer
KR960011703B1 (en) Method for generating error tone in keyphone-telephone
JPH07121576A (en) Failure simulation device
JP2002189589A (en) Distribution random number generation method and circuit
JPH11242610A (en) Microcmuter and burn-in test method therefor
JPS63167284A (en) Testing device for semiconductor integrated circuit element
JPH0580816A (en) Device for evaluating line control circuit
JPH05189511A (en) Check system for signal delay time
JP2003058245A (en) Monitoring and controlling device
JPH02264341A (en) Detecting and resetting system for run-away of cpu
JPH04168551A (en) Facsimile equipment
JPH0876878A (en) Timer processing method
JPH05289973A (en) Input/output control system
JPH03227100A (en) Device for processing wiring test data of printed wiring board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees