JP3261735B2 - Method for manufacturing dielectric element - Google Patents

Method for manufacturing dielectric element

Info

Publication number
JP3261735B2
JP3261735B2 JP14952392A JP14952392A JP3261735B2 JP 3261735 B2 JP3261735 B2 JP 3261735B2 JP 14952392 A JP14952392 A JP 14952392A JP 14952392 A JP14952392 A JP 14952392A JP 3261735 B2 JP3261735 B2 JP 3261735B2
Authority
JP
Japan
Prior art keywords
film
dielectric film
dielectric
doping
dielectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14952392A
Other languages
Japanese (ja)
Other versions
JPH05343641A (en
Inventor
勝人 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14952392A priority Critical patent/JP3261735B2/en
Publication of JPH05343641A publication Critical patent/JPH05343641A/en
Application granted granted Critical
Publication of JP3261735B2 publication Critical patent/JP3261735B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、主にダイナミック・ラ
ンダム・アクセス・メモリ(DRAM)あるいは、不揮
発性メモリに用いられる強誘電体キャパシタの構造及び
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure and a manufacturing method of a ferroelectric capacitor mainly used for a dynamic random access memory (DRAM) or a nonvolatile memory.

【0002】[0002]

【従来の技術】誘電体素子の構造として、従来、例えば
イクステンディッド・アブストラクツ・オブ・ザ・19
91・インターナショナル・コンファレンス・オン・ソ
リッド・ステイト・デバイセズ・アンド・マテリアルズ
(Extended Abstructs of th
e 1991 International Conf
erence on Solid State Dev
ices and Materials)1991年、
195項〜197項に記載されていたように、大容量の
ダイナミック・ランダム・アクセス・メモリ(DRA
M)や強誘電体を用いた不揮発性メモリに使われる強誘
電体キャパシタには、チタン酸ジルコン酸鉛(PZT)
あるいは、それにランタン(La)をドーピングしたP
LZTの使用が検討されていた。
2. Description of the Related Art Conventionally, as a structure of a dielectric element, for example, an extended abstract of the 19
91 International Conference on Solid State Devices and Materials (Extended Abstracts of the
e 1991 International Conf
erence on Solid State Dev
ices and Materials), 1991,
As described in the paragraphs 195 to 197, a large capacity dynamic random access memory (DRA) is used.
M) and ferroelectric capacitors used for nonvolatile memories using ferroelectrics include lead zirconate titanate (PZT).
Alternatively, P doped with lanthanum (La)
The use of LZT was being considered.

【0003】また誘電体素子の製造方法として、従来、
例えばイクステンディッド・アブストラクツ・オブ・ザ
・1991・インターナショナル・コンファレンス・オ
ン・ソリッド・ステイト・デバイセズ・アンド・マテリ
アルズ(ExtendedAbstructs of
the 1991 InternationalCon
ference on Solid State De
vices and Materials)1991
年、204項〜206項に記載されていたように、チタ
ン酸ジルコン酸鉛(PZT)にランタン(La)をドー
ピングしたPLZTは、ゾルゲル法を用いて成膜されて
いた。
[0003] As a method of manufacturing a dielectric element, conventionally,
For example, Extended Abstracts of the 1991 International Conference on Solid State Devices and Materials (Extended Abstracts of Materials)
the 1991 InternationalCon
reference on Solid State De
(Vices and Materials) 1991
As described in paragraphs 204 to 206, PLZT in which lead zirconate titanate (PZT) is doped with lanthanum (La) was formed by a sol-gel method.

【0004】そこでは、PZTの原料として、鉛アセテ
ート[Pb(CH3COO)2・3H2O]、ジルコニウム
・テトラ・エヌ・バスオキサイド[Zr(OC
494]、タイタニウム・テトラ・アイ・プロプオキサ
イド[Ti(OC374]が、更にLaの原料として、
ランタニウム・アセテート[La(CH3COO)2
1.5H2O]が使用され、それらをしかるべきモル比で
混合した後、白金膜を形成したシリコン基板上に回転塗
布し、仮焼成、及びアニールして、強誘電体薄膜を得て
いた。
In this case, as a raw material for PZT, lead acetate [Pb (CH 3 COO) 2 .3H 2 O], zirconium tetra-en-basoxide [Zr (OC
4 H 9 ) 4 ], titanium tetra eye propoxide [Ti (OC 3 H 7 ) 4 ], and further as a raw material of La,
Lanthanum acetate [La (CH 3 COO) 2
1.5H 2 O] was used, and after mixing them at an appropriate molar ratio, spin-coating was performed on a silicon substrate on which a platinum film had been formed, calcination and annealing were performed to obtain a ferroelectric thin film. .

【0005】別の誘電体素子の製造方法の例として、例
えば、ジャーナル・オブ・アプライド・フィジックス
(Journal of Applied Physi
cs)1986年、736項〜741項に記載されてい
たように、PLZTは、それぞれの原料をしかるべきモ
ル比で焼結したターゲットを用いた高周波マグネトロン
スパッタリング法により、サファイア基板上に形成され
ており、スパッタ時に結晶性の薄膜が得られていた。
As another example of a method for manufacturing a dielectric element, for example, Journal of Applied Physics is used.
cs) As described in 736 to 741 in 1986, PLZT is formed on a sapphire substrate by a high-frequency magnetron sputtering method using a target obtained by sintering each raw material at an appropriate molar ratio. Thus, a crystalline thin film was obtained during sputtering.

【0006】[0006]

【発明が解決しようとする課題】しかし、従来の誘電体
素子は、強誘電体キャパシタとして、PZTやPLZT
を用いた場合に於いてさえ、メモリの保持特性には限界
があり実用上の問題点を有していた。
However, the conventional dielectric element is a PZT or PLZT as a ferroelectric capacitor.
Even in the case of using the memory, there is a limit in the holding characteristic of the memory, which has a practical problem.

【0007】すなわち、多結晶の強誘電体は、いくつか
の結晶粒の集合体であり、それぞれの結晶粒も、様々な
方向を向いた分域の集合である。
That is, a polycrystalline ferroelectric is an aggregate of several crystal grains, and each crystal grain is also a set of domains oriented in various directions.

【0008】そして、各分域は、自発分極を持ってい
る。
Each domain has spontaneous polarization.

【0009】外部からこの強誘電体キャパシタに電界を
加えない場合に於いても、これらの自発分極は内部電界
を発生するため、結晶粒内あるいは粒界に存在する可動
イオンは、この内部電界により移動してしまう。
Even when no electric field is applied to the ferroelectric capacitor from the outside, these spontaneous polarizations generate an internal electric field, so that mobile ions existing in the crystal grains or at the grain boundaries are not affected by the internal electric field. Will move.

【0010】そして、不揮発性メモリのメモリに対応す
る残留分極等の強誘電体特性及び誘電率等の誘電体特性
が劣化し、不揮発性メモリ、あるいはDRAMとして使
用したとき、実使用保証条件である70℃で、10年の
メモリ保持寿命が得られなくなるという問題を有してい
た。
[0010] Ferroelectric characteristics such as remanent polarization and dielectric characteristics such as dielectric constant corresponding to the memory of the nonvolatile memory are deteriorated, and when used as a nonvolatile memory or a DRAM, the actual use is guaranteed. There was a problem that a memory retention life of 10 years could not be obtained at 70 ° C.

【0011】そこで、本発明の誘電体素子は、従来のこ
のような課題を解決しようとするもので、その目的とす
るところは、不純物として燐(P)をドーピングするこ
とにより、可動イオンをゲッタリングし、残留分極等の
強誘電体特性及び誘電率等の誘電体特性の劣化を防ぎ、
メモリ保持特性の優れた不揮発性メモリ、あるいはDR
AMを提供することである。
Therefore, the dielectric element of the present invention is intended to solve such a conventional problem, and an object of the invention is to dope the mobile ions by doping phosphorus (P) as an impurity. Ring to prevent deterioration of ferroelectric properties such as remanent polarization and dielectric properties such as dielectric constant,
Non-volatile memory with excellent memory retention characteristics or DR
To provide AM.

【0012】また、従来の誘電体素子の製造方法は、ゾ
ルゲル法を用いた場合でもスパッタ法を用いた場合でも
以下のような問題があった。
Further, the conventional method of manufacturing a dielectric element has the following problems whether the sol-gel method or the sputtering method is used.

【0013】LaをドーピングしないPZTの場合でさ
え、特に他の構成元素に比較して、Pbの蒸気圧が高い
ため、Pbのモル比は、アニール条件等により、原料と
アニール後の薄膜で、大きくずれる。
Even in the case of PZT which is not doped with La, since the vapor pressure of Pb is higher than that of other constituent elements, the molar ratio of Pb depends on the annealing conditions and the like. Deviate greatly.

【0014】それに、Laを加えて、誘電率、リーク電
流等の最適な条件を出すには、Pb、La等モル比を変
えて数多くのゾルゲル原料、あるいはスパッタリング・
ターゲットを準備しなければならず、且つ不純物の濃
度、且つ深さ方向のプロファイルと、主成分であるPZ
T組成を同時に制御することは、非常に困難であった。
In addition, in order to obtain optimum conditions such as dielectric constant and leak current by adding La, a large number of sol-gel raw materials or sputtering materials can be obtained by changing the molar ratio of Pb and La.
A target must be prepared, and the concentration of impurities and the profile in the depth direction, and PZ as a main component
It was very difficult to control the T composition at the same time.

【0015】そこで、本発明の誘電体素子の製造方法
は、従来のこのような課題を解決しようとするもので、
その目的とするところは、誘電体の主成分と、不純物を
独立に制御することにより、不純物濃度の制御が容易で
あり、更にドーピングプロファイルも制御可能となり、
誘電率、リーク電流、残留分極等の誘電体素子の特性を
最適化することができ、更に最適条件を出すのに、大幅
に、作業を短縮できることである。
Therefore, a method of manufacturing a dielectric element according to the present invention is to solve such a conventional problem.
The purpose is to control the impurity concentration easily by controlling the main component of the dielectric and the impurity independently, and it is also possible to control the doping profile.
It is possible to optimize the characteristics of the dielectric element such as the dielectric constant, the leak current, the remanent polarization, etc., and to greatly reduce the work for obtaining the optimum conditions.

【0016】[0016]

【課題を解決するための手段】本発明の誘電体素子の製
造方法は、 (1)半導体基板上に直接あるいは他の層を介して非晶
質の誘電体膜を形成する工程と、熱拡散法、イオン注入
法、イオンドーピング法のいずれかによって、前記誘電
体膜に、ネオジウム(Nd)、ビスマス(Bi)、ナイ
オビウム(Nb)、タンタル(Ta)のいずれかの不純
物をドーピングする工程と、前記不純物をドーピングす
る工程の後に、前記不純物のドーピングされた前記誘電
体膜を結晶化する工程とを含むことを特徴とする。 (2)半導体基板上に直接あるいは他の層を介して非晶
質の誘電体膜を形成する工程と、前記非晶質の誘電体膜
を結晶化する工程と、前記誘電体膜の結晶化工程の後
に、熱拡散法、イオン注入法、イオンドーピング法のい
ずれかによって、前記結晶化された誘電体膜に、ネオジ
ウム(Nd)、ビスマス(Bi)、ナイオビウム(N
b)、タンタル(Ta)のいずれかの不純物をドーピン
グする工程とを含むことを特徴とする。
According to the present invention, there is provided a method of manufacturing a dielectric element, comprising the steps of (1) forming an amorphous dielectric film directly or through another layer on a semiconductor substrate; Doping the dielectric film with any one of neodymium (Nd), bismuth (Bi), niobium (Nb), and tantalum (Ta) by any one of a method, an ion implantation method, and an ion doping method; Crystallizing the dielectric film doped with the impurity after the step of doping the impurity. (2) forming an amorphous dielectric film directly or via another layer on the semiconductor substrate, crystallizing the amorphous dielectric film, and crystallizing the dielectric film After the step, neodymium (Nd), bismuth (Bi), niobium (N) is deposited on the crystallized dielectric film by any one of a thermal diffusion method, an ion implantation method, and an ion doping method.
b) doping any one of tantalum (Ta) impurities.

【0017】[0017]

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【0022】[0022]

【0023】[0023]

【0024】[0024]

【実施例】本発明の誘電体素子の実施例を図1の断面構
造図を用いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the dielectric element of the present invention will be described with reference to the sectional structural view of FIG.

【0025】図1は、実際に能動素子の形成された半導
体基板上に強誘電体キャパシタを集積化した断面構造図
である。
FIG. 1 is a sectional view showing a structure in which a ferroelectric capacitor is integrated on a semiconductor substrate on which active elements are actually formed.

【0026】101がシリコン基板、102がイオン注
入と熱処理によって形成された拡散層であり、103が
二酸化珪素膜(SiO2)からなるゲート酸化膜、10
4が、多結晶シリコンとタングステンシリサイド(WS
i)によって形成されたゲート電極であり、電界効果型
トランジスタの主要部を形成している。
Reference numeral 101 denotes a silicon substrate; 102, a diffusion layer formed by ion implantation and heat treatment; 103, a gate oxide film made of a silicon dioxide film (SiO 2 );
4 is polycrystalline silicon and tungsten silicide (WS
The gate electrode formed according to i), which forms the main part of the field effect transistor.

【0027】強誘電体キャパシタは、白金(Pt)下部
電極105、多結晶の燐(P)ドープPZT106、白
金(Pt)上部電極107から成っている。
The ferroelectric capacitor includes a platinum (Pt) lower electrode 105, a polycrystalline phosphorus (P) -doped PZT 106, and a platinum (Pt) upper electrode 107.

【0028】下部電極105の下部には密着層としてチ
タン(Ti)膜108が形成されている。
Below the lower electrode 105, a titanium (Ti) film 108 is formed as an adhesion layer.

【0029】トランジスタとキャパシタの素子分離とし
て、二酸化珪素膜(SiO2)109、110が形成さ
れており、アルミ配線111で、上部電極107と拡散
層102を接続している。
Silicon dioxide films (SiO 2 ) 109 and 110 are formed to separate the transistor and the capacitor, and the upper electrode 107 and the diffusion layer 102 are connected by an aluminum wiring 111.

【0030】PドープPZT106の膜厚は5000Å
とし、サイズは2μm角とした。
The thickness of the P-doped PZT 106 is 5000 °
And the size was 2 μm square.

【0031】本実施例のように、強誘電体キャパシタ部
として、PをドープしたPZTを用いることにより、高
温でメモリ保持特性の加速試験を行なうことにより、5
V電圧印加時の初期残留分極密度15μC/cm2に対
して、実使用保証温度70℃での10年後の残留分極密
度10μC/cm2を外挿で推定することができた。
As in this embodiment, by using PZT doped with P as the ferroelectric capacitor portion, an accelerated test of the memory retention characteristics is performed at a high temperature, and the
With respect to the initial residual polarization density of 15 μC / cm 2 when the V voltage was applied, the residual polarization density of 10 μC / cm 2 after 10 years at the actual use guarantee temperature of 70 ° C. was extrapolated.

【0032】上記実施例に於いて、Pドープ強誘電体膜
として、PZTを用いて説明したが、PbTiO3、K
NbO3、Pb(MnNb)O3等他のペロブスカイト結
晶構造を有する酸化物強誘電体でもよいし、又それら
に、ランタン(La)、ネオジウム(Nd)、ビスマス
(Bi)、ナイオビウム(Nb)、アンチモン(S
b)、タンタル(Ta)等をドーパントとして用いた酸
化物誘電体にPをドープしてもよい。
In the above embodiment, PZT was used as the P-doped ferroelectric film, but PbTiO 3 , K
Oxide ferroelectrics having other perovskite crystal structures such as NbO 3 and Pb (MnNb) O 3 may be used, or lanthanum (La), neodymium (Nd), bismuth (Bi), niobium (Nb), Antimony (S
b), P may be doped into an oxide dielectric using tantalum (Ta) or the like as a dopant.

【0033】本発明の誘電体素子の製造方法の第1実施
例を図2(a)〜(c)の製造工程断面図に基づいて説
明する。
A first embodiment of the method for manufacturing a dielectric element according to the present invention will be described with reference to the manufacturing process sectional views of FIGS.

【0034】図2(a)に示すよう、シリコン基板20
1上に層間絶縁膜として、二酸化珪素膜(SiO2)2
02を形成した後、密着層のTi膜203を介して下部
電極のPt204を形成し、その上にPb、Zr、T
i、Oを主成分とする非晶質の誘電体膜205を、例え
ばPbOを10%過剰に含むPb1.1(Zr0.5
0.5)O3.1をターゲットに用いた高周波マグネトロン
スパッタ法により形成する。
As shown in FIG. 2A, the silicon substrate 20
A silicon dioxide film (SiO 2 ) 2 as an interlayer insulating film on 1
02, a Pt 204 as a lower electrode is formed via a Ti film 203 as an adhesion layer, and Pb, Zr, T
An amorphous dielectric film 205 containing i and O as main components is made of Pb 1.1 (Zr 0.5 T
i 0.5 ) Formed by a high frequency magnetron sputtering method using O 3.1 as a target.

【0035】この非晶質の誘電体膜は、後述の結晶化ア
ニールにより強誘電体特性を示す多結晶のチタン酸ジル
コン酸鉛Pb(Zr0.5Ti0.5)O3、略してPZTに
なる基である。
This amorphous dielectric film is formed of polycrystalline lead zirconate titanate Pb (Zr 0.5 Ti 0.5 ) O 3 , which exhibits ferroelectric properties by crystallization annealing described later. is there.

【0036】SiO2202は、テトラ・エチル・オル
ト・シリケート(TEOS)のプラズマ化学気相成長法
で形成し、その膜厚を5000Åとした。
The SiO 2 202 was formed by plasma-enhanced chemical vapor deposition of tetra-ethyl-ortho-silicate (TEOS).

【0037】Ti膜203及びPt204は、直流スパ
ッタ法により成膜し、その膜厚はそれぞれ200Å、5
000Åとした。
The Ti film 203 and the Pt 204 are formed by a direct current sputtering method.
000Å.

【0038】非晶質の誘電体膜205の膜厚を5000
Åとした。
The thickness of the amorphous dielectric film 205 is set to 5000
Å

【0039】次に図2(b)に示すように、イオン注入
法により非晶質の誘電体膜205に不純物の燐(P)2
06をシリコン基板201に対して垂直に打ち込む。
Next, as shown in FIG. 2B, impurity phosphorus (P) 2 is added to the amorphous dielectric film 205 by ion implantation.
06 is implanted perpendicularly to the silicon substrate 201.

【0040】加速電圧を40KeV、打ち込み濃度を5
×1014/cm2とした。
The accelerating voltage is 40 KeV and the implantation concentration is 5
× 10 14 / cm 2 .

【0041】本条件で打ち込むと、ほとんどのP206
は、非晶質の誘電体膜205に打ち込まれ、下地のSi
2202まで到達しない。
When driven under these conditions, most of P206
Is implanted into the amorphous dielectric film 205 and the underlying Si
It does not reach O 2 202.

【0042】Pを打ち込んだ後、非晶質の誘電体膜20
5の結晶化アニールを行なう。
After the implantation of P, the amorphous dielectric film 20 is formed.
5 is performed for crystallization annealing.

【0043】アニールは、酸素雰囲気中、600℃の温
度で、1時間の熱処理とした。
Annealing was performed in an oxygen atmosphere at a temperature of 600 ° C. for one hour.

【0044】この熱処理により、膜厚5000Åのペロ
ブスカイト結晶構造を有する多結晶のPZT207を得
ることが出来た(図2(c))。
By this heat treatment, a polycrystalline PZT 207 having a perovskite crystal structure with a thickness of 5000 ° was obtained (FIG. 2C).

【0045】これに、上部電極として、膜厚2000
Å、サイズ100μm角の金(Au)を蒸着後、残留分
極密度を測ったところ、15μC/cm2であり、加速
試験の結果70℃、10年後の残留分極密度として10
μC/cm2が得られた。
Then, a film having a thickness of 2000 was used as the upper electrode.
Å, after deposition of gold (Au) having a size of 100 μm square, the remanent polarization density was measured to be 15 μC / cm 2.
μC / cm 2 was obtained.

【0046】次に、本発明の誘電体素子の製造方法の第
2実施例を図3(a)〜(c)の製造工程断面図に基づ
いて説明する。
Next, a description will be given of a second embodiment of the method for manufacturing a dielectric element according to the present invention with reference to FIGS.

【0047】図3(a)に示すよう、シリコン基板20
1上に層間絶縁膜として、二酸化珪素膜(SiO2)2
02を形成した後、密着層のTi膜203を介して下部
電極のPt204を形成し、その上にPb、Zr、T
i、Oを主成分とする非晶質の誘電体膜205を例えば
PbOを10%過剰に含むPb1.1(Zr0.5Ti0.5
3 .1をターゲットに用いた高周波マグネトロンスパッ
タ法により形成する。
As shown in FIG. 3A, the silicon substrate 20
A silicon dioxide film (SiO 2 ) 2 as an interlayer insulating film on 1
02, a Pt 204 as a lower electrode is formed via a Ti film 203 as an adhesion layer, and Pb, Zr, T
i, amorphous dielectric film 205, for example, a PbO 10% containing excess Pb 1.1 mainly composed of O (Zr 0.5 Ti 0.5)
The O 3 .1 formed by high-frequency magnetron sputtering using a target.

【0048】この非晶質の誘電体膜は、後述の結晶化ア
ニールにより強誘電体特性を示す多結晶のチタン酸ジル
コン酸鉛Pb(Zr0.5Ti0.5)O3、略してPZTに
なる基である。
This amorphous dielectric film is formed of polycrystalline lead zirconate titanate Pb (Zr 0.5 Ti 0.5 ) O 3 , which exhibits ferroelectric properties by crystallization annealing described later, and is a group that becomes PZT for short. is there.

【0049】SiO2202は、テトラ・エチル・オル
ト・シリケート(TEOS)のプラズマ化学気相成長法
で形成し、その膜厚を5000Åとした。
The SiO 2 202 was formed by plasma-enhanced chemical vapor deposition of tetra-ethyl-ortho-silicate (TEOS), and its film thickness was 5000 °.

【0050】Ti膜203及びPt204は、直流スパ
ッタ法により成膜し、その膜厚はそれぞれ200Å、5
000Åとした。
The Ti film 203 and the Pt 204 are formed by a direct current sputtering method, and their thickness is 200
000Å.

【0051】非晶質の誘電体膜205の膜厚を5000
Åとした。
The thickness of the amorphous dielectric film 205 is set to 5000
Å

【0052】引続き図3(b)に示すように、非晶質の
誘電体膜205を、酸素雰囲気中、600℃で1時間の
アニールにより、結晶化を行ない、多結晶のPZT20
7を形成する。
Subsequently, as shown in FIG. 3B, the amorphous dielectric film 205 is crystallized by annealing at 600 ° C. for 1 hour in an oxygen atmosphere to form a polycrystalline PZT20.
7 is formed.

【0053】次に図3(c)に示すように、イオン注入
法により非晶質の誘電体膜205に不純物の燐(P)2
06をシリコン基板201に対して垂直に打ち込む。
Next, as shown in FIG. 3C, the amorphous dielectric film 205 is doped with impurity phosphorus (P) 2 by ion implantation.
06 is implanted perpendicularly to the silicon substrate 201.

【0054】加速電圧を40KeV、打ち込み濃度を1
×1014/cm2とした。
The accelerating voltage is 40 KeV and the implantation concentration is 1
× 10 14 / cm 2 .

【0055】本条件で打ち込むと、ほとんどのP206
は、多結晶のPZT207に打ち込まれ、下地のSiO
2202まで到達しない。
When driven under these conditions, most of P206
Is implanted into polycrystalline PZT 207 and the underlying SiO 2
Do not reach 2 202.

【0056】これに、上部電極として、膜厚2000
Å、サイズ100μm角の金(Au)を蒸着後、残留分
極密度を測ったところ、15μC/cm2であり、加速
試験の結果70℃、10年後の残留分極密度として10
μC/cm2が得られた。
Then, a film having a thickness of 2000
Å, after deposition of gold (Au) having a size of 100 μm square, the remanent polarization density was measured to be 15 μC / cm 2.
μC / cm 2 was obtained.

【0057】上記第2実施例では、多結晶のPZT20
7の形成方法として、一度非晶質の誘電体膜を形成した
後の結晶化アニール処理によって形成したが、スパッタ
時の基板温度を600℃〜700℃程度に上げることに
より、スパッタ時に結晶質のPZTを作成することも可
能である。
In the second embodiment, the polycrystalline PZT20
As a forming method of 7, a crystallization annealing process is performed after forming an amorphous dielectric film once, but by increasing the substrate temperature at the time of sputtering to about 600 ° C. to 700 ° C. It is also possible to create PZT.

【0058】また、化学気相堆積法(CVD)を用いる
ことにより、堆積時に結晶質のPZTを作成することも
可能である。
Also, by using chemical vapor deposition (CVD), it is possible to form crystalline PZT at the time of deposition.

【0059】上記2つの実施例では、非晶質の誘電体膜
を形成方法として、高周波マグネトロンスパッタを用い
て説明したが、ゾルゲル法を用いても勿論良い。
In the above two embodiments, high frequency magnetron sputtering was used as a method for forming an amorphous dielectric film, but a sol-gel method may of course be used.

【0060】また、P206のシリコン基板201への
打ち込み角を垂直として説明したが、0度より大きく、
90度より小さい角度であれば何度の入射角で打ち込ん
でもよい。
Also, although the description has been made assuming that the implantation angle of P206 into the silicon substrate 201 is vertical, it is larger than 0 degree,
Any number of incident angles may be used as long as the angle is smaller than 90 degrees.

【0061】また、Pのドーピング方法として、P+
用いたイオン注入法を用いて説明したが、POCl3
用いた熱拡散法を用いてもよいし、Pの原料ガスである
PH3を分解したP+やH+等の陽イオンがすべて打ち込
まれるイオンドーピング法を用いても勿論良い。
Although the ion doping method using P + has been described as a doping method of P, a thermal diffusion method using POCl 3 may be used, or PH 3 which is a source gas of P may be used. Of course, an ion doping method in which all the decomposed cations such as P + and H + are implanted may be used.

【0062】また、誘電体素子の製造方法の実施例で、
不純物として、Pで説明したが、La、カルシウム(C
a)、ナイオビウム(Nb)、ネオジウム(Nd)、ビ
スマス(Bi)、アンチモン(Sb)、タンタル(T
a)等の不純物をドーピングしてもよい。
In an embodiment of the method for manufacturing a dielectric element,
As described above, P was used as an impurity, but La, calcium (C
a), niobium (Nb), neodymium (Nd), bismuth (Bi), antimony (Sb), tantalum (T
An impurity such as a) may be doped.

【0063】また、強誘電体膜としてPZTを用いて説
明したが、PbTiO3、KNbO3、Pb(MnNb)
3等他のペロブスカイト結晶構造を有する酸化物強誘
電体でもよい。
Although PZT has been described as the ferroelectric film, PbTiO 3 , KNbO 3 , Pb (MnNb)
Oxide ferroelectrics having another perovskite crystal structure such as O 3 may be used.

【0064】また、上記2つの実施例では、シリコン基
板上にキャパシタを形成したが、図1に示したように、
シリコン基板にトランジスタ等の能動素子が形成されて
いてもよい。
In the above two embodiments, the capacitor was formed on the silicon substrate. However, as shown in FIG.
An active element such as a transistor may be formed on a silicon substrate.

【0065】[0065]

【発明の効果】本発明の誘電体素子は、以上説明したよ
うに可動イオンのゲッタリング剤として誘電体中に不純
物としてPをドーピングすることにより、上記誘電体キ
ャパシタを備えたDRAMあるいは不揮発性メモリの実
使用保証条件に於いて、メモリ保持特性を10年以上と
格段に向上することができる効果を有する。
As described above, the dielectric element of the present invention is a DRAM or a non-volatile memory having the above-mentioned dielectric capacitor by doping P as an impurity in a dielectric as a gettering agent for mobile ions. Under the actual use guarantee conditions, there is an effect that the memory retention characteristics can be remarkably improved to 10 years or more.

【0066】本発明の誘電体素子の製造方法は、以上説
明したように誘電体の主成分と、不純物を独立に制御す
ることにより、不純物濃度の制御が容易であり、更にド
ーピングプロファイルも制御可能となり、誘電率、リー
ク電流、残留分極等の誘電体素子の特性を最適化するこ
とができ、更に最適条件を出すのに、大幅に、作業を短
縮できる効果を有する。
According to the method of manufacturing a dielectric element of the present invention, the impurity concentration can be easily controlled and the doping profile can be controlled by independently controlling the main component of the dielectric and the impurity as described above. Thus, the characteristics of the dielectric element such as the dielectric constant, the leak current, the remanent polarization, etc. can be optimized, and furthermore, there is an effect that the work can be greatly shortened to obtain the optimum conditions.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の誘電体素子の断面構造図である。FIG. 1 is a sectional structural view of a dielectric element of the present invention.

【図2】 本発明の誘電体素子の製造方法の第1実施例
を説明する製造工程断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process for explaining a first embodiment of the method for manufacturing a dielectric element according to the present invention.

【図3】 本発明の誘電体素子の製造方法の第2実施例
を説明する製造工程断面図である。
FIG. 3 is a manufacturing process sectional view for explaining a second embodiment of the method for manufacturing a dielectric element of the present invention.

【符号の説明】[Explanation of symbols]

101 シリコン基板 102 拡散層 103 SiO2ゲート膜 104 ゲート電極 105 白金下部電極 106 PドープPZT 107 白金上部電極 108 Ti膜 109 SiO2 110 SiO2 111 アルミ配線 201 シリコン基板 202 SiO2 203 Ti膜 204 白金下部電極 205 非晶質の誘電体膜 206 燐(P) 207 多結晶PZTReference Signs List 101 silicon substrate 102 diffusion layer 103 SiO 2 gate film 104 gate electrode 105 platinum lower electrode 106 P-doped PZT 107 platinum upper electrode 108 Ti film 109 SiO 2 110 SiO 2 111 aluminum wiring 201 silicon substrate 202 SiO 2 203 Ti film 204 platinum lower Electrode 205 Amorphous dielectric film 206 Phosphorus (P) 207 Polycrystalline PZT

フロントページの続き (56)参考文献 特開 平3−106064(JP,A) 特開 平4−80959(JP,A) 特開 平2−1154(JP,A) 特開 昭64−82557(JP,A) 特開 昭64−84656(JP,A) 特開 平4−177765(JP,A) 岡崎清,「第4版セラミック誘電体工 学(強誘電体物理学演習補足)」,日 本,学献社,1992年6月1日,pp. 335−336 岡崎清,「第4版セラミック誘電体工 学(強誘電体物理学演習補足)」,日 本,学献社,1992年6月1日,pp. 549−552 (58)調査した分野(Int.Cl.7,DB名) H01L 21/8242 H01L 21/822 H01L 27/04 H01L 27/105 H01L 27/108 Continuation of the front page (56) References JP-A-3-106064 (JP, A) JP-A-4-80959 (JP, A) JP-A-2-1154 (JP, A) JP-A 64-82557 (JP) , A) JP-A-64-84656 (JP, A) JP-A-4-177765 (JP, A) Kiyoshi Okazaki, "Fourth Edition Ceramic Dielectric Engineering (Supplementary Seminar on Ferroelectric Physics)", Japan , Gakudonsha, June 1, 1992, pp. 335-336 Kiyoshi Okazaki, "Fourth Edition Ceramic Dielectric Engineering (Supplementary Exercise in Ferroelectric Physics)", Japan, Gakudensha, June 1992. January 1, pp. 549-552 (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/8242 H01L 21/822 H01L 27/04 H01L 27/105 H01L 27/108

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に直接あるいは他の層を介
して非晶質の誘電体膜を形成する工程と、 熱拡散法、イオン注入法、イオンドーピング法のいずれ
かによって、前記誘電体膜に、ネオジウム(Nd)、ビ
スマス(Bi)、ナイオビウム(Nb)、タンタル(T
a)のいずれかの不純物をドーピングする工程と、 前記不純物をドーピングする工程の後に、前記不純物の
ドーピングされた前記誘電体膜を結晶化する工程とを含
むことを特徴とする誘電体素子の製造方法。
A step of forming an amorphous dielectric film on a semiconductor substrate directly or through another layer; and forming the amorphous dielectric film by a thermal diffusion method, an ion implantation method, or an ion doping method. Neodymium (Nd), bismuth (Bi), niobium (Nb), tantalum (T
a) doping with any of the impurities of a), and crystallizing the dielectric film doped with the impurities after the doping of the impurities. Method.
【請求項2】 半導体基板上に直接あるいは他の層を介
して非晶質の誘電体膜を形成する工程と、 前記非晶質の誘電体膜を結晶化する工程と、 前記誘電体膜の結晶化工程の後に、熱拡散法、イオン注
入法、イオンドーピング法のいずれかによって、前記結
晶化された誘電体膜に、ネオジウム(Nd)、ビスマス
(Bi)、ナイオビウム(Nb)、タンタル(Ta)の
いずれかの不純物をドーピングする工程とを含むことを
特徴とする誘電体素子の製造方法。
2. A step of forming an amorphous dielectric film directly or via another layer on a semiconductor substrate; a step of crystallizing the amorphous dielectric film; After the crystallization step, neodymium (Nd), bismuth (Bi), niobium (Nb), tantalum (Ta) is applied to the crystallized dielectric film by any one of a thermal diffusion method, an ion implantation method, and an ion doping method. Doping with any one of the above-mentioned impurities).
JP14952392A 1992-06-09 1992-06-09 Method for manufacturing dielectric element Expired - Fee Related JP3261735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14952392A JP3261735B2 (en) 1992-06-09 1992-06-09 Method for manufacturing dielectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14952392A JP3261735B2 (en) 1992-06-09 1992-06-09 Method for manufacturing dielectric element

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP11162682A Division JP2000004012A (en) 1999-06-09 1999-06-09 Manufacture of semiconductor memory device
JP11162683A Division JP2000004013A (en) 1999-06-09 1999-06-09 Dielectric device and manufacture memory device

Publications (2)

Publication Number Publication Date
JPH05343641A JPH05343641A (en) 1993-12-24
JP3261735B2 true JP3261735B2 (en) 2002-03-04

Family

ID=15477002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14952392A Expired - Fee Related JP3261735B2 (en) 1992-06-09 1992-06-09 Method for manufacturing dielectric element

Country Status (1)

Country Link
JP (1) JP3261735B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
JP4396857B2 (en) * 2005-08-30 2010-01-13 セイコーエプソン株式会社 Insulating target material manufacturing method
WO2009145272A1 (en) 2008-05-28 2009-12-03 三菱マテリアル株式会社 Composition for ferroelectric thin film formation, method for ferroelectric thin film formation, and ferroelectric thin film formed by the method
JP5526591B2 (en) * 2009-01-20 2014-06-18 三菱マテリアル株式会社 Composition for forming ferroelectric thin film, method for forming ferroelectric thin film, and ferroelectric thin film formed by the method
JP5526593B2 (en) * 2008-05-28 2014-06-18 三菱マテリアル株式会社 Composition for forming ferroelectric thin film, method for forming ferroelectric thin film, and ferroelectric thin film formed by the method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
岡崎清,「第4版セラミック誘電体工学(強誘電体物理学演習補足)」,日本,学献社,1992年6月1日,pp.335−336
岡崎清,「第4版セラミック誘電体工学(強誘電体物理学演習補足)」,日本,学献社,1992年6月1日,pp.549−552

Also Published As

Publication number Publication date
JPH05343641A (en) 1993-12-24

Similar Documents

Publication Publication Date Title
US6194228B1 (en) Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
JP3363301B2 (en) Ferroelectric thin film-coated substrate, method of manufacturing the same, and nonvolatile memory constituted by ferroelectric thin-film-coated substrate
US6352898B2 (en) Method of manufacturing a semiconductor memory device incorporating a capacitor therein
JPH1056145A (en) Method for manufacturing semiconductor integrated circuit device
JP3261735B2 (en) Method for manufacturing dielectric element
US6080593A (en) Method of manufacturing ferroelectric memory
JPH09232532A (en) Manufacturing method of ferroelectrics memory
JPH0621337A (en) Dielectric element
JPH08139292A (en) Thin film capacitor and semiconductor memory
JPH104181A (en) Ferroelectric element and semiconductor device
JP2001326337A (en) Method for manufacturing dielectric film, method for manufacturing capacitor and method for manufacturing semiconductor device
JP3292795B2 (en) Method for manufacturing semiconductor memory device
JP2000004012A (en) Manufacture of semiconductor memory device
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JP2000004013A (en) Dielectric device and manufacture memory device
JP3246483B2 (en) Method for manufacturing semiconductor device
KR100364793B1 (en) Method for crystallizing thin film of semiconductor device
JPH05343617A (en) Semiconductor storage device
KR100248810B1 (en) Ferroelectric capacitor and its manufacturing method
JP2002083937A (en) Ferroelectric film, semiconductor device, and method of manufacturing these
KR100436054B1 (en) Method for fabricating ferroelectric capacitor to increase remnant polarization and improve reliability related with fatigue, leakage current and data retention
JPH0823073A (en) Ferroelectric thin capacitor and manufacture thereof
JP3161461B2 (en) Dielectric element and semiconductor storage device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees