JP3161461B2 - Dielectric element and semiconductor storage device - Google Patents

Dielectric element and semiconductor storage device

Info

Publication number
JP3161461B2
JP3161461B2 JP18757299A JP18757299A JP3161461B2 JP 3161461 B2 JP3161461 B2 JP 3161461B2 JP 18757299 A JP18757299 A JP 18757299A JP 18757299 A JP18757299 A JP 18757299A JP 3161461 B2 JP3161461 B2 JP 3161461B2
Authority
JP
Japan
Prior art keywords
dielectric
film
electrode
composition ratio
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18757299A
Other languages
Japanese (ja)
Other versions
JP2000036570A (en
Inventor
勝人 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP18757299A priority Critical patent/JP3161461B2/en
Publication of JP2000036570A publication Critical patent/JP2000036570A/en
Application granted granted Critical
Publication of JP3161461B2 publication Critical patent/JP3161461B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、大容量半導体記憶装置
に使用される誘電体薄膜キャパシタ、又は、不揮発性半
導体記憶装置に用いられる強誘電体キャパシタの構造に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a dielectric thin film capacitor used for a large-capacity semiconductor memory device or a ferroelectric capacitor used for a nonvolatile semiconductor memory device.

【0002】[0002]

【従来の技術】従来、例えばインターナショナル・エレ
クトロン・デバイセズ・ミーティング(IEDM)テク
ニカルダイジェスト1990年、417項〜420項に
記載されていた様に、強誘電体メモリ装置等に使用され
る強誘電体キャパシタの強誘電体膜は1層構造となって
いた。
2. Description of the Related Art Conventionally, as described in International Electron Devices Meeting (IEDM) Technical Digest 1990, 417-420, ferroelectric capacitors used in ferroelectric memory devices and the like. Has a single-layer structure.

【0003】図2の強誘電体素子の断面構造図を基に従
来例を説明する。
A conventional example will be described based on a sectional structural view of a ferroelectric element shown in FIG.

【0004】すなわち、Pb(ZrXTi1-X)O3、略
してPZT膜201が上部電極202、下部電極203
で挟まれた構造をとっており、PZT膜201は、理想
的には上下電極に垂直方向に、均一な組成の薄膜で形成
されており、PZT膜201は、不純物がドーピングさ
れていないためp-型となっていた。
That is, Pb (Zr x Ti 1 -x) O 3 , abbreviated as a PZT film 201, is composed of an upper electrode 202 and a lower electrode 203.
The PZT film 201 is ideally formed of a thin film having a uniform composition in a direction perpendicular to the upper and lower electrodes. Since the PZT film 201 is not doped with impurities, -It was shaped.

【0005】一般的にアンドープPZTはp-型であ
る。
Generally, undoped PZT is p-type.

【0006】強誘電体記憶装置の情報の書き込みは、強
誘電体キャパシタ中の強誘電体膜の分極の向きにより行
なう。
The writing of information in the ferroelectric memory device is performed according to the direction of polarization of the ferroelectric film in the ferroelectric capacitor.

【0007】すなわち上部電極202が下部電極203
に対してプラスの電位となるようにPZT膜201の抗
電界以上のバイアスをかけたとき、分極の向きは下向き
であり、上記方向と逆向きにバイアスをかけたとき上向
きとなる。
That is, the upper electrode 202 is
When a bias equal to or higher than the coercive electric field of the PZT film 201 is applied so as to have a positive potential with respect to the above, the polarization direction is downward, and when a bias is applied in the opposite direction to the above direction, the polarization is upward.

【0008】この分極の向きが情報の0、1と対応して
いる。
[0008] The direction of this polarization corresponds to information 0 and 1.

【0009】[0009]

【発明が解決しようとする課題】しかし、強誘電体記憶
装置をDRAMと同じようにサイクル時間を100n
s、保証期間を10年とすると、最低1015回は書き換
えられるようにしなければならない。
However, a ferroelectric memory device has a cycle time of 100 n in the same manner as a DRAM.
s If the warranty period is 10 years, it must be rewritten at least 10 15 times.

【0010】従来の強誘電体キャパシタの構造では、分
極反転を繰り返すと、膜疲労を起こし、電極近傍でPZ
T中の酸素が拡散し電極と反応し、電極近傍でのPZT
中に酸素の空乏が出来、伝導型はn型に反転し、PZT
膜中あるいは電極との間に空間電荷領域が発生し、分極
が固定されてしまい、残留分極の大きさが小さくなった
り、リーク電流が増えてしまうという問題点を有してい
た。
In the structure of a conventional ferroelectric capacitor, repeated polarization reversal causes film fatigue, and the PZ near the electrode is reduced.
Oxygen in T diffuses and reacts with the electrode, and PZT near the electrode
Oxygen depletion occurs in the inside, the conductivity type is reversed to n-type, and PZT
There is a problem that a space charge region is generated in the film or between the electrode and the electrode, the polarization is fixed, the magnitude of the residual polarization is reduced, and the leak current is increased.

【0011】そこで、本発明は従来のこの様な課題を解
決しようとするもので、その目的とするところは、強誘
電体薄膜を例えば3層構造として、電極界面での鉛組成
比を増やしてやり、酸素拡散を起こりにくくすることに
より、書換え回数を1015回としても、空間電荷領域の
発生を抑え、分極の固定を抑制することにより、保証期
間10年以上の強誘電体記憶装置を提供することであ
る。
Therefore, the present invention is intended to solve such a conventional problem. The purpose of the present invention is to increase the lead composition ratio at the electrode interface by forming the ferroelectric thin film into, for example, a three-layer structure. Suppress the occurrence of oxygen diffusion, suppress the generation of space charge regions even when the number of rewrites is 10 15 , and suppress the polarization fixation, thereby providing a ferroelectric memory device with a warranty period of 10 years or more. It is to be.

【0012】上記では強誘電体膜が3層構造と述べた
が、強誘電体膜の厚さ方向に対して、電極界面近傍のB
格子の元素の組成比に対するA格子の元素の組成比が中
央部と異なっていれば良いので、組成比が徐々に深さ方
向に変化していても勿論良い。ここでは、B格子の原子
とは、ジルコニウム(Zr)及びチタン(Ti)のこと
を言い、A格子の原子とは、鉛(Pb)のことを言う。
In the above description, the ferroelectric film has a three-layer structure.
Since the composition ratio of the element of the lattice A to the composition ratio of the element of the lattice may be different from that of the central portion, the composition ratio may naturally change gradually in the depth direction. Here, the atoms of the B lattice refer to zirconium (Zr) and titanium (Ti), and the atoms of the A lattice refer to lead (Pb).

【0013】[0013]

【課題を解決するための手段】本発明の請求項1にかか
る誘電体素子は、一般式ABO3で表されるペロブスカ
イト結晶構造を有する酸化物誘電体が、2つの電極によ
って挟まれた構造を有する誘電体素子において、前記2
つの電極のうち少なくとも一方の電極近傍における前記
酸化物誘電体の組成比と、前記酸化物誘電体の深さ方向
において前記電極近傍よりも中央の位置における前記酸
化物誘電体の組成比とを異なるように形成されてなると
ともに、前記酸化物誘電体の組成比が少なくとも一方の
電極に向って階段状に変化してなることを特徴とする。
また、本発明の請求項2にかかる誘電体素子は、一般式
ABO3で表されるペロブスカイト結晶構造を有する酸
化物誘電体が、2つの電極によって挟まれた構造を有す
る誘電体素子において、前記2つの電極のうち少なくと
も一方の電極近傍における前記酸化物誘電体の組成比
と、前記酸化物誘電体の深さ方向において前記電極近傍
よりも中央の位置における前記酸化物誘電体の組成比と
を異なるように形成されてなるとともに、前記酸化物誘
電体の組成比が前記少なくとも一方の電極に向って徐々
に変化してなることを特徴とする。また、本発明の請求
項3にかかる半導体記憶装置は、請求項1または2記載
の誘電体素子を具備することを特徴とする。
The dielectric element according to claim 1 of the present invention has a structure in which an oxide dielectric having a perovskite crystal structure represented by the general formula ABO 3 is sandwiched between two electrodes. A dielectric element having
The composition ratio of the oxide dielectric near at least one of the two electrodes is different from the composition ratio of the oxide dielectric at a position closer to the center than the vicinity of the electrode in the depth direction of the oxide dielectric. And the composition ratio of the oxide dielectric is at least one of
It is characterized by being changed stepwise toward the electrode .
The dielectric element according to claim 2 of the present invention is a dielectric element having a structure in which an oxide dielectric having a perovskite crystal structure represented by the general formula ABO 3 is sandwiched between two electrodes. The composition ratio of the oxide dielectric in the vicinity of at least one of the two electrodes, and the composition ratio of the oxide dielectric in the center in the depth direction of the oxide dielectric near the electrode. It is formed differently, and the oxide
The composition ratio of the electric body is gradually changed toward at least one of the electrodes. According to a third aspect of the present invention, there is provided a semiconductor memory device including the dielectric element according to the first or second aspect.

【0014】[0014]

【0015】[0015]

【0016】[0016]

【0017】[0017]

【作用】従来の強誘電体キャパシタの構造では、分極反
転を繰り返すと、膜疲労を起こし、書換え回数を1015
回、すなわち保証期間10年以上の強誘電体記憶装置を
提供することはできなかった。
In the structure of the conventional ferroelectric capacitor, repeated polarization reversal causes film fatigue and reduces the number of rewrites to 10 15
In other words, a ferroelectric memory device with a warranty period of 10 years or more could not be provided.

【0018】その原因は以下のようである。The cause is as follows.

【0019】ノンドープPZTの伝導型は、p-型であ
り、PZT膜中から酸素が欠乏すると伝導型が、n-型
になってしまう。
The conductivity type of non-doped PZT is p-type, and when oxygen is deficient in the PZT film, the conductivity type becomes n-type.

【0020】分極反転を繰り返すと、電極近傍で、酸素
が電極側に拡散し、界面で電極と反応してしまう。
When the polarization inversion is repeated, oxygen diffuses toward the electrode near the electrode and reacts with the electrode at the interface.

【0021】その結果、PZT膜は、電極近傍で酸素欠
乏が生じ、伝導型がn-型となる。
As a result, in the PZT film, oxygen deficiency occurs near the electrode, and the conductivity type becomes n-type.

【0022】電極近傍でのPZT膜の伝導型の反転によ
り、膜中にpn接合ができ、空間電荷が発生し、分極が
固定されてしまう。
Due to the reversal of the conduction type of the PZT film near the electrode, a pn junction is formed in the film, space charges are generated, and the polarization is fixed.

【0023】更に、電極との界面でも空間電荷が発生
し、分極が固定されてしまうことにより、見かけ上スイ
ッチング電荷量が減少してしまう。
Further, space charge is generated also at the interface with the electrode, and the polarization is fixed, so that the amount of switching charge apparently decreases.

【0024】そこで、本発明では、あらかじめ電極近傍
のPZT膜の鉛(Pb)の組成比を中央部より多くして
おき、分極反転を繰り返しても、電極付近で酸素空乏が
発生しにくい様にしておくのである。
Therefore, in the present invention, the lead (Pb) composition ratio of the PZT film near the electrode is set to be larger than that at the center in advance so that oxygen depletion is hardly generated near the electrode even when the polarization inversion is repeated. Keep it.

【0025】そうすれば、PZT膜の伝導型が変わるこ
とはなく、膜中に空間電荷が発生しないので、書換えを
繰り返しても分極が固定されることはなく、スイッチン
グ電荷量の減少もない。
Then, since the conduction type of the PZT film does not change and no space charge is generated in the film, the polarization is not fixed even if rewriting is repeated, and the switching charge amount does not decrease.

【0026】[0026]

【実施例】本発明の第1実施例を図1(a)の誘電体素
子の断面構造図及び図1(b)の深さ方向組成分布図に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to a sectional structural view of a dielectric device shown in FIG. 1A and a composition distribution diagram in a depth direction shown in FIG. 1B.

【0027】101は下部白金(Pt)電極、102は
膜厚400ÅのPb1.2(Zr0.5Ti0.5)O3膜、10
3は膜厚4000ÅのPb(Zr0.5Ti0.5)O3膜、
104は膜厚400Åの第2のPb1.2(Zr0.5Ti
0.5)O3膜であり、105は上部白金電極である。
Reference numeral 101 denotes a lower platinum (Pt) electrode; 102, a Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 film having a thickness of 400 Å;
3 is a Pb (Zr 0.5 Ti 0.5 ) O 3 film having a thickness of 4000Å,
104 denotes a second Pb 1.2 (Zr 0.5 Ti
0.5 ) O 3 film, 105 is an upper platinum electrode.

【0028】下部白金電極101、上部白金電極105
ともに、その膜厚を5000Åとした。
Lower platinum electrode 101, upper platinum electrode 105
In both cases, the film thickness was 5000 °.

【0029】図1(b)を見ると良く分かるように、Z
rとTiの組成比に対するPbの組成比は、PZT膜の
中央部では1.0、電極近傍では、1.2と大きくなっ
ている。
As can be seen clearly from FIG.
The composition ratio of Pb to the composition ratio of r and Ti is as large as 1.0 at the center of the PZT film and as large as 1.2 near the electrode.

【0030】図3に、図1の誘電体素子を、電界効果型
トランジスタが集積された基板上に、電荷蓄積用キャパ
シタとして集積化した実施例の構造断面図を示す。
FIG. 3 is a structural sectional view of an embodiment in which the dielectric element of FIG. 1 is integrated as a charge storage capacitor on a substrate on which a field effect transistor is integrated.

【0031】301がシリコン基板、302がイオン注
入と熱処理によって形成された拡散層であり、303
が、多結晶シリコンとタングステンシリサイド(WS
i)によって形成されたゲート電極であり、電界効果型
トランジスタの主要部を形成している。
Reference numeral 301 denotes a silicon substrate; 302, a diffusion layer formed by ion implantation and heat treatment;
Is polycrystalline silicon and tungsten silicide (WS
The gate electrode formed according to i), which forms the main part of the field effect transistor.

【0032】304は、アルミ配線であり、上部電極1
05と拡散層302を接続している。
Reference numeral 304 denotes an aluminum wiring, and the upper electrode 1
05 and the diffusion layer 302.

【0033】書き換えを繰り返したとき、第1及び第2
Pb1.2(Zr0.5Ti0.5)O3膜102、104のPb
が化学量論的組成比より、多いために、PZT膜中の酸
素の電極への拡散は、起こらないか又は従来に比較し
て、非常に起こりにくい。
When rewriting is repeated, the first and second
Pb of Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 films 102 and 104
Is higher than the stoichiometric composition ratio, so that diffusion of oxygen in the PZT film to the electrode does not occur or is very unlikely to occur as compared with the related art.

【0034】その結果、PZT膜中および、PZTと電
極界面での空間電荷の発生が抑制され、分極が固定され
ることもないため、図6の書換え回数に対するスイッチ
ング電荷の変化のグラフに示すように、従来例に比べて
スイッチング電荷量の減少が、はるかに小さい。
As a result, the generation of space charge in the PZT film and at the interface between the PZT and the electrode is suppressed, and the polarization is not fixed. Therefore, as shown in the graph of the change in switching charge with respect to the number of rewrites in FIG. In addition, the reduction of the switching charge amount is much smaller than in the conventional example.

【0035】ここではキャパシタの大きさを100μm
×100μmとし、5Vのバイアス電圧とした。
Here, the size of the capacitor is set to 100 μm.
× 100 μm and a bias voltage of 5V.

【0036】白丸が従来の1層キャパシタを用いた場合
で黒丸が本発明の実施例で示した3層キャパシタを用い
た場合である。
The open circles indicate the case where the conventional one-layer capacitor is used, and the black circles indicate the case where the three-layer capacitor shown in the embodiment of the present invention is used.

【0037】本実施例では、1015回書換え後に於いて
もスイッチング電荷の大きさの減少がほとんど無いこと
が推定される。
In this embodiment, it is estimated that there is almost no decrease in the magnitude of the switching charge even after rewriting 10 15 times.

【0038】更に、リーク電流は、1012回書換え後に
於て、従来5Vで100μA/cm2以上であったが、
本実施例では、8μA/cm2と良好であった。
[0038] Moreover, leakage current, At a later rewriting 10 12 times, but was a conventional 5V at 100 .mu.A / cm 2 or more,
In the present example, it was as good as 8 μA / cm 2 .

【0039】上記実施例で示したキャパシタの製造方法
としては例えば、以下のようである。
The method of manufacturing the capacitor shown in the above embodiment is, for example, as follows.

【0040】高周波マグネトロンスパッタを用いる場
合、2つのスパッタチャンバーを用意し、第1のチャン
バーのターゲットとしてPb(Zr0.5Ti0.5)O3
使用し、第2のチャンバーのターゲットとして、を使用
する。
When high-frequency magnetron sputtering is used, two sputtering chambers are prepared, Pb (Zr 0.5 Ti 0.5 ) O 3 is used as a target of the first chamber, and a target of the second chamber is used.

【0041】そして、MOSトランジスタが集積された
シリコン基板上に下部Pt電極101を形成し、第2、
第1、第2のチャンバーでそれぞれPZT膜102、1
03、104を連続してスパッタで形成する。
Then, a lower Pt electrode 101 is formed on a silicon substrate on which MOS transistors are integrated,
In the first and second chambers, the PZT films 102, 1
03 and 104 are continuously formed by sputtering.

【0042】高周波マグネトロンスパッタを用いたとき
の別の実施例として、1つのターゲットを用いても、ス
パッタ条件を変更することによって上記3層キャパシタ
を作成することは可能である。
As another embodiment using high-frequency magnetron sputtering, it is possible to produce the above three-layer capacitor by changing the sputtering conditions even when using one target.

【0043】例えばターゲットにPb1.2(Zr0.5Ti
0.5)O3を用いて、Pb1.2(Zr0.5Ti0.5)O3膜1
02、104を作成するときは、スパッタ中のガス圧力
を12mTorrとし、Pb(Zr0.5Ti0.5)O3
103を作成するときには、スパッタ中のガス圧力を1
6mTorrとする。
For example, Pb 1.2 (Zr 0.5 Ti
0.5 ) O 3 to form a Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 film 1
02 and 104, the gas pressure during sputtering is 12 mTorr, and when the Pb (Zr 0.5 Ti 0.5 ) O 3 film 103 is formed, the gas pressure during sputtering is 1 mTorr.
6 mTorr.

【0044】もちろん高周波パワーなど他のスパッタ条
件を変えても、膜の組成を変えることは可能である。
Of course, it is possible to change the composition of the film by changing other sputtering conditions such as high frequency power.

【0045】他の製造方法としては、ゾルーゲル法があ
る。
As another manufacturing method, there is a sol-gel method.

【0046】すなわち、PZTの原料として例えばP
b、Zr、Tiの金属アルコキシドを用いるが、ゾル溶
液中の組成比をあらかじめ変えた液を作っておき、3回
以上の塗布及びベークを繰り返し行えばよい。
That is, as a raw material for PZT, for example, P
Although metal alkoxides of b, Zr, and Ti are used, a solution in which the composition ratio in the sol solution is changed in advance is prepared, and the application and baking may be repeated three or more times.

【0047】更に別の製造方法として有機金属気相成長
法(MOCVD)がある。
As another manufacturing method, there is a metal organic chemical vapor deposition (MOCVD) method.

【0048】この場合はガスの切り替えだけで3層構造
が製造できる。
In this case, a three-layer structure can be manufactured only by switching the gas.

【0049】Pb、Zr、Tiを主原料とする有機金属
原料をそれぞれバブラーに用意し、各バブラーの供給す
る窒素ガスの流量を流量制御装置で制御することによ
り、所望の3層構造PZT薄膜を得ることができる。
An organic metal raw material containing Pb, Zr, and Ti as main raw materials is prepared in a bubbler, and the flow rate of the nitrogen gas supplied from each bubbler is controlled by a flow control device, whereby a desired three-layer PZT thin film is formed. Obtainable.

【0050】すなわちPb(Zr0.5Ti0.5)O3膜1
03を堆積するときは、Pb1.2(Zr0.5Ti0.5)O3
102及びPb1.2(Zr0.5Ti0.5)O3104を堆積
するときより、Pbバブラーに供給する窒素ガスの流量
を所望の量だけ減らせばよい。 すなわち、本発明は、
誘電体キャパシタの積層構造に関するものであり、製造
方法は上記に示すいずれの方法でもよいし、もちろんイ
オン・ビーム・スパッタ、レーザ蒸着法等他の方法でも
よい。
That is, the Pb (Zr 0.5 Ti 0.5 ) O 3 film 1
When depositing 03, Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3
The flow rate of the nitrogen gas supplied to the Pb bubbler may be reduced by a desired amount as compared with the case where 102 and Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 104 are deposited. That is, the present invention
The present invention relates to a laminated structure of a dielectric capacitor, and the manufacturing method may be any of the methods described above, or may be another method such as ion beam sputtering or laser vapor deposition.

【0051】次に本発明の第2実施例を図4(a)の誘
電体素子の断面構造図及び図4(b)深さ方向組成分布
図に基づいて説明する。
Next, a second embodiment of the present invention will be described with reference to the sectional structural view of the dielectric element of FIG. 4A and the composition distribution diagram in the depth direction of FIG. 4B.

【0052】第1実施例とことなるところは、PZT膜
401の組成比が階段状に変化しているのではなく、図
4(b)に示すようPZT膜401中央部から上下の電
極105、101に向かって、徐々に変化している点で
ある。
The difference from the first embodiment is that the composition ratio of the PZT film 401 does not change stepwise, but rather, as shown in FIG. It is a point that gradually changes toward 101.

【0053】効果としては、第1実施例と全く同じであ
る。
The effect is exactly the same as that of the first embodiment.

【0054】製造方法としても、第1の実施例で示した
製造方法を応用することで可能である。
As a manufacturing method, it is possible to apply the manufacturing method shown in the first embodiment.

【0055】例えば、1つのターゲットを使った高周波
マグネトロンスパッタ法を用いる場合を説明する。ター
ゲット組成をとした場合、PZT膜401のスパッタ中
に徐々にガス圧力を変化させればよい。
For example, a case where a high-frequency magnetron sputtering method using one target is used will be described. When the target composition is set, the gas pressure may be gradually changed during the sputtering of the PZT film 401.

【0056】すなわち、最初16mTorrとし、徐々
にガス圧力を12mTorrに減ずることにより、膜中
の組成をPb1.2(Zr0.5Ti0.5)O3からPb(Zr
0.5Ti0.5)O3に徐々に変化させることが出来る。
That is, the composition in the film is changed from Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 to Pb (Zr) by initially setting the pressure to 16 mTorr and gradually reducing the gas pressure to 12 mTorr.
0.5 Ti 0.5 ) O 3 can be gradually changed.

【0057】次に、PZT膜中央部の組成の一様な領域
を形成する間、ガス圧力を12mTorrに固定した
後、徐々にガス圧力を16mTorrに増加させること
により、膜中の組成をPb(Zr0.5Ti0.5)O3から
Pb1.2(Zr0.5Ti0.5)O3に徐々に変化させること
が出来る。
Next, while forming a uniform composition region in the center of the PZT film, the gas pressure was fixed at 12 mTorr, and then the gas pressure was gradually increased to 16 mTorr to change the composition in the film to Pb ( Zr 0.5 Ti 0.5 ) O 3 can be gradually changed to Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 .

【0058】もちろんMOCVD等他の方法を用いても
よい。
Of course, other methods such as MOCVD may be used.

【0059】本発明の第3実施例を図5(a)の誘電体
素子の断面構造図及び図5(b)の深さ方向組成分布図
に基づいて説明する。
A third embodiment of the present invention will be described with reference to the sectional structural view of the dielectric element shown in FIG. 5A and the composition distribution in the depth direction shown in FIG. 5B.

【0060】この例では、上下電極101、105で挟
まれた誘電体材料が、強誘電体であるPZTではなく常
誘電体であるチタン酸ストロンチウム(SrTiO3
である。
In this example, the dielectric material sandwiched between the upper and lower electrodes 101 and 105 is not PZT which is a ferroelectric, but strontium titanate (SrTiO 3 ) which is a paraelectric.
It is.

【0061】強誘電体ではないため、分極による記録は
できないが、比誘電率が200と二酸化珪素(Si
2)膜の3.9に比べて大きいため、64Mビットあ
るいは256MビットDRAMの電荷蓄積キャパシタと
しての応用が可能である。
Since it is not a ferroelectric, it cannot be recorded by polarization, but has a relative dielectric constant of 200 and silicon dioxide (Si).
Since it is larger than 3.9 of the O 2 ) film, it can be applied as a charge storage capacitor of a 64 Mbit or 256 Mbit DRAM.

【0062】この場合は、図5(b)に示すように、T
iに対するSrの組成比が、SrTiO3薄膜の中央部
で大きくなっており、電極近傍で小さくなっている。
In this case, as shown in FIG.
The composition ratio of Sr to i increases at the center of the SrTiO 3 thin film and decreases near the electrode.

【0063】すなわち、誘電体膜の組成比は、下部電極
101側から順に、Sr0.9TiO3層501、SrTi
3層502、Sr0.9TiO3層503となっている。
That is, the composition ratio of the dielectric film is such that the Sr 0.9 TiO 3 layer 501 and the SrTi
An O 3 layer 502 and a Sr 0.9 TiO 3 layer 503 are provided.

【0064】DRAMとして使用するために、キャパシ
タにかかる電界は一方向のみであるため、上下電極のど
ちらか一方の電極近傍の誘電体組成のみ変化させても勿
論良い。
Since the electric field applied to the capacitor is used only in one direction for use as a DRAM, only the dielectric composition near one of the upper and lower electrodes may be changed.

【0065】例えば、上部電極105の電位を下部電極
101に対してプラス電位にして、DRAMキャパシタ
として用いる場合には、Sr0.9TiO3層503だけが
必要であり、Sr0.9TiO3層501はなくてもよい。
For example, when the potential of the upper electrode 105 is set to a positive potential with respect to the lower electrode 101 to be used as a DRAM capacitor, only the Sr 0.9 TiO 3 layer 503 is necessary, and the Sr 0.9 TiO 3 layer 501 is not provided. You may.

【0066】本実施例に於て、誘電体薄膜として、PZ
T、SrTiO3を用いて説明したが、BaTiO3、P
bTiO3、KNbO3、Pb(MnNb)O3、(Ba
Sr)TiO3等他のABO3型ペロブスカイト結晶構造
を有する酸化物強誘電体または酸化物常誘電体膜でもよ
い。
In this embodiment, PZ was used as the dielectric thin film.
T, SrTiO 3 was used for explanation, but BaTiO 3 , P
bTiO 3 , KNbO 3 , Pb (MnNb) O 3 , (Ba
An oxide ferroelectric or oxide paraelectric film having another ABO 3 type perovskite crystal structure such as Sr) TiO 3 may be used.

【0067】又、それらに、ランタン(La)、ネオジ
ウム(Nd)、ビスマス(Bi)、ナイオビウム(N
b)、アンチモン(Sb)、タンタル(Ta)等をドー
パントとして用いてもよい。
In addition, lanthanum (La), neodymium (Nd), bismuth (Bi), and niobium (N
b), antimony (Sb), tantalum (Ta) or the like may be used as a dopant.

【0068】更に、上記実施例では、主に誘電体膜中の
組成比を、上下の電極近傍で誘電体中央部と変えていた
が、上下電極のいずれか一方の電極近傍の組成比のみを
変えても効果はある。
Further, in the above embodiment, the composition ratio in the dielectric film is changed mainly in the vicinity of the upper and lower electrodes and in the center of the dielectric film. Changing it has an effect.

【0069】[0069]

【発明の効果】本発明の半導体記憶装置は、以上説明し
たように強誘電体膜あるいは高誘電率一般式ABO3
表わされるペロブスカイト結晶構造を有する酸化物誘電
体が、2つの電極によって挟まれた構造を有する誘電体
素子に於て、B格子の元素の組成比に対するA格子の元
素の組成比を、前記2つの電極の少なくとも一方の電極
近くで、前記誘電体中央部と変えることにより、書換え
を繰り返しても、誘電体膜の電極近傍での酸素空乏の発
生が抑えられ、分極反転によるスイッチング電荷量の減
少を防ぐことができるので、信頼性の良い誘電体素子を
提供でき、更に、リーク電流も従来の10分の1程度に
抑えられるとともに、この誘電体素子を能動素子の形成
された基板上に集積化することにより、1015回の書き
換えも可能な信頼性に優れた大容量半導体記憶装置を提
供することができると言った効果を有する。
As described above, in the semiconductor memory device of the present invention, a ferroelectric film or an oxide dielectric having a perovskite crystal structure represented by the general formula ABO 3 having a high dielectric constant is sandwiched between two electrodes. In the dielectric element having the above structure, by changing the composition ratio of the element of the A lattice to the composition ratio of the element of the B lattice, near at least one of the two electrodes, with the central part of the dielectric, Even if rewriting is repeated, the generation of oxygen depletion near the electrodes of the dielectric film is suppressed, and a decrease in the amount of switching charges due to polarization inversion can be prevented, so that a reliable dielectric element can be provided. with the leakage current can be suppressed to about one conventional 10 minutes, by integrated on a substrate formed of an active element of the dielectric element, 10 15 times the rewritable possible trust It has the effect of said to be able to provide a good mass semiconductor memory device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)本発明の第1実施例を示す誘電体素子の
断面構造図である。 (b)その深さ方向組成分布図である。
FIG. 1 (a) is a sectional structural view of a dielectric element showing a first embodiment of the present invention. (B) is a composition distribution diagram in the depth direction.

【図2】従来の誘電体素子の断面構造図である。FIG. 2 is a sectional structural view of a conventional dielectric element.

【図3】本発明の第1実施例の誘電体素子を半導体基板
上に集積化した半導体記憶装置の断面構造図である。
FIG. 3 is a sectional structural view of a semiconductor memory device in which the dielectric element according to the first embodiment of the present invention is integrated on a semiconductor substrate.

【図4】(a)本発明の第2実施例を示す誘電体素子の
断面構造図である。 (b)その深さ方向組成分布図である。
FIG. 4 (a) is a sectional structural view of a dielectric element showing a second embodiment of the present invention. (B) is a composition distribution diagram in the depth direction.

【図5】(a)本発明の第3実施例を示す誘電体素子の
断面構造図である。 (b)その深さ方向組成分布図である。
FIG. 5A is a sectional structural view of a dielectric element showing a third embodiment of the present invention. (B) is a composition distribution diagram in the depth direction.

【図6】本発明の第1実施例の誘電体素子の書き換え回
数に対するスイッチング電荷量の変化を示すグラフであ
る。
FIG. 6 is a graph showing a change in a switching charge amount with respect to the number of times of rewriting of the dielectric element according to the first embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101 下部白金電極 102 Pb1.2(Zr0.5Ti0.5)O3膜 103 P
b(Zr0.5Ti0.5)O3膜 104 Pb1.2(Zr0.5Ti0.5)O3膜 105 上
部白金電極 201 PZT膜 202 上部電極 203 下部電極 301 シリコン基板 302 拡散層 303 ゲート電極 304 アルミ配線 401 PZT膜 501 Sr0.9TiO3層 502 SrTiO3層 503 Sr0.9TiO3
101 lower platinum electrode 102 Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 film 103 P
b (Zr 0.5 Ti 0.5 ) O 3 film 104 Pb 1.2 (Zr 0.5 Ti 0.5 ) O 3 film 105 Upper platinum electrode 201 PZT film 202 Upper electrode 203 Lower electrode 301 Silicon substrate 302 Diffusion layer 303 Gate electrode 304 Aluminum wiring 401 PZT film 501 Sr 0.9 TiO 3 layer 502 SrTiO 3 layer 503 Sr 0.9 TiO 3 layer

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一般式ABO3で表されるペロブスカイ
ト結晶構造を有する酸化物誘電体が、2つの電極によっ
て挟まれた構造を有する誘電体素子において、 前記2つの電極のうち少なくとも一方の電極近傍におけ
る前記酸化物誘電体の組成比と、前記酸化物誘電体の深
さ方向において前記電極近傍よりも中央の位置における
前記酸化物誘電体の組成比とを異なるように形成されて
なるとともに、前記酸化物誘電体の組成比が少なくとも一方の電極に向
って 階段状に変化してなることを特徴とする誘電体素
子。
1. A dielectric element having a structure in which an oxide dielectric having a perovskite crystal structure represented by a general formula ABO 3 is sandwiched between two electrodes, wherein at least one of the two electrodes is in the vicinity of at least one of the electrodes. wherein the composition ratio of the oxide dielectric, with the composed formed differently and the composition ratio of the oxide dielectric in the middle position than the electrode neighborhood in the depth direction of the oxide dielectric in the If the composition ratio of the oxide dielectric is at least one of the electrodes
The dielectric element characterized by comprising changing stepwise me.
【請求項2】 一般式ABO3で表されるペロブスカイ
ト結晶構造を有する酸化物誘電体が、2つの電極によっ
て挟まれた構造を有する誘電体素子において、 前記2つの電極のうち少なくとも一方の電極近傍におけ
る前記酸化物誘電体の組成比と、前記酸化物誘電体の深
さ方向において前記電極近傍よりも中央の位置における
前記酸化物誘電体の組成比とを異なるように形成されて
なるとともに、前記酸化物誘電体の 組成比が前記少なくとも一方の電極
に向って徐々に変化してなることを特徴とする誘電体素
子。
2. A dielectric element having a structure in which an oxide dielectric having a perovskite crystal structure represented by a general formula ABO 3 is sandwiched between two electrodes, wherein a vicinity of at least one of the two electrodes is provided. wherein the composition ratio of the oxide dielectric, with the composed formed differently and the composition ratio of the oxide dielectric in the middle position than the electrode neighborhood in the depth direction of the oxide dielectric in the A dielectric element, wherein a composition ratio of an oxide dielectric gradually changes toward at least one of the electrodes.
【請求項3】 請求項1または2記載の誘電体素子を具
備することを特徴とする半導体記憶装置。
3. A semiconductor memory device comprising the dielectric element according to claim 1.
JP18757299A 1992-07-01 1999-07-01 Dielectric element and semiconductor storage device Expired - Lifetime JP3161461B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18757299A JP3161461B2 (en) 1992-07-01 1999-07-01 Dielectric element and semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18757299A JP3161461B2 (en) 1992-07-01 1999-07-01 Dielectric element and semiconductor storage device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4174116A Division JPH0621337A (en) 1992-07-01 1992-07-01 Dielectric element

Publications (2)

Publication Number Publication Date
JP2000036570A JP2000036570A (en) 2000-02-02
JP3161461B2 true JP3161461B2 (en) 2001-04-25

Family

ID=16208456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18757299A Expired - Lifetime JP3161461B2 (en) 1992-07-01 1999-07-01 Dielectric element and semiconductor storage device

Country Status (1)

Country Link
JP (1) JP3161461B2 (en)

Also Published As

Publication number Publication date
JP2000036570A (en) 2000-02-02

Similar Documents

Publication Publication Date Title
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
JPH10242426A (en) Capacitor structure of semiconductor memory cell and its manufacture
JPH11330411A (en) Semiconductor storage device and its manufacture
US6190924B1 (en) Apparatus and method to form ferroelectric capacitors having low dielectric loss
JPH0621337A (en) Dielectric element
JP2000068466A (en) Semiconductor memory device
US6084260A (en) Semiconductor storage device and method for manufacturing the same
JP4164700B2 (en) Ferroelectric memory and manufacturing method thereof
US6107105A (en) Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material
KR20020016345A (en) Semiconductor device comprising ferroelectric capacitor and method of manufacturing the same
US6080593A (en) Method of manufacturing ferroelectric memory
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP3246483B2 (en) Method for manufacturing semiconductor device
JP2001237402A (en) Structured metal oxide containing layer, and method of manufacturing semiconductor structure element
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JP3161461B2 (en) Dielectric element and semiconductor storage device
JP3261735B2 (en) Method for manufacturing dielectric element
JP3232661B2 (en) Semiconductor storage device
JPH05190798A (en) Ferroelectric element
JPH0513676A (en) Semiconductor device
JP3127086B2 (en) Semiconductor memory device
JP2002083937A (en) Ferroelectric film, semiconductor device, and method of manufacturing these
KR100436054B1 (en) Method for fabricating ferroelectric capacitor to increase remnant polarization and improve reliability related with fatigue, leakage current and data retention
KR100363393B1 (en) Ndro-fram memory cell device and the fabrication method there of
JP4234234B2 (en) Thin film formation method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12