JP3252823B2

JP3252823B2 - Ａｔｍネットワークの時間ベース・スケジューラ・アーキテクチャ及び方法

Info

Publication number: JP3252823B2
Application number: JP6127399A
Authority: JP
Inventors: ファンルイクシュー; マークブライアン; ラママーシーゴパラクリシナン; イシイアレクサンダー
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-03-18
Filing date: 1999-03-09
Publication date: 2002-02-04
Anticipated expiration: 2019-03-09
Also published as: EP0944208A2; EP1489791A3; DE69931302T2; US6389019B1; EP1562335A3; EP1562335A2; DE69931302D1; EP0944208B1; EP1489791A2; EP0944208A3; JPH11317743A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭネットワー
クにおいて、セルストリームのスケジューリングを行う
スケジューラ装置に関する。より具体的に言えば、本発
明は、異なるサービス品質（ＱｏＳ）要件を有するセル
を供給するストリーム待ち行列をスケジューリングし、
且つ、ＡＴＭスイッチ内のボトルネックにおける輻輳を
回避するように伝送速度をシェーピングするスケジュー
ラ装置及び方法に関する。

【０００２】

【従来の技術】通常、スケジューラ装置は、ポートにお
いて待ち行列に入れられたセルを送出する順序を決定す
る機能を備えている。最も単純なスケジューリング方法
は、先入れ先出し（ＦＩＦＯ）法である。セルは、共通
の待ち行列内にバッファされ、受け取った順に送出され
る。ＦＩＦＯ待ち行列の問題点は、接続間、あるいは、
トラフィック・クラス間においてさえも分離できないこ
とである。公表レートに違反した接続（即ち、公表レー
トよりも速いレートでセルを送信する）が、他の違反し
ない接続のサービス品質（ＱｏＳ）に悪影響を及ぼすこ
とがある。

【０００３】この問題に対する解決策は、セルをクラス
に従って分離バッファ内に待機させることである。さら
にもう１つのステップは、接続毎にセルを待ち行列に加
えることである。スケジューラの機能は、多数の待ち行
列内のセルを送出する順序を決定することである。ラウ
ンドロビン（ＲＲ）スケジューリングの場合、待ち行列
は、周期的に順次、アクセスされ、アクセスされた待ち
行列が空でないときに、単一のセルが送り出される。一
方、待ち行列が全て、バックログの形で、滞留した状態
になった場合、帯域幅は各待ち行列に等しく分割され
る。しかしながら、待ち行列が、共通リンク帯域幅の異
なる帯域に割当てられることがあるため、この手法で
は、望ましくない場合が生じる。

【０００４】マノリスカテペニス（Manolis Kateveni
s）他による論文「Weighted Round-Robin Cell Multipl
exing in a General Purpose ATM Switch Chip」IEEE J
ournal on Selected Areas in Communications, Vol.
9、No.8, pp.1265〜1279、1991年10月に記載された加重
ラウンドロビン（ＷＲＲ）スケジューリングでは、各待
ち行列（接続またはクラス待ち行列）に重みが割当てら
れている。ＷＲＲの目的は、割り当てられた重みに比例
して、バックログされた、即ち、滞留した待ち行列を配
信することである。ＷＲＲは、各待ち行列毎に１つのカ
ウン夕を使用して実現される。カウンタは、割り当てら
れた重みによって初期化される。待ち行列は、その待ち
行列が空でなく正のカウンタ値を持つ場合に配信、供給
される資格をもつ。待ち行列が供給される場合には、常
に、その待ち行列に対応したカウンタは、１だけ減算さ
れる。この場合、減算は、最小値として、ゼロの値まで
行われる。カウンタは、他の全ての待ち行列が空か、カ
ウンタ値がゼロのときに、初期の重みにリセットされ
る。このカウンタ・ベースの手法における１つの問題点
は、レートの細分性が選択されたフレーム・サイズ（即
ち、重みの合計）に依存することである。

【０００５】もう一つの方法は、公平加重待ち行列（Ｗ
Ｆ Q: weighted fair queuing)を使用する方法であり、
この方法は、パケット毎に、一般化されたプロセッサを
共用する方式（PGPS: packet-by-packet generalized p
rocessor sharing)としても知られている。この方法の
１つは、アランデマース(Alan Demers)他による論文
「Analysis and Simulation of a Fair Queuing Algori
thm」Proc. SIGCOMM‘89, pp.１〜12、Austin、 TX、19
89 年９月と、Ｓ．ジャマロジンゴレスタニ(Jamalodd
in Golestani) による論文「A Self-clocked Fair Queu
ing Scheme forBroadband Applications」IEEE 、0743-
166Ｘ/94、1994、pp. ５c.1.1 〜５c.1.11に記載され
ている。この方法は、近似一般化プロセッサ共有(GPS:
approximating generalized processor sharing)手法に
基づくスケジューリング・アルゴリズムを用いている。
ＧＰＳモデルでは、トラフィックが流体と仮定され、そ
の結果、サーバは、全ての待ち行列から流体を、割り当
てられた重みに比例したレートで同時に引き出すことが
できる。それぞれのセルが到来したときに、タイムスタ
ンプが計算される。このタイムスタンプの値は、流体モ
デルにおけるセルの終了時間に相当する。ＷＦＱ方法
は、最も小さなタイムスタンプ値を持つセルを選択する
ことによってスケジューリングを行っている。

【０００６】前述の方法は全て、バッファ内にセルがあ
る場合には、セル時間中に、１つのセルが配信・供給さ
れるという意味で、ローカルのリンク・ボトルネックに
関して作業維持型（work-conserving)である。

【０００７】一方、本発明者等は、平成１０年４月３日
付で、「ＡＴＭネットワーク用の動的レート制御スケジ
ューラ」と題する特願平１０−９２０３５号、及び、
「大容量マルチクラスＡＴＭスイッチコアアーキテクチ
ャ」と題する特願平１０−９２０８８号を出願した。こ
れら両出願は、各ストリーム待ち行列に、最低セルレー
トを保証して、超過帯域を動的に分配する動的レート制
御（以下、ＤＲＣと略称する）を開示しており、本発明
も、当該ＤＲＣに関連した出願である。

【０００８】上記した特開平１０−９２０３５号には、
ＤＲＣの概念及びＤＲＣを用いたスケジューラの概略構
成が示されている。この出願で提案された動的レート制
御（ＤＲＣ）は、一般に非作業維持型（non-work conse
rving）である。ＤＲＣスケジューリングは、ＷＦＱと
同じようにタイムスタンプを使用するが、タイムスタン
プは、絶対的な時間値をあらわしている。

【０００９】

【発明が解決しようとする課題】しかしながら、先に出
願した特願平１０−９２０３５号明細書に記述されたＤ
ＲＣスケジューラでは、セルをスケジューリングするこ
とのみが考慮されている。換言すれば、先願明細書に記
述されたＤＲＣスケジューラでは、スケジューリング
と、次段のノードに対するシェーピングとの関係につい
て、何等考慮していない。したがって、ＤＲＣスケジュ
ーラによってセルが最適にスケジューリングされた場合
であっても、次段において輻輳が発生している場合に
は、シェーパーによって、当該セルのシェーピングし
て、改めてシェーピング時点を算出する必要がある。

【００１０】前述したように、タイムスタンプが絶対的
な時間クロックと比較されるため、タイムスタンプを分
類する必要がないと言うＤＲＣの１つの特徴を利用し
て、本発明では、スケジューラ装置内において、トラフ
ィック・シェーピング(trafficshaping)をも、行うこと
を企図している。より具体的に言えば、ＤＲＣを用いた
場合、ダウンストリームに輻輳が生じるとセルを阻止す
ることができ、したがって、ＤＲＣでは、必要に応じて
セルを阻止して、後段におけるスイッチ・ボトルネック
における輻輳を緩和できる。

【００１１】本発明の目的は、前述したＤＲＣの特徴を
利用して、スケジューリングだけでなく、シェーピング
をも行うことができるスケジューラ装置及びスケジュー
リング方法を提供することである。

【００１２】本発明の他の目的は、後段のスイッチにお
けるＵＰＣ（Usage Parameter Control）に違反しな
いように、セルのレートを制御できるスケジューラ装置
及びスケジューリング方法を提供することである。

【００１３】本発明のより具体的な目的は、種々異なる
ＱｏＳに対する要求を有するセルを供給するストリーム
待ち行列をスケジューリングし、ＡＴＭスイッチのボト
ルネックにおける輻輳を回避するように、伝送レートを
シェーピングできる技術に基く装置及び方法を提供する
ことである。

【００１４】本発明のもう１つの目的は、「Traffic Ma
nagement Specification, Version4.0」The ATM Forum)
1996年３月に概要が説明されているＡＢＲ（available
bitrate)サービスにおける仮想ソース(VS: virtual sou
rce)／仮想デスティネーション(VD)）プロトコルを実施
するために使用できるスケジューラ・アーキテクチャを
提供することである。

【００１５】本発明の更にもう１つの目的は、「Traffi
c Management Specification, Version 4.0」に概要が
説明されているように、スケジューリングと二重リーキ
ィバケツトの使用量パラメータ制御(UPC: Usage parame
ter control) のシェーピングの両方を実行するスケジ
ューラ・アーキテクチャを提供することである。ここ
で、ＵＰＣシェーピングは、ストリームが通過する別の
サブネットワークへの境界におけるセルのタグ付けまた
は破棄を回避するため、トラフィック・ストリームをＵ
ＰＣパラメータに強制的に適合させるために使用され
る。

【００１６】

【課題を解決するための手段】本発明は、ＤＲＣスケジ
ューリングを実施するフレキシブルで、且つ、スケーラ
ブルなアーキテクチャ及び方法である。ＤＲＣスケジュ
ーリングの基礎となるアルゴリズム及び原理について
は、特願平１０−９２０３５号明細書に詳細に記述され
ているから、ここでは、詳述しない。ＤＲＣスケジュー
ラの重要な構成要素は、動的に計算されたレートに基づ
いて多数のトラフィック・ストリームをシェーピングさ
せるトラフィック・シェーパ(traffic shaper) であ
る。そのレートは、スイッチ・ボトルネックにおいて観
察される輻輳情報に基づいて、或いは、ローカル・ボト
ルネックにおいて観察された輻輳のみに基づいて計算さ
れる。スケジューラをモジュール設計することにより、
それを様々なスイッチ構成で使用することができる。具
体的に言えば、本発明のＤＲＣスケジューラ・アーキテ
クチャとその方法は、前述した特願平１０−９２０８８
号明細書に記述された入出力バッファ型スイッチ・アー
キテクチャに適用することができる。

【００１７】トラフィック・シェーパ(traffic shaper)
は、多数のストリームを広い範囲の関連レート値でシェ
ーピングすることができる。現在の技術では、このアー
キテクチャは、４Ｋｂｐｓ〜６２２Ｍｂｐｓの範囲のビ
ット・レートを持つ最大６４Ｋ個の仮想チャンネル(VC)
まで、ＶＣごとの待ち行列をサポートすることができ
る。サポートできるストリーム数のスケーラビリティ
（即ち、拡張性）は、カレンダー待ち行列としても知ら
れるタイムホイール・データ構造を利用して、配信・供
給するストリームをスケジューリングすることによって
達成される。

【００１８】カレンダー待ち行列自体は、周知である。
例えば、Ｒ．ブラウン(Brown) による論文「Calendar Q
ueues: A Fast O(1) Priority Queue Implementation f
or the Simulation Event Set Problem」Communication
s of the ACM、（Ｖol.81 、1988年10月）に記述されて
いるから、ここでは、詳述しない。

【００１９】広い範囲のビット・レートを処理するため
に、複数のタイムホイールを異なる時間単位に細分化し
て使用する。即ち、異なる時間細分性で使用する。タイ
ムホイールの概念、及び、レートをいくつかのレンジに
区分することも周知である。例えば、Ｊ．レックスフォ
ード(Rexford) 他による諭文「Scalable Architecture
for Traffic Shaping in High Speed Networks」IEEE I
NFOCOM97、(Kobe)、（1997年４月）に記述されているか
ら、タイムホイールの概念等については、ここでは、詳
述しない。

【００２０】一方、本発明に係るシェーパ・アーキテク
チャ（shaper architecture) は、送信する資格を同時
に持つストリーム間を調停するために、優先順位をサポ
ートするという点で、レックスフォードの論文に記載さ
れたものと異なる。

【００２１】ここでは、ＤＲＣスケジューリングにおい
てショート・タイム・スケールの最低レートを保証する
ために、最も高い優先順位が動的に割り当てられる。残
りの優先順位は、トラフィック・クラスを定義するため
に、粗いＱｏＳを提供する。また、このアーキテクチャ
では、ストリームのタイムホイールへの割り当ては、そ
のストリームに関して計算された現行のレート値に依存
して、動的に行われる。

【００２２】上記した点を考慮して、次に、本発明の原
理を概略的に説明しておく。

【００２３】本発明の特徴は、輻輳情報に基づいて動的
レートを計算すると共に、当該動的レートをも参照し
て、待ち行列をスケジューリング／リスケジューリング
するためのタイムスタンプを計算することにある。より
具体的に言えば、今、タイムスタンプをＴＳであらわす
と、スケジューリングのためのタイムスタンプＴＳは、
ｍａｘ（ＴＳ＋１／Ｒ，ＣＴ）で計算され、リスケジュ
ーリングのためのタイムスタンプＴＳは、ＴＳ＝ＴＳ＋
１／Ｒで計算される。ここで、ＣＴは現在の時間であ
り、Ｒは、動的レートをあらわし、Ｒ＝Ｍ＋ｗＥであら
わされる。尚、Ｍ及びｗはそれぞれ最小保証レート及び
加重因子をあらわし、且つ、Ｅは輻輳情報に基づいて計
算される超過レートである。

【００２４】上式からも明らかな通り、動的レートＲ
は、超過レートＥに依存しており、しかも、順次、更新
される。各スケジューリング及びリスケジューリングの
タイムスタンプＴＳは、最も新しく計算された動的レー
トＲを使用して決定される。このことは、スケジューリ
ング／リスケジューリングのタイムスタンプが輻輳情報
を考慮して算出されることを意味している。

【００２５】上記したタイムスタンプＴＳに関する式
は、待ち行列からのセルストリームをＵＰＣパラメー
タ、即ち、ＰＣＲ（Peak Cell Rate）、ＳＣＲ（Sust
ainableCell Rate）、及び、ＭＢＳ（Maximum Burst
Size）に合致させるように、変形できる。例えば、Ｐ
ＣＲに合致するように、スケジューリング／リスケジュ
ーリングのタイムスタンプＴＳは、それぞれ、ＴＳ＝ｍ
ａｘ（ＴＳ＋ｍａｘ（１／Ｒ，１／ＰＣＲ），ＣＴ）及
びＴＳ＝ＴＳ＋ｍａｘ（１／Ｒ，１／ＰＣＲ）のよう
に、変形できる。このことからも明らかな通り、各セル
は、少なくとも、１／ＰＣＲの間隔を置いて送信され
る。したがって、ピークセルレート（ＰＣＲ）を監視す
る際、ＣＬＰ（Cell Loss Priority）タグを１にする
等の処理をセルに施す必要がなくなる。換言すれば、当
該セルストリームは、下流側スイッチにおけるピークセ
ルレート（ＰＣＲ）を監視して、出力されることを意味
している。したがって、下流側の監視機構では、シェー
ピングされたセルストリーム中のセルのタグを監視した
り、或いは、セルを廃棄する必要が無くなる。例えば、
本発明では、ＣＬＰ（Cell Loss Priority）タグを論
理"１"にする必要がなくなる。

【００２６】また、ＰＣＲだけでなく、ＳＣＲを監視す
る際、ＭＢＳ（Maximum Burst Size）によって決定さ
れるバースト閾値（ＴＨ）、及び、ＳＣＲをも考慮し
て、次のセルを送出するタイムスタンプを計算し、スケ
ジューリングすれば、シェーピング動作をも行うことが
できる。

【００２７】このことは、本発明に係るスケジューラ装
置では、スケジューリング／リスケジューリングだけで
なく、シェーピングをも同時に行われていることを意味
している。

【００２８】他方、本発明に係るスケジューラは、ＡＢ
Ｒの要求にストリームを合致させるトラフィックシェー
ピングを行うＡＢＲ仮想ソースと結合して使用されても
良い。この場合、待ち行列は、ＡＢＲ機構によって決定
されるレート及び動的シェーピングレートにしたがって
シェーピングされることになる。

【００２９】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態に係るスケジューラ装置及びスケジューリン
グ方法を説明する。

【００３０】ＡＴＭスイッチまたはマルチプレクサにお
いて、セルは、ボトルネック・ポイントに到来して、バ
ッファに格納され、当該ボトルネックを介して、デステ
ィネーシヨンへの伝送を待機する。図１を参照すると、
スイッチ入力または出力ポートを構成するＡＴＭバッフ
ァ・モジュールが概略的に示されており、ここでは、モ
ジュールの主な構成要素、即ち、待ち行列マネージャ
２、スケジューラ３、セル・メモリ１及び制御メモリ４
が示されている。図示されたモジュールは、スイッチの
出力モジユールでも入カモジユールでもよい。

【００３１】待ち行列マネージャ２は、到来したセルを
セル・メモリ１内にストリーム待ち行列Ｑ1、Ｑ
2、．．．Ｑｋの形で記憶する。それぞれの待ち行列の
制御情報は、制御メモリ４に記憶される。待ち行列マネ
ージャ２は、輻輳が起きた場合に、セルを格納するより
も、寧ろ、セルを廃棄することができる。例えば、閾値
ベースのセル破棄機構を使用することができる。それぞ
れのセル時間の間、待ち行列マネージャ２は、スイッチ
内の次の段に送信するためにメモリ内のセルを選択す
る。

【００３２】送信する次のセルは、本発明に係るスケジ
ューラ３によって選択・決定される。図１の構成におい
て、スケジューラ３は、以下のように、待ち行列マネー
ジャ２と双方向に通信を行う。それぞれのセル時間中、
待ち行列マネージャ２はスケジューラ３に照会を行う。
スケジューラ３は、待ち行列識別子かヌル値のいずれか
で応答する。スケジューラ３が、有効な待ち行列識別子
を供給する場合、待ち行列マネージャ２は、セル・メモ
リ１内の対応するストリーム待ち行列内の一番先頭のセ
ルを取り出し、そのセルを次の段に送信する。

【００３３】待ち行列マネージャ２とスケジューラ３
は、両方とも制御メモリ４にアクセスする。制御メモリ
４は、バッファの管理とスケジューリングを実行するた
めに使用する各ストリーム待ち行列対応の情報を記憶す
る。Ｋは、ストリーム待ち行列の総数を表し、Ｑｉは、
第i番目のストリーム待ち行列を示す。制御メモリ４
は、各ストリーム待ち行列内のセル数のカウント値を保
持すると共に、待ち行列マネージャ２、または、スケジ
ューラ３で使用されるその他の制御情報を保持してい
る。スケジューラ３は、時間ベースのスケジューリング
を実行する。このため、待ち行列Ｑｉに関してタイムス
タンプ値（ＴＳｉ）が保持されている。タイムスタンプ
値は、ストリーム待ち行列が配信・供給される次の時点
をあらわしている。また、待ち行列Ｑｉは、静的な最小
保証レートＭｉと、動的レートＲｉの２つのレートと関
連しており、動的レートＲｉはＤＲＣスケジューリング
に従って更新される。

【００３４】スケジューラ３は、現在のセル送信時間に
配信・供給されるべきストリーム待ち行列（存在する場
合）を決定する。作業維持型スケジューラの場合、セル
送信の順序だけが重要であり、バッファ内に少なくとも
１つのセルがあれば何時でも、現在のセル時間中にセル
が送信される。これと対照的に、非作業維持型スケジュ
ーラは、バッファ内にセルがある場合でも、送信スロッ
トをアイドル状態にすることができる。この場合、セル
送信の順序よりも、セル送信の絶対時間が重要である。

【００３５】一般に、動的レート制御（ＤＲＣ）スケジ
ューリングは、非作業維持型である。セルは、絶対時間
で送信するためにスケジューリングされる。セルが到来
したとき、そのセルは、ストリーム・ベースで待ち行列
に加えられる。即ち、ストリームｉに対応するセルは、
Ｑｉとして表された先入れ先出し（ＦＩＦＯ）ストリー
ム待ち行列に、格納される。ストリーム待ち行列Ｑｉと
関連して、ストリームｉが通過するボトルネック・ポイ
ントにおける輻輳情報に基づいて、レートＲｉが動的に
計算される。

【００３６】セルのスケジューリングは、その関連付け
られた動的レートに従って、各ストリームをピーク・レ
ート（即ち、ピークセルレート：ＰＣＲ）を考慮するこ
とによって達成される。これは、待ち行列Ｑｉを供給す
るのに定められた次の時点を反映させるために、タイム
スタンプ値ＴＳｉを更新することによって実行できる。
タイムホイールのデータ構造は、タイムスタンプ値が満
了するのを待機しているストリーム待ち行列の識別子を
記憶するために使用される。

【００３７】図２は、本発明の一実施形態に係るスケジ
ューラ・アーキテクチャを説明するためのブロック図で
ある。制御メモリ４は、タイムスタンプ値や各ストリー
ム待ち行列のレート及びサイズなどの各待ち行列に関す
る情報を記憶する。レート計算ユニット８は、外部レー
ト情報と制御メモリ４に記憶された情報とに基づいて、
各ストリーム待ち行列のレートを計算する。タイムスタ
ンプ計算ユニット７は、待ち行列毎にタイムスタンプ値
を計算する。ストリーム待ち行列は、タイムホイール・
データ構造の形をとるスケジューリング・メモリ５Ａに
よってスケジューリングされる。レディ・リスト９Ａ
は、ストリーム待ち行列を供給する優先順位を付けたリ
ストを含む。レディ・リスト９Ａについては、後でさら
に具体的に説明する。

【００３８】タイムスタンプ計算ユニット７、スケジュ
ーリング・メモリ５Ａ及びレディ・リスト９Ａは全て、
スケジューラ論理ユニット６によって制御され調整され
る。

【００３９】図３は、本発明の他の実施形態に係るスケ
ジューラ・アーキテクチャを説明するためのブロック図
である。図３に示された実施形態は、図２に示した実施
形態と、第２のスケジューリング・メモリ５Ｂと複数の
レディ・リスト９Ｂ、９Ｃ及び９Ｄを備えている点で、
相違している。この実施形態において、スケジューリン
グ・メモリの一方５Ａは、狭時間幅単位（ｆｉｎｅｇ
ｒａｉｎ）タイムホイール構造を有しており、他方のス
ケジューリング・メモリ５Ｂは、広時間幅単位（ｃｏａ
ｒｓｅｇｒａｉｎ）タイムホイール構造を有してい
る。これらの２つの異なるタイムホイール構造と複数の
レディ・リストについては、後でより具体的に説明す
る。

【００４０】トラフィック・シェーピングによるスケジ
ューリングＡＴＭネットワークでは、入カセル・ストリームを受け
たトラフィック・シェーパが、必要に応じて、ある一定
のセルに遅延を与え、シェーピング・アルゴリズムのパ
ラメータに適合した出力セル・ストリームを生成する。
この種のシェーパの最も簡単な例は、Ｒが指定のピーク
・レートである場合に、最小セル間隔が１／Ｒ（秒）に
なるようにするピーク・レート・シェーパである。トラ
フィック・シェーピングは、ネットワークへセル・スト
リームをエントリする前に、ユーザ側で実行される。ト
ラフィック・シェーピングの目的は、ネットワーク資源
をあまり必要としないように、セル・ストリームをスム
ーズに送出し、これによって、ユーザに加わる負担を低
減することである。

【００４１】本発明のスケジューラ・アーキテクチャと
その方法は、各ストリームをローカルに計算したスケジ
ューリング・レートにシェーピングすることによって得
られたピーク・レートに基づいている。シェーピング・
アルゴリズムを変更することにより、様々な形のトラフ
ィック・シェーピングを達成することができる。ＤＲＣ
スケジューラに必要なタイプのシェーピングを説明する
ために、ピーク・レートのトラフィック・シェーピング
の特別な場合を説明する。

【００４２】ピーク・レート・シェーピング・アルゴリ
ズムは、原理的には簡単であるが、実際の実施形態で
は、ＴＳｉと現在時間（ＣＴ）を表わすために有限数の
ビットを使用している。このため、ラップアラウンド
（即ち、元の状態に戻る回帰状態）の発生を考慮しなけ
ればならない。ラップアラウンドが発生しないと想定し
たピーク・レート・シェーピング・アルゴリズムについ
ては、次の節で説明する。ラップアラウンド機構の節で
は、ラップアラウンドを処理するように修正したアルゴ
リズムについて説明する。

【００４３】ピーク・レート・シェーピング一般的なケースにおいて、タイムスタンプ値(ＴＳｉ)
が、第ｉ番目のストリームの間、維持される。ＴＳｉの
値は、ある一定の事象が発生したとき、即ち、第ｉ番目
のストリームｉのセルが到来したとき、または、セルが
送出されたときに更新される。到来したストリームｉの
セルは、ストリーム待ち行列Ｑｉに記憶される。所定の
セル時間において、ＴＳｉ（ある場合）の更新後、ＴＳ
ｉの値は、Ｑｉ内の一番先頭（ＨＯＬ）のセル（ある場
合）を送信するのに適切な時間を指示している。即ち、
ＣＴの値がＴＳｉの値と等しいかそれよりも大きいとき
は、Ｑｉ内の一番先頭のセルを送信するのが適切であ
る。

【００４４】ＴＳｉは、最初にゼロにセットされ、ＴＳ
ｉの更新毎に正の量だけ増分される。変数としての現在
時間ＣＴは、実時間クロックに追従している。最初、Ｃ
Ｔはゼロにセットされ、それぞれ連続するセル時間の最
初において１だけ増分される。ＴＳｉとＣＴとをそれぞ
れｎビットであらわすものと仮定すると、２ⁿのセル時
間後に、ＣＴはゼロの値にラップアラウンドする。一
方、ＴＳｉの値もまた、十分な数の更新事象後、ラップ
アラウンドする。ラップアラウンドの問題は、次の節で
考察する。

【００４５】以下では、ラップアラウンドが問題になら
ないものと、仮定して説明する。

【００４６】タイムスタンプ値ＴＳｉは、前述したよう
に、次の事象のうち、１つが発生したときに更新され
る。

【００４７】１．ストリームｉからセルの到来２．ストリームｉからセルの送出アルゴリズムの実施形態の例として、ストリームｉをピ
ーク・レートＲｉにシェーピングすると仮定する。これ
は、ストリームｉのセル送出のセル間隔が、１／Ｒｉよ
りも大きいか、または、それと等しくなければならない
ことを意味する。ストリームｉが空のＱｉに到来した
場合、セルは、次に示す２つの時間のうち、早い方の時
間に送出されるようにスケジューリングされる。１．時間ＣＴ（即ち、すぐに）。２．Ｑｉから最後のセルが送出した後、１／Ｒｉのセル
時間経過後。

【００４８】上記した点を考慮して、図４及び図５を参
照して、ストリームｉのセル到来と送出の事象に基づく
ピーク・レ一ト・シェーピングを行う際におけるタイム
スタンプ値の計算を説明する。

【００４９】図４において、セルが到来すると（ステッ
プ１００）、ストリーム待ち行列が空でない場合は、セ
ルはＱｉに追加される（ステップ１４０）。しかしなが
ら、待ち行列が空の場合、ストリームをスケジューリン
グしなければならない（ステップ１１０）。この場合、
タイムスタンプ値ＴＳｉは、（ＴＳｉ＋１／Ｒｉ）及
びＣＴのうちの最高値にセットされる（ステップ１２
０）。次に、ストリームｉは、ステップ１２０によって
算出されたタイムスタンプ値であらわされる時間ＴＳｉ
に、スケジューリングされる（ステップ１３O ）。

【００５０】図５において、セルがＱｉから送信された
後（ステップ２００）、待ち行列が空の場合はタイムス
タンプの計算が行われない（ステップ２４０）。しかし
ながら、待ち行列が空でない場合は、ストリームをスケ
ジューリングしなければならない（ステップ２１０）。
タイムスタンプ値ＴＳｉは、ＴＳｉ＋１／Ｒｉにセット
される（ステップ２２０）。次に、ストリームｉが時間
ＴＳｉでスケジューリングされる（ステップ２３０）。
時間ＴＳｉにおけるストリームｉのスケジューリング
は、時間ＴＳｉに対応するタイムホイールの時間ビン
に、そのストリームのストリーム待ち行列識別子をタイ
ムホイールに付加することを意味している。

【００５１】ラップアラウンド機構（循環回帰機構）ラップアラウンド機構の例として、ＴＳとＣＴとがそれ
ぞれｎビットによりあらわされ、当該ｎビットのＴＳ及
びＣＴが記憶されるものと仮定する。この場合、ＣＴを
カウントするカウンタ（ＣＴ）は、ゼロに初期化され、
各セル時間中に１だけ増分される。２ⁿのセル時間の繰
返し周期の後で、ＣＴは、ゼロの値に逆にラップアラウ
ンドされる。これと同様に、タイムスタンプ値ＴＳは、
２ⁿ−１よりも大きく増分された後でラップアラウンド
される。ＣＴがＴＳよりも先に進み、ラップアラウンド
した場合、ここでは、ＣＴは、ＴＳよりも１サイクルだ
け進んでいると呼ぶ。

【００５２】これと反対に、タイムスタンプ更新事象が
発生したとき、ＴＳが、ＣＴを過ぎて次のサイクルに進
む可能性もある。タイムスタンプ値と現在時間とが、存
在する相対サイクルを追跡するために、ＣＴとＴＳｉに
それぞれ対応するＺ_CT 及びＺ_TSiによって表される２つ
の２ビット・ゾーン・インジケータが導入される。ＣＴ
がラッブアラウンドするとき、ここでは、４を法とし
て、Ｚ_CT が１だけ増分される。

【００５３】同様に、ＴＳ_iがラップアラウンドすると
き、Ｚ_TSiが１だけ増分される（４を法として）。ゾー
ン・ビットは、単に、ＴＳ_iとＣＴ用のレジスタを２ビ
ットだけ拡張すれば良い。表１に、ゾーン・ビット値の
解釈を示す。

【００５４】表１．ゾーン・インジケータの解釈ゾーン比較解釈Ｚ_CT＝Ｚ_TSi ＣＴとＴＳＩが同じサイクルであるＺ_CT＝（Ｚ_TSi−１）ｍｏｄ４ＣＴがＴＳよりも１サイクル遅れている。Ｚ_CT＝（Ｚ_TSi＋１）ｍｏｄ４ＣＴがＴＳよりも１サイクル進んでいる。Ｚ_CT＝（Ｚ_TSi＋２）ｍｏｄ４ＣＴがＴＳよりも２サイクル進んでいる。

【００５５】この例において、レートＲｉを有する全て
のストリームｉについて、１／Ｒｉ＜２ⁿ が成立するも
のと仮定する。この仮定の下では、ＣＴが、ＴＳよりも
２サイクル以上遅れることはない。

【００５６】次に、ＣＴがＴＳよりも２サイクル以上進
むことがないようにする機構を説明する。Ｉｉを、スト
リームｉのアイドル・ビットとし、最初にゼロを設定す
る。Ｉｉの値がゼロに等しい場合、そのストリームはア
クティブと考えられ、別の状況で、Ｉｉが１に等しい場
合は、ストリームはアイドル状態とするものとする。最
も近いセルの送出が、過去において、１／Ｒｉセル時間
よりも短い時間で発生した場合、ストリームは時間ＣＴ
においてアイドル状態と考えられる。

【００５７】次に、どのストリームがアイドル状態かを
決定するために全てのストリームを循環する独立プロセ
スが実行される。アイドル状態であると決定されたスト
リームは、アイドル・ビットＩｉが１にセットされる。
ここで、Ｎ1 がストリームの総数をあらわすものとす
る。１つのセル時間の間に１つの待ち行列のアイドル状
態だけを試験できると仮定する。ＣＴがＴＳｉよりも２
サイクル以上進まないようにするためには、サポートで
きる、即ち、スケジューリングできるストリームの最大
数が、２ⁿ 未満でなければならない。

【００５８】図６を参照して、各セル時間の間に、実行
されるアイドル状態の検査動作を説明する。

【００５９】セル時間ｉ＝（ｉ＋１）ｍｏｄＮ1 におい
て（ステップ３００）、ストリームがアイドル状態でな
く（Ｉｉ＝０）、且つ、待ち行列が空かどうかが決定
される（ステップ３１０）。両方の条件を満たさない場
合は、アイドル・ビットＩｉが、ゼロにセットされる
か、ゼロのまま維持される（ステツプ３４０）。両方の
条件を満たす場合は、ゾーンの表示がステップ３２０で
分析される。ステップ３２０では、Ｚ_CT ＝Ｚ_TSiで、且
つ、ＣＴ−ＴＳｉ＞１／Ｒｉが成立するか、または、Ｚ
_CT＝（Ｚ_TSi＋１）ｍｏｄ４で、且つ、ＣＴ−ＴＳｉ＋
２ⁿ＜１／Ｒｉが成立する場合、ストリームは、アイド
ル状態と判断され、Ｉｉは１にセットされる（ステップ
３３０）。両方の条件を満たさない場合は、Ｉｉは、ゼ
ロにセットされるかゼロに維持される（ステップ３４
０）。

【００６０】ストリームｉのセルが到来したときは、必
ず、Ｉｉをゼロにリセットしなければならない。この修
正の他に、シェーピング・アルゴリズムは、ＣＴとＴＳ
ｉの値を比較する際にゾーン・インジケータの値を考慮
する。

【００６１】図７を参照して、ストリームｉのセルが到
来した場合における処理手順を説明する。図７におい
て、セルが到来した後で（ステップ４００）、Ｉｉがゼ
ロにセットされ、ＴＳｉがＴＳｉ＋１／Ｒｉにセットさ
れる（ステツプ４１０）。この状態で、待ち行列Ｑｉの
状態が検査される（ステツプ４２０）。ステップ４２０
で待ち行列が空でない場合には、そのセルは、待ち行列
に追加される（ステップ４６０）。待ち行列が空の場
合、ステップ４３０において、待ち行列のアイドル状態
とゾーン表示が次のような条件で決定される。Ｉｉ＝
１、または、（Ｚ_CT=Ｚ_TSiで、且つ、ＣＴ≧ＴＳｉ）、
または、（Ｚ_CT＝（Ｚ_TSi＋１）ｍｏｄ４）、または、
（Ｚ_CT＝（Ｚ_TSi＋２））ｍｏｄ４）の場合、ＴＳはＣ
Ｔにセットされる（ステップ４４０）。条件に合致しな
い場合、ストリームは、時間ＴＳｉにスケジューリング
される（ステップ４５０）。

【００６２】スケジューリング・メモリタイムホイールトラフィック・シェーピング用のタイムスタンプ・ベー
スのアルゴリズムについては、前述のトラフィック・シ
ェーピングによるスケジューリングの説明において、既
に説明した。各ストリーム待ち行列Ｑｉは、ストリーム
待ち行列を供給するのに適した時間を示す関連タイムス
タンプ値(ＴＳｉ)を有する。現行セル時間中、ＴＳｉ≦
ＣＴを満たすタイムスタンプ値を持つ任意のストリーム
待ち行列が、配信・供給される資格、即ち、供給適格に
なる。多数のストリーム待ち行列が同じタイムスロット
で適格になる場合があるが、各タイムスロットにおい
て、待ち行列のうちの１つからの１つのセルだけが送信
できる。

【００６３】したがって、適格なストリーム待ち行列の
レディ・リストが維持される。時間ＣＴにおいて、新し
く適格になったストリーム待ち行列が、レディ・リスト
に移動される。セル時間中、レディ・リストから、スト
リーム待ち行列のうちの１つが供給・配信のために選択
される。図１に示された待ち行列マネージャ２は、セル
・メモリ１から一番先頭のセルを取り出す一方、次のス
イッチング段へセルを送信する。

【００６４】トラフィック・シェーピング後の基本機構
は簡単である。所定のストリームよりも前に到来したセ
ルは、ストリーム毎にＦＩＦＯに格納された順に待ち行
列に入れられる。ストリーム待ち行列内の一番先頭のセ
ル即ちＱｉは、所定の時間中に、タイムスタンプ値ＴＳ
ｉによって示された時間期間において送信されるよう
に、スケジューリングされる。前述したように、タイム
スタンプ値は、ストリーム待ち行列Ｑｉからのセルの到
来と送出のいずれかにおいて更新される。タイムスタン
プＴＳｉは、ＴＳｉの現在値、現在時間ＣＴ及び動的レ
ートＲｉに基づいて、更新される。

【００６５】ＴＳｉの更新値がＣＴと等しいか、それよ
りも小さい場合、ストリーム待ち行列Ｑｉにおける一番
先頭のセルは、すぐに、即ち、行時間セルにおいて送信
されることが望ましい。しかしながら、ＣＴ≧ＴＳｉと
なるストリームｉがいくつかある場合もある。したがつ
て、まだ、供給されていない適格ないくつかのストリー
ム待ち行列のレディ・リストが保持されている。ＴＳｉ
の更新された値がＣＴより大きい場合は、そのストリー
ム待ち行列は少し先の時間まで適格である。

【００６６】タイムホイール構造は、カレンダー待ち行
列とも呼ばれ、将来サービス適格になるストリーム待ち
行列をスケジューリングするために使用される。タイム
ホイールの構造は、０、１、．．．Ｎ−１と番号が付け
られたエントリの循環アレイとして説明することができ
る。ここで、ｎ番目のエントリは、時間ｎ（Ｎを法とし
て）にスケジューリングされた適格なストリーム待ち行
列（空のこともある）のリストを指す。各クロック時点
の後で、ＣＴの値は、タイムホイールの次のエントリを
指すように更新される。次に、このエントリに対応する
リストにおいて、全てのストリーム待ち行列の供給が適
格になる。その後、このリストが、レディ・リストに追
加される。各セル時間中、レディ・リストからの１つま
たは複数のストリーム待ち行列が供給される。１セル時
間内に供給することができるストリーム待ち行列の最大
の数は、論理回路とメモリの速度により制限される。

【００６７】タイムホイール・サイズの縮小トラフイック・シェーパは、広範囲のレートをサポート
できなければならない。４Ｋｂｐｓ〜６２２Ｍｂｐｓの
範囲にわたる接続レートをサポートするためには、タイ
ムホイール内に約１５０Ｋのエントリを必要とする。各
エントリは、６対のへッド／テール・ポインタからな
る。ここで、最大６４Ｋ列のストリームがサポートされ
るものと仮定すると、各ポインタは、１６ビット即ち２
バイトを必要とする。したがって、各エントリに必要な
メモリは２４バイトである。その場合、タイムホイール
だけの全メモリ要件は、３．６Ｍバイトになる。

【００６８】このメモリ要件は、次のような２つのタイ
ムホイールを利用することによって大幅に縮小すること
ができる（図８と図９を参照）。

【００６９】１．狭時間幅単位（ＦＧ）タイムホイー
ル。この場合、各エントリは１セル時間に対応する。

【００７０】２．広時間幅単位（ＣＧ）タイムホイー
ル。この場合、各エントリは数セル時間に対応する。

【００７１】この例では、各タイムホイールは２Ｋエン
トリからなり、ストリーム待ち行列は、レートにしたが
つてＦＧタイムホイールとＣＧタイムホイールのいずれ
かに割り当てられるものとする。

【００７２】６００Ｍｂｐｓのライン・レートの場合、
ＦＧタイムホイールでサポートできるフローの最低レー
トは、次の通りである。

【００７３】（６００×１０⁶）／（２×１０³）＝３０Ｏ×１０³ このことは、サポートできる最低レートが３００Ｋｂｐ
ｓであることを示している。一方、ＣＧタイムホイール
によって、４Ｋｂｐｓのレートをサポートする場合、サ
ポートすることができる最小の細分性は、次のレートに
対応する。

【００７４】（４×１０³）×（２×１０³）＝８×１０⁶ 即ち、８Ｍｂｐｓである。この場合、ＣＧタイムホイー
ル上の１つのエントリは、ＦＧタイムホイール上で、（６００×１０⁶）／(８×１０⁶) 〓７５のエントリに対応する。単純化するために、この数は、
最も近い二乗の数に丸められる。この条件の下では、Ｃ
Ｇタイムホイールの細分性が、６４のセル時間でセット
される。次に、また、ＣＧタイムホイール内の各エント
リは、ＦＧタイムホイールの６４エントリでセットされ
る。単位時間で、ＣＧタイムホイールの細分性は、４
４．８μｓであるに反して、ＦＧタイムホイールのそれ
は、７００ｎｓである。レートは、２つのタイムホイー
ルに次のように割り当てられる。

【００７５】ＦＧタイムホイール：３００Ｋｂｐｓ〜６００ＭｂｐｓＣＧタイムホイール：４Ｋｂｐｓ〜３００Ｋｂｐｓこの例では、３００Ｋｂｐｓの一定ビット・レートのス
トリームの場合、ＣＧタイムホイールによって導入され
るエラーは、セル間距離のパーセンテージで約３．２％
である。

【００７６】レートに基づいて、固定的にストリーム待
ち行列を２つのタイムホイールに割り当てる必要はな
い。その代わりに、ストリームは、タイムスタンプ値Ｔ
Ｓの相対値と現在時間ＣＴの値に従ったパーセンテージ
として、ビット・レートのストリームとＣＧタイムホイ
ールによって導入されたエラーに基づいて、次のように
スケジューリングされても良い。 if TS≦CT, then Assign the stream element directly to the ready list. else if TS-CT>2000, or TS is a multiple of 64,then Assign the stream element to the CG time wheel. else Assign the stream element to the FG time wheel. end if 上記の疑似コードでは、タイムスタンプが６４の倍数の
場合に、ストリームがＣＧタイムホイールにスケジュー
リングされる。このような動作を行えば、同じセル時間
内に両方のタイムホイールにアクセスする必要がなくな
る。

【００７７】メモリ要件２つのタイムホイールのそれぞれにおける各エントリ
が、６対のへッド／テール・ポインタ（ｈｐ／ｔｐ）か
らなるものとすると、２４バイトのメモリが必要とな
る。両方のタイムホイールを、それぞれ２０００エント
リずつカウントするものとすると、メモリに要求される
容量は、合計、約９６Ｋバイトとなり、単一のタイムホ
イールを使用するよりも、容量を小さくできる。単一の
大きなタイムホイールから小さな２つのタイムホイール
に移る際、低レートで接続される場合におけるスケジュ
ーリングの細分性が粗くなり、広時間幅単位（ＣＧ）タ
イムホイール上でスケジューリングされたタイムスロッ
トにおいてバンチング(bunching)が発生する可能性が増
大することがある。

【００７８】しかしながら、一般に、低レートの接続
は、セル遅延の変化に対する許容範囲が大きいため、上
記したことによる影響は、それほど大きくない。

【００７９】より粗いスケジューリング細分性によるバ
ンチング効果は、各タイムホイールのエントリの数を増
やすことにより改善できる。例えば、各タイムホイール
中のエントリの数を４０００に倍増すると、ＦＧタイム
ホイールは、１５０Ｋｂｐｓ〜６０ＯＭｂｐｓの範囲の
レートをサポートでき、ＣＧタイムホイールの細分性
は、２２．４μｓまで改善される。この場合、ＣＧタイ
ムホイールの各エントリは、ＦＧタイムホイールの３２
のエントリ（即ち、３２セル時間）に対応することにな
る。

【００８０】優先順位１セル時間内に、所定数（即ち、１つか２つ）のストリ
ーム待ち行列を供給することができる（最大数は、使用
するメモリ技術に依存する）。しかしながら、複数のス
トリーム待ち行列が、同じタイムスロット中に供給可能
になることがある。このとき、供給可能なストリーム待
ち行列のバックログが形成される。セル遅延変動（CDV:
cell delay variation)に対して、互いに異なる許容範
囲を有するストリーム待ち行列に対処するために、ここ
では、４つの優先順位が設定され、高い順位から低い順
位まで、次のように、区分される。０動的な高い優先順位(ＨＰ) １実時間の短いＣＤＶ（ＲＴ−Ｓ）２実時間の長いＣＤＶ（ＲＴ−Ｌ）３実時間でない（ＮＲＴ）ＨＰは、動的に割り当てが行われる。最低保証レートで
スケジューリングされた供給可能なストリーム待ち行列
は、ＨＰとして自動的に割り当てられる。これにより、
全てのストリ一ム待ち行列が、ショート・タイム・スケ
ールで、最低レートの保証を受ける。残りの３つの優先
順位は、トラフィック・クラスと、セル遅延変動に対す
る許容範囲に従つて静的に割り当てられる。ＲＴ−Ｓと
して分類されたストリームは、小さなＣＤＶ許容範囲を
持つ実時間ストリームであり、一方、ＲＴ−Ｌのストリ
ームは、大きなＣＤＶ許容範囲を持つ。非実時間（ＮＲ
Ｔ）ストリームは、一般に、ＣＤＶに関する条件を有し
ていない。

【００８１】一般に、低いビット・レートの実時間スト
リームはＲＴ−Ｌとして分類され、高いビット・レート
の実時間ストリームはＲＴ−Ｓとして分類される。しか
しながら、ストリームのＣＤＶ許容範囲は、そのビット
・レートと直接関連していなくてもよい。静的優先順位
は、小さなＣＤＶ許容範囲を持つストリームを、より大
きなＣＤＶ許容範囲を持つストリームのバンチング効果
から保護する。例えば、７５Ｍｂｐｓマルチメディア・
ストリームで、１５０Ｍｂｐｓリンクを共用する６４Ｋ
ｂｐｓの音声ストリームが、１０００ストリーム存在す
る場合を検討してみる。

【００８２】マルチメディア・ストリームは、一定ビッ
ト・レート(ＣＢＲ: constant bitrate)であるものとす
ると、２セル時間毎に１回セルを送る必要がある。音声
ストリームからのセルが、同一、または、近いタイムス
ロットに一緒に集められると、重畳の結果として、１つ
のセル時間のセル間ギャップに関して、マルチメデイア
・ストリームのＣＤＶは、厳しく制限されることにな
る。最悪の場合、マルチメディア・ストリームからの２
つのセルが、最高１０００の音声セルまで離れてしまう
ことがある。

【００８３】スケジューラ制御論理回路の外部記憶図８乃至図１０を参照すると、単一の優先順位を持つ場
合におけるスケジューラ・データ構造が示されている。

【００８４】一方、優先順位が複数ある場合におけるタ
イムホイール構造とレディ・リストは、各優先順位毎
に、繰り返すことによって作成される（図１１〜図１３
を参照）。例えば、Ｌの優先順位がある場合、各時間ビ
ンは、優先順位毎に１つのリスト、合計Ｌの個別リスト
を有している。タイムホイールは、時間的に昇順にラベ
ルが付けられた一組の連続した時間ビンからなる。この
実施形態において、タイムホイールは、０から２Ｋ−１
まで連続的に番号が付けられた２Ｋの時間ビンからな
る。時間ビンの数は特定のアプリケーションに依存して
変化する。

【００８５】大きな範囲のビット・レートを低コストで
処理するために、複数のタイムホイールが使用される。
この実施形態では、狭時間幅単位（ＦＧ）タイムホール
と広時間幅単位（ＣＧ）タイムホイールの２つのタイム
ホイールが使用される。狭時間幅単位（ＦＧ）タイムホ
イールの時間ビンは、０、１、．．．２Ｋ−１と番号が
付けられたセル時間に対応する。広時間幅単位（ＣＧ）
タイムホイールの時間ビンは、０、６４、１２
８、．．．（６４＊２Ｋ）−１と番号が付けられたセル
時間に対応する。異なるタイムホイールが、同じ数の時
間ビンを含む必要はない。一般に、狭時間幅単位（Ｆ
Ｇ）タイムホイールは、高いレートストリームをスケジ
ューリングするために利用され、広時間幅単位（ＣＧ）
タイムホイールは、それよりも低いレートのストリーム
をスケジューリングするために利用されるが、この区別
は、後で説明するスケジューリング・アルゴリズムにお
いて厳密に要求される特性ではない。

【００８６】各タイムホイールの時間ビンは、同じタイ
ムスロットにスケジューリングされるストリーム待ち行
列と関連付けられる。最高６４Ｋのストリームがサポー
トされるので、ストリーム・ポインタ、即ち、ストリー
ム待ち行列識別子は、１６ビット・ワードによってあら
わされる。各タイムホイールの時間ビンは、ストリーム
・ポインタ・メモリ内のロケーションを指すヘッド・ポ
インタとテール・ポインタ（ｈｐとｔｐ）を有し、各時
間ビンに、リストとして保持されている。ストリーム・
ポインタ・メモリは、６４Ｋのエントリを備えている。
ストリーム・ポインタ・メモリ内の各エントリは、別の
ストリームへの１６ビットのポインタを保持している。
したがって、ストリーム・ポインタ・メモリは、論理
上、６４Ｋｘ１６ビットの容量を有している。ストリー
ム・ポインタ・メモリ内の各ワード（Ｗｏｒｄ）は、次
のように定義される。

【００８７】ＷｏｒｄＶ［０．．．（６４Ｋ−１）］ここで、ワードは、１６ビットの整数であらわされる。
広時間幅単位（ＣＧ）タイムホイール内の各待ち行列
（Ｑｕｅｕｅ）は、次の式により定義される。

【００８８】ＱｕｅｕｅＴC［０．．．３］［０．．．
（２Ｋ−１）］一方、狭時間幅単位（ＦＧ）タイムホイール内の各待ち
行列は、次の式により定義される。

【００８９】ＱｕｅｕｅＴF［０．．．３］［０．．．
（２Ｋ−１）］ここで、待ち行列の形式は、次のように定義された複合
データ・タイプであらわされる。

【００９０】ＷｏｒｄｈｐＷｏｒｄｔｐ例えば、広時間幅単位（ＣＧ）タイムホイールにおける
優先順位３の時間２のへッド・ポインタは、次の式で示
される。

【００９１】ＴC［３］［２］．ｈｐストリーム・ポインタ・メモリとタイムホイール・メモ
リは両方とも、スケジューラ制御論理回路の外部に設け
られている。

【００９２】レディ・リストのサイズは、スケジューラ
内のバックログの尺度となる。ローカルの動的レート制
御（ＤＲＣ）を適用することによって、スケジューラを
ほぼ作業維持型にすることができる。ＤＲＣの計算は、
待ち行列の長さ情報に基づくため、レディ・リストにエ
ントリ数のカウント値を保持しておく必要がある。これ
は、各時間ビンにストリーム待ち行列識別子の数のカウ
ント値を記憶させることにより行うことができる。最大
６４Ｋのアクテイブなストリームがあるため、単一時間
ビン内のストリーム待ち行列識別子の最大値は、６４Ｋ
となるから、必要なカウンタ・サイズは、最大１６ビッ
トである。したがつて、広時間幅単位（ＣＧ）タイムホ
イールと狭時間幅単位（ＦＧ）タイムホイールのカウン
ト値は、それぞれ次のようにあらわされる。

【００９３】ＷｏｒｄＭC［０．．．（２Ｋ−１）］ＷｏｒｄＭF［０．．．（２Ｋ−１）］現在時間値ＣＴが、次の時間ビンを指示するために進む
と、その時間ビンと関連した全てのストリーム待ち行列
識別子は供給できる状態になる。即ち、これらのストリ
ーム待ち行列識別子に対応するストリームに対するスケ
ジューリングされたタイムスタンプの値が満足された状
態（満期状態）となり、そのストリームは供給できる状
態になる。満期状態となったストリーム待ち行列識別子
は、レディ・リスト内に保持される。レディ・リスト
は、供給できる状態にはあるが、まだ、処理されていな
いストリーム待ち行列識別子を含んでいる。スケジュー
ラが、外部ストリーム・サービス要求を受け取ると、ス
トリーム待ち行列識別子は、レディ・リストの先頭から
取り出され、そのストリーム待ち行列識別子は、内部出
力待ち行列に送られるか、或いは、外部処理のために送
信される。

【００９４】制御論理回路内には、タイムホイール・メ
モリと１対１の対応関係にある次のようなビット・マッ
プが設けられている。

【００９５】ＢｉｔＢC［０．．．３］［０．．．２Ｋ−１］ＢｉｔＢF［０．．．３］［０．．．２Ｋ−１］ＢCとＢFは、それぞれ、広時間幅単位と狭時間幅単位の
ビット・マップを示す。このビット・マップは、ゼロに
初期化されて、全てのタイムホイール時間ビンが初期的
には空であることを示す。ビット・マッブ・エントリ内
の“１"の値は、対応するタイムホイール時間ビンが空
ではないことを示す。各優先順位に対するレディ・リス
トは、次のようにあらわすことができる。

【００９６】Ｑｕｅｕｅｒ［０．．．３］空のレデイ・リストｉは、ｒ［ｉ］．ｈｐ＝０とするこ
とによって示される。また、全てのレディ・リスト上の
エントリの総数をカウントする整数の変数は、ｒｃであ
らわされるものとする。

【００９７】スケジューリング現在時間は、ＣＴで表された１７ビット・カウンタに記
憶される。Ｚ_CTに記憶された補助ビットが、ＣＴのゾー
ンを示す。ゾーンＺ_CTは、値０、１、２または３をと
る。ＣＴが、１２８Ｋ−１から０にラップアラウンドす
るとき、Ｚ_CTは１だけ増分される（４を法として）。こ
れと同様に、ストリーム待ち行列Ｑｉのタイムスタンプ
値ＴＳｉは、Ｚ_TSiに記憶された２つのビットによって
示されたゾーンを有する１７ビット数として記憶され
る。Ｚ_CT＝Ｚ_TSiの場合、即ち、現在時間とタイムスタ
ンプ値が同じゾーンである場合は、ＣＴとＴＳiを直接
比較することができる。Ｚ_CT＝（Ｚ_TSi−１）ｍｏｄ４
の場合は、ＴＳiは、次のゾーンの時間、即ち、ＣＴに
対して未来における時間を表わす。これとは異なり、Ｚ
_CT＝（Ｚ_TSi＋１）ｍｏｄ４、または、Ｚ_CT＝(Ｚ_TSi＋
２)ｍｏｄ４の場合は、前のゾーン、即ち、ＣＴに対し
て過去の時間をあらわしている。

【００９８】各セル時間後、現在時間ＣＴは１だけ進
む。ＣＴを進める前に、ＣＴにおける時間ビンと関連し
たストリーム待ち行列識別子を適切なレディ・リストに
付加しなければならない。

【００９９】図１４は、ストリーム待ち行列識別子を適
切なレディ・リストに付加するための手順を示す。手順
の最初の部分は、ＣＴが広時間幅単位（ＣＧ）タイムホ
イールと狭時間幅単位（ＦＧ）タイムホイールのどちら
に対応しているかを決定する。６４の倍数毎に配置され
た全ての時間ビンは、広時間幅単位（ＣＧ）タイムホイ
ールに記憶される。

【０１００】カウンタ・メモリＭｘが、一回読み出され
る。タイムホイールのへッド・ポインタとテール・ポイ
ンタが、各優先順位毎に、一回読み出される。これによ
って、タイムホイールからは、合計８回、読み出しが行
われる。ストリーム・ポインタ・メモリＶには、優先順
位毎に、最大１回づつ書き込みが行われ、合計４回の書
き込みが行われる。内部ビット・マップＢｘは、優先順
位毎に最大２回アクセスされ、合計８回、アクセスされ
る。

【０１０１】レディ・リスト・ポインタｒは、４回書き
込まれ、優先順位毎に２回読み出され、合計１２回アク
セスされる。最終的に、読取り・修正・書き込みアクセ
スにより、ｒｃが増加することになる。３つの外部記憶
装置として、個別のメモリを使用する場合、この操作に
必要なメモリ・アクセス回数は、最悪８回となる。現在
時間ＣＴに対応する時間ビンから対応するレディ・リス
トにリストを転送するために、必要なメモリのアクセス
回数を表２にリストとしてあげる。

【０１０２】表２：メモリへのアクセスメモリ読取り書込み読取り・修正・書込みＭｘ１００Ｔｘ８００Ｖ０４０Ｂｘ４４０ｒ４８０ｒｃ００１ストリーム待ち行列識別子が、位置ＴＳにおいてタイム
ホイールに追加され、そのストリームが優先順位１でス
ケジューリングされる場合、図１５に示した手順によ
り、ストリーム待ち行列識別子を挿入すべきタイムホイ
ール（広時間幅単位または狭時間幅単位）と時間ビンが
決定される。変数Ｘは、狭時間幅単位タイムホイールを
使用する場合はＦにセットされ、広時間幅単位タイムホ
イールを使用する場合はＣにセットされる。時間ビン位
置は、変数ｔとして記憶される。

【０１０３】この手順では、１回の読取り−修正−書込
み動作の際、カウントＭｘを更新する必要がある。最悪
の場合、Ｔｘに対して２回書込みを行う必要があり、Ｖ
に対しては１回の書込みが必要である。内部ビット・マ
ップＢｘに、１回の書き込みと１回の読み取りアクセス
が行われる。したがつて、最悪の場合、新しいストリー
ム待ち行列識別子をタイムホイールに挿入するために、
外部メモリを２回アクセスする必要がある。表３に、新
しいストリーム待ち行列識別子をタイムホイールに挿入
するためのメモリへのアクセス回数をリストとして上げ
ておく。

【０１０４】表３：新しいストリーム待ち行列識別子をタイムホイールに挿入するためのメモリへのアクセス回数メモリ読出し書込み読取り・修正・書込みＭｘ００１Ｔｘ０２０Ｖ０１０Ｂｘ１１０図１６は、レデイ・リストから優先順位の順にストリー
ム待ち行列識別子を取り出す手順を説明する。優先順位
０（高い）のレディ・リストが空になったときは、優先
順位１（低い）などのレディ・リストが検査される。
取り出されたストリーム待ち行列識別子は、変数ｑとし
て格納され、変数ｑは、この変数ｑに対応する待ち行列
から、一番先頭のセルを送信するもう１つのプロセスに
渡される。

【０１０５】レデイ・リストから抽出されたストリーム
待ち行列識別子毎に、ストリーム・ポインタ・メモリＶ
から最大１回、読み出しが必要である。レデイ・リスト
・ポインタｒについては、２回の読み出しと１回の書き
込みが必要である。最終的に、読取り・修正・書込み動
作は、カウンタのレディ・リスト・カウンタｒｃを増加
させる必要がある。表４に、タイムホイールに新しいス
トリーム待ち行列識別子を挿入するためのメモリへのア
クセス回数について示す。

【０１０６】表４：新しいストリーム待ち行列識別子を
タイムホイールに挿入するためのメモリへのアクセス回
数。メモリ読取り書込み読取り・修正・書込みＶ０１０ｒ２１０ｒｃ０ O １１セル時間におけるアクセス回数表５に、１セル時間内に必要な操作を順に説明する。最
悪の場合、個々のメモリに対して、並列に、１セル時間
中に、メモリ・アクセスを１７回行う必要がある。この
数は、タイムホイールにヘッド・ポインタとテール・ポ
インタを同時に、読み書きすることにより改善できる。
セル時間中に時間がある場合には、ステップ４を繰り返
しても良い。

【０１０７】表５．新しいストリーム待ち行列識別子をタイムホイールに挿入するために必要なメモリ・アクセス回数セル操作最悪の場合のアクセス回数１．再スケジュール（新しいストリームの挿入）２２．スケジュール（新しいストリームの挿入）２３．ＣＴビンからストリーム待ち行列識別子リストのレデイ・リストへの転送１２４．レディ・リストからストリーム待ち行列識別子の取り出し１合計１７上記した点を要約すると、ＡＴＭスイッチにおいて、セ
ルを含むストリーム待ち行列を、優先順位を考慮しない
でスケジューリングする方法は、次の主要ステップを含
んでいる。

【０１０８】(a) 各ストリーム毎にスケジューリング
・レート値を計算する。

【０１０９】(b) そのスケジューリング・レート値に
基づいて各ストリーム待ち行列毎にタイムスタンプ値を
計算する。

【０１１０】(c) タイムスタンプ値に基づいて、スト
リーム待ち行列識別子を第１のタイムホイール・スケジ
ューリング・メモリ時間ビンに割り当てることによっ
て、各ストリーム待ち行列をスケジューリングする。

【０１１１】(d) 現在時間の値が時間ビンの値と等し
いとき、ストリーム待ち行列識別子のリストをタイムホ
イール上の時間ビンからレディ・リストに転送する。

【０１１２】(e) レディ・リストから第１のストリー
ム待ち行列識別子を選択する。

【０１１３】(f) 選択したストリーム待ち行列識別子
に対応するストリーム待ち行列中の第１のセルを送信す
る。

【０１１４】上記したタイムスタンプ値と現在時間の値
は、循環する。

【０１１５】ＡＴＭスイッチ内のセルを含むストリーム
待ち行列を、優先順位を考慮して、スケジューリングす
る方法は、次の主要ステップを含んでいる。

【０１１６】(a) 各ストリームごとのスケジューリン
グ・レート値を計算する。

【０１１７】(b) そのスケジューリング・レート値に
基づいて各ストリーム待ち行列毎にタイムスタンプ値を
計算する。

【０１１８】(c) 少なくとも２つの優先順位のうちの
１つを、それぞれのストリーム待ち行列に割り当てる。
優先順位として、高い順位から低い順位まで、異なる値
が割り当てられる。

【０１１９】(d) タイムスタンプ値とその優先順位に
基づいて、ストリーム待ち行列識別子をタイムホイール
のスケジューリング・メモリ時間ビンに割り当てること
によって、各ストリーム待ち行列をスケジューリングす
る。

【０１２０】(e) 現在時間の値が時間ビンの値と等し
いとき、ストリーム待ち行列識別子のリストを、タイム
ホイールの上の時間ビンからレディ・リストに適切な優
先順位で転送する。

【０１２１】(f) 最も優先順位の高い空でないレディ
・リストから第１のストリーム待ち行列識別子を選択す
る。

【０１２２】(g) 選択したストリーム待ち行列識別子
に対応するストリーム待ち行列中の第１のセルを送信す
る。

【０１２３】この場合、上記したタイムスタンプの値と
現在時間の値は、循環する。

【０１２４】前述した複数の優先順位の実施形態におけ
る１つの態様では、１セル時間中に、現在時間の値ＣＴ
に対応する時間ビンにおける異なる優先順位リストが、
対応するレディ・リストに一度に転送される。

【０１２５】以下、図１９〜図２３を参照して、複数の
優先順位をサポートするスケジューラ・アーキテクチャ
の他の実施形態を説明する。

【０１２６】図１９及び図２０は、２つのタイムホイー
ルを備えた例を示している。ここで、優先順位Ｌ＝４で
あり、広時間幅単位（ＣＧ）タイムホイールの細分性Ｇ
は、６４であるものとして説明する。狭時間幅単位（Ｆ
Ｇ）タイムホイールは、Ｍ＊Ｌのエントリからなり、広
時間幅単位（ＣＧ）タイムホイールは、Ｎ＊Ｌのエント
リからなるものとする。ＦＧタイムホイールの各時間ビ
ンは、１セル時間に相当し、ＣＧタイムホイールの各時
間ビンは、Ｇセル時間に相当する。

【０１２７】この例の場合、ＬとＧの値が、上記したよ
うに、両方とも２の累乗であると仮定する。ＦＧタイム
ホイールの時間ビンに、それぞれ、優先順位順に周期的
にラベル付けすることによって、各時間ビンに優先順位
が割り当てられる。例えば、図１９においては、優先順
位順に、ＦＧタイムホイールの時間ビンに、O 、１、
２、３、０、１、２、３のラベルが与えられている。同
様に、ＣＧタイムホイールの時間ビンにも、優先順位
０、１、２、３が順次且つ周期的に割り当てられてい
る。

【０１２８】各タイムホイール・エントリ（即ち、時間
ビン）には、ストリーム待ち行列識別子のリストが格納
されている。各セル時間中に、現在時間ＣＴに対応する
時間ビンにおけるリストが、時間ビンに割り当てられた
優先順位でレデイ・リストに転送される。レデイ・リス
トは、また、ストリーム待ち行列識別子のリストでもあ
る。各セル時間の間に、最も高い優先順位の空でないレ
ディ・リストから、１つのストリーム待ち行列識別子
が、取り出され、除去される（存在する場合）。対応す
るストリーム待ち行列からの最初のセルが送信され、次
に、まだ空でない場合は、ストリーム待ち行列のスケジ
ューリングが再度行われる。

【０１２９】図２２及び図２３を参照して、優先順位Ｐ
にあるタイムスタンプ値ＴＳを持つ新しいストリームの
スケジューリング手順を説明する。これらの図では、発
生する可能性のあるラツプアラウンドの状態について
は、考慮していない。ラップ・アラウンドの状態が生じ
た場合、前述したラップ・アラウンド機構の説明の際
に、説明した追加の手順が必要である。

【０１３０】時間ＴＳ及び優先順位Ｐで、新しいストリ
ームをスケジューリングする際、最初のステップにおい
て、ＴＳとＣＴとが、まず、比較される（ステップ７０
０）。ＴＳがＣＴよりも小さい場合、ストリーム待ち行
列識別子が、優先順位Ｐのレデイ・リスト（ステツプ７
０５）の末尾に追加され、手順が終了する。

【０１３１】ＴＳがＣＴよりも小さくない場合、（ＴＳ
−ＣＴ）が（Ｇ＊Ｎ＊Ｌ）と比較される（ステップ７１
０）。ここで、Ｇは、前述したように、広時間幅単位
（ＣＧ）タイムホイールの細分性を表わす。（ＴＳ−Ｃ
Ｔ）が（Ｇ＊Ｎ＊Ｌ）よりも大きい場合、新たなＴＳが
ＴＳ′として設定される（ステップ７１５）。ここで、
新たなＴＳ′は、ＣＴ＋Ｇ＊（（Ｎ−１）＊Ｌ＋Ｐ）で
あらわされ、このタイムスタンプにスケジューリングさ
れる（ステップ７１５）。上述した数値Ｎは、Ｎ＊Ｌで
示された狭時間幅単位（ＦＧ）タイムホイールのサイズ
を決定しており、且つ、Ｌは優先順位の数をあらわして
いることは、前述した通りである。尚、ステップ７１０
において、（ＴＳ−ＣＴ）が（Ｇ＊Ｎ＊Ｌ）よりも大き
くないことが判定されると、ＴＳは修正されることな
く、手順は、直接ステップ７２０に移る。次に、ステッ
プ７２０では、時間ビンＴＳまたはＴＳ′に対応した優
先順位Ｐ′がセットされる。

【０１３２】次に、ＴＳ′がＴＳ＋（Ｐ−Ｐ′）にセッ
トされる（ステップ７２５）。ＴＳが、Ｇの倍数でＰ＝
０の場合（ステップ７３５）、ＴＳ′は、ＴＳ′−Ｌ
（ステップ７４０）にセットされる。次に、ＴＳ′がＣ
Ｔと比較される（ステップ７４５）。ＴＳがＧの倍数で
もなくＰ＝０でもない場合は、ＴＳ′は修正されず、処
理手順は、ステップ７３５から直接ステップ７４５に進
む。

【０１３３】ステップ７４５においてＴＳ′がＣＴより
も小さいことが判定されると、ストリーム待ち行列識別
子が、優先順位Ｐのレディ・リストの末尾に追加され
（ステップ７５０）、手順が終了する。ＴＳ′がＣＴよ
り小さくない場合、ＴＳ′−ＣＴが、Ｍ＊Ｌと比較され
る (ステップ７４７) 。Ｍは、前述したように、Ｍ＊Ｌ
で与えられる広時間幅単位（ＣＧ）タイムホイールのサ
イズを決定する。ＴＳ′−ＣＴがＭ＊Ｌよりも小さくな
い場合は、そのストリームは、図２３に示された手順に
従って、広時間幅単位タイムホイール（ＣＧ）上でスケ
ジューリングされる。

【０１３４】ＴＳ′−ＣＴがＭ＊Ｌよりも小さい場合、
ステップ７４７に続いて、ステップ７５５に移行し、
Ｐ′がＰと比較される（ステップ７５５）。Ｐ′がＰよ
りも大きいかそれと等しい場合、ストリーム待ち行列識
別子が、狭時間幅単位（ＦＧ）タイムホイール上の時間
ビンＴＳ′においてリストの末尾に追加され（ステップ
７６０）、手順が終丁する。

【０１３５】Ｐ′がＰよりも大きいかそれと等しい場
合、ストリーム待ち行列識別子は、狭時間幅単位（Ｆ
Ｇ）タイムホイール上の時間ビンＴＳ′におけるリスト
の先頭に加えられ（ステップ７６５）、手順が終了す
る。

【０１３６】ストリームが、広時間幅単位タイムホイー
ル（ＣＧ）上でスケジューリングされる場合、ステップ
７４７の後に、図２３に示された処理が実行される。図
２３において、まず、タイムスタンプ値ＴＳ'がＧによ
って割算されて、その結果であるＩ、即ち、ＴＳ′／Ｇ
がセットされる(ステップ８００)。次に、時間ビンＧ＊
Ｉに対応する優先順位がＰ′としてセットされる（ステ
ップ８１Ｏ）。続いて、Ｇ＊ (Ｉ＋（Ｐ−Ｐ'）)がＴ
Ｓ″としてセットされる（ステップ８２０）。

【０１３７】この状態で、Ｐ′が、Ｐと比較される（ス
テップ８３０）。Ｐ′がＰよりも大きいか、または、そ
れと等しい場合、即ち、Ｐ'の優先順位がＰよりも低く
ない場合、ストリーム待ち行列識別子（ＳＱＩ）が、広
時間幅単位（ＣＧ）タイムホイール上の時間ビンＴＳ"
におけるリストの最後に末尾に追加され、手順が終了す
る(ステップ８４０)。一方、Ｐ′がＰよりも小さい場
合、即ち、Ｐ'の優先順位が高い場合、ストリーム待ち
行列識別子（ＳＱＩ）が、広時間幅単位（ＣＧ）タイム
ホイール上の時間ビンＴＳ"におけるリストの先頭に加
えられ、手順が終了する(ステップ８５０)。

【０１３８】レートの計算ＤＲＣスケジューリングでは、与えられたストリームの
スケジューリング・レートは、動的に更新される。ＤＲ
Ｃスケジューリングにおいて、動的レートＲdrcは、最
小保証レートＭと超過レートＥの和として計算され、こ
のうち、超過レートＥは、経路に沿ったボトルネック・
ポイントにおいて、当該ストリームに利用可能な超過帯
域幅を反映している。ここで、動的レートＲdrcは、次
式であらわされる。

【０１３９】Ｒdrc ＝Ｍ＋Ｅローカル動的レートＥloc は、待ち行列がレディ・リス
トから転送された場合に観察される使用量に基づいて計
算できる。この点では、スケジューラは、ローカル・ボ
トルネックにおいてほぼ作業維持型になる。スイッチ内
のダウンストリーム・ボトルネックにおいて計算された
外部超過レートＥextは、レート計算エンジンへの入力
として役立つ。

【０１４０】この場合、ＤＲＣ超過レートは、次のよう
に表される。Ｅ＝ｍｉｎ(Ｅloc，Ｅext) レートＥextは、スイッチ内の経路に沿ったボトルネッ
ク・ポイントにおいて計算されたＤＲＣレートの最小値
でもよい。このレート情報は、内部資源管理 (ＩＲＭ)
セルによって送られる。

【０１４１】ローカルＤＲＣレートの計算ＤＲＣスケジューリング自体は、前述したように、特願
平１０−９２０３５号明細書に記載されている。ここで
は、ローカルに、即ち、局部的にＤＲＣを適用する場合
について、簡単に説明する。ローカルＤＲＣ超過レート
は、Ｅloc で表され、測定されたローカル使用量Ulocに
基づいて計算することができる。比例導関数（ＰＤ）制
御装置は、測定された使用量とターゲット使用量Ｕloc
の差を最小にするために、Ｅlocの新しい値を繰り返し
計算する。制御装置は、次の式に従って計算を行う。Ｅloc（ｎ＋１）＝Ｅloc（ｎ）＋α1（Ｕloc−Uloc）＋
α2（Ｕloc−Uloc）ここで、フイルタ係数α1 及びα2 は、安定性を高め高
速に収束させるために選択される。各クラスにおける超
過レートＥは、アナログ的に計算しても良い。

【０１４２】ＡＢＲ仮想ソースＡＢＲ仮想ソース制御（「Traffic Management Specifi
cation, Version 4.0」The ATM Forum, 1996を参照）に
おいて、スケジューラは、ＡＢＲソースの動作と似た動
作を行う。ＡＢＲにおける資源管理（ＲＭ）セルは、セ
ルが送信されるレートを決定する明示レート（ＥＲ）情
報を伝送している。Ｒabrで表されるこの外部レート
は、ＡＢＲストリームをシェーピングするローカル・ス
ケジューラによって使用される。ＡＢＲ仮想ソース制御
は、ＤＲＣスケジューリングと容易に組み合わせること
ができる。この場合、ＤＲＣとＡＢＲ仮想ソース制御の
ために計算されたレートの最小値、即ち、Ｒ＝ｍｉｎ(Ｒabr, Ｒdrc) が、ＡＢＲストリームのスケジューリング・レートとし
て使用されれば良い。

【０１４３】ここで、Ｒdrc は、ＤＲＣスケジューリン
グのローカルに計算されたレートを表わす。Ｒabrを計
算するアルゴリズムは、「Traffic Management Specif
ication, Version 4.0 」に例示されているから、ここ
では、説明を省略する。

【０１４４】使用量パラメータ制御（ＵＰＣ）スケジューリング・レートＲｉのストリームｉにおける
セルをスケジューリングすることに加えて、スケジュー
ラ・アーキテクチャを利用して、ＵＰＣ（使用量パラメ
ータ制御）の仕様（「Traffic Management Specificati
on, Version 4.0」 The ATM Forum 1996）にしたがっ
て、各ストリームのトラフイック・シェーピングを実行
することができる。特に、ストリームｉが、レートＲｉ
でスケジューリングされると同時に、ＧＣＲＡ（1/ＰＣ
Ｒｉ、０）とＧＣＲＡ（1/ＳＣＲｉ、ＴＨi）に適合す
るようにシェーピングする方法について、以下に簡単に
説明する。（ＵＰＣを監視する、即ち、ポリシングため
の一般的なセル・レート・アルゴリズム（Generic Cel
l Rate Algorithm：GCRA）の仕様については、「Traf
fic Management Specification, Version 4.0 」The AT
M Forum, 1996を参照されたい）。尚、ＰＣＲｉ及びＳ
ＣＲｉはそれぞれストリームｉのピークセルレート（Pe
ak Cell Rate）及び平均セルレート（Sustainable C
ell Rate）であり、ＴＨは上記した仕様で定義された
閾値である。

【０１４５】ストリームをシェーピングする目的は、そ
のストリームを、ネットワークにおける次のホッブ（例
えば、個別のサブネットワークに対するインタフェー
ス）において監視されるＵＰＣパラメータに、強制的に
適合するようにすることである。これは、非適切なセル
に対して、ポリサーが、セル破棄、または、セルにタグ
付け（即ち、ＣＬＰビットを１にすること）を不要にす
る。

【０１４６】図１７を参照すると、ストリーム待ち行列
Ｑｉのセルが到来したとき、レート・スケジューリング
とＵＰＣシェーピングとの双方を行う際におけるタイム
スタンプの計算手順が示されている。尚、ここでは、ラ
ップアラウンドについては、考慮されていない。セルが
待ち行列Ｑｉに到来すると（ステップ５００）、待ち行
列Ｑｉの状態が確認される（ステップ５１０）。待ち行
列Ｑｉが空の場合は、スケジューリング・タイムスタン
プＴＳｉが、ステップ５２０に示された式に従って更新
される。即ち、スケジューリング・タイムスタンプＴＳ
ｉは、ＴＳｉ＝ＭＡＸ［｛ＴＳｉ＋ＭＡＸ（１／ＰＣＲ
ｉ、１／Ｒｉ）｝，ＣＴ］に従って更新される。

【０１４７】次に、シェーピング・タイムスタンプＴＳ
ｉ′が、ＣＴと比較される（ステップ５３０）。ＴＳ
ｉ′がＣＴよりも小さいかそれと等しい場合、ＴＳｉ
′はＣＴにセットされる（ステップ５４０）。ストリ
ームは、時間ＭＡＸ（ＣＴ，ＴＳｉ）においてスケジ
ュールが立てられ（ステップ５６０）、ＴＳｉ ′が、
ＴＳｉ ′＝ＴＳｉ′＋１／ＳＣＲｉに従って更新され
（ステツブ５７０）、セルは、待ち行列Ｑｉに追加され
る（ステツプ５８０）。

【０１４８】ステップ（５３０）において、ＴＳｉ ′
がＣＴよりも大きい場合は、ＴＳｉ′がＣＴ＋ＴＨｉ
と比較される（ステップ５５０）。ＴＳｉ′＞ＣＴ＋Ｔ
Ｈｉの場合、ストリームは、時間ＭＡＸ（ＴＳｉ ′−
ＴＨｉ，ＴＳｉ）にスケジューリングされ（ステツプ
５５Ｓ）、続いて、当該セルは、待ち行列Ｑｉに追加さ
れる。

【０１４９】ステップ（５５０）において、ＴＳｉ ′
がＣＴ＋ＴＨｉより小さいかまたはそれと同じである場
合、ストリームは、時間ＭＡＸ（ＣＴ，ＴＳｉ）にス
ケジューリングされ（ステップ５６０）、ＴＳｉ′が、
ＴＳｉ ′＝ＴＳｉ'＋１／ＳＣＲｉに従って更新され
（ステップ５７０）、続いて、セルが待ち行列Ｑｉに追
加される（ステップ５８０）。

【０１５０】図１８を参照すると、セルがストリームｉ
の待ち行列Ｑｉから送出されるときに、レート・スケジ
ューリングとＵＰＣシェーピングの双方を結合した形で
実行する場合におけるタイムスタンプ計算手順（ラップ
アラウンドを考慮しない）が示されている。セルが、待
ち行列Ｑｉから取り出され送信される（ステップ６０
０）。待ち行列Ｑｉの状態が検査される（ステップ６１
０）。待ち行列Ｑｉが空の場合、手順が終了する（ステ
ップ６５０）。そうでない場合は、スケジューリング・
タイムスタンプＴＳｉが、ＴＳｉ＝ＴＳｉ＋ＭＡＸ（１
／Ｒｉ、１／ＰＣＲｉ）に従って更新される（ステッ
プ６２０）。シェ一ピング・タイムスタンプＴＳｉ'
は、ＴＳｉ ′＝ＴＳｉ′＋１／ＳＣＲｉに従って更新
される（ステップ６３０）。次に、ストリームｉは、時
間ＭＡＸ（ＴＳｉ,ＴＳｉ ′−ＴＨｉ）にスケジューリ
ングされ（ステップ６４０）、その後、処理は終了する
（ステップ６５Ｏ）。

【０１５１】本発明は、ＡＴＭスイッチにおいてＤＲＣ
スケジューリングを実施する拡張性が高く、且つ、柔軟
性に富んだアーキテクチャを提供できる。このアーキテ
クチャは、ストリームのレート・シェーピングを実行す
るが、この場合におけるシェーピング・レートは、ＤＲ
Ｃ方式に従って決定される。スケジューラは、タイムホ
イール構造を有しており、この構造では、ストリーム待
ち行列は、当該待ち行列について計算されたタイムスタ
ンプが満期になるまでサービスを待機する。レディ・リ
ストは、まだ供給されていない適格のストリーム待ち行
列を記憶している。

【０１５２】大きなメモリを使用せずに広い範囲のレー
トを実現するために、スケジューラは、狭時間幅単位
（ＦＧ）タイムホイールと広時間幅単位（ＣＧ）タイム
ホイールの少なくとも２つのタイムホイールで実施され
る。

【０１５３】タイムホイール構造は、複数の優先順位、
この例では、４つの優先順位と共に、大きくなる。スト
リームがその最低レートを保証できるように、高い優先
順位のストリームが動的に割り当てられる。残りの優先
順位では、粗いレベルで、若干差のあるＱｏＳが得られ
る。各ストリーム待ち行列ごとのタイムスタンプ値は、
ＤＲＣ手法によって決定されたレートに従ってピーク・
レート・シェービングを適切に達成できるように更新さ
れる。

【０１５４】以上は、本発明の好ましい実施形態の説明
であるが、本発明は、種々の変形、及び均等物に適用で
きる。

【０１５５】

【発明の効果】本発明によれば、スイッチの輻輳状態に
基いて動的に算出されたレート値に従って、多数のスト
リームをシェーピングすると共に、スケジューリングす
ることができる。また、異なる時間細分性を有する複数
のタイムホイールを使用して、各ストリームを算出され
たレート値にしたがって、動的に、タイムホイールに割
当てる構成を採用することにより、広範囲に亙るビット
レートのストリームを処理することができる。更に、ス
トリームに対して、複数の優先順位を与えることによ
り、同時に伝送可能になった複数のストリーム間を調停
することができる。したがって、本発明では、拡張性が
高く、且つ、柔軟性に富むスケジューラ及びスケジュー
リング方法が得られる。

【図面の簡単な説明】

【図１】ＡＴＭバッファ・モジュールの主構成要素の図
である。

【図２】本発明のスケジューラ・アーキテクチャの一実
施形態を示すブロック図である。

【図３】本発明のスケジューラ・アーキテクチャの他の
実施形態を示すブロック図である。

【図４】セルがストリーム待ち行列に到来したときのタ
イムスタンプ値を計算する手順を示すフローチャートで
ある（ラップアカウントを考慮しない）。

【図５】セルがストリーム待ち行列から出るときのタイ
ムスタンプ値を計算する手順を示すフローチャートであ
る。

【図６】各セル時間中にストリーム待ち行列のアイドル
状態を検査するための手順を示すフローチャートであ
る。

【図７】ラップアラウンドを考慮して、セルがストリー
ム待ち行列に到来するときのタイムスタンプ値を計算す
るための手順を示すフローチャートである。

【図８】単一優先順位の狭時間幅単位（ＦＧ）タイムホ
イールの図である。

【図９】単一優先順位の広時間幅単位（ＣＧ）タイムホ
イールの図である。

【図１０】単一優先順位のレディ・リストの図であ
る。

【図１１】複数優先順位の狭時間幅単位（ＦＧ）タイム
ホイールの図である。

【図１２】複数優先準位の広時間幅単位（ＣＧ）タイム
ホイールの図である。

【図１３】複数優先順位のレディ・リストの図である。

【図１４】ストリーム待ち行列識別子をレディ・リスト
に追加する順を示す。

【図１５】タイムホイール上にストリーム待ち行列識別
子を挿入する手順を示す。

【図１６】レディ・リストからストリーム待ち行列識別
子を取り出す手順を示す。

【図１７】スケジューリングとＵＰＣシェーピングを組
み合わせて行う場合におけるセル到来タイムスタンプ計
算の手順を示す。

【図１８】スケジューリングとＵＰＣシェーピングを組
み合わせて行う場合におけるセル送出タイムスタンプ計
算の手順を示す。

【図１９】１つの時間ビン(time-bin)毎に１つの優先順
位を持つ複数優先順位の狭時間幅単位（ＦＧ）タイムホ
イールの図である。

【図２０】１つの時間ビン毎に１つの優先順位を持つ複
数優先順位の広時間幅単位（ＣＧ）タイムホイールの図
である。

【図２１】タイムホイール時間ビンと、図１９及び図２
０に示された時間ビンと関連したレディ・リストの図で
ある。

【図２２】図１９及び図２０に示されたタイムホイール
を使用した場合におけるタイムホイール・スケジューリ
ングの一部を説明するためのフローチャートである。

【図２３】図２２に続くタイムホイール・スケジューリ
ングの動作を説明するためのフローチャートである。

【符号の説明】

１セルメモリ２待ち行列マネジャー３スケジューラ４制御メモリ５Ａ、５Ｂタイムホイール６スケジューラ論理ユニット７タイムスタンプ計算ユニット８レート計算ユニット９Ａ〜９Ｄレディリスト

───────────────────────────────────────────────────── フロントページの続き (72)発明者ゴパラクリシナンラママーシーアメリカ合衆国，ニュージャージー 08540，プリンストン，４インディペンデンスウエイ，エヌ・イー・シー・ユー・エス・エー・インク内 (72)発明者アレクサンダーイシイアメリカ合衆国，ニュージャージー 08540，プリンストン，４インディペンデンスウエイ，エヌ・イー・シー・ユー・エス・エー・インク内 (56)参考文献特開平９−200231（ＪＰ，Ａ) 特開平９−36912（ＪＰ，Ａ) 特開平10−271121（ＪＰ，Ａ) 特開平10−303922（ＪＰ，Ａ) 特開平９−107369（ＪＰ，Ａ) 特開平11−112525（ＪＰ，Ａ) 特開平10−215264（ＪＰ，Ａ) 特開平10−285167（ＪＰ，Ａ) 特開平11−46197（ＪＰ，Ａ) 特開平10−135957（ＪＰ，Ａ) 特開平８−213992（ＪＰ，Ａ) 特開平10−56492（ＪＰ，Ａ) 特開平９−64891（ＪＰ，Ａ) ＩＮＦＯＣＯＭ’97 ｐ1054−1062 ＩＥＥＥＮｅｔｗｏｒｋＶｏｌ. ６Ｎｏ．５ｐ38−49 Ｇｌｏｂｅｃｏｍ’98 ｐ439−446 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/56

Claims

(57)【特許請求の範囲】

【請求項１】ＡＴＭスイッチにおいて使用され、スト
リーム待ち行列をスケジューリングしてセルとして供給
するスケジューラ装置であつて、待ち行列マネージャ
と、該待ち行列マネージャに接続され、ＡＴＭセルをス
トリーム待ち行列の形式で格納するセル・メモリと、ス
ケジューラユニットと、前記スケジューラユニット及び
前記待ち行列マネージャに接続され、待ち行列情報を記
憶する制御メモリと、を含み、前記スケジューラユニットは、前記ストリーム待ち行列毎に最小保証レート及び輻輳情
報に基づいて算出される動的レートと、当該ストリーム
のピークセルレート（ＰＣＲ）、平均セルレート（ＳＣ
Ｒ）および前記ＳＣＲに対して予め定められたバースト
閾値（ＴＨ）と、に基づいて各ストリーム中のセルをス
ケジュールすべきタイミングを計算する計算手段と、一連の時間ビン内にストリーム待ち行列識別子を記憶す
るタイムホイール・スケジューリング・メモリと、を含み、前記制御メモリ内の待ち行列情報に基づいて供
給すべきストリーム待ち行列を選択し、前記待ち行列マネージャは、前記ＡＴＭスイッチの輻輳
と前記制御メモリ内の待ち行列情報に基づいてＡＴＭセ
ルの送受信を制御する、ことを特徴とする装置。
【請求項２】請求項１において、前記計算手段は、外部レート情報と制御メモリ内の待ち行列情報に基づい
て前記動的レートを求めることによって、各ストリーム
待ち行列ごとのレートを計算するレート計算ユニット
と、各ストリーム待ち行列毎に前記スケジュールすべきタイ
ミングを示すタイムスタンプ値を計算するタイムスタン
プ計算ユニットと、を含み、前記スケジューラ・ユニットは、更に、供給準備のできたストリーム待ち行列識別子を記憶する
少なくとも１つのレディ・リストと、前記タイムホイール・スケジューリング・メモリ、前記
タイムスタンプ計算ユニット及び前記レディ・リストの
動作を調整するスケジューラ論理ユニットと、を含むことを特徴とするスケジューラ装置。
【請求項３】請求項１において、前記スケジューラ・
ユニットは、複数のタイムホイール・スケジューリング
・メモリを含み、そのうち、第１のタイムホイール・ス
ケジューリング・メモリ内における時間ビンには、１つ
のセル時間に対応する値が割り当てられており、他のタ
イムホイール・スケジューリング・メモリ内における時
間ビンには、複数のセル時間に対応する値が割り当てら
れており、それらの値は異なっていることを特徴とする
装置。
【請求項４】請求項３において、前記スケジューラ・
ユニットは、外部レート情報と制御メモリ内の待ち行列情報に基づい
て、各ストリーム待ち行列のレートを計算するレート計
算ユニットと、各ストリーム待ち行列の前記スケジュールすべきタイミ
ングを示すタイムスタンプを計算するタイムスタンプ計
算ユニットと、供給準備のできたストリーム待ち行列識別子を記憶する
レデイ・リストと、前記複数のタイムホイール・スケジューリング・メモ
リ、前記タイムスタンプ計算ユニット、及び前記レディ
・リストの動作を調整するスケジューラ論理ユニット
と、を含むことを特徴とする装置。
【請求項５】請求項４記載の装置において、各時間ビ
ンが、それぞれ異なる優先順位に対応する複数のリスト
を有すると共に、異なる優先順位の一つにそれぞれ対応
した複数のレディ・リストを有していることを特徴とす
るスケジューラ装置。
【請求項６】請求項４記載の装置において、各時間ビ
ンが単一のリストからなる一方、異なる優先順位に対応
する複数のレディ・リストを有していることを特徴とす
る装置。
【請求項７】ＡＴＭスイッチ内において、セルを含む
ストリーム待ち行列をスケジューリングする方法であっ
て、 (a) 最小保証レート及び輻輳情報に基づいて動的レー
トを前記ストリーム待ち行列毎のレートとして計算する
ことによって、各ストリーム毎にスケジューリング・レ
ート値を計算するステップと、 (b) 前記動的レートと、当該ストリームのピークセル
レート（ＰＣＲ）、平均セルレート（ＳＣＲ）および前
記ＳＣＲに対して予め定められたバースト閾値（ＴＨ）
と、に基づいて、各ストリーム待ち行列ごとのタイム
スタンプ値を計算するステップと、 (c) 前記タイムスタンプ値に基づいて、第１のタイム
ホイール・スケジューリング・メモリ内の時間ビンに
ストリーム待ち行列識別子を割り当てることによつて、
各ストリーム待ち行列をスケジューリングするステップ
と、 (d) 現在の時間値が時間ビン値と等しいときに、前記
第１のタイムホイール・スケジューリング・メモリの時
間ビンから、ストリーム待ち行列識別子のリストをレデ
ィ・リストに転送するステップと、 (e) レディ・リストからの最初のストリーム待ち行列
識別子を選択するステップと、 (f) 選択したストリーム待ち行列識別子に対応するス
トリーム待ち行列内の第１のセルを送信するステップと
を含み、前記タイムスタンプ値と現在時間値がサイクリ
ックに循環することを特徴とする方法。
【請求項８】請求項７において、各ストリーム待ち行
列のタイムスタンプ値が、少なくとも空のストリーム待
ち行列へのセルの到来及び空でないストリーム待ち行列
からのセルの送出のうちの１つの事象が発生した時に、
再度計算されることを特徴とする方法。
【請求項９】請求項７において、現在時間値が、タイ
ムスタンプ値よりも１サイクルを超えて遅れたり、タイ
ムスタンプ値よりも１サイクルを超えて進むことがない
ことを特徴とする方法。
【請求項１０】請求項７において、ステップ(c)で
は、各ストリーム待ち行列識別子が、タイムスタンプ値
に基づいて、複数のタイムホイール・スケジューリング
・メモリのうちの１つに割り当てられることを特徴とす
る方法。
【請求項１１】ＡＴＭスイッチ内で、セルを含むスト
リーム待ち行列をスケジューリングする方法であって、 (a) 最小保証レート及び輻輳情報に基づいて動的レー
トを前記ストリーム待ち行列毎のレートとして計算する
ことによって、各ストリーム毎にスケジューリング・レ
ート値を計算するステップと、 (b) 前記動的レートと、当該ストリームのピークセル
レート（ＰＣＲ）、平均セルレート（ＳＣＲ）および前
記ＳＣＲに対して予め定められたバースト閾値（ＴＨ）
と、に基づいて、各ストリーム待ち行列ごとのタイム
スタンプ値を計算するステップと、 (c) 各ストリーム待ち行列に対して、高低互いに異な
る値を有する少なくとも２つの優先順位の１つを割り当
てるステップと、 (d) 前記タイムスタンプ値と前記優先順位とに基づい
て、タイムホイール・スケジューリング・メモリの時間
ビンにストリーム待ち行列識別子を割り当てることによ
って、各ストリーム待ち行列をスケジューリングするス
テップと、 (e) 各優先順位において、現在の時間値が時間ビン値
と等しいとき、前記タイムホイール・スケジューリング
・メモリ上の時間ビンからレディ・リストにストリーム
待ち行列識別子のリストを転送するステップと、 (f) 空でないレディ・リストの最も高い優先順位から
第１のストリーム待ち行列識別子を選択するステップ
と、 (g) 選択されたストリーム待ち行列識別子に対応する
ストリーム待ち行列内の第１のセルを送信するステップ
とを含み、前記タイムスタンプ値と現在の時間値とは、
サイクリックに循環することを特徴とする方法。
【請求項１２】請求項１１において、新しいストリー
ム待ち行列識別子は、タイムスタンプ値に対応する時間
ビンであって、優先順位に対応する当該時間ビン内のリ
ストに入れられることを特徴とする方法。
【請求項１３】請求項１１において、時間ビンは、優
先順位の順に、サイクリックに割り当てられる優先順位
を有し、新しいストリーム待ち行列識別子は、タイムス
タンプ値と優先順位に対応する時間ビンに入れられるこ
とを特徴とする方法。
【請求項１４】請求項１１において、各ストリーム待
ち行列のタイムスタンプ値は、少なくとも空のストリー
ム待ち行列へのセルの到来及び空でないストリーム待ち
行列からのセルの送出のうちの一つの事象が発生したと
きに、再度計算されることを特徴とする方法。
【請求項１５】請求項１１において、現在の時間値
が、タイムスタンプ値よりも１サイクルを超えて遅れた
り、タイムスタンプ値よりも１サイクルを超えて進むこ
とがないことを特徴とする方法。
【請求項１６】請求項１１において、ステップ(d)で
は、各ストリーム待ち行列識別子が、タイムスタンプ値
に基づいて複数のタイムホイール・スケジューリング・
メモリにおける１つの時間ビンに割り当てられることを
特徴とする方法。
【請求項１７】請求項１４において、各ストリーム毎
に計算されたスケジューリング・レート値が、ローカル
に計算したレートと外部レートの内、最小値であること
を特徴とする方法。
【請求項１８】請求項１４において、タイムスタンプ
値の計算を利用することで、スケジューリング・レート
値に基づくストリームのスケジューリングと、使用量パ
ラメータ制御監視パラメータに従ったストリームのシェ
ーピングとの両方を実行することを特徴とする方法。
【請求項１９】一連のセルによって構成される各スト
リームを、順次、スケジューリングして下流側に出力す
るスケジューラ装置において、前記ストリーム待ち行列毎に最小保証レート及び輻輳情
報に基づいて算出される動的レートと、当該ストリーム
のピークセルレート（ＰＣＲ）、平均セルレート（ＳＣ
Ｒ）および前記ＳＣＲに対して予め定められたバースト
閾値（ＴＨ）と、に基づいて、前記各ストリーム中のセ
ルをスケジュールすべきタイミングをあらわすスケジュ
ールタイムスタンプを算出する算出手段と、当該算出されたスケジュールタイムスタンプ及び現在時
間に基いて、前記セルの出力タイミングをシェーピング
した形で決定する決定手段と、を有することを特徴とするスケジューラ装置。
【請求項２０】一連のセルによって構成される各スト
リームを、順次、スケジューリングして下流側に出力す
るスケジューラ装置において、前記ストリーム待ち行列毎に最小保証レート及び輻輳情
報に基づいて算出される動的レートと、当該ストリーム
のピークセルレート（ＰＣＲ）および平均セルレート
（ＳＣＲ）と、に基づいて、前記各ストリーム中のセル
をスケジュールすべきタイミングをあらわすスケジュー
ルタイムスタンプを算出する算出手段と、当該算出されたスケジュールタイムスタンプ及び現在時
間に基いて、前記セルの出力タイミングをシェーピング
した形で決定する決定手段と、を有し、前記算出手段は、前記セルの到来時、当該ストリームの動的レート、当該
ストリームのＰＣＲ、及び、現在時点とから、当該セル
の第１のタイムスタンプを算出する第１の手段と、前記第１の手段と共に、当該ストリームのＳＣＲをも参
照して、第２のタイムスタンプを算出する第２の手段
と、を有し、第１及び第２の手段は選択的に使用される
ことを特徴とするスケジューラ装置。
【請求項２１】請求項２０において、前記第２の手段
は、前記ＳＣＲに対して予め定められたバースト閾値
（ＴＨ）の値をも参照して、第２のタイムスタンプを算
出することを特徴とするスケジューラ装置。
【請求項２２】請求項２１において、前記決定手段
は、第１及び第２のタイムスタンプから選択されたタイ
ムスタンプにより、前記出力タイミングを決定すること
を特徴とするスケジューラ装置。
【請求項２３】一連のセルによって構成される各スト
リームを、順次、スケジューリングして下流側に出力
し、セルの送信時に出力タイミングを決定するスケジュ
ーラ装置において、前記ストリーム待ち行列毎に最小保証レート及び輻輳情
報に基づいて算出される動的レートと、当該ストリーム
のピークセルレート（ＰＣＲ）および平均セルレート
（ＳＣＲ）と、に基づいて、前記各ストリーム中のセル
をスケジュールすべきタイミングをあらわすスケジュー
ルタイムスタンプを算出する算出手段と、当該算出されたスケジュールタイムスタンプ及び現在時
間に基いて、前記セルの前記出力タイミングをシェーピ
ングした形で決定する決定手段と、を有し、前記算出手段は、先行するセルのタイムスタンプ、前記動的レート、及
び、ＰＣＲとによって、第１のタイムスタンプを算出す
る第１の手段と、ＳＣＲ及びバースト閾値を参照することによって、第２
のタイムスタンプを算出する第２の手段と、を有し、前
記第１及び第２の手段は選択的に使用されることを特徴
とするスケジューラ装置。
【請求項２４】請求項２３において、前記算出手段
は、前記第１及び第２のタイムスタンプを選択すること
により、前記スケジュールタイムスタンプ値を算出する
手段を有していることを特徴とするスケジューラ装置。
【請求項２５】請求項２４において、前記第２の手段
は、前記第１のタイムスタンプと、前記第２のタイムス
タンプから閾値を減算した結果とを比較して、大きい値
を持つタイムスタンプを選択的に前記スケジュールタイ
ムスタンプとして割当てることを特徴とするスケジュー
ラ装置。
【請求項２６】一連のセルによって構成される各スト
リームを順次、下流側に、スケジューリングして出力す
るスケジューラ装置で使用されるスケジューリング方法
において、前記各ストリームのセルをスケジュールすべきタイミン
グをあらわすスケジュールタイムスタンプを、最小保証
レート及び輻輳情報に基づいて算出される動的レート
と、当該ストリームのピークセルレート（ＰＣＲ）、平
均セルレート（ＳＣＲ）および前記ＳＣＲに対して予め
定められたバースト閾値（ＴＨ）に基づいて算出する第
１のステップと、前記スケジュールタイムスタンプを参照して、前記セル
を出力するタイミングをシェーピングした形で決定する
第２のステップと、を有することを特徴とするスケジューリング方法。
【請求項２７】請求項２６において、前記第１のステ
ップは、ＵＰＣパラメータに適合するように前記スケジ
ュールタイムスタンプを算出するステップを含んでいる
ことを特徴とするスケジューリング方法。
【請求項２８】一連のセルによって構成される各スト
リームを順次、スケジューリングして出力するスケジュ
ーラ装置で使用されるスケジューリング方法において、
前記ストリームのピークセルレート（ＰＣＲ）、平均セ
ルレート（ＳＣＲ）、バースト閾値（ＴＨ）、及び、最
小保証レート及び輻輳情報に基づいて計算される超過レ
ートから求められる動的レートに基いて、スケジュール
タイムスタンプを算出する一方、算出結果に基づいて、
セルの出力タイミングを制御することによって、輻輳が
生じないように、セルのレートを制御できることを特徴
とするスケジューリング方法。
【請求項２９】ＡＢＲ仮想ソースからのストリームを
スケジューリングするスケジューリング方法において、
前記ＡＢＲ仮想ソースからのレートを受信し、当該ＡＢ
Ｒ仮想ソースによって決定されたレート、及び、最小保
証レート及び輻輳情報に基づいて計算される超過レート
から求められる下流側の動的レートに応じて算出された
動的スケジューリングレートと、前記ストリームのピー
クセルレート（ＰＣＲ）、平均セルレート（ＳＣＲ）お
よび前記ＳＣＲに対して予め定められたバースト閾値
（ＴＨ）と、に基づいて前記ストリームをスケジューリ
ングするスケジューリング方法。