JP3249582B2 - 発光装置 - Google Patents
発光装置Info
- Publication number
- JP3249582B2 JP3249582B2 JP19844792A JP19844792A JP3249582B2 JP 3249582 B2 JP3249582 B2 JP 3249582B2 JP 19844792 A JP19844792 A JP 19844792A JP 19844792 A JP19844792 A JP 19844792A JP 3249582 B2 JP3249582 B2 JP 3249582B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- internal metal
- emitting device
- insulating package
- metal layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、発光装置に関するもの
で、特に表面実装向けの表示用発光装置に係る。
で、特に表面実装向けの表示用発光装置に係る。
【０００２】
【従来の技術】従来では、図９に示すように、パッケー
ジとしての絶縁体ブロック１の凹部２の底面に、２つの
金属層３，４が形成され、金属層３，４は絶縁体ブロッ
ク１の頂面及び側面を通り、裏面の半田付端子部３ｃ，
４ｃまで延びており、凹部２の底面の金属層３ａに発光
ダイオード５をダイボンドし、発光ダイオード５の天面
電極と金属層４との間に金線６等でワイヤーボンドを行
い、さらに、凹部２のみに透光性樹脂７を注入し発光ダ
イオード５を封止する構成をなしている。
ジとしての絶縁体ブロック１の凹部２の底面に、２つの
金属層３，４が形成され、金属層３，４は絶縁体ブロッ
ク１の頂面及び側面を通り、裏面の半田付端子部３ｃ，
４ｃまで延びており、凹部２の底面の金属層３ａに発光
ダイオード５をダイボンドし、発光ダイオード５の天面
電極と金属層４との間に金線６等でワイヤーボンドを行
い、さらに、凹部２のみに透光性樹脂７を注入し発光ダ
イオード５を封止する構成をなしている。
【０００３】
【発明が解決しようとする課題】従来では、絶縁体ブロ
ック１の凹部２の底面から頂面及び側面を通り裏面に至
る金属層３，４を形成する際に、特に側面の金属層３
ｂ，４ｂの形成が困難であり、生産コストを引き上げ
る。そして、量産時に一枚の絶縁体成形基板から多数の
絶縁体ブロック１へと切り分ける場合（ダイシング）
に、成形基板にスルーホールを形成し、スルーホール内
にメッキ等の手段で側面金属層３ｂ，４ｂを形成するこ
とになる。
ック１の凹部２の底面から頂面及び側面を通り裏面に至
る金属層３，４を形成する際に、特に側面の金属層３
ｂ，４ｂの形成が困難であり、生産コストを引き上げ
る。そして、量産時に一枚の絶縁体成形基板から多数の
絶縁体ブロック１へと切り分ける場合（ダイシング）
に、成形基板にスルーホールを形成し、スルーホール内
にメッキ等の手段で側面金属層３ｂ，４ｂを形成するこ
とになる。
【０００４】しかし、スルーホール内に導体を仕上げよ
く形成するのは容易ではなく、スルーホール内で導体断
線が発生し、歩留まりを低下させ製造コストを引き上げ
る。
く形成するのは容易ではなく、スルーホール内で導体断
線が発生し、歩留まりを低下させ製造コストを引き上げ
る。
【０００５】また、透光性樹脂７の注入時に、凹部２か
らあふれた樹脂７がスルーホール内を通って半田付端子
部３ｃ，４ｃを覆ってしまい、半田付性を低下させる。
らあふれた樹脂７がスルーホール内を通って半田付端子
部３ｃ，４ｃを覆ってしまい、半田付性を低下させる。
【０００６】さらに、スルーホール面積を確保する必要
があり、一定の基板面積における取数が減少することに
なる。加えて、他にもスルーホールの形成は基板金型コ
ストを引き上げる要因ともなる。
があり、一定の基板面積における取数が減少することに
なる。加えて、他にもスルーホールの形成は基板金型コ
ストを引き上げる要因ともなる。
【０００７】本発明は、上記課題に鑑み、導体断線の防
止や半田付性等についての歩留まりを向上し、基板面積
当たりの取数を増やし、かつ基板金型コストを下げ得る
発光装置の提供を目的とする。
止や半田付性等についての歩留まりを向上し、基板面積
当たりの取数を増やし、かつ基板金型コストを下げ得る
発光装置の提供を目的とする。
【０００８】
【課題を解決するための手段】本発明請求項１による課
題解決手段は、図１〜３の如く、絶縁性パッケージ１１
の底面に、一対の薄膜状の半田付端子部１２，１３が形
成され、該絶縁性パッケージ１１の上面に、素子収納用
凹部１４が形成され、該素子収納用凹部１４の底面に、
一対の薄膜状の内部金属層１５，１６が形成され、該内
部金属層１５，１６に発光素子１７ａ，１７ｂである発
光ダイオードがダイボンドされ、該凹部１４内が透光性
樹脂１８にて封止された発光装置において、前記半田付
端子部１２，１３と内部金属層１５，１６とは互いに非
連続とされ、前記凹部１４の底面と絶縁性パッケージ１
１の裏面との離間距離ｔは、前記絶縁性パッケージ１１
の底部の一部を薄くすることにより、内部金属層１５，
１６と半田付端子部１２，１３との間に容量性結合を形
成するよう設定されたものである。
題解決手段は、図１〜３の如く、絶縁性パッケージ１１
の底面に、一対の薄膜状の半田付端子部１２，１３が形
成され、該絶縁性パッケージ１１の上面に、素子収納用
凹部１４が形成され、該素子収納用凹部１４の底面に、
一対の薄膜状の内部金属層１５，１６が形成され、該内
部金属層１５，１６に発光素子１７ａ，１７ｂである発
光ダイオードがダイボンドされ、該凹部１４内が透光性
樹脂１８にて封止された発光装置において、前記半田付
端子部１２，１３と内部金属層１５，１６とは互いに非
連続とされ、前記凹部１４の底面と絶縁性パッケージ１
１の裏面との離間距離ｔは、前記絶縁性パッケージ１１
の底部の一部を薄くすることにより、内部金属層１５，
１６と半田付端子部１２，１３との間に容量性結合を形
成するよう設定されたものである。
【０００９】本発明請求項２による課題解決手段は、半
田付端子部１２，１３に、コンデンサーのインピーダン
スを低くする高周波電源２２が接続され、発光素子１７
ａ，１７ｂは、その逆バイアス時の高抵抗を除去すべ
く、各内部金属層１５，１６に少なくとも一個づつダイ
ボンドされて、互いに逆向きに並列接続されたものであ
る。
田付端子部１２，１３に、コンデンサーのインピーダン
スを低くする高周波電源２２が接続され、発光素子１７
ａ，１７ｂは、その逆バイアス時の高抵抗を除去すべ
く、各内部金属層１５，１６に少なくとも一個づつダイ
ボンドされて、互いに逆向きに並列接続されたものであ
る。
【００１０】
【作用】上記請求項１による課題解決手段において、内
部金属層１５，１６に電圧を印加すると、内部金属層１
５，１６と半田付端子部１２，１３は、絶縁性パッケー
ジ１１の底部を挟んで、その間に容量性結合を形成し、
コンデンサーとして作用する。そして、このコンデンサ
ーを介して、発光素子１７ａ，１７ｂに十分な電流を流
し、発光動作を安定的に行う。
部金属層１５，１６に電圧を印加すると、内部金属層１
５，１６と半田付端子部１２，１３は、絶縁性パッケー
ジ１１の底部を挟んで、その間に容量性結合を形成し、
コンデンサーとして作用する。そして、このコンデンサ
ーを介して、発光素子１７ａ，１７ｂに十分な電流を流
し、発光動作を安定的に行う。
【００１１】請求項２では、複数の発光素子１７ａ，１
７ｂを逆向きに並列接続することで、常に１つ以上の発
光ダイオードを順バイアス状態にすることができ、高周
波発光が実現可能となる。発光素子１７ａ，１７ｂの高
周波駆動が可能になれば、電源として適度な周波数を有
する高周波電源２２を用いることができる。そうする
と、内部金属層１５，１６と半田付端子部１２，１３と
の間のコンデンサーのインピーダンスを低くできる。
７ｂを逆向きに並列接続することで、常に１つ以上の発
光ダイオードを順バイアス状態にすることができ、高周
波発光が実現可能となる。発光素子１７ａ，１７ｂの高
周波駆動が可能になれば、電源として適度な周波数を有
する高周波電源２２を用いることができる。そうする
と、内部金属層１５，１６と半田付端子部１２，１３と
の間のコンデンサーのインピーダンスを低くできる。
【００１２】
【実施例】図１は本発明の一実施例を示す発光装置の斜
視図、図２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ
断面図、図４は外部高周波電源を接続した等価回路図、
図５は図４の回路における動作波形図、図６は絶縁体ブ
ロックがアレー状に配列された量産用基板の斜視図、図
７は図６のＣ−Ｃ断面図、図８は図６のＤ−Ｄ断面図で
ある。なお、図１では、便宜上、透光性樹脂を省略して
いる。
視図、図２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ
断面図、図４は外部高周波電源を接続した等価回路図、
図５は図４の回路における動作波形図、図６は絶縁体ブ
ロックがアレー状に配列された量産用基板の斜視図、図
７は図６のＣ−Ｃ断面図、図８は図６のＤ−Ｄ断面図で
ある。なお、図１では、便宜上、透光性樹脂を省略して
いる。
【００１３】図示の如く、本実施例の発光装置は、パッ
ケージとしての成形絶縁体ブロック１１の底面に、一対
の薄膜状の半田付端子部１２，１３が形成され、該絶縁
体ブロック１１の上面に、素子収納用凹部１４が形成さ
れ、該素子収納用凹部１４の底面に、一対の薄膜状の内
部金属層１５，１６が形成され、該内部金属層１５，１
６に発光素子１７ａ，１７ｂがダイボンドされ、該凹部
１４内がエポキシ樹脂等の透光性樹脂１８にて封止保護
されたものである。
ケージとしての成形絶縁体ブロック１１の底面に、一対
の薄膜状の半田付端子部１２，１３が形成され、該絶縁
体ブロック１１の上面に、素子収納用凹部１４が形成さ
れ、該素子収納用凹部１４の底面に、一対の薄膜状の内
部金属層１５，１６が形成され、該内部金属層１５，１
６に発光素子１７ａ，１７ｂがダイボンドされ、該凹部
１４内がエポキシ樹脂等の透光性樹脂１８にて封止保護
されたものである。
【００１４】前記絶縁体ブロック１１は、図１〜３の如
く、半田リフロー温度に十分耐えられる材料として、例
えば耐熱性ポリイミド樹脂等が用いられ、図６〜８の如
く、一枚の大型基板１１ａに数十〜数百個のデバイスが
規則正しく配列されて、後に、図１〜３のように個々の
デバイスにダイシング分割される。
く、半田リフロー温度に十分耐えられる材料として、例
えば耐熱性ポリイミド樹脂等が用いられ、図６〜８の如
く、一枚の大型基板１１ａに数十〜数百個のデバイスが
規則正しく配列されて、後に、図１〜３のように個々の
デバイスにダイシング分割される。
【００１５】該各絶縁体ブロック１１の凹部１４の底面
と絶縁体ブロック１１の裏面との離間距離ｔは、後述の
ように前記内部金属層１５，１６と半田付端子部１２，
１３との間に容量性結合を形成するよう、小とされてい
る。しかし、発光素子１７ａ，１７ｂがダイボンド及び
ワイヤーボンドされる部分では、剛性を確保する必要が
あるため、絶縁体ブロック１１の底部の一部１１ｂが肉
厚になっている。すなわち、絶縁体ブロック１１の底部
は、一部に底面凹部２１を形成することで、コンデンサ
Ｃ１，Ｃ２を形成している。
と絶縁体ブロック１１の裏面との離間距離ｔは、後述の
ように前記内部金属層１５，１６と半田付端子部１２，
１３との間に容量性結合を形成するよう、小とされてい
る。しかし、発光素子１７ａ，１７ｂがダイボンド及び
ワイヤーボンドされる部分では、剛性を確保する必要が
あるため、絶縁体ブロック１１の底部の一部１１ｂが肉
厚になっている。すなわち、絶縁体ブロック１１の底部
は、一部に底面凹部２１を形成することで、コンデンサ
Ｃ１，Ｃ２を形成している。
【００１６】前記各半田付端子部１２，１３および各内
部金属層１５，１６は、成形品としての絶縁体ブロック
１１に、めっき法や金属蒸着法等を用いて立体的に形成
されている。該半田付端子部１２，１３および内部金属
層１５，１６は、互いに非連続とされている。このた
め、内部金属層１５，１６と半田付端子部１２，１３と
の間は、電気的に絶縁状態となるが、前述のように、凹
部１４の底面と絶縁体ブロック１１の裏面との離間距離
ｔを小としているので、これらの間の静電容量は大きく
なり、図４の等価回路に示すコンデンサーＣ１，Ｃ２と
して作用する。なお、該半田付端子部１２，１３は、実
装時の半田付けを容易とすべく、底面凹部２１の縁まで
延びて形成される。
部金属層１５，１６は、成形品としての絶縁体ブロック
１１に、めっき法や金属蒸着法等を用いて立体的に形成
されている。該半田付端子部１２，１３および内部金属
層１５，１６は、互いに非連続とされている。このた
め、内部金属層１５，１６と半田付端子部１２，１３と
の間は、電気的に絶縁状態となるが、前述のように、凹
部１４の底面と絶縁体ブロック１１の裏面との離間距離
ｔを小としているので、これらの間の静電容量は大きく
なり、図４の等価回路に示すコンデンサーＣ１，Ｃ２と
して作用する。なお、該半田付端子部１２，１３は、実
装時の半田付けを容易とすべく、底面凹部２１の縁まで
延びて形成される。
【００１７】前記両内部金属層１５，１６は、絶縁ライ
ン５を挟んで対向配置されている。該両内部金属層１
５，１６は、いずれも発光素子１７ａ，１７ｂをダイボ
ンドでき、かつ両コンデンサーＣ１，Ｃ２が同特性とな
るよう、同面積とされている。
ン５を挟んで対向配置されている。該両内部金属層１
５，１６は、いずれも発光素子１７ａ，１７ｂをダイボ
ンドでき、かつ両コンデンサーＣ１，Ｃ２が同特性とな
るよう、同面積とされている。
【００１８】前記両半田付端子部１２，１３は、両コン
デンサーＣ１，Ｃ２が同特性となるよう、同面積とされ
ている。該両半田付端子部１２，１３には、コンデンサ
ーのインピーダンスを低くするため、図４の如く、高周
波電源２２が接続される。
デンサーＣ１，Ｃ２が同特性となるよう、同面積とされ
ている。該両半田付端子部１２，１３には、コンデンサ
ーのインピーダンスを低くするため、図４の如く、高周
波電源２２が接続される。
【００１９】前記発光素子１７ａ，１７ｂは、一般的な
発光ダイオードが使用されるが、その逆バイアス時の高
抵抗を除去すべく、前記各内部金属層１５，１６に一個
づつそれぞれダイボンドされ、また絶縁ライン１９越し
に金ワイヤー２３を対向する金属層１５，１６にそれぞ
れ結線することにより、互いに逆向きに並列接続されて
いる。これにより、図４に示すような逆並列接続回路が
構成される。
発光ダイオードが使用されるが、その逆バイアス時の高
抵抗を除去すべく、前記各内部金属層１５，１６に一個
づつそれぞれダイボンドされ、また絶縁ライン１９越し
に金ワイヤー２３を対向する金属層１５，１６にそれぞ
れ結線することにより、互いに逆向きに並列接続されて
いる。これにより、図４に示すような逆並列接続回路が
構成される。
【００２０】上記発光装置は、次のように製造される。
【００２１】まず、図６の如く、成形絶縁体基板１１ａ
の金型成形時に、その上面に、等間隔に並んだ素子収納
用凹部１４を形成するとともに、裏面にやはり等間隔に
底面凹部２１を形成する。
の金型成形時に、その上面に、等間隔に並んだ素子収納
用凹部１４を形成するとともに、裏面にやはり等間隔に
底面凹部２１を形成する。
【００２２】次に、Ｃｕ、Ｎｉ等のめっき材を用いて、
各素子収納用凹部１４に内部金属層１５，１６を形成す
るとともに、各底面凹部２１に半田付端子部１２，１３
を形成する。なお、内部金属層１５，１６にはＡｕ等を
メッキし、後に行うワイヤーボンディング性を良くす
る。
各素子収納用凹部１４に内部金属層１５，１６を形成す
るとともに、各底面凹部２１に半田付端子部１２，１３
を形成する。なお、内部金属層１５，１６にはＡｕ等を
メッキし、後に行うワイヤーボンディング性を良くす
る。
【００２３】そして、発光素子１７ａ，１７ｂを内部金
属層１５，１６の上にダイボンドし、ワイヤーボンドを
行った後、素子収納用凹部１４に透光性樹脂１８を注入
し、発光素子１７ａ，１７ｂを封止する。このとき、図
７に示すように、透光性樹脂１８は凹部１４からあふれ
出してもさしつかえない。
属層１５，１６の上にダイボンドし、ワイヤーボンドを
行った後、素子収納用凹部１４に透光性樹脂１８を注入
し、発光素子１７ａ，１７ｂを封止する。このとき、図
７に示すように、透光性樹脂１８は凹部１４からあふれ
出してもさしつかえない。
【００２４】最後に、量産基板１１ａの図７，８中の破
線Ｅ−Ｅに相当する部分をダイシング等により切り分け
ることで、図１に示すような発光装置が得られる。
線Ｅ−Ｅに相当する部分をダイシング等により切り分け
ることで、図１に示すような発光装置が得られる。
【００２５】上記構成の発光装置は、例えば発光素子１
７ａ，１７ｂを図４のように逆向きに並列接続し、図５
（ａ）のように電源２２から電流ｉ1を流す。この場
合、発光素子１７ａ，１７ｂには、図５（ｂ）（ｃ）の
ように交互に順方向電流ｉ2，ｉ3が流れることになり、
発光装置の端子間のインピーダンスは低くなっている。
したがって、常に順バイアス状態をつくることができ、
高周波発光が実現可能となる。
７ａ，１７ｂを図４のように逆向きに並列接続し、図５
（ａ）のように電源２２から電流ｉ1を流す。この場
合、発光素子１７ａ，１７ｂには、図５（ｂ）（ｃ）の
ように交互に順方向電流ｉ2，ｉ3が流れることになり、
発光装置の端子間のインピーダンスは低くなっている。
したがって、常に順バイアス状態をつくることができ、
高周波発光が実現可能となる。
【００２６】以上のように、本発明に従えば、従来の発
光装置に必要であった絶縁体ブロック側面の導体が不要
となり、量産用基板１１ａにおいて製造コストがかかる
スルーホール部への導体形成がなくなり、導体面形成工
程が容易になる。
光装置に必要であった絶縁体ブロック側面の導体が不要
となり、量産用基板１１ａにおいて製造コストがかかる
スルーホール部への導体形成がなくなり、導体面形成工
程が容易になる。
【００２７】加えて、封止用の透光性樹脂を凹部１４に
注入する際に凹部１４からあふれ出ても、スルーホール
へ注入してしまうといった問題が発生しない。したがっ
て、半田付け箇所の樹脂による汚染が生じない。
注入する際に凹部１４からあふれ出ても、スルーホール
へ注入してしまうといった問題が発生しない。したがっ
て、半田付け箇所の樹脂による汚染が生じない。
【００２８】また、量産用基板１１ａの表面全体を封止
樹脂で埋没させることも可能で、封止工程の簡素化につ
ながる。
樹脂で埋没させることも可能で、封止工程の簡素化につ
ながる。
【００２９】さらに、量産基板１１ａにおいて、スルー
ホールを省略できるため、スルーホール面積から生ずる
無効な面積がなくなって、従来よりも一定基板１１ａ面
積からの取数が多くなり、製造効率の向上が可能とな
る。また、スルーホールを無くすことにより、基板１１
ａ成型用金型コストを低下させることができる。
ホールを省略できるため、スルーホール面積から生ずる
無効な面積がなくなって、従来よりも一定基板１１ａ面
積からの取数が多くなり、製造効率の向上が可能とな
る。また、スルーホールを無くすことにより、基板１１
ａ成型用金型コストを低下させることができる。
【００３０】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００３１】
【発明の効果】以上の説明から明らかな通り、本発明に
よると、半田付端子部と内部金属層とを互いに非連続と
し、凹部の底面と絶縁性パッケージの裏面との離間距離
を最適に設定することで、内部金属層と半田付端子部と
の間に容量性結合を形成できる。そうすると、従来の発
光装置に必要であった絶縁体ブロック側面の導体を形成
しなくても、内部金属層と半田付端子部との間に電気的
結合を確保できる。
よると、半田付端子部と内部金属層とを互いに非連続と
し、凹部の底面と絶縁性パッケージの裏面との離間距離
を最適に設定することで、内部金属層と半田付端子部と
の間に容量性結合を形成できる。そうすると、従来の発
光装置に必要であった絶縁体ブロック側面の導体を形成
しなくても、内部金属層と半田付端子部との間に電気的
結合を確保できる。
【００３２】したがって、量産用基板において製造コス
トがかかるスルーホール部への導体形成を省略し得、導
体面形成工程が容易になる。
トがかかるスルーホール部への導体形成を省略し得、導
体面形成工程が容易になる。
【００３３】加えて、封止エポキシ樹脂を凹部に注入す
る際に、封止樹脂が凹部からあふれ、スルーホールへ注
入するのを防止でき、半田付箇所の樹脂による汚染を防
止できる。
る際に、封止樹脂が凹部からあふれ、スルーホールへ注
入するのを防止でき、半田付箇所の樹脂による汚染を防
止できる。
【００３４】また、量産用基板の表面全体を封止樹脂で
埋没させることも可能で、封止工程の簡素化につなが
る。
埋没させることも可能で、封止工程の簡素化につなが
る。
【００３５】さらに、量産基板ではスルーホール面積か
ら生ずる無効な面積がなくなって、従来よりも一定基板
面積からの取数が多くなり、製造効率の向上が可能とな
る。また、スルーホールを無くすことにより、基板成形
用金型コストを低下させることができる。
ら生ずる無効な面積がなくなって、従来よりも一定基板
面積からの取数が多くなり、製造効率の向上が可能とな
る。また、スルーホールを無くすことにより、基板成形
用金型コストを低下させることができる。
【００３６】請求項２によると、半田付端子部に高周波
電源を接続しているので、コンデンサーのインピーダン
スを低く設定できる。
電源を接続しているので、コンデンサーのインピーダン
スを低く設定できる。
【００３７】この場合、発光素子の逆バイアス時の高抵
抗を除去するのが望ましいが、発光素子を各内部金属層
に少なくとも一個づつダイボンドし、互いに逆向きに並
列接続しているので、順バイアスされる発光素子が常に
存在し、逆バイアス時の高抵抗は無視できる。したがっ
て、発光素子として特別のものを用いなくても、高周波
発光が実現可能となるといった優れた効果がある。
抗を除去するのが望ましいが、発光素子を各内部金属層
に少なくとも一個づつダイボンドし、互いに逆向きに並
列接続しているので、順バイアスされる発光素子が常に
存在し、逆バイアス時の高抵抗は無視できる。したがっ
て、発光素子として特別のものを用いなくても、高周波
発光が実現可能となるといった優れた効果がある。
【図１】本発明の一実施例を示す発光装置の斜視図
【図２】図１のＡ−Ａ断面図
【図３】図１のＢ−Ｂ断面図
【図４】外部高周波電源を接続した等価回路図
【図５】図４の回路における動作波形図
【図６】絶縁体ブロックがアレー状に配列された量産用
基板の斜視図
基板の斜視図
【図７】図６のＣ−Ｃ断面図
【図８】図６のＤ−Ｄ断線図である。
【図９】従来の発光装置の断面図
１１ 絶縁性パッケージ １２，１３ 半田付端子部 １４ 素子収納用凹部 １５，１６ 内部金属層 １７ａ，１７ｂ 発光素子 １８ 透光性樹脂 ２２ 高周波電源
Claims (2)
- 【請求項１】 絶縁性パッケージの底面に、一対の薄膜
状の半田付端子部が形成され、該絶縁性パッケージの上
面に、素子収納用凹部が形成され、該素子収納用凹部の
底面に、一対の薄膜状の内部金属層が形成され、該内部
金属層に発光ダイオードがダイボンドされ、該凹部内が
透光性樹脂にて封止された発光装置において、 前記半田付端子部と内部金属層とは互いに非連続とさ
れ、前記凹部の底面と絶縁性パッケージの裏面との離間
距離は、前記絶縁性パッケージの底部の一部を薄くする
ことにより、内部金属層と半田付端子部との間に容量性
結合を形成するよう設定されたことを特徴とする発光装
置。 - 【請求項２】 絶縁性パッケージの底面に、一対の薄膜
状の半田付端子部が形成され、該絶縁性パッケージの上
面に、素子収納用凹部が形成され、該素子収納用凹部の
底面に、一対の薄膜状の内部金属層が形成され、該内部
金属層に発光素子がダイボンドされ、該凹部内が透光性
樹脂にて封止された発光装置において、 前記半田付端子部と内部金属層とは互いに非連続とさ
れ、前記凹部の底面と絶縁性パッケージの裏面との離間
距離は、内部金属層と半田付端子部との間に容量性結合
を形成するよう設定され、前記 半田付端子部に、コンデ
ンサーのインピーダンスを低くする高周波電源が接続さ
れ、前記発光素子は、その逆バイアス時の高抵抗を除去
すべく、各内部金属層に少なくとも一個づつダイボンド
されて、互いに逆向きに並列接続されたことを特徴とす
る発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19844792A JP3249582B2 (ja) | 1992-07-24 | 1992-07-24 | 発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19844792A JP3249582B2 (ja) | 1992-07-24 | 1992-07-24 | 発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645657A JPH0645657A (ja) | 1994-02-18 |
| JP3249582B2 true JP3249582B2 (ja) | 2002-01-21 |
Family
ID=16391250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19844792A Expired - Fee Related JP3249582B2 (ja) | 1992-07-24 | 1992-07-24 | 発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249582B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031406A1 (en) * | 2000-10-13 | 2002-04-18 | Flat White Lighting Pty Ltd | Lighting system |
| AU1198302A (en) * | 2000-10-13 | 2002-04-22 | Flat White Lighting Pty Ltd | Lighting system |
| TW200702824A (en) * | 2005-06-02 | 2007-01-16 | Koninkl Philips Electronics Nv | LED assembly and module |
| WO2014132164A2 (en) | 2013-02-28 | 2014-09-04 | Koninklijke Philips N.V. | Simple led package suitable for capacitive driving |
-
1992
- 1992-07-24 JP JP19844792A patent/JP3249582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645657A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518501B1 (en) | Electronic part and method of assembling the same | |
| KR100761623B1 (ko) | 반도체 장치 | |
| US7071570B2 (en) | Chip scale package and method of fabricating the same | |
| KR101311635B1 (ko) | 표면 장착 발광 칩 패키지 | |
| US11545421B2 (en) | Package including multiple semiconductor devices | |
| US10879222B2 (en) | Power chip integration module, manufacturing method thereof, and double-sided cooling power module package | |
| KR19990029932A (ko) | 집적 회로용 와이어 본드 패키지를 위한 방법 및 장치 | |
| JP2004047850A (ja) | パワー半導体装置 | |
| KR20070098572A (ko) | 전자 부품용 접속 소자 | |
| WO2021005844A1 (ja) | 光学装置、およびその製造方法 | |
| US6456641B1 (en) | High-frequency semiconductor laser module | |
| US4241360A (en) | Series capacitor voltage multiplier circuit with top connected rectifiers | |
| JP3249582B2 (ja) | 発光装置 | |
| US20200194390A1 (en) | Package with dual layer routing including ground return path | |
| US6588946B1 (en) | Optical coupling device | |
| JPH0730059A (ja) | マルチチップモジュール | |
| US20230238294A1 (en) | Semiconductor package including a chip-substrate composite semiconductor device | |
| US6348739B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000349113A (ja) | 半導体装置およびそれを用いた高周波回路装置 | |
| US7374958B2 (en) | Light emitting semiconductor bonding structure and method of manufacturing the same | |
| JPH11307673A (ja) | 半導体装置とその製造方法 | |
| KR20120073302A (ko) | 회로 장치 및 그의 제조 방법 | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| JP2001160629A (ja) | チップ型半導体装置 | |
| US20240304529A1 (en) | Discrete dual pads for a circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |