JP3248666B2 - Data processing system - Google Patents
Data processing systemInfo
- Publication number
- JP3248666B2 JP3248666B2 JP33457895A JP33457895A JP3248666B2 JP 3248666 B2 JP3248666 B2 JP 3248666B2 JP 33457895 A JP33457895 A JP 33457895A JP 33457895 A JP33457895 A JP 33457895A JP 3248666 B2 JP3248666 B2 JP 3248666B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- signal line
- data processing
- serial transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、データ処理部とデ
ータ入出力部とがシリアル伝送バスを介し接続されたデ
ータ処理システムに関する。The present invention relates to a data processing system in which a data processing unit and a data input / output unit are connected via a serial transmission bus.
【０００２】[0002]
【従来の技術】従来、図３に示すように、ＣＰＵ１等の
データ処理部と、Ｉ／Ｏユニット２〜４等のデータ入出
力部とが送信用（ＴＸＤ）および受信用（ＲＸＤ）のシ
リアル伝送バス５，６を介し接続されたデータ処理シス
テムでは、ＣＰＵ１がシリアル伝送バス５，６を介し複
数のＩ／Ｏユニット２〜４とデータ送受信する場合、図
４に示すように「どのＩ／Ｏユニットに」、および「受
信してほしいか、送信してほしいか。」を表すコマンド
部Ｃ１〜Ｃ３と、「送受信データ」のデータ部Ｄ１〜Ｄ
３との両方をシリアル伝送バス５，６を介して送受信す
ることにより行っていた。2. Description of the Related Art Conventionally, as shown in FIG. 3, a data processing unit such as a CPU 1 and a data input / output unit such as I / O units 2 to 4 have a transmission (TXD) and a reception (RXD) serial. In the data processing system connected via the transmission buses 5 and 6, when the CPU 1 transmits / receives data to / from the plurality of I / O units 2 to 4 via the serial transmission buses 5 and 6, as shown in FIG. Command units C1 to C3 representing "O unit" and "want to receive or transmit?", And data units D1 to D of "transmit / receive data"
3 are transmitted and received via the serial transmission buses 5 and 6.
【０００３】[0003]
【発明が解決しようとする課題】しかし、このようなデ
ータ処理システムでは、データの送受信を行う場合、
「どのＩ／Ｏユニットに」と、「受信してほしいか、送
信してほしいか。」を表すコマンド部と、「送受信デー
タ」のデータ部との両方を、シリアル伝送バスを介して
送受する必要があったため、伝送遅れが大きくなる、と
いう問題があった。However, in such a data processing system, when transmitting and receiving data,
Both a command part indicating “to which I / O unit”, “want to receive or transmit”, and a data part of “transmit / receive data” are transmitted and received via the serial transmission bus. Because of the necessity, there is a problem that transmission delay is increased.
【０００４】つまり、図４に示すように、例えばＣＰＵ
ユニット１が各々１バイトからなるコマンド部およびデ
ータ部を、シリアル伝送バス５，６を介し３台のＩ／Ｏ
ユニット２〜４にそれぞれ伝送しようとする場合、合計
６バイトのシリアルデータが必要になり、伝送時間が増
え、伝送遅れが大きくなっていた。That is, as shown in FIG.
The unit 1 transmits a command part and a data part each consisting of one byte to three I / O units via serial transmission buses 5 and 6.
When attempting to transmit to each of the units 2 to 4, serial data of a total of 6 bytes is required, so that the transmission time increases and the transmission delay increases.
【０００５】そこで、本発明は、このような問題に着目
してなされたもので、シリアル伝送バスを介しデータ伝
送する場合でも伝送遅れの小さいデータ処理システムを
提供することを目的とする。The present invention has been made in view of such a problem, and an object of the present invention is to provide a data processing system having a small transmission delay even when data is transmitted via a serial transmission bus.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するた
め、本発明では、データ処理部と、複数のデータ入出力
部とがシリアル伝送バスを介し接続されたデータ処理シ
ステムであって、上記データ処理部と上記複数のデータ
入出力部との間をディジーチェイン方式のコマンド信号
線により接続し、上記シリアル伝送バスは、送信用シリ
アル伝送バスと受信用シリアル伝送バスとからなり、上
記コマンド信号線は、リード信号が送信されるリード信
号線とライト信号が送信されるライト信号線とからな
り、上記データ処理部は、上記ライト信号線を介してラ
イト信号を送り、該データ処理部からデータ入出力部へ
上記送信用シリアル伝送バスを介してデータを送信し、
上記リード信号線を介してリード信号を送り、データ入
出力部から該データ処理部へ上記受信用シリアル伝送バ
スを介して送信されたデータを受信することを特徴とす
る。 According to the present invention, there is provided a data processing system in which a data processing unit and a plurality of data input / output units are connected via a serial transmission bus. A processing unit and the plurality of data input / output units are connected by a daisy chain type command signal line, and the serial transmission bus is connected to a transmission serial bus.
And a serial transmission bus for reception.
The command signal line is the read signal to which the read signal is sent.
Signal line and the write signal line to which the write signal is transmitted.
Ri, the data processing unit via the write signal line La
The data processing unit to the data input / output unit
Transmitting data via the transmission serial transmission bus,
Send a read signal via the above read signal line and input data
From the output unit to the data processing unit, the serial transmission
Receiving data transmitted through the network .
【０００７】[0007]
【０００８】[0008]
【０００９】このため、本発明では、シリアル伝送バス
上へは、データのみしか送受信されず、リード／ライト
信号等のコマンドは、データ処理部と複数のデータ入出
力部との間を結ぶディジーチェイン方式のコマンド信号
線により送信され、シリアル伝送バス上の伝送量は、そ
のコマンドの分だけ減少する。Therefore, in the present invention, only data is transmitted and received on the serial transmission bus, and commands such as read / write signals are transmitted in a daisy chain between the data processing unit and the plurality of data input / output units. It is transmitted by the command signal line of the system, and the transmission amount on the serial transmission bus is reduced by the amount of the command.
【００１０】[0010]
【発明の実施の形態】以下、本発明に係るデータ処理シ
ステムの実施形態を図面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a data processing system according to the present invention will be described below with reference to the drawings.
【００１１】図１は、本発明に係るデータ処理システム
の実施形態を示している。FIG. 1 shows an embodiment of a data processing system according to the present invention.
【００１２】このデータ処理システムの実施形態では、
図に示すように１台のＣＰＵ１１と、複数台（本実施形
態では、便宜上３台とする。）のＩ／Ｏユニット１２〜
１４とから構成されており、ＣＰＵ１１とＩ／Ｏユニッ
ト１２〜１４との間は送信用（ＴＸＤ）および受信用
（ＲＸＤ）のシリアル伝送バス１５，１６を介し接続さ
れており、ここまでは図３に示す従来技術の構成と同様
である。In an embodiment of the data processing system,
As shown in the drawing, one CPU 11 and a plurality of (three in the present embodiment, for convenience) I / O units 12 to
14, the CPU 11 and the I / O units 12 to 14 are connected via transmission (TXD) and reception (RXD) serial transmission buses 15 and 16, respectively. This is the same as the configuration of the related art shown in FIG.
【００１３】そして、本実施形態のデータ処理システム
では、コマンドとしてリード／ライト信号のみを取り扱
うので、さらに、ＣＰＵ１１とＩ／Ｏユニット１２〜１
４との間をディジーチェイン方式のコマンド信号線であ
るリード／ライト信号線１７ａ〜１７ｃ，１８ａ〜１８
ｃで接続したことを特徴としている。In the data processing system of the present embodiment, only the read / write signal is handled as a command, so that the CPU 11 and the I / O units 12 to 1 are further processed.
4 are read / write signal lines 17a to 17c and 18a to 18 which are daisy-chain type command signal lines.
It is characterized by being connected by c.
【００１４】つまり、具体的には、図に示すように、Ｃ
ＰＵ１１とＩ／Ｏユニット１２との間をリード信号線１
７ａおよびライト信号線１８ａで接続し、Ｉ／Ｏユニッ
ト１２とＩ／Ｏユニット１３との間をリード信号線１７
ｂおよびライト信号線１８ｂで接続し、Ｉ／Ｏユニット
１３とＩ／Ｏユニット１４との間をリード信号線１７ｃ
およびライト信号線１８ｃで接続している。That is, specifically, as shown in FIG.
Read signal line 1 between PU 11 and I / O unit 12
7a and a write signal line 18a, and a read signal line 17 connects between the I / O unit 12 and the I / O unit 13.
b and a write signal line 18b, and a read signal line 17c connects between the I / O unit 13 and the I / O unit 14.
And a write signal line 18c.
【００１５】そして、本実施形態では、ＣＰＵ１１は、
各Ｉ／Ｏユニット１２〜１４との間で、送信用（ＴＸ
Ｄ）および受信用（ＲＸＤ）のシリアル伝送バス１５，
１６を介しデータの送受信を行うと共に、ディジーチェ
イン方式のリード／ライト信号線１７ａ〜１７ｃ，１８
ａ〜１８ｃを介しリード／ライト信号のコマンドを送信
するように構成されている。In the present embodiment, the CPU 11
For transmission (TX) between each I / O unit 12-14
D) and a receiving (RXD) serial transmission bus 15,
, And transmits / receives data via a daisy-chain type read / write signal line 17a-17c, 18
It is configured to transmit a read / write signal command via a to c.
【００１６】また、各Ｉ／Ｏユニット１２〜１４は、リ
ード／ライト信号線１７ａ〜１７ｃ，１８ａ〜１８ｃを
介し、図上左隣のユニットからリード／ライト信号のコ
マンドを受信した場合には、シリアル伝送バスを介しＣ
ＰＵ１１との間でデータの送受信を行う一方、データの
送受信が終了した場合には、図上右隣の次のＩ／Ｏユニ
ットへリード／ライト信号線１７ａ〜１７ｃ，１８ａ〜
１８ｃを介しリード／ライト信号を送信するように構成
されている。When each of the I / O units 12 to 14 receives a read / write signal command from the unit on the left side in the figure via read / write signal lines 17a to 17c and 18a to 18c, C via serial transmission bus
While data transmission / reception is performed with the PU 11, when data transmission / reception is completed, the read / write signal lines 17a to 17c and 18a to 18
It is configured to transmit a read / write signal via 18c.
【００１７】次に、以上のように構成された本実施形態
のデータ処理システムの動作を、図面を参照して説明す
る。Next, the operation of the data processing system of the present embodiment configured as described above will be described with reference to the drawings.
【００１８】図２（ａ）〜（ｄ）に、ＣＰＵ１１が各Ｉ
／Ｏユニット１２〜１４へデータを送信する場合の各シ
リアル伝送バスや信号線の状態を示す。FIG. 2A to FIG. 2D show that the CPU 11
It shows the state of each serial transmission bus and signal line when data is transmitted to the / O units 12 to 14.
【００１９】図２（ａ）は、ＣＰＵ１１が各Ｉ／Ｏユニ
ット１２〜１４へデータを送信する場合の送信用（ＴＸ
Ｄ）のシリアル伝送バス１５の状態を示しており、本実
施形態では、このシリアル伝送バス１５上にはコマンド
が送信されず、Ｉ／Ｏユニット１２〜１４へ送信すべき
データのみが送信されることを示している。FIG. 2A shows a transmission (TX) when the CPU 11 transmits data to each of the I / O units 12 to 14.
3D shows a state of the serial transmission bus 15. In this embodiment, no command is transmitted on the serial transmission bus 15, and only data to be transmitted to the I / O units 12 to 14 is transmitted. It is shown that.
【００２０】このため、本実施形態では、この図２
（ａ）に示すように、Ｉ／Ｏユニット１２〜１４への各
データを１バイトとすると、シリアル伝送バス１５上の
データ伝送量は、データのみの合計３バイトで済むこと
になる。Therefore, in this embodiment, FIG.
As shown in (a), when each data to the I / O units 12 to 14 is 1 byte, the data transmission amount on the serial transmission bus 15 is only 3 bytes of data alone.
【００２１】図２（ｂ）は、ＣＰＵ１１からＩ／Ｏユニ
ット１２へライト信号のコマンドを送信する際のライト
信号線１８ａの状態を示している。FIG. 2B shows the state of the write signal line 18a when transmitting a write signal command from the CPU 11 to the I / O unit 12.
【００２２】つまり、ＣＰＵ１１は、のタイミングで
Ｉ／Ｏユニット１２との間のライト信号線１８ａを“Ｈ
ＩＧＨ”にして、ライト命令、すなわちＩ／Ｏユニット
１２へデータを送信することを知らせる。That is, the CPU 11 sets the write signal line 18a to the I / O unit 12 to "H"
IGH "to indicate a write command, that is, transmission of data to the I / O unit 12.
【００２３】このため、Ｉ／Ｏユニット１２は、図２
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１２へ
のデータＤ１を、のタイミングで受信することができ
る。For this reason, the I / O unit 12 is
As shown in (a), the data D1 to the I / O unit 12 transmitted from the CPU 11 to the transmission (TXD) serial communication bus 15 can be received at the timing shown in FIG.
【００２４】図２（ｃ）は、Ｉ／Ｏユニット１２からＩ
／Ｏユニット１３へライト信号のコマンドを送信するラ
イト信号線１８ｂの状態を示している。FIG. 2C shows that the I / O units 12
The state of the write signal line 18b for transmitting a write signal command to the / O unit 13 is shown.
【００２５】つまり、Ｉ／Ｏユニット１２は、のタイ
ミングでＣＰＵ１１からデータＤ２を受信して、このデ
ータＤ１の受信が完了すると、直ちにのタイミングで
Ｉ／Ｏユニット１３との間のライト信号線１８ｂを“Ｈ
ＩＧＨ”にして、Ｉ／Ｏユニット１３へデータを送信す
ることを知らせる。That is, the I / O unit 12 receives the data D2 from the CPU 11 at the timing described below, and upon completion of the reception of the data D1, the write signal line 18b between the I / O unit 12 and the I / O unit 13 immediately at the timing. To “H
IGH "to notify the I / O unit 13 that data will be transmitted.
【００２６】このため、Ｉ／Ｏユニット１３は、図２
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１３へ
のデータＤ２を、のタイミングで受信することができ
る。For this reason, the I / O unit 13 is
As shown in (a), the data D2 to the I / O unit 13 transmitted to the transmission (TXD) serial communication bus 15 by the CPU 11 can be received at the following timing.
【００２７】図２（ｄ）は、Ｉ／Ｏユニット１３からＩ
／Ｏユニット１４へライト信号のコマンドを送信するラ
イト信号線１８ｃの状態を示している。FIG. 2 (d) shows that the I / O unit 13
The state of the write signal line 18c that transmits the command of the write signal to the / O unit 14 is shown.
【００２８】つまり、Ｉ／Ｏユニット１３は、のタイ
ミングでＣＰＵ１１からデータＤ２を受信して、このデ
ータＤ２の受信が完了すると、直ちにのタイミングで
Ｉ／Ｏユニット１４との間のライト信号線１８ｃを“Ｈ
ＩＧＨ”にして、Ｉ／Ｏユニット１４へデータを送信す
ることを知らせる。That is, the I / O unit 13 receives the data D2 from the CPU 11 at the following timing, and when the reception of the data D2 is completed, the write signal line 18c between the I / O unit 13 and the I / O unit 14 immediately at the timing. To “H
IGH "to notify the I / O unit 14 that data will be transmitted.
【００２９】このため、Ｉ／Ｏユニット１４は、図２
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１４へ
のデータＤ３を、のタイミングで受信することができ
る。For this reason, the I / O unit 14 is
As shown in (a), the data D3 to the I / O unit 14 transmitted from the CPU 11 to the transmission (TXD) serial communication bus 15 can be received at the timing shown in FIG.
【００３０】よって、本実施形態では、図２（ａ）に示
すように、ＣＰＵ１１が各Ｉ／Ｏユニット１２〜１４へ
データを伝送する場合でも、送信用シリアル伝送バス１
５上には送信すべきデータのみしか搬送されず、そのコ
マンドであるライト命令は、図２（ｂ）〜（ｄ）に示す
ように、伝方式のライト信号線１８ａ〜１８ｃを介して
各Ｉ／Ｏユニット１２〜１４へ順次送信されるので、送
信用シリアル伝送バス１５上の伝送量は、図４に示す従
来技術の６バイトの場合と比べて、その半分の３バイト
となり、伝送量が半減することになる。Therefore, in this embodiment, as shown in FIG. 2A, even when the CPU 11 transmits data to each of the I / O units 12 to 14, the transmission serial transmission bus 1
5 is not conveyed only a data to be transmitted on its a command write instruction, as shown in FIG. 2 (b) ~ (d) , each via a write signal line 18a~18c Den scheme I Since the data is sequentially transmitted to the / O units 12 to 14, the transmission amount on the transmission serial transmission bus 15 is 3 bytes, which is half that of the 6 bytes of the prior art shown in FIG. Will be halved.
【００３１】なお、以上と同様のことが、受信用（ＲＸ
Ｄ）シリアル伝送バス１６を用いた各Ｉ／Ｏユニット１
２〜１４からＣＰＵ１１へのデータ送信の場合にも説明
でき、この場合には、ＣＰＵ１１からリード信号線１７
ａを介してＩ／Ｏユニット１２へリード命令を送り、Ｉ
／Ｏユニット１２ではそのリード命令を受信して、自ユ
ニットのデータを受信用（ＲＸＤ）シリアル伝送バス１
６を介しＣＰＵ１１へ送り、その送信が完了した場合に
は、リード信号線１７ｂを介してＩ／Ｏユニット１３へ
リード命令を送り、Ｉ／Ｏユニット１３ではそのリード
命令を受信して、自ユニットのデータをシリアル伝送バ
ス１６を介しＣＰＵ１１へ送り、その送信が完了した場
合には、リード信号線１７ｃを介してＩ／Ｏユニット１
４へリード命令を送る、という処理を繰り返すことによ
り行われる。The same operation as described above is performed for reception (RX
D) Each I / O unit 1 using the serial transmission bus 16
2 to 14 to the CPU 11 can also be described. In this case, the CPU 11 sends the read signal line 17
A read command is sent to the I / O unit 12 through
The / O unit 12 receives the read command and transmits the data of its own unit to the receiving (RXD) serial transmission bus 1.
6, and when the transmission is completed, a read command is sent to the I / O unit 13 via the read signal line 17b, and the I / O unit 13 receives the read command, and Is transmitted to the CPU 11 via the serial transmission bus 16 and, when the transmission is completed, the I / O unit 1 via the read signal line 17c.
This process is performed by repeating the process of sending a read command to C.4.
【００３２】従って、本実施形態によれば、ＣＰＵ１１
と各Ｉ／Ｏユニット１２〜１４との間に、ディジーチェ
イン方式のリード／ライト信号線１７ａ〜１７ｃ，１８
ａ〜１８ｃを設け、このリード／ライト信号線１７ａ〜
１７ｃ，１８ａ〜１８ｃにより、リード／ライトのコマ
ンド信号を送信するように構成したので、シリアル伝送
バス１５，１６上にはリード／ライトのコマンド信号を
伝送する必要がなく、送信すべきデータのみを伝送する
ことになるので、シリアル伝送バス上の伝送量が減少
し、伝送遅れのない、高速なシリアル伝送バスを達成す
ることが可能になる。Therefore, according to the present embodiment, the CPU 11
Daisy-chain read / write signal lines 17a-17c, 18 between the I / O units 12-14.
a to 18c, and the read / write signal lines 17a to 17c are provided.
Since the read / write command signal is transmitted by 17c and 18a to 18c, it is not necessary to transmit the read / write command signal on the serial transmission buses 15 and 16, and only the data to be transmitted is transmitted. Since transmission is performed, the amount of transmission on the serial transmission bus is reduced, and a high-speed serial transmission bus with no transmission delay can be achieved.
【００３３】[0033]
【発明の効果】以上説明したように、本発明では、ＣＰ
Ｕ等のデータ処理部と、Ｉ／Ｏユニット等のデータ入出
力部との間に、ディジーチェイン方式のコマンド信号線
を設け、このコマンド信号線をリード／ライト信号線か
ら構成し、データ処理部は、リード／ライト信号線を介
してリード／ライトのコマンドを送信するように構成し
たので、シリアル伝送バス上にはリード／ライトのコマ
ンドを伝送する必要がなく、送信すべきデータのみを伝
送することになるので、シリアル伝送バス上の伝送量が
減少し、伝送遅れのない、高速なシリアル伝送バスを達
成することが可能になる。As described above, according to the present invention, the CP
A daisy-chain command signal line is provided between a data processing unit such as U and a data input / output unit such as an I / O unit, and the command signal line is connected to a read / write signal line.
And the data processing unit is connected via a read / write signal line.
Since the read / write command is configured to be transmitted, there is no need to transmit the read / write command on the serial transmission bus, and only the data to be transmitted is transmitted. Therefore, the amount of transmission on the serial transmission bus is reduced, and a high-speed serial transmission bus with no transmission delay can be achieved.
【図１】本発明に係るデータ処理システムの実施形態を
示す構成図。FIG. 1 is a configuration diagram showing an embodiment of a data processing system according to the present invention.
【図２】（ａ）〜（ｄ）、それぞれ、ＣＰＵが各Ｉ／Ｏ
ユニットへデータを送信する場合のシリアル伝送バスや
コマンド信号線の状態を示すタイミングチャート。2 (a) to 2 (d), each illustrates a case in which a CPU is connected to each I / O. FIG.
6 is a timing chart showing states of a serial transmission bus and command signal lines when transmitting data to a unit.
【図３】従来のデータ処理システムの構成を示す構成
図。FIG. 3 is a configuration diagram showing a configuration of a conventional data processing system.
【図４】従来のデータ処理システムにおけるシリアル伝
送バス上の送信データを示す説明図。FIG. 4 is an explanatory diagram showing transmission data on a serial transmission bus in a conventional data processing system.
【符号の説明】 １１ ＣＰＵ（データ処理部） １２ Ｉ／Ｏユニット（データ入出力部） １３ Ｉ／Ｏユニット（データ入出力部） １４ Ｉ／Ｏユニット（データ入出力部） １５ 送信用シリアル伝送バス（ＴＸＤ） １６ 受信用シリアル伝送バス（ＲＸＤ） １７ａ〜１７ｂ リード信号線（コマンド信号線） １８ａ〜１８ｂ ライト信号線（コマンド信号線）[Description of Signs] 11 CPU (Data Processing Unit) 12 I / O Unit (Data Input / Output Unit) 13 I / O Unit (Data Input / Output Unit) 14 I / O Unit (Data Input / Output Unit) 15 Serial Transmission for Transmission Bus (TXD) 16 Serial transmission bus for reception (RXD) 17a to 17b Read signal line (command signal line) 18a to 18b Write signal line (command signal line)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−87107（ＪＰ，Ａ) 特開 平２−2738（ＪＰ，Ａ) 特開 昭52−106606（ＪＰ，Ａ) 特開 平１−245348（ＪＰ，Ａ) 特開 平２−268097（ＪＰ，Ａ) 特開 平６−103479（ＪＰ，Ａ) 特開 昭53−36407（ＪＰ，Ａ) 特開 昭59−214930（ＪＰ，Ａ) 特公 昭57−25101（ＪＰ，Ｂ２) 特公 昭57−25102（ＪＰ，Ｂ２) 特公 昭57−25098（ＪＰ，Ｂ２) 特公 昭57−25097（ＪＰ，Ｂ２) 特公 昭59−41337（ＪＰ，Ｂ２) 特公 昭63−29463（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/40 H04L 12/28 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-7-87107 (JP, A) JP-A-2-2738 (JP, A) JP-A-52-106606 (JP, A) JP-A-1- 245348 (JP, A) JP-A-2-268097 (JP, A) JP-A-6-103479 (JP, A) JP-A-53-36407 (JP, A) JP-A-59-214930 (JP, A) JP-B-57-25101 (JP, B2) JP-B-57-25102 (JP, B2) JP-B-57-25098 (JP, B2) JP-B-57-25097 (JP, B2) JP-B-59-41337 (JP, B2) JP-B-63-29463 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H04L 12/40 H04L 12/28
Claims (1)
とがシリアル伝送バスを介し接続されたデータ処理シス
テムであって、 上記データ処理部と上記複数のデータ入出力部との間を
ディジーチェイン方式のコマンド信号線により接続し、上記シリアル伝送バスは、 送信用シリアル伝送バスと受信用シリアル伝送バスとか
らなり、 上記コマンド信号線は、 リード信号が送信されるリード信号線とライト信号が送
信されるライト信号線とからなり、 上記データ処理部は、上記ライト信号線を介してライト信号を送り、該データ
処理部からデータ入出力部へ上記送信用シリアル伝送バ
スを介してデータを送信し、 上記リード信号線を介してリード信号を送り、データ入
出力部から該データ処理部へ上記受信用シリアル伝送バ
スを介して送信されたデータを受信する ことを特徴とす
るデータ処理システム。A data processing unit and a plurality of data input / output units
And a data processing system connected via a serial transmission bus.
Between the data processing unit and the plurality of data input / output units.
Connected by daisy chain type command signal line,The serial transmission bus, Transmission serial transmission bus and reception serial transmission bus
, The command signal line is The read signal line to which the read signal is transmitted and the write signal
And a write signal line The data processing unit includes:A write signal is sent through the write signal line, and the data
From the processing unit to the data input / output unit, the transmission serial transmission
Send data through Send a read signal via the above read signal line and input data
From the output unit to the data processing unit, the serial transmission
Receive data sent via source Characterized by
Data processing system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33457895A JP3248666B2 (en) | 1995-12-22 | 1995-12-22 | Data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33457895A JP3248666B2 (en) | 1995-12-22 | 1995-12-22 | Data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181750A JPH09181750A (en) | 1997-07-11 |
| JP3248666B2 true JP3248666B2 (en) | 2002-01-21 |
Family
ID=18278972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33457895A Expired - Lifetime JP3248666B2 (en) | 1995-12-22 | 1995-12-22 | Data processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248666B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007233878A (en) | 2006-03-03 | 2007-09-13 | Nec Corp | Information processor |
| US8392634B2 (en) | 2007-03-09 | 2013-03-05 | Omron Corporation | Programmable controller with building blocks having modules that can be combined into a single unit |
-
1995
- 1995-12-22 JP JP33457895A patent/JP3248666B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181750A (en) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561826A (en) | Configurable architecture for serial communication | |
| US8347008B2 (en) | Method and system for hardware based implementation of USB 1.1 over a high speed link | |
| US5958027A (en) | Method and system for optimizing the flow of isochronous data and clock rate information | |
| KR920002900B1 (en) | Data link extension for data communication networks | |
| EP0849685A2 (en) | Communication bus system between processors and memory modules | |
| JPH0638600B2 (en) | Local area network system | |
| US20040221077A1 (en) | Dual channel universal serial bus structure | |
| JP3248666B2 (en) | Data processing system | |
| US4977499A (en) | Method and apparatus for commanding operations on a computer network | |
| JPH0424702A (en) | Control system | |
| US5303261A (en) | High-throughput pipelined communication channel for interruptible data transmission | |
| JP3483342B2 (en) | Data transmission system and signal selection connection device | |
| EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
| JPS6260050A (en) | Interbus system | |
| JP2501450B2 (en) | Gateway | |
| JPH09247112A (en) | Interleaving method to network communication path of serial transmission path | |
| EP0569512A4 (en) | Packet transmission system and method utilizing both a data bus and dedicated control lines | |
| JPH0916517A (en) | Bus interface | |
| KR100306299B1 (en) | Apparatus for transmitting data between chips | |
| JPS6295654A (en) | Transmission system for asynchromous data | |
| JP3146862B2 (en) | Unidirectional loop transmission circuit | |
| JPS60230743A (en) | Bus connecting system | |
| JP3769538B2 (en) | ATM cell transmission / reception control method and method, and mobile communication base station apparatus | |
| CN114356816A (en) | Asynchronous transmission device | |
| SU1569837A1 (en) | Device for interfacing trunk line and central computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |