JP3248133B2 - Digital protective relay device - Google Patents

Digital protective relay device

Info

Publication number
JP3248133B2
JP3248133B2 JP23309298A JP23309298A JP3248133B2 JP 3248133 B2 JP3248133 B2 JP 3248133B2 JP 23309298 A JP23309298 A JP 23309298A JP 23309298 A JP23309298 A JP 23309298A JP 3248133 B2 JP3248133 B2 JP 3248133B2
Authority
JP
Japan
Prior art keywords
filter
memory
unit
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23309298A
Other languages
Japanese (ja)
Other versions
JPH11127536A (en
Inventor
三安 城戸
富雄 千葉
博之 工藤
潤三 川上
茂 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23309298A priority Critical patent/JP3248133B2/en
Publication of JPH11127536A publication Critical patent/JPH11127536A/en
Application granted granted Critical
Publication of JP3248133B2 publication Critical patent/JP3248133B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To easily set and change the type and characteristics of an input filter by providing a digital filter means, which performs filtering processing in accordance with an arithmetic program and outputs processed results to a protective relay, and a means which variable sets the filter factor of the filter means according to the kind, etc., of a protective relay. SOLUTION: An analog input unit 1 which performs filtering processing on the quantity-of-state of a power system after sampling and A/D-converting the data, and a settling unit 2 which works as a filter factor setting means are respectively mounted on different substrates. The units 1 and 2 are connected to each other via a system bus 3 and form an input processor. A settling panel 4 is connected to the settling unit 2 as an external inputting means. A DSP 17 of the analog input unit 1 function as a digital filter means, which performs filtering processing on the inputted quantity-of-state data. Therefore, the type and characteristics of the filter can be set or changed arbitrarily and easily, by inputting filter factors from the settling panel 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デジタル保護リレ
ー装置に係り、特に入力される電力系統状態量(電圧、
電流等)をデジタルフィルタ処理する機能を具備するも
のに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital protection relay device, and more particularly to a power system state quantity (voltage,
And the like having a function of digitally filtering current and the like.

【0002】[0002]

【従来の技術】従来、デジタル保護リレーは電気学会雑
誌105巻、12号(P1158〜P1160)又は日立評論V
OL61、No.11(P19〜P24)に記載されたものが
知られている。これらによれば、入力される電圧・電流
などの状態量データを処理する入力フィルタは、RCア
クティブフィルタで構成されており、フィルタ処理後に
アナログ/デジタル(A/D)変換したデジタルデータ
に基づいて保護リレー演算を行っている。
2. Description of the Related Art Conventionally, digital protection relays have been published in IEEJ Magazine Vol. 105, No. 12 (P1158-P1160) or Hitachi Review V.
OL61, No. 11 (P19 to P24) are known. According to these, an input filter for processing input state quantity data such as voltage and current is constituted by an RC active filter, and is based on digital data which has been subjected to analog / digital (A / D) conversion after filtering. The protection relay operation is being performed.

【0003】[0003]

【発明が解決しようとする課題】上記従来の技術では、
RCアクティブフィルタからなるハードウェアの入力フ
ィルタにより状態量データを処理する構成としているこ
とから、次に述べるような問題がある。
In the above prior art,
Since the configuration is such that the state quantity data is processed by the hardware input filter composed of the RC active filter, there is the following problem.

【0004】通常、保護リレーの種類、保護対象によ
って入力フィルタに要求されるフィルタ特性が異なる。
したがって、対象とする保護リレーの種類等に応じて多
種類のRCアクティブフィルタを開発および製作しなけ
ればならず、標準化をすることができないため、コスト
高になる等の問題がある。
Normally, filter characteristics required for an input filter differ depending on the type of protection relay and the protection target.
Therefore, various types of RC active filters must be developed and manufactured in accordance with the type of the target protection relay and the like, and standardization cannot be performed.

【0005】フィルタの特性を変更する場合には、保
護リレー装置から入力フィルタの部分を取り外して、抵
抗やコンデンサなどの素子を交換しなければならないた
め、特性変更することは困難なことである。
When changing the characteristics of the filter, it is difficult to change the characteristics because the input filter must be removed from the protection relay device and elements such as resistors and capacitors must be replaced.

【0006】入力フィルタのゲイン又は位相調整を行
うために、調整用のトリマ抵抗などの付加的なハードウ
ェア部品を組込まなければならず、回路装置の小型化を
図るのに制約がある。
[0006] In order to adjust the gain or phase of the input filter, additional hardware components such as a trimmer resistor for adjustment must be incorporated, which limits the miniaturization of the circuit device.

【0007】本発明の目的は、標準化を図るとともに、
入力フィルタのタイプと特性(以下、入力フィルタタイ
プ等と総称する)を容易に設定・変更できるデジタル保
護リレー装置を提供することにある。
[0007] The object of the present invention is to standardize,
An object of the present invention is to provide a digital protection relay device capable of easily setting and changing the type and characteristics of an input filter (hereinafter, collectively referred to as an input filter type and the like).

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するため、次の技術手段を具備したことを特徴とす
る。
The present invention has the following technical means in order to achieve the above object.

【0009】すなわち、複数チャネルから取り込んだ
力系統のアナログ状態量に基づいて保護リレー演算を実
行するディジタル保護リレー装置において、前記複数チ
ャネルの各チャネル毎に対応したフィルタ演算に用いる
フィルタ係数を記憶する書替え可能な第1のメモリと、
ディジタル変換された電力系統の状態量データを取り込
み、予め定められたフィルタ演算プログラムに従って第
1のメモリから対応するフィルタ係数を読み出して、前
記状態量データに対してフィルタ処理を施す第1のプロ
セッサとを有する第1のユニットと、第1のユニットにシ
ステムバスを介して接続され、第1のプロセッサとは独
立動作可能な第2のプロセッサと、前記複数チャネルの
各チャネル毎に対応した前記フィルタ係数を記憶する書
替え可能な第2のメモリとを有する第2のユニットと、
2のメモリに記憶されている前記フィルタ係数を第1のメ
モリへ転送する手段とを備えてなり、前記第1のプロセ
ッサは予め定められたフィルタ演算プログラムに従って
第1のメモリから前記複数チャネルの各チャンネル毎に
対応したフィルタ係数を読み出して、前記状態量データ
に対するフィルタ処理を行い各チャネルごとの位相誤差
を補正することを特徴とする。
[0009] That is, in the digital protection relay device for performing a protection relay operation based on the analog state quantities of the captured electric <br/> force lines from multiple channels, wherein the plurality Ji
A rewritable first memory that stores filter coefficients used for a filter operation corresponding to each channel of the channel ;
The state data of the power system that has been digitally converted is fetched, and the state data is obtained according to a predetermined filter calculation program.
A first unit having a first processor that reads a corresponding filter coefficient from the first memory and performs a filtering process on the state quantity data, and is connected to the first unit via a system bus; a second processor capable of independent operation and first processor, the plurality of channels
A second unit having a rewritable second memory for storing the filter coefficients corresponding to each channel, the
The filter coefficients stored in the second memory are stored in the first memory.
Means for transferring data to the memory.
In accordance with a predetermined filter operation program
From the first memory for each of the plurality of channels
Read out the corresponding filter coefficient, and
Filter processing and phase error for each channel
Is corrected .

【0010】このような特徴を有することから、ディジ
タル変換された電力系統の状態量データは第1のユニッ
トの第1のプロセッサによりフィルタ処理され、このフ
ィルタ処理された状態量データに基づいて保護リレー演
算が実行される。このとき、第1のプロセッサは、第1の
メモリに記憶されているフィルタ係数読み出し、フィ
ルタ演算プログラムに従ってフィルタ処理を施す。第1
のメモリに記憶されるフィルタ係数は、第1のユニット
にシステムバスを介して接続された第2のユニットの2の
プロセッサにより第2のメモリから転送される。したが
って、外部から第2のメモリに保護リレーの種類に応じ
た種々のフィルタ係数を記憶させておき、これらの中か
ら保護リレーの種類に応じたフィルタ係数を第1のメモ
リに転送することにより、入力処理に係る所望のフィル
タタイプを容易に設定・変更できる。しかも、これらの
設定・変更をソフト的に行なえることから、入力フィル
タの標準化を図ることができる。また、何らかの原因に
より第1のメモリのデータが消失した場合でも、第2の
メモリから高速にフィルタ係数などのデータを転送可能
にできるから、保護リレー装置の機能を停止することな
く対応できる。
[0010] Because of these features, the digitally converted state variable data of the power system is filtered by the first processor of the first unit, and a protection relay is performed based on the filtered state variable data. An operation is performed. At this time, the first processor reads the filter coefficients stored in the first memory, performing filter processing according to the filter calculation program. First
The filter coefficients stored in the memory of the second unit are transferred from the second memory by the two processors of the second unit connected to the first unit via the system bus. Therefore, by storing various filter coefficients corresponding to the type of the protection relay from the outside in the second memory, and transferring the filter coefficient corresponding to the type of the protection relay from the first memory to the first memory, A desired filter type related to the input processing can be easily set and changed. In addition, since these settings and changes can be made by software, the input filter can be standardized. Also, for some reason
Even if the data in the first memory is lost, the second
Data such as filter coefficients can be transferred from memory at high speed
It is not necessary to stop the function of the protection relay device.
I can deal with it.

【0011】また、第1のメモリに記憶されるフィルタ
係数は、第2のプロセッサにより第2のメモリから転送す
るようにしているから、オンラインでフイルタタイプ等
を容易に変更できる。特に、チャネル毎にアナログ状態
量を取り込む際に発生する位相誤差を、各チャネル毎に
対応したフィルタ係数を用いてフィルタ演算処理するこ
とにより補正することができる。
Further, since the filter coefficients stored in the first memory are transferred from the second memory by the second processor, the filter type and the like can be easily changed online. In particular, analog status for each channel
The phase error that occurs when capturing the amount is calculated for each channel.
Perform filter operation processing using the corresponding filter coefficients.
And can be corrected.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【0017】[0017]

【0018】[0018]

【発明の実施の形態】以下、本発明を実施の形態に基づ
いて説明する。 (第1実施形態)図1は第1実施形態のブロック構成図
である。本例は、電力系統の状態量データをサンプリン
グしてA/D変換処理した後フィルタ処理をするアナロ
グ入力ユニット1に対し、フィルタ係数設定手段として
の選定ユニット2を別々の基板に実装したものである。
これらのユニット1、2はシステムバス3を介して接続
され、これらにより入力処理装置が形成されている。整
定ユニット2には外部入力手段としての整定パネル4が
接続されている。また、システムバス3を介して保護リ
レー演算手段としてのリレー演算ユニット5が接続され
ている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on embodiments. (First Embodiment) FIG. 1 is a block diagram of a first embodiment. In this example, a selection unit 2 as a filter coefficient setting unit is mounted on a separate board for an analog input unit 1 for sampling state data of an electric power system and performing A / D conversion processing and then filtering. is there.
These units 1 and 2 are connected via a system bus 3 to form an input processing device. The setting unit 2 is connected to a setting panel 4 as external input means. Further, a relay operation unit 5 as protection relay operation means is connected via the system bus 3.

【0019】アナログ入力ユニット1は、バッファアン
プ11、サンプルホールド回路(S/H)12、マルチ
プレクサ(MPX)13、アナログ/デジタル(A/
D)変換器14、ランダムアクセスメモリ(RAM)1
5a、これらに制御信号を発生するタイミング発生回路
16、デジタルシグナルプロセッサ(DSP)17、R
AM15b、バスインタフェース回路18、ローカルバ
ス19を含んで構成されている。
The analog input unit 1 includes a buffer amplifier 11, a sample and hold circuit (S / H) 12, a multiplexer (MPX) 13, an analog / digital (A /
D) Converter 14, random access memory (RAM) 1
5a, a timing generation circuit 16 for generating a control signal thereto, a digital signal processor (DSP) 17,
It comprises an AM 15b, a bus interface circuit 18, and a local bus 19.

【0020】一方、整定ユニット2は、バスインタフェ
ース回路21、マイクロプロセッサ(MPU)22、リ
ードオンリーメモリ(ROM)23、RAM24、書き
かえ可能な不揮発性メモリ(E2PROM)25、整定
表示インタフェース回路26を含んで構成されている。
On the other hand, the settling unit 2 comprises a bus interface circuit 21, a microprocessor (MPU) 22, a read only memory (ROM) 23, a RAM 24, a rewritable nonvolatile memory (E 2 PROM) 25, and a set display interface circuit. 26.

【0021】なお、リレー演算ユニット5についての詳
細構成は図示していないが、アナログ入力ユニット1に
おいて入力処理された状態量データを取り込むととも
に、整定ユニット2に設定されているリレー整定データ
を取り込んで、保護リレー演算を行う機能を有して構成
されている。
Although the detailed configuration of the relay operation unit 5 is not shown, the state quantity data input and processed by the analog input unit 1 is taken in, and the relay settling data set in the settling unit 2 is taken in. , And has a function of performing a protection relay operation.

【0022】アナログ入力ユニット1のDSP17は、
入力状態量データのフィルタ処理を行うデジタルフィル
タ手段として機能するものであり、図2に示すハードウ
エア構成となっている。同図に示すように、DSP17
は、インストラクション(プログラム)が格納されたプ
ログラムメモリROM17a、データRAM17b、乗
算器17c、演算部(ALU)17d、汎用レジスタ1
7e、外部メモリのアドレス指定を行うアドレスレジス
タ17f、外部メモリとのデータの受け渡しを行うデー
タレジスタ17g、DSPの内部バス17hを含んでお
り、単一チップのマイクロプロセッサである。なお、プ
ログラムメモリROM17aはデータエリアとしても使
用可能なものである。DSPはプログラムメモリ17a
に記憶したプログラムに基づき、加減算及び乗除算を高
速に実行できる。また、水平型パイプライン処理ができ
ることにより、整数データの演算はもとより、固定及び
浮動小数点データの演算を高速に実行できる。これによ
って、固定あるいは浮動小数点のデータおよび係数の乗
算を繰返し行うデジタルフィルタの演算を高速かつ容易
に実現できる。
The DSP 17 of the analog input unit 1
It functions as digital filter means for filtering input state quantity data, and has the hardware configuration shown in FIG. As shown in FIG.
Is a program memory ROM 17a in which instructions (programs) are stored, a data RAM 17b, a multiplier 17c, an arithmetic unit (ALU) 17d, a general-purpose register 1
7e, a single-chip microprocessor including an address register 17f for specifying an address of the external memory, a data register 17g for transferring data to and from the external memory, and an internal bus 17h of the DSP. The program memory ROM 17a can be used as a data area. DSP is the program memory 17a
The addition, subtraction and multiplication / division can be executed at high speed based on the program stored in the. Further, by being able to perform horizontal pipeline processing, it is possible to execute not only integer data operations but also fixed and floating-point data operations at high speed. This makes it possible to easily and quickly realize a digital filter operation for repeatedly multiplying fixed or floating point data and coefficients.

【0023】次に、デジタルフィルタ手段の内容につい
て説明する。デジタルフィルタとしては、フィードバッ
クループを有するIIRフィルタ(Infinite-extent
Impulse Response、再帰形フィルタと呼ぶ)及びフィ
ードバックループをもたないFIRフィルタ(Finite
−extent Impulse Respomse、非再帰形フィルタとも
呼ぶ)に大別することができ、共にDSP17にて演算
することができる。
Next, the contents of the digital filter means will be described. As a digital filter, an IIR filter (Infinite-extent) having a feedback loop is used.
Impulse Response (referred to as a recursive filter) and an FIR filter without a feedback loop (Finite
−extent Impulse Response, also referred to as a non-recursive filter), and both can be calculated by the DSP 17.

【0024】図3にデジタルフィルターの一例として、
2次のIIR形フィルタ(バイクワッド形フィルタ)の
構成図を示す。図3において、フィルタのゲインを決定
する係数Hを入力データに乗ずる乗算部31、フィルタ
の極を決定する係数B1及びB2を乗ずる乗算部32、3
3、フィルタの零点を決定する係数A1及びA2を乗ずる
乗算部34、35、それぞれ演算データを1サンプル遅
らせるディレイ部36、37、加算部38、39、4
0、41を有していなり、次式の演算を実行する。
FIG. 3 shows an example of a digital filter.
FIG. 2 shows a configuration diagram of a second-order IIR filter (biquad filter). In FIG. 3, a multiplication unit 31 multiplies input data by a coefficient H that determines a gain of a filter, multiplication units 32 and 3 that multiply coefficients B 1 and B 2 that determine a pole of the filter.
3. Multiplication units 34 and 35 for multiplying coefficients A 1 and A 2 for determining the zero point of the filter, delay units 36 and 37 for delaying the operation data by one sample, and addition units 38, 39 and 4
0 and 41, and performs the operation of the following equation.

【0025】 Wn=H・Xn+B1・W(n−1)+B2・W(n−2)…(1) Yn=Wn+A1・W(n−1)+A2・W(n−2)……(2) ここで、Xnはnサンプリング時のデジタル入力状態量
データであり、Ynはその時のフィルタ出力状態量デー
タである。また、Wnはnサンプリング時の中間処理デ
ータであり、W(n−1)、W(n−2)はそれぞれ
(n−1)時、(n−2)時のものである。
Wn = H · Xn + B 1 · W (n−1) + B 2 · W (n−2) (1) Yn = Wn + A 1 · W (n−1) + A 2 · W (n−2) (2) Here, Xn is digital input state quantity data at the time of n sampling, and Yn is filter output state quantity data at that time. Wn is intermediate processing data at the time of n sampling, and W (n-1) and W (n-2) are respectively
(n-1) and (n-2).

【0026】デジタルフィルタの特徴の一つは、上記の
(1)と(2)式に示したフィルタ係数A1及びA2を変
えることにより、同一の構成で次式(3)〜(7)に示す
ローパス、バンドパス、ノッチ及びオールパスの各フィ
ルタを実現できることである。すなわち、係数A1及び
2を変更することでフィルタのタイプを変更できる。
また、フィルタ係数B1及びB2を任意に変更することに
より、フィルタの特性(例えば、中心周波数f0、選択
度Qなど)を任意に変更できる。以下の式(3)〜(7)
に各フィルタの伝達関数H(z)を示す。なお、H(z)は
アナログ系のsに相当する。
One of the features of the digital filter is that, by changing the filter coefficients A 1 and A 2 shown in the above equations (1) and (2), the following equations (3) to (7) can be obtained with the same configuration. , The low-pass, band-pass, notch, and all-pass filters can be realized. That is, the filter type can be changed by changing the coefficients A 1 and A 2 .
Further, by arbitrarily changing the filter coefficients B 1 and B 2 , the characteristics of the filter (for example, the center frequency f 0 , the selectivity Q, etc.) can be arbitrarily changed. Equations (3) to (7) below
Shows the transfer function H (z) of each filter. Note that H (z) corresponds to s in the analog system.

【0027】 (ローパスフィルタ)… A1=1.0 A2=2.0(Low-pass filter) A 1 = 1.0 A 2 = 2.0

【0028】[0028]

【数1】 (Equation 1)

【0029】 (バンドパスフィルタ)… A1=−1.0 A2=0.0(Band pass filter) A 1 = −1.0 A 2 = 0.0

【0030】[0030]

【数2】 (Equation 2)

【0031】 (ハイパスフィルタ)… A1=1.0 A2=−2.0(High-pass filter) A 1 = 1.0 A 2 = −2.0

【0032】[0032]

【数3】 (Equation 3)

【0033】 (ノッチフィルタ)… A1=1.0 A2=−r(Notch filter) A 1 = 1.0 A 2 = −r

【0034】[0034]

【数4】 (Equation 4)

【0035】 ここで、r=2cos2πf0T ……(6-2) T :サンプリング周期 f0:阻止周波数 (オールパスフィルタ)Here, r = 2 cos2πf 0 T (6-2) T: sampling period f 0 : stop frequency (all-pass filter)

【0036】[0036]

【数5】 (Equation 5)

【0037】ここで、本第1実施形態の動作を図4に示
した処理フロー図に沿って説明する。図4(a)のフロ
ー図は図1の整定ユニット2と整定パネル4の処理フロ
ーを示すものである。図4(b)は図1のアナログ入力
ユニット1のDSP17を中心とする処理フローを示
す。 (i)ステップ101 整定パネル4でディジタルフィルタの前記各係数の設定
をキー入力操作等によって行なう。これは、保護リレー
の整定値を設定する方法と同様のものとなっている。 (ii)ステップ102 ステップ101で入力されたフィルタ係数をMPU22
を介してE2PROM25に書き込む。E2PROM25
は不揮発性であるから、システムダウン時にあっても、
入力設定されたフィルタ係数を保持できるので、信頼度
の向上を図ることができる。このステップ101と10
2は、フィルタタイプ等の設定、変更時にのみ行えばよ
い。 (iii)ステップ103 E2PROM25に書き込まれたフィルタ係数を一旦M
PU22に取り込み、次にバスインタフェース回路21
を介してシステムバス3に送出する。そして、アナログ
入力ユニット1のバスインタフェース回路18を介して
RAM15bに書き込んで転送する。MPU22はこの
処理を所定のサンプリング周期Tごとに繰返して実行す
る。 (iv)ステップ111 DSP17は上記の周期TごとにRAM15b内のフィ
ルタ係数をDSP内部のRAM17bに書き込む。 (v)ステップ112 DSP17は、周期TごとにRAM15aに書き込まれ
てあるデジタルの入力状態量データを読み出し、内部の
RAM17bに書き込む。なお、RAM15a内の入力
状態量データは、タイミング発生回路16からの制御信
号によりS/H12、MPX13およびA/D変換回路
14が動作し、バッファアンプ11を介して入力される
電力系統の状態量をデジタル変換したものであり、電
圧、電流などの1サイクルの瞬時値データを所定のサン
プリング周期(例えば、電気角で30°ごと)で分割し
て取り込むようになっている。 (vi)ステップ113 DSP17は上記周期Tごとに、取り込んだフィルタ係
数を用いて前式(1)と(2)の演算処理を入力状態量
データに対して実行し、その結果をRAM17bに書き
込む。 (vii)ステップ114 DSP17は上記周期Tごとに、ステップ113で求め
たフィルタ処理結果を、RAM17bからRAM15b
に転送する。
Here, the operation of the first embodiment will be described with reference to the processing flowchart shown in FIG. 4A shows a processing flow of the setting unit 2 and the setting panel 4 of FIG. FIG. 4B shows a processing flow centered on the DSP 17 of the analog input unit 1 of FIG. (I) Step 101 The above-mentioned coefficients of the digital filter are set on the setting panel 4 by key input operation or the like. This is similar to the method of setting the set value of the protection relay. (Ii) Step 102 The filter coefficient input in step 101 is
Is written to the E 2 PROM 25 via the. E 2 PROM25
Is non-volatile, so even when the system goes down,
Since the input and set filter coefficients can be held, the reliability can be improved. Steps 101 and 10
Step 2 may be performed only when setting or changing the filter type or the like. (Iii) Step 103 The filter coefficient written in the E 2 PROM 25 is temporarily set to M
PU 22 and then the bus interface circuit 21
To the system bus 3 via Then, the data is written and transferred to the RAM 15b via the bus interface circuit 18 of the analog input unit 1. The MPU 22 repeatedly executes this process at every predetermined sampling period T. (Iv) Step 111 The DSP 17 writes the filter coefficient in the RAM 15b into the RAM 17b inside the DSP for each cycle T described above. (V) Step 112 The DSP 17 reads digital input state quantity data written in the RAM 15a for each cycle T, and writes the data in the internal RAM 17b. The input state data in the RAM 15 a is obtained by operating the S / H 12, the MPX 13 and the A / D conversion circuit 14 in response to a control signal from the timing generation circuit 16, and inputting the state data of the power system via the buffer amplifier 11. Is converted into digital data, and one-cycle instantaneous value data such as voltage and current is divided and taken in at a predetermined sampling cycle (for example, every 30 ° in electrical angle). (Vi) Step 113 The DSP 17 executes the arithmetic processing of the above equations (1) and (2) on the input state quantity data using the fetched filter coefficients for each cycle T, and writes the result to the RAM 17b. (Vii) Step 114 The DSP 17 transmits the filter processing result obtained in step 113 from the RAM 17b to the RAM 15b
Transfer to

【0038】なお、リレー演算ユニット5はシステムバ
ス3を介してRAM15bに書き込まれたフィルタ処理
された入力状態量データを所定の周期で取り込み、所定
の保護リレー演算を実行する。
The relay operation unit 5 fetches the filtered input state quantity data written in the RAM 15b via the system bus 3 at a predetermined cycle, and executes a predetermined protection relay operation.

【0039】図5に、整定パネル4から設定したフィル
タ係数がDSP17内に取り込まれるまでのデータの流
れを示す。図示のように、整定パネル4から入力したフ
ィルタ係数はE2PROM25に、保護リレーの整定値
と同じように書込まれた後、アナログ入力ユニット1内
のRAM15bに転送され書込まれる。これに書込まれ
たフィルタ係数はDSP17によりDSP内のRAM1
7bに書き込まれる。
FIG. 5 shows the flow of data until the filter coefficients set from the settling panel 4 are taken into the DSP 17. As shown in the figure, the filter coefficient input from the setting panel 4 is written in the E 2 PROM 25 in the same manner as the set value of the protection relay, and then transferred to the RAM 15 b in the analog input unit 1 and written. The filter coefficient written in this is stored in the RAM 1 in the DSP by the DSP 17.
7b.

【0040】上記ステップ(iv)〜(vii)に示したDS
P17における一連の処理は、DSP内のプログラムメ
モリ17bに、あらかじめマスクROM化しておく。当
然ながら、上記(iv)〜(vii)の処理プログラムをDS
P17外部のプログラムメモリに記憶させてもよいこと
は言うまでもない。
The DS shown in the above steps (iv) to (vii)
A series of processes in P17 are previously stored in a mask ROM in the program memory 17b in the DSP. Naturally, the processing program of the above (iv) to (vii)
Needless to say, it may be stored in a program memory outside P17.

【0041】以上、説明した第1の実施形態によれば、
整定パネル4からフィルタ係数を入力することにより、
任意にフィルタのタィプおよび特性を容易に設定または
変更することができる。また、その設定操作により、保
護リレーに対応した各種のフィルタをソフト的に実現で
きることから、入力処理装置を標準化することができ
る。
According to the first embodiment described above,
By inputting the filter coefficient from the setting panel 4,
Arbitrarily, the type and characteristics of the filter can be easily set or changed. Further, since various filters corresponding to the protection relay can be realized by software through the setting operation, the input processing device can be standardized.

【0042】さらに、システムの機能を中断することな
く、オンラインで、フィルタのタイプ及び特性の変更が
でき、稼動率が向上できる。
Further, the type and characteristics of the filter can be changed online without interrupting the function of the system, and the operation rate can be improved.

【0043】また、アナログ入力回路(バッファアン
プ、S/H、MPX、A/D変換回路)の誤差(ゲイン
及び位相誤差、各チャネル間のバラツキなど)を補正す
るため、整定パネル4からゲイン及び位相の係数(H及
びB1とB2)を各チャネルごと調整するようにすれ
ば、上記誤差の補正を容易にすることができる。この結
果アナログ入力ユニット1内に、調整用の素子(トリマ
抵抗など)をなくすことができ、回路の小形化が図れ
る。
Further, in order to correct errors (gain and phase errors, variations between channels, etc.) of analog input circuits (buffer amplifiers, S / H, MPX, A / D conversion circuits), a gain and a If the phase coefficient (H and B1 and B2) is adjusted for each channel, the correction of the error can be facilitated. As a result, an adjustment element (trimmer resistor or the like) can be eliminated in the analog input unit 1, and the circuit can be downsized.

【0044】(第2実施形態)図6に本実施形態のブロ
ック構成図を示す。本例は、フィルタ係数設定手段とし
て、予め所望のフィルタタイプ等に対応したフィルタ係
数(H、A1、A2、B1、B2)が記憶されたROM6
を、アナログ入力ユニット1のローカルバス19に接続
して構成したものである。したがって、第1実施形態の
ようにオンラインでフィルタ係数を設定・変更すること
はできないが、構成を簡単化できる。第1実施形態と同
一構成・機能の部品には同一符号を付して説明を省略す
る。
(Second Embodiment) FIG. 6 shows a block diagram of the present embodiment. In the present embodiment, as a filter coefficient setting means, a ROM 6 in which filter coefficients (H, A 1 , A 2 , B 1 , B 2 ) corresponding to a desired filter type or the like are stored in advance.
Is connected to the local bus 19 of the analog input unit 1. Therefore, the filter coefficient cannot be set and changed online as in the first embodiment, but the configuration can be simplified. Components having the same configurations and functions as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

【0045】第2実施形態によれば、DSP17はRO
M6内のフィルタ係数を取り込んで、第1実施形態と同
様に入力状態量データに対してフィルタ処理を施す。
According to the second embodiment, the DSP 17
The filter coefficient in M6 is fetched, and the input state data is subjected to the filter processing as in the first embodiment.

【0046】図7に、本実施形態の処理フロー図を示
し、図8にデータの流れの説明図を示す。 (i)ステップ131 DSP17はプログラムメモリ17aに記憶されている
デジタルフィルタ演算プログラムに従い、ROM6内に
設定されているフィルタ係数を読み出して、DSP17
内のRAM17bに書き込む。 (ii)ステップ132 DSP17は、周期TごとにRAM15aからデジタル
入力状態量データを読み出し、内部のRAM17bに書
き込む。 (iii)ステップ133およびステップ134 DSP17は第1実施形態と同様に、設定されているフ
ィルタ係数を用いてフィルタ処理を実行し、結果をRA
M15bに書き込む。上述したように、第2実施形態に
よれば、ディジタルフィルタ演算プログラムを共通化
し、保護リレーの用途及び50Hz系、60Hz系によ
り異なるフィルタ係数のみを係数用ROM6に記憶し、
このROMをアナログ入力ボードに実装することにより
所望のディジタルフィルタが実現できる。従って、フィ
ルタ係数用のROM以外は全て共通に使用できるので、
ハードウエアの標準化が図れる。
FIG. 7 shows a processing flow diagram of the present embodiment, and FIG. 8 shows an explanatory diagram of a data flow. (I) Step 131 The DSP 17 reads out the filter coefficients set in the ROM 6 according to the digital filter operation program stored in the program memory 17a, and
Is written into the RAM 17b. (Ii) Step 132 The DSP 17 reads digital input state quantity data from the RAM 15a for each cycle T, and writes the data to the internal RAM 17b. (Iii) Steps 133 and 134 As in the first embodiment, the DSP 17 executes the filtering process using the set filter coefficient, and
Write to M15b. As described above, according to the second embodiment, the digital filter calculation program is shared, and only the filter coefficients that are different depending on the use of the protection relay and the 50 Hz system and the 60 Hz system are stored in the coefficient ROM 6.
By mounting this ROM on an analog input board, a desired digital filter can be realized. Therefore, all except for the ROM for the filter coefficient can be used in common,
Hardware standardization can be achieved.

【0047】また、フィルタのタイプおよび特性変更は
係数用ROM6を交換することで行う。
The type and characteristics of the filter are changed by exchanging the coefficient ROM 6.

【0048】(第3実施形態)図9に第3実施形態ブロ
ック構成図を示す。
(Third Embodiment) FIG. 9 is a block diagram of a third embodiment.

【0049】本実施形態が第1実施形態と異なる点は、
フィルタ係数設定手段を整定ユニット2に設けることに
代えて、アナログ入力ユニット1内に組込んだことにあ
る。すなわち、各種のフィルタタイプ等に合わせた複数
組のフィルタ係数を予めDSP17内の不揮発性メモリ
に記憶させておき、フィルタ係数選択手段により所望の
フィルタ係数をアドレス指定して、設定・変更するよう
にしたものである。
This embodiment is different from the first embodiment in that
The filter coefficient setting means is incorporated in the analog input unit 1 instead of being provided in the settling unit 2. That is, a plurality of sets of filter coefficients corresponding to various filter types and the like are stored in a non-volatile memory in the DSP 17 in advance, and a desired filter coefficient is designated by a filter coefficient selecting means to be set / changed. It was done.

【0050】DSP17のハードウェア的な構成は第1
実施形態と同一であるが、ソフトウェアに基づいて奏す
る機能等において相違する。すなわち、図10に示すよ
うに、プログラムメモリ17aの異なるエリアI、II
に、それぞれ複数組のフィルタ1〜nに対応させてフィ
ルタ係数(H、A1、A2、B1、B2)と、入力されるア
ドレス情報に対応したフィルタ係数を読み出して前述し
たと同様のフィルタ処理をするデジタルフィルタ演算プ
ログラムが記憶されている。
The hardware configuration of the DSP 17 is the first
This embodiment is the same as the embodiment, but differs in functions and the like performed based on software. That is, as shown in FIG. 10, different areas I and II of the program memory 17a are used.
Then, the filter coefficients (H, A 1 , A 2 , B 1 , B 2 ) corresponding to a plurality of sets of filters 1 to n and the filter coefficients corresponding to the input address information are read out and the same as described above. A digital filter operation program for performing the filter processing is stored.

【0051】フィルタ係数選択手段7は、ディップスイ
ッチ51、プルアップ用抵抗52a、52b、…、スイ
ッチインタフェース回路53を含んでなり、スイッチイ
ンタフェース回路53はローカルバス19に接続されて
いる。そして、ディップスイッチ51の開閉組合せによ
りフィルタ係数のアドレス情報が生成され、スイッチイ
ンタフェース回路53を介してローカルバス19に送出
するようになっている。
The filter coefficient selecting means 7 includes a dip switch 51, pull-up resistors 52a, 52b,..., And a switch interface circuit 53. The switch interface circuit 53 is connected to the local bus 19. Then, the address information of the filter coefficient is generated by the open / close combination of the DIP switch 51, and is transmitted to the local bus 19 via the switch interface circuit 53.

【0052】次に、本実施形態の動作を図11に示した
処理フロー図に沿って説明する。 (i)ステップ141 ディップスイッチ51により、DSP17内に予め記憶
させてあるフィルタ係数の格納アドレスMのうち、所望
のフィルタタイプ等に対応するフィルタ係数が格納され
ているアドレス情報を入力設定する。 (ii)ステップ142 DSP17はスイッチインタフェース回路53からアド
レス情報を取り込み、これにより選択されたフィルタ係
数のアドレスMを求めて設定する。 (iii)ステップ143 前記各実施形態と同様に、デジタル入力状態量データを
RAM15aから取り込み、内部のRAM17bに書き
込む。 (iv)ステップ144 上記設定されたフィルタ係数と取り込んだ入力状態量デ
ータに基づき、各入力チャンネル1〜Nについて、前記
式(1)、(2)のデジタルフィルタ演算を実行し、そ
の結果をRAM17bに書き込む。 (v)ステップ145 RAM17bに記憶されているフィルタ処理された入力
状態量データをRAM15bに書き込み、保護リレー演
算ユニット5等への送出に供する。なお、DSP17は
上記ステップ142〜145の処理を所定の周期Tごと
に繰返して実行する。
Next, the operation of this embodiment will be described with reference to the processing flow chart shown in FIG. (I) Step 141 The dip switch 51 is used to input and set, from among the filter coefficient storage addresses M stored in the DSP 17 in advance, address information in which filter coefficients corresponding to a desired filter type and the like are stored. (Ii) Step 142 The DSP 17 fetches the address information from the switch interface circuit 53 and obtains and sets the address M of the filter coefficient selected thereby. (Iii) Step 143 As in the above embodiments, digital input state quantity data is fetched from the RAM 15a and written into the internal RAM 17b. (Iv) Step 144 Based on the set filter coefficients and the input state data, the digital filter operation of the above-described equations (1) and (2) is executed for each of the input channels 1 to N, and the result is stored in the RAM 17b. Write to. (V) Step 145 The filtered input state quantity data stored in the RAM 17b is written into the RAM 15b and sent to the protection relay operation unit 5 and the like. Note that the DSP 17 repeatedly executes the processing of steps 142 to 145 for each predetermined cycle T.

【0053】上述したように、本実施形態によれば、D
SPのROM内にデジタルフィルタ演算プログラムに加
えて複数組のフィルタ係数を予め記憶させておき、その
中から所望のフィルタタイプ等に対応するフィルタ係数
を、簡単なディップスイッチ操作により外部から選択可
能にしたことから、予め多くの種類のフィルタ係数を記
憶させておくことにより、標準化することができるとと
もに、オンラインであっても容易にフィルタタイプ等の
変更が可能になる。
As described above, according to the present embodiment, D
A plurality of sets of filter coefficients are stored in advance in the ROM of the SP in addition to the digital filter operation program, and filter coefficients corresponding to a desired filter type and the like can be selected from the outside by a simple dip switch operation. Therefore, by storing many types of filter coefficients in advance, standardization can be performed, and the filter type and the like can be easily changed even when online.

【0054】また、DSP内部のROMにフィルタ演算
プログラムとフィルタ係数を記憶させていることから、
ハードウェアの簡素化、低消費電力化などを図ることが
できる。
Further, since the filter operation program and the filter coefficient are stored in the ROM inside the DSP,
Hardware simplification, low power consumption, and the like can be achieved.

【0055】なお、本実施形態のフィルタ係数選択手段
7と複数種のフィルタ係数を格納した不揮発性メモリの
考え方と、前記第1実施形態又は第2実施形態の考え方
を組合せて、標準化等を図ることも可能である。
It should be noted that the concept of the filter coefficient selecting means 7 of this embodiment and the concept of the nonvolatile memory storing a plurality of types of filter coefficients are combined with the concept of the first or second embodiment for standardization and the like. It is also possible.

【0056】(第4実施形態)図12に本発明に係る入
力処理装置を適用してなるデジタル保護リレー装置の主
要部ブロック構成図を示す。
(Fourth Embodiment) FIG. 12 is a block diagram of a main part of a digital protection relay device to which an input processing device according to the present invention is applied.

【0057】図示のように、アナログ入力ユニット6
0、整定ユニット61、保護リレー演算ユニット62を
含んで構成されている。アナログ入力ユニット60とし
ては、第1〜第3実施形態のものを適用し、整定ユニッ
ト61は図1のものと同様に構成されている。保護リレ
ー演算ユニット62はCPU63を中心として、データ
RAM64、プログラムROM65、整定インタフェー
ス66、デジタル入力部DI67、デジタル出力部DO
68がシステムバス69を介して接続されている。
As shown, the analog input unit 6
0, a settling unit 61, and a protection relay operation unit 62. As the analog input unit 60, those of the first to third embodiments are applied, and the settling unit 61 has the same configuration as that of FIG. The protection relay arithmetic unit 62 includes a CPU 63, a data RAM 64, a program ROM 65, a settling interface 66, a digital input section DI67, and a digital output section DO.
68 is connected via a system bus 69.

【0058】このように構成されることから、アナログ
入力ボード60は電力系統から電圧・電流信号を取り込
み、デジタルデータに変換した後、デジタルフィルタ処
理演算を実行し、保護リレー演算ユニット62のデータ
RAM64に入力する。次に、CPU63はプログラム
ROM65に記憶しているリレー演算プログラムに従
い、入力状態量データとリレーの整定値を取り込み、例
えば次式(8)に示すようなリレー演算を実行する。
With such a configuration, the analog input board 60 takes in the voltage / current signals from the power system, converts them into digital data, executes digital filter processing operation, and executes the data RAM 64 of the protection relay operation unit 62. To enter. Next, the CPU 63 fetches the input state quantity data and the set value of the relay in accordance with the relay operation program stored in the program ROM 65, and executes, for example, a relay operation as shown in the following equation (8).

【0059】[0059]

【数6】 (Equation 6)

【0060】そして、保護リレー演算ユニット62は式
(8)の比較に基づいてシーケンス処理を行い、電力系
統の事故検出を行う。この保護リレー演算を含む事故検
出手順は、公知の方法をそのまま適用できる。事故検出
の結果が事故時の場合は、DO68を介して系統のしゃ
断器等にトリップ指令を出力する。
Then, the protection relay operation unit 62 performs a sequence process based on the comparison of the equation (8) to detect an accident in the power system. A known method can be directly applied to the accident detection procedure including the protection relay operation. If the result of the accident detection is an accident, a trip command is output to a circuit breaker or the like via the DO 68.

【0061】(第5実施形態)図13を用い、図1実施
形態の変形例について説明する。本実施形態はフィルタ
係数を直接入力設定することに代えて、フィルタタイプ
等の情報を入力し、これに基づいて整定ユニット2にて
フィルタ係数を演算して設定するようにしたものであ
る。
(Fifth Embodiment) A modification of the first embodiment will be described with reference to FIG. In the present embodiment, instead of directly inputting and setting the filter coefficient, information such as the filter type is input, and the filter coefficient is calculated and set by the settling unit 2 based on the information.

【0062】(i)ステップ151 図1に示した整定パネル4から、所望のフィルタタイプ
に係るフィルタ特性定数(中心周波数f0、選択度Q、
ゲインH、サンプリング周期Tなど)を入力する。 (ii)ステップ152 整定ユニット2のMPU22は、入力されたフィルタ特
性定数に基づき、予め定められた手順に従ってフィルタ
係数を求める。例えば、バンドパスフィルタの場合のフ
ィルタ係数演算式を次式(9)〜(12)に示す。 A1= 0.0 ……(9) A2=−1.0 ……(10)
(I) Step 151 From the setting panel 4 shown in FIG. 1, filter characteristic constants (central frequency f 0 , selectivity Q,
Gain H, sampling period T, etc.). (Ii) Step 152 The MPU 22 of the setting unit 2 obtains a filter coefficient according to a predetermined procedure based on the input filter characteristic constant. For example, the following equations (9) to (12) show filter coefficient calculation equations for a bandpass filter. A1 = 0.0 (9) A2 = -1.0 (10)

【0063】[0063]

【数7】 (Equation 7)

【0064】[0064]

【数8】 (Equation 8)

【0065】(iii)ステップ153 ステップ152で求めたフィルタ係数をE2PROM2
5に記憶する。 (iv)ステップ154 ここで、MPU22はE2PROM25内に格納された
フィルタ係数をアナログ入力ユニット1のRAM15b
に転送する。以下、アナログ入力ユニット1のDSP1
7は、図1実施形態で示したと全く同様に、RAM15
bに転送されたフィルタ係数を用いてフィルタ処理を実
行する。
(Iii) Step 153 The filter coefficient obtained in step 152 is stored in the E 2 PROM2
5 is stored. (Iv) Step 154 Here, the MPU 22 stores the filter coefficients stored in the E 2 PROM 25 in the RAM 15 b of the analog input unit 1.
Transfer to Hereinafter, the DSP 1 of the analog input unit 1
7 is a RAM 15 similar to that shown in FIG.
Filter processing is performed using the filter coefficient transferred to b.

【0066】上述したように、本実施形態によれば、整
定パネル4からフィルタ特性定数を入力するだけでよい
ことから、フィルタ係数を全て入力する図1実施形態の
方法よりも、入力点数が少なくてすみ、人手入力に伴う
入力ミスの発生を少なくできるとともに、マンマシン性
を向上させることができる。
As described above, according to the present embodiment, it is only necessary to input the filter characteristic constant from the settling panel 4, so that the number of input points is smaller than the method of the first embodiment in which all the filter coefficients are input. As a result, it is possible to reduce the occurrence of input errors due to manual input and improve man-machine characteristics.

【0067】[0067]

【発明の効果】以上説明したように、本発明によれば以
下に述べるような効果を奏する。
As described above, according to the present invention, the following effects can be obtained.

【0068】まず、デジタルフィルタ手段により入力状
態量データをフィルタ処理するようにするとともに、フ
ィルタ係数設定手段により前記フィルタ処理に用いるフ
ィルタ係数を可変設定するようにしたことから、フィル
タのタイプおよび特性を容易に設定・変更することが可
能になり、入力処理装置の標準化を図ることができる。
First, the input state quantity data is filtered by the digital filter means, and the filter coefficients used for the filter processing are variably set by the filter coefficient setting means. It is possible to easily set and change, and standardization of the input processing device can be achieved.

【0069】また、外部入力手段を介して書きかえ可能
な不揮発性メモリにフィルタ係数を設定する構成のフィ
ルタ係数設定手段によれば、フィルタ係数の設定・変
更の操作性を向上できるとともに、オンラインでフィル
タタイプ等の変更ができる。また、フィルタ係数を外
部から設定・変更できるので、入力処理回路の標準化を
一層図ることができる。しかも、アナログ入力回路の
誤差を、外部から入力するフィルタ係数により補正・調
整できるため、ゲイン及び位相調整用の素子をなくすこ
とができ、回路の小形化を図ることができる。
According to the filter coefficient setting means configured to set the filter coefficient in the nonvolatile memory which can be rewritten via the external input means, the operability of setting and changing the filter coefficient can be improved, and the on-line operation can be performed. You can change the filter type and so on. Further, since the filter coefficient can be set and changed from outside, the standardization of the input processing circuit can be further achieved. In addition, since errors in the analog input circuit can be corrected and adjusted by using a filter coefficient input from the outside, elements for gain and phase adjustment can be eliminated, and the circuit can be downsized.

【0070】[0070]

【0071】[0071]

【0072】[0072]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態のブロック構成図FIG. 1 is a block diagram of a first embodiment of the present invention.

【図2】第1実施形態のDSPのブロック構成図FIG. 2 is a block diagram of a DSP according to the first embodiment;

【図3】デジタルフィルタの概念ブロック図FIG. 3 is a conceptual block diagram of a digital filter.

【図4】(A)、(B)は第1実施形態の処理フロー図FIGS. 4A and 4B are processing flowcharts of the first embodiment;

【図5】第1実施形態のデータの流れを説明する図FIG. 5 is a view for explaining a data flow according to the first embodiment;

【図6】本発明の第2実施形態のブロック構成図FIG. 6 is a block diagram of a second embodiment of the present invention;

【図7】第2実施形態の処理フロー図FIG. 7 is a processing flowchart of the second embodiment.

【図8】第2実施形態のデータの流れを説明する図FIG. 8 is a view for explaining a data flow according to the second embodiment;

【図9】第3実施形態のブロック構成図FIG. 9 is a block diagram of a third embodiment.

【図10】第3実施形態のメモリ内容を説明する図FIG. 10 is a view for explaining memory contents according to the third embodiment;

【図11】第3実施形態の処理フロー図FIG. 11 is a processing flowchart of the third embodiment.

【図12】第4実施形態の全体構成図FIG. 12 is an overall configuration diagram of a fourth embodiment.

【図13】第5実施形態の処理フロー図FIG. 13 is a processing flowchart of the fifth embodiment.

【符号の説明】[Explanation of symbols]

1 アナログ入力ユニット 2 整定ユニット 4 整定パネル 5 リレー演算ユニット 6 フィルタ係数専用メモリ 7 フィルタ係数選択手段 17 デジタルシグナルプロセッサ(DSP) 22 マイクロプロセッサ(MPU) 25 書きかえ可能不揮発性メモリ(E2PROM) 60 アナログ入力ユニット 61 整定パネル 62 保護リレー演算ユニットREFERENCE SIGNS LIST 1 analog input unit 2 setting unit 4 setting panel 5 relay operation unit 6 filter coefficient dedicated memory 7 filter coefficient selection means 17 digital signal processor (DSP) 22 microprocessor (MPU) 25 rewritable nonvolatile memory (E 2 PROM) 60 Analog input unit 61 Setting panel 62 Protection relay operation unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川上 潤三 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 森 茂 茨城県日立市国分町一丁目1番1号 株 式会社 日立製作所 国分工場内 (56)参考文献 特開 昭60−229618(JP,A) 特開 昭56−94923(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02H 3/02 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Junzo Kawakami 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Shigeru Mori 1-1-1, Kokubuncho, Hitachi City, Ibaraki Prefecture Ban No. 1 Co., Ltd. Hitachi Kokubu in the factory (56) reference Patent Sho 60-229618 (JP, a) JP Akira 56-94923 (JP, a) (58 ) investigated the field (Int.Cl. 7 , DB name) H02H 3/02

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数チャネルから取り込んだ電力系統の
アナログ状態量に基づいて保護リレー演算を実行するデ
ィジタル保護リレー装置において、前記複数チャネルの各チャネル毎に対応した フィルタ演
算に用いるフィルタ係数を記憶する書替え可能な第1の
メモリと、ディジタル変換された電力系統の状態量デー
タを取り込み、予め定められたフィルタ演算プログラム
に従って第1のメモリから対応するフィルタ係数を読み
出して、前記状態量データに対してフィルタ処理を施す
第1のプロセッサとを有する第1のユニットと、 第1のユニットにシステムバスを介して接続され、第1の
プロセッサとは独立動作可能な第2のプロセッサと、
記複数チャネルの各チャネル毎に対応した前記フィルタ
係数を記憶する書替え可能な第2のメモリとを有する第2
のユニットと、第2のメモリに記憶されている前記フィルタ係数を第1の
メモリへ転送する手段とを備えてなり、 前記第1のプロセッサは予め定められたフィルタ演算プ
ログラムに従って第1のメモリから前記複数チャネルの
各チャンネル毎に対応したフィルタ係数を読み出して、
前記状態量データに対するフィルタ処理を行い各チャネ
ルごとの位相誤差を補正することを特徴とする ディジタ
ル保護リレー装置。
In a digital protection relay device for executing a protection relay operation based on an analog state quantity of a power system taken from a plurality of channels, a filter coefficient used for a filter operation corresponding to each of the plurality of channels is stored. A rewritable first memory, captures digitally converted power system state data, reads a corresponding filter coefficient from the first memory in accordance with a predetermined filter operation program, and reads the state data. a first unit having a first processor that performs a filtering process, is connected via a system bus to a first unit, a second processor capable of independent operation from the first processor, before
A rewritable second memory that stores the filter coefficient corresponding to each of the plurality of channels .
Unit and the filter coefficient stored in the second memory to the first
Means for transferring to a memory, wherein the first processor
From the first memory according to the program
Read the filter coefficient corresponding to each channel,
Filtering the state quantity data
A digital protection relay device which corrects a phase error for each device.
JP23309298A 1988-12-07 1998-08-19 Digital protective relay device Expired - Lifetime JP3248133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23309298A JP3248133B2 (en) 1988-12-07 1998-08-19 Digital protective relay device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63309576A JP2855273B2 (en) 1988-12-07 1988-12-07 Digital protection relay device
JP23309298A JP3248133B2 (en) 1988-12-07 1998-08-19 Digital protective relay device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63309576A Division JP2855273B2 (en) 1988-12-07 1988-12-07 Digital protection relay device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001215635A Division JP3390832B2 (en) 2001-07-16 2001-07-16 Digital protection relay device

Publications (2)

Publication Number Publication Date
JPH11127536A JPH11127536A (en) 1999-05-11
JP3248133B2 true JP3248133B2 (en) 2002-01-21

Family

ID=17994693

Family Applications (2)

Application Number Title Priority Date Filing Date
JP63309576A Expired - Fee Related JP2855273B2 (en) 1988-12-07 1988-12-07 Digital protection relay device
JP23309298A Expired - Lifetime JP3248133B2 (en) 1988-12-07 1998-08-19 Digital protective relay device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP63309576A Expired - Fee Related JP2855273B2 (en) 1988-12-07 1988-12-07 Digital protection relay device

Country Status (1)

Country Link
JP (2) JP2855273B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5401710B2 (en) * 2010-03-16 2014-01-29 株式会社東芝 Protection relay device and protection relay method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548437A (en) * 1977-06-21 1979-01-22 Nippon Denso Co Ltd Digital filter device
JPS60139112A (en) * 1983-12-26 1985-07-23 株式会社明電舎 Processor of matched value
JPS60176414A (en) * 1984-02-21 1985-09-10 株式会社東芝 Relay operation monitoring system
JPS61213926A (en) * 1985-03-18 1986-09-22 Fujitsu Ltd Dsp arithmetic processing system
JPS61221516A (en) * 1985-03-25 1986-10-01 三菱電機株式会社 Digital protective relay
JPS6259408A (en) * 1985-09-09 1987-03-16 Victor Co Of Japan Ltd Digital graphic equalizer
JPH0789607B2 (en) * 1986-05-29 1995-09-27 ソニー株式会社 Digital Filter
JPS62293923A (en) * 1986-06-11 1987-12-21 富士電機株式会社 Digital protective relay filter
JPS63240313A (en) * 1987-03-26 1988-10-06 株式会社日立製作所 Digital processor

Also Published As

Publication number Publication date
JPH11127536A (en) 1999-05-11
JP2855273B2 (en) 1999-02-10
JPH02155417A (en) 1990-06-14

Similar Documents

Publication Publication Date Title
EP0437861B1 (en) Signal processing method and system.
EP0041701A2 (en) Multiple digital controller system
JP3248133B2 (en) Digital protective relay device
JP3191060B2 (en) Digital signal processing method and apparatus
JP3390832B2 (en) Digital protection relay device
JP3265426B2 (en) Digital signal processing method and apparatus
JP2662694B2 (en) Digital protection relay device
JP2987635B2 (en) Digital signal processing method and apparatus
JP2858754B2 (en) Digital protection relay
JP3074347B2 (en) Digital protection relay device
JPS6282707A (en) Digital graphic equalizer
JP2828992B2 (en) Digital protection relay
JPH01198213A (en) Digital protective relay
JP3729224B2 (en) Digital protection and control equipment for power systems
JP3500856B2 (en) Digital protection relay
JPS5941143B2 (en) Strain rate measuring device
JP2000312431A (en) Digital protection controller
Bannister et al. Digital processing of signals
JPS6336574B2 (en)
JP2622962B2 (en) Zooming device for FFT analyzer
JP2590292B2 (en) Switching IIR filter
JPH02142317A (en) Operation device for protective control
JP3055564B2 (en) Digital filter filter coefficient setting method
JPH02206320A (en) Digital protective relay device
JPH10295034A (en) Digital control and protection apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8