JP3244200U - 半導体デバイス、半導体モジュールおよび製造方法 - Google Patents
半導体デバイス、半導体モジュールおよび製造方法 Download PDFInfo
- Publication number
- JP3244200U JP3244200U JP2023600070U JP2023600070U JP3244200U JP 3244200 U JP3244200 U JP 3244200U JP 2023600070 U JP2023600070 U JP 2023600070U JP 2023600070 U JP2023600070 U JP 2023600070U JP 3244200 U JP3244200 U JP 3244200U
- Authority
- JP
- Japan
- Prior art keywords
- contact
- chip
- semiconductor device
- power semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 241
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 31
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 27
- 238000001465 metallisation Methods 0.000 claims description 19
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000004593 Epoxy Substances 0.000 description 15
- 239000000835 fiber Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 238000005553 drilling Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000005245 sintering Methods 0.000 description 6
- 229920000742 Cotton Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000005266 casting Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 239000011188 CEM-1 Substances 0.000 description 1
- 239000011189 CEM-2 Substances 0.000 description 1
- 239000011190 CEM-3 Substances 0.000 description 1
- 239000011191 CEM-4 Substances 0.000 description 1
- 239000011192 CEM-5 Substances 0.000 description 1
- 101100257127 Caenorhabditis elegans sma-2 gene Proteins 0.000 description 1
- 101100257133 Caenorhabditis elegans sma-3 gene Proteins 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010421 standard material Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0605—Shape
- H01L2224/06051—Bonding areas having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/214—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10254—Diamond [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/1302—GTO - Gate Turn-Off thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
1つの実施形態では、パワー半導体モジュール(1)は、少なくとも1つのチップ・サイズ・パッケージ半導体デバイス(1)と、少なくとも1つの半導体デバイス(1)の少なくとも1つのカバー体(23)上に配置された電気的に絶縁するスペーサ体(4)と、チップ上側(20)から離れる方向にスペーサ体(4)を貫通し、接点台座(22)に電気的に接触する複数の接触片(3)と、接触片(3)と電気的に接続され、スペーサ体(4)の少なくとも1つの半導体デバイス(1)から遠い側に位置する複数の電気接触面(51)と、を備える。
Description
半導体デバイス、およびこのような半導体デバイスを備えるパワー半導体モジュールが提供される。このようなパワー半導体モジュールを製造するための方法も提供される。
文献C.Marczok et al.,”Low Inductive SiC Mold Module with Direct Cooling”,PCIM Europe Conference 2019:International Exhibition and Conference for Power Electronics,Intelligent Motion,Renewable Energy and Energy Management,May 7,2019 to May 9,2019,Nuremberg,Germanyは、半導体チップ用のチップ・サイズ・パッケージを論じている。
文献N.Nashida et al.,“All-SiC power module for photovoltaic Power Conditioner System”,2014 IEEE 26th International Symposium on Power Semiconductor Devices&IC’s(ISPSD),June 2014,Waikoloa,Hawaii/USAは、SiCベースの半導体モジュールのモジュールダウンサイジングを論じている。
解決すべき課題は、高電圧のために使用することができ、かつ効率的に製造することができる、パワー半導体モジュールを提供することである。
この目標は、とりわけ、半導体デバイスによって、パワー半導体モジュールによって、および独立請求項において定義される通りの方法によって、達成される。例示的なさらなる発展は、従属請求項の主題を成す。
例えば、パワー半導体モジュールは、複数の半導体デバイスを備え、それらの各々は、半導体チップを含む。パワー半導体モジュールを、例えば1kVを上回る高電圧で動作させることを有効にするために、半導体デバイスをカバーするためにスペーサ体が使用される。スペーサ体を貫通する予め作製された接触片を使用することによって、例えば少なくとも0.2mmの、スペーサ体の大きな厚さを達成することができる。
少なくとも1つの実施形態では、パワー半導体モジュール用の半導体デバイスは、
少なくとも0.6kVの電圧用に構成された少なくとも1つの半導体チップであって、チップ上側上に少なくとも1つの上部接点を備える、半導体チップと、
少なくとも1つの上部接点に電気的に接触する複数の接点台座と、
半導体チップおよび接点台座が埋め込まれた、電気的に絶縁するカバー体であって、接点台座が、カバー体をチップ上側から離れる方向に貫通する、カバー体と、を備える。
少なくとも0.6kVの電圧用に構成された少なくとも1つの半導体チップであって、チップ上側上に少なくとも1つの上部接点を備える、半導体チップと、
少なくとも1つの上部接点に電気的に接触する複数の接点台座と、
半導体チップおよび接点台座が埋め込まれた、電気的に絶縁するカバー体であって、接点台座が、カバー体をチップ上側から離れる方向に貫通する、カバー体と、を備える。
例えば、半導体チップ、または半導体デバイスの半導体チップは、少なくとも650Vの、または少なくとも1.0kVの、または少なくとも1.2kVの、または少なくとも1.6kVの電圧用に構成される。加えて、少なくとも1つの半導体チップは、少なくとも1Aの、または少なくとも10Aの、または少なくとも50Aの電流用に構成されてもよい。
チップ上側は、少なくとも1つの半導体チップの主要側、すなわち最も大きい側であってもよい。上部接点(複数可)は、例えば、半導体チップの半導体本体に施されるメタライゼーションにより、実現することができる。したがって、少なくとも1つの上部接点は、半導体本体内に電流を供給するように構成される。少なくとも1つの上部接点に加えて、例えば、チップ上側とは反対のチップ下側に、1つ以上の追加の接点があることができる。
カバー体は、成形体または鋳造体とすることができる。さらに、例えばCuおよびFR4を含む、例えば1つの、またはマルチの、プリパグ層の積層によってカバー体を製作することができるように、埋込み技術を使用することができる。例えば、カバー体は、選択的に少なくとも1つの金属と一緒に、エポキシのようなポリマーのものである。「プリプレグ」という用語は、予め含浸された、を意味し、例えば、エポキシなどの熱硬化性ポリマーマトリックス材料、または熱可塑性樹脂が、繊維の周りに既に存在する、複合繊維を指す。繊維は織物の形態をとってもよく、マトリックスは、製造中にそれらを、一緒に、および他の構成要素に、ボンディングするために使用される。最初に、熱硬化性マトリックスは、容易な取扱いを許容するために、部分的にのみ硬化される。したがって、平坦な加工可能な表面上で、またはむしろ産業プロセスで、繊維を含浸させ、次いで後で、含浸された繊維を、そうでなければ問題があると判明する場合がある形状に、形成することが、プリプレグを使用することによって許容される。
接点台座は、カバー体を完全に貫通するビアとすることができる。したがって、接点台座は、例えばスパッタリングおよびその後のめっきによって形成されたメタライゼーションとすることができる。接点台座は、例えばレーザ穿孔のような穿孔によって、カバー体内に以前に作り出された、孔内に形成されてもよい。そうでなければ、接点台座は、予め製造された金属体であって、それぞれの半導体チップにボンディングされ、次いで鋳造または成形によってカバー体に埋め込まれる、金属体とすることができる。
少なくとも1つの実施形態によれば、チップ上側の上面視で見て、接点台座は、完全に、それぞれの上部接点の中に位置する。したがって、接点台座は、チップ上側に限定されることができ、チップ上側を越えて横に突出しない。「横に」は、チップ上側に平行な方向を指してもよい。「上面視」は、それぞれの面が実際に見えることを要求するのではなくて、主に、視線を、例えばチップ上側に垂直な方向に沿った投影を、指してもよい。
だから、最大可能電圧をスケールアップする能力があるようにする目的で、ファンアウトが適切に行われる場合がある。すなわち、接点台座の上の、例えばカバー体の上部の、導電層または副層を使用することによって、中間配線のために構成された第1の導電層が、チップ上側上に直接存在するような電気配線の領域および/または電気接点のサイズが拡張されることができるように、実現されることができる。したがって、例えば、半導体チップのゲートパッドは、カバー体の上に向かってチップ上側上の他の電気接点の領域を縮小することによって、カバー体の上でより大きくすることができる。
しかしながら、カバー体の上でも、第1の導電層および/または中間配線は、チップ上側の上面視で見て、例えば、完全に、チップ上側の中に位置する。なおもその上、第1の導電層および/または中間配線は、上面視で見て、半導体チップの上部接点よりも、チップ上側の外縁に向かってより近く前進するのではなくてもよい。例えば、第1の導電層および/または中間配線は、チップ上側の上面視で見て、チップ終端領域とオーバーラップしないように、チップ上側の縁の方向にそれぞれの上部接点を超過しない。
少なくとも1つの実施形態によれば、少なくとも1つの半導体は、金属-酸化物-半導体電界効果トランジスタ(metal-oxide-semiconductor field-effect transistor:MOSFET)、金属絶縁体半導体電界効果トランジスタ(metal-insulator-semiconductor field-effect transistor:MISFET)、絶縁ゲートバイポーラトランジスタ(insulated-gate bipolar transistor:IGBT)、バイポーラ接合トランジスタ(bipolar junction transistor:BJT)、サイリスタ、ゲート・ターン・オフ・サイリスタ(gate turn-off thyristor:GTO)、ゲート転流サイリスタ(gate commutated thyristor:GCT)、接合ゲート電界効果トランジスタ(junction gate field-effect transistor:JFET)、およびダイオードの群から選ばれる。複数の半導体チップがある場合、そうするとすべての半導体チップが同じタイプのものであることができ、または異なるタイプの半導体チップがある。
パワー半導体モジュールは、追加的に提供される。パワー半導体モジュールは、上述の実施形態のうちの少なくとも1つに関連して指示される通りの半導体デバイスを含む。そのため、パワー半導体モジュールの特徴は、半導体デバイスについても開示され、およびその逆である。
少なくとも1つの実施形態では、パワー半導体モジュールは、
少なくとも1つの半導体デバイスと、
少なくとも1つの半導体デバイスの少なくとも1つのカバー体上に配置された電気的に絶縁するスペーサ体と、
チップ上側から離れる方向にスペーサ体を貫通し、接点台座に電気的に接触する複数の接触片と、
接触片と電気的に接続され、スペーサ体の少なくとも1つの半導体デバイスから遠い側に位置する複数の電気接触面と、を備える。
少なくとも1つの半導体デバイスと、
少なくとも1つの半導体デバイスの少なくとも1つのカバー体上に配置された電気的に絶縁するスペーサ体と、
チップ上側から離れる方向にスペーサ体を貫通し、接点台座に電気的に接触する複数の接触片と、
接触片と電気的に接続され、スペーサ体の少なくとも1つの半導体デバイスから遠い側に位置する複数の電気接触面と、を備える。
したがって、本出願は、チップ・スケール・パッケージ半導体に基づく高パワー・モジュール・アセンブリを指してもよい。
チップ・スケール・パッケージ(Chip-Scale Package)、略してCSPは、従来のPCB製造に由来するのであり、大部分において家電のために、システム・イン・パッケージ(System in Package)、略してSiPとも呼ばれる小型化された異種のマイクロ電子/光学構成要素の統合のために、もともと考えられたものである。ここで、そのようなアプローチは、例えば少なくとも1.2kVの電圧クラスの、半導体デバイスのパッケージ化に広げられる。それゆえ、本明細書に記述されるパワー半導体モジュールは、1.2kVよりはるかに高い電圧クラス用のCSPの使用を有効にするための解決策を提供する。
チップ・スケール・パッケージ化は、TO様、QFN、および他の表面実装パッケージに勝る、より良好なヒート抽出、ワイヤボンディングなし、およびより低い電磁寄生のような、様々な利点を提示してもよく、例えば、クリーンルームのない様態の、パワーモジュールのアセンブリへの代替的な道筋を提供してもよい。そのような埋め込まれる解決策の、別の重要な利点は、必要とされる通りに任意の形状および複雑さに、ボンドパッドをファンアウトするため、および多層信号ルーティングを統合するための、設計自由度であることができる。これによって、低インダクタンス相互接続を実現することと、センサおよびコントローラを多数のI/Oチャネルと統合することと、両側冷却設計のためにも有益な平坦なレイアウトおよび幾何学をもたらす、ワイヤボンディングを必要としない超コンパクトパッケージを実現することとを許容することができる。最後に、そのような技術の開発は、半導体-パワー・モジュール・バリュー・チェーンに影響してもよく、つまり、チップ製造者は、技術を採用しパワーモジュールの設計およびアセンブリにおける現在の技術水準を乱す場合がある。
本明細書に記述される半導体デバイスにおいて使用されるCSP設計は、
i)半導体チップを、例えば銅の、リードフレーム上にボンディングする、例えば焼結することと、
ii)組み合わされた半導体チップおよびリードフレームを、例えば銅の、箔、およびプリプレグとの積層によって埋め込み、プリプレグをカットし、または代替的なプロセスとしてエポキシのようなポリマーでの圧縮成形を使用することと、
iii)穿孔を介して孔を作製することと、
iv)例えば銅での、電気めっき、および構造化を実行することと、のような一連のステップによって製造されてもよい。
i)半導体チップを、例えば銅の、リードフレーム上にボンディングする、例えば焼結することと、
ii)組み合わされた半導体チップおよびリードフレームを、例えば銅の、箔、およびプリプレグとの積層によって埋め込み、プリプレグをカットし、または代替的なプロセスとしてエポキシのようなポリマーでの圧縮成形を使用することと、
iii)穿孔を介して孔を作製することと、
iv)例えば銅での、電気めっき、および構造化を実行することと、のような一連のステップによって製造されてもよい。
「プリプレグ」は、エポキシなどの熱硬化性ポリマーマトリックス材料または熱可塑性樹脂が既に存在する、予め含浸された複合繊維を指す。繊維は織物の形態をとってもよく、マトリックスは、製造中にそれらを、一緒に、および他の構成要素に、ボンディングするために使用される。熱硬化性マトリックスは、容易な取扱いを許容するために、部分的にのみ硬化される。したがって、プリプレグで構築された構造は、硬化するために、オーブンまたはオートクレーブを要求してもよい。平坦な加工可能な表面上で繊維を含浸させ、次いで後で、含浸された繊維を、ホット・インジェクション・プロセスに対して問題があると判明する場合がある形状に、形成することが、プリプレグによって許容される。
プリプレグ箔の厚さは、CSPが耐えることができる、最大電圧を画定してもよい。プリプレグのための標準的な材料は、FR4およびエポキシであり、これらは、例えば100μmあたり1kVの、絶縁破壊電界を有する。安全マージンを含めて、1.2kV半導体チップの適切な埋込みは、典型的には、ソースまたはゲート電位上で、半導体チップと上側層との間に100μm厚さの絶縁層を要求するであろう。これまでのところ、厚いまたは多層の絶縁層の積層および穿孔、ならびにそのような深いビア構造のためのコンフォーマルめっきのような、技術的制約が、大幅により高い電圧へのCSPのスケーリングを妨げてきた。
1.2kVよりも高い電圧クラス用のプリパッケージCSPに基づくパワーモジュールを実現するための技術的ギャップは、本明細書に記述されるパワー半導体モジュールで埋めることができ、電圧クラス>>1.2kV用のCSPの使用が、有効にされる。
ボンドパッドが、ドレイン電位上で半導体チップのダイ縁/縁終端領域にオーバーラップもせず、近くなりすぎもせず、すなわち、半導体チップ縁の周りの電界を増加させないように配置されるように、提案される解決策は、プレス・フィット・ピンまたは他のピンのような、接触片のボンディングを許容するボンドパッド「ファンイン」レイアウトについて、例えば100μm~150μmの、最大ビア高さを使用することを含む。接触片は、プリント回路板(printed circuit board)、略してPCBのような平らなキャリアを十分な距離で固定することを許容する、スペーサとして作用している。
接触片は、電力および制御信号の柔軟な再ルーティングおよび分配を提供することができる、多層PCBに接続されることができる。最後に、CSPとPCBとの間のスペースは、例えばシリコーンゲルのようなポリマーで、絶縁されて、スペーサ体を形成する。
代替的な実施形態では、半導体デバイス内のチップ・サイズ・パッケージ半導体チップへの接触は、回路板の一体部分とすることができる、ピンまたはばねグリッドアレイによって確立される。個別のばねまたはピンは、CSPのボンドパッドへの、すなわち、接点台座へのもしくは第1の導電層へのおよび/もしくは中間配線への、ドライ接点を形成する場合があり、または接触片は、例えばはんだ付けもしくは焼結によって、CSPのボンドパッドにボンディングされるであろう。このアプローチでは、CSPのボンドパッドは、半導体デバイスの安全な接触を有効にし、繊細なチップ上側メタライゼーションへの、すなわち上部接点への、可能性のある損傷を回避するのであり、したがってその後の歩留まり損失を低減することができる。さらにその上、拡大されたファン・イン・ボンド・パッド領域は、半導体チップ上の小さいゲートパッドの接触を単純化し、アクティブセルのためにより多くのダイ領域を節約する。
「パワー半導体モジュール」という用語は、例えば、モジュールが高電流および/または電圧用に構成されていることを意味する。例えば、パワー半導体モジュールは、少なくとも1Aの、または少なくとも10Aの、または少なくとも100Aの、または少なくとも500Aの最大電流を処理するように構成される。代替的または追加的に、モジュールは、少なくとも0.6kVの、または少なくとも1.2kVの、または少なくとも2kVの電圧用に構成される。
少なくとも1つの実施形態によれば、半導体デバイスは、チップ・サイズ・パッケージ・デバイス、すなわちCSPデバイスである。したがって、半導体デバイスのフットプリントは、例えば、少なくとも1つのチップ上側の上面視で見て、半導体デバイスに含まれる少なくとも1つの半導体チップのフットプリントの高々2倍または3倍である。
少なくとも1つの実施形態によれば、スペーサ体は、少なくとも1つのカバー体と直接接触して配置される。そうでなければ、カバー体とスペーサ体との間の中間層、例えば、金属層または金属層スタックがあってもよい。選択的に、スペーサ体は、カバー体の上の領域において、一定の厚さのものである。
少なくとも1つの実施形態によれば、接触片は、スペーサ体と直接接触する。例えば、スペーサ体は、既に取り付けられた接触片の周りに形成される。接触片の形状が、パワー半導体モジュールの外側で、後者内に配置するよりも先に画定されるように、接触片は、予め作製されてもよい。接触片は、スペーサ体を完全に貫通してもよい。接触片は、それぞれのチップ上側の上面視で見て、割り当てられた半導体チップに限定されることが可能である。
少なくとも1つの実施形態によれば、接触片は、接点台座と直接接触する。そうでなければ、接触片とそれぞれの接点台座との間に電気伝導性の中間配線があってもよい。
少なくとも1つの実施形態によれば、電気接触面は、接触片と直接接触し、スペーサ体のカバー体から遠い側に位置する。これは、それぞれの電気接触面と少なくとも1つの割り当てられた接触片との間に、高々、はんだまたは焼結体のような電気接続手段があることを意味することができる。そうでなければ、電気接触面および接触片は、互いから距離がある。
少なくとも1つの実施形態によれば、少なくとも1つの半導体デバイスの、カバー体は、プリプレグで作られる。したがって、カバー体は、有機材料に埋め込まれた繊維強化材を備えてもよい。有機材料は、例えば、ポリテトラフルオロエチレン(polytetrafluoroethylene:PTFE)、FR-2(フェノールコットン紙)、FR-3(コットン紙およびエポキシ)、FR-4(織りガラスおよびエポキシ)、FR-5(織りガラスおよびエポキシ)、FR-6(マットガラスおよびポリエステル)、G-10(織りガラスおよびエポキシ)、CEM-1(コットン紙およびエポキシ)、CEM-2(コットン紙およびエポキシ)、CEM-3(不織ガラスおよびエポキシ)、CEM-4(織りガラスおよびエポキシ)、CEM-5(織りガラスおよびポリエステル)の群から選ばれる。
少なくとも1つの実施形態によれば、パワー半導体モジュールは、プリント回路板、略してPCBのような回路板をさらに備える。すべての電気接触面は、回路板に統合されることができる。
少なくとも1つの実施形態によれば、パワー半導体モジュールは、回路板の手段によって電気的に外部接触されるように構成される。すなわち、パワー半導体モジュールは、電気的に、回路板の手段によって接触されるのみであってもよい。そのため、少なくとも1つの半導体チップと電気的に接触するパワー半導体モジュールの外部面のみが、回路板上にあってもよい。このような外部面は、例えば、金属電気端子によって実現することができる。
回路板に対して追加的または代替的に、金属リードフレームおよび/または金属端子が使用されることができ、それらは電気相互接続として作用してもよい。
少なくとも1つの実施形態によれば、回路板は、少なくとも1つのチップ上側の上面視で見て、少なくとも1つの半導体デバイスおよび/またはスペーサ体を部分的にまたは完全にカバーする。スペーサ体および回路板は、相互に一致する場合がある。少なくとも1つの半導体デバイスは、チップ上側の上面視で見て、回路板によっておよび/またはスペーサ体によって、完全に囲まれることができる。
少なくとも1つの実施形態によれば、回路板は電線をさらに備える。電気端子は、電線の手段によって、および電気接触面の手段によって、接触片に電気的に接続することができる。電気端子が、電気接触面への電線と電気的に直接接続されることと、電気接触面が、接触片と直接接触することと、が可能である。そうでなければ、制御および/またはセンサ目的のための集積回路のような少なくとも1つの中間エレクトロニクスがあってもよい。
少なくとも1つの実施形態によれば、少なくとも1つのチップ上側の上面視で見て、電気端子は、部分的にまたは完全に、少なくとも1つの半導体デバイスの外側に位置する。したがって、電気端子は、少なくとも1つのチップ上側とおよび/または少なくとも1つの半導体デバイスと、オーバーラップしなくてもよく、または部分的にのみオーバーラップしてもよい。
少なくとも1つの実施形態によれば、接触片のうちのいくつかは一緒に、上部接点のうちの1つのみに電気的に割り当てられる。したがって、それぞれの上部接点(複数可)は、複数の接触片によって電気的に接続される。
少なくとも1つの実施形態によれば、少なくとも1つのチップ上側の上面視で見て、接触片は、完全に、上部接点の中に、および/またはそれらが割り当てられる第1の導電層の中に、位置する。それゆえ、小さいフットプリントを実現することができる。
少なくとも1つの実施形態によれば、接触片のうちのすべてまたはいくつかは、プレス・フィット・ピン、またはばね、もしくはスタックされたスタッドバンプである。すべての接触片を同じタイプのものとすることができる。そうでなければ、異なるタイプの接触片をパワー半導体モジュールの中で組み合わせることができる。
少なくとも1つの実施形態によれば、接触片のうちのすべてまたはいくつかは各々、接点台座のうちの厳密に1つに割り当てられる。したがって、接触片と接点台座との間に、1対1の割当てがあることができる。それゆえ、調整可能な配線設計を達成することができる。
少なくとも1つの実施形態によれば、接触片のうちの1つ、いくつか、またはすべては、複数の接点台座に割り当てられる、導電性ブロックとして構成される。導電性ブロックは、銅のような金属のものであってもよい。導電性ブロックは、直方体もしくは円筒形状のものとすることができ、または、チップ上側の上面視で見るとき、L字形状もしくはU字形状のようなより複雑な形状を有してもよい。
少なくとも1つの実施形態によれば、少なくとも1つのチップ上側の上のスペーサ体の厚さは、少なくとも0.2mmもしくは少なくとも0.4mmおよび/または高々2mmもしくは高々5mmである。したがって、接触片を使用することによって、比較可能なほどに厚いスペーサ体を達成することができる。
少なくとも1つの実施形態によれば、パワー半導体モジュールは、少なくとも1つの中間配線をさらに備える。少なくとも1つの中間配線は、少なくとも1つのカバー体と、スペーサ体との間に埋め込まれる。中間配線は、1つのまたは複数の金属層のものであってもよい。中間配線の手段によって、接点台座と接触片を効率的に接続することができる。すなわち、中間配線は、第1の導電層からなる場合があり、または少なくとも1つのさらなる導電層を備えてもよい。
少なくとも1つの実施形態によれば、接点台座のうちのいくつかまたはすべて、およびそれぞれの接触片のうちのいくつかまたはすべては、中間配線の手段によって電気的に接続される。それぞれの接点台座と接触片の両方は、はんだまたは焼結層のような高々電気接続手段が、接触片と中間配線の間に位置するように、中間配線と直接接触することができる。
少なくとも1つの実施形態によれば、中間配線は、第1の導電層および第2の導電層を備える。例えば、第1の導電層は、少なくとも1つの半導体デバイスに含まれる。第2の導電層は、少なくとも1つの半導体デバイスの一部では決してなくパワー半導体モジュールの一部であるのみであってもよい。
少なくとも1つの実施形態によれば、第1の導電層および第2の導電層は一緒に、複数の電気中間接点を形成する。電気中間接点およびそれぞれ割り当てられた上部接点は、少なくとも1つのチップ上側の上面視で見て異なるサイズを有することができ、またはそうでなければ同じサイズを有することができる。
少なくとも1つの実施形態によれば、パワー半導体モジュールは、基板をさらに備える。例えば、基板は、例えばAl2O3のようなセラミックの、中央絶縁層と、絶縁層の各主要側上の、少なくとも1つのメタライゼーションと、を備える、直接接合銅基板である。代替として、基板は、活性金属ろう付け(active metal brazed)基板、略してAMB基板である。したがって、基板は、パワー半導体モジュールを冷却するために使用することができる。
少なくとも1つの実施形態によれば、少なくとも1つの半導体デバイスは、基板の上部メタライゼーション上に取り付けられる。上部メタライゼーションは平面層とすることができる。
少なくとも1つの実施形態によれば、少なくとも1つの半導体デバイスは、上部メタライゼーションと電気的に接続される。なおもその上、少なくとも1つの半導体デバイスは、基板とスペーサ層との間に埋め込むことができる。したがって、少なくとも1つの半導体デバイスは、スペーサ層と一緒におよび接触片と一緒に基板によって、周りすべてを完全に囲まれてもよい。
少なくとも1つの実施形態によれば、パワー半導体モジュールは、追加の接触片をさらに備える。追加の接触片は、上部メタライゼーションからスペーサ層を貫通してもよい。少なくとも1つのチップ上側の上面視で見て、選択として、追加の接触片は、少なくとも1つの半導体デバイスに隣接して位置する。したがって、追加の接触片と少なくとも1つの半導体デバイスは、オーバーラップしなくてもよい。
少なくとも1つの実施形態によれば、パワー半導体モジュールは、複数の半導体デバイスを備える。例えば、半導体デバイスは、少なくとも2つ、または少なくとも4つ、または少なくとも8つある。代替的または追加的に、半導体デバイスは、高々40個、または高々20個、または高々12個ある。
少なくとも1つの実施形態によれば、半導体デバイスのうちのすべてまたはいくつかの、チップ上側は、相互に平行に配置される。すなわち、すべての上側は、同じ方向に面する。したがって、このケースにおいて「平行に」は、電気配線をではなく、半導体デバイスの幾何学的配置を指す。例えば、チップ上側のうちのいくつかまたはすべては、共通の平面内に位置する。
少なくとも1つの実施形態によれば、チップ上側の上面視で見て、半導体デバイスは、互いの隣りにおよび/またはオーバーラップしない様態で、配置される。したがって、パワー半導体モジュール内に半導体デバイスのスタックは、少しもない。
少なくとも1つの実施形態によれば、すべての半導体デバイスは、スペーサ体によってカバーされる。例えば、すべての半導体デバイスは、基板とスペーサ体との間に埋め込まれる。
パワー半導体モジュールは、例えば、例えばハイブリッド運搬手段またはプラグイン電気運搬手段のような運搬手段において、バッテリからの直流電流を電動機のための交流電流に変換するための、パワーモジュールである。
パワー半導体モジュールを製造するための方法は、追加的に提供される。方法の手段によって、パワー半導体モジュールは、上述の実施形態のうちの少なくとも1つに関連して指示される通りに、製作される。そのため、パワー半導体モジュールの特徴は、方法についても開示され、およびその逆である。
少なくとも1つの実施形態では、方法は、パワー半導体モジュールを製造するためのものであり、
A)少なくとも1つの半導体デバイスを提供することと、
B)接触片を少なくとも1つの半導体デバイスにボンディングすることと、
C)電気接触面を接触片と電気的に接続することと、
D)スペーサ体を形成することと、の方法ステップを、例えば述べた順序で、含む。
A)少なくとも1つの半導体デバイスを提供することと、
B)接触片を少なくとも1つの半導体デバイスにボンディングすることと、
C)電気接触面を接触片と電気的に接続することと、
D)スペーサ体を形成することと、の方法ステップを、例えば述べた順序で、含む。
方法ステップC)はまた、ステップの順序がA)>C)>B)>D)であるように、方法ステップB)に先行してもよい。さらに、方法ステップの順序がまたA)>B)>D)>C)またはA)>C)>D)>B)である場合があるように、方法ステップC)/B)とD)は取り替えられてもよい。
少なくとも1つの実施形態によれば、製作されるパワー半導体モジュールは、方法ステップA)において複数の半導体デバイスが提供されるように、回路板および複数の半導体デバイスを備える。
少なくとも1つの実施形態によれば、方法ステップC)において接触片は、回路板と電気的に接続される。このケースでは、接触片は、最初に中間配線にもしくは接点台座に、および次いで回路板に接続されてもよく、または代替的に、接触片は、最初に回路板に、および次いで中間配線にもしくは接点台座に接続されてもよい。
少なくとも1つの実施形態によれば、方法ステップD)において回路板は、スペーサ体を形成するための型の一部である。選択的に、スペーサ体が形成されるとき基板も存在することができ、そうすると基板はまた、スペーサ体を形成するための型の一部とすることができる。それゆえ、回路板、および選択的に基板は、スペーサ体のための型と、パワー半導体モジュールの一体構成要素の、両方とすることができる。
本明細書に記述される半導体デバイス、パワー半導体モジュール、および方法は、図面を参照して例示的な実施形態のつもりで以下により詳細に説明される。個別の図において同じである、要素は、同じ参照番号で指示される。しかしながら、要素間の関係は、縮尺通りには示されないのであり、むしろ個別の要素は、理解を助けるために誇張されて大きく示されてもよい。
図1および図2は、半導体デバイス1の例示的な実施形態を例証する。半導体デバイス1は、例えばMOSFET、MISFET、IGBT、BJT、GTO、GCT、またはJFETである、半導体チップ2を備える。半導体チップ2は、高電圧クラスのチップとすることができ、少なくとも1.2kVの電圧のために構成されてもよい。半導体デバイス1は、図1に示すように1つの半導体チップ2のみを包含してもよいが、しかし同じタイプの、またはまた異なるタイプの、複数の半導体チップ2、例えば高々5つの半導体チップ2があることもできる。
なおもその上、半導体デバイス1は、カバー体23を包含する。例えば、カバー体23は、エポキシのようなポリマーを包含する、プリプレグまたは成形体である。カバー体23は、チップ側壁と、およびまたチップ上側20と直接接触している。チップ上側20の上のカバー体23の厚さTは、カバー体23を通る接点台座22の効率的な製造を有効にするために、例えば0.1mmであり、図1を見られたい。
チップ上側20には、ボンドパッドとも呼ばれる上部接点21があり、図2を見られたい。上部接点21は、半導体チップ2の半導体本体と直接接触するメタライゼーションとすることができる。上部接点21は、異なるサイズおよび/またはシルエットを有することができる。接点台座22は、上部接点21から始まる。上部接点21ごとに、1つより多くの接点台座22があることができる。選択として、より大きい上部接点21、例えばソースまたはドレイン接点には、複数の接点台座22が設けられ、一方、より小さい上部接点21、例えばゲート接点には、1つの接点台座22のみが設けられる。図1および図2から逸脱して、3つのもしくは3つより多くの上部接点21が、またはまた1つの上部接点21のみが、あることができる。
接点台座22は、例えばレーザ穿孔によって、以前に完成されたカバー体23に孔を穿孔することによって製造することができる。次いで、図示しない金属シード層をスパッタリングしてもよい。次いで、例えばめっきの手段によって、孔は充填され、ビアとも呼ばれる接点台座22が生じる。
代替として、接点台座22は、最初にチップ上側20にボンディングされることができ、その後、カバー体23は、例えば成形の手段によって形成される。このケースでは、接点台座22は、はんだ付けまたは焼結によってそれぞれの接点21に取り付けられた金属体とすることができる。
選択として、中間配線6のために構成された第1の導電層61は、半導体チップ2から遠いカバー体23のカバー体上側26上に存在することができる。第1の導電層61は、金属層であってもよく、またはまた金属層スタックであってもよい。第1の導電層61は、カバー体23の上方に突出している。
例えば、第1の導電層61は、上部接点21に対して類似的に、電気的に構造化される。したがって、上部接点21ごとに、第1の導電層61の、厳密に1つの電気中間接点があることができる。しかしながら、それぞれの電気中間接点および割り当てられた上部接点21は、異なるフットプリントを有してもよく、以下の図4も比較されたい。
したがって、中間配線6の手段によって、必ずしも上部接点21の形状および/またはサイズを有しない接触面を形成することができる。しかしながら、中間配線6によって、特に第1の導電層61によって形成される接触面は、上面視で見て、少なくとも上部接点21のチップ上側20の縁に向かっての最小距離である、チップ上側20の縁に向かっての最小距離を有してもよい。言い換えれば、上部接点21の上面視で見て、チップ上側縁に向かって、第1の導電層61および例えば中間配線6全体は、それぞれの上部接点21よりも距離があるかまたはそれと高々同距離である。
半導体デバイス1は、チップ・サイズ・パッケージ(chip-sized package)、略してCSPとすることができる。したがって、半導体デバイス1全体の横寸法は、半導体チップ2の横寸法と比較可能なほどである。例えば、半導体チップ2の側壁におけるカバー体23の幅は、チップ上側20の縁の長さの、高々50%または高々25%である。チップ上側20の縁の長さは、例えば、少なくとも1mmもしくは少なくとも2mmおよび/または高々2cmもしくは高々1cmである。上面視で見て、半導体チップ2および/またはカバー体23は、長方形または正方形の、形状を有することができる。
選択的に、半導体デバイス1は、例えばはんだ付けまたは焼結の手段によって少なくとも1つの半導体チップ2が取り付けられる、チップキャリア24を含む。チップキャリア24は、例えば銅または銅合金で作られた、金属リードフレームとすることができる。チップキャリア24の厚さは、例えば、少なくとも0.1mmおよび/または高々1mmである。横方向において、チップキャリア24は、カバー体23と同一平面上で終端してもよい。それゆえ、カバー体上側26から遠いデバイス下側25を、チップキャリア24によって形成することができる。
図3は、パワー半導体モジュール10の例示的な実施形態を示す。パワー半導体モジュール10は、図1および図2に関連して記述したように構成することができる、少なくとも1つの半導体デバイス1を含む。
さらに、パワー半導体モジュール10は、スペーサ体4を備える。スペーサ体4は、例えば、シリコーンゲルのもの、またはまたエポキシのようなプラスチックのものである。スペーサ体4は、鋳造または成形によって、製造され得る。なおもその上、スペーサ体4は、カバー体23の厚さTに効果的に加えられる、比較可能なほどに大きな厚さSを有する。スペーサ体4は、カバー体23上に直接ボンディングされる。例えば、スペーサ体4の厚さSは、両端を含む0.2mm~3mm、または両端を含む0.3mm~2mmである。
パワー半導体モジュール10はまた、接触片3を備える。接触片3は、例えば、プレス・フィット・ピンである。だから、接触片3は、チップ上側20から離れる方向に大きな広がりを有することができ、スペーサ体4を完全に貫通することができる。接触片3の直径は、例えば、少なくとも0.1mmおよび/または高々1mmである。
接触片3と接点台座22との間の付着を改善するために、選択として、中間配線6がある。中間配線6は、図1および図2に関連して記述した第1の導電層61を備えることができる。さらなる選択として、中間配線6はまた、第2の導電層62を備えることができる。例えば、第2の導電層62は、中間配線6に対する接触片3の、はんだ付けまたは焼結を、改善するための層である。すなわち、半導体構成要素1の第1の導電層61に第2の導電層62を、例えば一致する様態で付けて中間配線6を作り出すことができる。
例えば、中間配線6は、チップ上側の上面視で見て、チップ上側20の中に位置する。したがって、中間配線6の手段によって、半導体チップ2における第1の導電層61のサイズは、カバー体上側26における第2の導電層62に対して相対的に変更することができ、すべての導電層61、62は、チップ上側20の中に位置するのであり、半導体チップ2の真上で横に突き出ない。
パワー半導体モジュール10はまた、電気接触面51を含む。電気接触面51は、カバー体23から遠い側でスペーサ体4と直接接触してもよい、回路板5の一部とすることができる。接触片3は、例えば、プレス・フィット・ピンを使用するケースにおいてドライ接点の手段によって、または代替的にはんだ付けの手段によって、電気接触面51と電気的に接続される。それゆえ、電気接触面51は、はんだ付けのような表面実装技術のために構成された回路板5の外表面とすることができ、または電気接触面51は、接触片3を受け入れるように構成された雌コネクタのような回路板5の内表面とすることができる。
例えば、回路板5はPCBであり、内部配線用の電線52、および/またはパワー半導体モジュール10を例えば図示しない外部プレートと外部接続するための電気端子53を備えてもまたよい。それゆえ、回路板5は多層PCBとすることができる。
接触片3と組み合わせたスペーサ体4の手段によって、回路板5と上部接点21との間の距離は、穿孔およびめっきによって製造された接点台座22を使用することによって設定された限界を超えて大幅に増加させることができる。したがって、パワー半導体モジュール10を、例えば1.7kV以上の、高電圧のために効率的に構成することができる。
さらに、CSP半導体デバイス1と一緒に接触片3を使用することによって、パワー半導体モジュール10の中でボンディングワイヤを使用する必要がなくなる。したがって、本質的に縦の電流の流れを、スペーサ体4および半導体デバイス1の中に、ならびに、電気接触面51ならびに電気端子53が相応に位置付けられる場合において回路板5の中に、確保することができる。だから、少なくとも1つの半導体チップ2を収容するために要求されるスペースは、より少ない。
図4において例証するように、選択的な中間配線6を有することによって、中間配線6のレベルで、接触片3のためにより良好に適したより大きな電気中間接点を達成することができる。したがって、中間配線6を有することによって、接触片3の設計は、上部接点21のおよび接点台座22の設計から全く独立することができる。特に、図4を見られたい中間配線6の最も小さい電気中間接点は、図3を見られたい最も小さい上部接点21と比較して相対的に大きいとすることができる。例えば、最も小さい上部接点21のフットプリント面積は、中間配線6の割り当てられた電気中間接点のフットプリント面積と比較して、少なくとも因数2だけ、または少なくとも因数4だけ増加させられる。
図5には、パワー半導体モジュール10を製作するための方法が概略的に示されている。方法ステップM1では、少なくとも1つの半導体デバイス1を提供するのであり、複数の半導体デバイス1を提供することもできる。例のつもりで、半導体デバイス1は、共通の基板にボンディングされる場合がある。半導体デバイス1は、完成したパワー半導体モジュール10内に存在する幾何学的配置で付けることが可能である。したがって、方法ステップM1の後、半導体デバイス1の相対ポジションは同じままであってもよい。
中間配線6がありかつ中間配線6が第2の導電層62を備える場合、そうすると方法ステップM1は、第2の導電層62を設けることを含むことができる。
その後の方法ステップM2では、接触片3を少なくとも1つの半導体デバイス1にボンディングする。例えば、接触片3は、接点台座22または中間配線6にはんだ付けまたは焼結される。
次いで、方法ステップM3では、電気接触面51は、例えばはんだ付け、焼結、プレス、またはクランプによって、接触片3と電気的に接続される。
最後に、方法ステップM4では、スペーサ体4を形成する。このステップでは、回路板5および/または基板7は、スペーサ体4を形作るための型8として機能してもよく、図6も比較されたい。
だから、方法ステップの順序は、M1>M2>M3>M4とすることができる。しかしながら、M1>M2>M4>M3の順序でステップが実行されるように、接触片3が電気接触面51にボンディングされる前にスペーサ体4が形成されることも、可能である。接触片3が、最初に電気接触面51に、次いで接点台座22にまたは中間配線6にボンディングされる場合、そうするとステップの順序はまた、M1>M3>M2>M4またはM1>M3>M4>M2とすることができ、その結果、接点台座22または中間配線6への接触片3のボンディングよりも先に、またはその後にスペーサ体4を形成することができる。
ステップのこれらの異なる順序は、方法ステップに割り当てられたボックス間の矢印の、異なる図式によって図5に指示されている。方法ステップの順序に応じて、基板7および/または回路板5は、スペーサ体4を形成するための型8として機能することができる。
図6には、パワー半導体モジュール10のさらなる例示的な実施形態が示されており、図式M1>M2>M4>M3による図5の方法の方法ステップも示されている。したがって、選択的な中間配線6に接触片3をボンディングし、次いでスペーサ体4を形成し、次いで回路板5を付ける。図6では、回路板5は、方法の理解を助けるために、まだすっかり付けられていない。
パワー半導体モジュール10は、複数の半導体デバイス1、例えば2つの半導体デバイス1を備える。半導体デバイス1に関して、図1および図2と同じことがまた、図6に当てはまる。
さらなる選択として、パワー半導体モジュール10は基板7を含む。例えば、基板7は、直接ボンディングされた銅(direct bonded copper)基板、略してDBC基板である。したがって、基板7は、上部メタライゼーション71、絶縁層72、および下部メタライゼーション73を備える。下部メタライゼーション73は、絶縁層72の手段によって半導体デバイス1から電気的に絶縁される。下部メタライゼーション73は、図示しないヒートシンク上にパワー半導体モジュール10を取り付けるように構成することができる。
なおもその上、パワー半導体モジュール10はまた、さらなる接触片37を備えることが可能であり、それもまた、回路板5と電気的に接続される。例えば、さらなる接触片37は、上部メタライゼーション71において始まり、スペーサ体4を完全に貫通するのであり、それも、隣接する半導体デバイス1間に位置し、それゆえ基板7に到達する。さらなる接触片37、および接触片3は、同じタイプのものとすることができ、例えば、すべてプレス・フィット・ピンとすることができ、または異なるタイプのもの、例えば、スタッドバンプと組み合わされたプレス・フィット・ピンとすることができる。
したがって、さらなる接触片37の手段によって、上部メタライゼーション71を使用して、パワー半導体モジュール10の中に電気配線組織を確立することができる。このやり方で、例えば、半導体デバイス1のうちの第1のものは、ハイサイドHを形成することができ、半導体デバイス1のうちの第2のものは、ローサイドLを形成することができ、さらなる接触片37は、パワー半導体モジュール10によって実現される直流電流-交流電流変換器の交流電流端子ACを形成することができる。
図6に示すものとは対立的に、回路板5、基板7、およびスペーサ体4のすべては、パワー半導体モジュール10の側面にぴったりと終端してもよい。
他の点では、図1~図5と同じことが図6に当てはまる。
図7のパワー半導体モジュール10では、左側において、選択的な中間配線6のより大きな電気中間接点には、1つの接触片3のみがあることができることが例証されている。この接触片3は、妥当な形状の塊状の金属ブロックによって形成されてもよい。そうでなければ、図7の右側に例証するように、プレス・フィット・ピンの代わりにまたばねを接触片3に使用することもできる。接触片3のこれらの異なる実現、および任意の組合せは、他のすべての例示的な実施形態においてもまた可能である。
図7のパワー半導体モジュール10では、左側において、選択的な中間配線6のより大きな電気中間接点には、1つの接触片3のみがあることができることが例証されている。この接触片3は、妥当な形状の塊状の金属ブロックによって形成されてもよい。そうでなければ、図7の右側に例証するように、プレス・フィット・ピンの代わりにまたばねを接触片3に使用することもできる。接触片3のこれらの異なる実現、および任意の組合せは、他のすべての例示的な実施形態においてもまた可能である。
他の点では、図1~図6と同じことが図7に当てはまる。
図8~図10では、スペーサ体4およびCSP半導体デバイス1に関連して接触片3を使用することによって、改善された熱特性を達成することができ、半導体チップ2のために必要なスペースがより少ないことが、例証されている。修正されたパワーモジュール9では、接触片3の代わりにボンディングワイヤ92が使用される。それゆえ、電流は、かなりの程度まで横方向にも流れ、2x2個の半導体チップ2、およびダイオードのような割り当てられたさらなる半導体チップ29のみが、特定のDBC基板7上に収容されることができる。
図8~図10では、スペーサ体4およびCSP半導体デバイス1に関連して接触片3を使用することによって、改善された熱特性を達成することができ、半導体チップ2のために必要なスペースがより少ないことが、例証されている。修正されたパワーモジュール9では、接触片3の代わりにボンディングワイヤ92が使用される。それゆえ、電流は、かなりの程度まで横方向にも流れ、2x2個の半導体チップ2、およびダイオードのような割り当てられたさらなる半導体チップ29のみが、特定のDBC基板7上に収容されることができる。
それとは対立的に、本構成を使用して、4x4個の半導体チップ2および割り当てられたさらなる半導体チップ29を同じDBC基板7上に収容することができ、図9を見られたい。
なおもその上、図10を見られたく、図9のパワー半導体モジュール10における左から右に見た絶縁層72の380μm、320μm、および150μmの層厚さについて、図8の修正されたパワーモジュール9でよりも低い熱抵抗Rth、およびそれに対応して、例えば150℃の、特定の温度でのより高い電流Iを達成することができる。
ここで記述する考案は、例示的な実施形態を参照して与えられる記述によっては制限されない。むしろ、本考案は、特に請求の範囲における特徴の任意の組合せを含む、任意の新規な特徴および特徴の任意の組合せを、この特徴またはこの組合せがそれ自体請求の範囲または例示的な実施形態において明示的に指示されない場合でも、包容する。
符号の説明
1 半導体デバイス
10 パワー半導体モジュール
2 半導体チップ
20 チップ上側
21 半導体チップの上部接点
22 接点台座
23 カバー体
24 チップキャリア
25 デバイス下側
26 カバー体上側
29 さらなる半導体チップ
3 接触片
37 追加の接触片
4 スペーサ体
5 回路板
51 電気接触面
52 電線
53 電気端子
6 中間配線
61 第1の導電層
62 第2の導電層
7 基板
71 上部メタライゼーション
72 絶縁層
73 下部メタライゼーション
8 型
9 修正されたパワーモジュール
91 基板接触面
92 ボンディングワイヤ
AC AC端子
H ハイサイド
I 電流
L ローサイド
M… 方法ステップ
Rth 熱抵抗
S チップ上側の上のスペーサ体の厚さ
T チップ上側の上のカバー体の厚さ
1 半導体デバイス
10 パワー半導体モジュール
2 半導体チップ
20 チップ上側
21 半導体チップの上部接点
22 接点台座
23 カバー体
24 チップキャリア
25 デバイス下側
26 カバー体上側
29 さらなる半導体チップ
3 接触片
37 追加の接触片
4 スペーサ体
5 回路板
51 電気接触面
52 電線
53 電気端子
6 中間配線
61 第1の導電層
62 第2の導電層
7 基板
71 上部メタライゼーション
72 絶縁層
73 下部メタライゼーション
8 型
9 修正されたパワーモジュール
91 基板接触面
92 ボンディングワイヤ
AC AC端子
H ハイサイド
I 電流
L ローサイド
M… 方法ステップ
Rth 熱抵抗
S チップ上側の上のスペーサ体の厚さ
T チップ上側の上のカバー体の厚さ
Claims (15)
- 半導体デバイス(1)であって、
少なくとも0.6kVの電圧用に構成された半導体チップ(2)であって、チップ上側(20)上に上部接点(21)を有する半導体チップ(2)と、
前記上部接点(21)と電気的に接続された複数の接点台座(22)と、
前記半導体チップ(2)および前記接点台座(22)が埋め込まれた、電気的に絶縁するカバー体(23)であって、前記接点台座(22)が、前記カバー体(23)を前記チップ上側(20)から離れる方向に貫通する、カバー体(23)と、
前記半導体チップ(2)から遠いカバー体上側(26)における中間配線(6)のために構成され、前記接点台座(22)と電気的に接触する第1の導電層(61)と、を備える、半導体デバイス(1)。 - 前記チップ上側(20)の上面視で見て、前記接点台座(22)が、完全に、それぞれの前記上部接点(21)の中に位置し、
前記チップ上側(20)の上面視で見て、前記中間配線(6)が前記チップ上側(20)の縁に対して、
前記中間配線(6)が、
完全に、前記チップ上側(20)の中に位置することと、
前記チップ上側(20)の前記縁から距離があることと、
前記半導体チップ(2)の終端領域から距離があることと、のうちの少なくとも1つであるように、少なくとも1つの割り当てられた前記上部接点(21)と少なくとも同距離である、先行する請求項に記載の半導体デバイス(1)。 - パワー半導体モジュール(10)であって、
先行する請求項のいずれか1項に記載の少なくとも1つの半導体デバイス(1)と、
少なくとも1つの前記カバー体(23)上に配置された電気的に絶縁するスペーサ体(4)と、
少なくとも1つの前記チップ上側(20)から離れる方向に前記スペーサ体(4)を貫通し、前記接点台座(22)に電気的に接触する複数の接触片(3)と、
前記接触片(3)と電気的に接続され、前記スペーサ体(4)の前記少なくとも1つの半導体デバイス(1)から遠い側に位置する複数の電気接触面(51)と、を備える、パワー半導体モジュール(10)。 - 回路板(5)をさらに備え、
前記電気接触面(51)が、前記回路板(5)に統合され、
前記パワー半導体モジュール(1)が、前記回路板(5)の手段によって電気的に外部接触されるように構成され、
前記少なくとも1つのチップ上側(20)の上面視で見て、前記回路板(5)が、前記少なくとも1つの半導体デバイス(1)および前記スペーサ体(4)を完全にカバーする、
先行する請求項に記載のパワー半導体モジュール(10)。 - 前記電気接触面(51)が、それぞれの前記接触片(3)と直接接触し、
前記回路板(5)が、電線(52)および電気端子(53)をさらに備え、
前記電気端子(53)が、前記電線(52)の手段によって前記接触片(3)と電気的に接続され、前記回路板(5)の、およびしたがって前記パワー半導体モジュール(10)の外部電気接点として構成され、
前記少なくとも1つのチップ上側(20)の上面視で見て、前記電気端子(53)が、前記少なくとも1つの半導体デバイス(1)の外側に少なくとも部分的に位置する、
先行する請求項に記載のパワー半導体モジュール(10)。 - 前記接触片(3)のうちのいくつかが一緒に、前記上部接点(21)のうちの1つのみに電気的に割り当てられ、
前記少なくとも1つのチップ上側(20)の上面視で見て、前記接触片(3)が、完全に、割り当てられた前記第1の導電層(61)の中に位置する、
請求項3~5のいずれか1項に記載のパワー半導体モジュール(10)。 - 前記接触片(3)のうちの少なくともいくつかが、プレス・フィット・ピンまたはばねもしくはスタッドバンプであり、
前記接触片(3)が各々、前記接点台座(22)のうちの厳密に1つに割り当てられる、
請求項3~6のいずれか1項に記載のパワー半導体モジュール(10)。 - 前記接触片(3)のうちの少なくとも1つが、複数の前記接点台座(22)に割り当てられた導電性ブロックである、
請求項3~7のいずれか1項に記載のパワー半導体モジュール(10)。 - 前記少なくとも1つのチップ上側(20)の上の前記スペーサ体(4)の厚さが、少なくとも0.2mmかつ高々2mmであり、
前記スペーサ体(4)がシリコーンゲルを含む、
請求項3~8のいずれか1項に記載のパワー半導体モジュール(10)。 - 前記少なくとも1つのカバー体(23)と前記スペーサ体(4)との間に埋め込まれた前記中間配線(6)をさらに備え、
前記接点台座(22)および前記接触片(3)が、前記中間配線(6)の手段によって電気的に接続されている、
請求項3~9のいずれか1項に記載のパワー半導体モジュール(10)。 - 前記中間配線(6)が、前記第1の導電層(61)と、前記第1の導電層(61)の前記少なくとも1つの半導体デバイス(1)から遠い側の、第2の導電層(62)と、を備え、
前記第1の導電層(61)および前記第2の導電層(62)が一緒に、複数の電気中間接点を形成し、
前記少なくとも1つのチップ上側(20)の上面視で見て、前記電気中間接点およびそれぞれ割り当てられた前記上部接点(21)が、異なるサイズを有する、
先行する請求項に記載のパワー半導体モジュール(10)。 - 基板(7)および追加の接触片(37)をさらに備え、
前記少なくとも1つの半導体デバイス(1)が、前記基板(7)上に取り付けられ、前記基板(7)とスペーサ層(4)との間に位置し、
前記基板(7)が、前記少なくとも1つの半導体デバイス(1)に面しかつ前記少なくとも1つの半導体デバイス(1)と電気的に接触している、上部メタライゼーション(71)を備え、
前記追加の接触片(37)が、前記上部メタライゼーション(71)から前記スペーサ層(4)を貫通し、前記少なくとも1つのチップ上側(20)の上面視で見て、前記少なくとも1つの半導体デバイス(1)に隣接して位置する、
請求項3~11のいずれか1項に記載のパワー半導体モジュール(10)。 - 複数の前記半導体デバイス(1)を備え、
前記半導体デバイス(1)の前記チップ上側(20)が、幾何学的に、相互に平行に配置され、前記チップ上側(20)の上面視で見て、前記半導体デバイス(1)が、オーバーラップしない様態で互いの隣りに配置され、
前記半導体デバイス(1)が、前記スペーサ体(4)によってすべて一緒にカバーされている、
請求項3~12のいずれか1項に記載のパワー半導体モジュール(10)。 - A)前記少なくとも1つの半導体デバイス(1)を提供することと、
B)前記接触片(3)を前記少なくとも1つの半導体デバイス(1)にボンディングすることと、
C)前記電気接触面(51)を前記接触片(3)と電気的に接続することと、
D)前記スペーサ体(4)を形成することと、
を含む、請求項3~13のいずれか1項に記載のパワー半導体モジュール(10)を製造するための方法。 - 方法ステップA)において前記複数の半導体デバイス(1)が提供されるように、請求項4および13に記載のパワー半導体モジュール(10)が製作され、
方法ステップC)において、前記接触片(3)が、前記回路板(5)と電気的に接続され、
方法ステップD)において、前記回路板(5)が、前記スペーサ体(4)を形成するための型(8)の一部である、
先行する請求項に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2020/082533 WO2022105994A1 (en) | 2020-11-18 | 2020-11-18 | Semiconductor device, semiconductor module and manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3244200U true JP3244200U (ja) | 2023-10-19 |
Family
ID=73497746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023600070U Active JP3244200U (ja) | 2020-11-18 | 2020-11-18 | 半導体デバイス、半導体モジュールおよび製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3244200U (ja) |
CN (1) | CN220509968U (ja) |
DE (1) | DE212020000842U1 (ja) |
WO (1) | WO2022105994A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7799614B2 (en) * | 2007-12-21 | 2010-09-21 | Infineon Technologies Ag | Method of fabricating a power electronic device |
US8642389B2 (en) * | 2009-08-06 | 2014-02-04 | Infineon Technologies Ag | Method of manufacturing a semiconductor device |
US10242969B2 (en) * | 2013-11-12 | 2019-03-26 | Infineon Technologies Ag | Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same |
DE102016109853B4 (de) * | 2016-05-30 | 2021-08-12 | Infineon Technologies Ag | Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur |
US10818578B2 (en) * | 2017-10-12 | 2020-10-27 | Stmicroelectronics S.R.L. | Method of manufacturing semiconductor devices, corresponding device and circuit |
EP3534394A1 (en) * | 2018-02-28 | 2019-09-04 | Infineon Technologies Austria AG | Semiconductor package and method of manufacturing a semiconductor package |
-
2020
- 2020-11-18 CN CN202090001224.3U patent/CN220509968U/zh active Active
- 2020-11-18 JP JP2023600070U patent/JP3244200U/ja active Active
- 2020-11-18 DE DE212020000842.6U patent/DE212020000842U1/de active Active
- 2020-11-18 WO PCT/EP2020/082533 patent/WO2022105994A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
DE212020000842U1 (de) | 2023-08-25 |
CN220509968U (zh) | 2024-02-20 |
WO2022105994A1 (en) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11967543B2 (en) | Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold | |
US9041183B2 (en) | Power module packaging with double sided planar interconnection and heat exchangers | |
JP6925279B2 (ja) | パワーエレクトロニクスモジュール | |
US9941234B2 (en) | Integrated packaging of multiple double sided cooling planar bond power modules | |
US10636732B2 (en) | Power module based on multi-layer circuit board | |
US10242969B2 (en) | Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same | |
US9196510B2 (en) | Semiconductor package comprising two semiconductor modules and laterally extending connectors | |
US9468087B1 (en) | Power module with improved cooling and method for making | |
US8884420B1 (en) | Multichip device | |
US9385107B2 (en) | Multichip device including a substrate | |
US9362240B2 (en) | Electronic device | |
CN210607250U (zh) | 封装 | |
US20220122906A1 (en) | Stacked transistor chip package with source coupling | |
CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
US10964642B2 (en) | Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane | |
US20180040562A1 (en) | Elektronisches modul und verfahren zu seiner herstellung | |
JP3244200U (ja) | 半導体デバイス、半導体モジュールおよび製造方法 | |
EP4012753A1 (en) | Semiconductor device, semiconductor module and manufacturing method | |
WO2022088179A1 (en) | High power density 3d semiconductor module packaging | |
US9379050B2 (en) | Electronic device | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP2022022051A (ja) | チップパッケージング構造およびその製造方法 | |
US9263421B2 (en) | Semiconductor device having multiple chips mounted to a carrier | |
US20240030820A1 (en) | Modular power device package embedded in circuit carrier | |
EP4216259A1 (en) | Semiconductor device, semiconductor module and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3244200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R323111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |