JP3244200U - 半導体デバイス、半導体モジュールおよび製造方法 - Google Patents

Abstract

１つの実施形態では、パワー半導体モジュール（１）は、少なくとも１つのチップ・サイズ・パッケージ半導体デバイス（１）と、少なくとも１つの半導体デバイス（１）の少なくとも１つのカバー体（２３）上に配置された電気的に絶縁するスペーサ体（４）と、チップ上側（２０）から離れる方向にスペーサ体（４）を貫通し、接点台座（２２）に電気的に接触する複数の接触片（３）と、接触片（３）と電気的に接続され、スペーサ体（４）の少なくとも１つの半導体デバイス（１）から遠い側に位置する複数の電気接触面（５１）と、を備える。

Description

半導体デバイス、およびこのような半導体デバイスを備えるパワー半導体モジュールが提供される。このようなパワー半導体モジュールを製造するための方法も提供される。

文献Ｃ．Ｍａｒｃｚｏｋ ｅｔ ａｌ．，”Ｌｏｗ Ｉｎｄｕｃｔｉｖｅ ＳｉＣ Ｍｏｌｄ Ｍｏｄｕｌｅ ｗｉｔｈ Ｄｉｒｅｃｔ Ｃｏｏｌｉｎｇ”，ＰＣＩＭ Ｅｕｒｏｐｅ Ｃｏｎｆｅｒｅｎｃｅ ２０１９：Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｘｈｉｂｉｔｉｏｎ ａｎｄ Ｃｏｎｆｅｒｅｎｃｅ ｆｏｒ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｉｎｔｅｌｌｉｇｅｎｔ Ｍｏｔｉｏｎ，Ｒｅｎｅｗａｂｌｅ Ｅｎｅｒｇｙ ａｎｄ Ｅｎｅｒｇｙ Ｍａｎａｇｅｍｅｎｔ，Ｍａｙ ７，２０１９ ｔｏ Ｍａｙ ９，２０１９，Ｎｕｒｅｍｂｅｒｇ，Ｇｅｒｍａｎｙは、半導体チップ用のチップ・サイズ・パッケージを論じている。

文献Ｎ．Ｎａｓｈｉｄａ ｅｔ ａｌ．，“Ａｌｌ－ＳｉＣ ｐｏｗｅｒ ｍｏｄｕｌｅ ｆｏｒ ｐｈｏｔｏｖｏｌｔａｉｃ Ｐｏｗｅｒ Ｃｏｎｄｉｔｉｏｎｅｒ Ｓｙｓｔｅｍ”，２０１４ ＩＥＥＥ ２６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ＆ＩＣ’ｓ（ＩＳＰＳＤ），Ｊｕｎｅ ２０１４，Ｗａｉｋｏｌｏａ，Ｈａｗａｉｉ／ＵＳＡは、ＳｉＣベースの半導体モジュールのモジュールダウンサイジングを論じている。

解決すべき課題は、高電圧のために使用することができ、かつ効率的に製造することができる、パワー半導体モジュールを提供することである。

この目標は、とりわけ、半導体デバイスによって、パワー半導体モジュールによって、および独立請求項において定義される通りの方法によって、達成される。例示的なさらなる発展は、従属請求項の主題を成す。

例えば、パワー半導体モジュールは、複数の半導体デバイスを備え、それらの各々は、半導体チップを含む。パワー半導体モジュールを、例えば１ｋＶを上回る高電圧で動作させることを有効にするために、半導体デバイスをカバーするためにスペーサ体が使用される。スペーサ体を貫通する予め作製された接触片を使用することによって、例えば少なくとも０．２ｍｍの、スペーサ体の大きな厚さを達成することができる。

少なくとも１つの実施形態では、パワー半導体モジュール用の半導体デバイスは、
少なくとも０．６ｋＶの電圧用に構成された少なくとも１つの半導体チップであって、チップ上側上に少なくとも１つの上部接点を備える、半導体チップと、
少なくとも１つの上部接点に電気的に接触する複数の接点台座と、
半導体チップおよび接点台座が埋め込まれた、電気的に絶縁するカバー体であって、接点台座が、カバー体をチップ上側から離れる方向に貫通する、カバー体と、を備える。

例えば、半導体チップ、または半導体デバイスの半導体チップは、少なくとも６５０Ｖの、または少なくとも１．０ｋＶの、または少なくとも１．２ｋＶの、または少なくとも１．６ｋＶの電圧用に構成される。加えて、少なくとも１つの半導体チップは、少なくとも１Ａの、または少なくとも１０Ａの、または少なくとも５０Ａの電流用に構成されてもよい。

チップ上側は、少なくとも１つの半導体チップの主要側、すなわち最も大きい側であってもよい。上部接点（複数可）は、例えば、半導体チップの半導体本体に施されるメタライゼーションにより、実現することができる。したがって、少なくとも１つの上部接点は、半導体本体内に電流を供給するように構成される。少なくとも１つの上部接点に加えて、例えば、チップ上側とは反対のチップ下側に、１つ以上の追加の接点があることができる。

カバー体は、成形体または鋳造体とすることができる。さらに、例えばＣｕおよびＦＲ４を含む、例えば１つの、またはマルチの、プリパグ層の積層によってカバー体を製作することができるように、埋込み技術を使用することができる。例えば、カバー体は、選択的に少なくとも１つの金属と一緒に、エポキシのようなポリマーのものである。「プリプレグ」という用語は、予め含浸された、を意味し、例えば、エポキシなどの熱硬化性ポリマーマトリックス材料、または熱可塑性樹脂が、繊維の周りに既に存在する、複合繊維を指す。繊維は織物の形態をとってもよく、マトリックスは、製造中にそれらを、一緒に、および他の構成要素に、ボンディングするために使用される。最初に、熱硬化性マトリックスは、容易な取扱いを許容するために、部分的にのみ硬化される。したがって、平坦な加工可能な表面上で、またはむしろ産業プロセスで、繊維を含浸させ、次いで後で、含浸された繊維を、そうでなければ問題があると判明する場合がある形状に、形成することが、プリプレグを使用することによって許容される。

接点台座は、カバー体を完全に貫通するビアとすることができる。したがって、接点台座は、例えばスパッタリングおよびその後のめっきによって形成されたメタライゼーションとすることができる。接点台座は、例えばレーザ穿孔のような穿孔によって、カバー体内に以前に作り出された、孔内に形成されてもよい。そうでなければ、接点台座は、予め製造された金属体であって、それぞれの半導体チップにボンディングされ、次いで鋳造または成形によってカバー体に埋め込まれる、金属体とすることができる。

少なくとも１つの実施形態によれば、チップ上側の上面視で見て、接点台座は、完全に、それぞれの上部接点の中に位置する。したがって、接点台座は、チップ上側に限定されることができ、チップ上側を越えて横に突出しない。「横に」は、チップ上側に平行な方向を指してもよい。「上面視」は、それぞれの面が実際に見えることを要求するのではなくて、主に、視線を、例えばチップ上側に垂直な方向に沿った投影を、指してもよい。

だから、最大可能電圧をスケールアップする能力があるようにする目的で、ファンアウトが適切に行われる場合がある。すなわち、接点台座の上の、例えばカバー体の上部の、導電層または副層を使用することによって、中間配線のために構成された第１の導電層が、チップ上側上に直接存在するような電気配線の領域および／または電気接点のサイズが拡張されることができるように、実現されることができる。したがって、例えば、半導体チップのゲートパッドは、カバー体の上に向かってチップ上側上の他の電気接点の領域を縮小することによって、カバー体の上でより大きくすることができる。

しかしながら、カバー体の上でも、第１の導電層および／または中間配線は、チップ上側の上面視で見て、例えば、完全に、チップ上側の中に位置する。なおもその上、第１の導電層および／または中間配線は、上面視で見て、半導体チップの上部接点よりも、チップ上側の外縁に向かってより近く前進するのではなくてもよい。例えば、第１の導電層および／または中間配線は、チップ上側の上面視で見て、チップ終端領域とオーバーラップしないように、チップ上側の縁の方向にそれぞれの上部接点を超過しない。

少なくとも１つの実施形態によれば、少なくとも１つの半導体は、金属－酸化物－半導体電界効果トランジスタ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）、金属絶縁体半導体電界効果トランジスタ（ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ－ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ：ＢＪＴ）、サイリスタ、ゲート・ターン・オフ・サイリスタ（ｇａｔｅ ｔｕｒｎ－ｏｆｆ ｔｈｙｒｉｓｔｏｒ：ＧＴＯ）、ゲート転流サイリスタ（ｇａｔｅ ｃｏｍｍｕｔａｔｅｄ ｔｈｙｒｉｓｔｏｒ：ＧＣＴ）、接合ゲート電界効果トランジスタ（ｊｕｎｃｔｉｏｎ ｇａｔｅ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＪＦＥＴ）、およびダイオードの群から選ばれる。複数の半導体チップがある場合、そうするとすべての半導体チップが同じタイプのものであることができ、または異なるタイプの半導体チップがある。

パワー半導体モジュールは、追加的に提供される。パワー半導体モジュールは、上述の実施形態のうちの少なくとも１つに関連して指示される通りの半導体デバイスを含む。そのため、パワー半導体モジュールの特徴は、半導体デバイスについても開示され、およびその逆である。

少なくとも１つの実施形態では、パワー半導体モジュールは、
少なくとも１つの半導体デバイスと、
少なくとも１つの半導体デバイスの少なくとも１つのカバー体上に配置された電気的に絶縁するスペーサ体と、
チップ上側から離れる方向にスペーサ体を貫通し、接点台座に電気的に接触する複数の接触片と、
接触片と電気的に接続され、スペーサ体の少なくとも１つの半導体デバイスから遠い側に位置する複数の電気接触面と、を備える。

したがって、本出願は、チップ・スケール・パッケージ半導体に基づく高パワー・モジュール・アセンブリを指してもよい。

チップ・スケール・パッケージ（Ｃｈｉｐ－Ｓｃａｌｅ Ｐａｃｋａｇｅ）、略してＣＳＰは、従来のＰＣＢ製造に由来するのであり、大部分において家電のために、システム・イン・パッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）、略してＳｉＰとも呼ばれる小型化された異種のマイクロ電子／光学構成要素の統合のために、もともと考えられたものである。ここで、そのようなアプローチは、例えば少なくとも１．２ｋＶの電圧クラスの、半導体デバイスのパッケージ化に広げられる。それゆえ、本明細書に記述されるパワー半導体モジュールは、１．２ｋＶよりはるかに高い電圧クラス用のＣＳＰの使用を有効にするための解決策を提供する。

チップ・スケール・パッケージ化は、ＴＯ様、ＱＦＮ、および他の表面実装パッケージに勝る、より良好なヒート抽出、ワイヤボンディングなし、およびより低い電磁寄生のような、様々な利点を提示してもよく、例えば、クリーンルームのない様態の、パワーモジュールのアセンブリへの代替的な道筋を提供してもよい。そのような埋め込まれる解決策の、別の重要な利点は、必要とされる通りに任意の形状および複雑さに、ボンドパッドをファンアウトするため、および多層信号ルーティングを統合するための、設計自由度であることができる。これによって、低インダクタンス相互接続を実現することと、センサおよびコントローラを多数のＩ／Ｏチャネルと統合することと、両側冷却設計のためにも有益な平坦なレイアウトおよび幾何学をもたらす、ワイヤボンディングを必要としない超コンパクトパッケージを実現することとを許容することができる。最後に、そのような技術の開発は、半導体－パワー・モジュール・バリュー・チェーンに影響してもよく、つまり、チップ製造者は、技術を採用しパワーモジュールの設計およびアセンブリにおける現在の技術水準を乱す場合がある。

本明細書に記述される半導体デバイスにおいて使用されるＣＳＰ設計は、
ｉ）半導体チップを、例えば銅の、リードフレーム上にボンディングする、例えば焼結することと、
ｉｉ）組み合わされた半導体チップおよびリードフレームを、例えば銅の、箔、およびプリプレグとの積層によって埋め込み、プリプレグをカットし、または代替的なプロセスとしてエポキシのようなポリマーでの圧縮成形を使用することと、
ｉｉｉ）穿孔を介して孔を作製することと、
ｉｖ）例えば銅での、電気めっき、および構造化を実行することと、のような一連のステップによって製造されてもよい。

「プリプレグ」は、エポキシなどの熱硬化性ポリマーマトリックス材料または熱可塑性樹脂が既に存在する、予め含浸された複合繊維を指す。繊維は織物の形態をとってもよく、マトリックスは、製造中にそれらを、一緒に、および他の構成要素に、ボンディングするために使用される。熱硬化性マトリックスは、容易な取扱いを許容するために、部分的にのみ硬化される。したがって、プリプレグで構築された構造は、硬化するために、オーブンまたはオートクレーブを要求してもよい。平坦な加工可能な表面上で繊維を含浸させ、次いで後で、含浸された繊維を、ホット・インジェクション・プロセスに対して問題があると判明する場合がある形状に、形成することが、プリプレグによって許容される。

プリプレグ箔の厚さは、ＣＳＰが耐えることができる、最大電圧を画定してもよい。プリプレグのための標準的な材料は、ＦＲ４およびエポキシであり、これらは、例えば１００μｍあたり１ｋＶの、絶縁破壊電界を有する。安全マージンを含めて、１．２ｋＶ半導体チップの適切な埋込みは、典型的には、ソースまたはゲート電位上で、半導体チップと上側層との間に１００μｍ厚さの絶縁層を要求するであろう。これまでのところ、厚いまたは多層の絶縁層の積層および穿孔、ならびにそのような深いビア構造のためのコンフォーマルめっきのような、技術的制約が、大幅により高い電圧へのＣＳＰのスケーリングを妨げてきた。

１．２ｋＶよりも高い電圧クラス用のプリパッケージＣＳＰに基づくパワーモジュールを実現するための技術的ギャップは、本明細書に記述されるパワー半導体モジュールで埋めることができ、電圧クラス＞＞１．２ｋＶ用のＣＳＰの使用が、有効にされる。

ボンドパッドが、ドレイン電位上で半導体チップのダイ縁／縁終端領域にオーバーラップもせず、近くなりすぎもせず、すなわち、半導体チップ縁の周りの電界を増加させないように配置されるように、提案される解決策は、プレス・フィット・ピンまたは他のピンのような、接触片のボンディングを許容するボンドパッド「ファンイン」レイアウトについて、例えば１００μｍ～１５０μｍの、最大ビア高さを使用することを含む。接触片は、プリント回路板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、略してＰＣＢのような平らなキャリアを十分な距離で固定することを許容する、スペーサとして作用している。

接触片は、電力および制御信号の柔軟な再ルーティングおよび分配を提供することができる、多層ＰＣＢに接続されることができる。最後に、ＣＳＰとＰＣＢとの間のスペースは、例えばシリコーンゲルのようなポリマーで、絶縁されて、スペーサ体を形成する。

代替的な実施形態では、半導体デバイス内のチップ・サイズ・パッケージ半導体チップへの接触は、回路板の一体部分とすることができる、ピンまたはばねグリッドアレイによって確立される。個別のばねまたはピンは、ＣＳＰのボンドパッドへの、すなわち、接点台座へのもしくは第１の導電層へのおよび／もしくは中間配線への、ドライ接点を形成する場合があり、または接触片は、例えばはんだ付けもしくは焼結によって、ＣＳＰのボンドパッドにボンディングされるであろう。このアプローチでは、ＣＳＰのボンドパッドは、半導体デバイスの安全な接触を有効にし、繊細なチップ上側メタライゼーションへの、すなわち上部接点への、可能性のある損傷を回避するのであり、したがってその後の歩留まり損失を低減することができる。さらにその上、拡大されたファン・イン・ボンド・パッド領域は、半導体チップ上の小さいゲートパッドの接触を単純化し、アクティブセルのためにより多くのダイ領域を節約する。

「パワー半導体モジュール」という用語は、例えば、モジュールが高電流および／または電圧用に構成されていることを意味する。例えば、パワー半導体モジュールは、少なくとも１Ａの、または少なくとも１０Ａの、または少なくとも１００Ａの、または少なくとも５００Ａの最大電流を処理するように構成される。代替的または追加的に、モジュールは、少なくとも０．６ｋＶの、または少なくとも１．２ｋＶの、または少なくとも２ｋＶの電圧用に構成される。

少なくとも１つの実施形態によれば、半導体デバイスは、チップ・サイズ・パッケージ・デバイス、すなわちＣＳＰデバイスである。したがって、半導体デバイスのフットプリントは、例えば、少なくとも１つのチップ上側の上面視で見て、半導体デバイスに含まれる少なくとも１つの半導体チップのフットプリントの高々２倍または３倍である。

少なくとも１つの実施形態によれば、スペーサ体は、少なくとも１つのカバー体と直接接触して配置される。そうでなければ、カバー体とスペーサ体との間の中間層、例えば、金属層または金属層スタックがあってもよい。選択的に、スペーサ体は、カバー体の上の領域において、一定の厚さのものである。

少なくとも１つの実施形態によれば、接触片は、スペーサ体と直接接触する。例えば、スペーサ体は、既に取り付けられた接触片の周りに形成される。接触片の形状が、パワー半導体モジュールの外側で、後者内に配置するよりも先に画定されるように、接触片は、予め作製されてもよい。接触片は、スペーサ体を完全に貫通してもよい。接触片は、それぞれのチップ上側の上面視で見て、割り当てられた半導体チップに限定されることが可能である。

少なくとも１つの実施形態によれば、接触片は、接点台座と直接接触する。そうでなければ、接触片とそれぞれの接点台座との間に電気伝導性の中間配線があってもよい。

少なくとも１つの実施形態によれば、電気接触面は、接触片と直接接触し、スペーサ体のカバー体から遠い側に位置する。これは、それぞれの電気接触面と少なくとも１つの割り当てられた接触片との間に、高々、はんだまたは焼結体のような電気接続手段があることを意味することができる。そうでなければ、電気接触面および接触片は、互いから距離がある。

少なくとも１つの実施形態によれば、少なくとも１つの半導体デバイスの、カバー体は、プリプレグで作られる。したがって、カバー体は、有機材料に埋め込まれた繊維強化材を備えてもよい。有機材料は、例えば、ポリテトラフルオロエチレン（ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ：ＰＴＦＥ）、ＦＲ－２（フェノールコットン紙）、ＦＲ－３（コットン紙およびエポキシ）、ＦＲ－４（織りガラスおよびエポキシ）、ＦＲ－５（織りガラスおよびエポキシ）、ＦＲ－６（マットガラスおよびポリエステル）、Ｇ－１０（織りガラスおよびエポキシ）、ＣＥＭ－１（コットン紙およびエポキシ）、ＣＥＭ－２（コットン紙およびエポキシ）、ＣＥＭ－３（不織ガラスおよびエポキシ）、ＣＥＭ－４（織りガラスおよびエポキシ）、ＣＥＭ－５（織りガラスおよびポリエステル）の群から選ばれる。

少なくとも１つの実施形態によれば、パワー半導体モジュールは、プリント回路板、略してＰＣＢのような回路板をさらに備える。すべての電気接触面は、回路板に統合されることができる。

少なくとも１つの実施形態によれば、パワー半導体モジュールは、回路板の手段によって電気的に外部接触されるように構成される。すなわち、パワー半導体モジュールは、電気的に、回路板の手段によって接触されるのみであってもよい。そのため、少なくとも１つの半導体チップと電気的に接触するパワー半導体モジュールの外部面のみが、回路板上にあってもよい。このような外部面は、例えば、金属電気端子によって実現することができる。

回路板に対して追加的または代替的に、金属リードフレームおよび／または金属端子が使用されることができ、それらは電気相互接続として作用してもよい。

少なくとも１つの実施形態によれば、回路板は、少なくとも１つのチップ上側の上面視で見て、少なくとも１つの半導体デバイスおよび／またはスペーサ体を部分的にまたは完全にカバーする。スペーサ体および回路板は、相互に一致する場合がある。少なくとも１つの半導体デバイスは、チップ上側の上面視で見て、回路板によっておよび／またはスペーサ体によって、完全に囲まれることができる。

少なくとも１つの実施形態によれば、回路板は電線をさらに備える。電気端子は、電線の手段によって、および電気接触面の手段によって、接触片に電気的に接続することができる。電気端子が、電気接触面への電線と電気的に直接接続されることと、電気接触面が、接触片と直接接触することと、が可能である。そうでなければ、制御および／またはセンサ目的のための集積回路のような少なくとも１つの中間エレクトロニクスがあってもよい。

少なくとも１つの実施形態によれば、少なくとも１つのチップ上側の上面視で見て、電気端子は、部分的にまたは完全に、少なくとも１つの半導体デバイスの外側に位置する。したがって、電気端子は、少なくとも１つのチップ上側とおよび／または少なくとも１つの半導体デバイスと、オーバーラップしなくてもよく、または部分的にのみオーバーラップしてもよい。

少なくとも１つの実施形態によれば、接触片のうちのいくつかは一緒に、上部接点のうちの１つのみに電気的に割り当てられる。したがって、それぞれの上部接点（複数可）は、複数の接触片によって電気的に接続される。

少なくとも１つの実施形態によれば、少なくとも１つのチップ上側の上面視で見て、接触片は、完全に、上部接点の中に、および／またはそれらが割り当てられる第１の導電層の中に、位置する。それゆえ、小さいフットプリントを実現することができる。

少なくとも１つの実施形態によれば、接触片のうちのすべてまたはいくつかは、プレス・フィット・ピン、またはばね、もしくはスタックされたスタッドバンプである。すべての接触片を同じタイプのものとすることができる。そうでなければ、異なるタイプの接触片をパワー半導体モジュールの中で組み合わせることができる。

少なくとも１つの実施形態によれば、接触片のうちのすべてまたはいくつかは各々、接点台座のうちの厳密に１つに割り当てられる。したがって、接触片と接点台座との間に、１対１の割当てがあることができる。それゆえ、調整可能な配線設計を達成することができる。

少なくとも１つの実施形態によれば、接触片のうちの１つ、いくつか、またはすべては、複数の接点台座に割り当てられる、導電性ブロックとして構成される。導電性ブロックは、銅のような金属のものであってもよい。導電性ブロックは、直方体もしくは円筒形状のものとすることができ、または、チップ上側の上面視で見るとき、Ｌ字形状もしくはＵ字形状のようなより複雑な形状を有してもよい。

少なくとも１つの実施形態によれば、少なくとも１つのチップ上側の上のスペーサ体の厚さは、少なくとも０．２ｍｍもしくは少なくとも０．４ｍｍおよび／または高々２ｍｍもしくは高々５ｍｍである。したがって、接触片を使用することによって、比較可能なほどに厚いスペーサ体を達成することができる。

少なくとも１つの実施形態によれば、パワー半導体モジュールは、少なくとも１つの中間配線をさらに備える。少なくとも１つの中間配線は、少なくとも１つのカバー体と、スペーサ体との間に埋め込まれる。中間配線は、１つのまたは複数の金属層のものであってもよい。中間配線の手段によって、接点台座と接触片を効率的に接続することができる。すなわち、中間配線は、第１の導電層からなる場合があり、または少なくとも１つのさらなる導電層を備えてもよい。

少なくとも１つの実施形態によれば、接点台座のうちのいくつかまたはすべて、およびそれぞれの接触片のうちのいくつかまたはすべては、中間配線の手段によって電気的に接続される。それぞれの接点台座と接触片の両方は、はんだまたは焼結層のような高々電気接続手段が、接触片と中間配線の間に位置するように、中間配線と直接接触することができる。

少なくとも１つの実施形態によれば、中間配線は、第１の導電層および第２の導電層を備える。例えば、第１の導電層は、少なくとも１つの半導体デバイスに含まれる。第２の導電層は、少なくとも１つの半導体デバイスの一部では決してなくパワー半導体モジュールの一部であるのみであってもよい。

少なくとも１つの実施形態によれば、第１の導電層および第２の導電層は一緒に、複数の電気中間接点を形成する。電気中間接点およびそれぞれ割り当てられた上部接点は、少なくとも１つのチップ上側の上面視で見て異なるサイズを有することができ、またはそうでなければ同じサイズを有することができる。

少なくとも１つの実施形態によれば、パワー半導体モジュールは、基板をさらに備える。例えば、基板は、例えばＡｌ２Ｏ３のようなセラミックの、中央絶縁層と、絶縁層の各主要側上の、少なくとも１つのメタライゼーションと、を備える、直接接合銅基板である。代替として、基板は、活性金属ろう付け（ａｃｔｉｖｅ ｍｅｔａｌ ｂｒａｚｅｄ）基板、略してＡＭＢ基板である。したがって、基板は、パワー半導体モジュールを冷却するために使用することができる。

少なくとも１つの実施形態によれば、少なくとも１つの半導体デバイスは、基板の上部メタライゼーション上に取り付けられる。上部メタライゼーションは平面層とすることができる。

少なくとも１つの実施形態によれば、少なくとも１つの半導体デバイスは、上部メタライゼーションと電気的に接続される。なおもその上、少なくとも１つの半導体デバイスは、基板とスペーサ層との間に埋め込むことができる。したがって、少なくとも１つの半導体デバイスは、スペーサ層と一緒におよび接触片と一緒に基板によって、周りすべてを完全に囲まれてもよい。

少なくとも１つの実施形態によれば、パワー半導体モジュールは、追加の接触片をさらに備える。追加の接触片は、上部メタライゼーションからスペーサ層を貫通してもよい。少なくとも１つのチップ上側の上面視で見て、選択として、追加の接触片は、少なくとも１つの半導体デバイスに隣接して位置する。したがって、追加の接触片と少なくとも１つの半導体デバイスは、オーバーラップしなくてもよい。

少なくとも１つの実施形態によれば、パワー半導体モジュールは、複数の半導体デバイスを備える。例えば、半導体デバイスは、少なくとも２つ、または少なくとも４つ、または少なくとも８つある。代替的または追加的に、半導体デバイスは、高々４０個、または高々２０個、または高々１２個ある。

少なくとも１つの実施形態によれば、半導体デバイスのうちのすべてまたはいくつかの、チップ上側は、相互に平行に配置される。すなわち、すべての上側は、同じ方向に面する。したがって、このケースにおいて「平行に」は、電気配線をではなく、半導体デバイスの幾何学的配置を指す。例えば、チップ上側のうちのいくつかまたはすべては、共通の平面内に位置する。

少なくとも１つの実施形態によれば、チップ上側の上面視で見て、半導体デバイスは、互いの隣りにおよび／またはオーバーラップしない様態で、配置される。したがって、パワー半導体モジュール内に半導体デバイスのスタックは、少しもない。

少なくとも１つの実施形態によれば、すべての半導体デバイスは、スペーサ体によってカバーされる。例えば、すべての半導体デバイスは、基板とスペーサ体との間に埋め込まれる。

パワー半導体モジュールは、例えば、例えばハイブリッド運搬手段またはプラグイン電気運搬手段のような運搬手段において、バッテリからの直流電流を電動機のための交流電流に変換するための、パワーモジュールである。

パワー半導体モジュールを製造するための方法は、追加的に提供される。方法の手段によって、パワー半導体モジュールは、上述の実施形態のうちの少なくとも１つに関連して指示される通りに、製作される。そのため、パワー半導体モジュールの特徴は、方法についても開示され、およびその逆である。

少なくとも１つの実施形態では、方法は、パワー半導体モジュールを製造するためのものであり、
Ａ）少なくとも１つの半導体デバイスを提供することと、
Ｂ）接触片を少なくとも１つの半導体デバイスにボンディングすることと、
Ｃ）電気接触面を接触片と電気的に接続することと、
Ｄ）スペーサ体を形成することと、の方法ステップを、例えば述べた順序で、含む。

方法ステップＣ）はまた、ステップの順序がＡ）＞Ｃ）＞Ｂ）＞Ｄ）であるように、方法ステップＢ）に先行してもよい。さらに、方法ステップの順序がまたＡ）＞Ｂ）＞Ｄ）＞Ｃ）またはＡ）＞Ｃ）＞Ｄ）＞Ｂ）である場合があるように、方法ステップＣ）／Ｂ）とＤ）は取り替えられてもよい。

少なくとも１つの実施形態によれば、製作されるパワー半導体モジュールは、方法ステップＡ）において複数の半導体デバイスが提供されるように、回路板および複数の半導体デバイスを備える。

少なくとも１つの実施形態によれば、方法ステップＣ）において接触片は、回路板と電気的に接続される。このケースでは、接触片は、最初に中間配線にもしくは接点台座に、および次いで回路板に接続されてもよく、または代替的に、接触片は、最初に回路板に、および次いで中間配線にもしくは接点台座に接続されてもよい。

少なくとも１つの実施形態によれば、方法ステップＤ）において回路板は、スペーサ体を形成するための型の一部である。選択的に、スペーサ体が形成されるとき基板も存在することができ、そうすると基板はまた、スペーサ体を形成するための型の一部とすることができる。それゆえ、回路板、および選択的に基板は、スペーサ体のための型と、パワー半導体モジュールの一体構成要素の、両方とすることができる。

本明細書に記述される半導体デバイス、パワー半導体モジュール、および方法は、図面を参照して例示的な実施形態のつもりで以下により詳細に説明される。個別の図において同じである、要素は、同じ参照番号で指示される。しかしながら、要素間の関係は、縮尺通りには示されないのであり、むしろ個別の要素は、理解を助けるために誇張されて大きく示されてもよい。

本明細書に記述される半導体デバイスの例示的な実施形態のチップ上側に垂直な概略断面視である。 図１の半導体デバイスのチップ上側に平行の概略断面視である。 本明細書に記述されるパワー半導体モジュールの例示的な実施形態のチップ上側に垂直な概略断面視である。 図３のパワー半導体モジュールのチップ上側に平行な概略断面視である。 本明細書に記述されるパワー半導体モジュールを製作する方法の例示的な実施形態の概略ブロック図である。 本明細書に記述されるパワー半導体モジュールを製作する方法の例示的な実施形態の方法ステップのチップ上側に垂直な概略断面視である。 本明細書に記述されるパワー半導体モジュールの例示的な実施形態のチップ上側に垂直な概略断面視である。 修正されたパワー半導体モジュールのチップ上側に平行な概略断面視である。 本明細書に記述されるパワー半導体モジュールの例示的な実施形態のチップ上側に平行な概略断面視である。 本明細書に記述されるパワー半導体モジュールの、および修正されたパワー半導体モジュールの、例示的な実施形態の熱的および電気的特性の概略表現である。

図１および図２は、半導体デバイス１の例示的な実施形態を例証する。半導体デバイス１は、例えばＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＩＧＢＴ、ＢＪＴ、ＧＴＯ、ＧＣＴ、またはＪＦＥＴである、半導体チップ２を備える。半導体チップ２は、高電圧クラスのチップとすることができ、少なくとも１．２ｋＶの電圧のために構成されてもよい。半導体デバイス１は、図１に示すように１つの半導体チップ２のみを包含してもよいが、しかし同じタイプの、またはまた異なるタイプの、複数の半導体チップ２、例えば高々５つの半導体チップ２があることもできる。

なおもその上、半導体デバイス１は、カバー体２３を包含する。例えば、カバー体２３は、エポキシのようなポリマーを包含する、プリプレグまたは成形体である。カバー体２３は、チップ側壁と、およびまたチップ上側２０と直接接触している。チップ上側２０の上のカバー体２３の厚さＴは、カバー体２３を通る接点台座２２の効率的な製造を有効にするために、例えば０．１ｍｍであり、図１を見られたい。

チップ上側２０には、ボンドパッドとも呼ばれる上部接点２１があり、図２を見られたい。上部接点２１は、半導体チップ２の半導体本体と直接接触するメタライゼーションとすることができる。上部接点２１は、異なるサイズおよび／またはシルエットを有することができる。接点台座２２は、上部接点２１から始まる。上部接点２１ごとに、１つより多くの接点台座２２があることができる。選択として、より大きい上部接点２１、例えばソースまたはドレイン接点には、複数の接点台座２２が設けられ、一方、より小さい上部接点２１、例えばゲート接点には、１つの接点台座２２のみが設けられる。図１および図２から逸脱して、３つのもしくは３つより多くの上部接点２１が、またはまた１つの上部接点２１のみが、あることができる。

接点台座２２は、例えばレーザ穿孔によって、以前に完成されたカバー体２３に孔を穿孔することによって製造することができる。次いで、図示しない金属シード層をスパッタリングしてもよい。次いで、例えばめっきの手段によって、孔は充填され、ビアとも呼ばれる接点台座２２が生じる。

代替として、接点台座２２は、最初にチップ上側２０にボンディングされることができ、その後、カバー体２３は、例えば成形の手段によって形成される。このケースでは、接点台座２２は、はんだ付けまたは焼結によってそれぞれの接点２１に取り付けられた金属体とすることができる。

選択として、中間配線６のために構成された第１の導電層６１は、半導体チップ２から遠いカバー体２３のカバー体上側２６上に存在することができる。第１の導電層６１は、金属層であってもよく、またはまた金属層スタックであってもよい。第１の導電層６１は、カバー体２３の上方に突出している。

例えば、第１の導電層６１は、上部接点２１に対して類似的に、電気的に構造化される。したがって、上部接点２１ごとに、第１の導電層６１の、厳密に１つの電気中間接点があることができる。しかしながら、それぞれの電気中間接点および割り当てられた上部接点２１は、異なるフットプリントを有してもよく、以下の図４も比較されたい。

したがって、中間配線６の手段によって、必ずしも上部接点２１の形状および／またはサイズを有しない接触面を形成することができる。しかしながら、中間配線６によって、特に第１の導電層６１によって形成される接触面は、上面視で見て、少なくとも上部接点２１のチップ上側２０の縁に向かっての最小距離である、チップ上側２０の縁に向かっての最小距離を有してもよい。言い換えれば、上部接点２１の上面視で見て、チップ上側縁に向かって、第１の導電層６１および例えば中間配線６全体は、それぞれの上部接点２１よりも距離があるかまたはそれと高々同距離である。

半導体デバイス１は、チップ・サイズ・パッケージ（ｃｈｉｐ－ｓｉｚｅｄ ｐａｃｋａｇｅ）、略してＣＳＰとすることができる。したがって、半導体デバイス１全体の横寸法は、半導体チップ２の横寸法と比較可能なほどである。例えば、半導体チップ２の側壁におけるカバー体２３の幅は、チップ上側２０の縁の長さの、高々５０％または高々２５％である。チップ上側２０の縁の長さは、例えば、少なくとも１ｍｍもしくは少なくとも２ｍｍおよび／または高々２ｃｍもしくは高々１ｃｍである。上面視で見て、半導体チップ２および／またはカバー体２３は、長方形または正方形の、形状を有することができる。

選択的に、半導体デバイス１は、例えばはんだ付けまたは焼結の手段によって少なくとも１つの半導体チップ２が取り付けられる、チップキャリア２４を含む。チップキャリア２４は、例えば銅または銅合金で作られた、金属リードフレームとすることができる。チップキャリア２４の厚さは、例えば、少なくとも０．１ｍｍおよび／または高々１ｍｍである。横方向において、チップキャリア２４は、カバー体２３と同一平面上で終端してもよい。それゆえ、カバー体上側２６から遠いデバイス下側２５を、チップキャリア２４によって形成することができる。

図３は、パワー半導体モジュール１０の例示的な実施形態を示す。パワー半導体モジュール１０は、図１および図２に関連して記述したように構成することができる、少なくとも１つの半導体デバイス１を含む。

さらに、パワー半導体モジュール１０は、スペーサ体４を備える。スペーサ体４は、例えば、シリコーンゲルのもの、またはまたエポキシのようなプラスチックのものである。スペーサ体４は、鋳造または成形によって、製造され得る。なおもその上、スペーサ体４は、カバー体２３の厚さＴに効果的に加えられる、比較可能なほどに大きな厚さＳを有する。スペーサ体４は、カバー体２３上に直接ボンディングされる。例えば、スペーサ体４の厚さＳは、両端を含む０．２ｍｍ～３ｍｍ、または両端を含む０．３ｍｍ～２ｍｍである。

パワー半導体モジュール１０はまた、接触片３を備える。接触片３は、例えば、プレス・フィット・ピンである。だから、接触片３は、チップ上側２０から離れる方向に大きな広がりを有することができ、スペーサ体４を完全に貫通することができる。接触片３の直径は、例えば、少なくとも０．１ｍｍおよび／または高々１ｍｍである。

接触片３と接点台座２２との間の付着を改善するために、選択として、中間配線６がある。中間配線６は、図１および図２に関連して記述した第１の導電層６１を備えることができる。さらなる選択として、中間配線６はまた、第２の導電層６２を備えることができる。例えば、第２の導電層６２は、中間配線６に対する接触片３の、はんだ付けまたは焼結を、改善するための層である。すなわち、半導体構成要素１の第１の導電層６１に第２の導電層６２を、例えば一致する様態で付けて中間配線６を作り出すことができる。

例えば、中間配線６は、チップ上側の上面視で見て、チップ上側２０の中に位置する。したがって、中間配線６の手段によって、半導体チップ２における第１の導電層６１のサイズは、カバー体上側２６における第２の導電層６２に対して相対的に変更することができ、すべての導電層６１、６２は、チップ上側２０の中に位置するのであり、半導体チップ２の真上で横に突き出ない。

パワー半導体モジュール１０はまた、電気接触面５１を含む。電気接触面５１は、カバー体２３から遠い側でスペーサ体４と直接接触してもよい、回路板５の一部とすることができる。接触片３は、例えば、プレス・フィット・ピンを使用するケースにおいてドライ接点の手段によって、または代替的にはんだ付けの手段によって、電気接触面５１と電気的に接続される。それゆえ、電気接触面５１は、はんだ付けのような表面実装技術のために構成された回路板５の外表面とすることができ、または電気接触面５１は、接触片３を受け入れるように構成された雌コネクタのような回路板５の内表面とすることができる。

例えば、回路板５はＰＣＢであり、内部配線用の電線５２、および／またはパワー半導体モジュール１０を例えば図示しない外部プレートと外部接続するための電気端子５３を備えてもまたよい。それゆえ、回路板５は多層ＰＣＢとすることができる。

接触片３と組み合わせたスペーサ体４の手段によって、回路板５と上部接点２１との間の距離は、穿孔およびめっきによって製造された接点台座２２を使用することによって設定された限界を超えて大幅に増加させることができる。したがって、パワー半導体モジュール１０を、例えば１．７ｋＶ以上の、高電圧のために効率的に構成することができる。

さらに、ＣＳＰ半導体デバイス１と一緒に接触片３を使用することによって、パワー半導体モジュール１０の中でボンディングワイヤを使用する必要がなくなる。したがって、本質的に縦の電流の流れを、スペーサ体４および半導体デバイス１の中に、ならびに、電気接触面５１ならびに電気端子５３が相応に位置付けられる場合において回路板５の中に、確保することができる。だから、少なくとも１つの半導体チップ２を収容するために要求されるスペースは、より少ない。

図４において例証するように、選択的な中間配線６を有することによって、中間配線６のレベルで、接触片３のためにより良好に適したより大きな電気中間接点を達成することができる。したがって、中間配線６を有することによって、接触片３の設計は、上部接点２１のおよび接点台座２２の設計から全く独立することができる。特に、図４を見られたい中間配線６の最も小さい電気中間接点は、図３を見られたい最も小さい上部接点２１と比較して相対的に大きいとすることができる。例えば、最も小さい上部接点２１のフットプリント面積は、中間配線６の割り当てられた電気中間接点のフットプリント面積と比較して、少なくとも因数２だけ、または少なくとも因数４だけ増加させられる。

図５には、パワー半導体モジュール１０を製作するための方法が概略的に示されている。方法ステップＭ１では、少なくとも１つの半導体デバイス１を提供するのであり、複数の半導体デバイス１を提供することもできる。例のつもりで、半導体デバイス１は、共通の基板にボンディングされる場合がある。半導体デバイス１は、完成したパワー半導体モジュール１０内に存在する幾何学的配置で付けることが可能である。したがって、方法ステップＭ１の後、半導体デバイス１の相対ポジションは同じままであってもよい。

中間配線６がありかつ中間配線６が第２の導電層６２を備える場合、そうすると方法ステップＭ１は、第２の導電層６２を設けることを含むことができる。

その後の方法ステップＭ２では、接触片３を少なくとも１つの半導体デバイス１にボンディングする。例えば、接触片３は、接点台座２２または中間配線６にはんだ付けまたは焼結される。

次いで、方法ステップＭ３では、電気接触面５１は、例えばはんだ付け、焼結、プレス、またはクランプによって、接触片３と電気的に接続される。

最後に、方法ステップＭ４では、スペーサ体４を形成する。このステップでは、回路板５および／または基板７は、スペーサ体４を形作るための型８として機能してもよく、図６も比較されたい。

だから、方法ステップの順序は、Ｍ１＞Ｍ２＞Ｍ３＞Ｍ４とすることができる。しかしながら、Ｍ１＞Ｍ２＞Ｍ４＞Ｍ３の順序でステップが実行されるように、接触片３が電気接触面５１にボンディングされる前にスペーサ体４が形成されることも、可能である。接触片３が、最初に電気接触面５１に、次いで接点台座２２にまたは中間配線６にボンディングされる場合、そうするとステップの順序はまた、Ｍ１＞Ｍ３＞Ｍ２＞Ｍ４またはＭ１＞Ｍ３＞Ｍ４＞Ｍ２とすることができ、その結果、接点台座２２または中間配線６への接触片３のボンディングよりも先に、またはその後にスペーサ体４を形成することができる。

ステップのこれらの異なる順序は、方法ステップに割り当てられたボックス間の矢印の、異なる図式によって図５に指示されている。方法ステップの順序に応じて、基板７および／または回路板５は、スペーサ体４を形成するための型８として機能することができる。

図６には、パワー半導体モジュール１０のさらなる例示的な実施形態が示されており、図式Ｍ１＞Ｍ２＞Ｍ４＞Ｍ３による図５の方法の方法ステップも示されている。したがって、選択的な中間配線６に接触片３をボンディングし、次いでスペーサ体４を形成し、次いで回路板５を付ける。図６では、回路板５は、方法の理解を助けるために、まだすっかり付けられていない。

パワー半導体モジュール１０は、複数の半導体デバイス１、例えば２つの半導体デバイス１を備える。半導体デバイス１に関して、図１および図２と同じことがまた、図６に当てはまる。

さらなる選択として、パワー半導体モジュール１０は基板７を含む。例えば、基板７は、直接ボンディングされた銅（ｄｉｒｅｃｔ ｂｏｎｄｅｄ ｃｏｐｐｅｒ）基板、略してＤＢＣ基板である。したがって、基板７は、上部メタライゼーション７１、絶縁層７２、および下部メタライゼーション７３を備える。下部メタライゼーション７３は、絶縁層７２の手段によって半導体デバイス１から電気的に絶縁される。下部メタライゼーション７３は、図示しないヒートシンク上にパワー半導体モジュール１０を取り付けるように構成することができる。

なおもその上、パワー半導体モジュール１０はまた、さらなる接触片３７を備えることが可能であり、それもまた、回路板５と電気的に接続される。例えば、さらなる接触片３７は、上部メタライゼーション７１において始まり、スペーサ体４を完全に貫通するのであり、それも、隣接する半導体デバイス１間に位置し、それゆえ基板７に到達する。さらなる接触片３７、および接触片３は、同じタイプのものとすることができ、例えば、すべてプレス・フィット・ピンとすることができ、または異なるタイプのもの、例えば、スタッドバンプと組み合わされたプレス・フィット・ピンとすることができる。

したがって、さらなる接触片３７の手段によって、上部メタライゼーション７１を使用して、パワー半導体モジュール１０の中に電気配線組織を確立することができる。このやり方で、例えば、半導体デバイス１のうちの第１のものは、ハイサイドＨを形成することができ、半導体デバイス１のうちの第２のものは、ローサイドＬを形成することができ、さらなる接触片３７は、パワー半導体モジュール１０によって実現される直流電流－交流電流変換器の交流電流端子ＡＣを形成することができる。

図６に示すものとは対立的に、回路板５、基板７、およびスペーサ体４のすべては、パワー半導体モジュール１０の側面にぴったりと終端してもよい。

他の点では、図１～図５と同じことが図６に当てはまる。
図７のパワー半導体モジュール１０では、左側において、選択的な中間配線６のより大きな電気中間接点には、１つの接触片３のみがあることができることが例証されている。この接触片３は、妥当な形状の塊状の金属ブロックによって形成されてもよい。そうでなければ、図７の右側に例証するように、プレス・フィット・ピンの代わりにまたばねを接触片３に使用することもできる。接触片３のこれらの異なる実現、および任意の組合せは、他のすべての例示的な実施形態においてもまた可能である。

他の点では、図１～図６と同じことが図７に当てはまる。
図８～図１０では、スペーサ体４およびＣＳＰ半導体デバイス１に関連して接触片３を使用することによって、改善された熱特性を達成することができ、半導体チップ２のために必要なスペースがより少ないことが、例証されている。修正されたパワーモジュール９では、接触片３の代わりにボンディングワイヤ９２が使用される。それゆえ、電流は、かなりの程度まで横方向にも流れ、２ｘ２個の半導体チップ２、およびダイオードのような割り当てられたさらなる半導体チップ２９のみが、特定のＤＢＣ基板７上に収容されることができる。

それとは対立的に、本構成を使用して、４ｘ４個の半導体チップ２および割り当てられたさらなる半導体チップ２９を同じＤＢＣ基板７上に収容することができ、図９を見られたい。

なおもその上、図１０を見られたく、図９のパワー半導体モジュール１０における左から右に見た絶縁層７２の３８０μｍ、３２０μｍ、および１５０μｍの層厚さについて、図８の修正されたパワーモジュール９でよりも低い熱抵抗Ｒｔｈ、およびそれに対応して、例えば１５０℃の、特定の温度でのより高い電流Ｉを達成することができる。

ここで記述する考案は、例示的な実施形態を参照して与えられる記述によっては制限されない。むしろ、本考案は、特に請求の範囲における特徴の任意の組合せを含む、任意の新規な特徴および特徴の任意の組合せを、この特徴またはこの組合せがそれ自体請求の範囲または例示的な実施形態において明示的に指示されない場合でも、包容する。

符号の説明
１ 半導体デバイス
１０ パワー半導体モジュール
２ 半導体チップ
２０ チップ上側
２１ 半導体チップの上部接点
２２ 接点台座
２３ カバー体
２４ チップキャリア
２５ デバイス下側
２６ カバー体上側
２９ さらなる半導体チップ
３ 接触片
３７ 追加の接触片
４ スペーサ体
５ 回路板
５１ 電気接触面
５２ 電線
５３ 電気端子
６ 中間配線
６１ 第１の導電層
６２ 第２の導電層
７ 基板
７１ 上部メタライゼーション
７２ 絶縁層
７３ 下部メタライゼーション
８ 型
９ 修正されたパワーモジュール
９１ 基板接触面
９２ ボンディングワイヤ
ＡＣ ＡＣ端子
Ｈ ハイサイド
Ｉ 電流
Ｌ ローサイド
Ｍ… 方法ステップ
Ｒｔｈ 熱抵抗
Ｓ チップ上側の上のスペーサ体の厚さ
Ｔ チップ上側の上のカバー体の厚さ

Claims (15)

1. 半導体デバイス（１）であって、
   少なくとも０．６ｋＶの電圧用に構成された半導体チップ（２）であって、チップ上側（２０）上に上部接点（２１）を有する半導体チップ（２）と、
   前記上部接点（２１）と電気的に接続された複数の接点台座（２２）と、
   前記半導体チップ（２）および前記接点台座（２２）が埋め込まれた、電気的に絶縁するカバー体（２３）であって、前記接点台座（２２）が、前記カバー体（２３）を前記チップ上側（２０）から離れる方向に貫通する、カバー体（２３）と、
   前記半導体チップ（２）から遠いカバー体上側（２６）における中間配線（６）のために構成され、前記接点台座（２２）と電気的に接触する第１の導電層（６１）と、を備える、半導体デバイス（１）。
2. 前記チップ上側（２０）の上面視で見て、前記接点台座（２２）が、完全に、それぞれの前記上部接点（２１）の中に位置し、
   前記チップ上側（２０）の上面視で見て、前記中間配線（６）が前記チップ上側（２０）の縁に対して、
   前記中間配線（６）が、
   完全に、前記チップ上側（２０）の中に位置することと、
   前記チップ上側（２０）の前記縁から距離があることと、
   前記半導体チップ（２）の終端領域から距離があることと、のうちの少なくとも１つであるように、少なくとも１つの割り当てられた前記上部接点（２１）と少なくとも同距離である、先行する請求項に記載の半導体デバイス（１）。
3. パワー半導体モジュール（１０）であって、
   先行する請求項のいずれか１項に記載の少なくとも１つの半導体デバイス（１）と、
   少なくとも１つの前記カバー体（２３）上に配置された電気的に絶縁するスペーサ体（４）と、
   少なくとも１つの前記チップ上側（２０）から離れる方向に前記スペーサ体（４）を貫通し、前記接点台座（２２）に電気的に接触する複数の接触片（３）と、
   前記接触片（３）と電気的に接続され、前記スペーサ体（４）の前記少なくとも１つの半導体デバイス（１）から遠い側に位置する複数の電気接触面（５１）と、を備える、パワー半導体モジュール（１０）。
4. 回路板（５）をさらに備え、
   前記電気接触面（５１）が、前記回路板（５）に統合され、
   前記パワー半導体モジュール（１）が、前記回路板（５）の手段によって電気的に外部接触されるように構成され、
   前記少なくとも１つのチップ上側（２０）の上面視で見て、前記回路板（５）が、前記少なくとも１つの半導体デバイス（１）および前記スペーサ体（４）を完全にカバーする、
   先行する請求項に記載のパワー半導体モジュール（１０）。
5. 前記電気接触面（５１）が、それぞれの前記接触片（３）と直接接触し、
   前記回路板（５）が、電線（５２）および電気端子（５３）をさらに備え、
   前記電気端子（５３）が、前記電線（５２）の手段によって前記接触片（３）と電気的に接続され、前記回路板（５）の、およびしたがって前記パワー半導体モジュール（１０）の外部電気接点として構成され、
   前記少なくとも１つのチップ上側（２０）の上面視で見て、前記電気端子（５３）が、前記少なくとも１つの半導体デバイス（１）の外側に少なくとも部分的に位置する、
   先行する請求項に記載のパワー半導体モジュール（１０）。
6. 前記接触片（３）のうちのいくつかが一緒に、前記上部接点（２１）のうちの１つのみに電気的に割り当てられ、
   前記少なくとも１つのチップ上側（２０）の上面視で見て、前記接触片（３）が、完全に、割り当てられた前記第１の導電層（６１）の中に位置する、
   請求項３～５のいずれか１項に記載のパワー半導体モジュール（１０）。
7. 前記接触片（３）のうちの少なくともいくつかが、プレス・フィット・ピンまたはばねもしくはスタッドバンプであり、
   前記接触片（３）が各々、前記接点台座（２２）のうちの厳密に１つに割り当てられる、
   請求項３～６のいずれか１項に記載のパワー半導体モジュール（１０）。
8. 前記接触片（３）のうちの少なくとも１つが、複数の前記接点台座（２２）に割り当てられた導電性ブロックである、
   請求項３～７のいずれか１項に記載のパワー半導体モジュール（１０）。
9. 前記少なくとも１つのチップ上側（２０）の上の前記スペーサ体（４）の厚さが、少なくとも０．２ｍｍかつ高々２ｍｍであり、
   前記スペーサ体（４）がシリコーンゲルを含む、
   請求項３～８のいずれか１項に記載のパワー半導体モジュール（１０）。
10. 前記少なくとも１つのカバー体（２３）と前記スペーサ体（４）との間に埋め込まれた前記中間配線（６）をさらに備え、
    前記接点台座（２２）および前記接触片（３）が、前記中間配線（６）の手段によって電気的に接続されている、
    請求項３～９のいずれか１項に記載のパワー半導体モジュール（１０）。
11. 前記中間配線（６）が、前記第１の導電層（６１）と、前記第１の導電層（６１）の前記少なくとも１つの半導体デバイス（１）から遠い側の、第２の導電層（６２）と、を備え、
    前記第１の導電層（６１）および前記第２の導電層（６２）が一緒に、複数の電気中間接点を形成し、
    前記少なくとも１つのチップ上側（２０）の上面視で見て、前記電気中間接点およびそれぞれ割り当てられた前記上部接点（２１）が、異なるサイズを有する、
    先行する請求項に記載のパワー半導体モジュール（１０）。
12. 基板（７）および追加の接触片（３７）をさらに備え、
    前記少なくとも１つの半導体デバイス（１）が、前記基板（７）上に取り付けられ、前記基板（７）とスペーサ層（４）との間に位置し、
    前記基板（７）が、前記少なくとも１つの半導体デバイス（１）に面しかつ前記少なくとも１つの半導体デバイス（１）と電気的に接触している、上部メタライゼーション（７１）を備え、
    前記追加の接触片（３７）が、前記上部メタライゼーション（７１）から前記スペーサ層（４）を貫通し、前記少なくとも１つのチップ上側（２０）の上面視で見て、前記少なくとも１つの半導体デバイス（１）に隣接して位置する、
    請求項３～１１のいずれか１項に記載のパワー半導体モジュール（１０）。
13. 複数の前記半導体デバイス（１）を備え、
    前記半導体デバイス（１）の前記チップ上側（２０）が、幾何学的に、相互に平行に配置され、前記チップ上側（２０）の上面視で見て、前記半導体デバイス（１）が、オーバーラップしない様態で互いの隣りに配置され、
    前記半導体デバイス（１）が、前記スペーサ体（４）によってすべて一緒にカバーされている、
    請求項３～１２のいずれか１項に記載のパワー半導体モジュール（１０）。
14. Ａ）前記少なくとも１つの半導体デバイス（１）を提供することと、
    Ｂ）前記接触片（３）を前記少なくとも１つの半導体デバイス（１）にボンディングすることと、
    Ｃ）前記電気接触面（５１）を前記接触片（３）と電気的に接続することと、
    Ｄ）前記スペーサ体（４）を形成することと、
    を含む、請求項３～１３のいずれか１項に記載のパワー半導体モジュール（１０）を製造するための方法。
15. 方法ステップＡ）において前記複数の半導体デバイス（１）が提供されるように、請求項４および１３に記載のパワー半導体モジュール（１０）が製作され、
    方法ステップＣ）において、前記接触片（３）が、前記回路板（５）と電気的に接続され、
    方法ステップＤ）において、前記回路板（５）が、前記スペーサ体（４）を形成するための型（８）の一部である、
    先行する請求項に記載の方法。
    

Images