JP3242456B2 - Inverter power circuit - Google Patents
Inverter power circuitInfo
- Publication number
- JP3242456B2 JP3242456B2 JP21516392A JP21516392A JP3242456B2 JP 3242456 B2 JP3242456 B2 JP 3242456B2 JP 21516392 A JP21516392 A JP 21516392A JP 21516392 A JP21516392 A JP 21516392A JP 3242456 B2 JP3242456 B2 JP 3242456B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- effect transistor
- field effect
- switching element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Inverter Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、入力電源から定電流を
生成して蓄電池や負荷に供給するインバータ電源回路に
係り、特に電源投入時における突入電流に対するスイッ
チング素子の保護に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter power supply circuit for generating a constant current from an input power supply and supplying it to a storage battery or a load, and more particularly to protection of a switching element against inrush current when the power is turned on.
【０００２】[0002]
【従来の技術】従来、電源回路として自励発振方式のコ
ンバータで構成されたインバータ電源回路が提案されて
いる（1991年5月17日発行の電子情報通信学会技術研究
報告VOL．91，NO．37）。2. Description of the Related Art Conventionally, an inverter power supply circuit composed of a self-excited oscillation type converter has been proposed as a power supply circuit (IEICE Technical Report Vol. 91, NO. 37).
【０００３】図５は従来のインバータ電源回路を示す回
路図である。このインバータ電源回路は、自励発振のた
めにトランス１の１次巻線Ｌ１及びコンデンサＣ１から
なる共振回路、スイッチング用の電界効果トランジスタ
２及び１次巻線Ｌ１と結合する帰還巻線Ｌ３等を備えて
なり、２次巻線Ｌ２に出力を送出するようになってい
る。FIG. 5 is a circuit diagram showing a conventional inverter power supply circuit. This inverter power supply circuit includes a resonance circuit including a primary winding L1 and a capacitor C1 of a transformer 1, a switching field-effect transistor 2 and a feedback winding L3 coupled to the primary winding L1 for self-excited oscillation. The output is sent to the secondary winding L2.
【０００４】バイアス電圧発生用のコンデンサＣ２は、
抵抗Ｒ１を介して電源３に接続されている。抵抗Ｒ１と
コンデンサＣ２との接続点は、帰還巻線Ｌ３を介して電
界効果トランジスタ２のゲートに接続されており、コン
デンサＣ２の充電により得られるバイアス電圧が電界効
果トランジスタ２のスレショルド電圧に達すると、電界
効果トランジスタ２をオンさせるようになっている。A capacitor C2 for generating a bias voltage is
It is connected to the power supply 3 via the resistor R1. The connection point between the resistor R1 and the capacitor C2 is connected to the gate of the field effect transistor 2 via the feedback winding L3. When the bias voltage obtained by charging the capacitor C2 reaches the threshold voltage of the field effect transistor 2, The field effect transistor 2 is turned on.
【０００５】また、抵抗Ｒ１とコンデンサＣ２との接続
点は、抵抗Ｒ２及びダイオードＤ１の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ２
のドレインに接続されており、電界効果トランジスタ２
のオン期間中に、コンデンサＣ２のバイアス電圧が電界
効果トランジスタ２のドレイン電圧より高くなると、上
記バイアス制御回路、電界効果トランジスタ２を通っ
て、コンデンサＣ２の電荷が放電されるようになってい
る。A connection point between the resistor R1 and the capacitor C2 is connected to a field effect transistor 2 via a bias control circuit composed of a series circuit of a resistor R2 and a diode D1.
Field effect transistor 2
When the bias voltage of the capacitor C2 becomes higher than the drain voltage of the field effect transistor 2 during the ON period, the charge of the capacitor C2 is discharged through the bias control circuit and the field effect transistor 2.
【０００６】一方、トランス１の２次巻線Ｌ２に接続さ
れたダイオードＤ２により、２次巻線Ｌ２に誘起された
電力が整流されて、負荷４に直流電源が供給されるよう
になっている。On the other hand, the power induced in the secondary winding L2 is rectified by the diode D2 connected to the secondary winding L2 of the transformer 1, and DC power is supplied to the load 4. .
【０００７】次に、定常時における動作について図４を
用いて説明する。図４はインバータ電源回路の定常時に
おける各点の電圧を示す波形図で、（ａ）は入力電圧が
低いとき、（ｂ）は入力電圧が高くなったときを示して
いる。ここで、コンデンサＣ２のバイアス電圧をＶB、
電界効果トランジスタ２のドレイン電圧をＶD、ゲート
電圧をＶGとする。Next, the operation in a steady state will be described with reference to FIG. 4A and 4B are waveform diagrams showing the voltage at each point in the steady state of the inverter power supply circuit. FIG. 4A shows a case where the input voltage is low, and FIG. 4B shows a case where the input voltage becomes high. Here, the bias voltage of the capacitor C2 is V B ,
The drain voltage of the field effect transistor 2 V D, the gate voltage is V G.
【０００８】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇
し、バイアス電圧ＶBによりゲート・ソース間電圧ＶGS
が電界効果トランジスタ２のスレショルド電圧に達する
と、電界効果トランジスタ２はオンして帰還巻線Ｌ３に
より帰還がかかって発振する。When the power supply 3 is connected, the capacitor C2 is charged through the resistor R1, the bias voltage V B rises, and the gate-source voltage V GS is increased by the bias voltage V B.
Reaches the threshold voltage of the field-effect transistor 2, the field-effect transistor 2 is turned on and oscillates with feedback from the feedback winding L3.
【０００９】ここで、バイアス電圧ＶBよりドレイン電
圧ＶDが低くなると、コンデンサＣ２の電荷は、上記バ
イアス制御回路から電界効果トランジスタ２を通して放
電されて、バイアス電圧ＶBが低下する。[0009] When the drain voltage V D than the bias voltage V B decreases, the charge of the capacitor C2, is discharged through the field effect transistor 2 from the bias control circuit, it decreases the bias voltage V B.
【００１０】このため、ゲート・ソース間電圧ＶGSが電
界効果トランジスタ２のスレショルド電圧以下になり、
電界効果トランジスタ２のオン時間は短縮される。そう
すると、コンデンサＣ２の放電時間が減少してその電圧
が増加する。For this reason, the gate-source voltage V GS becomes equal to or lower than the threshold voltage of the field-effect transistor 2,
The ON time of the field effect transistor 2 is reduced. Then, the discharge time of the capacitor C2 decreases and its voltage increases.
【００１１】このように、バイアス電圧ＶBが安定化す
る方向に負帰還がかかり、図４（ａ）に示すように、共
振回路による安定した自励発振動作を行う。[0011] Thus, the bias voltage V B it takes negative feedback in a direction to stabilize, as shown in FIG. 4 (a), performing a self-oscillation operation of stable due to the resonant circuit.
【００１２】一方、電源３の電圧が変動して高くなる
と、電界効果トランジスタ２のオン時間が長くなるので
コンデンサＣ２の放電時間が長くなり、バイアス電圧Ｖ
Bは低下して、図４（ｂ）に示すように、オン時間が短
縮される。On the other hand, when the voltage of the power supply 3 fluctuates and rises, the on-time of the field effect transistor 2 becomes longer, so that the discharge time of the capacitor C2 becomes longer and the bias voltage V
B decreases, and the on-time is reduced as shown in FIG.
【００１３】次に、電源投入時における動作について図
６を用いて説明する。図６は従来のインバータ電源回路
の電源投入時における各点の電圧または電流を示す波形
図で、（ａ）はバイアス電圧ＶB、（ｂ）はゲート電圧
ＶG、（ｃ）はドレイン電圧ＶD、（ｄ）は電界効果トラ
ンジスタ２を流れる励磁電流ＩDを示している。Next, the operation when the power is turned on will be described with reference to FIG. 6A and 6B are waveform diagrams showing the voltage or current at each point when the power supply of the conventional inverter power supply circuit is turned on. FIG. 6A shows a bias voltage V B , FIG. 6B shows a gate voltage V G , and FIG. D and (d) show the exciting current ID flowing through the field effect transistor 2.
【００１４】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧Ｖ GSが電界効果トランジスタ２のスレショルド電圧
に達すると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。When the power supply 3 is connected, through the resistor R1
The capacitor C2 is charged and the bias voltage VBRise
You. And the bias voltage VBBetween gate and source
Voltage V GSIs the threshold voltage of the field effect transistor 2
, The field effect transistor 2 is turned on and the excitation
Style IDFlows, and the drain voltage VDDecreases and 1
A potential difference occurs at both ends of the next winding L1. Along with this,
Since a voltage is induced at both ends of the return winding L3, the gate voltage
VGRises further.
【００１５】この後、共振回路によりドレイン電圧ＶD
が上昇し、これに伴ってゲート電圧ＶGは下降し始め
る。After that, the drain voltage V D is applied by the resonance circuit.
There rises, the gate voltage V G along with this begins to descend.
【００１６】そして、ゲート電圧ＶGが電界効果トラン
ジスタ２のスレショルド電圧以下に低下すると、電界効
果トランジスタ２はオフにされる。[0016] When the gate voltage V G drops below the threshold voltage of the field effect transistor 2, the field effect transistor 2 is turned off.
【００１７】これ以降は、上述したように、徐々にバイ
アス電圧ＶBを安定化する方向に負帰還がかかり、バイ
アス電圧ＶBが低レベルで電界効果トランジスタ２がオ
ンするようになっていく。The subsequent, as described above, it takes a negative feedback in a direction of gradually stabilize the bias voltage V B, the bias voltage V B is gradually adapted to the field effect transistor 2 is turned on at a low level.
【００１８】[0018]
【発明が解決しようとする課題】ところが、電源投入時
は図６に示すように、電界効果トランジスタ２のオン時
間が長くなって、その間に流れる励磁電流ＩDも大きく
なるので、１次巻線Ｌ１に蓄積されるエネルギーによっ
て、電界効果トランジスタ２の次のオフ期間には高レベ
ルのフライバック電圧が発生することとなり、この結
果、高耐圧の電界効果トランジスタ２が必要になってく
る。However, when the power is turned on, as shown in FIG. 6, the on-time of the field effect transistor 2 increases, and the exciting current ID flowing during that time increases. Due to the energy stored in L1, a high-level flyback voltage is generated during the next off period of the field effect transistor 2, and as a result, the field effect transistor 2 with a high breakdown voltage is required.
【００１９】また、この電源投入時の電界効果トランジ
スタ２のオン時間は、１次巻線Ｌ１と帰還巻線Ｌ３との
巻数比や結合度によって大きく変化するために、上記フ
ライバック電圧の値も大きく変化する。Since the on-time of the field effect transistor 2 when the power is turned on greatly changes depending on the turns ratio and the degree of coupling between the primary winding L1 and the feedback winding L3, the value of the flyback voltage also increases. It changes greatly.
【００２０】本発明は、上記課題に鑑みてなされたもの
で、電源投入時に過大な電圧がスイッチング素子に印加
されることのないインバータ電源回路を提供することを
目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an inverter power supply circuit in which an excessive voltage is not applied to a switching element when power is turned on.
【００２１】[0021]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
記スイッチング素子は、上記バイアス電圧発生回路によ
り上記スイッチング制御端に印加される電圧がアースに
対するスレショルド電圧レベルを超えるとオンにされる
電圧制御素子で、このスイッチング素子と上記アース間
に、上記スイッチング素子に流れる電流の増大に応じ
て、上記アースに対する上記スレショルド電圧レベルを
上昇させる抵抗を介設している（請求項１）。In order to achieve the above object, the present invention comprises a switching element and a feedback winding, and comprises a primary winding of a transformer and a capacitor connected in series to the switching element. A self-oscillation circuit that self-oscillates the resonance circuit to be performed, and a bias voltage generation circuit that is connected to a switching control terminal of the switching element via the feedback winding . The above bias voltage generation circuit
Voltage applied to the switching control terminal
Turns on when threshold voltage level is exceeded
In the voltage control element, between the switching element and the ground, with an increase of the current flowing through the switching element, it is interposed a resistor to raise the upper kiss Reshorudo voltage level for the ground (claim 1) .
【００２２】[0022]
【００２３】[0023]
【作用】本発明によれば、スイッチング素子に流れる電
流が増大すると、抵抗に発生する電圧が上昇する。これ
によって、アースに対するスイッチング素子のスレショ
ルド電圧レベルが上昇し、スイッチング制御端に印加さ
れる電圧レベルが相対的に低下して、スイッチング素子
がその分速くオフされるので、スイッチング素子に過大
な電流が流れることがない。According to the present invention, when the current flowing through the switching element increases, the voltage generated at the resistor increases. As a result, the threshold voltage level of the switching element with respect to the ground increases, the voltage level applied to the switching control terminal relatively decreases, and the switching element is turned off faster by that amount, so that an excessive current flows through the switching element. Does not flow.
【００２４】[0024]
【００２５】[0025]
【実施例】以下、本発明に係るインバータ電源回路の第
１実施例について、図１，図２を用いて説明する。図１
はインバータ電源回路の第１実施例を示す回路図であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the inverter power supply circuit according to the present invention will be described below with reference to FIGS. FIG.
FIG. 2 is a circuit diagram showing a first embodiment of the inverter power supply circuit.
【００２６】電源３は、例えば商用電源からの交流入力
を整流してこの電源回路に直流電源を供給するもので、
電源端子３ａ，３ｂ間に接続されるようになっている。
このインバータ電源回路は、自励発振のためにトランス
１の１次巻線Ｌ１及びコンデンサＣ１からなる共振回
路、スイッチング用の電界効果トランジスタ２及び１次
巻線Ｌ１と結合する帰還巻線Ｌ３等を備えてなり、２次
巻線Ｌ２に出力を送出するようになっている。The power supply 3 rectifies an AC input from, for example, a commercial power supply and supplies DC power to the power supply circuit.
The power supply terminals 3a and 3b are connected between them.
This inverter power supply circuit includes a resonance circuit including a primary winding L1 and a capacitor C1 of a transformer 1, a switching field-effect transistor 2 and a feedback winding L3 coupled to the primary winding L1 for self-excited oscillation. The output is sent to the secondary winding L2.
【００２７】電源端子３ａ，３ｂ間には、１次巻線Ｌ
１、スイッチング用の電界効果トランジスタ２及び電源
端子３ｂ（アース）に対する電界効果トランジスタ２の
スレショルド電圧レベルを上昇させるための電圧を発生
させる抵抗Ｒ３が直列に接続されている。そして、電界
効果トランジスタ２のオン、オフにより１次巻線Ｌ１に
流入する電流がスイッチングされ、これにより２次巻線
Ｌ２及び帰還巻線Ｌ３に電圧が誘起されるようになって
いる。A primary winding L is provided between the power terminals 3a and 3b.
1. A switching field-effect transistor 2 and a resistor R3 for generating a voltage for raising a threshold voltage level of the field-effect transistor 2 with respect to a power supply terminal 3b (ground) are connected in series. When the field effect transistor 2 is turned on and off, the current flowing into the primary winding L1 is switched, whereby a voltage is induced in the secondary winding L2 and the feedback winding L3.
【００２８】また、電源端子３ａ，３ｂ間には、起動用
の抵抗Ｒ１とバイアス電圧発生用のコンデンサＣ２とが
直列に接続され、抵抗Ｒ１を介して電源３によりコンデ
ンサＣ２が充電されるようになっている。抵抗Ｒ１とコ
ンデンサＣ２との接続点は、帰還巻線Ｌ３を介して電界
効果トランジスタ２のゲートに接続されており、コンデ
ンサＣ２の充電電圧によるバイアス電圧が電界効果トラ
ンジスタ２のスレショルド電圧に達すると、電界効果ト
ランジスタ２をオンさせるようになっている。Further, between the power supply terminals 3a and 3b, a starting resistor R1 and a capacitor C2 for generating a bias voltage are connected in series, and the capacitor C2 is charged by the power source 3 via the resistor R1. Has become. The connection point between the resistor R1 and the capacitor C2 is connected to the gate of the field effect transistor 2 via the feedback winding L3. When the bias voltage due to the charging voltage of the capacitor C2 reaches the threshold voltage of the field effect transistor 2, The field effect transistor 2 is turned on.
【００２９】また、抵抗Ｒ１とコンデンサＣ２との接続
点は、抵抗Ｒ２及びダイオードＤ１の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ２
のドレインに接続されている。そして、電界効果トラン
ジスタ２のオン期間中に、コンデンサＣ２のバイアス電
圧が電界効果トランジスタ２のドレイン電圧より高くな
ると、上記バイアス制御回路、電界効果トランジスタ２
を通って、コンデンサＣ２の電荷が放電されるようにな
っている。The connection point between the resistor R1 and the capacitor C2 is connected to the field effect transistor 2 via a bias control circuit composed of a series circuit of a resistor R2 and a diode D1.
Connected to the drain of When the bias voltage of the capacitor C2 becomes higher than the drain voltage of the field effect transistor 2 during the ON period of the field effect transistor 2, the bias control circuit, the field effect transistor 2
, The electric charge of the capacitor C2 is discharged.
【００３０】一方、トランス１の２次巻線Ｌ２には、ダ
イオードＤ２を介して負荷４が接続されており、２次巻
線Ｌ２に誘起された電力をダイオードＤ２により整流し
て、負荷４に直流電源を供給するようになっている。On the other hand, a load 4 is connected to the secondary winding L2 of the transformer 1 via a diode D2. The power induced in the secondary winding L2 is rectified by the diode D2 and DC power is supplied.
【００３１】次に、上記のように構成された回路の電源
投入時における動作について説明する。図２は第１実施
例の電源投入時における各点の電圧または電流を示す波
形図で、（ａ）はコンデンサＣ２のバイアス電圧ＶB、
（ｂ）はゲート電圧ＶG及びソース電圧ＶS、（ｃ）は電
界効果トランジスタ２のドレイン電圧ＶD、（ｄ）は電
界効果トランジスタ２を流れる励磁電流ＩDを示してい
る。Next, the operation of the above-configured circuit when the power is turned on will be described. FIG. 2 is a waveform diagram showing the voltage or current at each point when the power is turned on in the first embodiment. FIG. 2A shows the bias voltage V B of the capacitor C2,
(B) the gate voltage V G and the source voltage V S, and (c) shows the drain voltage V D of the field effect transistor 2, (d) the exciting current I D flowing through the field effect transistor 2.
【００３２】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧ＶGSが電界効果トランジスタ２のスレショルド電圧
を越えると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。[0032] When the power 3 is connected, the capacitor C2 is charged through the resistor R1, the bias voltage V B rises. When the gate-source voltage V GS exceeds the threshold voltage of the field-effect transistor 2 due to the bias voltage V B , the field-effect transistor 2 is turned on, the excitation current ID flows, and the drain voltage V D decreases. 1
A potential difference occurs at both ends of the next winding L1. Along with this, the voltage is induced across the feedback winding L3, the gate voltage V G is further increased.
【００３３】このとき、抵抗Ｒ３を流れる励磁電流ＩD
が増大してソース電圧ＶS（＝ＩD×Ｒ３）が上昇するの
で（図２（ｂ）のＶS）、ゲート・ソース間電圧ＶGSが
低下する。At this time, the exciting current I D flowing through the resistor R3
And the source voltage V S (= I D × R3) increases (V S in FIG. 2B), so that the gate-source voltage V GS decreases.
【００３４】そして、ソース電圧ＶSが所定レベル以上
まで上昇して、ゲート・ソース間電圧ＶGSが電界効果ト
ランジスタ２のスレショルド電圧以下に低下すると、電
界効果トランジスタ２はオフにされる。When the source voltage V S rises above a predetermined level and the gate-source voltage V GS falls below the threshold voltage of the field effect transistor 2, the field effect transistor 2 is turned off.
【００３５】これ以降は、共振回路による定常の発振状
態に移行し、図４に示したような動作を行う。Thereafter, the state shifts to a steady oscillation state by the resonance circuit, and the operation as shown in FIG. 4 is performed.
【００３６】すなわち、バイアス電圧ＶBが安定化する
方向に負帰還がかかり、図４（ａ）に示したように、共
振回路による安定した自励発振動作を行う。That is, negative feedback is applied in the direction in which the bias voltage V B is stabilized, and a stable self-excited oscillation operation is performed by the resonance circuit as shown in FIG.
【００３７】一方、電源３の電圧が変動して高くなる
と、バイアス電圧ＶBは低下して、図４（ｂ）に示した
ように、オン時間が短縮される。On the other hand, when the voltage of the power supply 3 fluctuates and increases, the bias voltage V B decreases, and the on-time is shortened as shown in FIG.
【００３８】このように、アースに対する電界効果トラ
ンジスタ２のスレショルド電圧レベルを上昇させること
により、従来の回路に比して、電源投入時における電界
効果トランジスタ２のオン時間を大幅に短縮できるの
で、励磁電流ＩDによる蓄積エネルギーを適量に抑制
し、電界効果トランジスタ２のオフ後に発生するフライ
バック電圧を低減することができる。As described above, by increasing the threshold voltage level of the field effect transistor 2 with respect to the ground, the on-time of the field effect transistor 2 at the time of turning on the power can be greatly reduced as compared with the conventional circuit. The energy stored by the current ID can be suppressed to an appropriate amount, and the flyback voltage generated after the field effect transistor 2 is turned off can be reduced.
【００３９】なお、定常動作時における励磁電流Ｉ
Dは、図２（ｄ）に示すように、レベルが小さいので、
抵抗Ｒ３による効率の低下は小さい。It should be noted that the exciting current I during steady operation is
D has a small level as shown in FIG.
The decrease in efficiency due to the resistor R3 is small.
【００４０】次に、本発明に係るインバータ電源回路の
第２実施例について、図３を用いて説明する。図３はイ
ンバータ電源回路の第２実施例を示す回路図である。な
お、第１実施例と同一物については同一符号を付し説明
を省略する。Next, a second embodiment of the inverter power supply circuit according to the present invention will be described with reference to FIG. FIG. 3 is a circuit diagram showing a second embodiment of the inverter power supply circuit. The same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
【００４１】この実施例では、第１実施例の抵抗Ｒ３に
代えて、抵抗Ｒ３１，Ｒ３２の直列回路が接続されると
ともに、ベースが抵抗Ｒ３１，Ｒ３２の接続点に、コレ
クタが電界効果トランジスタ２のゲートに、エミッタが
電源端子３ｂに接続されたトランジスタＱ１を設けてい
る。In this embodiment, instead of the resistor R3 of the first embodiment, a series circuit of resistors R31 and R32 is connected, the base is connected to the connection point of the resistors R31 and R32, and the collector is connected to the field effect transistor 2. A transistor Q1 whose emitter is connected to the power supply terminal 3b is provided at the gate.
【００４２】次に、この回路の電源投入時における動作
について説明する。なお、第２実施例は、第１実施例と
同様の電圧または電流波形を示すので、図２を用いる。Next, the operation of this circuit when the power is turned on will be described. Since the second embodiment shows the same voltage or current waveform as the first embodiment, FIG. 2 is used.
【００４３】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧ＶGSが電界効果トランジスタ２のスレショルド電圧
を越えると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。[0043] When the power source 3 is connected, the capacitor C2 is charged through the resistor R1, the bias voltage V B rises. When the gate-source voltage V GS exceeds the threshold voltage of the field-effect transistor 2 due to the bias voltage V B , the field-effect transistor 2 is turned on, the excitation current ID flows, and the drain voltage V D decreases. 1
A potential difference occurs at both ends of the next winding L1. Along with this, the voltage is induced across the feedback winding L3, the gate voltage V G is further increased.
【００４４】一方、励磁電流ＩDにより抵抗Ｒ３１，Ｒ
３２間の電圧が上昇してトランジスタＱ１にベース電流
が供給されると、トランジスタＱ１がオンし、これによ
り、電界効果トランジスタ２のゲート電圧ＶGが低下し
て、電界効果トランジスタ２がオフにされる。On the other hand, the resistors R31 and R31 are supplied by the exciting current ID.
When the voltage across 32 is supplied base current to the transistor Q1 rises, transistor Q1 is turned on by this, the gate voltage V G of the field effect transistor 2 is lowered, the field effect transistor 2 is turned off You.
【００４５】このように、第１実施例と同様に、電源投
入時における電界効果トランジスタ２のオン時間を大幅
に短縮できるので、励磁電流ＩDによる蓄積エネルギー
を適量に抑制し、電界効果トランジスタ２のオフ後に発
生するフライバック電圧を低減することができる。As described above, similarly to the first embodiment, the on-time of the field effect transistor 2 when the power is turned on can be greatly reduced, so that the energy stored by the exciting current ID can be suppressed to an appropriate amount, and the field effect transistor 2 can be reduced. , The flyback voltage generated after turning off is reduced.
【００４６】また、トランジスタＱ１を使用して、抵抗
Ｒ３１，Ｒ３２間にトランジスタＱ１のオンに要する小
レベルの電圧を発生させればすむようにしたので、抵抗
Ｒ３１，Ｒ３２の抵抗値を小さくすることができ、これ
により、抵抗Ｒ３１，Ｒ３２による効率の低下をさらに
小さくすることができる。Further, since the transistor Q1 is used to generate a small-level voltage required for turning on the transistor Q1 between the resistors R31 and R32, the resistance values of the resistors R31 and R32 can be reduced. Thus, the reduction in efficiency due to the resistors R31 and R32 can be further reduced.
【００４７】[0047]
【発明の効果】以上説明したように、本発明は、スイッ
チング制御端に印加される電圧がアースに対するスレシ
ョルド電圧レベルを超えるとオンにされる電圧制御素子
からなるスイッチング素子に流れる電流が増大するとそ
の発生電圧により素速くスイッチング素子がオフされる
ようにした抵抗を設けたので、電源投入時に、スイッチ
ング素子に過大な電圧が印加されることがなく、これに
より、高耐圧用のスイッチング素子を用いなくてもす
む。As described above, the present invention provides a switch.
The voltage applied to the
Voltage control element that is turned on when the threshold voltage level is exceeded
When the current flowing through the switching element is increased, a resistor is provided so that the switching element is quickly turned off by the generated voltage, so that no excessive voltage is applied to the switching element when the power is turned on. Accordingly, it is not necessary to use a switching element for high withstand voltage.
【００４８】[0048]
【図１】本発明に係るインバータ電源回路の第１実施例
を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of an inverter power supply circuit according to the present invention.
【図２】本発明に係るインバータ電源回路の電源投入時
における各点の電圧または電流を示す波形図で、（ａ）
はコンデンサＣ２のバイアス電圧ＶB、（ｂ）はゲート
電圧ＶG及びソース電圧ＶS、（ｃ）は電界効果トランジ
スタ２のドレイン電圧ＶD、（ｄ）は電界効果トランジ
スタ２を流れる励磁電流ＩDを示している。FIG. 2 is a waveform diagram showing the voltage or current at each point when the power supply of the inverter power supply circuit according to the present invention is turned on.
Bias voltage V B of the capacitor C2, (b) the gate voltage V G and the source voltage V S, (c) the drain voltage V D of the field effect transistor 2, (d) the exciting current I flowing through the field effect transistor 2 D is shown.
【図３】本発明に係るインバータ電源回路の第２実施例
を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment of the inverter power supply circuit according to the present invention.
【図４】インバータ電源回路の定常時における各点の電
圧を示す波形図で、（ａ）は入力電圧が低いとき、
（ｂ）は入力電圧が高くなったときを示している。FIGS. 4A and 4B are waveform diagrams showing voltages at respective points in a steady state of the inverter power supply circuit. FIG.
(B) shows a case where the input voltage has increased.
【図５】従来のインバータ電源回路を示す回路図であ
る。FIG. 5 is a circuit diagram showing a conventional inverter power supply circuit.
【図６】従来のインバータ電源回路の電源投入時におけ
る各点の電圧または電流を示す波形図で、（ａ）はバイ
アス電圧ＶB、（ｂ）はゲート電圧ＶG、（ｃ）はドレイ
ン電圧ＶD、（ｄ）は電界効果トランジスタ２を流れる
励磁電流ＩDを示している。6A and 6B are waveform diagrams showing the voltage or current at each point when the power supply of the conventional inverter power supply circuit is turned on. FIG. 6A shows a bias voltage V B , FIG. 6B shows a gate voltage V G , and FIG. V D and (d) indicate the exciting current ID flowing through the field effect transistor 2.
１ トランス ２ 電界効果トランジスタ（スイッチング素子） ３ 電源 ３ａ，３ｂ 電源端子 ４ 負荷 Ｃ１，Ｃ２ コンデンサ Ｄ１，Ｄ２ ダイオード Ｌ１ １次巻線 Ｌ２ ２次巻線 Ｌ３ 帰還巻線 Ｒ１〜Ｒ３，Ｒ３１，Ｒ３２ 抵抗 Ｑ１ トランジスタ（スイッチ手段） Reference Signs List 1 transformer 2 field effect transistor (switching element) 3 power supply 3a, 3b power supply terminal 4 load C1, C2 capacitor D1, D2 diode L1 primary winding L2 secondary winding L3 feedback winding R1 to R3, R31, R32 resistor Q1 Transistor (switch means)
───────────────────────────────────────────────────── フロントページの続き 審査官 赤穂 隆雄 (56)参考文献 特開 昭58−43139（ＪＰ，Ａ) 特開 平３−117373（ＪＰ，Ａ) 実開 平４−80290（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 1/00 309 H02H 7/122 H02H 9/02 H02M 7/537 ──────────────────────────────────────────────────続 き Continuation of the front page Examiner Takao Ako (56) References JP-A-58-43139 (JP, A) JP-A-3-117373 (JP, A) JP-A-4-80290 (JP, U) ( 58) Field surveyed (Int.Cl. 7 , DB name) H02J 1/00 309 H02H 7/122 H02H 9/02 H02M 7/537
Claims (1)
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
記スイッチング素子は、上記バイアス電圧発生回路によ
り上記スイッチング制御端に印加される電圧がアースに
対するスレショルド電圧レベルを超えるとオンにされる
電圧制御素子で、このスイッチング素子と上記アース間
に、上記スイッチング素子に流れる電流の増大に応じ
て、上記アースに対する上記スレショルド電圧レベルを
上昇させる抵抗を介設したことを特徴とするインバータ
電源回路。A self-oscillation circuit having a switching element and a feedback winding, and self-oscillating a resonance circuit formed by a primary winding of a transformer and a capacitor connected in series to the switching element; An inverter power supply circuit having a bias voltage generation circuit connected to a switching control terminal of the switching element via a feedback winding, wherein the switching element is controlled by the bias voltage generation circuit .
Voltage applied to the switching control terminal
Turns on when threshold voltage level is exceeded
In the voltage control device, an inverter power source to between the switching element and the ground, characterized in that in response to the increase in current flowing through the switching element, is interposed a resistor to raise the upper kiss Reshorudo voltage level for the ground circuit.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21516392A JP3242456B2 (en) | 1992-08-12 | 1992-08-12 | Inverter power circuit |
| US08/063,327 US5333104A (en) | 1992-05-22 | 1993-05-19 | Inverter power source |
| DE4316945A DE4316945C2 (en) | 1992-05-22 | 1993-05-21 | Power supply with self-oscillating inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21516392A JP3242456B2 (en) | 1992-08-12 | 1992-08-12 | Inverter power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0670461A JPH0670461A (en) | 1994-03-11 |
| JP3242456B2 true JP3242456B2 (en) | 2001-12-25 |
Family
ID=16667701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21516392A Expired - Lifetime JP3242456B2 (en) | 1992-05-22 | 1992-08-12 | Inverter power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242456B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3391999B2 (en) * | 1996-12-24 | 2003-03-31 | 松下電工株式会社 | Power circuit |
-
1992
- 1992-08-12 JP JP21516392A patent/JP3242456B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0670461A (en) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4062307B2 (en) | converter | |
| KR100760085B1 (en) | Switching Power Supply Device and Switching Method | |
| US20030142521A1 (en) | Switching power source device | |
| JP3492882B2 (en) | Switching power supply | |
| US6912140B2 (en) | Switching power supply | |
| US20120230063A1 (en) | Self-excited switching power supply circuit | |
| JP3691498B2 (en) | Self-excited switching power supply circuit | |
| US20040109334A1 (en) | Switching power supply | |
| JP3242456B2 (en) | Inverter power circuit | |
| JP3613731B2 (en) | No-load power-saving power supply | |
| JP3267730B2 (en) | Automatic voltage switching power supply circuit | |
| JP3223695B2 (en) | Switching power supply | |
| JP2000032747A (en) | Switching power unit | |
| JP3499744B2 (en) | Electronic device charging circuit | |
| US5838553A (en) | Voltage stabilized self-oscillating power supply | |
| JP3129037B2 (en) | Switching power supply | |
| JPS635434Y2 (en) | ||
| JP3438340B2 (en) | Charging circuit | |
| JP3274502B2 (en) | Inverter power circuit | |
| JPH0545111Y2 (en) | ||
| JP2001309656A (en) | Ringing choke converter and overload detection method | |
| JPS60187260A (en) | Self-excited oscillation type switching power source | |
| JPS6216794Y2 (en) | ||
| JPS587833Y2 (en) | Jirei Hatsu Singata Converter Souch | |
| JP2781600B2 (en) | Latch-up protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |