JP3241332B2 - 無線携帯端末のノイズ低減方法 - Google Patents
無線携帯端末のノイズ低減方法Info
- Publication number
- JP3241332B2 JP3241332B2 JP30583798A JP30583798A JP3241332B2 JP 3241332 B2 JP3241332 B2 JP 3241332B2 JP 30583798 A JP30583798 A JP 30583798A JP 30583798 A JP30583798 A JP 30583798A JP 3241332 B2 JP3241332 B2 JP 3241332B2
- Authority
- JP
- Japan
- Prior art keywords
- wireless
- cache
- cpu
- reception
- portable terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
Description
【０００１】
【発明の属する技術分野】本発明は無線携帯端末に関
し、特に、そのノイズ低減方法に関する。
し、特に、そのノイズ低減方法に関する。
【０００２】
【従来の技術】従来、無線携帯端末におけるノイズ対策
は、受信時には動作を停止させたり、シールドを施す事
により対応してきた。近年、無線携帯端末の処理能力の
向上が必要とされ、高速で動作する中央処理装置（CP
U）が使用されるようになってきている。
は、受信時には動作を停止させたり、シールドを施す事
により対応してきた。近年、無線携帯端末の処理能力の
向上が必要とされ、高速で動作する中央処理装置（CP
U）が使用されるようになってきている。
【０００３】しかしながら、無線携帯端末では、無線デ
ータ受信時において、外部メモリへのアクセスがノイズ
発生の要因となる。そのため、従来の無線携帯端末で
は、専用のリードオンリメモリ（ROM）やランダムアク
セスメモリ（RAM）をCPUに内蔵する事により対応してき
た。
ータ受信時において、外部メモリへのアクセスがノイズ
発生の要因となる。そのため、従来の無線携帯端末で
は、専用のリードオンリメモリ（ROM）やランダムアク
セスメモリ（RAM）をCPUに内蔵する事により対応してき
た。
【０００４】たとえば、特許第２７４８７７３号公報
（以下、「第１の先行技術」と呼ぶ）には、無線受信回
路内で用いられるマイクロプロセッサ（CPU）によって
生成される雑音を低減し、無線受信回路の感度を改善す
る方法が記載されている。
（以下、「第１の先行技術」と呼ぶ）には、無線受信回
路内で用いられるマイクロプロセッサ（CPU）によって
生成される雑音を低減し、無線受信回路の感度を改善す
る方法が記載されている。
【０００５】図７に上記第１の先行技術に開示された、
従来の無線携帯端末の構成図を示す。図７に示した無線
携帯端末は、デュアル・モード・マイクロプロセッサ３
００、インタフェース２０５、ユーザ・インタフェース
１１７、モードスイッチ３０８、RAM２０２、及びROM２
０１より構成される。
従来の無線携帯端末の構成図を示す。図７に示した無線
携帯端末は、デュアル・モード・マイクロプロセッサ３
００、インタフェース２０５、ユーザ・インタフェース
１１７、モードスイッチ３０８、RAM２０２、及びROM２
０１より構成される。
【０００６】このデュアル・モード・マイクロプロセッ
サ３００は、RAM３０１およびROM３０２の内蔵キャッシ
ュを有する。ROM３０２は、マスクドROMまたは消去可能
プログラマブルROM（EPROM）であってもよい。さらに、
このデュアル・モード・マイクロプロセッサは、プログ
ラムまたはデータの永久保存用に利用できる電気的に消
去可能プログラマブルROM（EEPROM）３０３を有しても
良い。
サ３００は、RAM３０１およびROM３０２の内蔵キャッシ
ュを有する。ROM３０２は、マスクドROMまたは消去可能
プログラマブルROM（EPROM）であってもよい。さらに、
このデュアル・モード・マイクロプロセッサは、プログ
ラムまたはデータの永久保存用に利用できる電気的に消
去可能プログラマブルROM（EEPROM）３０３を有しても
良い。
【０００７】モードスイッチ３０８は、複数のコンダク
タ３０９を介してデュアル・モード・プロセッサ３００
の第１及び第２モードの選択端子（図示せず）に結合さ
れる。ユーザ・インタフェース１１７は、制御入力コン
ダクタ３０７を介してデュアル・モード・マイクロプロ
セッサ３００に結合される別の入力を与える。このコン
ダクタは、デュアル・モード・マイクロプロセッサ３０
０内でモード遷移を開始させる手段を提供する。ユーザ
・インタフェース１１７は、複数のデータ入力３０５及
び複数のデータ出力３０６によってでデュアル・モード
・マイクロプロセッサ３００に結合される。
タ３０９を介してデュアル・モード・プロセッサ３００
の第１及び第２モードの選択端子（図示せず）に結合さ
れる。ユーザ・インタフェース１１７は、制御入力コン
ダクタ３０７を介してデュアル・モード・マイクロプロ
セッサ３００に結合される別の入力を与える。このコン
ダクタは、デュアル・モード・マイクロプロセッサ３０
０内でモード遷移を開始させる手段を提供する。ユーザ
・インタフェース１１７は、複数のデータ入力３０５及
び複数のデータ出力３０６によってでデュアル・モード
・マイクロプロセッサ３００に結合される。
【０００８】実験により、デュアル・モード・プロセッ
サ３００内で発生する雑音量は、内部メモリキャッシュ
３０１、３０２、３０３が用いられる内部モードのみで
動作する場合に、大幅に低減できる事が判明している。
そのため、デュアル・モード・マイクロプロセッサ３０
０は、シングルチップモードまたは拡張モードのいずれ
かで機能する。基本動作はシングルチップモードで行わ
れ、この場合、敏感な機能に影響を与え、かつ外部関連
機器及び外部バスのアクセス活動によって発生する雑音
干渉は最小限に抑えられる。マイクロプロセッサ３００
がこのシングルチップモードで動作している場合には、
外部ＲＯＭ２０１及びRAM２０３は非動作状態である。
さらに、外部アドレスバス２０３及びデータバス２０４
は付勢されていない。これらの外部素子および接続を非
アクティブにし、かつ、デュアル・モード・マイクロプ
ロセッサ３００が内部動作に費やす時間を最適化する事
により、発生雑音量は低減される。
サ３００内で発生する雑音量は、内部メモリキャッシュ
３０１、３０２、３０３が用いられる内部モードのみで
動作する場合に、大幅に低減できる事が判明している。
そのため、デュアル・モード・マイクロプロセッサ３０
０は、シングルチップモードまたは拡張モードのいずれ
かで機能する。基本動作はシングルチップモードで行わ
れ、この場合、敏感な機能に影響を与え、かつ外部関連
機器及び外部バスのアクセス活動によって発生する雑音
干渉は最小限に抑えられる。マイクロプロセッサ３００
がこのシングルチップモードで動作している場合には、
外部ＲＯＭ２０１及びRAM２０３は非動作状態である。
さらに、外部アドレスバス２０３及びデータバス２０４
は付勢されていない。これらの外部素子および接続を非
アクティブにし、かつ、デュアル・モード・マイクロプ
ロセッサ３００が内部動作に費やす時間を最適化する事
により、発生雑音量は低減される。
【０００９】無線装置の敏感な（無線受信）機能内の発
生雑音レベルの所望の低下は、デュアル・モード・マイ
クロプロセッサ３００内でプログラム・コードを分割す
る事によって実現される。プログラムコードを体系的に
解析する事により、コードの各モジュールを無線装置の
個別の動作機能に関連させる。特定のモジュールは特定
の動作機能に割り当てる事が出来るので、二つのカテゴ
リのコードを導出する事が出来る。
生雑音レベルの所望の低下は、デュアル・モード・マイ
クロプロセッサ３００内でプログラム・コードを分割す
る事によって実現される。プログラムコードを体系的に
解析する事により、コードの各モジュールを無線装置の
個別の動作機能に関連させる。特定のモジュールは特定
の動作機能に割り当てる事が出来るので、二つのカテゴ
リのコードを導出する事が出来る。
【００１０】第１のカテゴリのルーチンは、雑音の影響
を特に受けやすいプロセッサ（無線）機能、たとえば、
無線受信に関する。これら第１のカテゴリのルーチン
は、シングルチップモードが動作している場合にデュア
ル・モード・マイクロプロセッサ３００内で実行され
る。
を特に受けやすいプロセッサ（無線）機能、たとえば、
無線受信に関する。これら第１のカテゴリのルーチン
は、シングルチップモードが動作している場合にデュア
ル・モード・マイクロプロセッサ３００内で実行され
る。
【００１１】第２のカテゴリのルーチンは、発生雑音が
プロセッサ（無線）機能にそれほど影響を与えないプロ
セッサ（無線）機能、例えば、無線送信機能や、装置の
モードを変更する機能またはユーザと通信する機能に関
する。これら第２のカテゴリのルーチンは外部メモリ２
０１、２０２及び外部バス２０３、２０４を利用し、拡
張モードで動作する。
プロセッサ（無線）機能にそれほど影響を与えないプロ
セッサ（無線）機能、例えば、無線送信機能や、装置の
モードを変更する機能またはユーザと通信する機能に関
する。これら第２のカテゴリのルーチンは外部メモリ２
０１、２０２及び外部バス２０３、２０４を利用し、拡
張モードで動作する。
【００１２】第1のカテゴリに入るすべてのルーチンは
内部ROM(EPROM)302内に格納され、出来ればデュアル・
モード・マイクロプロセッサ３００の内部EEPROM３０３
に格納されるのが理想的である。さらに、EEPROM303
は、散発的にしか変化しないデータ定数を含んでも良
い。内部RAM３０１によって与えられる追加メモリ容量
をさらに効果的に利用するために、第１のカテゴリのル
ーチンはさらに主及び副アルゴリズムに区分される。
内部ROM(EPROM)302内に格納され、出来ればデュアル・
モード・マイクロプロセッサ３００の内部EEPROM３０３
に格納されるのが理想的である。さらに、EEPROM303
は、散発的にしか変化しないデータ定数を含んでも良
い。内部RAM３０１によって与えられる追加メモリ容量
をさらに効果的に利用するために、第１のカテゴリのル
ーチンはさらに主及び副アルゴリズムに区分される。
【００１３】第１カテゴリのルーチンの主アルゴリズム
は、連続的にアクティブなプログラムコードからなる。
副アルゴリズムは、随時呼び出されるコードで、アクテ
ィブになるとバス利用率の高いコード、たとえば、遅延
ループまたは入力などの状態遷移を監視するループから
なる。このとき、第１のカテゴリの主アルゴリズムは、
デュアル・モード・マイクロプロセッサ３００の内部RO
M３０２（EPROM）内に永久的に保存され、第１のカテゴ
リの副アルゴリズムは最初に外部メモリ２０１、２０２
に格納されるようにソフトウェアは構成される。これら
の副アルゴリズムは、呼び出されるごとに、すなわち、
各特定ルーチンが必要になるときのみに内部RAM３０１
に転送される。内部RAM３０１内にロードされると、こ
の副アルゴリズムはデュアル・モード・マイクロプロセ
ッサ３００が雑音制限シングル・チップ・モードに戻っ
たときに実行される。
は、連続的にアクティブなプログラムコードからなる。
副アルゴリズムは、随時呼び出されるコードで、アクテ
ィブになるとバス利用率の高いコード、たとえば、遅延
ループまたは入力などの状態遷移を監視するループから
なる。このとき、第１のカテゴリの主アルゴリズムは、
デュアル・モード・マイクロプロセッサ３００の内部RO
M３０２（EPROM）内に永久的に保存され、第１のカテゴ
リの副アルゴリズムは最初に外部メモリ２０１、２０２
に格納されるようにソフトウェアは構成される。これら
の副アルゴリズムは、呼び出されるごとに、すなわち、
各特定ルーチンが必要になるときのみに内部RAM３０１
に転送される。内部RAM３０１内にロードされると、こ
の副アルゴリズムはデュアル・モード・マイクロプロセ
ッサ３００が雑音制限シングル・チップ・モードに戻っ
たときに実行される。
【００１４】その他に、特開平７―203510号公報（以
下、「第２の先行技術」と呼ぶ）には、無線機を使用す
る際にシステムのクロックを低減する方法が記載されて
いる。
下、「第２の先行技術」と呼ぶ）には、無線機を使用す
る際にシステムのクロックを低減する方法が記載されて
いる。
【００１５】さらにその他に、特開平8-70258号公報
（以下、「第３の先行技術」と呼ぶ）には、無線の送受
信に使用する周波数と基準となるクロックの高調波が干
渉しないように基準クロックの周波数を変更する方法が
記載されている。
（以下、「第３の先行技術」と呼ぶ）には、無線の送受
信に使用する周波数と基準となるクロックの高調波が干
渉しないように基準クロックの周波数を変更する方法が
記載されている。
【００１６】
【発明が解決しようとする課題】しかしながら、上述し
た第１の先行技術には、次に述べるような問題点があ
る。
た第１の先行技術には、次に述べるような問題点があ
る。
【００１７】第１の問題点は、専用のCPUが必要である
事である。その理由は、内部にRAM、ROMを内蔵している
ため、そのようなCPUでなければ実現できない点にあ
る。
事である。その理由は、内部にRAM、ROMを内蔵している
ため、そのようなCPUでなければ実現できない点にあ
る。
【００１８】第2の問題点は、RAMが専用のRAMでなけれ
ばならない事である。その理由は、汎用のCPUにおける
キャッシュは、自動的に命令、データをキャッシュする
機構があるので、外部メモリアクセス時に勝手に内蔵の
キャッシュのデータを書き換えてしまうからである。そ
のため、勝手にキャッシュの中身を書き換えない専用の
RAMが必要となる。また、非キャッシュ領域にプログラ
ムを格納してキャッシュの対象としない方法があるが、
前記方法では、その他の動作時に内蔵RAMがキャッシュ
として動作しないため通常動作時のシステムの処理速度
が低下してしまう。
ばならない事である。その理由は、汎用のCPUにおける
キャッシュは、自動的に命令、データをキャッシュする
機構があるので、外部メモリアクセス時に勝手に内蔵の
キャッシュのデータを書き換えてしまうからである。そ
のため、勝手にキャッシュの中身を書き換えない専用の
RAMが必要となる。また、非キャッシュ領域にプログラ
ムを格納してキャッシュの対象としない方法があるが、
前記方法では、その他の動作時に内蔵RAMがキャッシュ
として動作しないため通常動作時のシステムの処理速度
が低下してしまう。
【００１９】第３の問題点は、CPUが高価なものとなっ
てしまう事である。その理由は、前記二つの問題点より
CPUが汎用品でなく専用のチップとなってしまうため高
価なものとなってしまうからである。
てしまう事である。その理由は、前記二つの問題点より
CPUが汎用品でなく専用のチップとなってしまうため高
価なものとなってしまうからである。
【００２０】また、上述した第２の先行技術には、次に
述べるような問題点がある。
述べるような問題点がある。
【００２１】第１の問題点は、受信専用のシステムに対
するものであることである。その理由は、受信専用の端
末である為、回線を接続した段階、つまり無線を使用す
る際には必ず動作クロックを低速化する事になる。つま
り、送受信一体型の端末では、送信時も受信時も動作ク
ロックを低速化するのでパフォーマンスが大きく下がっ
てしまう。
するものであることである。その理由は、受信専用の端
末である為、回線を接続した段階、つまり無線を使用す
る際には必ず動作クロックを低速化する事になる。つま
り、送受信一体型の端末では、送信時も受信時も動作ク
ロックを低速化するのでパフォーマンスが大きく下がっ
てしまう。
【００２２】第2の問題点は、クロックが２系統必要な
事である。その理由は、汎用のCPUには２系統のクロッ
ク入力が無いからである。汎用のCPUで２系統のクロッ
ク入力を持つものは、通常動作クロックと時間計測用の
クロックである。しかしながら時間計測用のクロックは
約32kHzであり、非常に遅くパフォーマンスが大きく低
下する為実用的でない。その場合、もう１系統クロック
入力を備えた専用のCPUが必要になる。
事である。その理由は、汎用のCPUには２系統のクロッ
ク入力が無いからである。汎用のCPUで２系統のクロッ
ク入力を持つものは、通常動作クロックと時間計測用の
クロックである。しかしながら時間計測用のクロックは
約32kHzであり、非常に遅くパフォーマンスが大きく低
下する為実用的でない。その場合、もう１系統クロック
入力を備えた専用のCPUが必要になる。
【００２３】第3の問題点は、クロック周波数の低減も
しくは、停止の場合は、通常処理への復帰に時間がかか
り、大きく処理能力を低下させる。また、OS（Operatio
n System）での対応が必要となる。また、受信データを
取りこぼす可能性がある。その理由は、クロック周波数
の低減や停止後、タイマや時計の調整、PLLや水晶発振
子、水晶発振子の安定までに時間がかかり、その間処理
が出来ずに大きく処理能力を低下させてしまう。また、
OSでタイマ等が狂うと正常に動作しない為、正常に動作
するように対応する必要がある。前記のような処理を行
うと、通常処理が可能となるまでに時間が必要な為、受
信データの処理が終了せず、次のデータを取りこぼす事
になる可能性がある。
しくは、停止の場合は、通常処理への復帰に時間がかか
り、大きく処理能力を低下させる。また、OS（Operatio
n System）での対応が必要となる。また、受信データを
取りこぼす可能性がある。その理由は、クロック周波数
の低減や停止後、タイマや時計の調整、PLLや水晶発振
子、水晶発振子の安定までに時間がかかり、その間処理
が出来ずに大きく処理能力を低下させてしまう。また、
OSでタイマ等が狂うと正常に動作しない為、正常に動作
するように対応する必要がある。前記のような処理を行
うと、通常処理が可能となるまでに時間が必要な為、受
信データの処理が終了せず、次のデータを取りこぼす事
になる可能性がある。
【００２４】さらに、上述した第３の先行技術には、次
に述べるような問題点がある。
に述べるような問題点がある。
【００２５】第１の問題点は、無線部の使用する基準ク
ロックの発生するノイズのみに対応している事である。
その理由は、実際の無線携帯端末においては、CPUの外
部バスアクセスによるノイズの発生が支配的であるから
である。上記第３の先行技術は、無線部内でのノイズ対
策であり、無線部と情報処理を行うCPUを一体化した無
線携帯端末では、CPUの外部バスアクセスがノイズとし
ては支配的である為、上記の方法では対応しきれない。
ロックの発生するノイズのみに対応している事である。
その理由は、実際の無線携帯端末においては、CPUの外
部バスアクセスによるノイズの発生が支配的であるから
である。上記第３の先行技術は、無線部内でのノイズ対
策であり、無線部と情報処理を行うCPUを一体化した無
線携帯端末では、CPUの外部バスアクセスがノイズとし
ては支配的である為、上記の方法では対応しきれない。
【００２６】第2の問題点は、CPUのバスアクセスによる
ノイズは広い帯域を持っている事である。その理由は、
CPUのバスアクセスによるノイズの帯域幅は、数MHzに及
んでいる為からである。そのため、基準クロックを多少
変更しただけでは、無線通信で使用している周波数帯域
へのノイズの影響を削減は出来ない。
ノイズは広い帯域を持っている事である。その理由は、
CPUのバスアクセスによるノイズの帯域幅は、数MHzに及
んでいる為からである。そのため、基準クロックを多少
変更しただけでは、無線通信で使用している周波数帯域
へのノイズの影響を削減は出来ない。
【００２７】第３の問題点は、システムにはクロックに
同期したアクセスを行わないものもある事である。その
理由は、メモリアクセスは基準クロックに対してアクセ
スタイミングを決めるものではなく時間でアクセスタイ
ミングを規定しているものであるからである。そのた
め、動作基準クロックを変えるとこにより、メモリアク
セスのタイミングが変わり、正常なメモリアクセスが行
えない場合がある。そのため、システムの動作クロック
を大きく変動させる事は不可能である。
同期したアクセスを行わないものもある事である。その
理由は、メモリアクセスは基準クロックに対してアクセ
スタイミングを決めるものではなく時間でアクセスタイ
ミングを規定しているものであるからである。そのた
め、動作基準クロックを変えるとこにより、メモリアク
セスのタイミングが変わり、正常なメモリアクセスが行
えない場合がある。そのため、システムの動作クロック
を大きく変動させる事は不可能である。
【００２８】したがって、本発明の目的は、無線の受信
に同期して、CPU内蔵キャッシュに外部メモリアクセス
を行わないプログラムを格納し、無線受信時は内蔵キャ
ッシュアクセスのみで動作させ、CPU外部のメモリアク
セスを減らす事によりノイズを低減させることができる
無線携帯端末のノイズ削減方法を提供することにある。
に同期して、CPU内蔵キャッシュに外部メモリアクセス
を行わないプログラムを格納し、無線受信時は内蔵キャ
ッシュアクセスのみで動作させ、CPU外部のメモリアク
セスを減らす事によりノイズを低減させることができる
無線携帯端末のノイズ削減方法を提供することにある。
【００２９】本発明の別の目的は、事前にCPU内部のキ
ャッシュに必要なプログラムを格納する際に、CPUへの
割りこみをマスクする事によりキャッシュに格納された
プログラムが書き換えられる事を抑制し、CPU外部のメ
モリアクセスを削減してノイズを低減させることができ
る無線携帯端末のノイズ削減方法を提供することにあ
る。
ャッシュに必要なプログラムを格納する際に、CPUへの
割りこみをマスクする事によりキャッシュに格納された
プログラムが書き換えられる事を抑制し、CPU外部のメ
モリアクセスを削減してノイズを低減させることができ
る無線携帯端末のノイズ削減方法を提供することにあ
る。
【００３０】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような技術的構成を採用する。すな
わち、本発明によれば、無線信号の送受信を行う無線部
と、該無線部に接続されてデータの処理を行うCPUと、
該CPUに接続された外部メモリとから構成され、前記CPU
はキャッシュを内蔵している無線携帯端末におけるノイ
ズ低減方法であって、無線データ受信時は、前記CPU内
部のみで動作し、前記外部メモリのアクセスを行わず、
前記無線データ受信時に動作プログラムを前記キャッシ
ュに格納することにより、無線受信時のノイズを削減す
ることを特徴とする無線携帯端末のノイズ低減方法が得
られる。
達成するために次のような技術的構成を採用する。すな
わち、本発明によれば、無線信号の送受信を行う無線部
と、該無線部に接続されてデータの処理を行うCPUと、
該CPUに接続された外部メモリとから構成され、前記CPU
はキャッシュを内蔵している無線携帯端末におけるノイ
ズ低減方法であって、無線データ受信時は、前記CPU内
部のみで動作し、前記外部メモリのアクセスを行わず、
前記無線データ受信時に動作プログラムを前記キャッシ
ュに格納することにより、無線受信時のノイズを削減す
ることを特徴とする無線携帯端末のノイズ低減方法が得
られる。
【００３１】また、本発明によれば、無線信号の送受信
を行う無線部と、該無線部に接続されてデータの処理を
行うCPUと、該CPUに接続された外部メモリとから構成さ
れ、前記CPUはキャッシュを内蔵している無線携帯端末
におけるノイズ低減方法であって、前記無線携帯端末で
動作する各処理に優先順位を付け、無線データ受信時に
は優先順位の低い処理からの割りこみをマスクし、その
マスクした割りこみ処理を行わず、前記キャッシュに格
納された外部メモリアクセスを行わないプログラムが書
き換えられることを抑止することにより、無線受信時の
ノイズを削減することを特徴とする無線携帯端末のノイ
ズ低減方法が得られる。
を行う無線部と、該無線部に接続されてデータの処理を
行うCPUと、該CPUに接続された外部メモリとから構成さ
れ、前記CPUはキャッシュを内蔵している無線携帯端末
におけるノイズ低減方法であって、前記無線携帯端末で
動作する各処理に優先順位を付け、無線データ受信時に
は優先順位の低い処理からの割りこみをマスクし、その
マスクした割りこみ処理を行わず、前記キャッシュに格
納された外部メモリアクセスを行わないプログラムが書
き換えられることを抑止することにより、無線受信時の
ノイズを削減することを特徴とする無線携帯端末のノイ
ズ低減方法が得られる。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００３３】図１に本発明の一実施の形態に係る無線携
帯端末のシステム構成図を示す。本無線携帯端末は、CP
U１０と、発振器２０と、無線部３０と、外部メモリ４
０とから構成されている。CPU１０は発振器２０からの
入力クロックＩＣＬＫを基準クロックとして動作する。
無線部３０は、無線データの受信に同期した信号ＳＹＮ
をCPU１０へ供給すると共に、データ信号線ＤＬＮを介
してCPU１０と接続されている。外部メモリ４０はメモ
リバスＭＢＳによってCPU１０よりコントロールされ、
データの入出力を行う。
帯端末のシステム構成図を示す。本無線携帯端末は、CP
U１０と、発振器２０と、無線部３０と、外部メモリ４
０とから構成されている。CPU１０は発振器２０からの
入力クロックＩＣＬＫを基準クロックとして動作する。
無線部３０は、無線データの受信に同期した信号ＳＹＮ
をCPU１０へ供給すると共に、データ信号線ＤＬＮを介
してCPU１０と接続されている。外部メモリ４０はメモ
リバスＭＢＳによってCPU１０よりコントロールされ、
データの入出力を行う。
【００３４】次に、CPU１０の構成について詳細に説明
する。CPU１０は、データ処理や命令の解析、実行を行
う主処理部１１と、メモリ管理、例外処理を行う副処理
部１２と、命令のプログラムを内部に格納しておくメモ
リである命令キャッシュ１３と、データを内部に格納し
ておくメモリであるデータキャッシュ１４と、メモリ等
の外部へのアクセスをコントロールするバスインタフェ
ース１５と、各ブロックへ動作基準クロックＯＣＬＫを
供給するクロックコントローラ１６と、CPU１０外部か
らの割りこみを制御する割りこみコントローラ１７とか
ら構成される。副処理部１２は、アドレス変換バッファ
（ＴＬＢ）１２１を含む。
する。CPU１０は、データ処理や命令の解析、実行を行
う主処理部１１と、メモリ管理、例外処理を行う副処理
部１２と、命令のプログラムを内部に格納しておくメモ
リである命令キャッシュ１３と、データを内部に格納し
ておくメモリであるデータキャッシュ１４と、メモリ等
の外部へのアクセスをコントロールするバスインタフェ
ース１５と、各ブロックへ動作基準クロックＯＣＬＫを
供給するクロックコントローラ１６と、CPU１０外部か
らの割りこみを制御する割りこみコントローラ１７とか
ら構成される。副処理部１２は、アドレス変換バッファ
（ＴＬＢ）１２１を含む。
【００３５】主処理部１１、副処理部１２、命令キャッ
シュ１３、データキャッシュ１４、およびバスインタフ
ェース１５は内部バスＩＢＳにより互いに接続され、デ
ータの入出力を行う。割りこみコントローラ１７は、CP
U１０外部からの割りこみを設定に従いマスクし、必要
なもののみを副処理部１２へ出力する。
シュ１３、データキャッシュ１４、およびバスインタフ
ェース１５は内部バスＩＢＳにより互いに接続され、デ
ータの入出力を行う。割りこみコントローラ１７は、CP
U１０外部からの割りこみを設定に従いマスクし、必要
なもののみを副処理部１２へ出力する。
【００３６】図2は図１の無線部の送受信のタイミング
を示すタイムチャートである。図2のタイミングチャー
トは、３チャンネル多重TDMA（Time Division Multiple
Access）方式での代表的な送受信タイミング例を図示
している。図2のタイミングは無線携帯端末（移動局
側）のタイミングを示したもので、最初に受信、その後
に送信を行ったものであり、受信、送信は20msに一回、
20/3msの時間で行われる。送受信が、スロット#0 で行
われ最初に、次にのデータを送受信している場合を
示している。受信同期信号は、受信のタイミングに同期
して発行され、20ms毎の周期で発行される。
を示すタイムチャートである。図2のタイミングチャー
トは、３チャンネル多重TDMA（Time Division Multiple
Access）方式での代表的な送受信タイミング例を図示
している。図2のタイミングは無線携帯端末（移動局
側）のタイミングを示したもので、最初に受信、その後
に送信を行ったものであり、受信、送信は20msに一回、
20/3msの時間で行われる。送受信が、スロット#0 で行
われ最初に、次にのデータを送受信している場合を
示している。受信同期信号は、受信のタイミングに同期
して発行され、20ms毎の周期で発行される。
【００３７】次に、図３の動作フロチャートを参照し
て、図１の無線携帯端末の動作について説明する。図３
は、無線データ受信要求が発生し、データ受信が終わる
までの処理の動作を示している。
て、図１の無線携帯端末の動作について説明する。図３
は、無線データ受信要求が発生し、データ受信が終わる
までの処理の動作を示している。
【００３８】システムが何らかの処理作業をしている際
に無線データ受信要求が発生する（ステップＳ１）。こ
の時まず、主処理部１１は現在の作業内容を確認する
（ステップＳ２）。そして、主処理部１１は現在の作業
内容より無線データ受信の作業が優先的であるかどうか
の確認を行う（ステップＳ３）。あらかじめ、各処理に
は作業の優先順位を設定しておく必要がある。
に無線データ受信要求が発生する（ステップＳ１）。こ
の時まず、主処理部１１は現在の作業内容を確認する
（ステップＳ２）。そして、主処理部１１は現在の作業
内容より無線データ受信の作業が優先的であるかどうか
の確認を行う（ステップＳ３）。あらかじめ、各処理に
は作業の優先順位を設定しておく必要がある。
【００３９】現在の作業が無線データ受信より優先順位
が上の場合（ステップＳ３のＮ）、主処理部１１は現在
の作業を続け、無線データの受信を停止する。無線デー
タの受信より優先順位の高い処理が終わった場合には
（ステップＳ３のＹ）、主処理部１１は割りこみコント
ローラ１７へ無線データ受信より優先順位の低い割りこ
みをマスクするように設定する（ステップＳ４）。これ
は無線データ受信より優先度の低い割りこみによって例
外処理が発生し、命令キャッシュ１３に格納したプログ
ラムを破壊するのを防ぐためである。
が上の場合（ステップＳ３のＮ）、主処理部１１は現在
の作業を続け、無線データの受信を停止する。無線デー
タの受信より優先順位の高い処理が終わった場合には
（ステップＳ３のＹ）、主処理部１１は割りこみコント
ローラ１７へ無線データ受信より優先順位の低い割りこ
みをマスクするように設定する（ステップＳ４）。これ
は無線データ受信より優先度の低い割りこみによって例
外処理が発生し、命令キャッシュ１３に格納したプログ
ラムを破壊するのを防ぐためである。
【００４０】次に、ＣＰＵ１０の副処理部１２は、バス
インタフェース１５を介して外部メモリ４０へアクセス
し、外部メモリアクセスを行わないプログラムを命令キ
ャッシュ１３へ格納する（ステップＳ５）。格納終了
後、ＣＰＵ１０の主処理部１１は無線データの受信処理
を行う（ステップＳ６）。無線データの受信自体は無線
部３０で行うのでCPU１０は関与せず、データ受信後の
処理をCPU１０で行う。無線データの受信が終了すると
（ステップＳ７のＹ）、主処理部１１は再び優先順位の
低い割りこみのマスクを解除し（ステップＳ８）、通常
の動作へと復帰し、CPU１０は受信したデータの処理を
行う。
インタフェース１５を介して外部メモリ４０へアクセス
し、外部メモリアクセスを行わないプログラムを命令キ
ャッシュ１３へ格納する（ステップＳ５）。格納終了
後、ＣＰＵ１０の主処理部１１は無線データの受信処理
を行う（ステップＳ６）。無線データの受信自体は無線
部３０で行うのでCPU１０は関与せず、データ受信後の
処理をCPU１０で行う。無線データの受信が終了すると
（ステップＳ７のＹ）、主処理部１１は再び優先順位の
低い割りこみのマスクを解除し（ステップＳ８）、通常
の動作へと復帰し、CPU１０は受信したデータの処理を
行う。
【００４１】データ受信時において、CPU１０は、内蔵
の命令キャッシュ１３に格納されたプログラムのみで動
作し、外部メモリアクセスを行わない。そのため、CPU
１０は、内蔵した命令キャッシュ１３に格納可能なプロ
グラムサイズの範囲内で別の処理を行う事が可能であ
る。
の命令キャッシュ１３に格納されたプログラムのみで動
作し、外部メモリアクセスを行わない。そのため、CPU
１０は、内蔵した命令キャッシュ１３に格納可能なプロ
グラムサイズの範囲内で別の処理を行う事が可能であ
る。
【００４２】通常、無線携帯端末で使用されるCPU１０
は、処理能力より低消費電力、低ノイズ、低価格の機能
を優先する為、内蔵すべきキャッシュとしては数Kバイ
ト程度の小さな物しか内蔵していない。前記外部メモリ
アクセスを行わないプログラムとしては、前記の小容量
のキャッシュに内蔵可能なサイズにする必要がある。そ
のため、外部メモリアクセスを行わないプログラムとし
て命令キャッシュ１３に格納するプログラムは、No Ope
rationの状態（以下NOPとする）でループを継続し、割
りこみでループから抜け出すのみのプログラムとすれば
小さなサイズで構成可能である。
は、処理能力より低消費電力、低ノイズ、低価格の機能
を優先する為、内蔵すべきキャッシュとしては数Kバイ
ト程度の小さな物しか内蔵していない。前記外部メモリ
アクセスを行わないプログラムとしては、前記の小容量
のキャッシュに内蔵可能なサイズにする必要がある。そ
のため、外部メモリアクセスを行わないプログラムとし
て命令キャッシュ１３に格納するプログラムは、No Ope
rationの状態（以下NOPとする）でループを継続し、割
りこみでループから抜け出すのみのプログラムとすれば
小さなサイズで構成可能である。
【００４３】次に、他の動作例について説明する。前記
のように通常、無線携帯端末で使用されるCPU１０の内
蔵した命令キャッシュ１３は数Kバイト程度の小さな物
しか内蔵していない。そのため、前記外部メモリアクセ
スを行わないプログラムとしては、前記の小容量のキャ
ッシュに内蔵可能なサイズにする必要がある。前記動作
例の場合は、最小のプログラムの場合を想定したもの
で、内蔵の命令キャッシュ１３のサイズが大きければ、
そのサイズに格納可能は範囲内で他の処理を行うプログ
ラムを動作させる事が可能となる。この場合、無線デー
タ受信時に他の処理を行うことが可能となる為、システ
ムの処理能力が大幅に上昇する事となる。
のように通常、無線携帯端末で使用されるCPU１０の内
蔵した命令キャッシュ１３は数Kバイト程度の小さな物
しか内蔵していない。そのため、前記外部メモリアクセ
スを行わないプログラムとしては、前記の小容量のキャ
ッシュに内蔵可能なサイズにする必要がある。前記動作
例の場合は、最小のプログラムの場合を想定したもの
で、内蔵の命令キャッシュ１３のサイズが大きければ、
そのサイズに格納可能は範囲内で他の処理を行うプログ
ラムを動作させる事が可能となる。この場合、無線デー
タ受信時に他の処理を行うことが可能となる為、システ
ムの処理能力が大幅に上昇する事となる。
【００４４】次に、図４を参照して、本発明の他の実施
の形態に係る無線携帯端末ついて詳細に説明する。図４
に示す無線携帯端末は、図１に示した無線形態端末中の
命令キャッシュ１３とデータキャッシュ１４とを共用し
た場合の構成である。すなわち、構成としては、命令キ
ャッシュ１３とデータキャッシュ１４が一つになっただ
けであり、ＣＰＵ１０Ａはこれらキャッシュの代わりに
共用キャッシュ１８を備えている。この場合、事前にキ
ャッシュに格納したプログラムを入れ替えないように、
キャッシュ中のその領域を固定として使用するキャッシ
ュロック機構があると有効である。キャッシュロック機
構については以下に述べる。
の形態に係る無線携帯端末ついて詳細に説明する。図４
に示す無線携帯端末は、図１に示した無線形態端末中の
命令キャッシュ１３とデータキャッシュ１４とを共用し
た場合の構成である。すなわち、構成としては、命令キ
ャッシュ１３とデータキャッシュ１４が一つになっただ
けであり、ＣＰＵ１０Ａはこれらキャッシュの代わりに
共用キャッシュ１８を備えている。この場合、事前にキ
ャッシュに格納したプログラムを入れ替えないように、
キャッシュ中のその領域を固定として使用するキャッシ
ュロック機構があると有効である。キャッシュロック機
構については以下に述べる。
【００４５】図５は、送受信を交互に行う場合の処理フ
ロチャートである。システムの構成としては図1、図４
と同様である。以下では、システム構成が図１の場合を
例にとって説明する。
ロチャートである。システムの構成としては図1、図４
と同様である。以下では、システム構成が図１の場合を
例にとって説明する。
【００４６】無線データ受信のフロチャートは図３に示
したものとほぼ同じで、割りこみのマスクを解除しない
まま無線データ送信となる。すなわち、図３のステップ
Ｓ１〜Ｓ７まではほぼ同じで、ステップＳ８をスキップ
して以下に述べる無線データ送信の処理に入る。
したものとほぼ同じで、割りこみのマスクを解除しない
まま無線データ送信となる。すなわち、図３のステップ
Ｓ１〜Ｓ７まではほぼ同じで、ステップＳ８をスキップ
して以下に述べる無線データ送信の処理に入る。
【００４７】無線送信要求が入力されると（ステップＳ
９）、無線データ送信時の動作プログラムをロードする
（ステップＳ１１）。この際、ステップＳ９とステップ
Ｓ１１との間のステップＳ１０で、次に述べるような、
事前にキャッシュに格納されている無線データ受信時の
動作プログラムを書き換えないようにする。その方法に
は２つの方法（手段）がある。
９）、無線データ送信時の動作プログラムをロードする
（ステップＳ１１）。この際、ステップＳ９とステップ
Ｓ１１との間のステップＳ１０で、次に述べるような、
事前にキャッシュに格納されている無線データ受信時の
動作プログラムを書き換えないようにする。その方法に
は２つの方法（手段）がある。
【００４８】第１の手段は、無線データ受信プログラム
の格納されている領域を固定して書き換えられないよう
にするキャッシュロック機構を用いる方法である。この
場合、キャッシュ内の他の領域は自由に使用できる。第
2の手段は、無線データ送信時の動作プログラムを非キ
ャッシュ領域に格納しておく事である。外部メモリ４０
上の非キャッシュ領域に無線データ送信時の動作プログ
ラムを格納しておく事により、キャッシュの対象となら
ずロードしたデータによって前記無線データ受信時の動
作プログラムを書き換える事はない。このように、事前
にキャッシュに格納されている無線データ受信時の動作
プログラムを書き換えないようにすることにより、無線
データの送受信を短い間隔で行う無線方式においてもい
つでも受信状態に対応が可能となる。
の格納されている領域を固定して書き換えられないよう
にするキャッシュロック機構を用いる方法である。この
場合、キャッシュ内の他の領域は自由に使用できる。第
2の手段は、無線データ送信時の動作プログラムを非キ
ャッシュ領域に格納しておく事である。外部メモリ４０
上の非キャッシュ領域に無線データ送信時の動作プログ
ラムを格納しておく事により、キャッシュの対象となら
ずロードしたデータによって前記無線データ受信時の動
作プログラムを書き換える事はない。このように、事前
にキャッシュに格納されている無線データ受信時の動作
プログラムを書き換えないようにすることにより、無線
データの送受信を短い間隔で行う無線方式においてもい
つでも受信状態に対応が可能となる。
【００４９】次にデータ送信を行う（ステップＳ１
２）。無線データ送信の際は、他のノイズの影響をあま
り受けないので、他のブロックの動作を停止させる必要
はない。しかしながら、例外処理によりキャッシュに格
納した無線データ受信時の動作プログラムを書き換え無
いようにする場合は、割りこみはマスクしたまま使用す
る。この場合、同時に他の処理を行うためには、そのプ
ログラムは無線データ送信時にのみ行うという制限が必
要である。無線データの送信が終了すると（ステップＳ
１３のＹ）、主処理部１１はマスクを解除し（ステップ
Ｓ１４）、ステップＳ６に戻る。
２）。無線データ送信の際は、他のノイズの影響をあま
り受けないので、他のブロックの動作を停止させる必要
はない。しかしながら、例外処理によりキャッシュに格
納した無線データ受信時の動作プログラムを書き換え無
いようにする場合は、割りこみはマスクしたまま使用す
る。この場合、同時に他の処理を行うためには、そのプ
ログラムは無線データ送信時にのみ行うという制限が必
要である。無線データの送信が終了すると（ステップＳ
１３のＹ）、主処理部１１はマスクを解除し（ステップ
Ｓ１４）、ステップＳ６に戻る。
【００５０】このような処理で、無線データの送受信を
交互に行う。
交互に行う。
【００５１】次に、図６を参照して、送受信の切り替え
間隔が十分に長い無線方式の場合において、送受信を交
互に行う場合の処理について説明する。システムの構成
としては図1、図４と同様である。無線データ送信のフ
ロチャートは、図５に示したものとほぼ同じであるが、
割りこみのマスクを解除し（ステップＳ８）、無線デー
タ送信となる。すなわち、図５中のステップＳ１０とＳ
１４を削除すると共に、ステップＳ７とＳ９との間にス
テップＳ８を付加したものである。
間隔が十分に長い無線方式の場合において、送受信を交
互に行う場合の処理について説明する。システムの構成
としては図1、図４と同様である。無線データ送信のフ
ロチャートは、図５に示したものとほぼ同じであるが、
割りこみのマスクを解除し（ステップＳ８）、無線デー
タ送信となる。すなわち、図５中のステップＳ１０とＳ
１４を削除すると共に、ステップＳ７とＳ９との間にス
テップＳ８を付加したものである。
【００５２】無線送信時はノイズの影響を受け難い為通
常の動作とする。また、送受信の切り替えの間隔が十分
に長い為、事前にキャッシュに格納されている無線デー
タ受信時の動作プログラムを書き換えても、再度受信の
ときにキャッシュに受信時の動作プログラムを格納する
事が可能である。ただし、送信時に同時に他の処理を行
うためには、そのプログラムは無線データ送信時にのみ
行うという制限が必要であることは同じである。このよ
うな処理で、無線データの送受信を交互に行う。
常の動作とする。また、送受信の切り替えの間隔が十分
に長い為、事前にキャッシュに格納されている無線デー
タ受信時の動作プログラムを書き換えても、再度受信の
ときにキャッシュに受信時の動作プログラムを格納する
事が可能である。ただし、送信時に同時に他の処理を行
うためには、そのプログラムは無線データ送信時にのみ
行うという制限が必要であることは同じである。このよ
うな処理で、無線データの送受信を交互に行う。
【００５３】以上説明から明らかなように、本発明を、
図１を参照して、要約すると次のようになる。
図１を参照して、要約すると次のようになる。
【００５４】無線受信信号ＳＹＮが無線部３０よりCPU
１０に入力されると、副処理部１３は外部メモリ４０よ
り外部メモリアクセスを行わないプログラムを命令キャ
ッシュ１３に格納する。この時点で他の割りこみによる
例外処理で命令キャッシュ１３に格納したデータが書き
換えられることがないように割りこみコントローラ１７
に優先順位の低い割りこみはマスクするように設定す
る。この結果、無線受信中はプログラムを実行する為の
命令、データを外部メモリ４０より入手する必要がなく
なり、CPU１０からのCPU外部のメモリ４０へのアクセス
は削減され、無線部３０に影響を及ぼすノイズを削減さ
せる事が可能となる。また、無線受信中に受信以外の処
理をCPU１０の内部で行う事が可能となる。
１０に入力されると、副処理部１３は外部メモリ４０よ
り外部メモリアクセスを行わないプログラムを命令キャ
ッシュ１３に格納する。この時点で他の割りこみによる
例外処理で命令キャッシュ１３に格納したデータが書き
換えられることがないように割りこみコントローラ１７
に優先順位の低い割りこみはマスクするように設定す
る。この結果、無線受信中はプログラムを実行する為の
命令、データを外部メモリ４０より入手する必要がなく
なり、CPU１０からのCPU外部のメモリ４０へのアクセス
は削減され、無線部３０に影響を及ぼすノイズを削減さ
せる事が可能となる。また、無線受信中に受信以外の処
理をCPU１０の内部で行う事が可能となる。
【００５５】尚、本発明は、上述した実施の形態に限定
されず、本発明の要旨を逸脱しない範囲内で種々の変更
が可能なのはいうまでもない。
されず、本発明の要旨を逸脱しない範囲内で種々の変更
が可能なのはいうまでもない。
【００５６】
【発明の効果】以上説明したように、本発明では、以下
に述べるような効果がある。
に述べるような効果がある。
【００５７】第１の効果は、システムの処理能力を大幅
に低下させる事無く無線部へ影響を与えるノイズを削減
する事が可能である事である。その理由は、無線受信信
号に同期して、受信時のみに外部メモリアクセスを行わ
ないプログラムをCPU内部のみで動作させるからであ
る。そのため、受信時はCPU内部で動作する為、ノイズ
を削減でき、送信時は通常に動作する為、処理能力を大
幅に低下させない。
に低下させる事無く無線部へ影響を与えるノイズを削減
する事が可能である事である。その理由は、無線受信信
号に同期して、受信時のみに外部メモリアクセスを行わ
ないプログラムをCPU内部のみで動作させるからであ
る。そのため、受信時はCPU内部で動作する為、ノイズ
を削減でき、送信時は通常に動作する為、処理能力を大
幅に低下させない。
【００５８】第２の効果は、無線受信時は動作プログラ
ムを命令キャッシュへ格納する事により、無線の受信感
度が低下するの防ぐ事である。その理由は、無線受信時
は動作プログラムをキャッシュへ格納する事により、CP
Uの外部メモリへのアクセスを削減し、外部メモリアク
セスによるノイズを削減することが可能となるからであ
る。
ムを命令キャッシュへ格納する事により、無線の受信感
度が低下するの防ぐ事である。その理由は、無線受信時
は動作プログラムをキャッシュへ格納する事により、CP
Uの外部メモリへのアクセスを削減し、外部メモリアク
セスによるノイズを削減することが可能となるからであ
る。
【００５９】第３の効果は、優先順位の低い割りこみを
マスクする事により、無線の受信感度が低下するのを防
ぐ事である。その理由は、割りこみが発生する事により
例外処理が行われ、命令キャッシュに格納したプログラ
ムが破壊するのを防ぐ事が可能となるからである。も
し、例外処理が発生した場合は、前記処理のため命令キ
ャッシュが入れ替えられ、再度無線データ受信処理を行
う際には再び外部メモリアクセスによりプログラムを読
み込む必要がある。また、無線データ受信が優先的に行
われるため、他のブロックが動作せずノイズを削減させ
る事が可能であるからである。
マスクする事により、無線の受信感度が低下するのを防
ぐ事である。その理由は、割りこみが発生する事により
例外処理が行われ、命令キャッシュに格納したプログラ
ムが破壊するのを防ぐ事が可能となるからである。も
し、例外処理が発生した場合は、前記処理のため命令キ
ャッシュが入れ替えられ、再度無線データ受信処理を行
う際には再び外部メモリアクセスによりプログラムを読
み込む必要がある。また、無線データ受信が優先的に行
われるため、他のブロックが動作せずノイズを削減させ
る事が可能であるからである。
【００６０】第４の効果は、無線データの受信後の処理
能力不足やシステムとしての大幅な処理能力の低下を防
ぐ事である。その理由は、無線データ受信時にCPUの動
作クロックを停止させる事無くノイズを低減させ受信感
度を上げている為、受信後の処理にすぐに移行できるか
らである。通常、CPUの動作クロックを停止させると、
内蔵のタイマや時計の調整、また、PLL（Phase Lock Lo
op）や水晶発振子、水晶発振器の安定の時間が必要とな
る為、停止後すぐにCPUが安定した処理を行う事が出来
ないからである。
能力不足やシステムとしての大幅な処理能力の低下を防
ぐ事である。その理由は、無線データ受信時にCPUの動
作クロックを停止させる事無くノイズを低減させ受信感
度を上げている為、受信後の処理にすぐに移行できるか
らである。通常、CPUの動作クロックを停止させると、
内蔵のタイマや時計の調整、また、PLL（Phase Lock Lo
op）や水晶発振子、水晶発振器の安定の時間が必要とな
る為、停止後すぐにCPUが安定した処理を行う事が出来
ないからである。
【００６１】第５の効果は、汎用のCPUを用いて構成す
る事が可能である事である。その理由は、専用のROMやR
AMを内蔵したCPUでなく、汎用のキャッシュ内蔵のCPUに
て動作可能なシステムであるからである。また、無線デ
ータ受信時は内蔵のキャッシュの容量に合わせたサイズ
のプログラムを動作させる事により、任意のキャッシュ
サイズに合わせた形で構成が可能であるからである。ま
た、専用のROMを内蔵しないため、プログラムの修正、
入れ替えが容易に出来る。
る事が可能である事である。その理由は、専用のROMやR
AMを内蔵したCPUでなく、汎用のキャッシュ内蔵のCPUに
て動作可能なシステムであるからである。また、無線デ
ータ受信時は内蔵のキャッシュの容量に合わせたサイズ
のプログラムを動作させる事により、任意のキャッシュ
サイズに合わせた形で構成が可能であるからである。ま
た、専用のROMを内蔵しないため、プログラムの修正、
入れ替えが容易に出来る。
【００６２】第６の効果は、小型携帯端末においても無
線データ受信を行う事が可能である事である。その理由
は、無線部とCPUが近傍に配置される小型携帯端末にお
いても、受信時のノイズを削減しているため無線部の受
信感度を低下させる事なく受信可能であるからである。
線データ受信を行う事が可能である事である。その理由
は、無線部とCPUが近傍に配置される小型携帯端末にお
いても、受信時のノイズを削減しているため無線部の受
信感度を低下させる事なく受信可能であるからである。
【図面の簡単な説明】
【図１】本発明の一実施の形態による無線携帯端末の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示した無線携帯端末中の無線部の送受信
のタイミングを示すタイムチャートである。
のタイミングを示すタイムチャートである。
【図３】図１に示した無線携帯端末における、無線デー
タ受信要求が発生し、データ受信が終わるまでの処理動
作を示すフローチャートである。
タ受信要求が発生し、データ受信が終わるまでの処理動
作を示すフローチャートである。
【図４】本発明の他の実施の形態による無線携帯端末の
構成を示すブロック図である。
構成を示すブロック図である。
【図５】本発明に係る無線携帯端末における、送受信を
交互に行う場合の処理動作を示すフローチャートであ
る。
交互に行う場合の処理動作を示すフローチャートであ
る。
【図６】本発明に係る無線携帯端末における、送受信の
切り替え間隔が十分に長い無線方式の場合において送受
信を交互に行う場合の処理動作を示すフローチャートで
ある。
切り替え間隔が十分に長い無線方式の場合において送受
信を交互に行う場合の処理動作を示すフローチャートで
ある。
【図７】従来の無線携帯端末の構成を示すブロック図で
ある。
ある。
１０，１０Ａ ＣＰＵ １１ 主処理部 １２ 副処理部 １２１ アドレス変換バッファ（ＴＬＢ） １３ 命令キャッシュ １４ データキャッシュ １５ バスインタフェース １６ クロックコントローラ １７ 割りこみコントローラ １８ 共用キャッシュ ２０ 発振器 ３０ 無線部 ４０ 外部メモリ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/10 G06F 9/46 311 G06F 12/08 G06F 12/12
Claims (8)
- 【請求項１】 無線信号の送受信を行う無線部と、該無
線部に接続されてデータの処理を行うCPUと、該CPUに接
続された外部メモリとから構成され、前記CPUはキャッ
シュを内蔵している無線携帯端末におけるノイズ低減方
法であって、 無線データ受信時は、前記CPU内部のみで動作し、前記
外部メモリのアクセスを行わず、 前記無線データ受信時に動作プログラムを前記キャッシ
ュに格納することにより、無線受信時のノイズを削減す
ることを特徴とする無線携帯端末のノイズ低減方法。 - 【請求項２】 無線信号の送受信を行う無線部と、該無
線部に接続されてデータの処理を行うCPUと、該CPUに接
続された外部メモリとから構成され、前記CPUはキャッ
シュを内蔵している無線携帯端末におけるノイズ低減方
法であって、 前記無線携帯端末で動作する各処理に優先順位を付け、 無線データ受信時には優先順位の低い処理からの割りこ
みをマスクし、そのマスクした割りこみ処理を行わず、 前記キャッシュに格納された外部メモリアクセスを行わ
ないプログラムが書き換えられることを抑止する ことに
より、無線受信時のノイズを削減することを特徴とする
無線携帯端末のノイズ低減方法。 - 【請求項３】 前記無線部から送出されてくる無線デー
タ受信信号に同期して、前記CPUは受信時とその他の期
間を認識する事を特徴とする、請求項１又は２に記載の
無線携帯端末のノイズ低減方法。 - 【請求項４】 送受信を繰り返し行う場合、無線データ
送信時の動作プログラムを前記外部メモリに格納し、 前記無線データ送信時の動作プログラムを実行する際は
キャッシュロックを行うことを特徴とする、請求項１又
は２に記載の無線携帯端末のノイズ低減方法。 - 【請求項５】 請求項４に記載のノイズ低減方法におい
て、前記キャッシュロックを行う代りに、無線データ送
信プログラムを前記外部メモリの非キャッシュ領域に格
納することを特徴とする無線携帯端末のノイズ低減方
法。 - 【請求項６】 無線データ受信時の動作プログラムを、
前記キャッシュに格納可能なNOPのみのプログラムとす
ることを特徴とする、請求項１に記載の無線携帯端末の
ノイズ低減方法。 - 【請求項７】 無線データ受信時の動作プログラムを、
前記キャッシュに格納可能なサイズ内で他の処理を行う
ものとすることを特徴とする、請求項１に記載の無線携
帯端末のノイズ低減方法。 - 【請求項８】 無線データ送信時は割りこみマスクを解
除し、通常の動作とすることを特徴とする、請求項４に
記載の無線携帯端末のノイズ低減方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30583798A JP3241332B2 (ja) | 1998-10-27 | 1998-10-27 | 無線携帯端末のノイズ低減方法 |
| US10/280,025 US6728805B2 (en) | 1998-10-27 | 2002-10-25 | Noise reducing method for radio portable terminal |
| US09/426,942 US6816930B1 (en) | 1998-10-27 | 2004-10-26 | Noise reducing method for radio portable terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30583798A JP3241332B2 (ja) | 1998-10-27 | 1998-10-27 | 無線携帯端末のノイズ低減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134117A JP2000134117A (ja) | 2000-05-12 |
| JP3241332B2 true JP3241332B2 (ja) | 2001-12-25 |
Family
ID=17949977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30583798A Expired - Fee Related JP3241332B2 (ja) | 1998-10-27 | 1998-10-27 | 無線携帯端末のノイズ低減方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6728805B2 (ja) |
| JP (1) | JP3241332B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917608B1 (en) * | 2000-12-22 | 2005-07-12 | National Semiconductor Corporation | Microsequencer microcode bank switched architecture |
| US6963554B1 (en) * | 2000-12-27 | 2005-11-08 | National Semiconductor Corporation | Microwire dynamic sequencer pipeline stall |
| US7161703B2 (en) * | 2002-10-30 | 2007-01-09 | Kabushiki Kaisha Toshiba | Image processing system having a storage section being accessed directly |
| JP4067002B2 (ja) * | 2004-04-30 | 2008-03-26 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| US7433393B2 (en) * | 2004-07-23 | 2008-10-07 | Nxp B.V. | Apparatus for controlling a digital signal processor for radio isolation and associated methods |
| US7778674B2 (en) * | 2004-12-29 | 2010-08-17 | St-Ericsson Sa | Communication apparatus having a SIM interface compatible with radio isolation |
| US8004293B2 (en) * | 2006-11-20 | 2011-08-23 | Applied Materials, Inc. | Plasma processing chamber with ground member integrity indicator and method for using the same |
| US20080189487A1 (en) * | 2007-02-06 | 2008-08-07 | Arm Limited | Control of cache transactions |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1397438A (en) * | 1971-10-27 | 1975-06-11 | Ibm | Data processing system |
| JPS63238630A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | マイクロプロセツサの割込み制御装置 |
| US5208904A (en) * | 1989-03-07 | 1993-05-04 | Brother Kogyo Kabushiki Kaisha | Data processing apparatus and method for preparing data representative of supplemental figure attached to basic figure reproduced on output medium |
| US5214758A (en) * | 1989-11-14 | 1993-05-25 | Sony Corporation | Animation producing apparatus |
| GB9027678D0 (en) * | 1990-12-20 | 1991-02-13 | Ncr Co | Videographics display system |
| GB9109301D0 (en) | 1991-04-30 | 1991-06-19 | Motorola Israel Ltd | Electronic equipment |
| JPH05197670A (ja) | 1992-01-22 | 1993-08-06 | Kyocera Corp | 無線機器 |
| US5357604A (en) * | 1992-01-30 | 1994-10-18 | A/N, Inc. | Graphics processor with enhanced memory control circuitry for use in a video game system or the like |
| US5659759A (en) * | 1992-09-21 | 1997-08-19 | Kabushiki Kaisha Toshiba | Data processing device having improved interrupt controller to process interrupts of different priority levels |
| JP2737628B2 (ja) | 1993-12-28 | 1998-04-08 | 日本電気株式会社 | 携帯情報機器システム |
| JPH0870258A (ja) | 1994-09-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 無線装置 |
| JP3014031B2 (ja) * | 1995-07-17 | 2000-02-28 | 日本電気株式会社 | 動画圧縮装置 |
| TW324101B (en) * | 1995-12-21 | 1998-01-01 | Hitachi Ltd | Semiconductor integrated circuit and its working method |
| JP3331880B2 (ja) | 1996-09-27 | 2002-10-07 | 国産電機株式会社 | マイクロコンピュータを用いた制御装置 |
-
1998
- 1998-10-27 JP JP30583798A patent/JP3241332B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-25 US US10/280,025 patent/US6728805B2/en not_active Expired - Fee Related
-
2004
- 2004-10-26 US US09/426,942 patent/US6816930B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6816930B1 (en) | 2004-11-09 |
| JP2000134117A (ja) | 2000-05-12 |
| US6728805B2 (en) | 2004-04-27 |
| US20030051082A1 (en) | 2003-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2748773B2 (ja) | 電子装置 | |
| US10235254B2 (en) | Processor and method of controlling execution of processes | |
| EP1236122B1 (en) | Cache memory system for a digital signal processor | |
| US7085536B2 (en) | Method and apparatus for dynamically resolving radio frequency interference problems in a system | |
| US20080261649A1 (en) | Radio communication apparatus and method | |
| JP3241332B2 (ja) | 無線携帯端末のノイズ低減方法 | |
| US7127626B2 (en) | Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU | |
| WO2003021800A1 (en) | Methods and apparatus for clock and power control in wireless systems | |
| JP3226055B2 (ja) | 情報処理装置 | |
| KR19990006743A (ko) | 데이타처리장치 및 이동체통신단말장치 | |
| EP1800202B1 (en) | Apparatus for controlling a digital signal processor for radio isolation and associated methods | |
| JP2004030506A (ja) | 携帯型通信端末及びそのメモリの共有方法 | |
| US20130113527A1 (en) | Clock circuit for providing an electronic device with a clock signal, electronic device with a clock circuit and method for providing an electronic device with a clock signal | |
| JP3818646B2 (ja) | 携帯無線通信装置 | |
| JPH11338716A (ja) | 無線端末、及び無線端末における受信方法 | |
| CN115328559A (zh) | 服务管理方法、装置、设备及可读存储介质 | |
| US20050008095A1 (en) | Apparatus using interrupts for controlling a processor for radio isolation and associated methods | |
| US20030167378A1 (en) | Microcomputer, method of controlling cache memory, and method of controlling clock | |
| JPH08255117A (ja) | 情報処理装置およびそれに接続して使用される無線通信装置並びにそれら装置を使用した無線通信システム | |
| US7761056B2 (en) | Method of controlling a processor for radio isolation using a timer | |
| US8472990B2 (en) | Apparatus using interrupts for controlling a processor for radio isolation and associated method | |
| KR0174608B1 (ko) | 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법 | |
| JP2707961B2 (ja) | ２重化システム | |
| WO2023285396A1 (en) | Synchronised multi-processor operating system timer | |
| KR100232879B1 (ko) | 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |