JP3237718U - Multi-channel redundant frequency count board structure - Google Patents

Multi-channel redundant frequency count board structure Download PDF

Info

Publication number
JP3237718U
JP3237718U JP2022000672U JP2022000672U JP3237718U JP 3237718 U JP3237718 U JP 3237718U JP 2022000672 U JP2022000672 U JP 2022000672U JP 2022000672 U JP2022000672 U JP 2022000672U JP 3237718 U JP3237718 U JP 3237718U
Authority
JP
Japan
Prior art keywords
chip
channel redundant
board
redundant frequency
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022000672U
Other languages
Japanese (ja)
Inventor
蘇立新
薛建中
宋城驍
王賓
管磊
高少華
蔡菠
▲ザイ▼亮晶
張軍
潘樂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NR Electric Co Ltd
Xian Thermal Power Research Institute Co Ltd
Original Assignee
NR Electric Co Ltd
Xian Thermal Power Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NR Electric Co Ltd, Xian Thermal Power Research Institute Co Ltd filed Critical NR Electric Co Ltd
Application granted granted Critical
Publication of JP3237718U publication Critical patent/JP3237718U/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Protection Of Static Devices (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

【課題】異なるタイプの信号の接続を満たすことができるとともに、パルスカウント及び周波数測定の機能を持つマルチチャンネル冗長周波数カウントボード構造を提供する。【解決手段】マルチチャンネル冗長周波数カウントボード構造は、マザーボード１及びドーターボード２を備え、マザーボードは、ＦＰＧＡ３と、ＭＣＵチップ４と、第１ベースコネクター８と、第１電源チップ７とを備え、ドーターボードは、プランジャーピン１１と、第２ベースコネクター９と、第２電源チップ１２とを備え、プランジャーピンが第２ベースコネクター及び外部電源に接続され、プランジャーピンの出力端子がヒステリシスコンパレータ１４を介してＦＰＧＡに接続され、ＦＰＧＡの出力端子がＭＣＵチップの入力端子に接続され、ＭＣＵチップによって、収集した信号に対して周波数測定及びパルスカウントを行い、ＭＣＵチップが外部の中央処理装置に接続される。【選択図】図１PROBLEM TO BE SOLVED: To provide a multi-channel redundant frequency counting board structure capable of satisfying connection of different types of signals and having a function of pulse counting and frequency measurement. SOLUTION: The multi-channel redundant frequency counting board structure includes a motherboard 1 and a daughter board 2, and the motherboard includes an FPGA 3, an MCU chip 4, a first base connector 8, and a first power supply chip 7. The board includes a plunger pin 11, a second base connector 9, and a second power supply chip 12, the plunger pin is connected to the second base connector and an external power supply, and the output terminal of the plunger pin is a hysteresis comparator 14. The output terminal of the FPGA is connected to the input terminal of the MCU chip, the frequency is measured and the pulse is counted for the collected signal by the MCU chip, and the MCU chip is connected to the external central processing device. Will be done. [Selection diagram] Fig. 1

Description

本考案はボード構造に関し、具体的にはマルチチャンネル冗長周波数カウントボード構造に関する。 The present invention relates to a board structure, specifically a multi-channel redundant frequency count board structure.

マルチチャンネル冗長周波数カウントボードは火力発電に適用され、発電所の実際の応用では、マルチチャンネル冗長周波数カウントボードは、その出力した信号をＤＣＳシステムにまとめ、ＤＣＳシステムの重要な情報源であり、マルチチャンネル冗長周波数カウントボードは、信号を接続する際に、各発電所に接続される信号のレベルが一致しない可能性があり、接続される信号のタイプが異なる可能性があり、測定する必要がある信号の方式が異なる可能性もあり、一般的には、異なるマルチチャンネル冗長周波数カウントボードを用いて異なるタイプ及び異なるレベルの信号を接続し、従ってコストが高く、且つ情報を二回まとめる必要があり、それにより、システムが不安定になり、実際の現場信号の様々な種類の測定を満たすために、異なるタイプの信号の接続を満たすマルチチャンネル冗長ボードを設計することが急務であり、また、該ボードは、パルスカウント及び周波数測定の機能を持つべきであるが、従来技術では類似の開示がない。 The multi-channel redundant frequency count board is applied to thermal power generation, and in the actual application of the power plant, the multi-channel redundant frequency count board collects the output signal into the DCS system, which is an important source of information for the DCS system, and is multi-channel. When connecting signals, the channel redundant frequency count board may not match the level of the signal connected to each power plant, the type of signal connected may be different, and it needs to be measured. Signal schemes can be different and generally require different multi-channel redundant frequency counting boards to connect different types and levels of signals, thus costing and combining information twice. There is an urgent need to design a multi-channel redundant board that meets the connection of different types of signals in order to meet the various types of measurements of the actual field signal, which makes the system unstable. The board should have the functions of pulse counting and frequency measurement, but there is no similar disclosure in the prior art.

本考案の目的は、上記従来技術の欠陥を克服し、異なるタイプの信号の接続を満たすことができるとともに、パルスカウント及び周波数測定の機能を持つマルチチャンネル冗長周波数カウントボード構造を提供することである。 An object of the present invention is to provide a multi-channel redundant frequency counting board structure capable of overcoming the above-mentioned defects of the prior art, satisfying the connection of different types of signals, and having the functions of pulse counting and frequency measurement. ..

上記目的を達成するために、本考案に記載のマルチチャンネル冗長周波数カウントボード構造は、マザーボード及びドーターボードを備え、マザーボードは、ＦＰＧＡと、ＭＣＵチップと、第１ベースコネクターと、電気エネルギーを供給するための第１電源チップとを備え、ドーターボードは、ヒステリシスコンパレータ、プランジャーピンと、第２ベースコネクターと、電気エネルギーを供給するための第２電源チップとを備え、プランジャーピンが第２ベースコネクター及びマルチチャンネル冗長周波数カウントボードに対する外部の電源に接続され、プランジャーピンの出力端子がヒステリシスコンパレータを介してＦＰＧＡに接続され、ＦＰＧＡの出力端子がＭＣＵチップの入力端子に接続され、ＭＣＵチップにより信号の周波数測定及びパルスカウントを行い、ＭＣＵチップがマルチチャンネル冗長周波数カウントボードに対する外部の中央処理装置に接続される。 In order to achieve the above object, the multi-channel redundant frequency counting board structure described in the present invention includes a motherboard and a daughter board, and the motherboard supplies an FPGA, an MCU chip, a first base connector, and electric energy. The daughter board is equipped with a hysteresis comparator, a plunger pin, a second base connector, and a second power supply chip for supplying electric energy, and the plunger pin is a second base connector. And connected to an external power supply for the multi-channel redundant frequency count board, the output terminal of the plunger pin is connected to the FPGA via the hysteresis comparator, the output terminal of the FPGA is connected to the input terminal of the MCU chip, and the signal is signaled by the MCU chip. The MCU chip is connected to an external central processing device for the multi-channel redundant frequency counting board.

前記マザーボードはさらに通信チップを含み、前記ＭＣＵチップは前記通信チップを介して前記の中央処理装置に接続される。 The motherboard further includes a communication chip, and the MCU chip is connected to the central processing unit via the communication chip.

前記ドーターボードはさらにアイソレータを含み、前記プランジャーピンの出力端子は前記アイソレータを介して前記ヒステリシスコンパレータの入力端子に接続される。 The daughter board further includes an isolator, and the output terminal of the plunger pin is connected to the input terminal of the hysteresis comparator via the isolator.

前記マザーボードはさらに通信チップ、通信チップに対して過電圧保護を行うための第１過電圧保護モジュールをさらに備える。 The motherboard further includes a communication chip and a first overvoltage protection module for overvoltage protection for the communication chip.

前記ドーターボードはさらにアイソレータ、前記アイソレータに対して過電圧保護を行うための第２過電圧保護モジュールをさらに備える。 The daughter board further includes an isolator and a second overvoltage protection module for providing overvoltage protection to the isolator.

前記マザーボードはデータインタフェースをさらに備え、前記ＦＰＧＡは前記データインタフェースを介してヒステリシスコンパレータの出力端子に接続される。 The motherboard further comprises a data interface, and the FPGA is connected to the output terminal of the hysteresis comparator via the data interface.

前記ドーターボードは複数の状態表示灯をさらに備え、前記ＭＣＵチップは前記データインタフェースを介して前記複数の状態表示灯の制御端子のそれぞれに接続される。 The daughter board further includes a plurality of status indicator lights, and the MCU chip is connected to each of the control terminals of the plurality of status indicator lights via the data interface.

前記マザーボードは、ＦＰＧＡに接続される最小システムをさらに備える。 The motherboard further comprises a minimal system connected to the FPGA.

ＭＣＵチップによって、収集した方形波信号又は正弦波信号に対して周波数測定及びパルスカウントを行う。 The MCU chip performs frequency measurement and pulse counting on the collected square wave signal or sine wave signal.

動作時に、プランジャーピンが出力した正弦波信号は、絶縁デバイスによって電気的に絶縁された後、ヒステリシスコンパレータに入り、ヒステリシスコンパレータにより方形波信号に変換される。 During operation, the sinusoidal signal output by the plunger pin is electrically isolated by an insulating device, then enters a hysteresis comparator, and is converted into a square wave signal by the hysteresis comparator.

本考案は以下の有益な効果を有する。 The present invention has the following beneficial effects.

本考案に記載のマルチチャンネル冗長周波数カウントボード構造は、具体的に動作する時に、プランジャーピンが第２ベースコネクター及び外部電源に接続され、プランジャーピンの接続又は切断により、ボードがサポートする信号のタイプ、すなわち、アクティブ信号及びパッシブ信号の接続を選択し、ボードは外部電源の接続に応じて、異なるレベル信号を接続することができ、実際の現場信号に応じて柔軟に配置することができ、柔軟性が高く、また、動作時に、ＭＣＵチップによって、収集した方形波信号又は正弦波信号に対して周波数測定及びパルスカウントを行い、且つＭＣＵチップが外部の中央処理装置に接続されるため、パルスカウント及び周波数測定の機能を持ち、構造がシンプルで、操作しやすく、実用性が非常に高く、普及及び応用に便利である。 The multi-channel redundant frequency counting board structure described in the present invention has a plunger pin connected to a second base connector and an external power supply when specifically operating, and the signal supported by the board by connecting or disconnecting the plunger pin. The type of, ie active signal and passive signal connection, the board can connect different level signals depending on the connection of the external power supply, and can be flexibly arranged according to the actual field signal. Because it is highly flexible and, during operation, the MCU chip performs frequency measurement and pulse counting on the collected square wave signal or sinusoidal signal, and the MCU chip is connected to an external central processing device. It has the functions of pulse counting and frequency measurement, has a simple structure, is easy to operate, is very practical, and is convenient for widespread use and application.

更に、第１過電圧保護モジュール及び第２過電圧保護モジュールにより通信チップ及び絶縁デバイスに対して過電圧保護を行い、システムの安定性及び安全性が向上する。 Further, the first overvoltage protection module and the second overvoltage protection module provide overvoltage protection to the communication chip and the insulating device, and the stability and safety of the system are improved.

本考案の一部を構成する添付図面は本考案の更なる理解を提供するためのものであり、本考案の例示的な実施例及びその説明は、本考案を解釈するためのものであり、本考案の不適切な限定を構成しない。図面において、 The accompanying drawings constituting a portion of the present invention are for the purpose of providing a further understanding of the present invention, and the exemplary examples of the present invention and their description thereof are for the purpose of interpreting the present invention. It does not constitute an inappropriate limitation of the present invention. In the drawing

本考案の構造模式図である。It is a structural schematic diagram of this invention.

当業者が本考案の技術手段をよりよく理解できるために、以下、本考案の実施例における図面を参照しながら、本考案の実施例における技術的解決手段を明瞭で、完全に説明し、勿論、説明される実施例は本考案の一部の実施例に過ぎず、全ての実施例ではない。本考案における実施例に基づき、当業者が創造的な労働を必要とせずに得た全ての他の実施例は、いずれも本考案の保護範囲に属すべきである。 In order for those skilled in the art to better understand the technical means of the present invention, the technical means of the present invention will be clearly and completely described below with reference to the drawings of the embodiments of the present invention, and of course. , The examples described are only a part of the examples of the present invention, not all the examples. Based on the embodiments of the present invention, all other embodiments obtained by those skilled in the art without the need for creative labor should belong to the scope of protection of the present invention.

なお、本考案の明細書と特許請求の範囲及び上記図面における用語「第１」、「第２」等は類似する対象を区別するために用いられ、必ずしも特定の順序又は優先順位を説明するために使用される必要がない。ここで説明された本考案の実施例が例示又は説明されたもの以外の順序で実施されることを可能にするために、このように使用されるデータが適切な場合に交換されてもよいことを理解すべきである。また、用語「備える」と「有する」及びそれらの任意の変形は、非排他的な包含物をカバーすることを意図し、たとえば、一連のステップ又はユニットを含む過程、方法、システム、製品又は装置は明瞭に示されるこれらのステップ又はユニットに限定される必要がなく、明瞭に示されていない又はこれらの過程、方法、製品又は装置に固有の他のステップ又はユニットを含んでもよい。 The specification of the present invention, the scope of claims, and the terms "first", "second", etc. in the above drawings are used to distinguish similar objects, and are not necessarily used to explain a specific order or priority. Does not need to be used for. The data used in this way may be exchanged where appropriate to allow the embodiments of the invention described herein to be performed in a sequence other than that exemplified or described. Should be understood. Also, the terms "provide" and "have" and any variations thereof are intended to cover non-exclusive inclusions, eg, a process, method, system, product or device comprising a series of steps or units. Does not have to be limited to these clearly indicated steps or units and may include other steps or units that are not explicitly indicated or are specific to these processes, methods, products or devices.

以下、図面を参照しながら本考案を更に詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to the drawings.

図１に示すように、本考案に記載のマルチチャンネル冗長周波数カウントボード構造は、マザーボード１及びドーターボード２を備え、マザーボード１は、最小システム１７と、ＦＰＧＡ３と、ＭＣＵチップ４と、通信チップ５と、第１過電圧保護モジュール６と、第１ベースコネクター８と、第１電源チップ７とを備え、ドーターボード２は、状態表示灯１５と、ヒステリシスコンパレータ１４と、絶縁デバイス１３と、第２過電圧保護モジュール１０と、第２ベースコネクター９と、プランジャーピン１１と、第２電源チップ１２とを備える。 As shown in FIG. 1, the multi-channel redundant frequency counting board structure described in the present invention includes a motherboard 1 and a daughter board 2, wherein the motherboard 1 includes a minimum system 17, an FPGA 3, an MCU chip 4, and a communication chip 5. A first overvoltage protection module 6, a first base connector 8, and a first power supply chip 7 are provided, and the daughter board 2 includes a status indicator light 15, a hysteresis comparator 14, an insulating device 13, and a second overvoltage. It includes a protection module 10, a second base connector 9, a plunger pin 11, and a second power supply chip 12.

最小システム１７はＦＰＧＡ３に接続され、第２ベースコネクター９は第２電源チップ１２に接続され、第２電源チップ１２によりドーターボード２に電気エネルギーを供給し、プランジャーピン１１は外部電源及び第２ベースコネクター９に接続され、第２ベースコネクター９は内部電源として使用され、プランジャーピン１１の出力端子が絶縁デバイス１３を介してヒステリシスコンパレータ１４の入力端子に接続され、第２過電圧保護モジュール１０により絶縁デバイス１３に対して過電圧保護を行い、ヒステリシスコンパレータ１４の出力端子がデータインタフェース１６を介してＦＰＧＡ３の入力端子に接続され、ＦＰＧＡ３の出力端子がＭＣＵチップ４の入力端子に接続され、ＭＣＵチップ４は通信チップ５を介して外部の中央処理装置に接続され、第１過電圧保護モジュール６により通信チップ５に対して過電圧保護を行い、第２ベースコネクター９は第２電源チップ１２に接続され、第１電源チップ７によりマザーボード１に電気エネルギーを供給し、ＭＣＵチップ４はデータインタフェース１６を介して状態表示灯１５に接続される。 The minimum system 17 is connected to the FPGA 3, the second base connector 9 is connected to the second power supply chip 12, the second power supply chip 12 supplies electrical energy to the daughter board 2, and the plunger pin 11 is an external power supply and a second power supply. Connected to the base connector 9, the second base connector 9 is used as an internal power source, the output terminal of the plunger pin 11 is connected to the input terminal of the hysteresis comparator 14 via the insulating device 13, and is connected by the second overvoltage protection module 10. Overvoltage protection is performed for the insulating device 13, the output terminal of the hysteresis comparator 14 is connected to the input terminal of the FPGA 3 via the data interface 16, the output terminal of the FPGA 3 is connected to the input terminal of the MCU chip 4, and the MCU chip 4 is connected. Is connected to an external central processing device via the communication chip 5, overvoltage protection is performed for the communication chip 5 by the first overvoltage protection module 6, the second base connector 9 is connected to the second power supply chip 12, and the second power supply chip 12 is connected. 1 The power supply chip 7 supplies electric energy to the motherboard 1, and the MCU chip 4 is connected to the status indicator light 15 via the data interface 16.

動作時に、プランジャーピン１１が出力した正弦波信号は、絶縁デバイス１３によって電気的に絶縁された後、ヒステリシスコンパレータ１４に入り、ヒステリシスコンパレータ１４により方形波信号に変換され、ＦＰＧＡ３はデータインタフェース１６によってヒステリシスコンパレータ１４が出力した方形波信号を収集し、次にＭＣＵチップ４に送信し、ＭＣＵチップ４は、収集した方形波信号又は正弦波信号に対して周波数測定及びパルスカウントを行い、それにより、中央処理装置は通信チップ５によってＭＣＵチップ４中の方形波信号の周波数測定及びパルスカウントの結果を取得することができる。 During operation, the sinusoidal signal output by the plunger pin 11 is electrically isolated by the insulating device 13, then enters the hysteresis comparator 14, is converted into a square wave signal by the hysteresis comparator 14, and the FPGA 3 is converted into a square wave signal by the data interface 16. The square wave signal output by the hysteresis comparator 14 is collected and then transmitted to the MCU chip 4, and the MCU chip 4 performs frequency measurement and pulse counting on the collected square wave signal or sine wave signal, thereby performing frequency measurement and pulse counting. The central processing apparatus can acquire the result of frequency measurement and pulse count of the square wave signal in the MCU chip 4 by the communication chip 5.

また、動作時に、第２過電圧保護モジュール１０により絶縁デバイス１３に対して過電圧保護を行い、第１過電圧保護モジュール６により通信チップ５に対して過電圧保護を行い、同時に、各状態表示灯１５により１～８チャンネルの測定信号の状態、マザーボード１及びドーターボード２の給電状態、通信チップ５の状態及びＭＣＵチップ４の動作状態等を直観的に反映する。 Further, during operation, the second overvoltage protection module 10 provides overvoltage protection to the insulating device 13, the first overvoltage protection module 6 provides overvoltage protection to the communication chip 5, and at the same time, each status indicator 15 provides 1 It intuitively reflects the state of the measurement signals of channels 1 to 8, the power supply state of the motherboard 1 and the daughter board 2, the state of the communication chip 5, the operating state of the MCU chip 4, and the like.

本考案の原理は以下のとおりである。 The principle of the present invention is as follows.

プランジャーピン１１が短絡すると、プランジャーピン１１中の１～８チャンネルは全て内部２４Ｖ電源（第２ベースコネクター９）で給電され、パッシブ方式が選択され、外部に２４Ｖのドライ接点レベル信号のみを接続できる。 When the plunger pin 11 is short-circuited, all channels 1 to 8 in the plunger pin 11 are supplied with an internal 24V power supply (second base connector 9), a passive method is selected, and only a 24V dry contact level signal is sent to the outside. You can connect.

プランジャーピン１１が短絡していないと、プランジャーピン１１の１～４チャンネルは内部２４Ｖ電源で給電され、パッシブ方式が選択され、外部に２４Ｖのドライ接点レベル信号のみを接続でき、プランジャーピン１１の５～８チャンネルは外部電源で給電され、プランジャーピン１１の５～８チャンネルがパッシブ信号を入力すると、信号レベルは外部電源のレベルに決められ、外部電源は５Ｖ／１２Ｖ／２４Ｖに接続することができ、従って、ボードの実際の応用シーンが広く、様々なレベルタイプの信号を接続することができる。 If the plunger pin 11 is not short-circuited, channels 1 to 4 of the plunger pin 11 are powered by an internal 24V power supply, the passive method is selected, and only the 24V dry contact level signal can be connected to the outside, and the plunger pin can be connected. Channels 5 to 8 of 11 are powered by an external power supply, and when channels 5 to 8 of the plunger pin 11 input a passive signal, the signal level is determined by the level of the external power supply, and the external power supply is connected to 5V / 12V / 24V. Therefore, the actual application scene of the board is wide and various level types of signals can be connected.

プランジャーピン１１が短絡していないと、プランジャーピン１１の１～４チャンネルは内部２４Ｖ電源（第２ベースコネクター９）で給電され、パッシブ方式が選択され、外部に２４Ｖのドライ接点レベル信号のみを接続でき、プランジャーピン１１の５～８チャンネルはアクティブ信号を入力することもでき、従って、様々なタイプの信号を接続することができ、具体的には、５Ｖ／１２Ｖ／２４Ｖの異なるレベルのアクティブ信号を接続することができる。 If the plunger pin 11 is not short-circuited, channels 1 to 4 of the plunger pin 11 are powered by an internal 24V power supply (second base connector 9), a passive method is selected, and only an external 24V dry contact level signal is selected. Can be connected, and channels 5-8 of the plunger pin 11 can also input active signals, so various types of signals can be connected, specifically different levels of 5V / 12V / 24V. Active signal can be connected.

本考案の発明点は以下のとおりである。 The invention points of the present invention are as follows.

プランジャーピン１１の接続又は切断により、ボードがサポートする信号のタイプ、すなわち、アクティブとパッシブの信号の接続を柔軟に選択することができる。 By connecting or disconnecting the plunger pin 11, the type of signal supported by the board, that is, the connection of active and passive signals can be flexibly selected.

プランジャーピン１１の接続又は切断により、ボードは外部電源の接続に基づき、異なるレベル信号を接続することができ、実際の現場の信号に応じて柔軟に配置することができ、柔軟性が高い。 By connecting or disconnecting the plunger pin 11, the board can connect different level signals based on the connection of the external power supply, and can be flexibly arranged according to the signal in the actual field, and is highly flexible.

そして、ＦＰＧＡ３を使用することで、ボードの周波数測定及びパルスカウントの測定精度が高く、リアルタイム性が高い。 By using FPGA3, the frequency measurement of the board and the measurement accuracy of the pulse count are high, and the real-time property is high.

また、本考案は、ＭＣＵチップ４を使用し、中央処理装置によってボードの測定モードを柔軟に配置することができ、チャンネルの周波数測定及びカウントの妨害されていない切り替えを実現する。 In addition, the present invention uses the MCU chip 4, and the measurement mode of the board can be flexibly arranged by the central processing unit, and the frequency measurement of the channel and the switching of the count are not disturbed.

なお、以上の実施例は本考案の技術手段を説明するためにのみ使用され、それらを制限するものではなく、上記実施例を参照して本考案を詳しく説明したが、当業者が理解できるように、依然として本考案の具体的な実施形態に対して修正や同等置換を行うことでき、本考案の趣旨及び範囲から逸脱しないいかなる修正や同等置換は、いずれも本考案の特許請求の範囲内に含まれるべきである。 It should be noted that the above examples are used only for explaining the technical means of the present invention and do not limit them, and the present invention has been described in detail with reference to the above examples, but can be understood by those skilled in the art. In addition, any modification or equivalent substitution that can still be made to a specific embodiment of the present invention and does not deviate from the purpose and scope of the present invention is within the scope of the claims of the present invention. Should be included.

１、マザーボード、２、ドーターボード、３、ＦＰＧＡ、４、ＭＣＵチップ、５、通信チップ、６、第１過電圧保護モジュール、７、第１電源チップ、８、第１ベースコネクター、９、第２ベースコネクター、１０、第２過電圧保護モジュール、１１、プランジャーピン、１２、第２電源チップ、１３、絶縁デバイス、１４、ヒステリシスコンパレータ、１５、状態表示灯、１６、データインタフェース、１７、最小システム。 1, Motherboard 2, Daughterboard 3, FPGA, 4, MCU Chip 5, Communication Chip, 6, 1st Overvoltage Protection Module, 7, 1st Power Supply Chip, 8, 1st Base Connector, 9, 2nd Base Connector 10, 2nd overvoltage protection module, 11, plunger pin, 12, 2nd power supply chip, 13, isolated device, 14, hysteresis comparator, 15, status indicator, 16, data interface, 17, minimum system.

Claims (8)

マルチチャンネル冗長周波数カウントボード（Multi-channel redundant frequency counting board）構造であって、マザーボード及びドーターボードを備え、前記マザーボードは、ＦＰＧＡと、ＭＣＵチップと、第１ベースコネクターと、電気エネルギーを供給するための第１電源チップとを備え、前記ドーターボードは、プランジャーピンと、第２ベースコネクターと、ヒステリシスコンパレータ、電気エネルギーを供給するための第２電源チップとを備え、前記プランジャーピンが前記第２ベースコネクター及びマルチチャンネル冗長周波数カウントボードに対する外部の電源に接続され、前記プランジャーピンの出力端子が前記ヒステリシスコンパレータを介して前記ＦＰＧＡに接続され、前記ＦＰＧＡの出力端子が前記ＭＣＵチップの入力端子に接続され、前記ＭＣＵチップにより信号の周波数測定及びパルスカウントを行い、前記ＭＣＵチップが、マルチチャンネル冗長周波数カウントボードに対する外部の中央処理装置に接続される、ことを特徴とするマルチチャンネル冗長周波数カウントボード構造。 It has a multi-channel redundant frequency counting board structure, and includes a motherboard and a daughter board, in which the motherboard supplies an FPGA, an MCU chip, a first base connector, and electric energy. The daughter board includes a plunger pin, a second base connector, a hysteresis comparator, and a second power supply chip for supplying electric energy, and the plunger pin is the second power supply chip. It is connected to an external power supply for the base connector and the multi-channel redundant frequency count board, the output terminal of the plunger pin is connected to the FPGA via the hysteresis comparator, and the output terminal of the FPGA is connected to the input terminal of the MCU chip. A multi-channel redundant frequency counting board that is connected, performs frequency measurement and pulse counting of a signal by the MCU chip, and the MCU chip is connected to an external central processing device for the multi-channel redundant frequency counting board. structure. 前記マザーボードはさらに通信チップを含み、前記ＭＣＵチップは前記通信チップを介して前記の中央処理装置に接続される、ことを特徴とする請求項１に記載のマルチチャンネル冗長周波数カウントボード構造。 The multi-channel redundant frequency counting board structure according to claim 1, wherein the motherboard further includes a communication chip, and the MCU chip is connected to the central processing unit via the communication chip. 前記ドーターボードはさらにアイソレータを含み、前記プランジャーピンの出力端子は前記アイソレータを介して前記ヒステリシスコンパレータの入力端子に接続される、ことを特徴とする請求項２に記載のマルチチャンネル冗長周波数カウントボード構造。 The multi-channel redundant frequency counting board according to claim 2, wherein the daughter board further includes an isolator, and the output terminal of the plunger pin is connected to the input terminal of the hysteresis comparator via the isolator. structure. 前記マザーボードは、通信チップと前記通信チップに対して過電圧保護を行うための第１過電圧保護モジュールとをさらに備える、ことを特徴とする請求項１に記載のマルチチャンネル冗長周波数カウントボード構造。 The multi-channel redundant frequency counting board structure according to claim 1, wherein the motherboard further includes a communication chip and a first overvoltage protection module for performing overvoltage protection on the communication chip. 前記ドーターボードはアイソレータと、前記アイソレータに対して過電圧保護を行うための第２過電圧保護モジュールとをさらに備える、ことを特徴とする請求項４に記載のマルチチャンネル冗長周波数カウントボード構造。 The multi-channel redundant frequency counting board structure according to claim 4, wherein the daughter board further includes an isolator and a second overvoltage protection module for performing overvoltage protection for the isolator. 前記マザーボードはデータインタフェースをさらに含み、前記ＦＰＧＡは前記データインタフェースを介して前記ヒステリシスコンパレータの出力端子に接続される、ことを特徴とする請求項１に記載のマルチチャンネル冗長周波数カウントボード構造。 The multi-channel redundant frequency counting board structure according to claim 1, wherein the motherboard further includes a data interface, and the FPGA is connected to an output terminal of the hysteresis comparator via the data interface. 前記ドーターボードは複数の状態表示灯をさらに備え、前記ＭＣＵチップは前記データインタフェースを介して前記複数の状態表示灯の制御端子のそれぞれに接続される、ことを特徴とする請求項６に記載のマルチチャンネル冗長周波数カウントボード構造。 The sixth aspect of claim 6, wherein the daughter board further includes a plurality of status indicator lights, and the MCU chip is connected to each of the control terminals of the plurality of status indicator lights via the data interface. Multi-channel redundant frequency count board structure. 前記マザーボードは、ＦＰＧＡに接続される最小システムをさらに備える、ことを特徴とする請求項１に記載のマルチチャンネル冗長周波数カウントボード構造。 The multi-channel redundant frequency counting board structure according to claim 1, wherein the motherboard further includes a minimum system connected to the FPGA.
JP2022000672U 2021-10-28 2022-03-07 Multi-channel redundant frequency count board structure Active JP3237718U (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111263992.3A CN113702716A (en) 2021-10-28 2021-10-28 Multichannel redundant frequency counting board card structure
CN202111263992.3 2021-10-28

Publications (1)

Publication Number Publication Date
JP3237718U true JP3237718U (en) 2022-06-03

Family

ID=78647350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022000672U Active JP3237718U (en) 2021-10-28 2022-03-07 Multi-channel redundant frequency count board structure

Country Status (3)

Country Link
JP (1) JP3237718U (en)
CN (1) CN113702716A (en)
DE (1) DE202022102701U1 (en)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281182A (en) * 1996-04-10 1997-10-31 Advantest Corp Measuring board and i/o terminal testing system using the measuring board
ATE316270T1 (en) * 2001-08-08 2006-02-15 Koninkl Philips Electronics Nv DATA CARRIER HAVING AN ACTIVE SIGNAL PROCESSING CIRCUIT AND A PASSIVE SIGNAL PROCESSING CIRCUIT
CN100507590C (en) * 2007-05-15 2009-07-01 北京索英电气技术有限公司 Multiple input path modular high frequency isolation single phase power feedback type electronic load
CN201294511Y (en) * 2008-10-24 2009-08-19 浙江中控技术股份有限公司 Digital signal input device
CN201628561U (en) * 2010-01-27 2010-11-10 重庆工业自动化仪表研究所 Multi-signal output power distribution circuit of flow transmitter
CN102749510A (en) * 2012-07-12 2012-10-24 中国石油大学(北京) Method and FPGA (Field Programmable Gate Array) device for performing multi-channel digital frequency measurement
CN203893865U (en) * 2014-03-03 2014-10-22 上海邦伯现代农业技术有限公司 Multi-type signal configuration circuit used for agricultural analog input acquisition module
CN204731633U (en) * 2015-04-23 2015-10-28 北京广利核系统工程有限公司 A kind of signal imitation generating means of DCS system physical quantity variation rate test
CN104820457B (en) * 2015-04-30 2016-02-24 北京荣信慧科科技有限公司 Voltage adaptive Multipath digital quantity input card
CN204989398U (en) * 2015-05-22 2016-01-20 广西电网有限责任公司电力科学研究院 Split type transformer partial discharge signal recognition circuit of three -phase
CN106772122A (en) * 2016-12-28 2017-05-31 中核控制系统工程有限公司 A kind of safe level DCS power supplys diversity detection method
CN110907693B (en) * 2019-12-10 2022-02-01 航天新长征大道科技有限公司 Compact peripheral interconnection bus board card
CN111308195A (en) * 2020-04-20 2020-06-19 南京优倍电气有限公司 Circuit for measuring composite frequency signal

Also Published As

Publication number Publication date
DE202022102701U1 (en) 2022-05-23
CN113702716A (en) 2021-11-26

Similar Documents

Publication Publication Date Title
CN101902272A (en) Optical transceiver module SFP tester
EP2294362A1 (en) Data acquisition module and system
JP3237718U (en) Multi-channel redundant frequency count board structure
CN109884470B (en) Precision cable testing system
CN207896979U (en) The pilot controller of ethernet communication system
CN112187853A (en) Signal detection system and method for multi-channel filter
CN209765328U (en) industrial-grade remote IO module based on EtherCAT
CN209606534U (en) Distribution network terminal automatization test system
CN212135412U (en) Multi-interface conversion device
CN215528135U (en) Wiring device
CN205829636U (en) A kind of photoelectricity transmission module and photo transmission system
CN212159952U (en) Testing device and system capable of automatically calibrating multi-route loss
CN212230782U (en) Power distribution equipment
CN110690757A (en) Data monitoring device of electric power transmission and distribution system
CN215954081U (en) Self-adaptive AIDI expansion board based on CAN bus
CN211180807U (en) Plug-and-play serial port expansion card device based on CAN bus
CN110119371B (en) High-density server management network device and system
CN220603888U (en) Digital quantity signal remote control circuit and card type bus IO module
CN212485580U (en) Intelligent terminal strip with information monitoring function
CN219977598U (en) Multi-channel thermal resistance measuring board structure
CN109459596A (en) A kind of three-phase multifunctional electric instrument
CN112526214B (en) Electrostatic protection monitoring system
CN216132590U (en) Connecting device
CN220651102U (en) Digital signal input/output control circuit and card type bus IO module
CN112911531B (en) Sensing data transmission system and method for high-voltage switch and readable storage medium

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

R150 Certificate of patent or registration of utility model

Ref document number: 3237718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150