JP3235095B2 - Method of forming silicon oxide film - Google Patents

Method of forming silicon oxide film

Info

Publication number
JP3235095B2
JP3235095B2 JP36988798A JP36988798A JP3235095B2 JP 3235095 B2 JP3235095 B2 JP 3235095B2 JP 36988798 A JP36988798 A JP 36988798A JP 36988798 A JP36988798 A JP 36988798A JP 3235095 B2 JP3235095 B2 JP 3235095B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
wafer
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36988798A
Other languages
Japanese (ja)
Other versions
JP2000195858A (en
Inventor
健一郎 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP36988798A priority Critical patent/JP3235095B2/en
Publication of JP2000195858A publication Critical patent/JP2000195858A/en
Application granted granted Critical
Publication of JP3235095B2 publication Critical patent/JP3235095B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プラズマCVD法
によるシリコン酸化膜の成膜方法に関し、更に詳細に
は、膜厚のウエハ面内均一性が良好なシリコン酸化膜を
プラズマCVD法により成膜する方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a silicon oxide film by a plasma CVD method, and more particularly, to a method of forming a silicon oxide film having a good uniformity of film thickness in a wafer surface by a plasma CVD method. How to do it.

【0002】[0002]

【従来の技術】半導体装置の製造過程では、従来より、
プラズマCVD法によるシリコン酸化膜の成膜は、多用
されている。例えば、半導体集積回路の配線構造では、
図1に示すように、アルミニウム又はアルミニウム合金
からなる配線(以下、Al配線と略記する)2(a)及
びAl配線(b)とAl配線4の間、またはAl配線2
(a)とAl配線2(b)間には、プラズマCVD法に
よりシリコン酸化膜3が電気的絶縁を目的として形成さ
れている。
2. Description of the Related Art In the process of manufacturing a semiconductor device, conventionally,
The formation of a silicon oxide film by a plasma CVD method is frequently used. For example, in the wiring structure of a semiconductor integrated circuit,
As shown in FIG. 1, a wiring (hereinafter abbreviated as Al wiring) 2 (a) and aluminum wiring (b) made of aluminum or an aluminum alloy and between the Al wiring 4 or the Al wiring 2
Between (a) and the Al wiring 2 (b), a silicon oxide film 3 is formed for the purpose of electrical insulation by a plasma CVD method.

【0003】以下に、上述の配線構造の形成に伴うシリ
コン酸化膜の従来の成膜方法を説明する。先ず、半導体
集積回路を作製するシリコンウエハの基板自体又はシリ
コン酸化膜上に、スパッタリング法により、Al合金を
厚さ500〜800nm堆積させ、次いでAl合金層上
にフォトレジスト膜を塗布する。フォトリソグラフィ処
理をフォトレジスト膜に施してエッチングマスクを形成
した後、プラズマエッチング法によりAl合金層のパタ
ーンニングを実施して、Al配線を形成する。Al合金
層のパターンニング終了後、不要となったフォトレジス
トを除去して、図1に示すように、Al配線2(a)及
びAl配線2(b)を形成し、次いでAl配線2(a)
及びAl配線2(b)上にプラズマCVD法によりシリ
コン酸化膜3を形成する。
Hereinafter, a conventional method for forming a silicon oxide film with the formation of the above-described wiring structure will be described. First, an Al alloy is deposited to a thickness of 500 to 800 nm on a silicon wafer substrate or a silicon oxide film for manufacturing a semiconductor integrated circuit by a sputtering method, and then a photoresist film is applied on the Al alloy layer. After performing a photolithography process on the photoresist film to form an etching mask, patterning of the Al alloy layer is performed by a plasma etching method to form an Al wiring. After the patterning of the Al alloy layer is completed, the unnecessary photoresist is removed to form the Al wiring 2 (a) and the Al wiring 2 (b) as shown in FIG. )
Then, a silicon oxide film 3 is formed on the Al wiring 2 (b) by a plasma CVD method.

【0004】[0004]

【発明が解決しようとする課題】しかし、上述した、プ
ラズマCVD法によりシリコン酸化膜を成膜する従来の
方法には、シリコン酸化膜の膜厚が、シリコン酸化膜成
膜前のシリコンウエハ表面状態、特にウエハの表面の有
機不純物汚れに依存して変動するという問題があって、
シリコン酸化膜の膜厚のウエハ面内均一性を向上させる
ことが難しかった。それは、半導体集積回路の作製過程
において、ウエハ表面に有機不純物が付着し、ウエハ上
に成膜するシリコン酸化膜の形成初期の成膜速度が、そ
の不純物により影響を受けて変動するため、ウエハに成
膜したシリコン酸化膜の膜厚に、ばらつきが生じるため
である。
However, in the above-mentioned conventional method of forming a silicon oxide film by the plasma CVD method, the thickness of the silicon oxide film is limited to the state of the surface of the silicon wafer before the formation of the silicon oxide film. In particular, there is a problem that it fluctuates depending on organic impurity contamination on the surface of the wafer,
It has been difficult to improve the in-plane uniformity of the thickness of the silicon oxide film. This is because in the process of manufacturing a semiconductor integrated circuit, organic impurities adhere to the wafer surface, and the initial film formation rate of a silicon oxide film formed on the wafer is affected by the impurities and fluctuates. This is because the thickness of the formed silicon oxide film varies.

【0005】ウエハ表面上の有機不純物を除去する方法
として、従来から、O2 またはCO 2 、N2 O、H2
等の酸素化合物ガスを使ったプラズマ処理を施して、ウ
エハ表面の有機不純物を除去するという、シリコン酸化
膜成膜前処理方法が、知られている。しかし、この方法
では、プラズマ中の電子、イオンが半導体集積回路中に
取り込まれ、半導体集積回路を帯電させ、動作不良を引
き起こすという問題があった。また、そのために、ウエ
ハ上に作製する半導体集積回路を損傷するという恐れも
あった。
Method for removing organic impurities on wafer surface
Conventionally, OTwoOr CO Two, NTwoO, HTwoO
Plasma treatment using an oxygen compound gas such as
Silicon oxidation to remove organic impurities on the surface of eha
A film formation pretreatment method is known. But this way
Now, the electrons and ions in the plasma are
And charge the semiconductor integrated circuit, causing malfunction.
There was a problem of getting up. Also, for that,
There is also a risk of damaging the semiconductor integrated circuit fabricated on c
there were.

【0006】そこで、本発明の目的は、プラズマ処理に
代わる方法によってウエハ表面を処理し、膜厚のウエハ
面内均一性が良好なシリコン酸化膜をプラズマCVD法
により成膜する方法を提供することである。
Accordingly, an object of the present invention is to provide a method of processing a wafer surface by a method instead of plasma processing, and forming a silicon oxide film having good uniformity of film thickness within the wafer surface by a plasma CVD method. It is.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るシリコン酸化膜の成膜方法は、ウエハ
の表面に原料ガスとしてTEOS(Tetra Ethoxy Silan)
ガス、O2 ガス、Heガスを含むガスを供給してプラズ
マCVD法によりシリコン酸化膜をウエハ上に成膜する
シリコン酸化膜の成膜方法において、シリコン酸化膜を
プラズマCVD法により成膜する前に、O2 雰囲気中で
ウエハに熱処理を施すことを特徴としている。
In order to achieve the above object, a method of forming a silicon oxide film according to the present invention comprises a method of forming a source gas on a surface of a wafer by using TEOS (Tetra Ethoxy Silan) as a source gas.
In a method of forming a silicon oxide film on a wafer by a plasma CVD method by supplying a gas containing a gas, an O 2 gas, and a He gas, before the silicon oxide film is formed by the plasma CVD method, In addition, a heat treatment is performed on the wafer in an O 2 atmosphere.

【0008】また、本発明に係る別のシリコン酸化膜の
成膜方法は、ウエハの表面に原料ガスとしてTEOS(T
etra Ethoxy Silan)ガス、O2 ガス、Heガスを含むガ
スを供給してプラズマCVD法によりシリコン酸化膜を
ウエハ上に成膜するシリコン酸化膜の成膜方法におい
て、シリコン酸化膜をプラズマCVD法により成膜する
前に、N2 O(亜酸化窒素)雰囲気中でウエハに熱処理
を施すことを特徴としている。
In another method of forming a silicon oxide film according to the present invention, a TEOS (TOS
(Etra Ethoxy Silan) A method of forming a silicon oxide film on a wafer by supplying a gas including an O 2 gas and a He gas to form a silicon oxide film on a wafer by a plasma CVD method. Before film formation, the wafer is subjected to a heat treatment in an N 2 O (nitrous oxide) atmosphere.

【0009】本発明方法では、シリコン酸化膜のプラズ
マCVD法による成膜前に、O2 雰囲気下又はN2 O雰
囲気下での熱処理によりウエハ面の有機不純物を酸化、
除去するので、シリコン酸化膜の成長初期の成膜速度が
ウエハ面内で均一となり、ウエハ上に形成するシリコン
酸化膜の膜厚均一性が良好になる。また、プラズマ処理
でなく熱処理でウエハ上の有機不純物除去を行うので、
従来のプラズマ処理のように、プラズマ中のイオン、電
子が半導体集積回路中に蓄積して、帯電することがな
く、ウエハ上に形成された半導体集積回路のプラズマに
よる損傷を防止できる。
In the method of the present invention, before the silicon oxide film is formed by the plasma CVD method, the organic impurities on the wafer surface are oxidized by heat treatment in an O 2 atmosphere or an N 2 O atmosphere.
Since the silicon oxide film is removed, the film formation rate in the initial stage of the growth of the silicon oxide film becomes uniform in the wafer surface, and the uniformity of the film thickness of the silicon oxide film formed on the wafer is improved. Also, since organic impurities on the wafer are removed by heat treatment instead of plasma treatment,
As in the conventional plasma processing, ions and electrons in the plasma are not accumulated in the semiconductor integrated circuit and are not charged, so that the semiconductor integrated circuit formed on the wafer can be prevented from being damaged by the plasma.

【0010】本発明方法では、ウエハの熱処理をシリコ
ン酸化膜の成膜チャンバと同一チャンバ内で行う。ま
た、ウエハの熱処理をO2 雰囲気中のO2 ガスの分圧、
又はN 2 O雰囲気中のN2 Oガスの分圧が250Torr以
上で行う。更には、ウエハの熱処理を350℃以上45
0℃以下の範囲の温度で行う。更には、ウエハの熱処理
を60秒以上300秒以下の範囲の熱処理時間で行う。
In the method of the present invention, the heat treatment of the wafer is performed by silicon.
This is performed in the same chamber as the oxide film formation chamber. Ma
Also, the heat treatment of the waferTwoO in the atmosphereTwoGas partial pressure,
Or N TwoN in O atmosphereTwoO gas partial pressure of 250 Torr or less
Do above. Furthermore, the heat treatment of the wafer is performed at
It is performed at a temperature in the range of 0 ° C. or less. Furthermore, heat treatment of the wafer
For a heat treatment time in the range from 60 seconds to 300 seconds.

【0011】本発明方法は、プラズマCVD法によりシ
リコン酸化膜を成膜する際、シリコン酸化膜を成膜する
前に、圧力(分圧)250Torr以上のO2 雰囲気又はN
2 O雰囲気中でウエハに350〜450℃の温度で熱処
理を施した後、シリコン酸化膜をプラズマCVD法によ
り成膜する。
According to the method of the present invention, when a silicon oxide film is formed by a plasma CVD method, before forming the silicon oxide film, an O 2 atmosphere or a N 2 atmosphere having a pressure (partial pressure) of 250 Torr or more is used.
After subjecting the wafer to heat treatment at a temperature of 350 to 450 ° C. in a 2 O atmosphere, a silicon oxide film is formed by a plasma CVD method.

【0012】半導体集積回路の製造過程では、図1に示
すように、基板又はシリコン酸化膜1上に形成されたA
l配線2(a)及びAl配線2(b)とAl配線4の
間、またはAl配線2(a)とAl配線2(b)間の電
気的絶縁を目的として、高周波プラズマCVD法により
シリコン酸化膜3を成膜することが多い。シリコン酸化
膜3を成膜する基板またはシリコン酸化膜1上には、半
導体集積回路の製造過程を経る間に、種々の有機不純物
が付着しており、その不純物によってシリコン酸化膜3
の形成初期の成膜速度が影響される。そのため、シリコ
ン酸化膜3のウエハ面内の膜厚均一性は、有機不純物に
依存してばらつきが生じる。そこで、本発明方法では、
圧力(分圧)250Torr以上のO2 雰囲気又はN2O雰
囲気中でウエハに所定温度の熱処理を施すことにより、
有機不純物を除去している。これにより、シリコン酸化
膜3の膜厚均一性を改善することができ、かつプラズマ
による半導体集積回路への悪影響を及ぼすこともない。
In a manufacturing process of a semiconductor integrated circuit, as shown in FIG.
For the purpose of electrical insulation between the 1 wiring 2 (a) and the Al wiring 2 (b) and the Al wiring 4 or between the Al wiring 2 (a) and the Al wiring 2 (b), silicon oxide is applied by a high-frequency plasma CVD method. The film 3 is often formed. Various organic impurities adhere to the substrate or the silicon oxide film 1 on which the silicon oxide film 3 is formed during the manufacturing process of the semiconductor integrated circuit.
Is affected by the initial film formation speed. Therefore, the thickness uniformity of the silicon oxide film 3 in the wafer surface varies depending on the organic impurities. Therefore, in the method of the present invention,
By subjecting the wafer to heat treatment at a predetermined temperature in an O 2 atmosphere or a N 2 O atmosphere at a pressure (partial pressure) of 250 Torr or more,
Organic impurities have been removed. Thereby, the uniformity of the thickness of the silicon oxide film 3 can be improved, and the plasma does not adversely affect the semiconductor integrated circuit.

【0013】[0013]

【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例1 本実施形態例は、本発明に係るシリコン酸化膜の成膜方
法の実施形態の一例であって、図2は本実施形態例のシ
リコン酸化膜の成膜方法を実施する装置の構成を示すフ
ローシートである。先ず、図2を参照して、本実施形態
例の方法を実施するプラズマCVD成膜装置の構成を説
明する。プラズマCVD成膜装置20は、図2に示すよ
うに、プラズマを発生させてシリコン酸化膜をウエハ上
に成膜する成膜チャンバ29と、成膜チャンバ29の電
極間に高周波電圧を印加する高周波発振機構24、25
と、成膜チャンバ29に種々のガスを供給するガス供給
系と、成膜チャンバ29を排気する排気系とを備えてい
る。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Embodiment 1 This embodiment is an example of an embodiment of a method for forming a silicon oxide film according to the present invention, and FIG. 2 shows an apparatus for performing the method for forming a silicon oxide film according to this embodiment. It is a flow sheet showing a configuration. First, with reference to FIG. 2, the configuration of a plasma CVD film forming apparatus that performs the method of the present embodiment will be described. As shown in FIG. 2, the plasma CVD film forming apparatus 20 includes a film forming chamber 29 for generating a plasma to form a silicon oxide film on a wafer, and a high frequency for applying a high frequency voltage between the electrodes of the film forming chamber 29. Oscillation mechanisms 24, 25
A gas supply system for supplying various gases to the film formation chamber 29; and an exhaust system for exhausting the film formation chamber 29.

【0014】成膜チャンバ29は、半導体集積回路を作
製するウエハ21を載置させるサセプター22を下部
に、上部にガス供給部23を備えている。サセプター2
2は加熱手段を有しており、ウエハ21を一定温度に維
持することができる。原料となるガスは、ウエハ21の
上部にあるガス供給部23より成膜チャンバ29内に供
給される。
The film forming chamber 29 has a susceptor 22 on which a wafer 21 for manufacturing a semiconductor integrated circuit is mounted, and a gas supply unit 23 on the upper part. Susceptor 2
Reference numeral 2 has a heating means, and can maintain the wafer 21 at a constant temperature. A gas serving as a raw material is supplied into a film forming chamber 29 from a gas supply unit 23 above the wafer 21.

【0015】サセプター22およびガス供給部23は、
導電性の材料により形成され、それぞれ、下部電極及び
上部電極として機能する。サセプター22およびガス供
給部23の電極間に、高周波発振機構24、25によっ
て高周波電圧を印加することにより、成膜チャンバ29
内の原料ガス分子が励起され、プラズマが生成される。
励起され活性化した原料ガス分子は、ウエハ21上に固
着し、ウエハ21上に薄膜が形成される。高周波電圧
は、高周波発振機24にて発振され、複合器25を介し
て電極間に印加される。
The susceptor 22 and the gas supply unit 23
It is formed of a conductive material and functions as a lower electrode and an upper electrode, respectively. By applying a high-frequency voltage between the electrodes of the susceptor 22 and the gas supply unit 23 by the high-frequency oscillation mechanisms 24 and 25, the film forming chamber 29 is formed.
The source gas molecules inside are excited to generate plasma.
The excited and activated source gas molecules are fixed on the wafer 21, and a thin film is formed on the wafer 21. The high-frequency voltage is oscillated by a high-frequency oscillator 24 and applied between the electrodes via a composite device 25.

【0016】成膜チャンバ29には、排気口26が設置
され、その先に接続された真空排気装置27によって真
空排気される。排気口26にはバルブ28が設置されて
おり、バルブ28のバルブ開度を調節することによっ
て、成膜チャンバ29内の圧力を調整し、所定の圧力に
保持することができる。ガス供給部23には、O2
ス、原料ガス、不活性ガス及びN2 Oガスが、それぞ
れ、O2 ガスソース30、原料ガスソース31、不活性
ガスソース32及びN2 Oガスソース33からマスフロ
ーコントローラーを介して接続されており、ガス供給部
23に所望のガスが供給される。
An exhaust port 26 is provided in the film forming chamber 29, and is evacuated by a vacuum exhaust device 27 connected to the exhaust port 26. The exhaust port 26 is provided with a valve 28. By adjusting the valve opening of the valve 28, the pressure in the film forming chamber 29 can be adjusted and maintained at a predetermined pressure. O 2 gas, source gas, inert gas, and N 2 O gas are supplied to the gas supply unit 23 from the O 2 gas source 30, the source gas source 31, the inert gas source 32, and the N 2 O gas source 33, respectively. A desired gas is supplied to the gas supply unit 23 via a mass flow controller.

【0017】次に、図1及び図2を参照して、プラズマ
成膜装置10の動作を説明する。本実施形態例では、図
1に示すように、Al配線2(a)及びAl配線2
(b)上にシリコン酸化膜3を成膜する。先ず、ウエハ
の基板又はシリコン酸化膜1上に、スパッタリング法に
よりAl合金を厚さ500〜800nm堆積させ、次い
でフォトレジスト膜を塗布する。フォトレジスト膜にフ
ォトリソグラフィ処理を施してパターニングを行い、エ
ッチングマスクを形成する。エッチングマスクを使って
プラズマエッチング法によりAl合金層のパターニング
を実施し、続いてエッチングマスクを除去して、図1に
示すように、Al配線2(a)及びAl配線2(b)を
基板又はシリコン酸化膜1上に形成する。
Next, the operation of the plasma film forming apparatus 10 will be described with reference to FIGS. In the present embodiment, as shown in FIG. 1, the Al wiring 2 (a) and the Al wiring 2
(B) A silicon oxide film 3 is formed thereon. First, an Al alloy is deposited to a thickness of 500 to 800 nm on the wafer substrate or the silicon oxide film 1 by a sputtering method, and then a photoresist film is applied. Photolithography is performed on the photoresist film to perform patterning, thereby forming an etching mask. The Al alloy layer is patterned by a plasma etching method using an etching mask, and then the etching mask is removed. As shown in FIG. 1, the Al wiring 2 (a) and the Al wiring 2 (b) are It is formed on the silicon oxide film 1.

【0018】次いで、図2に示すように、プラズマ成膜
装置10の成膜チャンバ29内のサセプタ22上に、上
述の工程を経て、基板又はシリコン酸化膜1上にAl配
線2(a)及びAl配線2(b)が形成されたウエハ2
1を移載する。このとき、成膜チャンバ29は、排気口
26の先に設置されたバルブ28のバルブ開度を調節し
て、成膜チャンバ29内の圧力を0.005Torr以下に
保持しておく。
Next, as shown in FIG. 2, on the susceptor 22 in the film forming chamber 29 of the plasma film forming apparatus 10, the Al wiring 2 (a) and the Al wiring 2 (a) are formed on the substrate or the silicon oxide film 1 through the above-described steps. Wafer 2 on which Al wiring 2 (b) is formed
Transfer 1 At this time, the pressure in the film forming chamber 29 is maintained at 0.005 Torr or less by adjusting the valve opening of the valve 28 provided at the tip of the exhaust port 26.

【0019】サセプター22は、350℃〜450℃の
範囲の温度に保持されている。サセプター22上にウエ
ハ21を載置した後、ガス供給部23よりO2 ガスを成
膜チャンバ29内に供給する。このとき、O2 ガスソー
ス30からのO2 ガスの流量をマスフローコントローラ
ー(MFC)により800sccm〜2000sccmの流量範
囲に制御する。また、排気口26の先に設置されたバル
ブ28のバルブ開度を調節することにより、成膜チャン
バ29内のO2 ガスの分圧を250Torr以上に保持す
る。
The susceptor 22 is maintained at a temperature in the range of 350.degree. After the wafer 21 is placed on the susceptor 22, O 2 gas is supplied from the gas supply unit 23 into the film forming chamber 29. At this time, the flow rate of the O 2 gas from the O 2 gas source 30 is controlled by a mass flow controller (MFC) to a flow rate range of 800 sccm to 2000 sccm. The partial pressure of the O 2 gas in the film forming chamber 29 is maintained at 250 Torr or more by adjusting the valve opening of the valve 28 provided at the end of the exhaust port 26.

【0020】350℃〜450℃の範囲の温度および2
50Torr圧力以上の条件で、成膜チャンバ29内にウエ
ハ21を60秒〜300秒間の範囲の時間、維持する。
次いで、O2 ガスの供給を一時停止し、バルブ28のバ
ルブ開度を調節することにより、成膜チャンバ29内の
圧力が0.005Torr以下になるように、成膜チャンバ
29を真空排気する。その後、原料ガス、O2 ガス、不
活性ガスをガス供給部23から導入し、成膜チャンバ2
9内の圧力を2.0〜5.0Torrに制御した後、高周波
電圧を印加し、プラズマCVD法によりシリコン酸化膜
の成膜工程に移行する。
A temperature in the range 350 ° C. to 450 ° C. and 2
The wafer 21 is maintained in the film forming chamber 29 at a pressure of 50 Torr or more for a time in a range of 60 seconds to 300 seconds.
Next, the supply of the O 2 gas is temporarily stopped, and the film forming chamber 29 is evacuated by adjusting the valve opening of the valve 28 so that the pressure in the film forming chamber 29 becomes 0.005 Torr or less. Thereafter, a source gas, an O 2 gas, and an inert gas are introduced from the gas supply unit 23, and the film forming chamber 2
After controlling the pressure in 9 to 2.0 to 5.0 Torr, a high frequency voltage is applied, and the process shifts to a silicon oxide film forming process by a plasma CVD method.

【0021】シリコン酸化膜の成膜工程では、原料ガス
として、それぞれマスフローコントローラーで流量制御
し、TEOSガスを流量100〜300sccm、O2 ガス
を流量600〜1500sccm、キャリアガスとしてHe
ガスを100〜400sccmを成膜チャンバ29の直前で
混合した後、成膜チャンバ29内に供給する。
In the step of forming a silicon oxide film, the flow rates of the source gases are respectively controlled by a mass flow controller, the flow rate of a TEOS gas is 100 to 300 sccm, the flow rate of an O 2 gas is 600 to 1500 sccm, and the flow rate of a carrier gas is He.
The gas is mixed with 100 to 400 sccm immediately before the film forming chamber 29 and then supplied into the film forming chamber 29.

【0022】原料ガスの供給と同時に、13.56MH
zおよび250〜450KHzの周波数をもつ高周波電
圧を高周波発振機24で発振させ、成膜チャンバ29の
直前の複合器25で複合し、サセプター22およびガス
供給部23間に印加する。このとき、高周波の電力は0
〜1000Wまで可変である。印加された高周波によ
り、ガス供給部23より導入された原料ガス分子は、励
起され、プラズマが生成する。励起されて活性化された
原料ガス分子は、ウエハ21表面に固着し、シリコン酸
化膜が形成される。シリコン酸化膜を形成した後、ウエ
ハ21を成膜チャンバ29から外に搬出する。
At the same time as supplying the raw material gas, 13.56 MH
A high frequency voltage having a frequency of z and a frequency of 250 to 450 KHz is oscillated by a high frequency oscillator 24, combined by a combiner 25 immediately before a film forming chamber 29, and applied between a susceptor 22 and a gas supply unit 23. At this time, the high frequency power is 0
Variable up to 1000W. The source gas molecules introduced from the gas supply unit 23 are excited by the applied high frequency, and plasma is generated. The excited and activated source gas molecules are fixed on the surface of the wafer 21 to form a silicon oxide film. After forming the silicon oxide film, the wafer 21 is carried out of the film forming chamber 29.

【0023】本実施形態例のシリコン酸化膜の成膜方法
の第1の効果は、ウエハ上に形成するシリコン酸化膜の
膜厚均一性が、改善されることである。シリコン酸化膜
の成膜前のウエハ表面に付着した有機不純物が、O2
囲気下での熱処理により酸化、除去するので、シリコン
酸化膜の成長初期の成膜速度が、ウエハ面内で均一とな
るからである。第2の効果は、ウエハ上に形成された半
導体集積回路のプラズマによる損傷を防止できることで
ある。ウエハ上の有機不純物除去をプラズマ処理でなく
熱処理で行うので、従来のプラズマ処理のように、プラ
ズマ中のイオン、電子が半導体集積回路中に蓄積して、
帯電することがないからである。
The first effect of the method for forming a silicon oxide film of this embodiment is that the uniformity of the thickness of the silicon oxide film formed on the wafer is improved. Organic impurities attached to the wafer surface before the formation of the silicon oxide film are oxidized and removed by a heat treatment in an O 2 atmosphere, so that the film formation rate in the initial growth of the silicon oxide film becomes uniform within the wafer surface. Because. The second effect is that the semiconductor integrated circuit formed on the wafer can be prevented from being damaged by plasma. Since the removal of organic impurities on the wafer is performed not by plasma processing but by heat treatment, ions and electrons in the plasma accumulate in the semiconductor integrated circuit as in conventional plasma processing.
This is because there is no charge.

【0024】実施形態例2 本実施形態例は、実施形態例1で使用したプラズマCV
D成膜装置20を使ってシリコン酸化膜をウエハ上に成
膜する際に、本発明に係るシリコン酸化膜の成膜方法を
適用した実施形態の別の例である。先ず、実施形態例1
と同様にして、図1に示すように、Al配線2(a)及
びAl配線2(b)を基板又はシリコン酸化膜1上に形
成する。
Embodiment 2 The present embodiment is an embodiment of the plasma CV used in Embodiment 1.
This is another example of the embodiment in which the method for forming a silicon oxide film according to the present invention is applied when a silicon oxide film is formed on a wafer using the D film forming apparatus 20. First, Embodiment 1
Similarly, as shown in FIG. 1, an Al wiring 2 (a) and an Al wiring 2 (b) are formed on the substrate or the silicon oxide film 1.

【0025】次いで、図2に示すように、プラズマ成膜
装置10の成膜チャンバ29内のサセプタ22上に、上
述の工程を経て、基板又はシリコン酸化膜1上にAl配
線2(a)及びAl配線2(b)が形成されたウエハ2
1を移載する。このとき、成膜チャンバ29は、排気口
26の先に設置されたバルブ28のバルブ開度を調節し
て、成膜チャンバ29内の圧力を0.005Torr以下に
保持しておく。
Next, as shown in FIG. 2, the Al wiring 2 (a) and the Al wiring 2 (a) are formed on the substrate or the silicon oxide film 1 on the susceptor 22 in the film forming chamber 29 of the plasma film forming apparatus 10 through the above-described steps. Wafer 2 on which Al wiring 2 (b) is formed
Transfer 1 At this time, the pressure in the film forming chamber 29 is maintained at 0.005 Torr or less by adjusting the valve opening of the valve 28 provided at the tip of the exhaust port 26.

【0026】サセプター22は、350℃〜450℃の
範囲の温度に保持されている。サセプター22上にウエ
ハ21を載置した後、ガス供給部23よりN2 Oガスを
チャンバ内に供給する。このとき、N2 Oガスソース3
3からのN2 Oガスの流量をマスフローコントローラー
(MFC)により500sccm〜3000sccmの流量範囲
で制御する。また、排気口26の先に設置されたバルブ
28のバルブ開度を調節することにより、成膜チャンバ
29内のO2 ガスの分圧を250Torr以上に保持する。
The susceptor 22 is maintained at a temperature in the range of 350.degree. After placing the wafer 21 on the susceptor 22, N 2 O gas is supplied from the gas supply unit 23 into the chamber. At this time, the N 2 O gas source 3
The flow rate of the N 2 O gas from Step 3 is controlled by a mass flow controller (MFC) in a flow rate range of 500 sccm to 3000 sccm. The partial pressure of the O 2 gas in the film forming chamber 29 is maintained at 250 Torr or more by adjusting the valve opening of the valve 28 provided at the end of the exhaust port 26.

【0027】350℃〜450℃の範囲の温度および2
50Torr圧力以上の条件で、成膜チャンバ29内にウエ
ハ21を60秒〜300秒間の範囲の時間、維持する。
次いで、N2 Oガスの供給を一時停止し、バルブ28の
バルブ開度を調節することにより、成膜チャンバ29内
の圧力が0.005Torr以下になるように、成膜チャン
バ29を真空排気する。その後、原料ガス、O2 ガス、
不活性ガスをガス供給部23から導入し、成膜チャンバ
29内の圧力を2.0〜5.0Torrに制御した後、高周
波電圧を印加し、プラズマCVD法によりシリコン酸化
膜の成膜工程に移行する。
Temperature in the range of 350 ° C. to 450 ° C. and 2
The wafer 21 is maintained in the film forming chamber 29 at a pressure of 50 Torr or more for a time in a range of 60 to 300 seconds.
Next, the supply of the N 2 O gas is temporarily stopped, and the film forming chamber 29 is evacuated by adjusting the valve opening of the valve 28 so that the pressure in the film forming chamber 29 becomes 0.005 Torr or less. . Then, the raw material gas, O 2 gas,
After an inert gas is introduced from the gas supply unit 23 and the pressure in the film forming chamber 29 is controlled at 2.0 to 5.0 Torr, a high frequency voltage is applied, and the process proceeds to the step of forming a silicon oxide film by plasma CVD. Transition.

【0028】シリコン酸化膜の成膜工程では、原料ガス
として、それぞれマスフローコントローラーで流量制御
し、TEOSガスを流量100〜300sccm、O2 ガス
を流量600〜1500sccm、キャリアガスとしてHe
ガスを100〜400sccmを成膜チャンバ29の直前で
混合した後、成膜チャンバ29内に供給する。
In the step of forming the silicon oxide film, the flow rates of the source gases are respectively controlled by a mass flow controller, the flow rate of the TEOS gas is 100 to 300 sccm, the flow rate of the O 2 gas is 600 to 1500 sccm, and the flow rate of the carrier gas is He.
The gas is mixed with 100 to 400 sccm immediately before the film forming chamber 29 and then supplied into the film forming chamber 29.

【0029】原料ガスの供給と同時に、13.56MH
zおよび250〜450KHzの周波数をもつ高周波電
圧を高周波発振機24で発振させ、成膜チャンバ29の
直前の複合器25で複合し、サセプター22およびガス
供給部23間に印加する。このとき、高周波の電力は0
〜1000Wまで可変である。印加された高周波によ
り、ガス供給部23より導入された原料ガス分子は、励
起され、プラズマが生成する。励起されて活性化された
原料ガス分子は、ウエハ21表面に固着し、シリコン酸
化膜が形成される。シリコン酸化膜を形成した後、ウエ
ハ21を成膜チャンバ29から外に搬出する。
At the same time as supplying the raw material gas, 13.56 MH
A high frequency voltage having z and a frequency of 250 to 450 KHz is oscillated by a high frequency oscillator 24, combined by a complex device 25 immediately before a film forming chamber 29, and applied between a susceptor 22 and a gas supply unit 23. At this time, the high frequency power is 0
Variable up to 1000W. The source gas molecules introduced from the gas supply unit 23 are excited by the applied high frequency, and plasma is generated. The excited and activated source gas molecules are fixed on the surface of the wafer 21 to form a silicon oxide film. After forming the silicon oxide film, the wafer 21 is carried out of the film forming chamber 29.

【0030】本発明方法を評価するために、実施形態例
1及び実施形態例2の方法に従って、O2 ガス雰囲気中
で熱処理した後、プラズマCVD法により成膜したシリ
コン酸化膜の膜厚均一性と、O2 ガス雰囲気中での熱処
理を行うことなく、プラズマCVD法により成膜したシ
リコン酸化膜の膜厚均一性とを比較し、その結果を図3
に示した。図3から判る通り、O2 ガス雰囲気中で熱処
理を行ったときの膜厚均一性は、O2 ガス雰囲気中で熱
処理を行わなかったときの膜厚均一性に比べて、著しく
良好である。
In order to evaluate the method of the present invention, the film thickness uniformity of the silicon oxide film formed by the plasma CVD method after heat treatment in an O 2 gas atmosphere according to the method of the first and second embodiments. And the film thickness uniformity of the silicon oxide film formed by the plasma CVD method without performing the heat treatment in the O 2 gas atmosphere.
It was shown to. As it can be seen from FIG. 3, the film thickness uniformity when subjected to heat treatment in O 2 gas atmosphere, as compared with the film thickness uniformity when not heat-treated in an O 2 gas atmosphere, are significantly better.

【0031】[0031]

【発明の効果】本発明の構成によれば、プラズマCVD
法によるシリコン酸化膜の成膜前に、O2 雰囲気下又は
2 O雰囲気下での熱処理によりウエハ面の有機不純物
を酸化、除去するので、シリコン酸化膜の成長初期の成
膜速度が、ウエハ面内で均一となり、ウエハ上に形成す
るシリコン酸化膜の膜厚均一性が良好になる。また、ウ
エハ上の有機不純物除去をプラズマ処理でなく熱処理で
行うので、従来のプラズマ処理のように、プラズマ中の
イオン、電子が半導体集積回路中に蓄積して、帯電する
ことがなく、ウエハ上に形成された半導体集積回路のプ
ラズマによる損傷を防止できる。
According to the structure of the present invention, plasma CVD
Before the formation of the silicon oxide film by the method, the organic impurities on the wafer surface are oxidized and removed by a heat treatment in an O 2 atmosphere or an N 2 O atmosphere. The surface becomes uniform, and the uniformity of the thickness of the silicon oxide film formed on the wafer is improved. Also, since the removal of organic impurities on the wafer is performed by heat treatment instead of plasma treatment, ions and electrons in the plasma are not accumulated in the semiconductor integrated circuit and charged on the wafer, unlike conventional plasma treatment. Damage to the semiconductor integrated circuit formed by the plasma can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】シリコン酸化膜を形成するウエハの断面図であ
る。
FIG. 1 is a sectional view of a wafer on which a silicon oxide film is formed.

【図2】プラズマCVD成膜装置の構成を示すフローシ
ートである。
FIG. 2 is a flow sheet showing a configuration of a plasma CVD film forming apparatus.

【図3】O2 ガス雰囲気中で熱処理を行ったときの膜厚
均一性と、O2 ガス雰囲気中で熱処理を行わなかったと
きの膜厚均一性との比較を示すグラフである。
[3] and the film thickness uniformity when subjected to heat treatment in O 2 gas atmosphere is a graph showing a comparison of the film thickness uniformity when not heat-treated in an O 2 gas atmosphere.

【符号の説明】[Explanation of symbols]

1 基板またはシリコン酸化膜 2(a)、2(b) Al配線 3 シリコン酸化膜 4 Al配線 20 プラズマCVD成膜装置 21 ウエハ 22 サセプター 23 原料ガス供給部 24 高周波発振機 25 複合器 26 排気口 27 真空排気装置 28 バルブ 29 成膜チャンバ 30 O2 ガスソース 31 原料ガスソース 32 不活性ガスソース 33 N2 OガスソースDESCRIPTION OF SYMBOLS 1 Substrate or silicon oxide film 2 (a), 2 (b) Al wiring 3 Silicon oxide film 4 Al wiring 20 Plasma CVD film-forming apparatus 21 Wafer 22 Susceptor 23 Source gas supply unit 24 High frequency oscillator 25 Composite device 26 Exhaust port 27 Vacuum exhaust device 28 Valve 29 Film forming chamber 30 O 2 gas source 31 Raw material gas source 32 Inert gas source 33 N 2 O gas source

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 原料ガスとしてTEOSガス、O2
ス、Heガスを含むガスを成膜チャンバに供給してプラ
ズマCVD法によりシリコン酸化膜をウエハ上に成膜す
るシリコン酸化膜の成膜方法において、 シリコン酸化膜をプラズマCVD法により成膜する前
に、N2 O(亜酸化窒素)雰囲気中でウエハに熱処理を
施すことを特徴とするシリコン酸化膜の成膜方法。
1. A method for forming a silicon oxide film on a wafer by supplying a gas containing a TEOS gas, an O 2 gas, and a He gas as a source gas to a film forming chamber and forming a silicon oxide film on a wafer by a plasma CVD method. A method for forming a silicon oxide film, comprising: performing a heat treatment on a wafer in an N 2 O (nitrous oxide) atmosphere before forming the silicon oxide film by a plasma CVD method.
【請求項2】 シリコン酸化膜を成膜する成膜チャンバ
と同一チャンバ内でウエハに熱処理を施すことを特徴と
する請求項1に記載のシリコン酸化膜の成膜方法。
2. A method of forming a silicon oxide film according to claim 1, characterized in that the heat treatment to the wafer in a deposition chamber of the same chamber for depositing the silicon oxide film.
【請求項3】 2 O雰囲気中のN2 Oガスの分圧が2
50Torr以上でウエハの熱処理を行うことを特徴とする
請求項1又は2に記載のシリコン酸化膜の成膜方法。
Wherein the partial pressure of N 2 O gas in N 2 O atmosphere 2
3. The method for forming a silicon oxide film according to claim 1, wherein the heat treatment of the wafer is performed at 50 Torr or more.
【請求項4】 ウエハの熱処理を350℃以上450℃
以下の範囲の温度で行うことを特徴とする請求項1から
のうちのいずれか1項に記載のシリコン酸化膜の成膜
方法。
4. A heat treatment of the wafer is performed at 350 ° C. or more and 450 ° C.
2. The method according to claim 1, wherein the heating is performed at a temperature in the following range.
4. The method for forming a silicon oxide film according to any one of 3 .
【請求項5】 ウエハの熱処理を60秒以上300秒以
下の範囲の熱処理時間で行うことを特徴とする請求項1
からのうちのいずれか1項に記載のシリコン酸化膜の
成膜方法。
5. The heat treatment of a wafer is performed for a heat treatment time in a range of 60 seconds or more and 300 seconds or less.
5. The method for forming a silicon oxide film according to any one of items 4 to 4 .
【請求項6】 集積回路が形成されているウエハ上にシ
リコン酸化膜を成膜することを特徴とする請求項1から
のうちのいずれか1項に記載のシリコン酸化膜の成膜
方法。
6. The method according to claim 1, wherein a silicon oxide film is formed on a wafer on which the integrated circuit is formed.
6. The method for forming a silicon oxide film according to any one of the items 5 .
JP36988798A 1998-12-25 1998-12-25 Method of forming silicon oxide film Expired - Fee Related JP3235095B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36988798A JP3235095B2 (en) 1998-12-25 1998-12-25 Method of forming silicon oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36988798A JP3235095B2 (en) 1998-12-25 1998-12-25 Method of forming silicon oxide film

Publications (2)

Publication Number Publication Date
JP2000195858A JP2000195858A (en) 2000-07-14
JP3235095B2 true JP3235095B2 (en) 2001-12-04

Family

ID=18495563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36988798A Expired - Fee Related JP3235095B2 (en) 1998-12-25 1998-12-25 Method of forming silicon oxide film

Country Status (1)

Country Link
JP (1) JP3235095B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521302B1 (en) * 2000-09-26 2003-02-18 Applied Materials, Inc. Method of reducing plasma-induced damage
US6716740B2 (en) * 2001-10-09 2004-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for depositing silicon oxide incorporating an outgassing step

Also Published As

Publication number Publication date
JP2000195858A (en) 2000-07-14

Similar Documents

Publication Publication Date Title
US6392350B1 (en) Plasma processing method
EP0630990B1 (en) Method of limiting sticking of body to a susceptor in a deposition treatment
US20100221895A1 (en) Surface treatment apparatus and surface treatment method
JP7522931B2 (en) Method for producing oxide thin film
JPH10340857A (en) Manufacture of semiconductor device and semiconductor manufacturing apparatus
US9177781B2 (en) Plasma processing method and manufacturing method of semiconductor device
JP3013455B2 (en) Plasma chemical vapor deposition of tantalum oxide films
JP3046643B2 (en) Method for manufacturing semiconductor device
JP4504684B2 (en) Etching method
JP3257356B2 (en) Vapor phase growth apparatus, vapor phase growth method, and cleaning method for vapor phase growth apparatus
JP3235095B2 (en) Method of forming silicon oxide film
JPH11224858A (en) Cleaning method for cvd apparatus
JP3529466B2 (en) Thin film formation method
JP2553590B2 (en) Method and apparatus for selectively depositing metal
JP2000195851A (en) Plasma processor and plasma processing method
JPH10270434A (en) Semiconductor wafer cleaning method for oxide film forming method
JP2003007674A (en) Method of manufacturing semiconductor device
JPS6053013A (en) Thin film forming equipment
JP3754157B2 (en) Plasma processing method and plasma processing apparatus
KR102653253B1 (en) Substrate processing method and substrate processing apparatus
JP5727853B2 (en) Plasma generation method
JPH03107480A (en) Plasma treating device
JP4570186B2 (en) Plasma cleaning method
JPH10189535A (en) Manufacture of semiconductor device
JPS6353929A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees