JP3222453B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3222453B2
JP3222453B2 JP27905289A JP27905289A JP3222453B2 JP 3222453 B2 JP3222453 B2 JP 3222453B2 JP 27905289 A JP27905289 A JP 27905289A JP 27905289 A JP27905289 A JP 27905289A JP 3222453 B2 JP3222453 B2 JP 3222453B2
Authority
JP
Japan
Prior art keywords
etching
metal silicide
film
gas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27905289A
Other languages
Japanese (ja)
Other versions
JPH03141641A (en
Inventor
哲也 辰巳
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27905289A priority Critical patent/JP3222453B2/en
Publication of JPH03141641A publication Critical patent/JPH03141641A/en
Application granted granted Critical
Publication of JP3222453B2 publication Critical patent/JP3222453B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にそのエ
ッチング工程を改良した半導体装置の製造方法に関する
ものである。本発明は、高融点金属シリサイドをエッチ
ングする工程を有する半導体装置の製造について汎用す
ることができ、例えばゲート構造としていわゆる高融点
金属ポリサイド構造を有する半導体装置の製造の際など
に利用することができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device with an improved etching process. INDUSTRIAL APPLICABILITY The present invention can be generally used for manufacturing a semiconductor device having a step of etching a high melting point metal silicide, and can be used, for example, in manufacturing a semiconductor device having a so-called high melting point metal polycide structure as a gate structure. .

〔発明の概要〕[Summary of the Invention]

本発明は、半導体装置の製造方法において、純臭化水
素ガス、または臭化水素に希ガスを混合したガス系、ま
たはこれらにN2又はO2を混合したガス系を用いて、高融
点金属シリサイドのエッチングを行うことによって、含
フッ素炭素化水素系化合物の如き有害なガスを用いる必
要なく、形状の良好なエッチングを安定して達成できる
ようにしたものである。
The present invention provides a method of manufacturing a semiconductor device, using pure hydrogen bromide gas or gas system was mixed rare gas hydrogen bromide or a gas-based mixed with N 2 or O 2 to, refractory metal By performing the silicide etching, it is possible to stably achieve etching with a good shape without using a harmful gas such as a fluorinated hydrocarbon compound.

〔従来の技術及びその問題点〕[Conventional technology and its problems]

半導体装置の製造の際に、高融点金属シリサイドをエ
ッチングする工程を有する技術が行われている。例え
ば、LSI等の集積回路の高速化の要請から、ゲート材料
として、金属シリサイドが用いられるようになってい
る。金属シリサイドはポリシリコンより抵抗値が約1桁
小さいので、高速化に有利だからである。金属シリサイ
ドがゲート材料として用いられる場合、下地のゲート絶
縁膜との反応性が問題になるときは、ポリシリコン上に
金属シリサイドを重ねたいわゆるポリサイド構造として
使用されることが多い。
2. Description of the Related Art When manufacturing a semiconductor device, a technique including a step of etching a high-melting-point metal silicide is used. For example, metal silicide has been used as a gate material due to a demand for higher speed of an integrated circuit such as an LSI. This is because metal silicide has a resistance value about one digit smaller than that of polysilicon, and is therefore advantageous for speeding up. When metal silicide is used as a gate material and the reactivity with the underlying gate insulating film becomes a problem, it is often used as a so-called polycide structure in which metal silicide is stacked on polysilicon.

このように金属シリサイドを用いる半導体装置の製造
の際には、該金属シリサイドエッチング加工する必要が
出て来る。従来より金属シリサイドのエッチング技術に
ついては、様々の方法が開発実用化されている。中でも
現在主流となっているのは、フッ素置換炭化水素ガス、
即ちフロンないしフレオンと称されるいわゆるフロン系
ガス(フロンF 113等)をエッチングガスとして用いる
方法である。しかしフロン系ガスはオゾン層破壊などの
環境問題を招き、いわゆる『フロン規制』の問題から、
将来使用できなくなるのは確実である。このような状況
であるから、金属シリサイドの異方性加工、例えばポリ
サイド構造のゲート材料をエッチングするのに、フロン
系ガス以外のガス系でそのエッチング加工を行える技術
の早急な開発が切望されている。
As described above, when manufacturing a semiconductor device using metal silicide, it is necessary to perform the metal silicide etching process. Conventionally, various methods have been developed and put into practical use for metal silicide etching techniques. Among them, currently the mainstream is fluorinated hydrocarbon gas,
That is, a method using a so-called Freon-based gas (Freon F113 or the like) called Freon or Freon as an etching gas. However, CFC-based gases cause environmental problems such as depletion of the ozone layer.
It is certain that it will not be usable in the future. Under such circumstances, there is an urgent need for anisotropic processing of metal silicide, for example, for etching a gate material having a polycide structure, a technique capable of performing the etching processing using a gas system other than a chlorofluorocarbon-based gas. I have.

本出願人はこの点について鋭意各種の研究開発を進め
ているが、ガス系によっては、被エッチング面積の大小
による反応生成物の量の変化にエッチング形状が左右さ
れて異方性加工が所望どおり進まない問題があるなど、
必ずしも新規なエッチングガス系の開発は容易ではな
い。
The present applicant has been diligently conducting various research and development on this point, but depending on the gas system, the etching shape is affected by the change in the amount of reaction products due to the size of the area to be etched, and anisotropic processing is as desired. There are problems that do not progress,
It is not always easy to develop a new etching gas system.

特に金属シリサイドの下地にポリシリコンが存在する
ポリサイド構造では、エッチングに対する挙動の異なる
2つの材料を加工しなければならず、反応生成物の蒸気
圧の違い等から金属シリサイド/ポリシリコン間でエッ
チングガスや条件を切り換えなければならないことも多
い。金属ポリサイド構造、特にタングステンポリサイド
構造のマイクロ波プラズマエッチング技術については、
「月刊Semiconductor World」1989年10月号の126〜130
頁に記載があるが、ここで用いているエッチングガス
も、C2Cl3F3、C2ClF5、などの含フッ素ガスであり、有
害ガスの問題を解決するものではない。
In particular, in a polycide structure in which polysilicon is present under the metal silicide, two materials having different etching behaviors must be processed, and an etching gas between the metal silicide and polysilicon must be processed due to a difference in vapor pressure of a reaction product. Often, it is necessary to switch between conditions. For microwave plasma etching technology of metal polycide structure, especially tungsten polycide structure,
Monthly Semiconductor World, October 1989, 126-130
Although described on the page, the etching gas used here is also a fluorine-containing gas such as C 2 Cl 3 F 3 and C 2 ClF 5 , and does not solve the problem of the harmful gas.

一方、ポリシリコンのエッチングの従来技術として、
臭化水素ガス利用のRIE技術を示す文献がある(Moritak
a Nakamura他「Variable Profile poly−Si Etching
with Low Temperature RIE and HBr gas」、1988 DRY P
ROCESS SYMPOSIUM、II−5、予稿集58〜63頁)。しかし
この文献には、高融点金属シリサイドのエッチングへの
適用性は言及されていない。この文献の技術では、例え
ば加速電圧等の制御などへの考慮まで至らなかったた
め、シリサイドへの利用が考えられなかったものと推定
される。とりわけ、高融点金属ポリサイド構造への適用
の可能性は、全く示唆されていない。単にこの文献に示
される技術を高融点金属シリサイドのエッチングに用い
たとしても、エッチング形状の良好性や、エッチングの
安定性で問題がある。
On the other hand, as a conventional technique for etching polysilicon,
There are documents showing RIE technology using hydrogen bromide gas (Moritak
a Nakamura et al. `` Variable Profile poly-Si Etching
with Low Temperature RIE and HBr gas '', 1988 DRY P
ROCESS SYMPOSIUM, II-5, Proceedings 58-63). However, this document does not mention the applicability of the refractory metal silicide to etching. It is presumed that the technique of this document did not consider the control of the accelerating voltage or the like, and therefore could not be considered to be used for silicide. In particular, the possibility of application to a high melting point metal polycide structure has not been suggested at all. Even if the technique disclosed in this document is simply used for etching the refractory metal silicide, there is a problem in good etching shape and etching stability.

〔発明の目的〕[Object of the invention]

本発明は上記のような事情に鑑みてなされたもので、
有害なガスを用いる必要なく、かつ良好な形状で安定な
エッチングを実現できるガス系を用いたエッチング工程
を有する半導体装置の製造方法を提供することを目的と
する。
The present invention has been made in view of the above circumstances,
It is an object of the present invention to provide a method for manufacturing a semiconductor device having an etching step using a gas system that can realize stable etching with a good shape without using a harmful gas.

〔問題点を解決するための手段及び作用〕[Means and actions for solving the problems]

本発明の半導体装置の製造方法は、第1に、高融点金
属シリサイド及びその下地のポリシリコン膜からなる積
層膜をエッチングすることにより基板上に該積層膜から
なる凸部を形成する工程を有する半導体装置の製造方法
において、純臭化水素ガス、または臭化水素に希ガスを
混合したガス系、またはこれらにN2又はO2を混合したガ
ス系を用いて、シリコンによる反応生成物である副反応
生成物により側壁保護膜を形成しつつ、上層の高融点金
属シリサイドをエッチング除去し、その後連続して、同
条件で、その下層のシリコン膜をエッチングすることに
よって、前記高融点金属シリサイド及びその下地のシリ
コン膜からなる積層膜の異方性エッチングを行って該積
層膜からなる凸部を形成することによって、前述した問
題点を解決するものである。
The method of manufacturing a semiconductor device according to the present invention includes, first, a step of forming a convex portion made of a laminated film on a substrate by etching a laminated film made of a high-melting-point metal silicide and an underlying polysilicon film. In a method for manufacturing a semiconductor device, pure hydrogen bromide gas, or a gas system in which hydrogen bromide is mixed with a rare gas, or a gas system in which N 2 or O 2 is mixed with these gases is a reaction product of silicon. While forming the side wall protective film by the by-products, the upper refractory metal silicide is removed by etching, and subsequently, under the same conditions, the lower silicon film is etched under the same conditions, whereby the refractory metal silicide and The above-mentioned problem is solved by performing anisotropic etching of a laminated film made of the underlying silicon film to form a projection made of the laminated film. A.

本発明の半導体装置の製造方法は、第2に、高融点金
属シリサイド及びその下地のポリシリコン膜からなる積
層膜をエッチングすることにより基板上に該積層膜から
なる凸部を形成する工程を有する半導体装置の製造方法
において、純臭化水素ガス、または臭化水素に希ガスを
混合したガス系、またはこれらにN2又はO2を混合したガ
ス系を用いて、副反応生成物により側壁保護膜を形成し
つつ前記高融点金属シリサイド及びその下地のシリコン
膜からなる積層膜をエッチングするとともに、エッチン
グする工程が、高融点金属シリサイド及び反応生成物で
ある高融点金属臭化物がスパッタしうるイオンの加速電
圧Vdc下で上層の高融点金属シリサイドをエッチング除
去し、その後連続して、上記と同じイオンの加速電圧Vd
c下でその下層のシリコン膜をエッチングすることによ
って、前記高融点金属シリサイド及びその下地のシリコ
ン膜からなる積層膜の異方性エッチングを行って該積層
膜からなる凸部を形成するエッチングを含むことによっ
て、前述した問題点を解決するものである。
The method of manufacturing a semiconductor device according to the present invention includes, secondly, a step of forming a projection made of the laminated film on the substrate by etching the laminated film composed of the high melting point metal silicide and the underlying polysilicon film. the method of manufacturing a semiconductor device, using pure hydrogen bromide gas or gas system was mixed rare gas hydrogen bromide or a gas-based mixed with N 2 or O 2 to, the sidewalls protected by a side reaction products While forming a film, while etching the laminated film composed of the refractory metal silicide and the underlying silicon film, the step of etching is performed by the refractory metal silicide and the refractory metal bromide which is a reaction product. The high-melting-point metal silicide in the upper layer is removed by etching under the acceleration voltage Vdc.
c) etching the underlying silicon film underneath to perform anisotropic etching of the laminated film composed of the refractory metal silicide and the underlying silicon film to form a convex portion composed of the laminated film. This solves the problem described above.

即ち本発明によれば、エッチング工程に用いるエッチ
ングガスとして、純臭化水素ガス、または臭化水素に希
ガスを混合したガス系、またはこれらにN2又はO2を混合
したガス系を用いるので、フロン系ガスを用いる必要が
なく、よって環境問題や有害ガス規制に対する問題を角
決できる。かつ、エッチングに寄与する原子が臭素であ
る場合、これは塩素やフッ素よりも家応性が低いので、
臭化水素ガスを含むエッチングガスによれば例えばアン
ダーカットなどが生じにくく、良好なエッチングを安定
に行うことができる。また、ポリサイド構造をエッチン
グするときも、必ずしもエッチング条件を変える必要が
なく、有利な工程とすることができる。
That is, according to the present invention, as the etching gas used in the etching step, a pure hydrogen bromide gas, a gas system in which hydrogen bromide is mixed with a rare gas, or a gas system in which these are mixed with N 2 or O 2 is used. Therefore, there is no need to use chlorofluorocarbon-based gas, so that it is possible to determine environmental problems and harmful gas regulations. And if the atom that contributes to the etching is bromine, it is less responsive than chlorine or fluorine,
With an etching gas containing a hydrogen bromide gas, for example, an undercut or the like hardly occurs, and good etching can be stably performed. Also, when the polycide structure is etched, it is not necessary to change the etching conditions, and an advantageous process can be performed.

本発明において、エッチング工程に用いるエッチング
ガスとしては、純臭化水素(HBr)ガスを好ましく用い
ることができるほか、臭化水素にAr、He、Xc、Kr等の希
ガスを混合したガス系を用いることができる。更に、N2
やO2を混合したガス系として、これらの反応性を利用
し、例えばエッチング材の側壁保護効果を発揮させるよ
うに構成することができる。
In the present invention, as an etching gas used in the etching step, pure hydrogen bromide (HBr) gas can be preferably used, and a gas system in which hydrogen bromide is mixed with a rare gas such as Ar, He, Xc, or Kr is used. Can be used. Furthermore, N 2
As a gas system mixed with O 2 and O 2 , it is possible to make use of these reactivities to exert, for example, a side wall protecting effect of the etching material.

なお反応性の臭素原子を発生するものとして、臭素
(Br2)ガスも考えられるが、沸点(凝縮しやすい)、
毒性や、その他扱いやすさの点で、臭化水素の方がすぐ
れている。
In addition, bromine (Br 2 ) gas can be considered as one that generates reactive bromine atoms, but it has a boiling point (easy to condense),
Hydrogen bromide is superior in terms of toxicity and other ease of handling.

エッチング手段としては、RIE、プラズマエッチング
などのドライエッチングに好適に適用でき、そのエッチ
ング条件は、被エッチング材の種類や用いるガス系、及
び所望のエッチング加工に応じて、適宜選定することが
できる。
The etching means can be suitably applied to dry etching such as RIE and plasma etching, and the etching conditions can be appropriately selected according to the type of the material to be etched, the gas system to be used, and the desired etching process.

本発明において、エッチングを行う高融点シリサイド
としては、例えば、タングステンシリサイド(WSi
2等)、モリブデンシリサイド(MoSi2等)、チタンシリ
サイド(TiSi2等)、タンタルシリサイド(TaSi2等)な
どの、各種の高融点金属のケイ素化物を用いることがで
きる。タングステンシリサイドは、ゲート材料として好
適に用いられるものであり、これをエッチングするのは
本発明の一つの好ましい態様である。
In the present invention, as the high melting point silicide to be etched, for example, tungsten silicide (WSi
2 ), molybdenum silicide (MoSi 2 and the like), titanium silicide (TiSi 2 and the like), tantalum silicide (TaSi 2 and the like), and other silicides of various refractory metals can be used. Tungsten silicide is suitably used as a gate material, and etching it is one preferred embodiment of the present invention.

本発明は、高融点金属シリサイドを部分的に除去して
加工するように実施するのでも、高融点金属シリサイド
を全面的に除去してしまうように実施するのでもよい。
The present invention may be implemented so as to process by partially removing the high melting point metal silicide, or may be implemented so as to completely remove the high melting point metal silicide.

本発明においては、高融点金属シリサイド、またはそ
の臭化物等の反応生成物をスパッタで飛ばし得るような
イオンエネルギー下で、エッチングを行うことが好まし
い。
In the present invention, it is preferable to perform the etching under ion energy such that a reaction product such as a refractory metal silicide or a bromide thereof can be sputtered.

本発明におけるエッチング時の機構は必ずしも明らか
ではないが、高融点シリサイドそのもの、あるいは高融
点シリサイドが臭化水素から与えられる臭素原子と反応
して生ずる反応生成物がスパッタし、該スパッタにより
エッチングがなされる(あるいは開始される)と考えら
れる。該スパッタは、反応当初だけか、化学的にエッチ
ングが進行する過程でも生じているのかは明らかではな
いが、少なくとも、高融点金属シリサイドまたは反応生
成物である高融点金属臭化物がスパッタし得るイオンの
加速電圧Vdcの下でエッチングすると、好ましい結果が
得られる。
Although the mechanism at the time of etching in the present invention is not necessarily clear, the high melting point silicide itself or a reaction product generated by reacting the high melting point silicide with a bromine atom provided from hydrogen bromide is sputtered, and etching is performed by the sputter. (Or will be started). It is not clear whether the sputter occurs only at the beginning of the reaction or during the process of chemically etching, but at least the refractory metal silicide or the high-melting metal bromide which is the reaction product is sputtered by ions that can be sputtered. Etching under an accelerating voltage Vdc yields favorable results.

本発明者らの検討によれば、加速電圧Vdcを300ボルト
以上とすることが好ましい。更に、300ボルト以上500ボ
ルト以下の範囲で、好ましくエッチングを進行できる。
なお加速電圧Vdcは、例えばプラズマエッチングの場合
被エッチング基板とプラズマ電位との差で定まるもの
で、イオンの入射エネルギーを決定するものである。こ
のような直流電圧成分の加速電圧Vdcは、装置条件によ
っては特別に印加しなくてもセルフバイアスでかかるも
のであるが、上記加速電圧Vdcの範囲になるように制御
して実施することもできる。
According to the study of the present inventors, it is preferable that the acceleration voltage Vdc be 300 volts or more. Further, etching can preferably proceed in the range of 300 volts to 500 volts.
The acceleration voltage Vdc is determined, for example, by the difference between the substrate to be etched and the plasma potential in the case of plasma etching, and determines the incident energy of ions. Such an accelerating voltage Vdc of the DC voltage component is applied by a self-bias without being specially applied depending on the device condition, but it may be controlled so as to be in the range of the accelerating voltage Vdc. .

本発明における上記エッチング工程においては、シリ
コンの臭化物が発生するが、本発明においてはこれを被
エッチング構造の側壁保護に利用することできる。その
ほか、装置の各種部材、例えばカソードカバーや、ある
いは残留ガス、またマスクスパッタ物などに存在する炭
素、酸素、窒素との副反応生成物(例えばSixOyやSixNy
等)を、側壁保護に利用することができる。このような
副反応生成物は特に厳密に防止しない限り一般に発生す
るものであるので、エッチング状況に応じてそれに見合
った条件を設定することにより、これを側壁保護に利用
できるようにすることができる。更に側壁保護効果を得
たい場合は、前述したようにガス系にN2やO2を添加すれ
ばよい。このような形状制御を行う場合、所望の形状に
応じてそれぞれ最適条件を定めるようにできる。
In the etching step of the present invention, a bromide of silicon is generated. In the present invention, the bromide can be used for protecting the side wall of the structure to be etched. In addition, various members of the device, for example, a cathode covers and or residual gas and carbon present in such a mask sputtering was oxygen, side reaction product of a nitrogen (e.g., Si x O y and Si x N y
) Can be used for sidewall protection. Since such by-products are generally generated unless strictly prevented, they can be used for side wall protection by setting conditions corresponding to the etching conditions. . If it is desired to further obtain the side wall protection effect, N 2 or O 2 may be added to the gas system as described above. When such shape control is performed, optimal conditions can be determined for each desired shape.

次に本発明の方法によれば、高融点金属の下地にポリ
シリコン層が存在するポリサイド構造をエッチングする
場合も、同じガス系を用いて同条件で連続的にエッチン
グを進行させることもできる。よって、ポリサイド構造
のエッチングを含む工程を有する半導体装置の製造に、
好ましく用い得ると言える。
Next, according to the method of the present invention, even when etching the polycide structure in which the polysilicon layer is present under the high melting point metal, the etching can be continuously performed using the same gas system under the same conditions. Therefore, in manufacturing a semiconductor device having a process including etching of a polycide structure,
It can be said that it can be preferably used.

〔実施例〕〔Example〕

以下本発明の一実施例について、図面を参考にしつ
つ、説明する。なお当然のことではあるが、本発明は以
下に述べる実施例により限定されることなく、種々の態
様をとることができるものである。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. Needless to say, the present invention is not limited to the embodiments described below, and can take various aspects.

本実施例は、ゲート構造の材料としてW(タングステ
ン)シリサイド膜、特にWシリサイド膜とその下地に存
在するポリシリコン膜とから成るWポリサイド構造を用
いる半導体装置の製造に、本発明を適用した。
In the present embodiment, the present invention is applied to the manufacture of a semiconductor device using a W (tungsten) silicide film as a gate structure material, in particular, a W polycide structure composed of a W silicide film and a polysilicon film underlying the W silicide film.

即ち、本実施例における被エッチング構造は、第1図
(a)に示すように、基板1上のゲート絶縁膜2上に、
ポリシリコン膜3と高融点シリサイド4であるWシリサ
イド(WSix)とが積層されて構成されたポリサイド構造
である。特に本例におけるポリサイド構造は、高融点シ
リサイド4の下のポリシリコン膜3として、不純物がド
ープされたポリシリコン、いわゆるDOPOSを用いたもの
である。また本例の基板1はシリコン基板であり、ゲー
ト絶縁膜2はSiO2膜である。第1図(a)中、符号5で
示すのはエッチングのマクスとなるフォトレジスト(P
R)である。
That is, as shown in FIG. 1A, the structure to be etched in this embodiment is formed on the gate insulating film 2 on the substrate 1.
It has a polycide structure in which a polysilicon film 3 and W silicide (WSi x ), which is a high melting point silicide 4, are laminated. In particular, the polycide structure in this embodiment uses polysilicon doped with impurities, so-called DOPOS, as the polysilicon film 3 under the high-melting-point silicide 4. Further, the substrate 1 of this example is a silicon substrate, and the gate insulating film 2 is an SiO 2 film. In FIG. 1A, reference numeral 5 denotes a photoresist (P
R).

エッチング条件は下記のようにして、ドライエッチン
グを行った。
Dry etching was performed under the following etching conditions.

エッチングガス:HBr、流量10SCCM ガス圧 :1.0Pa RF電力 :300W エッチング温度:15℃ エッチング装置:放電平行平板型プラズマ エッチング装置 この条件で、イオン加速電圧Vdcは、300Vとなった。
好ましい加速電圧の範囲は300〜500Vであり、本実施例
ではその下限を使うわけであるが、これは下地層への影
響を考えると加速電圧Vdcは小さい方が好ましいので、
必要なスパッタが行われる加速電圧Vdcとして最低に近
い300Vを用いたのである。これにより、下地層への影響
を極力小さくしつつ、所望のエッチングを達成しようと
するものである。なお加速電圧Vdcが500Vを超えると、
条件によってはレジストの炭化が進行してしまうことが
ある。
Etching gas: HBr, flow rate 10 SCCM Gas pressure: 1.0 Pa RF power: 300 W Etching temperature: 15 ° C. Etching equipment: Discharge parallel plate plasma etching equipment Under these conditions, the ion acceleration voltage Vdc was 300 V.
The preferred range of the acceleration voltage is 300 to 500 V, and the lower limit is used in the present embodiment. However, considering the influence on the underlying layer, the smaller the acceleration voltage Vdc is, the more preferable it is.
The accelerating voltage Vdc at which the necessary sputtering is performed is 300 V, which is close to the minimum. This aims to achieve desired etching while minimizing the influence on the underlying layer. If the acceleration voltage Vdc exceeds 500V,
Depending on the conditions, carbonization of the resist may proceed.

本実施例において、HBrプラズマ中で生じたイオン種
は、電圧Vdcによって加速され、高融点金属シリサイド
4であるWSixあるいはポリシリコン3であるDOPOSをエ
ッチングする。臭素原子は、従来用いられていたフッ
素、塩素などの原子よりも反応性が低いため、アンダー
カットを生じにくく、よってエッチングされる側壁にえ
ぐれが入ることが防がれ、より容易に異方性加工を行う
ことができる。
In this embodiment, the ion species generated in the HBr plasma are accelerated by the voltage Vdc, etching the DOPOS a WSi x or polysilicon 3 is a refractory metal silicide 4. Bromine atoms are less reactive than atoms such as fluorine and chlorine that have been used in the past, so they are less likely to undercut, thus preventing scuffing of etched sidewalls and making it more anisotropic. Processing can be performed.

本実施例において、Wの臭化物(WBrx)は蒸気圧が低
いので、上記高Vdcによるスパッタによってエッチング
が進むものと考えられる。また反応生成物のうちSiBrx
は結合が不安定であるため、カソードカバー(一般にSi
O2)等から出てくる酸素Oと反応し、より安定なSixOy
という副反応生成物を形成すると考えられる。このよう
な副反応生成物は、エッチング中の側壁保護膜となっ
て、エッチング形状を良好にすることに寄与しているも
のと考えられる。
In this embodiment, since the bromide of W (WBr x ) has a low vapor pressure, it is considered that the etching proceeds by the sputtering with the high Vdc. Also, among the reaction products, SiBr x
Is unstable due to unstable bonding, so the cathode cover (generally Si
O 2 ) Reacts with oxygen O coming out, etc., and more stable Si x O y
It is considered that a side reaction product is formed. It is considered that such a side reaction product becomes a sidewall protective film during the etching and contributes to improving the etching shape.

上記のようにしてエッチングを行った後の形状を、第
1図(b)に示す。図中符号6を付したのは、副反応生
成物による側壁保護膜を模式的に描いたものである。
FIG. 1B shows the shape after the etching as described above. Reference numeral 6 in the drawing schematically depicts a side wall protective film made of a by-product.

本実施例においては、高融点金属シリサイド4である
WSixと、ポリシリコン3であるDOPOSの両層のエッチン
グにおいて、放電条件を全く変化させることなく、1ス
テップで良好な異方性エッチングを実現することができ
た。
In the present embodiment, the metal silicide 4 is a high melting point metal.
In the etching of both layers of WSi x and DOPOS which is polysilicon 3, good anisotropic etching could be realized in one step without changing discharge conditions at all.

このように本実施例は、本発明をポリサイド構造のエ
ッチングに用いることにより、高融点シリサイド層とポ
リシリコン層とを同条件で連続的にエッチングできるよ
うにしたものであって、本発明がポリサイド構造のエッ
チング加工上極めて有効であることを裏付けるものであ
る。
As described above, in this embodiment, the present invention is applied to the etching of the polycide structure so that the high-melting-point silicide layer and the polysilicon layer can be continuously etched under the same conditions. This proves to be extremely effective in etching the structure.

但し、本実施例の如くポリサイド構造のエッチングに
本発明を用いる場合、高融点シリサイド4の下層のポリ
シリコン3のエッチングは高融点シリサイド4よりも低
圧で行うなど、条件を変えて、2ステップで行ってもよ
いことは勿論である。
However, when the present invention is used for etching the polycide structure as in this embodiment, the etching of the polysilicon 3 under the high melting point silicide 4 is performed in two steps by changing the conditions, such as performing the etching at a lower pressure than the high melting point silicide 4. Of course, it may be done.

〔発明の効果〕〔The invention's effect〕

上述の如く本発明の半導体装置の製造方法は、高融点
金属シリサイドを、少なくとも臭化水素を含むガスを用
いてエッチングするので、フロン系ガスなどの問題のあ
るガスを使う必要がなく、かつ良好な形状で安定なエッ
チングを実現できるものであり、かつ、例えばポリサイ
ド構造のエッチングに適用する場合も、容易な工程で効
果的にエッチングを行うことができるものである。
As described above, in the method for manufacturing a semiconductor device of the present invention, since the high-melting metal silicide is etched using at least a gas containing hydrogen bromide, it is not necessary to use a problematic gas such as a fluorocarbon-based gas, and The etching can be stably performed with a simple shape, and can be effectively performed by an easy process when applied to, for example, etching of a polycide structure.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)(b)は本発明のエッチング方法の一実施
例を示し、第1図(a)はエッチング前の断面構造、第
1図(b)はエッチング後の断面構造を示すものであ
る。 1……基板、2……ゲート絶縁膜、3……ポリシリコン
(DOPOS膜)、4……高融点シリサイド(WSIx膜)。
1 (a) and 1 (b) show an embodiment of the etching method of the present invention. FIG. 1 (a) shows a sectional structure before etching, and FIG. 1 (b) shows a sectional structure after etching. It is. 1 ... substrate, 2 ... gate insulating film, 3 ... polysilicon (DOPOS film), 4 ... high melting point silicide (WSI x film).

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−82120(JP,A) 特開 平3−127826(JP,A) ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-82120 (JP, A) JP-A-3-127826 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】高融点金属シリサイド及びその下地のポリ
シリコン膜からなる積層膜をエッチングすることにより
基板上に該積層膜からなる凸部を形成する工程を有する
半導体装置の製造方法において、純臭化水素ガス、また
は臭化水素に希ガスを混合したガス系、またはこれらに
N2又はO2を混合したガス系を用いて、シリコンによる反
応生成物である副反応生成物により側壁保護膜を形成し
つつ、上層の高融点金属シリサイドをエッチング除去
し、その後連続して、同条件で、その下層のシリコン膜
をエッチングすることによって、前記高融点金属シリサ
イド及びその下地のシリコン膜からなる積層膜の異方性
エッチングを行って該積層膜からなる凸部を形成するこ
とを特徴とする半導体装置の製造方法。
In a method of manufacturing a semiconductor device, a method of manufacturing a semiconductor device having a step of forming a convex portion made of a laminated film on a substrate by etching a laminated film made of a refractory metal silicide and a polysilicon film underlying the same is provided. Hydrogen gas, or a gas system in which hydrogen bromide is mixed with a rare gas, or
Using a gas system in which N 2 or O 2 is mixed, while forming a sidewall protective film by a side reaction product which is a reaction product of silicon, an upper layer high-melting metal silicide is removed by etching, and then continuously, Under the same conditions, by etching the underlying silicon film, the anisotropic etching of the laminated film composed of the refractory metal silicide and the underlying silicon film is performed to form a convex portion composed of the laminated film. A method for manufacturing a semiconductor device.
【請求項2】高融点金属シリサイド及びその下地のポリ
シリコン膜からなる積層膜をエッチングすることにより
基板上に該積層膜からなる凸部を形成する工程を有する
半導体装置の製造方法において、純臭化水素ガス、また
は臭化水素に希ガスを混合したガス系、またはこれらに
N2又はO2を混合したガス系を用いて、副反応生成物によ
り側壁保護膜を形成しつつ前記高融点金属シリサイド及
びその下地のシリコン膜からなる積層膜をエッチングす
るとともに、エッチングする工程が、高融点金属シリサ
イド及び反応生成物である高融点金属臭化物がスパッタ
しうるイオンの加速電圧Vdc下で上層の高融点金属シリ
サイドをエッチング除去し、その後連続して、上記と同
じイオンの加速電圧Vdc下でその下層のシリコン膜をエ
ッチングすることによって、前記高融点金属シリサイド
及びその下地のシリコン膜からなる積層膜の異方性エッ
チングを行って該積層膜からなる凸部を形成するエッチ
ングを含むことを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, comprising the step of forming a convex portion made of a laminated film on a substrate by etching a laminated film made of a refractory metal silicide and a polysilicon film as a base thereof. Hydrogen gas, or a gas system in which hydrogen bromide is mixed with a rare gas, or
Using a gas system in which N 2 or O 2 is mixed, while etching the laminated film composed of the refractory metal silicide and the underlying silicon film while forming a side wall protective film by a by-product, an etching step is performed. The high-melting metal silicide and the high-melting metal silicide in the upper layer are etched away under the accelerating voltage Vdc of ions that can be sputtered with the high-melting metal silicide and the reaction product. Etching the lower silicon film underneath to perform anisotropic etching of the laminated film composed of the refractory metal silicide and the underlying silicon film to form a convex portion composed of the laminated film. A method for manufacturing a semiconductor device, comprising:
JP27905289A 1989-10-26 1989-10-26 Method for manufacturing semiconductor device Expired - Fee Related JP3222453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27905289A JP3222453B2 (en) 1989-10-26 1989-10-26 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27905289A JP3222453B2 (en) 1989-10-26 1989-10-26 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH03141641A JPH03141641A (en) 1991-06-17
JP3222453B2 true JP3222453B2 (en) 2001-10-29

Family

ID=17605732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27905289A Expired - Fee Related JP3222453B2 (en) 1989-10-26 1989-10-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3222453B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529471A (en) * 1991-07-25 1993-02-05 Mitsubishi Electric Corp Manufacture of semiconductor device
JP2991177B2 (en) * 1997-12-15 1999-12-20 日本電気株式会社 Method for manufacturing semiconductor device
KR100603844B1 (en) 1999-08-26 2006-07-24 엘지.필립스 엘시디 주식회사 The method for fabricating the pixel electrode in the liquid crystal display

Also Published As

Publication number Publication date
JPH03141641A (en) 1991-06-17

Similar Documents

Publication Publication Date Title
KR0181513B1 (en) Dry etching method
JP3300632B2 (en) Semiconductor device etching method
US5906950A (en) Selective etch process
JP2991177B2 (en) Method for manufacturing semiconductor device
US6146542A (en) Dry etching method of multilayer film
US5391244A (en) Dry etching method
JP3222453B2 (en) Method for manufacturing semiconductor device
JP2727966B2 (en) Method for manufacturing semiconductor device
JP3279016B2 (en) Dry etching method
JP2591209B2 (en) Dry etching method
JP3277414B2 (en) Dry etching method
JP3108929B2 (en) Dry etching method
JP3353462B2 (en) Dry etching method
JP3318777B2 (en) Dry etching method
JP3018462B2 (en) Dry etching method
JPH0794469A (en) Dry etching method
JPH04234116A (en) Dry etching method
JPH05136103A (en) Etching method
JP2855898B2 (en) Dry etching method
JP3185408B2 (en) Dry etching method
JPH1116885A (en) Dry-etching
JP3008543B2 (en) Dry etching method
JPH05299391A (en) Dry etching method
JP2001007085A (en) Dry etching method
JPH05166767A (en) Dry etching

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees