JP3221420B2 - Semiconductor high frequency integrated circuit and method of manufacturing the same - Google Patents

Semiconductor high frequency integrated circuit and method of manufacturing the same

Info

Publication number
JP3221420B2
JP3221420B2 JP36102698A JP36102698A JP3221420B2 JP 3221420 B2 JP3221420 B2 JP 3221420B2 JP 36102698 A JP36102698 A JP 36102698A JP 36102698 A JP36102698 A JP 36102698A JP 3221420 B2 JP3221420 B2 JP 3221420B2
Authority
JP
Japan
Prior art keywords
integrated circuit
signal line
frequency
line
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36102698A
Other languages
Japanese (ja)
Other versions
JP2000183290A (en
Inventor
洋一 荒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP36102698A priority Critical patent/JP3221420B2/en
Publication of JP2000183290A publication Critical patent/JP2000183290A/en
Application granted granted Critical
Publication of JP3221420B2 publication Critical patent/JP3221420B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体高周波集積
回路およびその製造方法に関し、特にMMIC(Microw
ave Monolithic Integrated Circuit )等の半導体高周
波集積回路およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor high-frequency integrated circuit and a method of manufacturing the same, and more particularly, to an MMIC (Microwatt).
ave Monolithic Integrated Circuit) and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、無線周波で用いられる高周波(マ
イクロ波、ミリ波領域等)をオン/オフするスイッチと
しては、FET(Field Effect Transistor )やPIN
ダイオード等の電子的に制御するもの、いわゆる半導体
スイッチが用いられてきた。
2. Description of the Related Art Conventionally, as a switch for turning on / off a high frequency (microwave, millimeter wave region, etc.) used in a radio frequency, an FET (Field Effect Transistor) or a PIN has been used.
Electronically controlled devices such as diodes, so-called semiconductor switches, have been used.

【0003】図9は、従来の無線通信機における送受信
部を示したブロック図である。同図に示すように、送信
系および受信系の回路はそれぞれMMICと呼ばれるI
Cチップに集積されている。ここでは、送信系と受信系
とがそれぞれ個別のチップに作られているが、同一チッ
プに両者が集積されていることもある。
FIG. 9 is a block diagram showing a transmitting / receiving unit in a conventional wireless communication device. As shown in the figure, the circuits of the transmission system and the reception system are each called IMIC called MMIC.
It is integrated on a C chip. Here, the transmission system and the reception system are respectively formed on separate chips, but both may be integrated on the same chip.

【0004】さて、送信系のMMIC31には、少なく
ともアンプ31aと信号経路を切り替えるためのスイッ
チであるPINダイオード31cとが集積されている。
同様に、受信系のMMIC32には、少なくともアンプ
32aと信号経路を切り替えるためのPINダイオード
32cとが集積されている。
[0004] In the transmitting MMIC 31, at least an amplifier 31a and a PIN diode 31c, which is a switch for switching a signal path, are integrated.
Similarly, the MMIC 32 of the receiving system integrates at least an amplifier 32a and a PIN diode 32c for switching a signal path.

【0005】もちろん、実際のMMIC31,32に
は、上述の構成以外に位相器やアッテネータ、周波数変
換器、変復調器等の回路も集積され、またPINダイオ
ード31c,32cにはそれぞれ直流バイアス回路等が
接続されているが、ここではその記載を省略する。この
ように、各PINダイオードは、制御端子34,35に
印加される電圧に応じてオン/オフが切り替わり、アン
テナ33には送信系/受信系の何れかが接続されること
になる。
Of course, the actual MMICs 31 and 32 also integrate circuits such as a phase shifter, an attenuator, a frequency converter, and a modulator / demodulator in addition to the above-described configuration. The PIN diodes 31c and 32c each include a DC bias circuit and the like. Although they are connected, their description is omitted here. As described above, each PIN diode is switched on / off in accordance with the voltage applied to the control terminals 34 and 35, and one of a transmission system and a reception system is connected to the antenna 33.

【0006】すなわち、送信時においては、端子36に
入力された信号はアンプ31aによって増幅された後、
PINダイオード31cを通ってアンテナ33へ入力さ
れる。また、受信時においては、アンテナ33で受信さ
れた信号はPINダイオード32cおよびアンプ32a
を通って端子37に入力される。
That is, at the time of transmission, the signal input to the terminal 36 is amplified by the amplifier 31a,
The signal is input to the antenna 33 through the PIN diode 31c. At the time of reception, the signal received by the antenna 33 is a PIN diode 32c and an amplifier 32a.
Through the terminal 37.

【0007】しかしながら、このようなPINダイオー
ド等の半導体スイッチは、半導体が持つ抵抗分や寄生容
量分による挿入損失やアイソレーションの劣化、信号の
通過ロス等の問題を有し、満足のいくものではない。特
に、扱う信号が高周波になればなるほど、このような問
題点は顕著なものとなる。最適化された、個別部品とし
てのPINダイオードによるスイッチの通過ロスは例え
ば30GHzにおいて0.8dB程度である。
However, such a semiconductor switch such as a PIN diode has problems such as insertion loss, isolation deterioration, signal passing loss, etc. due to the resistance and parasitic capacitance of the semiconductor, and is not satisfactory. Absent. In particular, the higher the frequency of a signal to be handled, the more serious such a problem becomes. The optimized pass loss of the switch due to the PIN diode as an individual component is, for example, about 0.8 dB at 30 GHz.

【0008】一方、MMIC化によって送受信部の各回
路と信号経路切り替えのためのPINダイオードとを一
体化しようとした場合、FET等の能動素子とPINダ
イオード等とは、能動層における最適条件がそれぞれ異
なるため、同一基板上にモノリシックに集積することは
困難といえる。
On the other hand, when it is attempted to integrate each circuit of the transmitting and receiving unit and a PIN diode for switching a signal path by MMIC, the optimum conditions in the active layer of the active element such as an FET and the PIN diode are respectively different from each other. Because of the differences, it can be said that it is difficult to monolithically integrate them on the same substrate.

【0009】さらに一方、PINダイオードの代わりに
FETを用いることも考えられなくはないが、FETを
用いたのでは通過ロスがさらに増加して(例えば、30
GHzで1.1〜1.5dB)とても満足のいくもので
はない。したがって、MMIC等の半導体高周波集積回
路に半導体スイッチを使用することは限界があるといえ
る。
On the other hand, it is not conceivable to use an FET instead of a PIN diode. However, the use of an FET further increases the passage loss (for example, 30%).
(1.1-1.5 dB at GHz) Not very satisfactory. Therefore, it can be said that there is a limit in using a semiconductor switch in a semiconductor high-frequency integrated circuit such as an MMIC.

【0010】そこで、近年に至ってはこのような課題を
解決すべく、機械的にオン/オフ制御を行う微小スイッ
チ(以下、マイクロマシンスイッチという)を採用しよ
うとする動きがある。例えば、特開平9−17300号
公報には、GaAs基板上に微小なマイクロマシンスイ
ッチを作製したものが開示されている。しかし、このよ
うなマイクロマシンスイッチは、高周波特性は優れてい
るものの、実際にMMIC等に集積するにあたって種々
の問題点を有するのが実状である。
In recent years, there has been a movement to employ a micro switch (hereinafter, referred to as a micro machine switch) for mechanically performing on / off control in order to solve such a problem. For example, Japanese Patent Application Laid-Open No. 9-17300 discloses a device in which a minute micromachine switch is formed on a GaAs substrate. However, although such a micromachine switch is excellent in high-frequency characteristics, it actually has various problems when actually integrated in an MMIC or the like.

【0011】ここで、従来のマイクロマシンスイッチに
ついて図を参照して説明する。図10は、特開平9−1
7300号公報に開示されたマイクロマシンスイッチを
示す平面図(a)、そのD−D’線断面図(b)であ
る。同図(a),(b)に示すように、GaAs基板4
1上には所定のギャップを隔てて信号線44が配設され
ており、したがってこの信号線44は開回路を構成して
いる。また、GaAs基板41上にはこの信号線44と
近接してアンカー構造42が設けられ、その上には酸化
シリコンからなる片持ちアーム45が配設されている。
Here, a conventional micromachine switch will be described with reference to the drawings. FIG.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1A is a plan view showing a micromachine switch disclosed in Japanese Patent Application Laid-Open No. 7300, and FIG. As shown in FIGS. 3A and 3B, the GaAs substrate 4
A signal line 44 is provided on 1 with a predetermined gap therebetween, so that the signal line 44 constitutes an open circuit. An anchor structure 42 is provided on the GaAs substrate 41 near the signal line 44, and a cantilever arm 45 made of silicon oxide is provided thereon.

【0012】この片持ちアーム45は、その先端部が信
号線44のギャップ上まで延在して矢印48の方向に湾
曲することができる。また、先端部の下面には導電性部
材からなる接触部47が信号線44の両端にかかるよう
にして形成されている。したがって、片持ちアーム45
が基板面側に湾曲することにより、接触部47は信号線
44の両端に接触し、信号線44には閉回路が構成され
ることになる。
The cantilever arm 45 can bend in the direction of the arrow 48 with its tip extending over the gap of the signal line 44. In addition, a contact portion 47 made of a conductive member is formed on the lower surface of the distal end portion so as to cover both ends of the signal line 44. Therefore, the cantilever arm 45
Is bent toward the substrate surface, so that the contact portion 47 contacts both ends of the signal line 44, and the signal line 44 forms a closed circuit.

【0013】また、片持ちアーム45はその上面に上部
電極46が形成され、GaAs基板41上にはこの上部
電極46と対向して制御電極43が形成されている。す
なわち、上部電極46と制御電極43との間に電圧を印
加することにより、これらの電極間に静電気力が発生
し、片持ちアーム45が基板側に湾曲して上述のとおり
閉回路が構成される。その後、電圧印加を解除すること
により静電気力の発生が止まり、片持ちアーム45は元
の形に戻って開回路が構成される。
An upper electrode 46 is formed on the upper surface of the cantilever arm 45, and a control electrode 43 is formed on the GaAs substrate 41 so as to face the upper electrode 46. That is, when a voltage is applied between the upper electrode 46 and the control electrode 43, an electrostatic force is generated between these electrodes, and the cantilever arm 45 bends toward the substrate to form a closed circuit as described above. You. Thereafter, when the application of the voltage is released, the generation of the electrostatic force is stopped, and the cantilever arm 45 returns to its original shape to form an open circuit.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、図10
の記載から明らかなように、従来のマイクロマシンスイ
ッチは可動部である片持ちアーム45を支えるアンカー
構造42が、GaAs基板41上に直接形成されている
ため、信号線44から接触部47を伝わった高周波信号
の一部が、片持ちアーム45を伝って上部電極46やア
ンカー構造42へリークし易いといえる。したがって、
本来信号線44へ伝わるはずの高周波エネルギーが損失
減衰してしまうことになり、このような従来の構造で
は、低損失のスイッチの実現が難しいといえる。ちなみ
に、この構造での挿入損失は30GHzで2〜3dBで
ある。
However, FIG.
As apparent from the description, the anchor structure 42 supporting the cantilever arm 45, which is a movable portion, is formed directly on the GaAs substrate 41 in the conventional micromachine switch, so that the contact portion 47 is transmitted from the signal line 44. It can be said that a part of the high-frequency signal leaks to the upper electrode 46 and the anchor structure 42 along the cantilever arm 45. Therefore,
The high-frequency energy that should be transmitted to the signal line 44 is attenuated, and it is difficult to realize a low-loss switch with such a conventional structure. Incidentally, the insertion loss in this structure is 2 to 3 dB at 30 GHz.

【0015】また、上述の従来例では、基板41上に信
号線44を形成した後に、アンカー構造42や酸化シリ
コン製の片持ちアーム45を形成するための新たなプロ
セスを追加する必要がある。したがって、従来のMMI
Cの製造プロセスだけでは、このような構造を作製する
ことはできない。
Further, in the above-described conventional example, after forming the signal line 44 on the substrate 41, it is necessary to add a new process for forming the anchor structure 42 and the cantilever arm 45 made of silicon oxide. Therefore, the conventional MMI
Such a structure cannot be produced only by the manufacturing process of C.

【0016】さらに、上述の従来例では、マイクロマシ
ンスイッチとMMICとをモノリシック集積可能とする
ため、片持ちアーム45の材料であるSiO2 膜の成膜
温度を250℃以下程度にすることが開示されている。
具体的には、このSiO2 膜をプラズマCVDを用いて
作ることが開示されている。
Furthermore, the above-mentioned conventional example discloses that the film forming temperature of the SiO 2 film, which is the material of the cantilever arm 45, is set to about 250 ° C. or less so that the micro machine switch and the MMIC can be monolithically integrated. ing.
Specifically, it is disclosed that this SiO 2 film is formed using plasma CVD.

【0017】しかしながら、周知のとおり、材料の機械
的特性(例えば、歪み、剛性、信頼性等)および電気的
特性(例えば、誘電率、最大破壊電圧等)は、温度条件
の最適化によって改善される。したがって、製造プロセ
スにおいてはこれらの特性を改善すべく、適宜温度条件
を可変する必要があるが、従来例では実施することはで
きない。このように、温度条件に関して制約を有してい
たのでは、高性能なマイクロマシンスイッチおよび集積
回路を実現する上で大きな障害といえる。
However, as is well known, the mechanical properties (eg, strain, stiffness, reliability, etc.) and the electrical properties (eg, dielectric constant, maximum breakdown voltage, etc.) of a material are improved by optimizing temperature conditions. You. Therefore, in the manufacturing process, it is necessary to appropriately change the temperature conditions in order to improve these characteristics, but this cannot be performed in the conventional example. As described above, the restriction on the temperature condition is a major obstacle in realizing a high-performance micromachine switch and an integrated circuit.

【0018】本発明は、このような課題を解決するため
のものであり、信号線を流れる信号のリークを無くすこ
とができ、従来のMMICの製造プロセスで容易に作製
することができる半導体高周波集積回路およびその製造
方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and it is possible to eliminate leakage of a signal flowing through a signal line and to easily manufacture a semiconductor high-frequency integrated circuit by a conventional MMIC manufacturing process. It is an object to provide a circuit and a method for manufacturing the circuit.

【0019】[0019]

【課題を解決するための手段】このような目的を達成す
るために、本発明の半導体高周波集積回路の一態様は、
能動素子および受動素子からなる集積回路を有する半導
体基板と、上記半導体基板の主表面を覆う層間絶縁膜
と、上記層間絶縁膜上に設けられかつ上記集積回路と接
続された第1の信号線と、上記層間絶縁膜上に設けられ
かつ上記第1の信号線の端部から所定の間隔を隔てて端
部の設けられた第2の信号線と、上記第1および第2の
信号線間の導通/非導通を制御するスイッチ手段とを備
えた半導体集積回路において、上記スイッチ手段は、上
記第1または第2の信号線の端部の一方に設けられかつ
導電性部材からなる支持部材と、この支持部材の上に設
けられるとともに他方の信号線の上方まで延在しかつ導
電性部材からなる片持ちアームと、上記第1および第2
の信号線の端部間における上記片持ちアームの直下に設
けられた制御電極とを備えたものである。
In order to achieve the above object, one embodiment of the semiconductor high frequency integrated circuit of the present invention is:
A semiconductor substrate having an integrated circuit including an active element and a passive element; an interlayer insulating film covering a main surface of the semiconductor substrate; a first signal line provided on the interlayer insulating film and connected to the integrated circuit; A second signal line provided on the interlayer insulating film and having an end at a predetermined distance from an end of the first signal line; and a second signal line between the first and second signal lines. In a semiconductor integrated circuit having switch means for controlling conduction / non-conduction, the switch means is provided at one of ends of the first or second signal line and comprises a support member made of a conductive member; A cantilever arm provided on the support member and extending above the other signal line and made of a conductive member;
And a control electrode provided immediately below the cantilever arm between the ends of the signal lines.

【0020】また、本発明の半導体高周波集積回路のそ
の他の態様においては、上記半導体基板は、シリコン基
板または化合物半導体基板である。また、上記集積回路
は、位相器、送受切り替え器、可変減衰器、周波数変換
器、周波数逓倍器、周波数フィルタ、発振器、変調器、
復調器または増幅器のうちの少なくとも何れか一つを含
む。また、第1および第2の信号線は、マイクロストリ
ップライン、コプレナー線路またはスロット線路の何れ
かである。
In another aspect of the semiconductor high-frequency integrated circuit of the present invention, the semiconductor substrate is a silicon substrate or a compound semiconductor substrate. The integrated circuit includes a phase shifter, a transmission / reception switch, a variable attenuator, a frequency converter, a frequency multiplier, a frequency filter, an oscillator, a modulator,
At least one of a demodulator and an amplifier is included. Further, the first and second signal lines are any of a microstrip line, a coplanar line, and a slot line.

【0021】また、本発明の半導体高周波集積回路の製
造方法の一態様は、半導体基板に能動素子および受動素
子からなる集積回路を形成する工程と、この半導体基板
の主表面上に層間絶縁膜を形成する工程と、この層間絶
縁膜上に、上記集積回路に接続された第1の信号線を形
成するとともにこの第1の信号線の端部から所定の間隔
を隔てた位置に端部を有する第2の信号線を形成する工
程と、上記層間絶縁膜上に、上記第1および第2の信号
線を覆う厚さの犠牲膜を形成する工程と、上記第1また
は第2の信号線の一方の端部上にある上記犠牲膜にスル
ーホールを開口する工程と、上記スルーホール内に導電
性部材を充填することにより上記一方の端部上に支持部
材を形成する工程と、この支持部材上に、他方の信号線
まで延在しかつ導電性部材からなる片持ちアームを形成
する工程と、上記犠牲膜を除去する工程とを備えたもの
である。
According to another aspect of the method of manufacturing a semiconductor high-frequency integrated circuit of the present invention, a step of forming an integrated circuit including an active element and a passive element on a semiconductor substrate, and forming an interlayer insulating film on a main surface of the semiconductor substrate. Forming, forming a first signal line connected to the integrated circuit on the interlayer insulating film, and having an end at a position separated by a predetermined distance from an end of the first signal line A step of forming a second signal line, a step of forming a sacrificial film on the interlayer insulating film with a thickness covering the first and second signal lines, and a step of forming the first or second signal line. Opening a through hole in the sacrificial film on one end, forming a support member on the one end by filling a conductive member in the through hole, Extend to the other signal line and Forming a cantilever arm consisting of sexual member, in which a step of removing the sacrificial layer.

【0022】また、本発明の半導体高周波集積回路の製
造方法のその他の態様においては、上記半導体基板は、
シリコン基板または化合物半導体基板である。また、集
積回路は、位相器、送受切り替え器、可変減衰器、周波
数変換器、周波数逓倍器、周波数フィルタ、発振器、変
調器、復調器または増幅器のうちの少なくとも何れか一
つを含む。また、上記第1および第2の信号線は、マイ
クロストリップライン、コプレナー線路またはスロット
線路の何れかである。
In another aspect of the method for manufacturing a semiconductor high-frequency integrated circuit of the present invention, the semiconductor substrate
It is a silicon substrate or a compound semiconductor substrate. Further, the integrated circuit includes at least one of a phase shifter, a transmission / reception switch, a variable attenuator, a frequency converter, a frequency multiplier, a frequency filter, an oscillator, a modulator, a demodulator, and an amplifier. Further, the first and second signal lines are any one of a microstrip line, a coplanar line, and a slot line.

【0023】このように構成することにより本発明は、
エアブリッジ構造を有する従来のMMICスループロセ
スを変更せずに、そのまま用いてマイクロマシンスイッ
チを含むMMICを構成することができる。したがっ
て、高性能なマイクロマシンスイッチを、MMIC上に
安価で作製することができる。
With such a configuration, the present invention provides
An MMIC including a micromachine switch can be configured by using a conventional MMIC through process having an air bridge structure without any change. Therefore, a high-performance micromachine switch can be manufactured on the MMIC at low cost.

【0024】[0024]

【発明の実施の形態】次に、本発明の一つの実施の形態
について図を用いて説明する。図1は、本発明の一つの
実施の形態を示す平面図であり、ここでは化合物半導体
基板上に増幅素子としての電界効果トランジスタ(以
下、FETという)とマイクロマシンスイッチを搭載し
た例について示す。なお、FETの直流バイアス回路や
インピーダンスマッチング回路については、その記載を
省略している。
Next, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a plan view showing one embodiment of the present invention. Here, an example is shown in which a field effect transistor (hereinafter, referred to as an FET) as an amplifying element and a micromachine switch are mounted on a compound semiconductor substrate. The description of the DC bias circuit and the impedance matching circuit of the FET is omitted.

【0025】さて、同図に示すように、GaAs等の化
合物半導体からなる基板1には、FET25とそれにつ
ながったマイクロマシンスイッチ24とが搭載されてお
り、その等価回路を図示すると図2のようになる。
As shown in FIG. 1, an FET 25 and a micro-machine switch 24 connected to the FET 25 are mounted on a substrate 1 made of a compound semiconductor such as GaAs, and an equivalent circuit thereof is shown in FIG. Become.

【0026】すなわち、入力側の電極21は、FET2
5のゲートに接続され、FET25は、ソースが接地用
電極26およびそれに接続されたボンディングワイヤ等
を介してチップ外のグランド(アース)に接続され、か
つ、ドレインがマイクロマシンスイッチ24の一端に接
続されている。そして、マイクロマシンスイッチ24の
他端は出力側の電極パッド22に接続されている。この
マイクロマシンスイッチ24のオン/オフ制御は、制御
用の電極パッド23に印加された電圧によって生じた静
電気力で行われる。このように、電極パッド21から入
力された高周波信号は、FET25で増幅されてから、
電極パッド23によるオン/オフ制御に応じて出力側の
電極パッド22へ伝わる。
That is, the electrode 21 on the input side is connected to the FET 2
The FET 25 has a source connected to a ground (earth) outside the chip via a ground electrode 26 and a bonding wire connected thereto, and a drain connected to one end of the micromachine switch 24. ing. The other end of the micromachine switch 24 is connected to the output-side electrode pad 22. The on / off control of the micromachine switch 24 is performed by the electrostatic force generated by the voltage applied to the control electrode pad 23. Thus, the high-frequency signal input from the electrode pad 21 is amplified by the FET 25,
The power is transmitted to the electrode pad 22 on the output side in accordance with on / off control by the electrode pad 23.

【0027】さて、マイクロマシンスイッチの詳細の構
造について、さらに図3を参照して説明する。図3
(a),(b),(c)は、それぞれ図1のA−A’
線,B−B’線,C−C’線における断面図を示したも
のである。同図(c)に示すように、基板1には活性層
2が形成され、ゲートとなる領域の上にはゲート電極3
gが形成され、ソースとなる領域の上にはオーミック電
極4sが形成され、ドレインとなる領域の上にはオーミ
ック電極4dが形成されている。
Now, the detailed structure of the micromachine switch will be described with reference to FIG. FIG.
(A), (b) and (c) are respectively AA ′ in FIG.
FIG. 3 is a cross-sectional view taken along line BB ′ and line CC ′. As shown in FIG. 1C, an active layer 2 is formed on a substrate 1 and a gate electrode 3 is formed on a region to be a gate.
g is formed, an ohmic electrode 4s is formed on a region serving as a source, and an ohmic electrode 4d is formed on a region serving as a drain.

【0028】また、ゲート電極3gおよびオーミック電
極4s,4dの形成された基板1の表面は、層間絶縁膜
5によって覆われている。そして、同図(a)および図
1に示すように、2個あるゲート電極3gは基板1と水
平な方向に引き出されて電極6gを介して電極パッド2
1と接続されている。
The surface of the substrate 1 on which the gate electrode 3g and the ohmic electrodes 4s, 4d are formed is covered with an interlayer insulating film 5. Then, as shown in FIG. 1A and FIG. 1, the two gate electrodes 3g are drawn out in the horizontal direction with respect to the substrate 1 and the electrode pads 2 are formed through the electrodes 6g.
1 is connected.

【0029】同様に、オーミック電極4sの上には電極
6sが形成され、その上にはソース電極7sおよび電極
8sが形成され、2個ある電極8sはエアブリッジ配線
9bを介して短絡されている。また、オーミック電極4
d上には電極6dが形成され、さらにその上にはドレイ
ン電極7dが形成されている。
Similarly, an electrode 6s is formed on the ohmic electrode 4s, a source electrode 7s and an electrode 8s are formed thereon, and the two electrodes 8s are short-circuited via the air bridge wiring 9b. . In addition, ohmic electrode 4
An electrode 6d is formed on d, and a drain electrode 7d is formed thereon.

【0030】なお、このドレイン電極7dは、FET外
の領域まで引き出されて信号線として機能する。すなわ
ち、層間絶縁膜5の膜厚を予め適宜調整しておくことに
より、この層間絶縁膜5および基板1を誘電体とし、基
板1の裏面に設けられた金属面または基板1を保持固着
するパッケージ等の金属部分をグランド電極として、マ
イクロストリップラインを構成することになる。したが
って、このような構造を採用することにより高周波の伝
送に使用可能となる。もちろん、直流信号の伝送に使用
することもできる。また、マイクロストリップラインの
代わりに、コプレナー線路やスロット線路等を構成する
こともできる。
The drain electrode 7d extends to a region outside the FET and functions as a signal line. That is, by appropriately adjusting the thickness of the interlayer insulating film 5 in advance, the interlayer insulating film 5 and the substrate 1 are used as dielectrics, and a metal surface provided on the back surface of the substrate 1 or a package holding and fixing the substrate 1 is provided. A microstrip line is formed by using a metal part such as a ground electrode. Therefore, by adopting such a structure, it can be used for high-frequency transmission. Of course, it can also be used for transmitting DC signals. Further, instead of the microstrip line, a coplanar line, a slot line, or the like can be formed.

【0031】一方、同図(b)に示すように、層間絶縁
膜5上にはドレイン電極7dの端部から所定の距離だけ
隔てて信号線7swが配設されており、信号線7swの
末端は電極パッド22となっている。そして、信号線s
wの端部上には電極8swが形成され、さらにその上に
は片持ちアーム9swが形成されている。なお、片持ち
アーム9swの直下の基板1上には制御電極3cが形成
され、この制御電極3cの一端は、同図(c)の電極6
cを介して電極パッド23に接続されている。
On the other hand, as shown in FIG. 2B, a signal line 7sw is provided on the interlayer insulating film 5 at a predetermined distance from an end of the drain electrode 7d. Are electrode pads 22. And the signal line s
An electrode 8sw is formed on the end of w, and a cantilever arm 9sw is formed thereon. A control electrode 3c is formed on the substrate 1 directly below the cantilever arm 9sw, and one end of the control electrode 3c is connected to the electrode 6 in FIG.
It is connected to the electrode pad 23 via c.

【0032】このように、電極パッド23を介して制御
電極3cに印加された電圧により、(制御電極3c)−
(片持ちアーム9sw)間にクーロン力が働き、片持ち
アーム9swが基板側に湾曲してドレイン電極7dに接
触して回路が閉じる。その結果、電極21から入力され
た高周波信号は、FET25で増幅されてから、ドレイ
ン電極7dおよび片持ちアーム9swを伝って電極22
に出力される。逆に、制御電極3cに制御電圧を加える
ことを停止し、代わりに図示していない接地電位に接続
することにより、クーロン力は働かなくなり、回路はオ
ープンとなる。したがって、電極パッド21から入力さ
れた高周波信号は、マイクロマシンスイッチ24で遮断
され、電極22からは出力されない。本実施の形態では
片持ちアームを支える構造を伝送ライン上に設けるた
め、伝送ライン外への信号の漏れが少なく、30GHz
で0.5dB以下の損失に抑えることができる。
As described above, the voltage applied to the control electrode 3c via the electrode pad 23 causes the (control electrode 3c)-
The Coulomb force acts between the (cantilever arm 9sw), the cantilever arm 9sw is bent toward the substrate side and comes into contact with the drain electrode 7d to close the circuit. As a result, the high-frequency signal input from the electrode 21 is amplified by the FET 25 and then transmitted through the drain electrode 7d and the cantilever arm 9sw.
Is output to Conversely, by stopping the application of the control voltage to the control electrode 3c and connecting it to a ground potential (not shown), the Coulomb force does not work and the circuit is opened. Therefore, the high-frequency signal input from the electrode pad 21 is cut off by the micromachine switch 24 and is not output from the electrode 22. In this embodiment, since a structure for supporting the cantilever arm is provided on the transmission line, signal leakage to the outside of the transmission line is small, and 30 GHz
Thus, the loss can be suppressed to 0.5 dB or less.

【0033】なお、上記では基板1の材料として、Ga
As等の化合物半導体を用いることを述べたが、これに
限られるものではない。例えば、シリコン基板を用いて
も同様のマイクロマシンスイッチおよび半導体集積回路
を作ることができる。また、図3においては、制御電極
3cを基板1に直接配設した例を示したが、配線層が多
層構造である場合はゲート電極3gと同じ層に配設する
必要は必ずしもない。したがって、ゲート電極3gの形
成された層とドレイン電極7dの形成された層との中間
層に制御電極を設けてもよい。
In the above description, the material of the substrate 1 is Ga
Although the use of a compound semiconductor such as As has been described, the present invention is not limited to this. For example, similar micromachine switches and semiconductor integrated circuits can be manufactured using a silicon substrate. FIG. 3 shows an example in which the control electrode 3c is provided directly on the substrate 1, but when the wiring layer has a multilayer structure, it is not always necessary to provide the control electrode 3c in the same layer as the gate electrode 3g. Therefore, a control electrode may be provided in an intermediate layer between the layer where the gate electrode 3g is formed and the layer where the drain electrode 7d is formed.

【0034】ここで、図1〜3に示したマイクロマシン
スイッチおよび半導体集積回路の製造工程について図を
参照して説明する。
Here, the manufacturing process of the micromachine switch and the semiconductor integrated circuit shown in FIGS. 1 to 3 will be described with reference to the drawings.

【0035】図4〜7は、図1〜3に係るマイクロマシ
ンスイッチ等の製造工程を示す断面図である。なお、図
4〜6はC−C’線における断面図を示し、図7はB−
B’線における断面図を示す。まず、図4(a)に示す
ように、GaAsからなる基板1(例えば板厚が数十〜
数百μm程度)を用意する。次いで、図4(b)に示す
ように、基板1に所望の能動素子を形成する。ここで
は、FETを作製する例について示す。したがって、活
性層2を作るべく、基板1にSiイオンを浅く注入して
から、さらにソースおよびドレインとなる領域にSiイ
オンを深く注入する。
FIGS. 4 to 7 are cross-sectional views showing steps of manufacturing the micromachine switch and the like according to FIGS. 4 to 6 show cross-sectional views taken along line CC ′, and FIG.
FIG. 4 shows a cross-sectional view taken along line B ′. First, as shown in FIG. 4A, a substrate 1 made of GaAs (for example, having a thickness of several tens to
About several hundred μm). Next, as shown in FIG. 4B, desired active elements are formed on the substrate 1. Here, an example of manufacturing an FET will be described. Therefore, in order to form the active layer 2, Si ions are implanted shallowly into the substrate 1, and then Si ions are implanted deeper into the regions to be the source and the drain.

【0036】次いで、図4(c)に示すように、活性層
2の形成された基板1の表面上に、酸化シリコンからな
る層間絶縁膜5をCVD法等を用いて堆積させる。次い
で、図4(d)に示すように、ゲート領域および制御電
極の領域に対応する層間絶縁膜5にコンタクトホールを
開口してから、金属の堆積およびエッチバックを行い、
コンタクトホール内にゲート電極3gおよび制御電極3
cを作製する。具体的には、タングステンシリサイドと
金のスパッタにより、厚さが0.5μm程度のゲート電
極3gを作製する。
Next, as shown in FIG. 4C, an interlayer insulating film 5 made of silicon oxide is deposited on the surface of the substrate 1 on which the active layer 2 is formed by using a CVD method or the like. Next, as shown in FIG. 4D, after opening a contact hole in the interlayer insulating film 5 corresponding to the gate region and the control electrode region, metal deposition and etch back are performed.
In the contact hole, the gate electrode 3g and the control electrode 3
Prepare c. Specifically, a gate electrode 3g having a thickness of about 0.5 μm is formed by sputtering tungsten silicide and gold.

【0037】次いで、図4(e)に示すように、ソース
およびドレイン領域に対応する層間絶縁膜5にコンタク
トホールを開口してから、金属の堆積およびエッチバッ
クを行い、さらに熱処理を行ってオーミック電極4s,
4dを作製する。次いで、図5(f)に示すように、層
間絶縁膜5上にさらに酸化シリコンを堆積させ、層間絶
縁膜5の膜厚を厚くする。次いで、図5(g)に示すよ
うに、オーミック電極4s,4d上の層間絶縁膜5にス
ルーホールを開口してから、金属の堆積およびエッチバ
ックを行い、電極6s,6d,6cを作製する。
Next, as shown in FIG. 4E, a contact hole is opened in the interlayer insulating film 5 corresponding to the source and drain regions, metal is deposited and etched back, and a heat treatment is further performed to form an ohmic contact. Electrode 4s,
4d is produced. Next, as shown in FIG. 5F, silicon oxide is further deposited on the interlayer insulating film 5, and the thickness of the interlayer insulating film 5 is increased. Next, as shown in FIG. 5 (g), after opening a through hole in the interlayer insulating film 5 on the ohmic electrodes 4s, 4d, metal deposition and etch back are performed to produce the electrodes 6s, 6d, 6c. .

【0038】次いで、図5(h)に示すように、さらに
その上に金属70を堆積させる。次いで、図5(i)に
示すように、リソグラフィーおよびエッチングすること
により、ソース電極7s,ドレイン電極7dおよび電極
パッド23を作製する。次いで、図5(j)に示すよう
に、ソース電極7s,ドレイン電極7dおよび電極パッ
ド23を覆うようにして層間絶縁膜5上に犠牲膜100
を堆積させる。次いで、図5(k)に示すように、ソー
ス電極7sに対応する犠牲膜100にスルーホールを開
口してから、金属の堆積およびエッチバックを行い、電
極8sを形成する。
Next, as shown in FIG. 5H, a metal 70 is further deposited thereon. Next, as shown in FIG. 5I, the source electrode 7s, the drain electrode 7d, and the electrode pad 23 are formed by lithography and etching. Next, as shown in FIG. 5J, a sacrificial film 100 is formed on the interlayer insulating film 5 so as to cover the source electrode 7s, the drain electrode 7d, and the electrode pad 23.
Is deposited. Next, as shown in FIG. 5 (k), after opening a through hole in the sacrificial film 100 corresponding to the source electrode 7s, metal is deposited and etched back to form an electrode 8s.

【0039】次いで、図5(l)に示すように、電極8
sおよび犠牲膜100上に金属90を堆積させる。次い
で、図5(m)に示すように、金属90をリソグラフィ
ーおよびエッチングすることによりエアブリッジ配線9
bを作製する。最後に、図5(n)に示すように、犠牲
膜を除去することにより、エアブリッジ配線9bを有し
たFETができあがる。
Next, as shown in FIG.
The metal 90 is deposited on the s and the sacrificial film 100. Next, as shown in FIG. 5 (m), the metal 90 is lithographically etched and etched to form the air bridge wiring 9.
Prepare b. Finally, as shown in FIG. 5 (n), by removing the sacrificial film, an FET having the air bridge wiring 9b is completed.

【0040】ところで、図1に示したマイクロマシンス
イッチ25は、上述の図6(k)〜(n)の工程で作ら
れ、マイクロマシンスイッチ25の製造工程のみを抜き
出すと以下のようになる。
By the way, the micromachine switch 25 shown in FIG. 1 is manufactured by the above-described steps shown in FIGS. 6 (k) to 6 (n), and only the manufacturing steps of the micromachine switch 25 are extracted as follows.

【0041】図7(k’)〜(n’)は、C−C’線に
おける断面を示したものであり、それぞれ図6(k)〜
(n)の各工程に対応している。まず、図7(k’)に
示すように、基板1上には既にゲート電極g、制御電極
3c、層間絶縁膜5等が作製されている。図6(k)の
場合と同様に、信号線7sw上には電極8swが作られ
る。次いで、図7(l’)に示すように、電極8swお
よび犠牲膜100を覆うようにして金属90を堆積す
る。次いで、図7(m’)に示すように、リソグラフィ
ーおよびエッチングにより、片持ちアーム9swを作製
する。最後に、犠牲膜100を除去することにより、マ
イクロマシンスイッチができあがる。このように、本実
施の形態を用いることにより、MMICの製造プロセス
におけるエアブリッジ配線の製造プロセスを利用するこ
とにより、マイクロマシンスイッチを容易に作製するこ
とができる。
FIGS. 7 (k ') to 7 (n') show cross sections taken along the line CC ', and FIGS.
It corresponds to each process of (n). First, as shown in FIG. 7 (k ′), a gate electrode g, a control electrode 3c, an interlayer insulating film 5, and the like are already formed on the substrate 1. As in the case of FIG. 6 (k), an electrode 8sw is formed on the signal line 7sw. Next, as shown in FIG. 7 (l ′), a metal 90 is deposited so as to cover the electrode 8sw and the sacrificial film 100. Next, as shown in FIG. 7 (m ′), a cantilever arm 9sw is manufactured by lithography and etching. Finally, by removing the sacrificial film 100, a micromachine switch is completed. As described above, by using the present embodiment, the micromachine switch can be easily manufactured by using the manufacturing process of the air bridge wiring in the manufacturing process of the MMIC.

【0042】次に、本発明のその他の実施の形態につい
て説明する。図8は、本発明のその他の実施の形態を示
すブロック図であり、無線通信機の送受信部にマイクロ
マシンスイッチを用いた場合のブロック図である。同図
において、図9と同一符号のものは同一または同等の部
品を示す。本実施の形態では、信号経路の切り替えスイ
ッチとして図1に示したマイクロマシンスイッチ31
b、32bを採用している。
Next, another embodiment of the present invention will be described. FIG. 8 is a block diagram showing another embodiment of the present invention, in which a micromachine switch is used for a transmitting / receiving section of a wireless communication device. 9, the same reference numerals as those in FIG. 9 denote the same or equivalent parts. In the present embodiment, the micromachine switch 31 shown in FIG.
b and 32b are employed.

【0043】ここで、本実施の形態の動作について説明
する。図8(a)に示すように、受信時においてはスイ
ッチ31bが開放されて逆にスイッチ32bが閉じるこ
とにより、アンテナ33で受信された信号は、スイッチ
32bを通って受信系のMMIC32に入力される。一
方、図8(b)に示すように、送信時においては端子3
6から送信系のMMIC31に入力された信号は、アン
プ31aおよびスイッチ31bを通ってアンテナ33に
入力される。マイクロマシンスイッチ31b、32bの
制御は、制御電極34,35に印加された電圧に応じて
行われる。
Here, the operation of the present embodiment will be described. As shown in FIG. 8A, at the time of reception, when the switch 31b is opened and the switch 32b is closed, the signal received by the antenna 33 is input to the MMIC 32 of the receiving system through the switch 32b. You. On the other hand, as shown in FIG.
The signal input from 6 to the MMIC 31 of the transmission system is input to the antenna 33 through the amplifier 31a and the switch 31b. The control of the micromachine switches 31b and 32b is performed according to the voltage applied to the control electrodes 34 and 35.

【0044】なお、上述のマイクロマシンスイッチを利
用した応用回路としては、上述のような増幅器以外に、
位相器、送受切り替え器、可変減衰器(アッテネー
タ)、周波数変換器、周波数逓倍器、周波数フィルタ、
発振器、変調器、復調器等があることはいうまでもな
い。すなわち、本発明を用いることにより、高周波用の
各種の集積回路とマイクロマシンスイッチとを同一チッ
プに集積可能とする。
As an application circuit using the above-mentioned micromachine switch, in addition to the above-mentioned amplifier,
Phase shifter, duplexer, variable attenuator (frequency attenuator), frequency converter, frequency multiplier, frequency filter,
It goes without saying that there are an oscillator, a modulator, a demodulator and the like. That is, by using the present invention, various high-frequency integrated circuits and micromachine switches can be integrated on the same chip.

【0045】[0045]

【発明の効果】以上説明したとおり本発明は、従来のエ
アブリッジ構造をもつMMICスループロセスを変更す
ることなしに、マイクロマシンスイッチによる信号のオ
ン/オフ回路を構成することができ、従来、半導体スイ
ッチを用いて構成していた位相器、アッテネータ等を含
む集積回路や従来のマイクロマシンスイッチを含む集積
回路において低ロス化を図ることができる。
As described above, according to the present invention, it is possible to form a signal on / off circuit by a micromachine switch without changing a conventional MMIC through process having an air bridge structure. The loss can be reduced in an integrated circuit including a phase shifter, an attenuator, and the like, and a conventional integrated circuit including a micromachine switch.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一つの実施の形態を示すブロック図
である。
FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】 図1の等価回路を示す回路図である。FIG. 2 is a circuit diagram showing an equivalent circuit of FIG.

【図3】 図1のA−A’線(a),B−B’線
(b),C−C’線(c)における断面図である。
FIG. 3 is a cross-sectional view taken along a line AA ′ (a), a line BB ′ (b), and a line CC ′ (c) in FIG. 1;

【図4】 図1に係る高周波半導体集積の製造工程を示
す断面図(図1のC−C線断面)である。
FIG. 4 is a cross-sectional view (a cross-section taken along line CC in FIG. 1) illustrating a manufacturing step of the high-frequency semiconductor integrated circuit according to FIG. 1;

【図5】 図4の続きを示す断面図である。FIG. 5 is a sectional view showing a continuation of FIG. 4;

【図6】 図5の続きを示す断面図である。FIG. 6 is a sectional view showing a continuation of FIG. 5;

【図7】 図1の高周波半導体集積回路の製造工程を示
す断面図(図1のB−B’線断面)である。
7 is a cross-sectional view (cross-sectional view taken along the line BB 'of FIG. 1) illustrating the manufacturing process of the high-frequency semiconductor integrated circuit of FIG. 1;

【図8】 本発明のその他の実施の形態(無線通信機の
送受信部)を示すブロック図である。
FIG. 8 is a block diagram showing another embodiment (transmitter / receiver of a wireless communication device) of the present invention.

【図9】 従来例(無線通信機の送受信部)を示すブロ
ック図である。
FIG. 9 is a block diagram showing a conventional example (transmitter / receiver of a wireless communication device).

【図10】 従来のマイクロマシンスイッチを示す平面
図(a),D−D’線における断面図(b)である。
10A is a plan view showing a conventional micromachine switch, and FIG. 10B is a cross-sectional view taken along line DD ′.

【符号の説明】[Explanation of symbols]

1…基板、2…活性層、3g…ゲート電極、3c…制御
電極、4s,4d…オーミック電極、5…層間絶縁膜、
6s,6d,6c,6g…電極、7s…ソース電極、7
d…ドレイン電極(信号線)、7sw…信号線、8s,
8sw…電極、9b…エアブリッジ配線、9sw…片持
ちアーム、21,22,23…電極パッド、24…マイ
クロマシンスイッチ、25…FET、26…接地用電
極、31,32…MMIC、31a,32a…アンプ、
31b,32b…マイクロマシンスイッチ、33…アン
テナ、36,37…端子、34,35…制御端子、7
0,90…金属、100…犠牲膜。
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Active layer, 3g ... Gate electrode, 3c ... Control electrode, 4s, 4d ... Ohmic electrode, 5 ... Interlayer insulating film,
6s, 6d, 6c, 6g ... electrode, 7s ... source electrode, 7
d ... drain electrode (signal line), 7sw ... signal line, 8s,
8sw: Electrode, 9b: Air bridge wiring, 9sw: Cantilever arm, 21, 22, 23: Electrode pad, 24: Micromachine switch, 25: FET, 26: Ground electrode, 31, 32: MMIC, 31a, 32a ... Amplifier,
31b, 32b: Micromachine switch, 33: Antenna, 36, 37: Terminal, 34, 35: Control terminal, 7
0, 90: metal, 100: sacrificial film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/04 H01L 21/822

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 能動素子および受動素子からなる集積回
路を有する半導体基板と、前記半導体基板の主表面を覆
う層間絶縁膜と、前記層間絶縁膜上に設けられかつ前記
集積回路と接続された第1の信号線と、前記層間絶縁膜
上に設けられかつ前記第1の信号線の端部から所定の間
隔を隔てて端部の設けられた第2の信号線と、前記第1
および第2の信号線間の導通/非導通を制御するスイッ
チ手段とを備えた半導体集積回路において、 前記スイッチ手段は、 前記第1または第2の信号線の端部の一方に設けられか
つ導電性部材からなる支持部材と、 この支持部材の上に設けられるとともに他方の信号線の
上方まで延在しかつ導電性部材からなる片持ちアーム
と、 前記第1および第2の信号線の端部間における前記片持
ちアームの直下に設けられた制御電極とを備えたことを
特徴とする半導体高周波集積回路。
A semiconductor substrate having an integrated circuit including an active element and a passive element; an interlayer insulating film covering a main surface of the semiconductor substrate; and a semiconductor substrate provided on the interlayer insulating film and connected to the integrated circuit. A first signal line, a second signal line provided on the interlayer insulating film and having an end provided at a predetermined distance from an end of the first signal line;
And a switch means for controlling conduction / non-conduction between the second signal lines, wherein the switch means is provided at one of ends of the first or second signal lines and is electrically conductive. A support member made of a conductive member, a cantilever arm provided on the support member and extending above the other signal line and made of a conductive member, and ends of the first and second signal lines And a control electrode provided immediately below the cantilever arm between the two.
【請求項2】 請求項1において、 前記半導体基板は、シリコン基板または化合物半導体基
板であることを特徴とする半導体高周波集積回路。
2. The semiconductor high-frequency integrated circuit according to claim 1, wherein the semiconductor substrate is a silicon substrate or a compound semiconductor substrate.
【請求項3】 請求項1において、 前記集積回路は、位相器、送受切り替え器、可変減衰
器、周波数変換器、周波数逓倍器、周波数フィルタ、発
振器、変調器、復調器または増幅器のうちの少なくとも
何れか一つを含むことを特徴とするマイクロマシンスイ
ッチを備えた半導体高周波集積回路。
3. The integrated circuit according to claim 1, wherein the integrated circuit includes at least one of a phase shifter, a transmission / reception switch, a variable attenuator, a frequency converter, a frequency multiplier, a frequency filter, an oscillator, a modulator, a demodulator, or an amplifier. A semiconductor high-frequency integrated circuit provided with a micromachine switch including any one of the above.
【請求項4】 請求項1において、 前記第1および第2の信号線は、マイクロストリップラ
イン、コプレナー線路またはスロット線路の何れかであ
ることを特徴とする半導体高周波集積回路。
4. The semiconductor high-frequency integrated circuit according to claim 1, wherein the first and second signal lines are one of a microstrip line, a coplanar line, and a slot line.
【請求項5】 半導体基板に能動素子および受動素子か
らなる集積回路を形成する工程と、 この半導体基板の主表面上に層間絶縁膜を形成する工程
と、 この層間絶縁膜上に、前記集積回路に接続された第1の
信号線を形成するとともにこの第1の信号線の端部から
所定の間隔を隔てた位置に端部を有する第2の信号線を
形成する工程と、 前記層間絶縁膜上に、前記第1および第2の信号線を覆
う厚さの犠牲膜を形成する工程と、 前記第1または第2の信号線の一方の端部上にある前記
犠牲膜にスルーホールを開口する工程と、 前記スルーホール内に導電性部材を充填することにより
前記一方の端部上に支持部材を形成する工程と、 この支持部材上に、他方の信号線まで延在しかつ導電性
部材からなる片持ちアームを形成する工程と、 前記犠牲膜を除去する工程とを備えたことを特徴とする
半導体高周波集積回路の製造方法。
5. A step of forming an integrated circuit including an active element and a passive element on a semiconductor substrate, a step of forming an interlayer insulating film on a main surface of the semiconductor substrate, and a step of forming the integrated circuit on the interlayer insulating film. Forming a first signal line connected to the first signal line and forming a second signal line having an end at a position separated by a predetermined distance from an end of the first signal line; and Forming a sacrificial film having a thickness covering the first and second signal lines thereon; and opening a through hole in the sacrificial film on one end of the first or second signal line. Forming a support member on the one end by filling the through hole with a conductive member; and extending the conductive member on the support member to the other signal line. Forming a cantilever arm comprising: The method of manufacturing a semiconductor high-frequency integrated circuit, characterized in that a step of removing the 牲膜.
【請求項6】 請求項5において、 前記半導体基板は、シリコン基板または化合物半導体基
板であることを特徴とする半導体高周波集積回路の製造
方法。
6. The method according to claim 5, wherein the semiconductor substrate is a silicon substrate or a compound semiconductor substrate.
【請求項7】 請求項5において、 前記集積回路は、位相器、送受切り替え器、可変減衰
器、周波数変換器、周波数逓倍器、周波数フィルタ、発
振器、変調器、復調器または増幅器のうちの少なくとも
何れか一つを含むことを特徴とする半導体高周波集積回
路の製造方法。
7. The integrated circuit according to claim 5, wherein the integrated circuit includes at least one of a phase shifter, a transmission / reception switch, a variable attenuator, a frequency converter, a frequency multiplier, a frequency filter, an oscillator, a modulator, a demodulator, or an amplifier. A method for manufacturing a semiconductor high-frequency integrated circuit, including any one of the above.
【請求項8】 請求項5において、 前記第1および第2の信号線は、マイクロストリップラ
イン、コプレナー線路またはスロット線路の何れかであ
ることを特徴とする半導体高周波集積回路の製造方法。
8. The method according to claim 5, wherein the first and second signal lines are one of a microstrip line, a coplanar line, and a slot line.
JP36102698A 1998-12-18 1998-12-18 Semiconductor high frequency integrated circuit and method of manufacturing the same Expired - Fee Related JP3221420B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36102698A JP3221420B2 (en) 1998-12-18 1998-12-18 Semiconductor high frequency integrated circuit and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36102698A JP3221420B2 (en) 1998-12-18 1998-12-18 Semiconductor high frequency integrated circuit and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000183290A JP2000183290A (en) 2000-06-30
JP3221420B2 true JP3221420B2 (en) 2001-10-22

Family

ID=18471885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36102698A Expired - Fee Related JP3221420B2 (en) 1998-12-18 1998-12-18 Semiconductor high frequency integrated circuit and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3221420B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732778B1 (en) * 2002-06-21 2007-06-27 동경 엘렉트론 주식회사 Mems array, manufacturing method thereof, and mems device manufacturing method based on the same
JP3955241B2 (en) * 2002-06-21 2007-08-08 東京エレクトロン株式会社 MEMS array, manufacturing method thereof, and manufacturing method of MEMS device based thereon
JP4604561B2 (en) * 2004-06-03 2011-01-05 株式会社ニコン Microactuator array, optical device and optical switch array
JP5547634B2 (en) * 2008-07-09 2014-07-16 国立大学法人東北大学 Functional device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transaction on Electron Devices,Vol.ED−25,No.10,October 1978p.1241−1250

Also Published As

Publication number Publication date
JP2000183290A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
EP0110997B1 (en) Semiconductor device package
US7242066B2 (en) Manufacturing method of a microelectromechanical switch
US6903402B2 (en) Interdigital capacitor having a cutting target portion
US6977196B1 (en) Micro-electromechanical switch fabricated by simultaneous formation of a resistor and bottom electrode
JP2000294786A (en) High-frequency switch
CN113972278A (en) Field effect transistor
US20060229045A1 (en) Tri-state RF switch
JP2790033B2 (en) Semiconductor device
US10192805B2 (en) Thermally conductive and electrically isolating layers in semiconductor structures
US20080217149A1 (en) Integrated arrangement and method for production
JP3221420B2 (en) Semiconductor high frequency integrated circuit and method of manufacturing the same
US20020124385A1 (en) Micro-electro-mechanical high frequency switch and method for manufacturing the same
CN108376679B (en) Embedded harmonic terminal of high power RF transistor
US6313512B1 (en) Low source inductance compact FET topology for power amplifiers
JP2002252302A (en) Circuit board for high frequency and semiconductor device using the same
WO1996027905A1 (en) High-frequency amplifier circuit
JP2991168B2 (en) Semiconductor device and manufacturing method thereof
JPH11274411A (en) Microwave and milliwave circuit device and its manufacture
JPH05335487A (en) Transmission circuit element
JP3455413B2 (en) Semiconductor device
JP2000151223A (en) Semiconductor device
JP3848894B2 (en) Semiconductor device
US6728432B1 (en) Highly adaptable heterogeneous power amplifier IC micro-systems using flip chip and micromechanical technologies on low loss substrates
JP3196752B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
JPH11176989A (en) Dielectric substrate and high frequency circuit using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070817

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees