JP3214095B2 - 半導体装置の動特性シミュレ−ション方法 - Google Patents
半導体装置の動特性シミュレ−ション方法Info
- Publication number
- JP3214095B2 JP3214095B2 JP26394892A JP26394892A JP3214095B2 JP 3214095 B2 JP3214095 B2 JP 3214095B2 JP 26394892 A JP26394892 A JP 26394892A JP 26394892 A JP26394892 A JP 26394892A JP 3214095 B2 JP3214095 B2 JP 3214095B2
- Authority
- JP
- Japan
- Prior art keywords
- equation
- gate
- semiconductor device
- parameter
- dynamic characteristics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、トランジスタ等の半
導体装置の内部状態を状態方程式により詳しく計算しな
がら、種々な外部回路と接続された条件下の半導体装置
の動特性を正確に予測するためのシミュレ−ション方法
に関する。
導体装置の内部状態を状態方程式により詳しく計算しな
がら、種々な外部回路と接続された条件下の半導体装置
の動特性を正確に予測するためのシミュレ−ション方法
に関する。
【０００２】
【従来の技術】周知のように半導体装置はその内部に種
々な導電形や不純物濃度を持つ半導体領域を備え、その
設計や性能向上を図るに際し、これら半導体領域内の電
子と正孔の分布や移動の様子を詳しく知る必要がある。
しかし、かかる内部の様子を実際に測定するのは不可能
なので、最近の進んだ計算機技術を利用してシミュレ−
ションによって計算する方法が利用される。
々な導電形や不純物濃度を持つ半導体領域を備え、その
設計や性能向上を図るに際し、これら半導体領域内の電
子と正孔の分布や移動の様子を詳しく知る必要がある。
しかし、かかる内部の様子を実際に測定するのは不可能
なので、最近の進んだ計算機技術を利用してシミュレ−
ションによって計算する方法が利用される。
【０００３】このシミュレ−ションの基礎技術として
は、次のような半導体装置内部の状態方程式が知られて
いる。 div (grad ψ) ＝−(e/ ε)(Nd−Na＋p −ｎ) (1) Ｄp ＝−(1/e) div Ｊp ＋Ｇ−Ｕ (2) Ｄn ＝＋(1/e) div Ｊn ＋Ｇ−Ｕ (3) Ｊp ＝−ｅＤp gradｐ−μp ｐ grad ψ (4) Ｊn ＝＋ｅＤn gradｎ−μn ｎ grad ψ (5) Ｊ ＝Ｊp ＋Ｊn −εＤ grad ψ (6) ただし、上式では演算子として、 Ｄ＝d/dt：時間微分演算子 div ：発散を示すスカラ演算子 grad：勾配を示すベクトル演算子 を用いてある。また、計算上の変数は、 ψ：ポテンシャルすなわち電圧、Ｊ：電流、ｐ：正孔濃
度、ｎ：電子濃度、 Ｊp ：電子電流、Ｊn ：正孔電流 であり、シミュレ−ションに際して与えるべき定数とし
ては、 ｅ：電子の電荷、ε：誘電率、Ｇ：発生項、Ｕ：再結合
項、 Ｄp : 正孔の拡散定数、Ｄn : 電子の拡散定数、μp :
正孔の移動度、 μn : 電子の移動度、Nd :ドナ−の濃度、Na :アクセプ
タ濃度。
は、次のような半導体装置内部の状態方程式が知られて
いる。 div (grad ψ) ＝−(e/ ε)(Nd−Na＋p −ｎ) (1) Ｄp ＝−(1/e) div Ｊp ＋Ｇ−Ｕ (2) Ｄn ＝＋(1/e) div Ｊn ＋Ｇ−Ｕ (3) Ｊp ＝−ｅＤp gradｐ−μp ｐ grad ψ (4) Ｊn ＝＋ｅＤn gradｎ−μn ｎ grad ψ (5) Ｊ ＝Ｊp ＋Ｊn −εＤ grad ψ (6) ただし、上式では演算子として、 Ｄ＝d/dt：時間微分演算子 div ：発散を示すスカラ演算子 grad：勾配を示すベクトル演算子 を用いてある。また、計算上の変数は、 ψ：ポテンシャルすなわち電圧、Ｊ：電流、ｐ：正孔濃
度、ｎ：電子濃度、 Ｊp ：電子電流、Ｊn ：正孔電流 であり、シミュレ−ションに際して与えるべき定数とし
ては、 ｅ：電子の電荷、ε：誘電率、Ｇ：発生項、Ｕ：再結合
項、 Ｄp : 正孔の拡散定数、Ｄn : 電子の拡散定数、μp :
正孔の移動度、 μn : 電子の移動度、Nd :ドナ−の濃度、Na :アクセプ
タ濃度。
【０００４】なお、上式中の式(1),(2) および式(3) は
スカラ方程式、式(4),(5),(6) はベクトル方程式であ
り、容易にわかるように(1) はドナ−やアクセプタによ
るキャリアの生成と消滅を含む電荷のポアソン方程式、
(2),(3) は正孔と電子の濃度方程式、(4),(5) は正孔と
電子による電流方程式である。これらの状態方程式に基
づく半導体装置の内部のシミュレ−ションは、半導体装
置の内部を例えば二次元の多数個の領域に細分して差分
法や有限要素法を利用し、通常は与えられた境界条件下
で行列方程式を解くことにより行われる。このための計
算量はかなり多いが、最近の専用高速計算機を利用すれ
ば１６桁の倍精度計算でも、二次元解であれば１回のシ
ミュレ−ションを１０分程度の比較的短時間内に済ませ
て、例えば半導体装置の静特性を計算することができ
る。
スカラ方程式、式(4),(5),(6) はベクトル方程式であ
り、容易にわかるように(1) はドナ−やアクセプタによ
るキャリアの生成と消滅を含む電荷のポアソン方程式、
(2),(3) は正孔と電子の濃度方程式、(4),(5) は正孔と
電子による電流方程式である。これらの状態方程式に基
づく半導体装置の内部のシミュレ−ションは、半導体装
置の内部を例えば二次元の多数個の領域に細分して差分
法や有限要素法を利用し、通常は与えられた境界条件下
で行列方程式を解くことにより行われる。このための計
算量はかなり多いが、最近の専用高速計算機を利用すれ
ば１６桁の倍精度計算でも、二次元解であれば１回のシ
ミュレ−ションを１０分程度の比較的短時間内に済ませ
て、例えば半導体装置の静特性を計算することができ
る。
【０００５】しかし、実際には半導体装置は外部回路を
接続した状態で使用されるため、実用を模擬した条件で
シミュレ−ションを行うためには、静特性だけでなく動
特性のシミュレ−ションが必要になる。このためには、
半導体装置の内部の状態方程式を、外部回路の動作を支
配する通常は微分方程式で表される動作方程式と結合し
た形で解く必要があり、かつ動特性が対象とする電圧や
電流などが時間の関数であるため、短い単位時間ないし
は可変な時間変分ごとに区切って計算し、動特性を調べ
たい時間範囲内でこの計算を順次進めながらシミュレ−
ションを行う方法が既に知られている。
接続した状態で使用されるため、実用を模擬した条件で
シミュレ−ションを行うためには、静特性だけでなく動
特性のシミュレ−ションが必要になる。このためには、
半導体装置の内部の状態方程式を、外部回路の動作を支
配する通常は微分方程式で表される動作方程式と結合し
た形で解く必要があり、かつ動特性が対象とする電圧や
電流などが時間の関数であるため、短い単位時間ないし
は可変な時間変分ごとに区切って計算し、動特性を調べ
たい時間範囲内でこの計算を順次進めながらシミュレ−
ションを行う方法が既に知られている。
【０００６】例えば、ＭＯＳゲ−トを有する半導体装置
としての絶縁ゲ−トバイポ−ラトランジスタ（ＩＧＢ
Ｔ）が、そのゲ−ト回路にゲ−トインダクタンスlg，お
よびゲ−ト抵抗rgを含む場合、ゲ−ト回路の動作方程式
として式(7) が提案されている。但し式(7) において、
ｖg はゲ−ト電源の設定電圧、ｖgmは媒介変数としての
ゲ−ト電圧、ｑはゲ−ト絶縁膜容量の蓄積電荷である。
としての絶縁ゲ−トバイポ−ラトランジスタ（ＩＧＢ
Ｔ）が、そのゲ−ト回路にゲ−トインダクタンスlg，お
よびゲ−ト抵抗rgを含む場合、ゲ−ト回路の動作方程式
として式(7) が提案されている。但し式(7) において、
ｖg はゲ−ト電源の設定電圧、ｖgmは媒介変数としての
ゲ−ト電圧、ｑはゲ−ト絶縁膜容量の蓄積電荷である。
【０００７】 Vgm ＝Vg−rg(dq/dt) −lg d/dq(dq/dt) (7)
【０００８】
【発明が解決しようとする課題】式(7) において、電荷
ｑは状態方程式(1) 〜(6) を解くことにより求められる
が、式(7) が時間ｔに関する二階微分項を含んでいるの
で、変分dqを式(7) に直接代入した場合系は極めて不安
定になり、事実上解くことができない。このため、例え
ば半導体装置の設計段階における動特性の予測が困難に
なるという問題がある。
ｑは状態方程式(1) 〜(6) を解くことにより求められる
が、式(7) が時間ｔに関する二階微分項を含んでいるの
で、変分dqを式(7) に直接代入した場合系は極めて不安
定になり、事実上解くことができない。このため、例え
ば半導体装置の設計段階における動特性の予測が困難に
なるという問題がある。
【０００９】図３は既存のＩＧＢＴの外部回路で負荷短
絡が生じた際の動特性の実測結果の一例を示す波形図で
ある。図において、負荷短絡により台形状に変化するド
レイン電流Ｊd が発生すると、これに対応してゲ−ト電
圧Ｖg が台形状に変化するが、その際ゲ−ト電圧Ｖg に
高周波振動波形Ｖgvが重畳して発生するのが観測され
た。高周波振動波形Ｖgvは、ゲ−ト外部回路の漂遊イン
ダクタンスlgの共振現象によって発生したものと推定さ
れるが、二階微分項を含む動作方程式を用いた従来の動
特性シミュレ−ション方法では計算できず、半導体装置
の設計段階において振動の発生を予測できず、したがっ
てその要因分析もできないという問題があった。
絡が生じた際の動特性の実測結果の一例を示す波形図で
ある。図において、負荷短絡により台形状に変化するド
レイン電流Ｊd が発生すると、これに対応してゲ−ト電
圧Ｖg が台形状に変化するが、その際ゲ−ト電圧Ｖg に
高周波振動波形Ｖgvが重畳して発生するのが観測され
た。高周波振動波形Ｖgvは、ゲ−ト外部回路の漂遊イン
ダクタンスlgの共振現象によって発生したものと推定さ
れるが、二階微分項を含む動作方程式を用いた従来の動
特性シミュレ−ション方法では計算できず、半導体装置
の設計段階において振動の発生を予測できず、したがっ
てその要因分析もできないという問題があった。
【００１０】この発明の目的は、外部回路に接続された
半導体装置のゲ−ト回路の動特性を振動の要因分析を含
めて高精度で計算でき、かつ予測結果の信頼性が高いシ
ミュレ−ション方法を得ることにある。
半導体装置のゲ−ト回路の動特性を振動の要因分析を含
めて高精度で計算でき、かつ予測結果の信頼性が高いシ
ミュレ−ション方法を得ることにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、この発明によれば、ＭＯＳゲ−トを有する半導体装
置内部の状態方程式と、インダクタンスおよび抵抗を含
むゲ−ト外部回路の動作方程式とを、時間の関数である
ゲ−ト電圧とゲ−ト絶縁膜中の電荷とを媒介変数として
結合し、半導体装置の動特性をシミュレ−トする方法で
あって、動作方程式として前記両方の媒介変数の時間積
分項を含む積分型の方程式を用い、時間変分ごとに一方
の媒介変数の初期値を指定して時間変分後の他方の媒介
変数値を状態方程式と動作方程式とにより間接的に計算
し、この両計算で得られた他方の媒介係数の計算値の差
を前記動作方程式を変形して得られる残差方程式により
所定の収束判定誤差範囲に補正するよう一方の媒介変数
を指定し直しつつ前記計算を繰り返し行い、しかる後次
の時間変分に対する計算に移ることとする。
に、この発明によれば、ＭＯＳゲ−トを有する半導体装
置内部の状態方程式と、インダクタンスおよび抵抗を含
むゲ−ト外部回路の動作方程式とを、時間の関数である
ゲ−ト電圧とゲ−ト絶縁膜中の電荷とを媒介変数として
結合し、半導体装置の動特性をシミュレ−トする方法で
あって、動作方程式として前記両方の媒介変数の時間積
分項を含む積分型の方程式を用い、時間変分ごとに一方
の媒介変数の初期値を指定して時間変分後の他方の媒介
変数値を状態方程式と動作方程式とにより間接的に計算
し、この両計算で得られた他方の媒介係数の計算値の差
を前記動作方程式を変形して得られる残差方程式により
所定の収束判定誤差範囲に補正するよう一方の媒介変数
を指定し直しつつ前記計算を繰り返し行い、しかる後次
の時間変分に対する計算に移ることとする。
【００１２】また、ゲ−トインダクタンスをlg, ゲ−ト
抵抗をrg, ゲ−ト絶縁膜中の初期電荷をqo, 一方の媒介
変数としての電荷をq,ゲ−ト電源の設定電圧をvg, 他方
の媒介変数としてのゲ−ト電圧をvgm とすると、積分型
の動作方程式として（数３）の(11)式を用いることとす
る。
抵抗をrg, ゲ−ト絶縁膜中の初期電荷をqo, 一方の媒介
変数としての電荷をq,ゲ−ト電源の設定電圧をvg, 他方
の媒介変数としてのゲ−ト電圧をvgm とすると、積分型
の動作方程式として（数３）の(11)式を用いることとす
る。
【００１３】
【数３】
【００１４】さらに、残差ｆ(vgm) を示す残差方程式と
して（数４）の(12)式を用い、ｆ(vgm) ／lg(q-qo)= ε
で表される収束判定誤差がε＝10-2〜10-4の範囲に縮小
するまで計算を繰り返すこととする。
して（数４）の(12)式を用い、ｆ(vgm) ／lg(q-qo)= ε
で表される収束判定誤差がε＝10-2〜10-4の範囲に縮小
するまで計算を繰り返すこととする。
【００１５】
【数４】
【００１６】
【作用】この発明は、外部回路を含むゲ−ト回路の従来
の動作方程式である微分方程式(7) が、式中の時間微分
項の数値に計算誤差を生じやすいことに着目し、この微
分方程式を二重積分した形に相当する積分型の動作方程
式，例えば（数１）の式(11)に置き換えて時間微分項を
なくし、従来発生していた大きな計算誤差を減少させる
ことにより、高周波振動を伴う動特性の計算を可能にし
たものである。（数１）の動作方程式(11)は、一方の媒
介変数としてのゲ−ト絶縁膜中の電荷q の時間積分項
と、他方の媒介変数としてのゲ−ト電圧Vgm の時間積分
項とを含んでおり、時間変分ごとに初期電荷qoを指定
し、状態方程式により求めた一方の媒介変数としての電
荷q を（数１）の式(11)に代入することにより他方の媒
介変数としてのゲ−ト電圧Vgm を間接的に求めることが
できる。
の動作方程式である微分方程式(7) が、式中の時間微分
項の数値に計算誤差を生じやすいことに着目し、この微
分方程式を二重積分した形に相当する積分型の動作方程
式，例えば（数１）の式(11)に置き換えて時間微分項を
なくし、従来発生していた大きな計算誤差を減少させる
ことにより、高周波振動を伴う動特性の計算を可能にし
たものである。（数１）の動作方程式(11)は、一方の媒
介変数としてのゲ−ト絶縁膜中の電荷q の時間積分項
と、他方の媒介変数としてのゲ−ト電圧Vgm の時間積分
項とを含んでおり、時間変分ごとに初期電荷qoを指定
し、状態方程式により求めた一方の媒介変数としての電
荷q を（数１）の式(11)に代入することにより他方の媒
介変数としてのゲ−ト電圧Vgm を間接的に求めることが
できる。
【００１７】また、（数１）の動作方程式(11)を変形し
て（数２）の残差方程式(12)とすれば、状態方程式で求
めた電荷q を（数２）の式(12)に代入したとき、状態方
程式と（数１）の動作方程式(11)が完全に一致した場合
にのみゲ−ト電圧の残差ｆ(Vgm) が零になる。また、こ
の条件を満たすゲ−ト電圧Vgm はニュ−トン反復法によ
って計算できる。従って、状態方程式で得られた電荷ｑ
を指定し直しながら残差ｆが所定の収束判定誤差範囲に
収まるまで計算を繰り返し行うことにより、状態方程式
と動作方程式の整合性をチェックし、且つ調整しつつ計
算を進めることが可能になり、時間変分内における計算
誤差を大幅に低減する機能が得られる。その結果、シミ
ュレ−ションが進行するに伴い、計算誤差が多数個の時
間変分に渡って順次累積するという悪循環を阻止し、計
算精度を向上できるので、高周波振動を含むゲ−ト回路
の動特性を精度よく予測する機能が得られる。
て（数２）の残差方程式(12)とすれば、状態方程式で求
めた電荷q を（数２）の式(12)に代入したとき、状態方
程式と（数１）の動作方程式(11)が完全に一致した場合
にのみゲ−ト電圧の残差ｆ(Vgm) が零になる。また、こ
の条件を満たすゲ−ト電圧Vgm はニュ−トン反復法によ
って計算できる。従って、状態方程式で得られた電荷ｑ
を指定し直しながら残差ｆが所定の収束判定誤差範囲に
収まるまで計算を繰り返し行うことにより、状態方程式
と動作方程式の整合性をチェックし、且つ調整しつつ計
算を進めることが可能になり、時間変分内における計算
誤差を大幅に低減する機能が得られる。その結果、シミ
ュレ−ションが進行するに伴い、計算誤差が多数個の時
間変分に渡って順次累積するという悪循環を阻止し、計
算精度を向上できるので、高周波振動を含むゲ−ト回路
の動特性を精度よく予測する機能が得られる。
【００１８】収束判定誤差εは、（数１）の動作方程式
(11)の両辺のオ−ダが等しいことからε＝ｆ(Vgm) ／lg
(q-qo ) で与えることができ、その値を10-2〜10-4とす
れば、高周波振動を含むゲ−ト回路の動特性を実用上充
分な精度で推定することができる。
(11)の両辺のオ−ダが等しいことからε＝ｆ(Vgm) ／lg
(q-qo ) で与えることができ、その値を10-2〜10-4とす
れば、高周波振動を含むゲ−ト回路の動特性を実用上充
分な精度で推定することができる。
【００１９】
【実施例】以下、この発明を実施例に基づいて説明す
る。図１はこの発明の実施例になる半導体装置の動特性
シミュレ−ション方法を絶縁ゲ−トバイポ−ラトランジ
スタを例に示す接続図である。図１において、絶縁ゲ−
トバイポ−ラトランジスタ（ＩＧＢＴ）１は、ｎ形の基
板の裏面側にｎ形のバッファ層およびｐ形のドレイン層
を拡散してドレイン電極４を設け、表面側にｐ形のチャ
ネル形成層およびｎ形のソ−ス層を拡散し、ソ−ス層に
接してソ−ス電極２を、ソ−ス層にゲ−ト絶縁膜５をを
介してゲ−ト電極３を設けた構造を基本構造とし、通常
この基本構造を複数個繰り返した複合体として構成され
る。
る。図１はこの発明の実施例になる半導体装置の動特性
シミュレ−ション方法を絶縁ゲ−トバイポ−ラトランジ
スタを例に示す接続図である。図１において、絶縁ゲ−
トバイポ−ラトランジスタ（ＩＧＢＴ）１は、ｎ形の基
板の裏面側にｎ形のバッファ層およびｐ形のドレイン層
を拡散してドレイン電極４を設け、表面側にｐ形のチャ
ネル形成層およびｎ形のソ−ス層を拡散し、ソ−ス層に
接してソ−ス電極２を、ソ−ス層にゲ−ト絶縁膜５をを
介してゲ−ト電極３を設けた構造を基本構造とし、通常
この基本構造を複数個繰り返した複合体として構成され
る。
【００２０】また、ＩＧＢＴ１のドレイン，ソ−ス電極
間にはドレイン電源１１（電源設定電圧Vd）、ドレイン
抵抗１０、およびドレインインダクタンス９が接続され
て負荷回路としての外部回路を構成し、ソ−ス，ゲ−ト
電極間にはゲ−ト電源８（電源設定電圧Vg）と、配線イ
ンダクタンス７としてのゲ−トインダクタンスlg，およ
び配線抵抗６としてのゲ−ト抵抗rgとを含むゲ−ト外部
回路が接続され、通常ゲ−ト電源設定電圧VdによってＩ
ＧＢＴをスイッチング動作させ、負荷電流としてのドレ
イン電流Jdの制御が行われる。
間にはドレイン電源１１（電源設定電圧Vd）、ドレイン
抵抗１０、およびドレインインダクタンス９が接続され
て負荷回路としての外部回路を構成し、ソ−ス，ゲ−ト
電極間にはゲ−ト電源８（電源設定電圧Vg）と、配線イ
ンダクタンス７としてのゲ−トインダクタンスlg，およ
び配線抵抗６としてのゲ−ト抵抗rgとを含むゲ−ト外部
回路が接続され、通常ゲ−ト電源設定電圧VdによってＩ
ＧＢＴをスイッチング動作させ、負荷電流としてのドレ
イン電流Jdの制御が行われる。
【００２１】次に、上述のように構成された外部回路を
含む半導体装置に負荷短絡が発生したものと仮定し、そ
のときのゲ−ト回路の動特性のシミュレ−ションを行う
場合を例にその方法を説明する。シミュレ−ションは、
前出の状態方程式(1) 〜(6)と（数１）の動作方程式(1
1)とを結合して行うが、ゲ−ト外部回路の配線インダク
タンスlg, 抵抗rgを回路定数として指定し、時間変分ご
とに初期電荷qoを指定し、状態方程式により求めた一方
の媒介変数としての電荷q を（数１）の式(11)に代入す
ることにより他方の媒介変数としてのゲ−ト電圧Vgm を
間接的に計算する。
含む半導体装置に負荷短絡が発生したものと仮定し、そ
のときのゲ−ト回路の動特性のシミュレ−ションを行う
場合を例にその方法を説明する。シミュレ−ションは、
前出の状態方程式(1) 〜(6)と（数１）の動作方程式(1
1)とを結合して行うが、ゲ−ト外部回路の配線インダク
タンスlg, 抵抗rgを回路定数として指定し、時間変分ご
とに初期電荷qoを指定し、状態方程式により求めた一方
の媒介変数としての電荷q を（数１）の式(11)に代入す
ることにより他方の媒介変数としてのゲ−ト電圧Vgm を
間接的に計算する。
【００２２】次いで、（数１）の動作方程式(11)を変形
して得られる（数２）の残差方程式(12)を用い、状態方
程式で得られた電荷ｑを指定し直しながらニュ−トン反
復法による反復計算を、残差ｆが所定の収束判定誤差範
囲に収まるまで繰り返し行う。即ち、ニュ−トン反復法
における試行値Vgm1,Vgm2 に対する残差ｆ(Vgm1), ｆ(V
gm2)の値からｆ(Vgm3)≒０と期待できるVgm3を求めるこ
とができ、これを繰り返すことにより残差ｆを所定の収
束判定誤差範囲に収めることができる。
して得られる（数２）の残差方程式(12)を用い、状態方
程式で得られた電荷ｑを指定し直しながらニュ−トン反
復法による反復計算を、残差ｆが所定の収束判定誤差範
囲に収まるまで繰り返し行う。即ち、ニュ−トン反復法
における試行値Vgm1,Vgm2 に対する残差ｆ(Vgm1), ｆ(V
gm2)の値からｆ(Vgm3)≒０と期待できるVgm3を求めるこ
とができ、これを繰り返すことにより残差ｆを所定の収
束判定誤差範囲に収めることができる。
【００２３】従って、実施例方法によれば、状態方程式
と動作方程式の整合性を（数２）の残差方程式(12)によ
りチェックし、且つ調整しつつ計算を進めることができ
ることになり、時間変分内における計算誤差を大幅に低
減することができる。また、残差ｆが収束判定誤差範囲
に低減された後、次の時間変分の計算に移行することに
より、シミュレ−ションが進行するに伴い、計算誤差が
多数個の時間変分に渡って順次累積するという悪循環を
阻止し、計算精度を向上できるので、高周波振動を含む
ゲ−ト回路の動特性を精度よく予測することが可能にな
る。
と動作方程式の整合性を（数２）の残差方程式(12)によ
りチェックし、且つ調整しつつ計算を進めることができ
ることになり、時間変分内における計算誤差を大幅に低
減することができる。また、残差ｆが収束判定誤差範囲
に低減された後、次の時間変分の計算に移行することに
より、シミュレ−ションが進行するに伴い、計算誤差が
多数個の時間変分に渡って順次累積するという悪循環を
阻止し、計算精度を向上できるので、高周波振動を含む
ゲ−ト回路の動特性を精度よく予測することが可能にな
る。
【００２４】さらに、収束判定誤差εは、（数１）の動
作方程式(11)の両辺のオ−ダが等しいことからε＝ｆ(V
gm) ／lg(q-qo ) で与えることができ、その値を10-2〜
10-4とすれば、高周波振動を含むゲ−ト回路の動特性を
実用上充分な精度で推定することができる。図２は実施
例になるシミュレ−ション方法によって得られたゲ−ト
回路の動特性を示す波形図であり、回路定数としてのl
g,rg の値を変えてシミュレ−ション行い、高周波振動
の要因分析を行った結果の一例を示したものである。ま
た、図にはゲ−ト電圧Vgm,ゲ−ト電流Jgの波形ととも
に、同様なシミュレ−ション方法で得られたドレイン電
圧Vdm,ドレイン電流Jdの波形を併記した。図において、
各波形は図３におけるゲ−ト電圧Vgの実測波形で認めら
れた高周波振動波形Vgv と類似の高周波振動分を含んで
おり、この結果から実施例になるシミュレ−ション方法
による動特性の計算精度が、高周波振動の要因分析を行
える程に高いことが実証された。因みに、このシミュレ
−ションにおけるゲ−ト回路の配線インダクタンスlgは
0.005 μＨ、配線の抵抗rgは0.1 Ω、また、負荷回路の
配線インダクタンスldは0.01μＨ、配線抵抗rdは0.1 Ω
であり、このような回路条件が高周波振動を大きくする
要因になっていると推定される。
作方程式(11)の両辺のオ−ダが等しいことからε＝ｆ(V
gm) ／lg(q-qo ) で与えることができ、その値を10-2〜
10-4とすれば、高周波振動を含むゲ−ト回路の動特性を
実用上充分な精度で推定することができる。図２は実施
例になるシミュレ−ション方法によって得られたゲ−ト
回路の動特性を示す波形図であり、回路定数としてのl
g,rg の値を変えてシミュレ−ション行い、高周波振動
の要因分析を行った結果の一例を示したものである。ま
た、図にはゲ−ト電圧Vgm,ゲ−ト電流Jgの波形ととも
に、同様なシミュレ−ション方法で得られたドレイン電
圧Vdm,ドレイン電流Jdの波形を併記した。図において、
各波形は図３におけるゲ−ト電圧Vgの実測波形で認めら
れた高周波振動波形Vgv と類似の高周波振動分を含んで
おり、この結果から実施例になるシミュレ−ション方法
による動特性の計算精度が、高周波振動の要因分析を行
える程に高いことが実証された。因みに、このシミュレ
−ションにおけるゲ−ト回路の配線インダクタンスlgは
0.005 μＨ、配線の抵抗rgは0.1 Ω、また、負荷回路の
配線インダクタンスldは0.01μＨ、配線抵抗rdは0.1 Ω
であり、このような回路条件が高周波振動を大きくする
要因になっていると推定される。
【００２５】
【発明の効果】この発明は前述のように、ＭＯＳゲ−ト
を有する半導体装置内部の状態方程式と、インダクタン
スおよび抵抗を含むゲ−ト外部回路の動作方程式とを、
時間の関数であるゲ−ト電圧とゲ−ト絶縁膜容量中の電
荷とを媒介変数として結合し、半導体装置の動特性をシ
ミュレ−トする方法として、両方の媒介変数の時間積分
項を含む積分型の方程式と、この動作方程式を変形して
得られる残差方程式とを用い、一方の媒介変数を指定し
直しつつ残差が収束判定誤差範囲に収まるまで計算を繰
り返し行い、しかる後次の時間変分に対する計算に移る
よう構成した。その結果、状態方程式と動作方程式が完
全に一致した場合にのみゲ−ト電圧の残差ｆ(Vgm) が零
になるという残差方程式の特性を利用し、状態方程式と
動作方程式の整合性をチェックし、且つ調整しつつ計算
を進めることが可能になり、時間変分内における計算誤
差を大幅に低減できるとともに、シミュレ−ションが進
行するに伴い、計算誤差が多数個の時間変分に渡って順
次累積するという従来方法の欠点が排除され、高周波振
動の要因分析を含むゲ−ト回路の動特性を半導体装置の
設計段階で精度よく予測できる半導体装置の動特性シミ
ュレ−ション方法を提供することができる。
を有する半導体装置内部の状態方程式と、インダクタン
スおよび抵抗を含むゲ−ト外部回路の動作方程式とを、
時間の関数であるゲ−ト電圧とゲ−ト絶縁膜容量中の電
荷とを媒介変数として結合し、半導体装置の動特性をシ
ミュレ−トする方法として、両方の媒介変数の時間積分
項を含む積分型の方程式と、この動作方程式を変形して
得られる残差方程式とを用い、一方の媒介変数を指定し
直しつつ残差が収束判定誤差範囲に収まるまで計算を繰
り返し行い、しかる後次の時間変分に対する計算に移る
よう構成した。その結果、状態方程式と動作方程式が完
全に一致した場合にのみゲ−ト電圧の残差ｆ(Vgm) が零
になるという残差方程式の特性を利用し、状態方程式と
動作方程式の整合性をチェックし、且つ調整しつつ計算
を進めることが可能になり、時間変分内における計算誤
差を大幅に低減できるとともに、シミュレ−ションが進
行するに伴い、計算誤差が多数個の時間変分に渡って順
次累積するという従来方法の欠点が排除され、高周波振
動の要因分析を含むゲ−ト回路の動特性を半導体装置の
設計段階で精度よく予測できる半導体装置の動特性シミ
ュレ−ション方法を提供することができる。
【図１】この発明の実施例になる半導体装置の動特性シ
ミュレ−ション方法を絶縁ゲ−トバイポ−ラトランジス
タを例に示す接続図
ミュレ−ション方法を絶縁ゲ−トバイポ−ラトランジス
タを例に示す接続図
【図２】実施例になるシミュレ−ション方法によって得
られたゲ−ト回路の動特性を示す波形図
られたゲ−ト回路の動特性を示す波形図
【図３】既存のＩＧＢＴの外部回路で負荷短絡が生じた
際の動特性の実測結果の一例を示す波形図
際の動特性の実測結果の一例を示す波形図
１ 絶縁ゲ−トバイポ−ラトランジスタ（ＩＧＢＴ） ２ ソ−ス電極 ３ ゲ−ト電極 ４ ドレイン電極 ５ ゲ−ト絶縁膜 ６ ゲ−ト抵抗（配線抵抗rg） ７ ゲ−トインダクタンス（配線インダクタンスrg） ８ ゲ−ト電源（設定電圧Vg） ９ ドレインインダクタンス １０ ドレイン抵抗 １１ ドレイン電源（設定電圧Vd） Vgm ゲ−ト電圧 Jg ゲ−ト電流
Claims (3)
- 【請求項１】ＭＯＳゲ−トを有する半導体装置内部の状
態方程式と、インダクタンスおよび抵抗を含むゲ−ト外
部回路の動作方程式とを、時間の関数であるゲ−ト電圧
とゲ−ト絶縁膜中の電荷とを媒介変数として結合し、半
導体装置の動特性をシミュレ−トする方法であって、動
作方程式として前記両方の媒介変数の時間積分項を含む
積分型の方程式を用い、時間変分ごとに一方の媒介変数
の初期値を指定して時間変分後の他方の媒介変数値を状
態方程式と動作方程式とにより間接的に計算し、この両
計算で得られた他方の媒介係数の計算値の差を前記動作
方程式を変形して得られる残差方程式により所定の収束
判定誤差範囲に補正するよう一方の媒介変数を指定し直
しつつ前記計算を繰り返し行い、しかる後次の時間変分
に対する計算に移ることを特徴とする半導体装置の動特
性シミュレ−ション方法。 - 【請求項２】ゲ−トインダクタンスをlg, ゲ−ト抵抗を
rg, ゲ−ト絶縁膜中の初期電荷をqo, 他方の媒介変数と
しての電荷をq,ゲ−ト電源設定電圧をvg, 一方の媒介変
数としてのゲ−ト電圧をvgm としたとき積分型の動作方
程式として(数１)の（11）式を用いることを特徴とする
請求項1 記載の半導体装置の動特性シミュレ−ション方
法。 【数１】 - 【請求項３】残差ｆ(vgm) を示す残差方程式として（数
２）の(12)式を用い、ｆ(vgm)／lg(q-qo)= εで表され
る収束判定誤差がε＝10-2〜10-4の範囲に収まるまで計
算を繰り返すことを特徴とする請求項１または請求項２
記載の半導体装置の動特性シミュレ−ション方法。 【数２】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26394892A JP3214095B2 (ja) | 1992-10-02 | 1992-10-02 | 半導体装置の動特性シミュレ−ション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26394892A JP3214095B2 (ja) | 1992-10-02 | 1992-10-02 | 半導体装置の動特性シミュレ−ション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06119308A JPH06119308A (ja) | 1994-04-28 |
| JP3214095B2 true JP3214095B2 (ja) | 2001-10-02 |
Family
ID=17396480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26394892A Expired - Fee Related JP3214095B2 (ja) | 1992-10-02 | 1992-10-02 | 半導体装置の動特性シミュレ−ション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214095B2 (ja) |
-
1992
- 1992-10-02 JP JP26394892A patent/JP3214095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06119308A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
| Bernstein et al. | Electronic circuit reliability modeling | |
| US7203629B2 (en) | Modeling substrate noise coupling using scalable parameters | |
| US8099269B2 (en) | Two-step simulation methodology for aging simulations | |
| US7099808B2 (en) | Capacitance and transmission line measurements for an integrated circuit | |
| US20220114317A1 (en) | Systems, methods, and computer program products for transistor compact modeling using artificial neural networks | |
| GB2351156A (en) | Modelling electrical characteristics of thin film transistors | |
| JP3214095B2 (ja) | 半導体装置の動特性シミュレ−ション方法 | |
| Šijačić et al. | Oscillations in dc driven barrier discharges: Numerical solutions, stability analysis, and phase diagram | |
| US20090319250A1 (en) | System, method and apparatus for sensitivity based fast power grid simulation with variable time step | |
| CN106649920A (zh) | 一种基于ibis的集成电路总剂量效应建模方法 | |
| US20050203719A1 (en) | Method for simulating reliability of semiconductor device | |
| JP3116863B2 (ja) | デバイスシミュレーション方法 | |
| US7093214B2 (en) | Methods of extracting SPICE parameters, performing a spice calculation, and performing device simulation for a partially-depleted SOI MOSFET | |
| JP3420102B2 (ja) | モデルパラメータ抽出方法 | |
| KR100413135B1 (ko) | 강화된 생성 재결합 비율을 계산하기 위한 자동화된시뮬레이션 방법 및 시뮬레이터 | |
| KR19980080091A (ko) | 비결정화 영역 설정 방법 및 장치 | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| Ancona et al. | Fully macroscopic description of electrical conduction in metal-insulator-semiconductor structures | |
| US10216879B1 (en) | Method for establishing aging model of device and analyzing aging state of device with aging model | |
| Xuan et al. | ARET for system-level IC reliability simulation | |
| JP2940170B2 (ja) | 半導体装置の動特性のシミュレーション方法 | |
| US20100318950A1 (en) | Analyzing method of semiconductor device, designing method thereof, and design supporting apparatus | |
| Meinerzhagen et al. | Quasi-simultaneous solution method: A new highly efficient strategy for numerical MOST simulations | |
| CN105513984A (zh) | Mos管的实际沟道长度的测试方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |