JP3211874B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3211874B2 JP3211874B2 JP31433097A JP31433097A JP3211874B2 JP 3211874 B2 JP3211874 B2 JP 3211874B2 JP 31433097 A JP31433097 A JP 31433097A JP 31433097 A JP31433097 A JP 31433097A JP 3211874 B2 JP3211874 B2 JP 3211874B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- wafer
- electron beam
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のスイ
ッチング速度を高めるために半導体基体に荷電粒子を投
射する工程を含む半導体装置の製造方法に関する。
ッチング速度を高めるために半導体基体に荷電粒子を投
射する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】トランジスタ、絶縁ゲート形電界効果ト
ランジスタ（ＩＧＢＴ）、ダイオード等の半導体装置の
スイッチング速度を高めるためにＡｕ（金）やＰｔ（プ
ラチナ）等の重金属を半導体基体に拡散してキャリア寿
命（ライフタイム）を短くすることが行われてきた。し
かしながら、この重金属拡散による方法によって極微量
の重金属を半導体基体の全部又は特定領域に均一な濃度
に拡散することは困難であり、また拡散の再現性も悪
く、ライフタイムを高精度にコントロールすることがで
きなかった。ライフタイムをコントロールするための別
の方法として、半導体基体に荷電粒子、例えば電子線、
又はプロトンやヘリウム等のイオン（軽イオン）を投射
する方法が知られている。この荷電粒子投射方法は、重
金属拡散方法に比べて、半導体基体中に均一に欠陥を再
現性良く形成してライフタイムを高精度にコントロール
することができるという利点、また、照射線量よっては
製造コストの削減が可能であるという利点、更にプロセ
スが簡単であるので工程異常の発生が低減するという利
点を有する。
ランジスタ（ＩＧＢＴ）、ダイオード等の半導体装置の
スイッチング速度を高めるためにＡｕ（金）やＰｔ（プ
ラチナ）等の重金属を半導体基体に拡散してキャリア寿
命（ライフタイム）を短くすることが行われてきた。し
かしながら、この重金属拡散による方法によって極微量
の重金属を半導体基体の全部又は特定領域に均一な濃度
に拡散することは困難であり、また拡散の再現性も悪
く、ライフタイムを高精度にコントロールすることがで
きなかった。ライフタイムをコントロールするための別
の方法として、半導体基体に荷電粒子、例えば電子線、
又はプロトンやヘリウム等のイオン（軽イオン）を投射
する方法が知られている。この荷電粒子投射方法は、重
金属拡散方法に比べて、半導体基体中に均一に欠陥を再
現性良く形成してライフタイムを高精度にコントロール
することができるという利点、また、照射線量よっては
製造コストの削減が可能であるという利点、更にプロセ
スが簡単であるので工程異常の発生が低減するという利
点を有する。
【０００３】
【発明が解決しようとする課題】ところで、上記の荷電
粒子投射によるライフタイムコントロールでは、荷電粒
子の投射によって半導体基体中に安定な欠陥即ち比較的
低温の熱処理によって正常な結晶に戻らない欠陥と共に
不安定な欠陥即ち比較的低温の熱処理によって正常な結
晶に戻る欠陥の両方が形成される。後者の不安定な欠陥
が存在すると、荷電粒子投射後の他の工程における熱処
理や実使用時にライフタイムの変動を招く。そこで、荷
電粒子の投射後に半導体基体に対して熱処理（アニーリ
ング）を施して欠陥の安定化を図る。しかし、従来のア
ニーリングは半導体基体を窒素雰囲気中に置いて行って
いたので、欠陥を十分に安定化することができなかっ
た。例えば、アニーリングを施したＩＧＢＴの高温バイ
アス試験を行うと、しきい値電圧ＶTHの変動（低下）が
発生した。
粒子投射によるライフタイムコントロールでは、荷電粒
子の投射によって半導体基体中に安定な欠陥即ち比較的
低温の熱処理によって正常な結晶に戻らない欠陥と共に
不安定な欠陥即ち比較的低温の熱処理によって正常な結
晶に戻る欠陥の両方が形成される。後者の不安定な欠陥
が存在すると、荷電粒子投射後の他の工程における熱処
理や実使用時にライフタイムの変動を招く。そこで、荷
電粒子の投射後に半導体基体に対して熱処理（アニーリ
ング）を施して欠陥の安定化を図る。しかし、従来のア
ニーリングは半導体基体を窒素雰囲気中に置いて行って
いたので、欠陥を十分に安定化することができなかっ
た。例えば、アニーリングを施したＩＧＢＴの高温バイ
アス試験を行うと、しきい値電圧ＶTHの変動（低下）が
発生した。
【０００４】そこで、本発明は荷電粒子投射によって生
じた欠陥を高度に安定化することができ且つ電極を良好
に形成することができる半導体装置の製造方法を提供す
ることを目的とする。
じた欠陥を高度に安定化することができ且つ電極を良好
に形成することができる半導体装置の製造方法を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、半導体装置を形成する
ための半導体基体の表面に半導体酸化膜を形成し、この
半導体酸化膜を介して半導体基体の表面に荷電粒子を投
射して前記半導体基体の少なくとも一部の領域のキャリ
アのライフタイムを調整する工程と、前記荷電粒子が投
射された半導体基体を水素を含む雰囲気中で熱処理する
工程と、前記半導体基体の表面に形成された半導体酸化
膜を除去する工程と、前記半導体基体の前記半導体酸化
膜を除去した部分に電極を形成する工程とを備えている
ことを特徴とする半導体装置の製造方法に係わるもので
ある。
目的を達成するための本発明は、半導体装置を形成する
ための半導体基体の表面に半導体酸化膜を形成し、この
半導体酸化膜を介して半導体基体の表面に荷電粒子を投
射して前記半導体基体の少なくとも一部の領域のキャリ
アのライフタイムを調整する工程と、前記荷電粒子が投
射された半導体基体を水素を含む雰囲気中で熱処理する
工程と、前記半導体基体の表面に形成された半導体酸化
膜を除去する工程と、前記半導体基体の前記半導体酸化
膜を除去した部分に電極を形成する工程とを備えている
ことを特徴とする半導体装置の製造方法に係わるもので
ある。
【０００６】
【発明の効果】本発明によれば、水素を含む雰囲気で熱
処理することによって従来の窒素雰囲気で熱処理する場
合よりも欠陥の安定化即ち電気的特性の安定化を高度に
達成することができる。なお、水素雰囲気中の熱処理
（アニーリング）によって欠陥が安定化する理由は、不
安定な欠陥のために生じた未結合手に水素原子が結合
し、欠陥が安定化するものと考えられる。また、半導体
酸化膜を形成し、これを除去して電極を形成するので、
電子線投射工程等に伴う半導体基体の表面の汚れをこの
酸化膜と一緒に容易に除去でき、電極を半導体基体に良
好にオーミックコンタクトさせることができる。
処理することによって従来の窒素雰囲気で熱処理する場
合よりも欠陥の安定化即ち電気的特性の安定化を高度に
達成することができる。なお、水素雰囲気中の熱処理
（アニーリング）によって欠陥が安定化する理由は、不
安定な欠陥のために生じた未結合手に水素原子が結合
し、欠陥が安定化するものと考えられる。また、半導体
酸化膜を形成し、これを除去して電極を形成するので、
電子線投射工程等に伴う半導体基体の表面の汚れをこの
酸化膜と一緒に容易に除去でき、電極を半導体基体に良
好にオーミックコンタクトさせることができる。
【０００７】
【実施態様及び実施例】次に、本発明の実施態様及び実
施例に係わる半導体装置としてのＩＧＢＴの製造方法を
図１〜図６を参照して説明する。
施例に係わる半導体装置としてのＩＧＢＴの製造方法を
図１〜図６を参照して説明する。
【０００８】まず、図１に示すシリコン半導体基体１を
用意する。この半導体基体１は、ＩＧＢＴを構成するた
めに、コレクタ領域としてのｐ＋ 形の第１の半導体領
域２と、バッファ領域としてのｎ＋ 形の第２の半導体
領域３と、ドリフト領域又は伝導度変調領域としてのｎ
形の第３の半導体領域４と、ベース領域又はチャネル形
成領域としてのｐ形の第４の半導体領域５と、エミッタ
領域としてのｎ形の第５の半導体領域６を備えている。
半導体基体１の一方の主面７上には、絶縁膜８、９が設
けられ、この開口を通して第４及び第５の半導体領域
５、６にエミッタ電極又はソース電極又はカソード電極
と呼ぶことができる第１の主電極１０が接続されてい
る。少なくともｐ形の第４の半導体領域５の第５の半導
体領域６と第３の半導体領域４との間の部分の表面を絶
縁膜８を介して覆うようににゲート電極１１が設けられ
ている。図１の半導体基体１には複数の微小ＩＧＢＴ素
子が設けられており、これ等の第１の主電極１０は絶縁
膜９上の導体層によって相互に接続されている。また、
それぞれのゲート電極１１も相互に接続されている。ま
た、１枚の半導体基体１即ちウエハから複数個のＩＧＢ
Ｔを得るために、半導体基体１には複数のＩＧＢＴのた
めの半導体領域を形成する。以下の説明では、半導体基
体１に複数のＩＧＢＴのための半導体領域及び電極の一
部又は全部を設けたものをウエハ１ａと呼ぶことにす
る。また、半導体基体１の他方の主面１２にはシリコン
酸化膜（半導体酸化膜）２９が設けられており、第１の
半導体領域２は他方の主面１２には露出していない。
用意する。この半導体基体１は、ＩＧＢＴを構成するた
めに、コレクタ領域としてのｐ＋ 形の第１の半導体領
域２と、バッファ領域としてのｎ＋ 形の第２の半導体
領域３と、ドリフト領域又は伝導度変調領域としてのｎ
形の第３の半導体領域４と、ベース領域又はチャネル形
成領域としてのｐ形の第４の半導体領域５と、エミッタ
領域としてのｎ形の第５の半導体領域６を備えている。
半導体基体１の一方の主面７上には、絶縁膜８、９が設
けられ、この開口を通して第４及び第５の半導体領域
５、６にエミッタ電極又はソース電極又はカソード電極
と呼ぶことができる第１の主電極１０が接続されてい
る。少なくともｐ形の第４の半導体領域５の第５の半導
体領域６と第３の半導体領域４との間の部分の表面を絶
縁膜８を介して覆うようににゲート電極１１が設けられ
ている。図１の半導体基体１には複数の微小ＩＧＢＴ素
子が設けられており、これ等の第１の主電極１０は絶縁
膜９上の導体層によって相互に接続されている。また、
それぞれのゲート電極１１も相互に接続されている。ま
た、１枚の半導体基体１即ちウエハから複数個のＩＧＢ
Ｔを得るために、半導体基体１には複数のＩＧＢＴのた
めの半導体領域を形成する。以下の説明では、半導体基
体１に複数のＩＧＢＴのための半導体領域及び電極の一
部又は全部を設けたものをウエハ１ａと呼ぶことにす
る。また、半導体基体１の他方の主面１２にはシリコン
酸化膜（半導体酸化膜）２９が設けられており、第１の
半導体領域２は他方の主面１２には露出していない。
【０００９】次に、図２及び図３に示すような複数個
（４個）のウエハ１ａを収容するための金属（アルミニ
ウム）製の容器（トレイ）１３を用意する。この容器１
３の一方の主面１４に４枚のウエハ１ａを収容するため
の４個の凹部１５が形成されている。相互に離間するよ
うに配置された４個の凹部１５のそれぞれは、図３に示
すように側壁１６に段差部１６ａを有しており、段差部
１６ａより下側の第１の側壁１６ｂの間隔即ち底面１６
ｃの径Ｌ1 は図３で概略的に示されているウエハ１ａの
径よりも小さく、段差部１６ａより上側の第２の側壁１
６ｄの間隔即ち凹部１５の開口幅Ｌ2 はウエハ１ａの径
よりも若干大きくなっている。次にウエハ１ａを凹部１
５内の段差部１６ａに載置する。本実施例では、ウエハ
１ａの一方の主面側即ち半導体基体１の一方の主面７側
を下向きにして容器１３の凹部１５にウエハ１ａを配置
する。従ってウエハ１ａの一方の主面の外縁領域は段差
部１６ａに当接し、ウエハ１ａの一方の主面の中央領域
は段差部１６ａに当接せずに凹部１５の底面１６ｃから
第１の側壁１６ｂの高さｈ1 だけ離間する。また、第２
の側壁１６ｄの高さｈ2 はウエハ１ａの厚さよりも若干
大きくなっているため、ウエハ１ａの他方の主面即ち半
導体基体１の他方の主面１２に形成されたシリコン酸化
膜２９は容器１３の一方の主面１４よりも若干凹部１５
の底面１６ｃ側に位置している。
（４個）のウエハ１ａを収容するための金属（アルミニ
ウム）製の容器（トレイ）１３を用意する。この容器１
３の一方の主面１４に４枚のウエハ１ａを収容するため
の４個の凹部１５が形成されている。相互に離間するよ
うに配置された４個の凹部１５のそれぞれは、図３に示
すように側壁１６に段差部１６ａを有しており、段差部
１６ａより下側の第１の側壁１６ｂの間隔即ち底面１６
ｃの径Ｌ1 は図３で概略的に示されているウエハ１ａの
径よりも小さく、段差部１６ａより上側の第２の側壁１
６ｄの間隔即ち凹部１５の開口幅Ｌ2 はウエハ１ａの径
よりも若干大きくなっている。次にウエハ１ａを凹部１
５内の段差部１６ａに載置する。本実施例では、ウエハ
１ａの一方の主面側即ち半導体基体１の一方の主面７側
を下向きにして容器１３の凹部１５にウエハ１ａを配置
する。従ってウエハ１ａの一方の主面の外縁領域は段差
部１６ａに当接し、ウエハ１ａの一方の主面の中央領域
は段差部１６ａに当接せずに凹部１５の底面１６ｃから
第１の側壁１６ｂの高さｈ1 だけ離間する。また、第２
の側壁１６ｄの高さｈ2 はウエハ１ａの厚さよりも若干
大きくなっているため、ウエハ１ａの他方の主面即ち半
導体基体１の他方の主面１２に形成されたシリコン酸化
膜２９は容器１３の一方の主面１４よりも若干凹部１５
の底面１６ｃ側に位置している。
【００１０】次にウエハ１ａが収容された容器１３の全
体を包囲するように電子線透過可能なプラスチック製の
カバー（パック）１７を設ける。このカバー１７はウエ
ハ１ａを凹部１５内に真空包装するように形成する。従
って、凹部１５内は真空状態となっており、実際にはカ
バー１７の内面はウエハ１ａの他方の主面に形成された
シリコン酸化膜２９に密着している。
体を包囲するように電子線透過可能なプラスチック製の
カバー（パック）１７を設ける。このカバー１７はウエ
ハ１ａを凹部１５内に真空包装するように形成する。従
って、凹部１５内は真空状態となっており、実際にはカ
バー１７の内面はウエハ１ａの他方の主面に形成された
シリコン酸化膜２９に密着している。
【００１１】次に、図４及び５に示すようにウエハ１ａ
を真空パッキングしたウエハ収容体１８を搬送治具（カ
ート）１９に載置し、電子線投射装置としての電子加速
器２０に移送することでウエハ１ａに電子線を投射す
る。即ち、カート１９は平板状の載置部２１とこれに取
り付けられた車輪２２から構成されており、図４で矢印
で示す水平方向に移動可能となっている。また、電子加
速器２０は電子銃２３、加速管２４、スキャンマグネッ
ト２５及びスキャンホーン２６を備えており、スキャン
ホーン２６の開口部２６ａにはチタン膜から成るカバー
２７が設けられている。電子銃２３から照射された電子
線２８は加速管２４内で加速され、スキャンマグネット
２５によって偏向され、スキャンホーン２６からカバー
２７を通って外部に放射される。ウエハ収容体１８を容
器１３の他方の主面を下側にしてカート１９の載置部２
１に配置し、図４に示すように電子加速器２０の下方に
移送すると、電子線２８がウエハ収容体１８のカバー１
７を通過してウエハ１ａの他方の主面即ち半導体基体１
の他方の主面１２にシリコン酸化膜２９を介して照射さ
れる。本実施例では、カート１９を加速器２０の下方を
一回通過させたときにウエハ１ａの受ける電子線の量が
約２０ｋＧｙとなるように電子加速器２０の加速電圧及
び電流値を２ＭｅＶ及び２０ｍＡに設定し、電子線投射
時にウエハ１ａを加速器２０の下方を一回のみ通過させ
る。なお、電子線の投射量を増加する場合は、カート１
９を電子加速器２０の下方を複数回通過させる。この電
子線の投射によって半導体基体１の内部にキャリアのラ
イフタイムを短くするための欠陥が生じる。
を真空パッキングしたウエハ収容体１８を搬送治具（カ
ート）１９に載置し、電子線投射装置としての電子加速
器２０に移送することでウエハ１ａに電子線を投射す
る。即ち、カート１９は平板状の載置部２１とこれに取
り付けられた車輪２２から構成されており、図４で矢印
で示す水平方向に移動可能となっている。また、電子加
速器２０は電子銃２３、加速管２４、スキャンマグネッ
ト２５及びスキャンホーン２６を備えており、スキャン
ホーン２６の開口部２６ａにはチタン膜から成るカバー
２７が設けられている。電子銃２３から照射された電子
線２８は加速管２４内で加速され、スキャンマグネット
２５によって偏向され、スキャンホーン２６からカバー
２７を通って外部に放射される。ウエハ収容体１８を容
器１３の他方の主面を下側にしてカート１９の載置部２
１に配置し、図４に示すように電子加速器２０の下方に
移送すると、電子線２８がウエハ収容体１８のカバー１
７を通過してウエハ１ａの他方の主面即ち半導体基体１
の他方の主面１２にシリコン酸化膜２９を介して照射さ
れる。本実施例では、カート１９を加速器２０の下方を
一回通過させたときにウエハ１ａの受ける電子線の量が
約２０ｋＧｙとなるように電子加速器２０の加速電圧及
び電流値を２ＭｅＶ及び２０ｍＡに設定し、電子線投射
時にウエハ１ａを加速器２０の下方を一回のみ通過させ
る。なお、電子線の投射量を増加する場合は、カート１
９を電子加速器２０の下方を複数回通過させる。この電
子線の投射によって半導体基体１の内部にキャリアのラ
イフタイムを短くするための欠陥が生じる。
【００１２】次に、電子線が投射されたウエハ１ａをウ
エハ収容体１８から取り出し、ウエハ１ａに対して本発
明に基づいて水素雰囲気中で約３２５℃、６０分間の熱
処理（アニール処理）を施す。これにより、半導体基体
１内に電子線投射によって生じた欠陥のうち不安定な欠
陥が消滅して安定した欠陥が残り、欠陥の安定化が図れ
る。この安定化する理由については後述する。なお、上
記熱処理の温度を例えば３００℃〜５００℃の範囲で変
えることができる。
エハ収容体１８から取り出し、ウエハ１ａに対して本発
明に基づいて水素雰囲気中で約３２５℃、６０分間の熱
処理（アニール処理）を施す。これにより、半導体基体
１内に電子線投射によって生じた欠陥のうち不安定な欠
陥が消滅して安定した欠陥が残り、欠陥の安定化が図れ
る。この安定化する理由については後述する。なお、上
記熱処理の温度を例えば３００℃〜５００℃の範囲で変
えることができる。
【００１３】次に周知のエッチング技術を使用して、半
導体基体１の他方の主面側にエッチングを施して図５に
示す電子線投射後のシリコン酸化膜２９′を除去して半
導体基体１の他方の主面１２即ち第１の半導体領域２の
主面を露出させる。続いて、周知の真空蒸着技術を使用
して図６に示すように半導体基体１の他方の主面１２の
全体に電極（アノード電極）３０を形成する。
導体基体１の他方の主面側にエッチングを施して図５に
示す電子線投射後のシリコン酸化膜２９′を除去して半
導体基体１の他方の主面１２即ち第１の半導体領域２の
主面を露出させる。続いて、周知の真空蒸着技術を使用
して図６に示すように半導体基体１の他方の主面１２の
全体に電極（アノード電極）３０を形成する。
【００１４】最後にウエハ１ａをダイシングによって切
断分離して個別化したＩＧＢＴチップを得る。
断分離して個別化したＩＧＢＴチップを得る。
【００１５】本実施例によれば、以下の効果が得られ
る。 （１） 半導体基体１を水素雰囲気中でアニール処理す
るので、従来技術に比べてより高度に欠陥を安定化でき
る。この理由は次のように考えられる。半導体基体１に
電子線を投射することによって生じた不安定な欠陥に基
づくシリコン原子の未結合手に、水素雰囲気中でのアニ
ーリングによって水素原子が結合し、欠陥を安定化させ
るためと考えられる。赤外分光分析を行った結果、水素
雰囲気中でアニーリングを施した半導体基体では、アニ
ーリング前の半導体基体と比べてシリコン原子と水素原
子の共有結合数が増加していることが確認された。ま
た、従来の窒素雰囲気のアニーリングを施して形成した
ＩＧＢＴチップでは１０００時間のＢＴ試験を施すと、
しきい値（ＶTH）が平均して３．５％変動したが、本実
施例のＩＧＢＴチップのしきい値の変動は平均して１．
５％に抑制された。 （２） ウエハ１ａをカバー１７で真空パッキングした
状態で電子線照射を行うので、ウエハ１ａの汚染を防止
することができる。 （３） ウエハ１ａの電子線を照射する面に電極を形成
せずに半導体を酸化して成るシリコン酸化膜２９を介し
て電子線照射するので、ウエハ１ａに良好に且つ均一に
電子線を照射して欠陥を生成することができる。 （４） 予め半導体基体１の他方の主面１２にシリコン
酸化膜２９を形成し、電子線投射後のシリコン酸化膜２
９′をエッチング除去してから電極３０を形成するの
で、電子線照射の際にカバー１７が半導体基体１に密着
すること等で生じた半導体基体１の他方の主面１２の汚
染がシリコン酸化膜２９′と共に容易に除去でき、半導
体基体１と電極３０との間に良好なオーミックコンタク
トが得られる。
る。 （１） 半導体基体１を水素雰囲気中でアニール処理す
るので、従来技術に比べてより高度に欠陥を安定化でき
る。この理由は次のように考えられる。半導体基体１に
電子線を投射することによって生じた不安定な欠陥に基
づくシリコン原子の未結合手に、水素雰囲気中でのアニ
ーリングによって水素原子が結合し、欠陥を安定化させ
るためと考えられる。赤外分光分析を行った結果、水素
雰囲気中でアニーリングを施した半導体基体では、アニ
ーリング前の半導体基体と比べてシリコン原子と水素原
子の共有結合数が増加していることが確認された。ま
た、従来の窒素雰囲気のアニーリングを施して形成した
ＩＧＢＴチップでは１０００時間のＢＴ試験を施すと、
しきい値（ＶTH）が平均して３．５％変動したが、本実
施例のＩＧＢＴチップのしきい値の変動は平均して１．
５％に抑制された。 （２） ウエハ１ａをカバー１７で真空パッキングした
状態で電子線照射を行うので、ウエハ１ａの汚染を防止
することができる。 （３） ウエハ１ａの電子線を照射する面に電極を形成
せずに半導体を酸化して成るシリコン酸化膜２９を介し
て電子線照射するので、ウエハ１ａに良好に且つ均一に
電子線を照射して欠陥を生成することができる。 （４） 予め半導体基体１の他方の主面１２にシリコン
酸化膜２９を形成し、電子線投射後のシリコン酸化膜２
９′をエッチング除去してから電極３０を形成するの
で、電子線照射の際にカバー１７が半導体基体１に密着
すること等で生じた半導体基体１の他方の主面１２の汚
染がシリコン酸化膜２９′と共に容易に除去でき、半導
体基体１と電極３０との間に良好なオーミックコンタク
トが得られる。
【００１６】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 電子線の代りにプロトンやヘリウム等のイオン
を投射する場合にも同様の効果が得られる。 （２） 電子線投射を不純物の少ないクリーンな環境下
で行う場合にはウエハ１ａをカバー１７で覆わないで電
子線を投射することができる。 （３） ＩＧＢＴ以外の半導体素子に対しても本発明を
適用することができる。 （４） ウエハ１ａの一方の主面を上側にして収容体１
８に配置してもよい。
く、例えば次の変形が可能なものである。 （１） 電子線の代りにプロトンやヘリウム等のイオン
を投射する場合にも同様の効果が得られる。 （２） 電子線投射を不純物の少ないクリーンな環境下
で行う場合にはウエハ１ａをカバー１７で覆わないで電
子線を投射することができる。 （３） ＩＧＢＴ以外の半導体素子に対しても本発明を
適用することができる。 （４） ウエハ１ａの一方の主面を上側にして収容体１
８に配置してもよい。
【図１】本発明の実施例の電子線投射前のウエハを示す
断面図である。
断面図である。
【図２】ウエハ容器を示す平面図である。
【図３】ウエハ収容体を図２のＡ−Ａ線に相当する部分
で示す断面図である。
で示す断面図である。
【図４】電子線投射装置を原理的に示す正面図である。
【図５】電子線投射後のウエハの断面図である。
【図６】完成したＩＧＢＴを示す断面図である。
１ 半導体基体 １ａ ウエハ １３ 容器 １７ カバー ２０ 電子加速器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/322 H01L 21/336
Claims (1)
- 【請求項１】 半導体装置を形成するための半導体基体
の表面に半導体酸化膜を形成し、この半導体酸化膜を介
して半導体基体の表面に荷電粒子を投射して前記半導体
基体の少なくとも一部の領域のキャリアのライフタイム
を調整する工程と、 前記荷電粒子が投射された半導体基体を水素を含む雰囲
気中で熱処理する工程と、 前記半導体基体の表面に形成された半導体酸化膜を除去
する工程と、 前記半導体基体の前記半導体酸化膜を除去した部分に電
極を形成する工程とを備えていることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31433097A JP3211874B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31433097A JP3211874B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156487A Division JP2001358147A (ja) | 2001-05-25 | 2001-05-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135509A JPH11135509A (ja) | 1999-05-21 |
| JP3211874B2 true JP3211874B2 (ja) | 2001-09-25 |
Family
ID=18052041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31433097A Expired - Fee Related JP3211874B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211874B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459505B1 (ko) * | 2002-02-16 | 2004-12-03 | 학교법인대우학원 | 전자조사와 어닐링에 의한 반도체소자의 광학적 특성 및소수캐리어 재결합특성 변환방법 |
| JP2006228772A (ja) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードとその製造方法 |
| JP5672719B2 (ja) * | 2010-03-03 | 2015-02-18 | 株式会社デンソー | パワー素子を備えた半導体装置の製造方法 |
| JP2014138173A (ja) * | 2013-01-18 | 2014-07-28 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び基板処理システム |
| JP5800107B2 (ja) * | 2013-07-31 | 2015-10-28 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| WO2017002619A1 (ja) * | 2015-06-30 | 2017-01-05 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP6881292B2 (ja) | 2017-12-28 | 2021-06-02 | 信越半導体株式会社 | 再結合ライフタイムの制御方法 |
| JP7006517B2 (ja) | 2018-06-12 | 2022-01-24 | 信越半導体株式会社 | シリコン単結晶基板中の欠陥密度の制御方法 |
-
1997
- 1997-10-29 JP JP31433097A patent/JP3211874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135509A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| EP0327316B1 (en) | Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other | |
| CN103943672B (zh) | 处理含氧半导体晶片的方法及半导体元件 | |
| US3747203A (en) | Methods of manufacturing a semiconductor device | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| EP0756757B1 (en) | Process for fabrication a semiconductor apparatus with crystal defects | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| JPH1027807A (ja) | 半導体デバイス製造方法 | |
| US20020127783A1 (en) | Method for manufacturing a semiconductor device | |
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| US4925812A (en) | Platinum diffusion process | |
| JP3211874B2 (ja) | 半導体装置の製造方法 | |
| EP0913859B1 (en) | Semiconductor device and method for manufacturing the same | |
| US8415239B2 (en) | Method for manufacturing a power semiconductor device | |
| US10049914B2 (en) | Method for thinning substrates | |
| WO2020217683A1 (ja) | 半導体装置および製造方法 | |
| JP2001358147A (ja) | 半導体装置の製造方法 | |
| US20060030126A1 (en) | Method for producing semiconductor elements | |
| JPH10261704A (ja) | 半導体装置及びその製造方法 | |
| JP2022124784A (ja) | 半導体装置およびその製造方法 | |
| JPH0927613A (ja) | 半導体装置の製法 | |
| US4468856A (en) | Method for forming an ohmic contact to a semiconductor substrate | |
| JP3146543B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH07297415A (ja) | 半導体装置とその製造方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |