JP3205171B2 - データ送信処理プログラム実行方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算機システムに係
り、特に、周辺装置とＣＰＵ間の転送が主記憶装置とキ
ャッシュメモリ間の転送と競合するのを抑止し、ＣＰＵ
による命令実行処理とＩＯＰ(input output processo
r）やＤＭＡ（dirrect memory access）による周辺装置
とのデータ転送動作をパイプライン的に実施するのに好
適なキャッシュメモリ常駐化機能を有するデータ処理装
置およびそれを用いたプログラム実行方法に関する。

【０００２】

【従来の技術】ＣＰＵの利用効率を高める工夫の一つと
して、キャッシュのヒット率を高める方法がある。例え
ば、特開平5−189307 号公報では、キャッシング方法自
体は一般にリースト・リーセント・ユーズド（ＬＲＵ）
法と呼ばれている方法を基本とするが、一般のＬＲＵ法
に加えてプログラム毎にキャッシュのミスヒット率を調
べ、一定以上のミスヒット率であれば、以降のプログラ
ムの実行にはキャッシングを実施しない事により、その
分のキャッシング頻度を低下させるとともに、プログラ
ムの実行で消費されるはずであった、キャッシュメモリ
上の領域をある一定以上のキャッシュヒット率を有する
であろう他のプログラム用に使用する事により、システ
ム全体のＣＰＵの性能を向上している。

【０００３】

【発明が解決しようとする課題】しかし上記従来の方法
は、リソースの競合に起因したキャッシング動作そのも
のの遅延によるＣＰＵの性能の悪化に関して考慮されて
いない。例えば、キャッシング動作で使用するデータ転
送機構と、これとは非同期に実施されるＣＰＵと周辺装
置とのデータ転送に使用される機構とが共用物であった
り、転送機構自体は異なっていても転送経路は同一のバ
ス(Ｂｕｓ)を用いて転送すると言った場合に、両者の転
送要求が同時に発生した場合には転送機構自体やＢｕｓ
で競合が発生し、キャッシング動作そのものが遅延し、
その間、命令の実行が停止しＣＰＵの性能を悪化させる
問題がある。具体的には、ディスク（ＤＩＳＫ）装置へ
の入出力時やＬＡＮ接続装置へのデータ通信においてパ
イプライン的に次々とブロックまたはパケットを処理す
る場合に、ＩＯＰやＤＭＡによるデータ転送動作とＣＰ
Ｕが命令を実行するのに必要なキャッシング動作が競合
し、命令の実行が遅延しＣＰＵの性能を悪化させる。

【０００４】また、ＬＲＵ法は使用頻度が高いデータは
キャッシュ上に常駐化されるが、その半面、使用頻度が
低いデータほどキャッシュ上に存在しないと言う定性的
な性質があり、例えば、リアルタイム処理のプロセス制
御に用いられる様な、動作頻度は稀であるが起動される
と最優先で短時間に処理を終えなければならない性質の
プログラムではプログラム自体やその処理に必要なデー
タがキャッシュ上にない場合がほとんどであり、キャッ
シング動作そのものの時間がオーバヘッドとなり、特定
の処理を優先するようなキャッシング機構がないと言う
問題がある。

【０００５】本発明の目的は、上記のような従来技術の
問題を解決するためのキャッシュメモリ常駐化機能を有
するデータ処理装置を用いたデータ転送方法を提供する
ことにある。

【０００６】本発明では、データ送出に先立ち、転送処
理プログラムの実行に必要なヘッダ作成領域、および転
送処理プログラム本体を予めキャッシュ装置に常駐化さ
せ、データ送出時には、ＤＭＡ機構を用いたあるパケッ
トの転送と、上記キャッシュ装置に常駐化したヘッド作
成領域を用いた次のパケットの転送のためのヘッダの作
成とを並行して実行し、転送待ちのパケットが無くなる
までこれを繰り返す。

【０００７】

【作用】上記の様な手段を設けて、プログラムが、その
固有の処理特性に合わせてキャッシング制御可能とする
ことにより、（１）ＤＩＳＫ装置への入出力時やＬＡＮ
接続装置へのデータ通信でパイプライン的に次々とブロ
ックまたはパケットを処理する場合には、ＩＯＰやＤＭ
Ａによるデータ転送動作と並行して同時に実行すべき処
理部を、明示的に指定してキャッシュ上に常駐化させる
ことが可能となり、この常駐化された処理部の実行には
キャッシング動作は発生せず、ＩＯＰやＤＭＡによるデ
ータ転送との競合が抑止でき、ＣＰＵ処理性能が向上
し、さらに、ＣＰＵ処理とＩＯＰやDMAによるデータ転
送との実効的な並行処理度（両処理の重なり具合）が向
上し、処理時間の短縮が期待でき、（２）従来ＬＲＵ法
を用いたキャッシング制御の問題の一つである、動作頻
度は稀であるが起動されると最優先で短時間に処理を終
えなければならない性質の特定処理部を含むようなプロ
グラムでは処理に必要なデータがキャッシュ上にない場
合がほとんどでありキャッシング動作そのものがオーバ
ヘッドとなると言う問題に対しても、このような特定の
プログラムの実行に必要なデータをキャッシュ上に常駐
化させる事が可能となり、前記のような従来の問題を解
決出来る。

【０００８】

【実施例】図１は本発明を用いたデータ処理装置の構成
例を示し、そのデータ処理装置を用いたデータ転送方法
の実施例を図２と図３に示す。

【０００９】まず、図１のブロック図について述べる。
本発明の実施では、データ処理装置はＣＰＵ装置１，実
記憶装置３０、および、ＤＭＡ転送機構７０がＢｕｓを
介して接続され、さらに、ＤＭＡ転送機構７０はＬＡＮ
ボード８０を経てネットワークと接続される構成となっ
ている。実記憶装置３０上には、ユーザからの要求に応
じて、ネットワークを介して他のデータ処理装置との間
でデータのやり取りを実施する転送処理プログラム５０
０がある。

【００１０】ＣＰＵ装置１は、転送処理プログラム５０
０などのプログラムが発行する命令を実行する命令実行
制御回路１００と命令実行時の実記憶アクセスを高速化
するためのキャッシュ装置２００と、さらに、キャッシ
ュ装置２００と実記憶３０間でデータを転送するための
回路として実記憶アクセス制御回路２０，転送制御回路
４０とで構成されている。さらに、本発明の特徴は、キ
ャッシュ装置２００のキャッシング制御回路はキャッシ
ュ上へのデータの常駐化を実施する常駐化回路３００と
常駐化解除を実施する常駐化解除回路４００とを持って
いる。また、命令実行制御回路１００にはこのキャッシ
ュ常駐化を制御する転送制御回路５が設けられている。
なお、図１で太い線で示す部分が本発明で新たに設けら
れたものである。

【００１１】本発明では、プログラムからのキャッシュ
常駐化／解除の実施を可能とするために、以下の２種の
命令を設ける。

【００１２】（１）cache−ＦＩＸ命令 命令形式：cache−ＦＩＸ Ｒ１，Ｒ２(Ｒ１，Ｒ２は汎
用レジスタ) 機能 ：Ｒ１で指定されたアドレスからＲ２で指定さ
れた大きさの領域に含まれるデータをキャッシュ装置上
に常駐化する。

【００１３】（２）cache−ＦＲＥＥ命令 命令形式：cache−ＦＲＥＥ Ｒ１，Ｒ２(Ｒ１，Ｒ２は
汎用レジスタ） 機能 ：ｃａｃｈｅ−ＦＩＸに対応してキャッシュ常
駐化を解除する。

【００１４】上記の命令によるキャッシュ常駐化の動作
を説明する前に、一般的な方式による命令実行とその命
令の実行に伴うキャッシング動作をまず述べる。プログ
ラムから命令が発行されると、図１に示す様に、命令レ
ジスタ１０を介して命令実行制御回路１００に渡され実
行される。命令実行制御回路１００では、まず、命令判
別回路１１０にて命令が何であるかが判別され、その命
令種別に従ってオペランド解析回路１２０で、命令のオ
ペランドが解析され、オペランドで指定された領域のア
ドレスがキャッシュ装置上のヒット／ミスヒット判定回
路２１０に渡されて、命令の実行に必要なデータがキャ
ッシュメモリ２３０上に有るか否かのチェックが行われ
る。ヒット／ミスヒット判定回路２１０では、キャッシ
ュメモリ２３０の状況を管理する管理タグ２２０を検索
し、指定された領域に対応するデータがキャッシュメモ
リ２３０上に有るか否かのチェックが行われる。以下で
は本チェックによりキャッシュ上に有ると判断された場
合をキャッシュヒットと呼び、存在しなかった場合をキ
ャッシュミスヒットと呼ぶ。

【００１５】次に、この判断結果により、キャッシュミ
スヒットの場合には、主記憶３０上のオペランドで指定
されたデータを、主記憶転送要求回路１４０，実記憶制
御回路２０、および転送制御回路４０を用いて、キャッ
シュ上に転送した後、次に演算回路１６０で命令が実行
され、キャッシュヒットの場合には、主記憶３０をアク
セスする事無しに、キャッシュ上のデータを用いて、即
座に演算回路１６０で命令が実行される。

【００１６】以上が従来命令の従来キャッシュを用いた
命令の処理概要であり、本実施例においても、cache−
ＦＩＸ命令とcache−ＦＲＥＥ命令以外の従来命令は上
述のように実行される。

【００１７】次に、２種のキャッシュ制御命令の内、ま
ず、キャッシュ常駐化を実施する「cache−ＦＩＸ Ｒ
１，Ｒ２」の動作を説明する。

【００１８】例えば、「cache−ＦＩＸ Ｒ１，Ｒ２命
令」が転送処理プログラム５００から発行されると、従
来命令と同様に、命令レジスタ１０を介して、命令判別
回路１１０に渡され、命令判別回路１１０で命令が何で
あるかが判別される。この時、cache−ＦＩＸ 命令であ
れば、ＦＩＸ信号３がオン（ｏｎ）する、次にオペラン
ド解析回路１２０で、cache−ＦＩＸ 命令のオペランド
であるＲ１，Ｒ２が解析され、従来命令の場合と同様に
オペランドで指定された領域がキャッシュ上に有るか否
かのチェックが行われる。

【００１９】もし、キャッシュミスヒット（キャッシュ
上にデータが無い場合）であれば、信号１２５がオフ
（ｏｆｆ）となり、これを反転した信号により記憶転送
要求回路１４０が起動され(ＦＲＥＥ信号３はcache−Ｆ
ＲＥＥ命令の時のみｏｎ）、以降のキャシュへのデータ
転送は、従来命令の場合と同様にして、主記憶転送要求
回路１４０が指示して、cache−ＦＩＸ Ｒ１，Ｒ２命令
のオペランドで指定された主記憶３０上のデータをキャ
ッシュメモリ２３０に転送する。転送完了すると記憶転
送要求回路１４０から完了信号１４１がｏｎされ、これ
とＦＩＸ命令信号３がＡＮＤ１３３されて、ＯＲ１３４
を経て常駐化／解除信号１３６がｏｎされる。また、こ
の時ＡＮＤ１３１により演算実行回路１６０の起動が抑
止される、これは、cache−ＦＩＸ 命令の場合にはキャ
ッシング動作のみを実施すれば良く、実質的な演算は伴
わないためである。

【００２０】次に、この常駐化／解除信号１３６はキャ
ッシュ装置２００のキャッシング制御回路５０に、ＦＩ
Ｘ信号３と共に渡され（この二つの信号により常駐化信
号と判断される）、常駐化回路３００が管理タグ２２０
上のキャッシュ転送データに対応するエントリ（図示せ
ず）に設けられた常駐化ビット（図示せず）をｏｎする
事により当該データが常駐化されたことを記憶する。こ
のビットの使い方は後述する。

【００２１】cache−ＦＩＸ 命令のオペランドで指定さ
れた全領域を処理するために、常駐化信号１３６は繰り
返し回路１５０も起動する、これは、一般的にキャッシ
ング単位(実記憶３０とキャッシュメモリ２３０間での
１回当たりの転送データ量)がそのデータ処理装置のア
ーキテクチャとして固定的に定められており、本実施例
ではキャッシング転送に関する仕掛け自体は従来回路を
用いる事とし、これを繰り返し実施することにより、ca
che−ＦＩＸ 命令のオペランドで指定された全領域を処
理する方式を採った、このための繰り返し制御のため繰
り返し回路１５０が設けられている。一方、前記のオペ
ランドで指定された領域がキャッシュ上に有るか否かの
チェックの結果、キャッシュヒット（キャッシュ上にデ
ータが有る場合）であれば、信号１２５がｏｎとなる。

【００２２】この信号１２５により、前述した従来命令
では、演算実行回路１６０が起動され、命令の実行が行
われたが、cache−ＦＩＸ 命令の場合には実質的な演算
は必要なく、演算実行回路１６０の起動をアンド（ＡＮ
Ｄ）１３０で抑止し、ＡＮＤ１３５で常駐化／解除信号
１３６をｏｎすることで、キャッシュミスヒットの場合
と同様に管理タグ２２０上のキャッシュヒットしたデー
タに対応するエントリ（図示せず）上の常駐化ビットを
ｏｎし、繰り返し回路１５０を起動する。

【００２３】本実施例では、cache−ＦＩＸ 命令のオペ
ランドで指定された全領域の常駐化を、アーキテクチャ
として固定的に定められているキャッシング単位毎に、
キャッシュヒットかミスヒットかを判断し、繰り返し処
理する事により実現している。

【００２４】次に、キャッシュ装置上の入れ替え回路５
１を説明する。本実施例のキャッシュ装置２００上のキ
ャッシング制御回路５０では、新たなデータをキャッシ
ュメモリ２３０にキャッシングする場合に、キャッシュ
メモリ２３０に新たなデータを格納するための空き領域
が無い場合には、一般的にＬＲＵと呼ばれている方式を
用いて、最も使われない可能性の高いデータを選択し、
これをキャシュメモリ２３０から追い出し、新たなデー
タと入れ替える方式を基本とする。この入れ替えのため
の仕掛けが入れ替え回路５１である。

【００２５】入れ替え回路５１上の常駐化回路３００
は、キャッシュメモリ２３０上のLRU方式によるデータ
の入れ替え時に、管理タグ２２０を検査してcache−Ｆ
ＩＸ 命令により前記常駐化ビットがｏｎされている領
域を、入れ替えのための追い出し対象領域から外す回路
である（この回路は、例えばＬＲＵによる判断結果と管
理タグ２２０上の常駐化ビットを反転したものをＡＮＤ
すれば実現可能である）。このようにして常駐化回路３
００は前記常駐化ビットがｏｎされている領域を、キャ
ッシュデータ入れ替え時の対象外とする事により常駐化
を実現する。

【００２６】次に、キャッシュ常駐化の解除に関して説
明する。「cache−ＦＲＥＥ Ｒ１，Ｒ２」命令がプログ
ラムから発行されると、命令レジスタ１０を介して、命
令判別回路１１０に渡され、命令判別回路１１０で命令
が何であるかが判別される。この時、cache−ＦＲＥＥ
命令であれば、ＦＲＥＥ命令信号２がｏｎする。次に、
オペランド解析回路１２０で、cache−ＦＲＥＥ 命令の
オペランドであるＲ１，Ｒ２が解析され、従来命令の場
合と同様にオペランドで指定された領域がキャッシュ上
に有るか否かのチェックが行われる。この、チェック
は、これ以前のcache−ＦＩＸ 命令により常駐化されて
いれば必ずキャッシュヒットとなり、キャッシュ常駐化
の解除時点で、もし、キャッシュミスヒットであれば、
不当な要求であるとして命令を異常終了させるためであ
る（この部分の異常時の処理は図示せず）。

【００２７】正常時にはキャッシュヒットとなり、信号
１２５がｏｎとなるが、ＡＮＤ130によりcache−ＦＩＸ
命令の場合と同様に演算回路１６０は実行が抑止され
る様になっており、ＡＮＤ１３５の結果がオア（ＯＲ）
１３４を介して信号１３６をｏｎにする。この信号１３
６とＦＲＥＥ信号２がペアになって常駐化解除指示とな
り、キャッシュ装置２００上のキャッシング制御回路５
０に渡される。

【００２８】キャッシング制御回路５０ではこれを受
け、常駐化解除回路４００が動作し、オペランド解析回
路１２０でキャッシュヒット／ミスヒット判定時に指定
されたアドレスに対応する管理タグ２２０上のエントリ
（図示せず）中の常駐化ビット（図示せず）をｏｆｆす
る事により領域の常駐化を解除する。以降、この常駐化
を解除されたデータは通常のＬＲＵ法に従ったキャッシ
ング制御対象となる。

【００２９】以上で本発明におけるキャッシュメモリへ
の常駐機能を持つデータ処理装置の説明を終える。

【００３０】次に、このキャッシュメモリへの常駐機能
を利用したデータ転送方法の実施例を図２ないし図４を
用いて説明する。まず、本実施例のデータ転送では図１
に示す様に、Ｂｕｓに接続されたＤＭＡ転送機構７０を
用いて、ＬＡＮボード８０にデータを転送することによ
り、ネットワーク上の他のホストへデータを送信する場
合の例と、逆に、ネットワーク上の他のホストからＬＡ
Ｎボード８０、ＤＭＡ転送機構７０を用いて、データを
受信する場合の例を述べる。

【００３１】本実施例における転送処理プログラム５０
０の動作を図２，図３に示す、図２は初期化処理と送信
動作を示し、図３は受信動作を示す。まず、図２から説
明する。転送処理プログラム５００は計算機の電源投入
を契機とする計算機立ち上げ処理の一部として自動的に
起動されるか、オペレータにより起動される。起動され
ると、図２に示すステップ５１０および、５１５の初期
化処理が実施される。このステップ５１０では処理に必
要な作業領域を確保するための処理であり、この時にデ
ータ送受信に必要なヘッダ領域を複数個作成する。次
に、ステップ515でこのヘッダ領域と送受信処理プログ
ラム本体を、図１の説明で述べたcache−ＦＩＸ命令を
発行してキャッシュメモリに常駐化する。この常駐化ス
テップ515が本方式の最大の特徴部である。

【００３２】初期化が終了すると、ステップ５２０で各
種イベントが発生するのを待つ。そして、ユーザプログ
ラムからのデータ転送要求が発生すると、ステップ５２
１〜５６５の送信処理部が実行される。送信処理部で
は、まずステップ５２１でDMA転送実施中を示すフラッ
グをクリアし、ステップ５２５で送信待ちキューより送
信要求を１個取り出し、ステップ５３０で、ステップ５
１５でキャッシュメモリに常駐化したヘッダ領域の一つ
にデータ送信用のヘッダを作成する。

【００３３】次に、ステップ５３５で既にＤＭＡ転送実
施中かどうかを調べる。最初はフラグ（ＦＬＡＧ）＝０
をステップ５２１で実施した直後であり、判定条件が成
立しステップ５４０が実行され、ヘッダと送信データの
ＬＡＮへの送信を要求するためにＤＭＡ転送機構７０
（図１）を起動する。この時、ＤＭＡ転送機構７０の転
送完了は待たずに、ステップ５４５でＦＬＡＧ＝１を実
施し、ＤＭＡ転送実施中であることを覚えておく。

【００３４】次にステップ５５０で、前記送信処理実行
中にネットワーク上の他のサイトからデータが着信して
いないかどうかを調べるため、受信イベントの発生の有
無をチェックする。受信イベントが発生している場合に
は、ステップ５６５でステップ５４０で起動したＤＭＡ
転送の完了を待ち、受信イベントを処理すべくステップ
５２０にもどる。

【００３５】すなわち受信イベントが発生した場合に
は、これ以前に実施した送信処理に対して他のサイトか
ら確認応答が着信した可能性があり、これを優先処理す
る事により、この確認応答に対応する先の送信処理が正
しく相手サイトに送られた事が確認出来て始めて以前に
実施した送信処理で使用されたヘッダ作成領域などのリ
ソースを他の処理要求のために再利用することが可能と
なる。このため本実施例では、リソース不足による処理
の一時停止を避けるため、この受信イベントが出来るだ
け優先して処理される様にした。

【００３６】ステップ５５０で受信イベントが発生して
いない場合には、さらに別の送信要求を処理するため
に、送信待ちキューに他の要求が有るかをステップ５５
５でチェックし、無い場合には前述と同様にステップ５
６５，５６５が実行され、新たな要求が発生するのを待
つためステップ５２０にもどる。一方、送信待ちキュー
に他の要求が有る場合には、ステップ５２５に戻り、処
理を繰り返す。前述の処理と異なるのは、ステップ５３
５の判定であり、今回の場合にはステップ５４５でＦＬ
ＡＧ＝１が実施されているためＣＰＵ処理とは非同期に
並行して実施されているＤＭＡ転送（ステップ５４０で
起動したもの）の完了確認のためステップ５６０が実行
され、ＤＭＡ転送が完了していなければ、ステップ５６
２を実行して完了待ち、ＤＭＡ転送が完了していれば、
ステップ５６１に進み、ＤＭＡ転送中をしめすＦＬＡＧ
を０にセットする。以降は先に述べたステップ５４０以
降が繰り返し実行される。

【００３７】以上の様にして本実施例では送信処理が実
施されるが、次に、これらの送信処理に対する確認応答
の受信処理について説明する。本実施例では、ネットワ
ーク上の他のサイトから確認応答が着信した場合には、
ＤＭＡ転送機構７０（図１）で実記憶３０（図１）上の
受信バッファーにデータが転送された後、受信通知イベ
ントが発生し、図２のステップ５２０にてイベントが検
知されるものとする。この受信通知イベントを検知する
と、ステップ５７０で受信したヘッダ部を検査し、新た
なデータパケットを受信したのか、それともＡＣＫ確認
応答を受信したのかを判断する。今説明しているのはＡ
ＣＫ確認応答の場合であり、ステップ５８０が実行さ
れ、以前に送信処理したパケットの中から、ＡＣＫ確認
応答に対応する応答着信待ち状態パケットを検索し、ス
テップ５８５では、このパケットを送信する時に使用し
たヘッダ領域やデータ領域を他の処理要求で再利用可能
とするために開放した後、ステップ５９０においてパケ
ットの送信要求元に送信完了を通知することにより、デ
ータの送信処理から送信完了確認処理までの一連の処理
が完了される。

【００３８】次に、受信処理の動作を説明する。図２の
ステップ５７０でデータパケットを受信したと判断した
場合には、図３に示す受信処理部が実行される。受信処
理部では、まず、受信したデータの内、ヘッダ情報のみ
をキャッシュメモリに移動するためにステップ６０５が
実行される。こうしておけば、以下に引き続く処理にお
いてヘッダ情報をアクセスする時にキャッシュミスが発
生することがなくなり、パケットの受信処理中に、新た
な別のデータパケットが他のサイトから着信し、これを
契機にＤＭＡ転送機構７０（図１）が起動されＢｕｓ３
５（図１）が占有された場合でも、キャッシュミスが発
生しないため、キャッシング転送（図１の２０や４０に
よる転送）機構は動作せず、キャッシング転送機構とＤ
ＭＡ転送機構との間でのＢｕｓ競合が抑止可能となり、
Ｂｕｓ競合が発生した場合のキャッシング転送遅延によ
るＣＰＵの停止が無くなり、遅延無く処理が実行可能と
なる。

【００３９】次に、当該パケットを正しく受信した事を
送信元へ通知するために、ステップ６１０でＡＣＫ応答
用ヘッダをキャッシュメモリに常駐化されているヘッダ
作成用領域(冒頭で説明した図１のステップ、５１０，
５１５で常駐した領域)に作成し、これをステップ６１
５にて、先に述べた送信要求処理の場合と同様にＤＭＡ
転送を用いて、ＬＡＮボードへ転送することにより、Ｌ
ＡＮボードが応答を送信元サイトへ通知する。引き続く
ステップ６２０で、ＬＡＮボードへの転送完了を待ち、
完了すると、受信先プログラムへデータが着信した事を
通知するためのイベント発生処理をステップ６２５で実
施し一連の受信処理が完了する。なお、ステップ６２５
で発生させたイベントは、オペレーティングシステム
（ＯＳ）の一部であるスケジューラにより処理され対応
するイベントを待っているユーザプログラムが起動され
る。

【００４０】本実施例では、転送処理プログラムの実行
に必要な、ヘッダ作成領域などのメモリリソースをキャ
ッシュ装置に常駐化したので、キャッシング転送の発生
が抑止でき、図４に示す様な、キャッシングのための転
送とパケットを送受信する際のＤＭＡ転送との間のＢｕ
ｓ競合の発生を抑止することが可能となり、Ｂｕｓ競合
のためにＣＰＵ処理が一時停止する事がなくなり、ＣＰ
Ｕ処理とＤＭＡ転送との並列実行度が向上し、データ転
送の実効性能が向上する。

【００４１】以上のように、本発明では、転送処理プロ
グラムの実行に必要なヘッダ作成領域、および転送処理
プログラム自体をキャッシュ装置に予め常駐化し、また
並行動作により効率的なヘッダ作成が行われるので、転
送プログラムの実行時にキャッシング動作は発生せず、
ＤＭＡ転送とキャッシング動作とのＢｕs等の競合が抑
止でき、ＣＰＵ処理とＤＭＡ転送との並列実行度が向上
してデータ転送の実効性能が向上する。

【００４２】

【図面の簡単な説明】

【図１】本発明の一実施例のデータ処理装置のブロック
図。

【図２】本発明の一実施例のプログラム実行方法の初期
化処理と送信処理のフローチャート。

【図３】本発明の一実施例のプログラム実行方法の受信
処理のフローチャート。

【図４】本発明の一実施例の効果の説明図。

【符号の説明】

１…ＣＰＵ装置、５…転送制御回路、３０…実記憶装
置、４０…転送制御回路、５０…キャッシング制御回
路、７０…ＤＭＡ転送機構、１００…命令実行制御回
路、２００…キャッシュ装置、２３０…キャッシュメモ
リ、３００…常駐化回路、４００…常駐化解除回路。

フロントページの続き (56)参考文献 特開 平１−255944（ＪＰ，Ａ) 特開 昭63−282545（ＪＰ，Ａ) 特開 平４−308953（ＪＰ，Ａ) 特開 平６−59977（ＪＰ，Ａ) 特開 平６−19797（ＪＰ，Ａ) 特開 平６−12363（ＪＰ，Ａ) 特開 平５−28115（ＪＰ，Ａ) 特開 平４−313134（ＪＰ，Ａ) 特開 平３−268041（ＪＰ，Ａ) 特開 平１−129342（ＪＰ，Ａ) 特開 平１−126754（ＪＰ，Ａ) 特開 昭63−282544（ＪＰ，Ａ) 特開 昭63−82194（ＪＰ，Ａ) 特開 昭54−150042（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/08 - 12/12 G06F 13/20 - 13/378 G06F 13/00 351 - 357 G06F 15/16 - 15/177

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ローカルエリアネットワーク（ＬＡＮ）を
   用いたネットワーク通信処理における送信処理プログラ
   ムの実行方法であって、 （１）データ送信に先立ち、すくなくとも通信プロトコ
   ルで規定された各データに付加されるヘッダを作成する
   ための複数個の領域とデータ送信プログラム部とを予め
   キャッシュメモリに常駐させ、 （２）データ送信時には、第ｎ番目のパケットをＤＭＡ
   機構を用いてＬＡＮボードを介してＬＡＮに送出中に、
   これと並行して第（ｎ＋１）番目のパケットを転送する
   ためのヘッダを、前記キャッシュメモリに常駐する前記
   ヘッダを作成するための複数個の領域の内の一つの空き
   領域上に作成し、 （３）次に、前記第ｎ番目のパケットの転送の完了をチ
   ェックし、完了していれば第（ｎ＋１）番目のパケット
   のＤＭＡ機構を用いた送出と、第（ｎ＋２）番目のパケ
   ットを転送するためのヘッダの作成を上記（２）と同様
   に実行し、以降転送待ちのパケットが無くなるまで繰り
   返す、 との手順を有することを特徴とする送信処理プログラム
   実行方法。